KR890015517A - 가변 이득 엔코더 장치 및 방법 - Google Patents

가변 이득 엔코더 장치 및 방법 Download PDF

Info

Publication number
KR890015517A
KR890015517A KR1019890002832A KR890002832A KR890015517A KR 890015517 A KR890015517 A KR 890015517A KR 1019890002832 A KR1019890002832 A KR 1019890002832A KR 890002832 A KR890002832 A KR 890002832A KR 890015517 A KR890015517 A KR 890015517A
Authority
KR
South Korea
Prior art keywords
signal
gain
analog signal
analog
digital
Prior art date
Application number
KR1019890002832A
Other languages
English (en)
Other versions
KR970007353B1 (ko
Inventor
로렌스 린치 데이비드
찰스 퀘스넬 가이
Original Assignee
존 이.모울
노오던 텔레콤 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 이.모울, 노오던 텔레콤 리미티드 filed Critical 존 이.모울
Publication of KR890015517A publication Critical patent/KR890015517A/ko
Application granted granted Critical
Publication of KR970007353B1 publication Critical patent/KR970007353B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1235—Non-linear conversion not otherwise provided for in subgroups of H03M1/12

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)

Abstract

내용 없음

Description

가변 이득 엔코더 장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 3 도는 본 발명에 따른 가변 엔코더 회로의 개략 블럭도, 제 4 도는 제 3 도에 도시한 가변 엔코더 회로의 일예의 더욱 상세한 개략 블럭도. 제 5 도는 제 4 도에 도시한 엔코더 회로에 사용되는 이득 조정 소자의 한 예의 생략된 개략도.

Claims (18)

  1. 입력 아날로그 신호의 샘플 표시인 디지탈 워드를 제공하기 위한 이득 제어 가능한 아날로그/디지탈(A/D) 엔코더에 있어서, 부호 비트를 포함하는 다수의 비트로 각각 구성되는 상기 디지탈 워드를 발생시키기 위한 아날로그/디지탈 변환기 회로(13), 입력 아날로그 신호에 응답하여 고정 이득 아날로그 신호를 발생시키기고, 고정이득 아날로그 신호에 대응하는 부호 비트에 응답하여 중간-동작점 안정화 되는 제 1수단(10), 및 제 1수단으로부터의 안정화된 중간-동작점 고정 이득 아날로그 신호에 응답하여 변환기 회로에 가변제어 이득 아날로그 신호를 공급하기 위한 제 2수단(20)으로 구성되고, 제 2 수단으로부터의 가변제어 이득 아날로그 신호가 디지탈 워드의 부호 비트에 응답하여 중간-동작점 안정화 되는 것을 특징으로 하는 A/D 엔코더.
  2. 제 1 항에 있어서, 가변제어 이득 아날로그 신호가 제 1수단에 의해 발생된 고정이득 아날로그 신호와 반대관계로 제 2수단으로부터 변환기 회로에 공급되는 것을 특징으로하는 A/D 엔코더.
  3. 제 1 항에 있어서, 제 2 수단이 이 제 2수단내의 증폭량을 정하기 위해 외부적으로 공급된 제어신호에 응답하는 것을 특징으로하는 A/D 엔코더.
  4. 제 3 항에 있어서, 외부적으로 공급된 제어신호가 다수의 비트 2진 워드인 것을 특징으로하는 A/D 엔코더.
  5. 제 1 항에 있어서, A/D 변환기 회로가 압축 A/D 변환기 회로인 것을 특징으로하는 A/D 엔코더.
  6. 제 1 항에 있어서, 제 2 수단이 고정 이득 아날로그 신호완 반대 관계로 상기 신호를 공급하고 고정이득 아날로그 신호에 대응하는 상기 부호비트를 제공하기 위해 상기 디지탈 워드의 부호비트를 반전시키기 위한 수단(26)을 포함하는 것을 특징으로 하는 A/D 엔코더.
  7. 아날로그 신호의 디지탈 워드 표시를 발생시키기 위한 변경가능한 이득 방법에 있어서, 아날로그 신호 및 이에 대응하는 제 1 부호 비트에 응답하여, 제 1 신호를 제공하기 위해 선정된 고정 이득으로 안정화된 중간-동작점 증폭하고, 제 1 신호 및 제 2 신호에 대응하는 제 2 부호 비트에 응답하여, 제 2 신호를 제공하기 위해 제어가능하게 변화된 이득으로 안정화된 중간-동작점 증폭하며, 최소한 제 1 부호 비트를 제공하기 위해 제 1 신호를 아날로그/디지탈 변환하고, 상기 제 2 부호 비트중의 한 비트를 각각 포함하는 다수의 비트 워드를 제공하기 위해 제 2 신호를 아날로그/디지탈 변환하여, 상기 다수의 비트 워드가 제 1 신호에 대하여 이득 가변되게 하는 단계를 포함하는 것을 특징으로하는 방법
  8. 제 7 항에 있어서, 제 2 신호가 제 1 신호를 반전 증폭함으로써 제 1 신호와 반대 관계로 제공되는 것을 특징으로하는 방법.
  9. 제 7 항에 있어서, 제 1 신호가 외부적으로 공급된 제어신호에 따르는 이득으로 증폭되는 것을 특징으로하는 방법.
  10. 제 9 항에 있어서, 외부적으로 공급된 제어 신호가 다수의 비트 2진 워드인 것을 특징으로하는 방법.
  11. 제 1 항에 있어서, 제 1 수단으로부터 고정이득 아날로그 신호를 교호적으로 결합시키기 위한 스위치 수단(45)를 포함하고, 고정 비로 있는 제 2 수단으로부터 변환기 회로까지의 가변 제어 이득 아날로그 신호가 나이키스트 주파수(Niquist frequency)의 것이 최소한 2배로 되며, 변환기 회로가 상기 고정비로 동작됨으로써, 제 1 및 제 2 수단으로 부터의 신호의 엔코드된 샘플이 변환기 회로의 출력에서 교호적으로 유용하게 되는 것을 특징으로 하는 이득 제어된 A/D 엔코더.
  12. 부호 비트를 각각 포함하고 다수의 선택가능한 이득 관계로 입력 아날로그 신호의 샘플을 표시하는 다수의 디지탈 워드를 제공하기의한 아날로그/디지탈 엔코더에 있어서, 나이키스트 주파수의 최소한 2배 이상의 비로 디지탈 워드를 발생시키기 위한 아날로그/디지탈 변환기 수단(13), 제 1 및 제 2 부호 비트 경로(15a,25a), 제 1 및 제 2 입력 단자를 갖고 있고, 제 1 및 제 2 아날로그 신호를 수신하기 위해 아날로그/디지탈 변환기수단의 입력을 교호적으로 결합시키기 위해 상기 비로 동작할 수 있으며, 제 1 및 제 2 아날로그 신호에 대응하는 부호 비트를 각각 제 1 및 제 2 비트 경로에 교호적으로 결합시키기 위한 제 1 및 제 2 출력 수단을 갖고 있는 스위치 수단(45), 아날로그 신호를 수신하기 위한 입력(9)와 중간-동작점 바이어스 전위를 수신하기 위한 노드(18) 및 아날로그 신호의 고정 이득 재생물로 되는 제 1 신호를 제공하기 위한 출력을 포함하는 고정이득 비-반전 형태로된 연산 증폭기(11)을 포함하는 제 1 증폭기 회로, 중간-점 바이어스 전위를 수쉰하기 위한 연산 증폭기의 비-반전 입력, 반전입력, 및 제 1 신호의 가변 이득 반전 재생물로 되는 제 2 신호를 제공하기 위한 출력(42)와 공통인 노드를 포함하는 연산 증폭기(21)을 포함하는 제 2 증폭기 회로, 나이키스트 주파수 미만의 주파수 컷 오프 특성을 갖고 있고, 제 1 증폭기 회로의 출력과 스위치 수단의 제 1 입력단자 사이에 접속되는 저역 통과 필터(14), 제 1 증폭기 회로의 노드에 접속되고, 제 1 부호 비트 발생의 극성에 응답하여 바이어스 전위를 발생시키기 위한 수단(17)을 포함하는 제 1 부호 비트 경로, 제 2 증폭기 회로의 노드에 접속되고, 제 2 부호 비트 발생의 극성에 응답하여 바이어스 전위를 발생시키기 위한 수단(27)을 포함하는 제 2 부호 비트 경로, 및 저역 통과 필터 및 제 1 입력단자의 제 1 접합부(41)과, 제 2 증폭기 회로내의 연산 증폭기의 출력 및 제 2 단자의 제 2 접합부(42) 사이에 접속되고, 최소한 2개의 위치 사이로 가변할 수 있고 제 2 증폭기 수단내의 연산 증폭기의 반전 입력에 접속되는 탭 수단(43)을 포함하는 저항 수단(40)으로 구성된 것을 특징으로 하는 아날로그/디지탈 엔코더.
  13. 내용 없음
  14. 제 1 항에 있어서, 제 2 수단이, 상기 제어 이득 아날로그 신호를 공급하기 위한 출력 및 반전입력을 갖고 있는 차동 증폭기(21), 및 제 1 수단의 출력과 차동 증폭기의 출력사이에 접속되고, 한 위치가 반전 입력에 접속되는 다수의 전압 탭 가능 위치(C0-C31)을 포함하는 분아기(40)으로 구성된 것을 특징으로하는 A/D 엔코더.
  15. 제 14 항에 있어서, 분압기가 다수의 저항 세그멘트(R1-R32), 및 각각의 세그멘트와 반전 입력 사이에 접속되는 다수의 대응하는 스위치 수단(52)로 구성되는 것을 특징으로하는 A/D 엔코더.
  16. 제 15 항에 있어서, 각각의 상기 스위치 수단이 대응하는 게이트 제어도선 (A-D)에 공통으로 행끼리 접속되는 전계 효과 트랜지스터 장치(53)의 열로 구성되고, 전계 효과 트랜지스터 장치가 반대 응답 조합으로 배열되고 선택적으로 브릿지되어, 상기 제어 도선에 인가되는 2진 워드가 한 열이 다른 열보다 상당히 높은 도전성으로 되게 하는 것을 특징으로하는 A/D 엔코더.
  17. 제 14 항에 있어서, 분압기가 n비트 2진 워드에 동작적으로 응답하고, 2 진워드를 인가하기 위한 n 도선으로 구성되고, n 도선이 각각 2n개의 스위칭 장치(52)를 제어하도록 접속되며, 2n개의 스위칭 장치가 각각 최소한 n개의 스위칭 장치의 대응하는 열내에 배열되고, 상기 열이 각각 공통 레일(43)과, 제 1 수단의 출력과 제 2 수단내의 차동 증폭기의 출력 사이에 직렬로 접속된 2n개의 저항 세그멘트(R1-R32)을 갖고 있는 세그멘트된 저항 레일의 대응하는 전압 탭 사이에 접속되며, 상기 공통 레일이 차동 증폭기의 반전 입력에 접속되는 것을 특징으로 하는 A/D 엔코더.
  18. 제 1 항에 있어서, 제 1 및 제 2 수단중의 한 수단이 고정 이득 아날로그 신호에 대응하는 상기 부호 비트를 제공하기 위해 각각의 상기 디지탈 워드의 부호 비트에 응답하는 반전기(16 또는 26)을 포함하는 것을 특징으로 하는 A/D 엔코더.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890002832A 1988-03-09 1989-03-08 가변 이득 엔코더 장치 및 방법 KR970007353B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CA000561003A CA1271996A (en) 1988-03-09 1988-03-09 Variable gain encoder apparatus and method
CA561003 1988-03-09
CA561,003 1988-03-09

Publications (2)

Publication Number Publication Date
KR890015517A true KR890015517A (ko) 1989-10-30
KR970007353B1 KR970007353B1 (ko) 1997-05-07

Family

ID=4137602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890002832A KR970007353B1 (ko) 1988-03-09 1989-03-08 가변 이득 엔코더 장치 및 방법

Country Status (10)

Country Link
US (1) US4875045A (ko)
EP (1) EP0331850B1 (ko)
JP (1) JP2585090B2 (ko)
KR (1) KR970007353B1 (ko)
CN (1) CN1011844B (ko)
AT (1) ATE122510T1 (ko)
AU (1) AU609923B2 (ko)
CA (1) CA1271996A (ko)
DE (1) DE3853774T2 (ko)
HK (1) HK32496A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1215464B (it) * 1987-05-07 1990-02-14 Sgs Microelettronica Spa Circuito per la conversione pcm di un segnale analogico, con miglioramento del gain-tracking.
US5028927A (en) * 1988-09-02 1991-07-02 Sharp Kabushiki Kaisha Signal processing device for analogue to digital conversion
JP2722351B2 (ja) * 1989-11-29 1998-03-04 キヤノン株式会社 撮像信号処理装置
US5053771A (en) * 1990-07-16 1991-10-01 Eastman Kodak Company Adaptive dual range analog to digital converter
JPH06243580A (ja) * 1993-02-15 1994-09-02 Hitachi Ltd Ａｇｃ回路
US5451948A (en) * 1994-02-28 1995-09-19 Cubic Communications, Inc. Apparatus and method for combining analog and digital automatic gain control in receivers with digital signal processing
GB9425138D0 (en) 1994-12-12 1995-02-08 Dynal As Isolation of nucleic acid
US5617473A (en) * 1995-06-23 1997-04-01 Harris Corporation Sign bit integrator and method
DE10005605B4 (de) * 2000-02-09 2004-04-08 Infineon Technologies Ag Analoge Vorstufe
US7145962B2 (en) * 2000-08-04 2006-12-05 Lg-Nortel Co., Ltd. Predistortion digital linearizer and gain controlling method thereof
CN1617938A (zh) 2002-01-16 2005-05-18 戴诺生物技术有限公司 从单个样品中分离核酸和蛋白质的方法
US8363765B2 (en) * 2007-09-17 2013-01-29 Sun Management, Llc Method and apparatus for processing received signals for synchronization in communication devices
US20180160226A1 (en) * 2016-12-05 2018-06-07 Semiconductor Components Industries, Llc Reducing or eliminating transducer reverberation

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE793746A (fr) * 1972-01-11 1973-07-09 Sercel Rech Const Elect Amplificateur d'echantillons de signaux analogiques avec reglage de gain automatique
FR2396463A1 (fr) * 1977-06-30 1979-01-26 Ibm France Circuit pour compenser les decalages du zero dans les dispositifs analogiques et application de ce circuit a un convertisseur analogique-numerique
US4321583A (en) * 1978-05-31 1982-03-23 British Aerospace Public Company, Limited Analogue to digital converter channels
US4383247A (en) * 1981-06-25 1983-05-10 The United States Of America As Represented By The Secretary Of The Navy Gain-step companding analog to digital converter
JPS6194416A (ja) * 1984-10-15 1986-05-13 Nippon Telegr & Teleph Corp <Ntt> 多値信号識別回路
JPS60233916A (ja) * 1984-05-04 1985-11-20 Nec Corp 自動利得制御回路
EP0162315B1 (de) * 1984-05-15 1989-12-06 BBC Brown Boveri AG Analog-Digital-Wandler
US4590458A (en) * 1985-03-04 1986-05-20 Exxon Production Research Co. Offset removal in an analog to digital conversion system
JPS62120723A (ja) * 1985-11-20 1987-06-02 Nec Corp Ａ／ｄ変換器用バイアス回路
JPS62141226U (ko) * 1986-02-26 1987-09-05

Also Published As

Publication number Publication date
HK32496A (en) 1996-03-01
EP0331850B1 (en) 1995-05-10
DE3853774D1 (de) 1995-06-14
AU2763688A (en) 1989-09-14
CN1035745A (zh) 1989-09-20
JP2585090B2 (ja) 1997-02-26
CN1011844B (zh) 1991-02-27
DE3853774T2 (de) 1995-09-21
EP0331850A3 (en) 1991-08-14
CA1271996A (en) 1990-07-24
US4875045A (en) 1989-10-17
KR970007353B1 (ko) 1997-05-07
ATE122510T1 (de) 1995-05-15
JPH01235419A (ja) 1989-09-20
EP0331850A2 (en) 1989-09-13
AU609923B2 (en) 1991-05-09

Similar Documents

Publication Publication Date Title
KR890015517A (ko) 가변 이득 엔코더 장치 및 방법
US4594577A (en) Current mirror digital to analog converter
KR970067953A (ko) 광전 변환 장치 및 그 장치를 구비한 광전 변환 시스템
KR920000177A (ko) 반도체 집적회로장치
KR100209098B1 (ko) D/a 변환기
KR950024438A (ko) 전류 방식의 디지탈-아날로그 변환기용 선형 감쇄기 및 이를 갖는 디지탈-아날로그 변환기
US3629720A (en) Digitally controlled variable-gain linear dc amplifier
US5748128A (en) Reduced current quadratic digital/analog converter with improved settling-time
KR920005506A (ko) 가변회로 파라미터를 갖는 d/a 변환기
GB1301168A (en) Digital/analog multiplier
GB1392986A (en) Compressing and/or expanding circuit
WO1981000653A1 (en) Cyclic digital-to-analog conversion system
JPS62173809A (ja) 増幅装置
KR950022057A (ko) 음량 콘트롤 회로
US3365712A (en) Digitally controlled attenuator
US3369220A (en) Electrically programmed delay
KR920022883A (ko) 복수의 시상수 신호 제어 장치
GB1427769A (en) Decoder
SU1157677A1 (ru) Амплитудно-импульсный модул тор
WO2022030130A1 (ja) 電子回路
SU777876A1 (ru) Импульсно-кодовый демодул тор телефонного канала радиорелейной станции
US4203092A (en) Analogue-to-digital converter
JPS5846888B2 (ja) カヘンテイコウカイロ
SU1084968A1 (ru) Оптоэлектронный усилитель
SU1270889A1 (ru) Аналоговый переключатель

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee