JPS6194416A - 多値信号識別回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は多値振幅変調信号によるテイジクル通信方式
に用いられ、２Ｍ値の多値信号を入力して２Ｍ値の何れ
に属するかを識別する多値信号識別回路に関するもので
ある。

「従来の技術」 多値振幅変調方式において多値振幅信号を正しく識別、
再生する為にはその識別回路への入カレヘルは常に正確
に一定の領域に保たれる必要かある。その為従来より識
別回路としてろ変換器を用い、その出力信号を、ヤ変換
器の前段に挿入り した直流増幅器に帰還することｌこより、入力信号の振
幅及び直流電圧オフセットを最適に保つ構成が提案され
ている（特願昭５８−１８１４９号［多値識別器を参照
〕。この従来の識別回路の構成を第１図に示す。すなわ
ち、信号入力端子１１からの２Ｍ値（Ｍは２以上の整数
）の多値振幅信号が直流増幅器１２によって増幅され、
直流増幅器１２の出力はクロック入力端子１３からのク
ロックに同期してアナロタ・ディノタル（／Ｄ）変換器
１４によってティジクル信号に変換される。ν変換器１
４はＭ＋’１ビット出り 力の変換器であり、入力信号を２Ｍ＋１値に識別してＭ
＋１ビットのテイジクル信号１５に変換出力する。

制御回路１６はティシタル信号１５の１ビット又は複数
ビット出力の組合わせによって直流増幅器１２の直流電
圧オフセットを制御するための帰還信号１７及び利得を
制御するための帰還信号１８を出力する。

帰還信号１７　、１８はそれぞれ低域通過フィルタ２１
゜２２を介して平滑化され、制御信号２３　、２４とし
て直流増幅器１２に供給される。この制御信号２３及び
２４により直流増幅器１２のオフセット及び利得がそれ
ぞれ自動的に調整される。この結果、％変換器１４の入
力レベルが常時最適に保たれる。

２３＝８値信号を入力とした場合の入力信号レベルと４
変換器１４の出力信号列との関係を第２図に示す。第２
図より、上位から４ビット目の識別レベルは８値信号の
信号点（レベル）に等しい。

従って上位４ビット目の出力結果は入力信号の誤差の方
向を示している。第２図に示すように、入力信号の振幅
及びオフセットが理想的な場合は、４ビット目の出力は
０″又はパ１″′が確率５０％で発生する。このため４
ビット目の出力を用いたオフセットの帰還制御は安定と
なる。

一方何らかの要因により、入力信号が最小信号量電圧値
（多値レベル中の隣接レベル間電圧）ｄの整数倍だけ正
又は負にオフセットする場合も、４ビット目の出力はパ
Ｏ”又は“１″か５０係の確率で発生するため帰還制御
信号が安定する場合か存在する。この状態を擬似引込み
状態と呼ぶ。この擬似引込み状態では識別誤りとなり、
しかも一度この状態に陥ると平衡状態が保たれる為、識
別誤りが発生し続けるという問題がある。擬似引込み状
態の一例を、第３図に示す。第３図において擬似引込み
中の左側は正常引込みに対しｄだけ高いレベルに引込み
、右側はｄだけ低いレベルに引込んだ状態を示している
。

このような擬似引込み状態に対して固定劣化の小さい多
値識別回路が特願昭５９−３７１０６ｒ多値識別回路」
により提案されている。これは擬似引込みに陥った場合
４変換器の出力信号のマーク率が偏移することを利用し
て、直流増幅器のオフセットを制御する帰還信号を、誤
差信号からビット識別信号に切替える回路を、制御ルー
プ内に備えたものである。この構成では一度擬似引込み
に陥ると、これを検出して、正常状態に復帰するもので
あるため、擬似引込みから正常状態に復帰するまでの間
は回線断となる欠点がある。

この発明の目的は擬似引込みに陥ることなく、入力信号
の直流オフセットを常に最適に保つことかできる多値信
号識別回路を提供することにある。

「問題点を解決するための手段」 この発明によれば２Ｍ値の多値入力信号を識別する４変
換器としてＮピッ１−（Ｎ＞Ｍ）出力のものか用いられ
、その４変換器の出力中の下位のにビット（Ｋ＝Ｎ−Ｍ
）は判定回路に入力されて、多値入力信号の直流ドリフ
トが所定値以上か否かが判定され、所定値以上と判定さ
れると、その判定出力により４変換器の上位のＭビット
出力中の少くとも１ビットの出力が帰還信号発生回路か
ら出力され、所定値以下と判定されると、上記下位にビ
ット中の少くとも上位第１ビット（Ａ／　　変り 換器の上位から第Ｍ−１−１ビット目）を出力し、その
帰還信号発生回路の出力は低域通過フィルタへ供給され
、その低域通過フィルタの出力はケ変換り 器の前段に挿入された直流増幅器へ制御信号として供給
され、多値入力信号の直流オフセットか制御されて上記
直流ドリフトか小さくなるようにされる。

「実施例」 以下この発明の詳細な説明する。第４図はこの発明をＭ
＝３、即ち２３−８値入力信号に適用した場合である。

８値入力信号は入力端子１１に入力され、直流増幅器１
２をへて４変換器１３に入力される。直流増幅器１２は
第１図に示したものと同様に多値入力信号の直流オフセ
ットを制御できるもので、図では差動形の直流増幅器が
用いられ、その非反転入力側に多値入力信号が供給され
、反転入力側に直流基準信号として直流電圧オフセット
を制御する制御信号２３が供給される。４変換器１４に
おいて端子１３からのクロックに同期して出力されるＮ
ビットケ変換出力中の上位の３ビット出力Ｂ、Ｂ２Ｂ５
は識別出力とされる。この上位３ビットＢ１Ｂ２Ｂ５は
８値入力信号の振幅値により第２図で示した関係を満た
す。更に４変換器１４の出力中のビットＢ５以下の入出
力関係については、第２図に示したと同様に下位のビッ
トに進むにつれ、識別領域は半分ずつになっていく。８
（＝２３）値信号入力では上位から４ビット目の出力Ｂ
４は多値入力信号の直流ドリフトの極性を示す誤差信号
である。

几変換器１４の出力中の下位のに＝Ｎ−Ｍビットの出力
Ｂ、、Ｂ５・・ＢＮは判定回路２６に入力され符号量干
渉の極性と量が検出され、直流ドリフトが所定値以上に
なったか否かが判定され、多値入力信号の直流トリフｌ
−か基準値以上の場合に判定回路２６は”＋１”を出力
し、基準値以下では′０″を出力する。

判定回路２６て基準値以上と判定されると、その出力に
より識別信号Ｂ、　、　Ｂ２．　Ｂ３の少くさも１つと
誤差信号Ｂ４を加算回路２７で加算する。この例では判
定回路２６の出力信号が＋１の場合はアナロクスインチ
３８がオンにされて上位１ピッ１−目の出力Ｂ１とが加
算回路２７へ供給され、その出力と誤差信号Ｂ４とか加
算回路２７中の加算用の抵抗器３１　、３２を介してア
ナロク的に加算される。加算回路２７の出力は積分する
為の低域通過フィルタ２１を通して平滑化された後、直
流増幅器１２に制御信号２３として供給されて多値入力
信号の直流オフセットが制御され、直流ドリフトが小さ
くなるようにされる。

以上の構成において、多値入力信号の直流１−リフトが
基準値以下の場合はスイッチ３８はオフであるため、フ
ィルタ２１に供給される信号は誤差信号Ｂ４のみてあり
、第１図について説明したように直流オフセットが制御
されて誤差信号Ｂ４がｔｏ　１　″又は＋１０１１にな
る確率は５０係になるようになる。多値人力信号の直流
オフセットが基準値以上になると、スイッチ３８がオン
ｌ仁なって上位の第１ビット目の出力Ｂ１が加算回路２
７へ供給されるため、フィルタ２１に供給される信号は
誤差信号Ｂ４と第１ビット目出力Ｂ、との線形加算され
たものとなる。

多値入力信号が正側のドリフトを受けると、上位のＭ＝
３ビットの出力Ｂ、　、　Ｂ２．　Ｂ３は何れもパ１′
″を発生する確率が高くなり、フィルタ２１の出力の制
御電圧２３は誤差信号Ｂ４のみの場合よりも速やかに増
加し、その結果、直流増幅器１２のオフセットは負側に
制御され、多値入力信号のレベルは正常化される。逆に
多値入力信号が負側のドリフトを受けると、上位のＭ＝
３ビットの出力Ｂ、　、　Ｂ２．　Ｂ３は何れも０″を
発生する確率が高くなり、誤差信号Ｂ４のみの場合より
も速やかに制御電圧２３は負側に増加し、直流増幅器１
２のオフセットは正側に制御され、多値入力信号のレベ
ルは正常化される。

たたしヤ変換器１４の出力は論理ＩＩ　Ｉ　ＩＩで＋■
（ボＩｌ、　　ｋ　　　Ｓ　　）’−９％　　ＴＩ′＋
１　”　　ｎ　”　　？”　　−Ｖ　　（Ｊ　　＋１／
　　　ｋ　　　）　メ一　、中、　ゴ］　７ヒ　Ｘ−こ
のよフに４変換器１４の下位ビット出力を用いてオフセ
ット制御信号２３そのものの大きざを加減することによ
り、擬似引込みに陥ることが無く高精度な多値識別回路
が構成可能となる。なお第４図に示さなかったが、第１
図について述へたと同様に直流増幅器１２に対し利得制
御も行われる。

第４図において加算回路２７とアナロクスイッチ３８と
は低域通過フィルタ２１へ帰還信号１７を発生する帰還
信号発生回路４３を構成している。

判定回路２６で用いる直流オフセット量の基準値は、多
値入力信号における最小信号量電圧値をｄとおくと、±
４以内なら任意の値をとれるか、ここでは十乞とする。

この場合における８値入力信号点及び下位の５＝３−３
　（Ｋ＝Ｎ−Ｍ）ビットの誤差信号Ｂ４．Ｂ５．Ｂ６．
Ｂ７．Ｂ８との関係を第５図に示す。第４ビットＢ４は
ドリフトの方向を、第５〜第８ヒツ°ｌ−Ｂ、〜Ｂ８は
ドリフトの大きさを示す。

判定回路２６は例えば第６図に示すように構成される。

即ち５ビットコンパレータ３３　、３４が用いられ、ヤ
、変換器１４の出力中のＢ４〜Ｂ８と基準値＋４ｄ （：１０１１　）　、　−／　（＝０１０００　）とそ
れぞ゛れ比較され、ドリフト量が±４以内か否かが判定
される。多値入力信号に＋４の直流ドリフトか生じると
、第５図に示すように誤差出力Ｂ４　、　Ｂ５　、　Ｂ
ｓ　、　Ｂ７．　Ｂｓはその順に”１０１１１”となる
。従って５ビットコンパレータ３３でその誤差出力が基
準値“’　１０１１１″′と一致し、コンパレータ３３
から１”が出力され、これにより多値入力信号の直流ド
リフトが十％を越えたことか判定される。

同様に多値入力信号に−もの直流ドリフトかあると、誤
差出力Ｂ４　、　Ｂｓ　、　Ｂｓ　、　Ｂ７　、　Ｂｅ
はその順に”０１０００”となり、５ビットコンパレー
タ３４でその誤差出力が基準値を’０１０００”と一致
し、コンパレータ３４からパ１″が出力され、これによ
り多値入力信号の直流ドリフトが一％を越えたことが判
定される。

これらコンパレータ３３　、３４の出力はＯＲ回路３５
を通じて判定回路２６の出力とされる。従って判定回路
２６の出力は多値入力信号の直流ドリフトが±ヅ以内で
は”０”を、十％を越えると“１″を出力することにな
る。直流ドリフトとコンパレーク３３゜３４、判定回路
２６の各出力との関係を第５図に示す。

第６図の例では識別信号Ｂ１．　Ｂ２．　Ｂ３のすべて
をアナロク加算回路３７で加算し、その出力をアナロク
スイッチ３８を通して加算回路２７へ供給し、アナログ
３８を判定回路２６の判定出力で制御し、判定回路２６
の出力が１”の場合はスイッチ３８をオンとし、パ０′
″の場合はスイッチ３８をオフとした場合である。

このように識別信号Ｂ１．　Ｂ２．　Ｂ３のすへてを用
いると、多値入力信号の直流オフセットを急速に基準値
（±％）以下にすることができる。

一般に多値入力信号が２Ｍ値、ヤ変換器１４かＮビット
出力の場合、Ｋ（＝Ｎ−Ｍ）ビットのコンパレータ３３
　、３４を用いて判定回路２６を第６図と同様に構成す
ることができる。なお、オフセット量の基準値は設計に
応じて変更できるが、コンパレーク３３　、３４の基準
値を変更するのみで対処が可能である。

第５図から理解されるように、几変換器１４の出力中の
下位のにビット（第５図ではＢ４〜Ｂ８）は直流ドリフ
トの大きさに応じて変化している。これら下位ビット帰
還信号とすることにより、直流ドリフトの大きさに応じ
た制御が可能となる。例えば第７図に示すように％変換
器１４の下位にビットの誤差信号ＢＭ＋Ｉ〜Ｂ、？まシ
変換器４１でアナ口り信号に変換される。この誤差信号
ＢＭ＋　１〜ＢＮ（第５図では第４ピッｌ−、Ｂ４〜第
８ヒツ１−Ｂ８）は多値入力信号の直流ドリフト量に対
応する。例えば第５図にて直流ドリフト量が十％の時に
、第４ビット〜第８ビットは全て１′″となり、直流ド
リフト量が一％の時に全て”　ｏ　”となる。これより
、シ変換器４１の出力アナロク電圧値は、多値入力信号
の直流ドリフト量に比例した電圧となる。判定回路２６
によりアナロクスイッチ３８を制御して直流ドリフトが
士シ４以下の場合は％変換器４１の出力を低域通過フィ
ルタ２１へ供給し、ドリフトが±９以上の場合は加算回
路３７の出力を低域通過フィルタ２１へ供給する。Ｄ／
変換器４１の出力か低域通過フィルタ２１へ供給されて
いる際に、直流ドリフト量か大きい場合は制御信号２３
は増加し、直流ドリフト量が小さい場合は制御信号２３
は減少する為、良好な制御特性を得ることができる。多
値入力信号の直流ドリフトが十％を越えると判定回路２
６の出力が１″′となり、スイッチ３８が切替わり加算
回路３７の出力が選択されて帰還制御が行われる。

第８図に示すように多値入力信号のドリフトが十％を越
えると判定回路２６の出力によりスイッチ３８をオンに
℃で加算回路３７の出力と％変換器４１の出力とを加算
回路２７で加算してフィルタ２１へ供給し、直流ドリフ
トが十％以下の場合はスイッチ３８をオフとしてシ変換
器４１の出力のみをフィルタ２１へ供給してもよい。こ
のように直流ドリフトか±おを越えた場合に、制御信号
として第１〜Ｍビット出力（識別信号）Ｂ１−ＢＭを加
えることにより擬似引込みのない高精度な多値識別器が
構成可能となる。なお、抵抗器４２を通じてシ変換器４
１の出力を加算回路２７へ供給し、抵抗器４２の抵抗値
を選り 定して４変換器４１の出力とスイッチ３８の出力との加
算比を決定することができる。

第７図、第８図の構成においても直流トリフトが所定値
以上でスイッチ３８へ供給するものは上位ビット８１〜
８Ｍ中の少くとも１ビットでもよい。また第４図におい
て、直流ドリフトが所定値以上の場合に誤差信号Ｂ４の
供給を停止してもよい。

「発明の効果」 以上述べたようにこの発明の多値信号識別回路によれば
、夕。変換器１４の入力信号の直流オフセットを正しく
制御することにより、識別回路のしきい値を常に最適に
保つことが可能である。又多値数が増加した場合におい
ても同様の回路構成ですみ、この場合本構成はさらに有
効となる。その結果、６４ＱＡＭ　、　２５６ＱＡＭの
ような多値変調方式における高精度な多値信号識別回路
の構成が可能となる。

【図面の簡単な説明】

第１図は従来の帰還型多値識別回路の構成を示す図、第
２図は８値入力信号を％変換器１４により識別した時の
入出力の関係を示す図、第３図は８値入力信号における
正常引込み状態及び擬似引込み状態における信号点位置
と上位出力の第１ビット目Ｂ１と誤差信号Ｂ４との関係
を示す図、第４図は８値入力信号にこの発明を適用した
実施例を示す図、第５図は多値信号入力と、誤差信号Ｂ
４〜Ｂ８と、コンパレータ３３，３４、判定回路２６の
各出力との関係を示す図、第６図は８値入力信号及び８
ビット出力知変換器１６を対象とし、オフセット基準値
を士宛（ｄは最小信号量電圧値）と設定した場合の判定
回路２６の構成例を示す図、第７図及び第８図はそれぞ
れこの発明の他の実施例を示す図である。 １１・・・多値信号入力端子、１２・・・直流増幅器、
１３・・・クロック入力端子、１４・・・り。変換器、
２１・・・低域通過フィルタ、２６・・・判定回路、２
７・・・アナロク加算回路、３３　、３４・・・コンパ
レータ、３７・・・アナロク加算回路、３８・・・アナ
ログスイッチ、４３・・・帰還信号発生回路。 特許出願人　　日本電信電話公社

Claims (1)

【特許請求の範囲】
1. （１）２＾Ｍ値（Ｍは２以上の整数）の多値信号を入力
   とし、その入力信号の直流オフセットを変化することが
   できる直流増幅器と、その直流増幅器の出力を識別する
   Ｎビット（Ｎ＞Ｍ）出力Ａ／Ｄ変換器とを有する多値信
   号識別回路において、上記Ａ／Ｄ変換器の出力中の下位
   のＫビット（ただしＫ＝Ｎ−Ｍ）を入力して上記入力信
   号の直流ドリフトが所定値以上か否かを判定する判定回
   路と、その判定回路の出力により制御され、直流ドリフ
   トが所定値以下と判定された場合に上記下位にビット中
   の少くとも上位の第１ビット目（上記Ａ／Ｄ変換器の出
   力中の第Ｍ＋１ビット目）を出力し、直流ドリフトが所
   定値以上と判定された場合に上記Ａ／Ｄ変換器の上位の
   Ｍビット中の少くとも１ビットを出力する帰還信号発生
   回路と、その帰還信号発生回路の出力を入力し、上記直
   流ドリフトが小さくなるように上記多値入力信号の直流
   オフセットを制御すべく上記直流増幅器に出力を制御信
   号として帰還する低域通過フィルタとを設けたことを特
   徴とする多値信号識別回路。