JPS637024A - 自動ドリフト制御回路 - Google Patents
自動ドリフト制御回路Info
- Publication number
- JPS637024A JPS637024A JP61149616A JP14961686A JPS637024A JP S637024 A JPS637024 A JP S637024A JP 61149616 A JP61149616 A JP 61149616A JP 14961686 A JP14961686 A JP 14961686A JP S637024 A JPS637024 A JP S637024A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- error
- pseudo
- circuit
- error signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 21
- 230000002265 prevention Effects 0.000 claims description 13
- 230000010354 integration Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
- H04L27/08—Amplitude regulation arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Analogue/Digital Conversion (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
復調信号のドリフトが比較的小さい場合は、各識別レベ
ルの信号の誤差信号を積分して復調信号に加算し、又擬
似誤り検出によりドリフトが大きくなったことを検出し
た時は、識別レベルの最上位と中間と最下位との信号に
ついての誤差信号のみを用いた積分出力を復調信号に加
算し、擬似引込みを防止するものである。
ルの信号の誤差信号を積分して復調信号に加算し、又擬
似誤り検出によりドリフトが大きくなったことを検出し
た時は、識別レベルの最上位と中間と最下位との信号に
ついての誤差信号のみを用いた積分出力を復調信号に加
算し、擬似引込みを防止するものである。
本発明は、多値の復調信号のドリフトを自動的に補償す
る自動ドリフト制御回路に関するものである。
る自動ドリフト制御回路に関するものである。
受信した多値ＱＡＭ （直交振幅変調）信号を再生搬送
波によって復調し、その復調出力信号のレベル識別を行
ってディジタル信号に変換する場合に、復調出力信号レ
ベルが所定範囲からずれると、正しいディジタル信号に
変換することができないので、それを自動的に補償する
ことが必要である。その為に自動ドリフト制御回路が用
いられている。
波によって復調し、その復調出力信号のレベル識別を行
ってディジタル信号に変換する場合に、復調出力信号レ
ベルが所定範囲からずれると、正しいディジタル信号に
変換することができないので、それを自動的に補償する
ことが必要である。その為に自動ドリフト制御回路が用
いられている。
復調信号のドリフトを自動的に補償する従来例は、例え
ば、第５図に示す構成を有するものであり、復調信号は
増幅器３４により所定のレベルに増幅され、加算器３３
を介してＡ／Ｄ変換器３１に加えられ、複数ビット構成
のディジタル信号に変換される。例えば、２５６値ＣＡ
Ｍ信号を復調してディジタル信号に変換した場合、■チ
ャネルとＱチャネルとは、それぞれ１６値データとなる
から、４ビツト構成のデータとなり、そのデータより下
位の１ビツト、即ち、最上位ビット（ＭＳＢ）から５ビ
ツト目を誤差信号とし、この誤差信号を積分回路３２に
加えて積分し、積分出力を加算器３３に加えて、復調信
号のドリフトを補償するものである。
ば、第５図に示す構成を有するものであり、復調信号は
増幅器３４により所定のレベルに増幅され、加算器３３
を介してＡ／Ｄ変換器３１に加えられ、複数ビット構成
のディジタル信号に変換される。例えば、２５６値ＣＡ
Ｍ信号を復調してディジタル信号に変換した場合、■チ
ャネルとＱチャネルとは、それぞれ１６値データとなる
から、４ビツト構成のデータとなり、そのデータより下
位の１ビツト、即ち、最上位ビット（ＭＳＢ）から５ビ
ツト目を誤差信号とし、この誤差信号を積分回路３２に
加えて積分し、積分出力を加算器３３に加えて、復調信
号のドリフトを補償するものである。
Ａ／Ｄ変換器３１に入力される復調信号のドリフトが、
誤差信号の識別レベルの範囲内の場合は、第５図に示す
従来例の構成によってそのドリフトを補償し、復調信号
を誤りなく識別することができるが、フェージング等に
より受信信号のレベル変動が大きくなって、復調信号の
ドリフトが大きくなり、Ａ／Ｄ変換器３１に於ける識別
レベルを信号点が越えるような状態となると、誤差信号
の極性が反対となり、擬似引込みの状態となる。
誤差信号の識別レベルの範囲内の場合は、第５図に示す
従来例の構成によってそのドリフトを補償し、復調信号
を誤りなく識別することができるが、フェージング等に
より受信信号のレベル変動が大きくなって、復調信号の
ドリフトが大きくなり、Ａ／Ｄ変換器３１に於ける識別
レベルを信号点が越えるような状態となると、誤差信号
の極性が反対となり、擬似引込みの状態となる。
即ち、Ａ／Ｄ変換器３１の入力レベル範囲に対して、上
方或いは下方に復調信号のレベルがシフトされた状態で
引込まれることになる。このような擬似引込状態に於い
ては、正しいデータが得られないことになる。
方或いは下方に復調信号のレベルがシフトされた状態で
引込まれることになる。このような擬似引込状態に於い
ては、正しいデータが得られないことになる。
本発明は、このような擬似引込状態を防止して自動的に
ドリフトの補償を行わせることを目的とするものである
。
ドリフトの補償を行わせることを目的とするものである
。
本発明の自動ドリフト制御回路は、擬似引込防止回路を
設けたものであり、第１図を参照して説明する。多値Ｃ
ＡＭ信号等を復調した復調信号を複数ビット構成のディ
ジタル信号に変換するＡ／Ｄ変換器１と、このＡ／Ｄ変
換器１の出力のデータビットより下位の１ビツトを誤差
信号とし、識別レベルの最上位と中間と最下位とのレベ
ルの信号についての誤差信号を一時保持するフリップフ
ロップ、メモリ等の保持手段２を含み、この誤差信号と
、各識別レベルの信号についての誤差信号とを選択して
出力する擬似引込防止回路３と、この擬似引込防止回路
３から選択出力される誤差信号を積分して加算器６に加
える積分回路４と、Ａ／Ｄ変換器１の出力のディジタル
信号の下位ビットの相関により擬似誤り検出を行い、＃
ｌ；１僚誤り検出時に、擬似引込防止回路３を制御して
、保持手段に保持させる誤差信号を選択出力させる擬似
誤り検出回路５とを備えたものである。
設けたものであり、第１図を参照して説明する。多値Ｃ
ＡＭ信号等を復調した復調信号を複数ビット構成のディ
ジタル信号に変換するＡ／Ｄ変換器１と、このＡ／Ｄ変
換器１の出力のデータビットより下位の１ビツトを誤差
信号とし、識別レベルの最上位と中間と最下位とのレベ
ルの信号についての誤差信号を一時保持するフリップフ
ロップ、メモリ等の保持手段２を含み、この誤差信号と
、各識別レベルの信号についての誤差信号とを選択して
出力する擬似引込防止回路３と、この擬似引込防止回路
３から選択出力される誤差信号を積分して加算器６に加
える積分回路４と、Ａ／Ｄ変換器１の出力のディジタル
信号の下位ビットの相関により擬似誤り検出を行い、＃
ｌ；１僚誤り検出時に、擬似引込防止回路３を制御して
、保持手段に保持させる誤差信号を選択出力させる擬似
誤り検出回路５とを備えたものである。
擬似誤り検出回路５は、ディジタル信号の下位ビット、
例えば、データビットから下位２ビツトの相関をとるこ
とにより、擬似引込状態か否かを検出するものであり、
この検出信号により擬似引込防止回路３を制御する。擬
似引込防止回路３は、データビットから下位Ｉビットを
誤差信号として、その誤差信号を積分回路４に加え、又
擬似誤り検出回路５で擬似誤りを検出した時は、識別レ
ベルの最上位と中間と最下位との信号についての誤差信
号のみを積分回路４に加え、その誤差信号を保持手段２
に保持して、他の識別レベルの信号についての誤差信号
の代わりに、保持手段２に保持された誤差信号を積分回
路４に加えるので、ドリフトが大きい場合には、そのド
リフト方向に対応して大きい補償信号が加算器６に加え
られることになり、ドリフトを自動的に補償することが
できる。
例えば、データビットから下位２ビツトの相関をとるこ
とにより、擬似引込状態か否かを検出するものであり、
この検出信号により擬似引込防止回路３を制御する。擬
似引込防止回路３は、データビットから下位Ｉビットを
誤差信号として、その誤差信号を積分回路４に加え、又
擬似誤り検出回路５で擬似誤りを検出した時は、識別レ
ベルの最上位と中間と最下位との信号についての誤差信
号のみを積分回路４に加え、その誤差信号を保持手段２
に保持して、他の識別レベルの信号についての誤差信号
の代わりに、保持手段２に保持された誤差信号を積分回
路４に加えるので、ドリフトが大きい場合には、そのド
リフト方向に対応して大きい補償信号が加算器６に加え
られることになり、ドリフトを自動的に補償することが
できる。
〔実施例〕
以下図面を参照して本発明の実施例について詳細に説明
する。
する。
第２図は本発明の実施例のブロック図であり、１１はＡ
／Ｄ変換器、１２．１３は擬似引込状態回路、１４．１
５は積分回路、１６．１７は擬似誤り検出回路、１８．
１９は加算器、２０．２１は増幅器、２２．２３はセレ
クタ、２４．２５はフリップフロップ、メモリ等から構
成されて誤差信号を一時保持する保持回路、２６．２７
は判別回路である。図示を省略した復調器により、受信
した多値ＱＡＭ信号が復調され、Ｉ、Ｑチャネルの復調
信号が増幅器２０．２１で増幅されて加算器１８．１９
に加えられる。
／Ｄ変換器、１２．１３は擬似引込状態回路、１４．１
５は積分回路、１６．１７は擬似誤り検出回路、１８．
１９は加算器、２０．２１は増幅器、２２．２３はセレ
クタ、２４．２５はフリップフロップ、メモリ等から構
成されて誤差信号を一時保持する保持回路、２６．２７
は判別回路である。図示を省略した復調器により、受信
した多値ＱＡＭ信号が復調され、Ｉ、Ｑチャネルの復調
信号が増幅器２０．２１で増幅されて加算器１８．１９
に加えられる。
Ａ／Ｄ変換器１１は、加算器１８．１９を介して入力さ
れた復調信号をそれぞれ複数ビット構成のディジタル信
号に変換する。このディジタル信号は、例えば、６４値
ＣＡＭ信号の場合、それぞれのチャネルで８値の信号点
を表す為に、３ビツトのデータと、それより下位の数ビ
ットとから構成されるものとなり、又２５６ ＱＡＭ信
号の場合は、それぞれのチャネルで１６値の信号点を表
す為に、４ビツトのデータと、それより下位の数ビット
とから構成されるものとなる。以下２５６値ＱＡＭ信号
の場合について説明する。
れた復調信号をそれぞれ複数ビット構成のディジタル信
号に変換する。このディジタル信号は、例えば、６４値
ＣＡＭ信号の場合、それぞれのチャネルで８値の信号点
を表す為に、３ビツトのデータと、それより下位の数ビ
ットとから構成されるものとなり、又２５６ ＱＡＭ信
号の場合は、それぞれのチャネルで１６値の信号点を表
す為に、４ビツトのデータと、それより下位の数ビット
とから構成されるものとなる。以下２５６値ＱＡＭ信号
の場合について説明する。
擬似引込防止回路１２．１３は、セレクタ２２．２３と
、保持回路２４．２５と、判別回路２６．２７とを含み
、４ビツトのデータより下位の１ビツト、即ち、最上位
ビットから５番目のビットを誤差信号とし、この誤差信
号をセレクタ２２゜２３に加え、又判別回路２６．２７
により識別レベルの最上位と中間と最下位とのレベルの
信号についての誤差信号のみを保持回路２４．２５に加
えて、次の誤差信号が保持回路２４．２５に加えられる
まで保持し、その保持回路２４．２５の出力の誤差信号
をセレクタ２２．２３に加える。
、保持回路２４．２５と、判別回路２６．２７とを含み
、４ビツトのデータより下位の１ビツト、即ち、最上位
ビットから５番目のビットを誤差信号とし、この誤差信
号をセレクタ２２゜２３に加え、又判別回路２６．２７
により識別レベルの最上位と中間と最下位とのレベルの
信号についての誤差信号のみを保持回路２４．２５に加
えて、次の誤差信号が保持回路２４．２５に加えられる
まで保持し、その保持回路２４．２５の出力の誤差信号
をセレクタ２２．２３に加える。
擬似誤り検出回路１６．１７は、例えば、４ビツトのデ
ータより下位の２ビツトの相関をとって擬似誤りを検出
するものであり、排他的論理和回路によって構成するこ
とができる。この擬似誤り検出回路１６．１７に於いて
擬似誤りが検出されない時は、セレクタ２２．２３から
各識別レベルの信号についての誤差信号が選択出力され
て積分回路１４．１５に加えられ、その積分出力が加算
器１８．１９に補償信号として加えられ、復調器号のド
リフトが補償される。又擬似誤りが検出されると、セレ
クタ２２．２３が制御されて、保持回路２４．２５の出
力の誤差信号が選択出力されて積分回路１４．１５に加
えられ、その積分出力が補償信号となり、その補償信号
が大きくなるから、ドリフトが大きくなっても、擬似引
込みを防止することができる。
ータより下位の２ビツトの相関をとって擬似誤りを検出
するものであり、排他的論理和回路によって構成するこ
とができる。この擬似誤り検出回路１６．１７に於いて
擬似誤りが検出されない時は、セレクタ２２．２３から
各識別レベルの信号についての誤差信号が選択出力され
て積分回路１４．１５に加えられ、その積分出力が加算
器１８．１９に補償信号として加えられ、復調器号のド
リフトが補償される。又擬似誤りが検出されると、セレ
クタ２２．２３が制御されて、保持回路２４．２５の出
力の誤差信号が選択出力されて積分回路１４．１５に加
えられ、その積分出力が補償信号となり、その補償信号
が大きくなるから、ドリフトが大きくなっても、擬似引
込みを防止することができる。
第３図は本発明の実施例の動作説明図であり、Ｘ印で示
す１６僅の信号点に対して、識別レベルＤ１〜Ｄ４が設
定されている。例えば、識別レベル以上の信号レベルを
ハイレベルＨ（” ｌ ”）とし、識別レベル以下の信
号レベルをローレベルＬ（“０”）とすると、識別レベ
ルＤ１及びＤ４より上で且つ識別レベルＤ２及びＤ３よ
り下のレベルの信号点Ｓは、Ａ／Ｄ変換器１１によりデ
ィジタル信号に変換されて“１００１”となる。
す１６僅の信号点に対して、識別レベルＤ１〜Ｄ４が設
定されている。例えば、識別レベル以上の信号レベルを
ハイレベルＨ（” ｌ ”）とし、識別レベル以下の信
号レベルをローレベルＬ（“０”）とすると、識別レベ
ルＤ１及びＤ４より上で且つ識別レベルＤ２及びＤ３よ
り下のレベルの信号点Ｓは、Ａ／Ｄ変換器１１によりデ
ィジタル信号に変換されて“１００１”となる。
又データの下位ビットの識別レベルＤ４の上下に識別レ
ベルＤ５が設定されて、５ビツト目の識別が行われ、こ
の５ビツト目が誤差信号となる。
ベルＤ５が設定されて、５ビツト目の識別が行われ、こ
の５ビツト目が誤差信号となる。
即ち、信号点が識別レベルＤ５上に存在すれば誤差は零
となり、識別レベルＤ４によりデータビットの４ビツト
目が正しく識別されることになる。
となり、識別レベルＤ４によりデータビットの４ビツト
目が正しく識別されることになる。
又擬似誤りが検出されない通常の状態に於いて、信号点
が識別レベルＤ５より上となるドリフトの場合は、誤差
信号は′″ｌ“となり、セレクタ２２．２３から選択出
力されて積分回路１４．１５に加えられ、その積分出力
は加算器１８．１９により復調信号に加えられて、復調
信号の全体レベルが下げられる。又反対に信号点が識別
レベルＤ５より下となるドリフトの場合は、５ビツト目
の誤差信号は“０″となり、この誤差信号がセレクタ２
２．２３を介して積分回路１４．１５に加えられ、その
積分出力が加算器１８．１９により復調信号の全体レベ
ルを上げるように加えられて、ドリフトが補償される。
が識別レベルＤ５より上となるドリフトの場合は、誤差
信号は′″ｌ“となり、セレクタ２２．２３から選択出
力されて積分回路１４．１５に加えられ、その積分出力
は加算器１８．１９により復調信号に加えられて、復調
信号の全体レベルが下げられる。又反対に信号点が識別
レベルＤ５より下となるドリフトの場合は、５ビツト目
の誤差信号は“０″となり、この誤差信号がセレクタ２
２．２３を介して積分回路１４．１５に加えられ、その
積分出力が加算器１８．１９により復調信号の全体レベ
ルを上げるように加えられて、ドリフトが補償される。
又信号点Ｓが識別レベルＤ５より僅か上のレベルである
と、誤差信号は“１”であるが、ドリフトが大きくなっ
たことにより、その信号点Ｓが識別レベルＤ３を越えた
場合は、次の識別レベルＤ５以下のレベルであるから、
誤差信号は“０″となる。即ち、信号点がデータの識別
レベルを越えると誤差信号の極性は反転する。従って、
ドリフトの補償方向が反転して、信号点Ｓば、識別レベ
ルＤ３より上の位置に落ち着くように、ドリフト制御が
行われて擬似引込状態となる。
と、誤差信号は“１”であるが、ドリフトが大きくなっ
たことにより、その信号点Ｓが識別レベルＤ３を越えた
場合は、次の識別レベルＤ５以下のレベルであるから、
誤差信号は“０″となる。即ち、信号点がデータの識別
レベルを越えると誤差信号の極性は反転する。従って、
ドリフトの補償方向が反転して、信号点Ｓば、識別レベ
ルＤ３より上の位置に落ち着くように、ドリフト制御が
行われて擬似引込状態となる。
擬似誤り検出回路１６．１７は、このような擬似引込状
態を検出するものであり、データビットより下位のビッ
トの相関により検出することができる。
態を検出するものであり、データビットより下位のビッ
トの相関により検出することができる。
第４図は擬似誤り検出説明図であり、ａ、ｂ。
Ｃは信号点を示し、識別レベルＤ５の上下に識別レベル
Ｄ６が設定され、識別レベルＤ５により５ビツト目、識
別レベルＤ６により６ビツト目が識別される。この場合
も、各識別レベルＤ５．Ｄ６の上をハイレベル１１、下
をローレベルＬとして示し、５ビツトと６ビツトとの相
関（排他的論理和）をとると、識別レベルＤ５を中心と
した識別レベルＤ６間のレベル領域がハイレベルＨを示
すものとなる。
Ｄ６が設定され、識別レベルＤ５により５ビツト目、識
別レベルＤ６により６ビツト目が識別される。この場合
も、各識別レベルＤ５．Ｄ６の上をハイレベル１１、下
をローレベルＬとして示し、５ビツトと６ビツトとの相
関（排他的論理和）をとると、識別レベルＤ５を中心と
した識別レベルＤ６間のレベル領域がハイレベルＨを示
すものとなる。
ドリフトが大きくない場合は、信号点は相関出力がハイ
レベルＨとなる領域に存在し、信号点が２別レヘルＤ５
の上或いは下に位置することを示す誤差信号を用いて、
ドリフトが零となるように制御される。
レベルＨとなる領域に存在し、信号点が２別レヘルＤ５
の上或いは下に位置することを示す誤差信号を用いて、
ドリフトが零となるように制御される。
ドリフトが大きくなって、例えば、信号点すが識別レベ
ルＤ６を越えると、相関出力はローレベルＬとなる。更
に識別レベルＤ４を越えても相関出力はローレベルＬと
なる。従って、相関出力がローレベルＬとなると、ドリ
フトが大きくなったことを示すものとなり、信号点すが
識別点Ｄ４或いはＤＩを越える状態或いはそれに近い状
態であることが判る。
ルＤ６を越えると、相関出力はローレベルＬとなる。更
に識別レベルＤ４を越えても相関出力はローレベルＬと
なる。従って、相関出力がローレベルＬとなると、ドリ
フトが大きくなったことを示すものとなり、信号点すが
識別点Ｄ４或いはＤＩを越える状態或いはそれに近い状
態であることが判る。
擬似誤り検出回路１６．１７に於いて擬似誤りを検出す
ると、保持回路２４．．２５に保持される誤差信号が選
択出力されるものであり、判別回路２６．２７に於いて
は、識別レベルの最上位と中間と最下位との信号につい
ての誤差信号を判別するもので、第３図に於ける斜線を
施したＭ域Ａ。
ると、保持回路２４．．２５に保持される誤差信号が選
択出力されるものであり、判別回路２６．２７に於いて
は、識別レベルの最上位と中間と最下位との信号につい
ての誤差信号を判別するもので、第３図に於ける斜線を
施したＭ域Ａ。
Ｂ、Ｃの誤差信号のみを判別して保持回路２４゜２５に
加えることになる。
加えることになる。
例えば、ドリフトにより復調信号のレベルが全体に上昇
した場合、領域Ｃに入る信号点はなくなり、領域Ｂに入
る信号点の数は殆ど変わらず、又領域Ａに入る信号点の
数は多くなる。従って、領域Ａに入る信号点数が多くな
ることにより、その信号についての誤差信号を積分して
補償信号とした時に、復調信号のレベル全体を大きく下
降させるように補償して、擬似引込みを防止することが
できる。又領域Ａ、Ｂ、Ｃ以外の領域に入る信号点につ
いての誤差信号は、保持回路２４．２５に保持された誤
差信号を代わりに出力するものである。
した場合、領域Ｃに入る信号点はなくなり、領域Ｂに入
る信号点の数は殆ど変わらず、又領域Ａに入る信号点の
数は多くなる。従って、領域Ａに入る信号点数が多くな
ることにより、その信号についての誤差信号を積分して
補償信号とした時に、復調信号のレベル全体を大きく下
降させるように補償して、擬似引込みを防止することが
できる。又領域Ａ、Ｂ、Ｃ以外の領域に入る信号点につ
いての誤差信号は、保持回路２４．２５に保持された誤
差信号を代わりに出力するものである。
本発明は前述の実施例の構成のみに限定されるものでは
なく、種々付加変更することができるものである。又増
幅器２０．２１の利得制御とドリフト制御とは関連性を
有するものであるから、擬似誤り検出に基づいて増幅器
２０．２１の利得を自動！ｌＪ御することにより、−層
安定な制御が可能となる。
なく、種々付加変更することができるものである。又増
幅器２０．２１の利得制御とドリフト制御とは関連性を
有するものであるから、擬似誤り検出に基づいて増幅器
２０．２１の利得を自動！ｌＪ御することにより、−層
安定な制御が可能となる。
以上説明したように、本発明は、擬似誤り検出回路４に
より擬似引込みの状態になったことを検出した時に、擬
似引込防止回路３を制御して、識別レベルの最上位と中
間と最下位とのレベルの信号についての誤差信号のみを
保持手段２に保持させると共に、その誤差信号を積分回
路４に加えて補償信号を形成させて、復調信号に加算す
るものであり、ドリフトが大きくなって擬似引込みの状
態が発生しようとしても、最上位と最下位とのレベルの
信号についての誤差信号の差が大きくなり、その誤差信
号を積分して形成した補償信号は、復調信号のレベル全
体を太き（シフトするように作用し、擬似引込みを防止
することができる。
より擬似引込みの状態になったことを検出した時に、擬
似引込防止回路３を制御して、識別レベルの最上位と中
間と最下位とのレベルの信号についての誤差信号のみを
保持手段２に保持させると共に、その誤差信号を積分回
路４に加えて補償信号を形成させて、復調信号に加算す
るものであり、ドリフトが大きくなって擬似引込みの状
態が発生しようとしても、最上位と最下位とのレベルの
信号についての誤差信号の差が大きくなり、その誤差信
号を積分して形成した補償信号は、復調信号のレベル全
体を太き（シフトするように作用し、擬似引込みを防止
することができる。
第１図は本発明の原理ブロック図、第２図は本発明の実
施例のブロック図、第３図は本発明の実施例の動作説明
図、第４図は擬似誤り検出説明図、第５図は従来例の要
部ブロック図である。 ■はＡ／Ｄ変換器、２は誤差信号の保持手段、３は擬似
引込防止回路、４は積分回路、５は擬似誤り検出回路、
６は加算器、１１はＡ／Ｄ変換器、１２．１３は擬似引
込防止回路、１４．．１５は積分回路、１６．１７は擬
似誤り検出回路、１８．１９は加算器、２０．２１は増
幅器、２２゜２３はセレクタ、２４．２５は保持回路、
２６゜２７は判別回路である。
施例のブロック図、第３図は本発明の実施例の動作説明
図、第４図は擬似誤り検出説明図、第５図は従来例の要
部ブロック図である。 ■はＡ／Ｄ変換器、２は誤差信号の保持手段、３は擬似
引込防止回路、４は積分回路、５は擬似誤り検出回路、
６は加算器、１１はＡ／Ｄ変換器、１２．１３は擬似引
込防止回路、１４．．１５は積分回路、１６．１７は擬
似誤り検出回路、１８．１９は加算器、２０．２１は増
幅器、２２゜２３はセレクタ、２４．２５は保持回路、
２６゜２７は判別回路である。
Claims (1)
- 【特許請求の範囲】 復調信号を所定レベル範囲に制御して識別する為の自動
ドリフト制御回路に於いて、 前記復調信号をディジタル信号に変換するＡ／Ｄ変換器
（１）と、 該Ａ／Ｄ変換器（１）の出力のデータビットより下位の
１ビットを誤差信号とし、識別レベルの最上位と中間と
最下位とのレベルの信号についての誤差信号を一時保持
する保持手段（２）を含み、該誤差信号と、各識別レベ
ルの信号についての誤差信号との何れかを選択出力する
擬似引込防止回路（３）と、 該擬似引込防止回路（３）から出力される誤差信号を積
分して前記復調信号に加算する為の積分回路（４）と、 前記ディジタル信号の下位ビットの相関により擬似誤り
検出を行い、擬似誤り検出時に、前記擬似引込防止回路
（３）を制御して、前記保持手段（２）に保持させる誤
差信号を選択出力させる擬似誤り検出回路（５）とを備
えた ことを特徴とする自動ドリフト制御回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61149616A JPS637024A (ja) | 1986-06-27 | 1986-06-27 | 自動ドリフト制御回路 |
| EP87109203A EP0254877B1 (en) | 1986-06-27 | 1987-06-26 | Automatic drift control circuit |
| DE87109203T DE3787231T2 (de) | 1986-06-27 | 1987-06-26 | Schaltung zur automatischen Abweichungskontrolle. |
| CA000540666A CA1271989A (en) | 1986-06-27 | 1987-06-26 | Automatic drift control circuit |
| US07/066,960 US4860010A (en) | 1986-06-27 | 1987-06-29 | Automatic drift control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61149616A JPS637024A (ja) | 1986-06-27 | 1986-06-27 | 自動ドリフト制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS637024A true JPS637024A (ja) | 1988-01-12 |
| JPH0515327B2 JPH0515327B2 (ja) | 1993-03-01 |
Family
ID=15479105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61149616A Granted JPS637024A (ja) | 1986-06-27 | 1986-06-27 | 自動ドリフト制御回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4860010A (ja) |
| EP (1) | EP0254877B1 (ja) |
| JP (1) | JPS637024A (ja) |
| CA (1) | CA1271989A (ja) |
| DE (1) | DE3787231T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6449324A (en) * | 1987-08-20 | 1989-02-23 | Pioneer Electronic Corp | Off-set compensating circuit |
| JPH04277928A (ja) * | 1991-01-18 | 1992-10-02 | Internatl Business Mach Corp <Ibm> | アナログ・デジタル変換器 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5521941A (en) * | 1990-11-29 | 1996-05-28 | Motorola, Inc. | Automatic threshold control for multi-level signals |
| JP2653741B2 (ja) * | 1992-06-03 | 1997-09-17 | 日本無線株式会社 | 中波ラジオ放送機 |
| US5533055A (en) * | 1993-01-22 | 1996-07-02 | Motorola, Inc. | Carrier to interference ratio measurement |
| GB2274759B (en) * | 1993-02-02 | 1996-11-13 | Nokia Mobile Phones Ltd | Correction of D.C offset in received and demodulated radio signals |
| SG44760A1 (en) * | 1993-03-11 | 1997-12-19 | Koninkl Philips Electronics Nv | Transmission system for multivalued digital symbols |
| CA2108103C (en) * | 1993-10-08 | 2001-02-13 | Michel T. Fattouche | Method and apparatus for the compression, processing and spectral resolution of electromagnetic and acoustic signals |
| US5583934A (en) * | 1995-03-03 | 1996-12-10 | Advanced Micro Devices, Inc. | DC level control for an electronic telephone line card |
| US5706003A (en) * | 1995-08-22 | 1998-01-06 | Schlumberger Technology Corporation | Apparatus and method for cancellation of offset in gamma spectrum data |
| FR2755325A1 (fr) * | 1996-10-25 | 1998-04-30 | Philips Electronics Nv | Dispositif de conversion analogique/numerique a caracteristique de transfert programmable |
| US5793815A (en) * | 1996-12-13 | 1998-08-11 | International Business Machines Corporation | Calibrated multi-voltage level signal transmission system |
| DE19918385C2 (de) * | 1999-04-22 | 2001-11-15 | Siemens Ag | Verfahren und Schaltungsanordnung zum Regeln des einem Analog/Digital-Wandler zugeführten Signalpegels |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60180259A (ja) * | 1984-02-27 | 1985-09-14 | Nippon Telegr & Teleph Corp <Ntt> | 多値識別回路 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3475748A (en) * | 1965-08-09 | 1969-10-28 | Robert J Price | Gain stabilization device |
| US4186384A (en) * | 1975-06-24 | 1980-01-29 | Honeywell Inc. | Signal bias remover apparatus |
| US4355402A (en) * | 1978-10-19 | 1982-10-19 | Racal-Milgo, Inc. | Data modem false equilibrium circuit |
| GB2062393B (en) * | 1979-04-25 | 1984-01-25 | Fujitsu Ltd | Offset compensating circuit |
| US4250458A (en) * | 1979-05-31 | 1981-02-10 | Digital Communications Corporation | Baseband DC offset detector and control circuit for DC coupled digital demodulator |
| JPH063947B2 (ja) * | 1983-03-16 | 1994-01-12 | 日本電気株式会社 | 自動利得制御回路 |
| US4544894A (en) * | 1983-03-23 | 1985-10-01 | Nec Corporation | DC Voltage control circuits |
| US4602374A (en) * | 1984-02-27 | 1986-07-22 | Nippon Telegraph & Telephone Public Corporation | Multi-level decision circuit |
| US4590458A (en) * | 1985-03-04 | 1986-05-20 | Exxon Production Research Co. | Offset removal in an analog to digital conversion system |
-
1986
- 1986-06-27 JP JP61149616A patent/JPS637024A/ja active Granted
-
1987
- 1987-06-26 EP EP87109203A patent/EP0254877B1/en not_active Expired - Lifetime
- 1987-06-26 DE DE87109203T patent/DE3787231T2/de not_active Expired - Fee Related
- 1987-06-26 CA CA000540666A patent/CA1271989A/en not_active Expired - Fee Related
- 1987-06-29 US US07/066,960 patent/US4860010A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60180259A (ja) * | 1984-02-27 | 1985-09-14 | Nippon Telegr & Teleph Corp <Ntt> | 多値識別回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6449324A (en) * | 1987-08-20 | 1989-02-23 | Pioneer Electronic Corp | Off-set compensating circuit |
| JPH04277928A (ja) * | 1991-01-18 | 1992-10-02 | Internatl Business Mach Corp <Ibm> | アナログ・デジタル変換器 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3787231T2 (de) | 1994-02-03 |
| US4860010A (en) | 1989-08-22 |
| EP0254877B1 (en) | 1993-09-01 |
| JPH0515327B2 (ja) | 1993-03-01 |
| DE3787231D1 (de) | 1993-10-07 |
| EP0254877A2 (en) | 1988-02-03 |
| CA1271989A (en) | 1990-07-24 |
| EP0254877A3 (en) | 1990-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS637024A (ja) | 自動ドリフト制御回路 | |
| EP0153708B1 (en) | Multi-level decision circuit | |
| EP0180969B1 (en) | Automatic level control circuit for an ad converter | |
| JPS62298255A (ja) | 識別装置 | |
| US4574246A (en) | Demodulator with AGC circuit for multi-level quadrature amplitude-modulated carrier wave | |
| US4553102A (en) | Multilevel amplitude modulation demodulator with DC drift compensation | |
| US5509030A (en) | RF receiver AGC incorporating time domain equalizer circuity | |
| US6597238B1 (en) | Demodulating circuit of wireless receiving apparatus and demodulating method | |
| JPH10341267A (ja) | Ａｇｃ回路 | |
| JP3088352B2 (ja) | 多値ｑａｍ復調装置 | |
| JPH04277931A (ja) | 適応識別レベル判定回路 | |
| JPH0368586B2 (ja) | ||
| JPH0478213B2 (ja) | ||
| JPH0611122B2 (ja) | 多値識別回路 | |
| JPS60194648A (ja) | 復調回路 | |
| JPS6292643A (ja) | 直流オフセツト補償回路 | |
| JPS6351608B2 (ja) | ||
| JPH0519349B2 (ja) | ||
| JPS6342992B2 (ja) | ||
| JPH0669187B2 (ja) | 多値識別回路 | |
| JPH0554298B2 (ja) | ||
| KR20000042651A (ko) | 디매핑 방법 및 장치 | |
| JPS61198849A (ja) | 選択制御搬送波再生方式 | |
| JPS59148459A (ja) | 多値振幅変調用搬送波再生回路 | |
| JPH0671278B2 (ja) | 復調装置 |