CN102790620A - 具有依赖于功率范围的d/a转换器选择的数模转换设备 - Google Patents

具有依赖于功率范围的d/a转换器选择的数模转换设备 Download PDF

Info

Publication number
CN102790620A
CN102790620A CN2012101747959A CN201210174795A CN102790620A CN 102790620 A CN102790620 A CN 102790620A CN 2012101747959 A CN2012101747959 A CN 2012101747959A CN 201210174795 A CN201210174795 A CN 201210174795A CN 102790620 A CN102790620 A CN 102790620A
Authority
CN
China
Prior art keywords
digital
signal
analog
input signals
analog converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101747959A
Other languages
English (en)
Other versions
CN102790620B (zh
Inventor
M·希姆佩尔
J·莫雷拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN102790620A publication Critical patent/CN102790620A/zh
Application granted granted Critical
Publication of CN102790620B publication Critical patent/CN102790620B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
    • H03M1/0881—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches by forcing a gradual change from one output level to the next, e.g. soft-start
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/70—Automatic control for modifying converter range

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了具有依赖于功率范围的D/A转换器选择的数模转换设备。一种用于转换数字输入信号的数模转换设备包括：具有不同信号分辨率的第一和第二数模转换器(DAC)；以及数模转换器选择器，用于在该数字输入信号具有分别在第一或第二功率范围内的功率的情况下选择第一DAC或第二DAC。该数模转换设备还包括模拟信号合并器，用于合并第一模拟信号和第二模拟信号，第一模拟信号基于第一数模转换器的第一模拟输出信号，以及第二模拟信号基于第二数模转换器的第二模拟输出信号。还描述一种对应的用于数字输入信号的数模转换的方法以及一种计算机可读数字存储介质。

Description

具有依赖于功率范围的D/A转换器选择的数模转换设备
技术领域
根据本发明的一些实施例涉及数模转换设备。根据本发明的一些实施例涉及用于数字输入信号的数模转换的方法。
背景技术
无线通信领域在过去已经经历了快速演进，尤其是在最近二十年期间。在该演进期间，引入了许多无线通信标准，每个新标准典型地利用技术进步以便提供优良的性能。例如，GSM(全球移动通信系统)、EDGE(GSM演进的增强型数据速率)、以及CDMA(码分多址)标准过去并且现在仍然被无线通信网络及其订户广泛使用。尽管早期的移动台(例如蜂窝电话)典型地仅支持单个无线通信标准，但是订户很快需要可与在不同无线通信标准下操作的无线网络一起使用的更通用的移动台或设备。虽然移动设备可包括针对不同通信标准的专用收发器部分，但是这典型地导致更高的成本以及增加的空间要求。因此，当前研究多模式RF收发器架构。像GSM/EDGE/UMTS之类的不同标准定义了在对应的无线通信标准下操作的收发器要满足的要求。
一些收发器架构采用在射频(RF)域中的模拟滤波器，以便使输出发射信号或输入接收信号谱成形。由于不同的无线标准被分配给不同的频率范围，因此针对每个无线标准将必须使用不同的滤波器。由于RF范围的滤波器典型地相对较昂贵且体积大，因此收发器设计者试图找到不需要RF滤波器的解决方案。
在发射器架构中所能找到的一个部件是射频数模转换器(RF-DAC)，其基本上是与数模转换器相结合的上变频器。当目的在于针对不同标准(像GSM/EDGE/UMTS)的多模式设备时，RF-DAC需要满足误差矢量幅度(EVM)、RX频带中的TX噪声、以及邻信道泄漏抑制(ACLR)的各种要求。在无级间滤波器的极性发射器中的一些重要RF-DAC要求例如是：
输出功率增益控制从-73dBm一直到6dBm(输出功率动态范围是79dB)；
对于-67dBm的输出功率而言，本机振荡器泄漏要求是-85dBm(参见图1)；
对于在-8dBm一直到6dBm之间的输出功率而言，输出噪声要求是160dBc，其对于较低输出功率而言是不严格的；
三阶互调(IM3)要求是约-37dB；以及
在传输时隙中改变功率电平。
满足不具有级间滤波器的多模式极性发射器应用的规范的RF-DAC拓扑当前是移动通信行业中研究的主题。在这些无滤波器的RF-DAC拓扑中，在发射器接收路径(RX)的低噪声放大器(LNA)与发射(TX)路径中的功率放大器的输出端口之间唯一可用的滤波典型地是双工器衰减。尤其是，已经研究并且仍在研究无滤波器的DAC-混频器拓扑，其对于20MHZ一直到450MHZ的偏移频率满足如上面定义的160dBc的输出噪声要求。要满足的其他要求是上述的LO泄漏与IM3规范。这些规范中的至少一些可能彼此部分地抵触并且可能导致冲突。
发明内容
根据本文所公开的教导的一些实施例提供用于将数字输入信号转换成对应的模拟输出信号的数模转换设备。
根据本文所公开的教导的一个实施例的数模转换设备可包括具有第一信号分辨率的第一数模转换器以及具有第二信号分辨率的第二数模转换器。第二信号分辨率典型地不同于第一信号分辨率。所述数模转换设备还可以包括数模转换器选择器，其被配置成在所述数字输入信号具有在第一功率范围内的功率的情况下选择第一数模转换器以用于所述数字输入信号的数模转换。同样，所述数模转换器选择器被配置用于在所述数字输入信号具有在第二功率范围内的功率的情况下选择第二数模转换器以用于所述数字输入信号的数模转换。所述数模转换设备被配置成合并第一模拟信号和第二模拟信号，第一模拟信号基于第一数模转换器的第一模拟输出信号，以及第二模拟信号基于第二数模转换器的第二模拟输出信号。
在根据所公开的教导的另一实施例中，用于转换数字输入信号的数模转换设备可包括第一数模转换器、第二数模转换器、功率确定器、比较器、以及模拟信号合并器。第一数模转换器可被配置用于转换所述数字输入信号的位的第一子集，而第二数模转换器可被配置用于转换所述数字输入信号的位的第二子集。第二子集可至少部分地与第一子集重叠。
所述功率确定器可被配置成确定所述数字输入信号的数字输入信号功率。所述比较器可被配置用于比较所述数字输入信号功率和阈值，以及用于取决于所述数字输入信号是高于还是低于所述阈值而生成具有值的比较结果。所述数模转换设备可被配置成合并第一模拟信号和第二模拟信号，第一模拟信号基于第一数模转换器的第一模拟输出信号，以及第二模拟信号基于第二数模转换器的第二模拟输出信号。
如果所述数字输入信号低于所述阈值，则所述比较结果可激活第一数模转换器。另一方面，如果所述数字输入信号高于所述阈值，则所述比较结果可激活第二数模转换器。
根据本文所公开的教导的另一实施例提供用于转换数字输入信号的数模转换设备，所述数模转换设备包括：第一转换装置，用于使用所述数字输入信号的位的第一子集将所述数字输入信号转换为模拟信号；第二转换装置，用于使用所述数字输入信号的位的第二子集将第二数字输入信号转换为模拟信号；选择装置，用于在所述数字输入信号具有在第一功率范围内的功率的情况下选择第一转换装置，以及用于在所述数字输入信号具有在第二功率范围内的功率的情况下选择第二转换装置；以及合并装置，用于合并第一模拟信号和第二模拟信号，第一模拟信号基于第一转换装置的第一模拟输出信号，以及第二模拟信号基于第二转换装置的第二模拟输出信号。
根据另一实施例，用于数字输入信号的数模转换的方法包括：确定所述数字输入信号当前处于多个功率范围中的哪个；取决于所确定的功率范围，从多个数模转换器中选择一个数模转换器；使用所述多个数模转换器中所选择的一个将所述数字输入信号转换为第一模拟输出信号；以及合并第一模拟信号和至少一个另外的模拟信号，第一模拟信号基于所述多个数模转换器中所选择的一个的第一模拟输出信号，以及所述至少一个另外的模拟信号基于所述多个数模转换器中至少一个另外的数模转换器的至少一个另外的模拟输出信号。
根据另一实施例，计算机可读数字存储介质在其上存储计算机程序，所述计算机程序具有程序代码，用于当在计算机上运行时执行用于数字输入信号的数模转换的方法，所述方法包括：确定所述数字输入信号当前处于多个功率范围中的哪个；取决于所确定的功率范围，从多个数模转换器中选择一个数模转换器；使用所选择的数模转换器将所述数字输入信号转换为第一模拟输出信号；以及合并第一模拟信号和至少一个另外的模拟信号，第一模拟信号基于所选择的数模转换器的第一模拟输出信号，以及所述至少一个另外的模拟信号基于所述多个数模转换器中至少一个另外的数模转换器的至少一个另外的模拟输出信号。
附图说明
随后将参考附图来描述根据本文所公开的教导的实施例，其中：
图1示出说明根据行业标准的可能本机振荡器泄漏要求与发射的输出功率的关系的曲线图；
图2示出对于2G和3G无线通信标准具有不同的发射路径的发射路径架构；
图3示出采用表面声波(SAW)、双工器与外部低噪声放大器(LNA)的收发器的示意框图；
图4示出根据本文所公开的教导的一个实施例的数模转换设备的示意框图以及附加解释性说明；
图5示出根据本文所公开的教导的另一实施例的数模转换和混频设备的示意框图；
图6示出根据本文所公开的教导的另一实施例的数模转换和混频设备的示意框图；
图7示出根据本文所公开的教导的可与数模转换和混频设备一起使用的可切换单位(unity)混频器的电路示意图；
图8示出根据本文所公开的教导的一个实施例的数模转换器选择器的示意框图以及随着时间的过去的说明性信号演变(evolution)；
图9示出在数模转换设备的转变阶段期间第一数模转换器和第二数模转换器的数字输入信号之间的可能信号斜坡(ramp)；
图10示出两个DAC的交叉渐变器(crossfader)的示意框图；
图11说明与功率范围以及选择所述功率范围之一相关的各种方面；
图12示出可逐位控制的数字信号分配器的示意框图；以及
图13示出根据本文所公开的教导的一个实施例的用于数模转换的方法的示意流程图。
具体实施方式
图1示出LO泄漏要求与发射的输出功率的关系的曲线图。为了更好地说明信号与LO泄漏之间的电平差，二者都被测量为对应信号的均方根(RMS)，发射功率也被描绘在图1中(上方的直线)。下方的曲线代表LO泄漏功率。可以看出，对于-67dBm的信号的相对较低的输出功率而言，本机振荡器泄漏的电平必须不超过-85dBm，即在LO泄漏信号与净荷信号之间需要保持18dB的电平差。在发射功率的-76dBm与-30dBm之间，LO泄漏与信号之间的最小可允许差增加并且对于-30dBm的发射功率达到40dB。对于-30dBm与+7.5dBm之间的较高发射功率而言，40dB的最小可允许差保持恒定。换言之，在发射信号的此功率范围内，本机振荡器泄漏必须比发射器功率更弱至少40dB。
图2示出并非根据本文所公开的教导的多模式发射器的示意框图。图2的发射器包括2G/2.5G极性调制器与3G矢量调制器。3G矢量调制器用于在噪声与刺激(spur)性能方面弱的合理电流消耗，因此必须在TX输出与PA之间放置附加的级间SAW。3G矢量调制器位于图2的上半部，而2G/2.5G极性调制器在图2的下半部。
3G矢量调制器被连接至根据DigRF规范的接口202。接口202向3G矢量调制器提供数据流，该数据流在图2中被标记为“TX3G流3.84MS/s”。无线资源控制(RRC)模块212接收该数据流。无线资源控制属于UMTS WCDMA协议栈，并且处理在用户设备与UMTS地面无线接入网(UTRAN)之间的层3的控制平面信令。缩写UMTS代表“通用移动电信系统”。缩写WCDMA代表“宽带码分多址”。
可选的提前/迟滞发生器214相对于时钟参考调整该数据流。注意，由DigRF接口202所提供的数据流包括两个分量，即同相分量I与正交分量Q。同相分量与正交分量被发送至各个数模转换器216，其在它们各自的输出端处被连接至低通滤波器218。经低通滤波的模拟同相与正交分量接着被提供给两个混频器220以便执行上变频。接着，经上变频的同相与正交分量在被馈送至可变功率放大器222之前被组合。可被用来馈送天线的被标记为“RF_3G”的3G发射信号被提供在功率放大器222的输出端处。
图2的下半部中所示的2G/2.5G极性调制器也被连接至DigRF接口202。包括发射位的被标记为“TX2G/2G5位”的数据流被提供给先进先出(FIFO)缓冲器232。该数据流被馈送至8相移键控符号发生器(“8-PSK SYM GEN”)234。此外，该数据流也被提供给高斯最小频移键控发生器(“GMSK GEN”)236。返回参考该8-PSK符号发生器234，该数据流的同相分量与正交分量被提供在8-PSK符号发生器234的相应输出端处。矢量至极性转换器238将该同相分量与该正交分量转换成振幅/相位表示。用于调整振幅调制与相位调制部分之间的延迟的延迟调整单元240被连接至该矢量至极性转换器238的输出侧。振幅部分被提供给振幅调整单元244，并且接着通过数模转换器246进行数模转换。模拟振幅信号由低通滤波器248进行低通滤波，并且接着被馈送至混频器250。
2G/2.5G极性调制器的相位处理路径开始于高斯最小频移键控发生器236处，其输出信号被提供给多路复用器242。作为另一输入，多路复用器242还接收如由延迟调整单元240所产生的相位调制部分。多路复用器242将其两个输入中的一个转发至frac-N(分数分频)调制回路252，其还接收26MHz时钟参考信号。该frac-N调制回路252的第三输入由压控振荡器254的输出来提供。相结合地，该frac-N调制回路与该压控振荡器(VCO)形成倍频器，其输出被提供给混频器220和250。混频器250的输出端被连接至可调功率放大器256，并且可调功率放大器256的输出信号适合于作为2G/2.5G发射信号被馈送至天线。
3G矢量调制器用于在噪声与刺激性能方面弱的合理电流消耗，因此必须在混频器220与功率放大器222之间放置附加的级间表面声波(SAW)。
如上所述，本公开内容的新颖教导未涵盖的3G矢量调制器的一些架构需要附加的级间表面声波滤波器或等同的滤波器元件。在图3中，收发器芯片300(在其上实施发射器310与对应接收器370)被描绘，其中在功率放大器222前面具有外部表面声波级间滤波器321。此外，在接收器370的输入侧提供外部低噪声放大器(LNA)。双工滤波器334被提供以便在频域中使发射频带与接收频带分开。
图3中所示的收发器架构实际上包括三个发射路径与三个接收路径，它们被分配至低频范围(标记为“L”、“L1”、“L1X”)、至中频范围(标记为“M1”、“M1X”)、以及至高频范围(标记为“H”、“H1”、“H1X”)。每个发射路径包括表面声波滤波器321、单独的功率放大器222以及单独的双工器224。接收路径中的每个接收路径包括低噪声放大器372以及对应于所选择频带的带通滤波器374。发射器310与接收器370二者都包括三个不同频带的对应端口以及对应的发射/接收硬件。此外，选择器开关326被提供在双工器324与天线之间，使得当前选择的频带可经由天线和接收器芯片300而被发射与接收。
图3中所示的发射架构典型地是不支持多模式的，并且它需要表面声波级间滤波器。此外，图3中所示的架构将难以与单链功率放大器结合实施。
为了根据共同规范在接收频带中达到可允许TX噪声电平，可能需要14位单端电流导引数模转换器(或具有甚至更高分辨率的数模转换器)。典型的14位DAC包括10位温度计(thermometer)编码部分与4位分段部分。将期望的是，在DAC与混频器之间不具有滤波器的情况下以单端DAC和堆叠混频器在20MHz和在6dBm的输出功率实现-160dBc/Hz噪声的电平。高度线性在整个输出功率范围上难以或甚至几乎不可能实现，因为寄生DAC电容是常数，并且对于小输出功率而言，混频器中的电流密度变得如此低，以致IM3性能降低。为了克服固定的DAC电容以及混频器中的低电流密度，根据本文所公开的教导的想法是将功率范围分成不同的输出功率子范围。对于每个范围，混频器的大小被调整成实现最佳IM3性能。对于小的输出功率范围而言，通过使用具有较低位数的DAC来降低在混频器以下的DAC电容。同样，对于如图1中所描绘的LO泄漏要求而言，将混频器的大小调整为小的可能是必要的。
图4示出根据本文所公开的教导的第一实施例的数模转换设备的示意框图。该数模转换设备包括第一数模转换器402和第二数模转换器404。取决于开关元件406的位置，将数字输入信号分配至第一DAC或第二DAC。开关元件406由选择器408控制，选择器408在输入端处接收与该数字输入信号的功率有关的功率信息，并为开关元件406生成开关控制信号。因此，第一DAC 402或第二DAC 404分别进行将数字输入信号转换为第一模拟信号或第二模拟信号。第一模拟信号与第二模拟信号二者都被馈送至模拟信号合并器410，其提供数模转换单元的模拟输出信号。根据一个可能实施，模拟信号合并器410可以是与开关元件406类似并且也由数模转换器选择器408所生成的控制信号控制的另一开关元件。在其他可能实施中，模拟信号合并器410可包括例如变压器或仅仅电路节点。
第一DAC 402与第二DAC 404相对于它们各自的信号分辨率而不同，也就是第一DAC 402能够转换比第二DAC 404具有更高位数(例如14位)的数字输入信号，或第二DAC 404能够转换比第一DAC402具有更高位数(例如14位)的数字输入信号。典型地，较小的信号分辨率并不涵盖数字输入信号的较高有效位中的一个或多个。然而，如果数字输入信号当前采用其中较高有效位当前未被设置的瞬时值，则根据较低信号分辨率的信号表示基本上相当于使用较高信号分辨率的表示。另一方面，当数字信号处于需要设置一个或多个较高有效位(至少对于一些要被输出的值而言)的数字输入功率范围中时，数字输入信号可能未被较低信号分辨率正确地表示。具有较低信号分辨率的DAC的该缺点由对该DAC而言寄生DAC电容较低的事实来弥补，因为寄生DAC电容典型地随着较高信号分辨率的位数增加而增加。
图4还包含数模转换器选择器408的控制信号与数字输入功率(例如发射信号的段的平均功率，发射功率的该段包括数字输入信号的多个采样)之间的关系的曲线图。根据这个可能的关系，如果数字输入功率低于功率阈值PTHR，则选择器输出信号控制开关元件406以连接数字输入信号与第一DAC 402的输入端口。如果数字输入功率高于功率阈值PTHR，则选择器输出信号控制开关元件406以将数字输入信号转发至第二DAC 404。如图4的曲线图中所示，在数字输入功率与功率阈值PTHR相交的情况下，选择器408与开关元件406执行从第一DAC 402至第二DAC 404的突然切换，或从第二DAC 404至第一DAC 402的突然切换。如果第一DAC 402与第二DAC 404基本上彼此匹配，则这种突然切换可能是可接受的，即它们对于给定数字输入值实际上产生相同模拟值；至少是在低功率范围中。实际上，第一DAC 402与第二DAC 404可能并非理想地彼此匹配，这可能在从第一DAC 402突然切换至第二DAC 404时引起失真以及频谱中的带外发射，或者在从第二DAC 404突然切换至第一DAC 402时引起失真以及频谱中的带外发射。因此，突然切换可由平滑切换来取代，像例如如下面所讨论的交叉渐变。
在图4的下方部分中数字输入信号的位被表示。该14位被编号为b0(最低有效位LSB)至b13(最高有效位MSB)。位b0至b13被分成两个(重叠的)组或子集，第一组或子集包括11个较低有效位b0至b10。第二组或子集的位包括所有位b0至b13。第一数模转换器402的第一信号分辨率涵盖第一子集的位b0至b10。第二数模转换器404的第二信号分辨率涵盖第二组的位，即从b0至b13的位。
根据本文所公开的教导，输出功率范围被分成N个子范围，其中N是2、3、4、…。在每个子范围中，使用特定定标的DAC(或RF-DAC)，其针对子范围内的IM3与LO泄漏性能被最优地调整大小。如果数模转换设备包括混频器，正如下面将给出的那样，输出功率定标的RF-DAC被连接在(一个或多个)混频器输出端处。否则，DAC的输出端例如通过图4中所示的模拟信号合并器410来连接。例如，变压器或简单电路节点可被用作模拟信号合并器以合并第一模拟信号与第二模拟信号。然而，也可使用更复杂的电路设备作为信号合并器。在下面将进一步详细解释的另一方面是关于斜升和/或斜降DAC的数字输入信号。如果在传输时隙中输出功率电平在两个子范围之间变化，则当前使用的DAC可以被斜降，而新的DAC可以被斜升。
提供给选择器408的功率信息可以预期数字输入信号的即将发生的功率演变(例如描述发射信号的后续段的功率)。功率信息可以由例如在数模转换设备的上游或在较高分级层次处的实体生成。对于数字输入信号的预期功率演变，可以逐渐准备从第一功率范围至第二功率范围的即将发生的转变，使得在转变之后立即或很快地，打算用于新的功率范围的数模转换器提供数模转换。换言之，功率信息可被用来实现由DAC中的第一DAC与DAC中的第二DAC提供信号之间的平滑转变。图5示出针对N＝3的情况而言数模转换设备的可能拓扑。数模转换设备包括三个混频器522、523、524。它还包括三个数模转换器502、503、504。DAC 502、503、504的输出端分别被连接至混频器522、523、524中对应混频器的输入端。一般而言，数模转换设备可包括第一混频器522以用于混频第一数模转换器502的第一模拟输出信号与本机振荡器信号，第一混频器522被连接至第一数模转换器502的输出端并且被连接至模拟信号合并器510的第一输入端。用于混频第二数模转换器504的第二模拟输出信号与本机振荡器信号的第二混频器524可被连接至第二数模转换器504的输出端并且被连接至模拟信号合并器510的第二输入端。第一混频器522可被设计用于与数字输入信号的第一功率范围对应的第一模拟功率范围，以及第二混频器524可被设计用于与数字输入信号的第二功率范围对应的第二模拟功率范围。当然，扩展至三个或更多个DAC-混频器组合是可能的，并且在本文所公开的教导的范围内。
混频器522、523、524包括射频(RF)输出端，其是电流模式并且被连接在一起。所得到的RF信号是这三个混频器的(差分)电流的总和。这三个混频器522、523、524的输出端的两个连接点(例如电路节点或其他信号组合器)形成模拟信号合并器510。用于高功率范围的RF-DAC包括DAC 504与混频器524。用于中等功率范围的RF-DAC包括DAC 503与混频器523。对于低功率范围，对应的RF-DAC包括DAC 502与混频器522。如代表DAC 502、503、504的框的大小以及代表混频器522、523、524的圆的大小所示，DAC与混频器的大小被不同地调整，以便匹配它们的所分配的功率范围。特别是，用于高功率范围的DAC 504可以为数字输入信号提供完全的信号分辨率，而中等功率范围与低功率范围DAC 503和502可以具有降低的信号分辨率。混频器522、523、524的不同大小可以通过根据打算的功率范围来对混频器的结构维度进行定标、或者通过取决于所得到的混频器的打算的功率范围提供不同数量的基本混频器单元来实现。
在图5中所示的实施例中，三个斜变(ramping)发生器532、533、534被提供在数字输入信号的输入接口与DAC 502、503、504的输入端之间。三个斜变发生器532、533、534形成斜坡生成设备531。斜变发生器532、533、534可以评估功率信息，或者可以可替换地评估数字输入信号，以确定数字输入信号的功率是否在斜变发生器所连接的混频器与DAC的对应功率范围中。此外，斜变发生器可以检测数字输入信号的功率是转变到对应的功率范围中还是转变出对应的功率范围。基于此信息，斜变发生器532、533、534可以决定是否数字输入信号应被完全地被转发至DAC 502、503或504中的一个，或者是否数字输入信号应该被分裂(分配)至多个DAC。在图5中所示的实施例中，数模转换器选择器在斜变发生器532、533、534之间被分配。典型地，斜变发生器532、533、534的动作被彼此同步，使得数字输入信号被正确地转换为对应模拟输出信号，即使是在DAC 502、503、504中的几个同时转换数字输入信号以使得模拟输出信号被形成为两个或三个混频器的(差分)电流的总和的情况下。可以在被标记为“IRFout/IRFoutx”的输出端处获得模拟输出信号。
作为图5中所示的实施例的替换方案，如根据图4的实施例中所使用的数模转换器选择器408可以包括至少一个斜坡发生器，用于为第一数模转换器402、502与第二数模转换器404、504中的至少两个生成至少一个斜变数字输入信号(这同样适用于DAC 503)。该数模转换设备可进一步包括转变检测器，用于基于功率信息或基于数字输入信号本身来检测数字输入信号从第一功率范围至第二功率范围(或到/从另一功率范围)的转变，或从第二功率范围至第一功率范围(或到/从另一功率范围)的转变，以及用于控制该至少一个斜坡发生器以渐变该至少一个斜坡数字输入信号。
斜坡发生器532、533、534可以被配置成为第一数模转换器402、502输出第一斜变数字输入信号，并且为第二数模转换器404、504输出第二斜变数字输入信号(如上所述，扩展至三个或更多个DAC当然是可能的)。从第一DAC至第二DAC的逐渐交叉渐变可导致更平滑的转变，因而降低带外发射和/或语音信号中潜在可听的人工产物(artifact)，所述可听的人工产物可能使用根据本文所公开的教导的发射器而被发射。斜坡发生器可进一步被配置成取决于对数字输入信号的转变的检测，而连续地使用第一斜变或交叉渐变数字输入信号中的数字输入信号的增加的位数、以及第二斜变或交叉渐变数字输入信号中的数字输入信号的减少的位数，或第二斜变或交叉渐变数字输入信号中的数字输入信号的增加的位数、以及第一斜变或交叉渐变数字输入信号中的数字输入信号的减少的位数。在检测到转变至对应功率范围中时，逐渐地使用数字输入信号的越来越多的位可导致平滑转变，特别是在DAC未相对于它们的量化电平而彼此精确对准的情况下。
在图6中，针对GSM/EDGE/UMTS的功率定标的RF-DAC的可能实施被描绘为示意框图。在图6的实施中，为了清楚起见，仅使用两个RF-DAC。高输出功率的较大混频器624包括16个单位混频器，如图6的下方部分中所示。每个混频器单元可取决于输出功率电平而被接通和断开。大RF-DAC包括大混频器624与14位单端电流导引DAC 604。单端电流导引DAC包括10位温度计编码DAC单元字段(field)与4位分段部分。小RF-DAC包括两个单位混频器与11位单端DAC 602。该11位单端DAC 602由7位温度计编码单元字段与4位分段部分构成。偏置数模转换器652被用来补偿-3dBm一直到6dBm的高输出功率电平的功率放大器增益变化以及依赖于其他过程的功率损失。单位混频器可以具有分开的LO驱动器，其可取决于输出功率电平而被接通或断开。该14位DAC 624由14位斜变发生器634驱动。该11位DAC由11位斜变发生器632驱动。该14位斜变发生器634与该11位斜变发生器形成斜坡生成设备631。为了降低复杂性，仅使用两个RF-DAC与斜变发生器632、634，因此需要斜变仅在两个输出功率范围之间变化。在斜变的情况下，一个DAC 602、604斜降，而第二DAC同时斜升。
模拟信号合并器610在此实施中包括变压器，其具有连接至由VDD-TX表示的电位的中间抽头。在模拟信号合并器610的变压器的次级侧处，提供信号VSS-TX与信号TX。
如上所述，第一混频器622与第二混频器624中的至少一个包括多个混频器单元。第一混频器622可以包括第一数量的混频器单元，以及第二混频器624可以包括第二数量的混频器单元，第二数量不同于第一数量。多个混频器单元可以包括一个或多个可切换单元，其被配置成取决于从该数字输入信号的功率电平导出的开关信号而彼此独立地被接通或断开。该数模转换设备还可包括混频器启用器(enabler)，用于取决于该数模转换器选择器408或等同设备当前已选择第一数模转换器402、502、602还是第二数模转换器404、504、604来启用和禁用第一混频器和第二混频器中的至少一个。混频器启用器可被配置用于为第一混频器522、622和第二混频器524、624中的至少一个开启和/或关断本机振荡器信号。而且，混频器启用器可以被配置用于开启和/或关断第一混频器522、622和第二混频器524、624的部件，例如上述的各个混频器单元。至少临时地关断本机振荡器信号可改进数模转换设备的线性并降低其LO泄漏。
图7示出可在混频器522、523、524、622和624内使用的混频器单元的电路实施。在混频器被禁用的情况下，LO信号被关断，并且LO/LOx二者都接地。
两个MOSFET M1、M2用作实际的混频元件，以用于混频从数模转换设备输出的模拟信号与本机振荡器信号LO以及相移本机振荡器信号LOX。MOSFET M3、M4补偿M1和M2的栅漏电容的耦合通过。为此，MOSFET M3和M4的栅极被分别连接至相对MOSFET M1和M2的栅极。两个另外的MOSFET M5、M6解耦在混频MOSFET M1、M2处的相对较低电压与在混频器电路的输出端处的相对较高电压。
图8示出说明数模转换器选择器408或等同模块的可能实施的细节的示意框图。数模转换器选择器408在输入端口处接收14位数字输入信号。数字输入信号的14个单独的位被连接至斜坡发生器832。斜坡发生器832可以被配置成将输入的数字输入信号转换成用于第一DAC和第二DAC的两个数字信号，使得这两个数字信号的总和等于数字输入信号。注意，这两个数字信号的位模式可能大大不同于数字输入信号的位模式。然而，分别用于第一DAC和第二DAC的这两个数字输入信号的组合仍然表示相同数字值。可替换地，斜坡发生器832可以包括开关元件的阵列，所述开关元件类似于图4中的开关元件406，但是针对数字输入信号的各个位。以这种方式，斜坡发生器832能够将数字输入信号的14位中的第一子集转发至第一DAC 402、502、602，并且将剩余位转发至第二DAC 404、504、604。
DAC选择器408还包括接收功率信息的转变检测器808。转变检测器808可以被实施为状态机，其能够确定数字输入信号的功率信息是否已经经历从第一功率范围至第二功率范围的转变，或者从第二功率范围至第一功率范围的转变。在检测到前一状态与当前状态之间的差异的情况下，这可以指示从第一功率范围至第二功率范围的转变(或从第二功率范围至第一功率范围的转变)已经发生。转变检测器808接着可以向斜坡发生器832发出对应控制信号，以便发起第一DAC 402、502、602与第二DAC 404、504、604之间的交叉渐变。这样的交叉渐变典型地可包括先前不活动的DAC的斜升以及先前活动的DAC的斜降。
在图8的下半部中，示出数字输入信号、第一DAC 402的输入DAC1 INPUT、以及第二DAC 404的输入DAC2 INPUT的可能波形。数字输入信号最初在低于功率阈值PTHR的较低功率范围中，该功率阈值PTHR由功率信息PWR INFO发信号通知。在时刻或采样间隔nT处，在数字输入信号内发生从较低功率范围至较高功率范围的转变，其由功率信息PWR INFO发信号通知。此转变由转变检测器808检测，这使斜坡发生器832执行用于第一DAC 402的输入信号的斜降、以及用于第二DAC 404的输入信号的斜升。如可以在对应的波形中看到的那样，DAC1输入信号在转变时刻与转变持续时间(这里是四个采样间隔)的末端之间逐渐斜降。在转变持续时间期间，DAC1输入信号与DAC2输入信号的总和(至少近似地)等于数字输入信号。在转变持续时间之前，DAC1输入信号等于数字输入信号，并且在转变持续时间之后，DAC1输入信号是零。相反，第二DAC 404的输入信号最初是零，并且接着在转变持续时间期间逐渐斜升以在转变持续时间之后等于数字输入信号。
计数器或定时器可被用来控制在转变持续时间期间的转变。计数器例如可计数在转变持续时间期间的时隙以便控制斜坡生成，使得可在转变持续时间期间实现逐渐转变。在这种情况下，转变持续时间由多个时隙定义。如果转变持续时间被定义为以例如微秒表示的时间跨度，则可使用定时器。
图9说明使用两个不同DAC的输入信号的斜升/斜降的转变的可能实施。在图9的时间图a)中，数字输入信号的可能时间演变被示出为时间连续且值连续的信号。在第一时间间隔期间，数字输入信号显示出相对较小的振幅，并且因此数字输入信号的功率也相对较低。在开始于T1的第二时间间隔期间，数字输入信号显示出较高的振幅，从而数字输入信号的功率也相对较高。在所示的第三时间间隔期间，数字输入信号再次具有相对较低的振幅。因此，数字输入信号的功率在第三时间间隔中相对较低。
图9中的曲线图b)示出与图a)中的数字输入信号对应的功率范围信号。换言之，功率范围信号表示关于数字输入信号的功率信息。功率范围信号以时间离散且值离散的表示来示出。特别是，功率范围信号具有两种状态：针对数字输入信号的第一功率范围的第一状态以及针对数字输入信号的第二功率范围的第二状态。这两种状态中的每种由功率范围信号的离散值来表示。取决于数字输入功率是高于还是低于阈值PTHR，功率范围信号采用两个离散值中的一个。通过比较图9的曲线图a)与b)，可以看到曲线图b)的功率范围信号按照时间跨度T渐变预期曲线图a)中所示的数字输入信号的未来功率演变。功率信息可以由作为数模转换设备的上游或分级上较高的实体提供，使得所述实体可能能够提供关于数字输入信号的未来功率演变的数据。
图9的两个另外的图c)与d)说明第一DAC的输入信号和第二DAC的输入信号。第一DAC典型地被选择用于低数字输入功率。第二DAC典型地被选择用于高数字输入功率。当在第一时间间隔期间(例如在时间T0之前)数字输入功率低于阈值PTHR时，第一DAC被选择并接收数字输入信号。同时，第二DAC的输入信号是零。在时刻T1，数字输入功率与阈值PTHR相交。在时刻T1之前在T0处发起斜变动作达时间间隔T渐变。如果数字输入功率的即将发生的演变提前时间间隔≥T渐变被已知，则此预期是可能的。早期用信号通知数字输入信号的功率增加或降低可以由功率信息来提供，如上所述。在渐变动作期间，第一DAC的输入信号逐渐降低以在时刻T1达到零(渐弱)。同时，第二DAC的输入信号逐渐增加，以在时刻T1达到数字输入信号的瞬时值(渐强)。
假设数字输入功率从高至低再次在时刻T2与阈值PTHR相交，可以观察到反向行为：在时间间隔[T2-T渐变，T2]中，第一DAC的输入信号斜升，而第二DAC的输入信号斜降。
图9中的图e)说明随着时间过去的两个渐变标度因子，它们被用来计算第一和第二DAC的输入信号。第一DAC的渐变标度因子在图9e)中被表示为虚线，并且以值1开始。在T0＝T1-T渐变与T1之间，第一DAC的渐变标度因子线性地降低至0。同时，第二DAC的渐变标度因子(以实线(full stroke)绘制)在时间间隔[T1-T渐变，T1]中从初始值零增加至值1。在时间间隔[T2-T渐变，T2]期间，第一DAC的渐变标度因子再次从零增加至1，并且第二DAC的渐变标度因子从1降低至零。
数模转换设备的数字输入信号DAC INPUT、第一与第二DAC的数字信号DAC1 INPUT、DAC2 INPUT以及第一与第二渐变标度因子Fade_Scale_Factor_1、Fade_Scale_Factor_2之间的关系可以使用下列公式来表示：
DAC1INPUT＝Fade_Scale_Factor_1·DACINPUT
DAC2INPUT＝Fade_Scale_Factor_2·DACINPUT
优选地，下列关系成立：
DACINPUT＝DAC1INPUT+DAC2INPUT
<＝>Fade_Scale_Factor_1+Fade_Scale_Factor_2＝1
因此，第一DAC的输入信号DAC1INPUT通过使数字输入信号DACINPUT与Fade_Scale_Factor_1的瞬时值相乘来确定。第二DAC的输入信号DAC2INPUT通过使数字输入信号DACINPUT与Fade_Scale_Factor_2的瞬时值相乘来确定。第一DAC的输入信号与第二DAC的输入信号的总和等于数字输入信号，使得数字输入信号由数模转换设备正确地进行数模转换。等同条件是，这两个渐变标度因子的总和是1。
斜坡生成设备可被配置成在检测到转变的情况下执行相对较平滑的斜变。斜变的最大速率可以是每单位时间和/或最小斜变步长4·LSB。其他最大速率可以是每单位时间2·LSB、每单位时间3·LSB、每单位时间5·LSB、或每单位时间(或每个采样)8·LSB。斜变速率也可受到预期时间间隔(数字输入功率的时间演变提前所述预期时间间隔被已知)影响。长的预期时间间隔典型地允许斜变的较小的最大速率以及因而较平滑的转变。斜坡生成设备可包括定时器或计数器，以便控制在转变持续时间期间的斜坡生成，正如先前所解释的那样。
图10示出斜坡生成设备531、631的示意框图。斜坡生成设备531包括第一乘法器536与第二乘法器537。第一乘法器536使数字输入信号DACINPUT与第一渐变标度因子“Fade_Scale_Factor_1”相乘，以为第一DAC提供数字输入信号DAC1 INPUT。第二乘法器537使数字输入信号DACINPUT与第二渐变标度因子“Fade_Scale_Factor_2”相乘，以为第二DAC提供数字输入信号DAC2 INPUT。例如，可使用数字乘法器536、537。然而，也可使用避免乘法器的使用的用于斜坡生成的不同构思。
图11说明向各种DAC的不同功率范围的可能分配以及由DAC选择器所输出的对应控制信号。第一阈值THR1使低功率范围与瞬变功率范围分开。第二阈值THR2使瞬变范围与较高功率范围分开。
低功率范围被分配给第一数模转换器，以及高功率范围被分配给第二数模转换器。瞬变范围被分配给第一DAC或第二DAC，这取决于数字输入信号的历史。
图11中下方的图示出可以如何实施第一DAC与第二DAC的选择。该选择随数字输入信号的功率(其例如由功率信息发信号通知)而变，并且包括第一阈值THR1与第二阈值THR2之间的滞后。提供瞬变范围以及使用滞后来产生DAC选择信号防止了，数模转换器的选择被过于频繁地修改。因此，特定DAC的选择更稳定。换言之，当前活动的DAC至另一DAC的改变在先前活动的DAC不很适合于数字输入信号的新功率范围时被执行。然而，在当前活动的DAC基本上刚好也适合于当前功率(其典型地是瞬变范围)时，则没有当前活动的DAC到另一DAC的改变被执行。
图12示出可逐位控制的数字信号分配器的示意框图，其可被用在例如图8的斜坡发生器832内。输入位经由输入接口108被提供至可逐位控制的数字信号分配器100。输入接口108具有位b0至b13的引脚或等同/类似元件。较高功率接口110的引脚(或等同和/或类似元件)被表示为H0至H13。此外，具有由L0至L10表示的位的引脚或等同/类似元件的低功率范围输出接口109也被连接至可逐位控制的数字信号分配器100。
可逐位控制的数字信号分配器100包括用于位b0至b13的多个开关元件101至107。取决于对应的控制信号c0至c13，开关元件101至107将对应的位分配给低功率范围接口109或高功率范围接口110。控制信号c0至c13可以由例如图8中所示的实施例的转变检测器808来提供。控制信号c0至c13的其他来源也是可能的。因此，避免第一DAC与第二DAC之间的硬切换，并且各个位在第一DAC与第二DAC之间切换。即使此解决方案不如相对于图8、9、10所述的渐变解决方案平滑，但是它在一些实施例中可带来足够良好的结果，并且可能优于数模转换器之间的硬切换。
如上已经提到的那样，可逐位控制的数字信号分配器100可以通过为各种DAC生成数字输入信号来完全地重新分配数字输入信号。在这样的配置中，低功率范围接口109与高功率范围接口110的各个位可基于对应的控制信号c0至c13而被单独地生成(通过针对每个位在高与低之间选择)。这样的配置将允许比图12中所示的配置甚至更平滑的转变。
图13示出根据本文所公开的教导的用于数模转换的方法的示意流程图。在开始点121处开始本方法之后，在动作122处确定要被转换为模拟输出信号的数字输入信号的功率范围。换言之，确定数字输入信号当前处于多个功率范围中的哪个。在124，取决于所确定的功率范围来选择数模转换器。数模转换器是取决于所确定的功率范围从多个数模转换器中选择的。
使用所选择的数模转换器将数字输入信号转换为第一模拟输出信号，正如对应于用于数模转换的方法的动作126的框所表示的那样。接着，将第一模拟输出信号与一个或多个另外的数模转换器的一个或多个另外的输出信号合并。所述一个或多个另外的数模转换器典型地具有与所选择的数模转换器不同的信号分辨率。合并可以被实施为数模转换器的各种模拟输出信号的时间多路复用选择、或被实施为电压和/或电流的叠加、或根据另一方案。组合也是可能的，例如模拟输出信号的时间多路复用选择连同电流模式叠加一起。该方法接着在终止点129处结束。
根据另外的选项，用于数模转换的该方法还可包括：检测该数字输入信号从第一功率范围至第二功率范围的转变；为至少一个斜坡发生器生成控制信号；以及基于或取决于该控制信号而为所述多个数模转换器中的至少一个生成至少一个斜坡数字输入信号。
该方法还可包括使用多个混频器混频所述多个模拟输出信号中的至少一个与本机振荡器信号，所述多个混频器被设计用于对应于该数字输入信号的所述多个功率范围的不同模拟功率范围。
本文所公开的教导也可被应用于计算机可读数字存储介质，所述计算机可读数字存储介质在其上存储计算机程序，所述计算机程序具有程序代码，用于当在计算机上运行时执行用于数字输入信号的数模转换的方法，该方法包括：确定该数字输入信号当前处于多个功率范围中的哪个；取决于所确定的功率范围，从多个数模转换器中选择一个数模转换器；使用所选择的数模转换器将该数字输入信号转换成第一模拟输出信号；以及合并所选择的数模转换器的第一模拟输出信号与多个数模转换器中至少一个另外的数模转换器的至少一个另外的模拟输出信号。
该计算机可以控制合适的电路，例如专用集成电路(ASIC)，其具有数字电路部分和模拟电路部分。例如，数字电路部分可以执行确定数字输入信号的功率范围的动作以及选择数模转换器中的一个的动作。模拟电路部分可以执行第一模拟输出信号与至少一个另外的输出信号的合并。例如，一些类型的微控制器包括数模转换器。
尽管在设备的上下文中已经描述了一些方面，但是显然这些方面还表示对应方法的描述，其中块或设备与方法步骤或方法步骤的特征相对应。类似地，在方法步骤的上下文中描述的方面还表示对应块或项目或者对应设备的特征的描述。一些或所有方法步骤可以由(或使用)硬件设备(像例如微处理器、可编程计算机或电子电路)执行。在一些实施例中，最重要的方法步骤中的某一个或多个可以由这种设备执行。
取决于某些实施要求，可以以硬件或以软件实施本发明的实施例。可以使用其上存储有电子可读控制信号的数字存储介质(例如软盘、DVD、蓝光、CD、ROM、PROM、EPROM、EEPROM或FLASH存储器)来执行该实施，这些电子可读控制信号与可编程计算机系统进行合作(或者能够与其进行合作)，从而执行相应方法。因此，数字存储介质可以是计算机可读的。
根据本发明的一些实施例包括具有电子可读控制信号的数据载体，这些电子可读控制信号能够与可编程计算机系统进行合作，从而执行本文所描述的方法之一。
一般地，本发明的实施例可以被实施为具有程序代码的计算机程序产品，该程序代码操作以用于当该计算机程序产品在计算机上运行时执行这些方法之一。该程序代码例如可以被存储在机器可读载体上。
其他实施例包括用于执行本文所描述的方法之一的、在机器可读载体上存储的计算机程序。
换言之，本发明的方法的一个实施例因此是具有程序代码的计算机程序，该程序代码用于当该计算机程序在计算机上运行时执行本文所描述的方法之一。
本发明的方法的另一实施例因此是数据载体(或数据存储介质，或计算机可读介质)，包括其上记录的用于执行本文所描述的方法之一的计算机程序。该数据载体、数字存储介质或所记录的介质典型地是有形的和/或非瞬变的。
本发明的方法的另一实施例因此是表示用于执行本文所描述的方法之一的计算机程序的数据流或信号序列。该数据流或信号序列例如可以被配置成经由数据通信连接(例如经由因特网)而被传送。
另一实施例包括处理装置，例如被配置成或适于执行本文所描述的方法之一的计算机或可编程逻辑器件。
另一实施例包括其上安装有用于执行本文所描述的方法之一的计算机程序的计算机。
根据本发明的另一实施例包括被配置成将用于执行本文所描述的方法之一的计算机程序(例如以电子或光学方式)传送至接收器的设备或系统。该接收器例如可以是计算机、移动设备、存储设备等等。该设备或系统例如可以包括用于将计算机程序传送至接收器的文件服务器。
在一些实施例中，可以使用可编程逻辑器件(例如现场可编程门阵列)来执行本文所描述的方法的一些或所有功能。在一些实施例中，现场可编程门阵列可以与微处理器进行合作，以便执行本文所描述的方法之一。一般地，这些方法优选地由任何硬件设备执行。
上述实施例对于本发明的原理来说仅仅是说明性的。将会理解，本文所描述的设备和细节的修改和变型对于本领域技术人员来说将是显而易见的。因此，意图是仅由迫近的专利权利要求的范围来限定，而不由作为对本文的实施例的描述和解释而给出的特定细节来限定。

Claims (29)

1.一种用于转换数字输入信号的数模转换设备，所述数模转换设备包括：
第一数模转换器，其具有第一信号分辨率；
第二数模转换器，其具有不同于第一信号分辨率的第二信号分辨率；以及
数模转换器选择器，其被配置成在所述数字输入信号具有在第一功率范围内的功率的情况下选择第一数模转换器以用于所述数字输入信号的数模转换，以及在所述数字输入信号具有在第二功率范围内的功率的情况下选择第二数模转换器以用于所述数字输入信号的数模转换；
其中所述数模转换设备被配置成合并第一模拟信号和第二模拟信号，第一模拟信号基于第一数模转换器的第一模拟输出信号，以及第二模拟信号基于第二数模转换器的第二模拟输出信号。
2.根据权利要求1所述的数模转换设备，其中，所述数模转换器选择器包括功率信息输入端，其被配置成接收关于所述数字输入信号的功率信息。
3.根据权利要求2所述的数模转换设备，其中，所述功率信息预期所述数字输入信号的即将发生的功率演变。
4.根据权利要求1所述的数模转换设备，其中，所述数模转换器选择器包括至少一个斜坡生成设备，其被配置成为第一数模转换器或第二数模转换器中的至少一个生成至少一个斜变数字输入信号，以及
转变检测器，其被配置成检测所述数字输入信号从第一功率范围至第二功率范围的转变或从第二功率范围至第一功率范围的转变，以及被配置成控制所述至少一个斜坡生成设备以生成所述至少一个斜变数字输入信号。
5.根据权利要求4所述的数模转换设备，其中，所述至少一个斜坡生成设备被配置成取决于是否检测到所述数字输入信号的转变，为第一数模转换器输出第一斜变数字输入信号和为第二数模转换器输出第二斜变数字输入信号。
6.根据权利要求4所述的数模转换设备，其中，所述至少一个斜坡生成设备包括可逐位控制的数字信号分配器，用于将所述数字输入信号的各个位分配给第一数模转换器、第二数模转换器、或一个或多个另外的数模转换器。
7.根据权利要求1所述的数模转换设备，其中，所述至少一个斜坡生成设备包括定时器或计数器中的至少一个，其被配置成控制所述至少一个斜变数字输入信号的生成。
8.根据权利要求1所述的数模转换设备，还包括：
第一混频器，其被配置成混频第一数模转换器的第一模拟输出信号和本机振荡器信号，第一混频器被连接至第一数模转换器的输出端并且被连接至模拟信号合并器的第一输入端；
第二混频器，其被配置成混频第二数模转换器的第二模拟输出信号和本机振荡器信号，第二混频器被连接至第二数模转换器的输出端并且被连接至模拟信号合并器的第二输入端；
其中所述数模转换设备被配置成合并第一混频器的输出信号与第二混频器的输出信号；
其中第一混频器被设计用于对应于所述数字输入信号的第一功率范围的第一模拟功率范围，
以及其中第二混频器被设计用于对应于所述数字输入信号的第二功率范围的第二模拟功率范围。
9.根据权利要求8所述的数模转换设备，其中，第一混频器或第二混频器中的至少一个包括多个混频器单元。
10.根据权利要求9所述的数模转换设备，其中，第一混频器包括第一数量的混频器单元，以及第二混频器包括第二数量的混频器单元，第二数量不同于第一数量。
11.根据权利要求9所述的数模转换设备，其中，所述多个混频器单元包括一个或多个可切换混频器单元，其被配置成取决于从所述数字输入信号的功率电平导出的开关信号而彼此独立地被接通或断开。
12.根据权利要求8所述的数模转换设备，还包括混频器启用器，其被配置成取决于所述数模转换器选择器当前已选择第一数模转换器还是第二数模转换器来启用和禁用第一混频器或第二混频器中的至少一个。
13.根据权利要求12所述的数模转换设备，其中，所述混频器启用器被配置成为第一混频器或第二混频器中的至少一个开启或关断所述本机振荡器信号。
14.根据权利要求1所述的数模转换设备，还包括偏置数模转换器，其被连接至第一数模转换器和第二数模转换器，所述偏置数模转换器被配置成补偿所述数模转换设备的下游的放大器的增益变化。
15.根据权利要求1所述的数模转换设备，其中，所述数模转换设备被配置成执行下列动作中的至少一个以合并第一模拟信号和第二模拟信号：多路复用，组合两个或更多个信号，或者组合两个或更多个电流。
16.根据权利要求1所述的数模转换设备，其中，第一数模转换器或第二数模转换器中的至少一个包括所述数字输入信号的第一位部分的温度计编码的数模转换器单元字段以及所述数字输入信号的第二位部分的分段部分。
17.根据权利要求1所述的数模转换设备，其中，第一数模转换器或第二数模转换器中的至少一个包括根据第一数模转换方案所实施的第一部分数模转换器、以及根据不同的第二数模转换方案的第二部分数模转换器。
18.根据权利要求1所述的数模转换设备，其中，第一数模转换器的第一信号分辨率或第二数模转换器的第二信号分辨率中的至少一个对应于比所述数字输入信号的数字输入信号分辨率更小的位数。
19.一种用于转换数字输入信号的数模转换设备，所述数模转换设备包括：
第一数模转换器，其被配置成转换数字输入信号的位的第一子集；
第二数模转换器，其被配置成转换所述数字输入信号的位的第二子集，第二子集至少部分地与第一子集重叠；
功率信息提供器，其被配置成提供所述数字输入信号的数字输入信号功率；以及
比较器，其被配置成比较所述数字输入信号功率与阈值，以及进一步被配置成取决于所述数字输入信号是高于还是低于所述阈值而生成具有值的比较结果；
其中所述数模转换设备被配置成合并第一模拟信号和第二模拟信号，第一模拟信号基于第一数模转换器的第一模拟输出信号，以及第二模拟信号基于第二数模转换器的第二模拟输出信号，以及
其中所述比较结果被配置成在所述数字输入信号低于所述阈值的情况下激活第一数模转换器，以及其中所述比较结果在所述数字输入信号高于所述阈值的情况下激活第二数模转换器。
20.一种用于转换数字输入信号的数模转换设备，所述数模转换设备包括：
第一转换装置，用于使用所述数字输入信号的位的第一子集来将所述数字输入信号转换为模拟信号；
第二转换装置，用于使用所述数字输入信号的位的第二子集来将所述数字输入信号转换为模拟信号；
选择装置，用于在所述数字输入信号具有在第一功率范围内的功率的情况下选择第一转换装置，以及用于在所述数字输入信号具有在第二功率范围内的功率的情况下选择第二转换装置；以及
合并装置，用于合并第一模拟信号和第二模拟信号，第一模拟信号基于第一转换装置的第一模拟输出信号，以及第二模拟信号基于第二转换装置的第二模拟输出信号。
21.根据权利要求20所述的数模转换设备，其中，所述选择装置包括：
用于为第一转换装置或第二转换装置中的至少一个生成至少一个斜变数字输入信号的至少一个装置，以及
检测装置，用于检测所述数字输入信号从第一功率范围至第二功率范围的转变或从第二功率范围至第一功率范围的转变，以及用于控制用于生成斜变数字输入信号的所述至少一个装置以在第一数模转换器处使所述至少一个数字输入信号渐强以及在第二数模转换器处使所述至少一个数字输入信号渐弱，或者在第二数模转换器处使所述至少一个数字输入信号渐强以及在第一数模转换器处使所述至少一个数字输入信号渐弱。
22.根据权利要求20所述的数模转换设备，还包括：
第一混频装置，用于混频第一转换装置的第一模拟输出信号和本机振荡器信号，第一混频装置被连接至第一转换装置的输出端并且被连接至所述合并装置的第一输入端；
第二混频装置，用于混频第二转换装置的第二模拟输出信号和本机振荡器信号，第二混频装置被连接至第二转换装置的输出端并且被连接至所述合并装置的第二输入端；
其中第一混频装置被设计用于对应于所述数字输入信号的第一功率范围的第一模拟功率范围，以及第二混频装置被设计用于对应于所述数字输入信号的第二功率范围的第二模拟功率范围。
23.根据权利要求22所述的数模转换设备，其中，第一混频装置或第二混频装置中的至少一个包括多个混频器单元。
24.根据权利要求23所述的数模转换设备，还包括启用和禁用装置，用于取决于所述选择装置当前已选择第一转换装置还是第二转换装置而启用和禁用第一混频装置或第二混频装置中的至少一个。
25.根据权利要求24所述的数模转换设备，其中，所述启用和禁用装置被配置成为第一混频装置或第二混频装置中的至少一个开启和关断所述本机振荡器信号。
26.一种用于数字输入信号的数模转换的方法，所述方法包括：
确定所述数字输入信号当前处于多个功率范围中的哪个；
取决于所确定的功率范围，从多个数模转换器中选择一个数模转换器；
使用所选择的数模转换器将所述数字输入信号转换为第一模拟输出信号；以及
合并第一模拟信号和至少一个另外的模拟信号，第一模拟信号基于所选择的数模转换器的第一模拟输出信号，以及所述至少一个另外的模拟信号基于所述多个数模转换器的至少一个另外的数模转换器的至少一个另外的模拟输出信号。
27.根据权利要求26所述的用于数模转换的方法，还包括：
检测所述数字输入信号从第一功率范围至第二功率范围的转变；
取决于检测到的所述数字输入信号的转变，为至少一个斜坡生成设备生成控制信号；
基于所述控制信号，为所述多个数模转换器中的至少一个生成至少一个斜变数字输入信号。
28.根据权利要求27所述的用于数模转换的方法，还包括：
使用多个混频器来混频所述多个模拟输出信号中的至少一个和本机振荡器信号，所述多个混频器被设计用于对应于所述数字输入信号的所述多个功率范围的不同模拟功率范围。
29.一种计算机可读数字存储介质，在其上存储具有程序代码的计算机程序，所述程序代码用于当在计算机上运行时执行用于数字输入信号的数模转换的方法，所述方法包括：
确定所述数字输入信号当前处于多个功率范围中的哪个；
取决于所确定的功率范围，从多个数模转换器中选择一个数模转换器；
使用所选择的数模转换器将所述数字输入信号转换为第一模拟输出信号；以及
合并第一模拟信号和至少一个另外的模拟信号，第一模拟信号基于所选择的数模转换器的第一模拟输出信号，以及所述至少一个另外的模拟信号基于所述多个数模转换器中的至少一个另外的数模转换器的至少一个另外的模拟输出信号。
CN201210174795.9A 2011-05-13 2012-05-14 具有依赖于功率范围的d/a转换器选择的数模转换设备 Active CN102790620B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/106992 2011-05-13
US13/106,992 US8462035B2 (en) 2011-05-13 2011-05-13 Digital-to-analog conversion arrangement with power range dependent D/A converter selection
US13/106,992 2011-05-13

Publications (2)

Publication Number Publication Date
CN102790620A true CN102790620A (zh) 2012-11-21
CN102790620B CN102790620B (zh) 2016-01-20

Family

ID=47141539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210174795.9A Active CN102790620B (zh) 2011-05-13 2012-05-14 具有依赖于功率范围的d/a转换器选择的数模转换设备

Country Status (3)

Country Link
US (1) US8462035B2 (zh)
CN (1) CN102790620B (zh)
TW (1) TWI517594B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106416080A (zh) * 2014-04-14 2017-02-15 美国思睿逻辑有限公司 可切换次级回放路径
CN107387248A (zh) * 2016-05-12 2017-11-24 罗伯特·博世有限公司 用于内燃机的控制装置和用于该控制装置的运行方法
CN107565985A (zh) * 2016-07-01 2018-01-09 英特尔Ip公司 生成射频信号的射频信号合成器电路及方法
CN113726346A (zh) * 2020-05-25 2021-11-30 三星电子株式会社 射频发射器及包括其的无线通信设备

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8861407B2 (en) * 2011-07-07 2014-10-14 Provigent Ltd. Multiple connection options for a transceiver
US9666042B2 (en) * 2012-12-13 2017-05-30 Oneevent Technologies, Inc. Enhanced emergency detection system
US8867665B2 (en) * 2013-01-31 2014-10-21 Intel Mobile Communications GmbH Communication systems and methods supporting multiple modulation techniques
US9831843B1 (en) 2013-09-05 2017-11-28 Cirrus Logic, Inc. Opportunistic playback state changes for audio devices
DE102013220108A1 (de) * 2013-10-02 2015-04-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung zum Bereitstellen eines Signals
US20150200681A1 (en) * 2014-01-13 2015-07-16 Lsi Corporation Segmented Digital-To-Analog Converter With Overlapping Segments
US9774342B1 (en) 2014-03-05 2017-09-26 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
US10785568B2 (en) 2014-06-26 2020-09-22 Cirrus Logic, Inc. Reducing audio artifacts in a system for enhancing dynamic range of audio signal path
US9596537B2 (en) 2014-09-11 2017-03-14 Cirrus Logic, Inc. Systems and methods for reduction of audio artifacts in an audio system with dynamic range enhancement
US9379883B1 (en) * 2014-12-16 2016-06-28 Intel Corporation Digital to analog converter cell for signed operation
US9959856B2 (en) 2015-06-15 2018-05-01 Cirrus Logic, Inc. Systems and methods for reducing artifacts and improving performance of a multi-path analog-to-digital converter
US9955254B2 (en) 2015-11-25 2018-04-24 Cirrus Logic, Inc. Systems and methods for preventing distortion due to supply-based modulation index changes in an audio playback system
US9543975B1 (en) 2015-12-29 2017-01-10 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system with low-pass filter between paths
US9880802B2 (en) 2016-01-21 2018-01-30 Cirrus Logic, Inc. Systems and methods for reducing audio artifacts from switching between paths of a multi-path signal processing system
US9923529B2 (en) 2016-02-03 2018-03-20 Samsung Electronics Co., Ltd Customizable ramp-up and ramp-down amplitude profiles for a digital power amplifier (DPA) based transmitter
US10545561B2 (en) 2016-08-10 2020-01-28 Cirrus Logic, Inc. Multi-path digitation based on input signal fidelity and output requirements
US10263630B2 (en) 2016-08-11 2019-04-16 Cirrus Logic, Inc. Multi-path analog front end with adaptive path
US9929703B1 (en) 2016-09-27 2018-03-27 Cirrus Logic, Inc. Amplifier with configurable final output stage
US9967665B2 (en) 2016-10-05 2018-05-08 Cirrus Logic, Inc. Adaptation of dynamic range enhancement based on noise floor of signal
US10321230B2 (en) 2017-04-07 2019-06-11 Cirrus Logic, Inc. Switching in an audio system with multiple playback paths
US10008992B1 (en) 2017-04-14 2018-06-26 Cirrus Logic, Inc. Switching in amplifier with configurable final output stage
US9917557B1 (en) 2017-04-17 2018-03-13 Cirrus Logic, Inc. Calibration for amplifier with configurable final output stage
EP3591360B1 (en) * 2018-07-02 2021-03-31 Sciosense B.V. Method and circuit for temperature sensing, temperature sensor and electrical appliance
US10396815B1 (en) * 2018-12-27 2019-08-27 Intel Corporation RFDAC (RF (radio frequency) DAC (digital-to-analog converter)) with improved efficiency and output power
US10581450B1 (en) * 2019-01-16 2020-03-03 Xilinx, Inc. Embedded variable gain amplifier in a current steering digital-to-analog converter

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886640A (en) * 1997-10-09 1999-03-23 Winbond Electronics Corp. Power monitoring circuit for the central processing unit on a computer circuit board
CN101164310A (zh) * 2005-04-29 2008-04-16 诺基亚公司 具有数字至rf转换器的极性发射机

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4408352A (en) 1982-05-10 1983-10-04 Rockwell International Corporation High power level mixer apparatus
JPH04357716A (ja) * 1991-06-04 1992-12-10 Mitsubishi Electric Corp マルチチャンネルｄａコンバータ
US5635936A (en) * 1994-09-30 1997-06-03 Motorola Inc. Method and apparatus for providing a high current driver on integrated circuits
US6147543A (en) 1996-01-19 2000-11-14 Motorola, Inc. Method and apparatus for selecting from multiple mixers
US6363120B1 (en) 1998-06-17 2002-03-26 Lucent Technologies Inc. Apparatus and method for extending the dynamic range of a mixer using feed forward distortion reduction
US7035595B1 (en) 2002-01-10 2006-04-25 Berkana Wireless, Inc. Configurable wireless interface
US6822595B1 (en) * 2003-06-18 2004-11-23 Northrop Grumman Corporation Extended range digital-to-analog conversion
US7221300B2 (en) 2004-05-21 2007-05-22 Texas Instruments Incorporated Digital-to-analog converter data rate reduction by interleaving and recombination through mixer switching
US7787843B2 (en) 2005-03-29 2010-08-31 Broadcom Corporation Multiple band direct conversion radio frequency transceiver integrated circuit
US8532162B2 (en) 2007-04-25 2013-09-10 Telekom Malaysia Berhad Transceiver front end for software radio system
WO2009036399A1 (en) 2007-09-14 2009-03-19 Qualcomm Incorporated Local oscillator buffer and mixer having adjustable size
US8019310B2 (en) 2007-10-30 2011-09-13 Qualcomm Incorporated Local oscillator buffer and mixer having adjustable size
EP2037591B1 (en) 2007-09-14 2016-04-13 Semiconductor Components Industries, LLC Low-IF transceiver architecture
US8599938B2 (en) 2007-09-14 2013-12-03 Qualcomm Incorporated Linear and polar dual mode transmitter circuit
US8111182B2 (en) 2009-10-13 2012-02-07 Infineon Technologies Ag Digital to analog converter comprising mixer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886640A (en) * 1997-10-09 1999-03-23 Winbond Electronics Corp. Power monitoring circuit for the central processing unit on a computer circuit board
CN101164310A (zh) * 2005-04-29 2008-04-16 诺基亚公司 具有数字至rf转换器的极性发射机

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106416080A (zh) * 2014-04-14 2017-02-15 美国思睿逻辑有限公司 可切换次级回放路径
CN106416080B (zh) * 2014-04-14 2019-08-30 美国思睿逻辑有限公司 可切换次级回放路径
CN110417414A (zh) * 2014-04-14 2019-11-05 美国思睿逻辑有限公司 可切换次级回放路径
CN110417414B (zh) * 2014-04-14 2022-11-11 美国思睿逻辑有限公司 可切换次级回放路径
CN107387248A (zh) * 2016-05-12 2017-11-24 罗伯特·博世有限公司 用于内燃机的控制装置和用于该控制装置的运行方法
CN107565985A (zh) * 2016-07-01 2018-01-09 英特尔Ip公司 生成射频信号的射频信号合成器电路及方法
CN113726346A (zh) * 2020-05-25 2021-11-30 三星电子株式会社 射频发射器及包括其的无线通信设备
CN113726346B (zh) * 2020-05-25 2024-05-28 三星电子株式会社 射频发射器及包括其的无线通信设备

Also Published As

Publication number Publication date
TWI517594B (zh) 2016-01-11
US20120286984A1 (en) 2012-11-15
CN102790620B (zh) 2016-01-20
TW201316693A (zh) 2013-04-16
US8462035B2 (en) 2013-06-11

Similar Documents

Publication Publication Date Title
CN102790620B (zh) 具有依赖于功率范围的d/a转换器选择的数模转换设备
US20190109613A1 (en) Envelope tracking system for transmitting a wide modulation bandwidth signal(s)
CN1819471A (zh) 具有可变预失真的极化调制器的发射/接收装置
JP2008509575A (ja) ディジタル帯域通過シグマ・デルタ変調器を含む全ディジタル送信機
US9450798B2 (en) Transmitter circuit, communication unit and method for amplifying a complex quadrature signal
WO2005029694A1 (en) An adaptive wideband digital amplifier for linearly modulated signal amplification and transmission
Ben-Bassat et al. A fully integrated 27-dBm dual-band all-digital polar transmitter supporting 160 MHz for Wi-Fi 6 applications
US10790849B2 (en) RFDAC (RF (Radio Frequency) DAC (Digital-to-Analog Converter)) with improved efficiency and output power
CN112236944B (zh) 高速数字比特生成器
US9059661B2 (en) Variable-size mixer for high gain range transmitter
CN104519558A (zh) 用于数字到时间转换器的功率节省技术
JP5892162B2 (ja) デジタル変調器
CN1833365B (zh) 用于发射机相移补偿的装置和方法
US8750210B2 (en) Wireless long term evolution radio architecture system and method
CN102065042A (zh) 一种数字预失真装置及方法
US10142050B2 (en) Encoding modulation method and transmitter
CN107707266B (zh) 一种宽带高速跳频发射系统
US9853654B2 (en) Error-feedback digital-to-analog converter (DAC)
EP2785000B1 (en) Method and Apparatus for Gernerating Quadrature Modulated Signals
AU2014261403B2 (en) Semi-polar modulator
US10516563B2 (en) Apparatus and a method for generating a radio frequency signal
KR101486075B1 (ko) 줄어든 램프 메모리를 갖는 무선통신 장치 및 그장치에서의 램핑 데이터 전송방법
US7002322B1 (en) Modulated power supply
CN104639480A (zh) 一种频分双工基站的信号发射方法、装置和系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Neubiberg, Germany

Patentee after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Patentee before: Intel Mobile Communications GmbH

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200710

Address after: California, USA

Patentee after: Apple Inc.

Address before: California, USA

Patentee before: INTEL Corp.

Effective date of registration: 20200710

Address after: California, USA

Patentee after: INTEL Corp.

Address before: Neubiberg, Germany

Patentee before: Intel Mobile Communications GmbH