CN110061050A - 半导体器件和具有势垒区的绝缘栅双极型晶体管 - Google Patents

半导体器件和具有势垒区的绝缘栅双极型晶体管 Download PDF

Info

Publication number
CN110061050A
CN110061050A CN201811436630.8A CN201811436630A CN110061050A CN 110061050 A CN110061050 A CN 110061050A CN 201811436630 A CN201811436630 A CN 201811436630A CN 110061050 A CN110061050 A CN 110061050A
Authority
CN
China
Prior art keywords
voltage
gate
region
threshold voltage
drift region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811436630.8A
Other languages
English (en)
Other versions
CN110061050B (zh
Inventor
J·G·拉文
R·巴布斯克
C·耶格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN110061050A publication Critical patent/CN110061050A/zh
Application granted granted Critical
Publication of CN110061050B publication Critical patent/CN110061050B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本公开涉及半导体器件和具有势垒区的绝缘栅双极型晶体管。一种电路配置包括：具有输出的栅极驱动器电路，其被配置为输出三个不同的电压电平；以及绝缘栅双极型晶体管，包括：栅极端子，连接到栅极驱动器电路的输出；晶体管单元，具有电连接到栅极端子的栅极电极；以及辅助单元，其包括：势垒区，其被夹在漂移区和电荷载流子转移区之间，势垒区和电荷载流子转移区形成pn结，并且势垒区和漂移区形成单质结；控制结构，包括控制电极，控制电极电连接到栅极端子或者经由电压移位器电耦合到栅极端子，并且其中控制结构被配置为在反型状态中在漂移区和势垒区中形成反型层，并且在非反型状态中，在漂移区和势垒区中不形成反型层。

Description

半导体器件和具有势垒区的绝缘栅双极型晶体管
本申请是申请日为2014年11月27日、申请号为201410706951.0、发明名称为“半导体器件和具有势垒区的绝缘栅双极型晶体管”的中国发明专利申请的分案申请。
技术领域
本发明属于半导体领域，尤其涉及一种具有势垒区的半导体器件和绝缘栅双极型晶体管。
背景技术
在半导体器件中，比如半导体二极管和绝缘栅双极型晶体管(Insulated GateBipolar Translator，IGBT)，移动的电荷载流子涌入被正向偏压的pn结两侧的半导体区中，并且可形成电荷载流子等离子体，该电荷载流子等离子体提供了半导体器件的低正向电阻或者导通状态电阻，但当pn结从正向偏置变为反向偏置时，其必须在反向恢复期内被移除。反向恢复过程有助于半导体器件的动态开关损耗。去饱和周期(desaturationcycle)在将pn结从正向偏置切换为反向偏置之前部分地移除电荷载流子等离子体，以降低动态开关损耗。亟需提供具有提升的开关特性的半导体器件。
发明内容
一个实施例涉及包括势垒区的半导体器件，该势垒区被夹在漂移区和电荷载流子转移区之间。势垒区和电荷载流子转移区形成pn结。势垒区和漂移区形成单质结(homojunction)。在势垒区中的平均杂质浓度高达漂移区中的杂质浓度的至少10倍。控制结构被布置以在反型状态中在漂移区和势垒区中形成反型层。在非反型状态中，没有反型层在漂移区和势垒区中被形成。
根据实施例，绝缘栅双极型晶体管包括晶体管单元和辅助单元。辅助单元包括被夹在漂移区和电荷载流子转移区之间的势垒区，其中势垒区和电荷载流子转移区形成pn结，并且势垒区和漂移区形成单质结。在势垒区中的杂质浓度高达漂移区中的杂质浓度的至少10倍。
另一个实施例涉及包括控制结构和势垒区的半导体二极管。该控制结构从第一表面延伸进入半导体主体中，并且包括控制电极和控制介电层，该控制介电层在位于第一侧的半导体主体和位于与第一侧相对的第二侧的控制介电层之间。势垒区被夹在半导体主体中的漂移区和电荷载流子转移区之间，其中势垒区和电荷载流子转移区形成pn结，并且势垒区和漂移区形成单质结。在势垒区中的杂质浓度高达漂移区中的杂质浓度的至少10倍。
通过阅读下文中的具体实施方式和通过查看附图，本领域中的技术人员将能确认其他的特征和优点。
附图说明
附图被包括以提供对本发明的进一步理解，并且附图被包括在本说明书中并构成本说明书的一部分。附图说明了本发明的实施例，并且和具体实施方式一起用于解释本发明的原理。通过参考下面的具体实施方式，能更好地理解并将容易领会本发明的其他的实施例和预期优点。
图1是依照涉及可控的辅助单元的实施例的一种半导体器件的部分的示意性剖视图；
图2A是依照实施例的一种具有可控的注入单元(injection cell)的半导体二极管的部分的示意性剖视图；
图2B是描述了运行图2A的半导体二极管的方法的示意性时序图；
图3A是根据实施例的一种具有可控注入单元的RC-IGBT(反向导通IGBT)的部分的示意性剖视图，该实施例提供了注入单元和晶体管单元的分开控制；
图3B是说明运行图3A的RC-IGBT的方法的示意性时序图；
图4A是根据实施例的一种具有可控注入单元的RC-IGBT的部分的示意性剖视图，该实施例提供了注入单元和晶体管单元的集体控制；
图4B是说明运行图4A的RC-IGBT的方法的示意性时序图；
图4C是依照实施例的一种RC-IGBT的部分的示意性剖视图，该实施例提供了可控的注入单元以及闲置单元(idle cell)；
图4D是根据实施例的一种RC-IGBT的部分的示意性剖视图，该实施例提供了集中可控的辅助单元和晶体管单元以及闲置单元；
图4E是示出了图4D的RC-IGBT在不同电压下在反向导通模式中的二极管特性的示意图；
图4F是示出了图4D的RC-IGBT在用于势垒区的各种注入剂量下在反向导通模式中的二极管特性的示意图；
图5A是根据另一个实施例的一种非反向导通IGBT(non RC-IGBT)的部分的示意性剖视图，该实施例提供了去饱和单元和晶体管单元的分开控制；
图5B是说明运行图5A的非反向导通IGBT的方法的示意性时序图；
图6A是根据另一个实施例的一种非反向导通IGBT的部分的示意性剖视图，该实施例使用电压移位器(voltage shifter)提供了去饱和单元和晶体管单元的集体控制；
图6B是用于说明运行图6A的非反向导通IGBT的方法的示意性时序图；
图6C是依照进一步的实施例的一种半导体器件的部分的示意性剖视图，该实施例涉及具有使用包括固定的负电荷的控制介电层进行集体控制的去饱和单元和晶体管单元的非反向导通IGBT；
图6D是依照进一步的实施例的一种具有使用包括固定的负电荷的控制介电层进行集体控制的去饱和单元和晶体管单元的非反向导通IGBT的部分的示意性剖视图，该实施例涉及交替布置的去饱和单元和晶体管单元；
图6E是一种具有被集体控制的去饱和单元和晶体管单元以及低通电路的非反向导通IGBT的部分的示意性剖视图；
图7是依照提供非可控的辅助单元的实施例的一种半导体二极管的部分的示意性剖视图；
图8是依照提供非可控辅助单元的实施例的一种IGBT的部分的剖视图；
图9A是根据实施例的一种半导体二极管的半导体主体的示意性平面图，该实施例提供了用于辅助单元的均匀分布的紧密控制结构；
图9B是根据实施例的一种半导体二极管的半导体主体的示意性平面图，该实施例提供了用于辅助单元的条形形状的控制结构；
图9C是根据实施例的一种半导体二极管的半导体主体的示意性平面图，该实施例提供了用于辅助单元的栅格形状的控制结构；
图9D是根据实施例的一种半导体二极管的半导体主体的示意性平面图，该实施例提供了用于辅助单元的非均匀分布的紧密控制结构；
图10A是根据实施例的一种半导体器件的半导体主体的示意性平面图，该实施例包括非均匀分布紧密控制结构，该紧密控制结构用于晶体管单元的辅助结构和栅极结构；
图10B是根据实施例的一种半导体器件的半导体主体的示意性平面图，该实施例包括规律布置控制结构，该控制结构用于晶体管单元的辅助结构和栅极结构；
图10C是根据实施例的一种半导体器件的半导体主体的示意性平面图，该实施例包括在去饱和单元的网格(mesh)中形成的用于辅助单元和晶体管单元的栅格形状的控制结构；
图10D是根据实施例的一种半导体器件的半导体主体的示意性平面图，该实施例包括用于辅助单元的框架型的控制结构以及用于晶体管单元的均匀分布的紧密栅极结构。
具体实施方式
下面的具体实施方式参考了附图，附图构成具体实施方式的一部分并且以举例说明的方式示出了本发明可以实施的特定的实施例。应当理解的是，不脱离本发明的范围，可以利用其它的实施例并且可以做出结构上或者逻辑上的改变。例如，用于说明或描述一个实施例的特征能够用在其它实施例上或者与其它实施例结合，以产出又一个实施例。本发明旨在包括这些修改和变化。示例使用特定的语言进行描述，不应当被解释为对所附权利要求范围的限制。附图不一定是按比例的，并且仅以说明为目的。为清楚起见，在不同的附图中相同的元件用对应的附图标记表明，除非另有说明。
术语“具有(having)”，“包括(containing、including、comprising)”等是开放式术语，并且该术语表明所陈述的结构、元件或特征的存在，但并不排除其它的要素或特征。冠词“一(a或an)”和“该(the)”旨在包括复数以及单数，除非上下文另有明确表明。
术语“电连接(electrically connected)”描述电连接的元件之间的永久低电阻连接，例如连接的元件之间的直接接触或者经由金属和/或高掺杂半导体的低电阻连接。术语“电耦接(electrically coupled)”包括可在电耦接的元件之间提供适用于信号传输的一个或多个介入元件，例如，可控制为在第一状态时临时提供低电阻连接并且在第二状态时临时提供高电阻的电去耦的元件。
附图说明了紧接掺杂类型“n”或“p”之后的用“-”或“+”指示的相对掺杂浓度。例如，“n-”意思是掺杂浓度低于“n”掺杂区的掺杂浓度，同时“n+”掺杂区具有比“n”掺杂区更高的掺杂浓度高于。具有相同的相对掺杂浓度的掺杂区不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂部位可具有相同或者不同的绝对掺杂浓度。
图1示出了半导体器件500的一部分，半导体器件500可以是半导体二极管或IGBT(例如，RB-IGBT(反向阻断IGBT)或者RC-IGBT(反向导通IGBT))。半导体器件500的半导体主体100由单晶半导体材料提供，例如，硅(Si)、碳化硅(SiC)、锗(Ge)、锗化硅晶体(SiGe)、氮化镓(GaN)、砷化镓(GaAs)。
半导体主体100具有可近似平面的或者可由被共面的表面部分跨越的平面给定的第一表面101，如同平行于第一表面101的大体上为平面的第二表面102。第一表面和第二表面101、102之间的最小距离被选择以达到半导体器件500指定的电压阻断能力。例如，对于指定为阻断电压约1200V的IGBT，第一表面和第二表面101、102之间的距离可以是90μm至110μm。涉及穿通型IGBT(PT-IGBT)或者具有高阻断能力的IGBT的其他实施例可提供具有数百微米(μm)厚度的半导体主体100。
在垂直于横截面的平面中，半导体主体100可以是具有数毫米范围内的边沿长度的矩形形状。第一表面101的法线定义垂直方向，并且正交于该垂直方向的反向是横向方向。
半导体主体100包括第一导电类型的漂移区120、在第一表面101和漂移区120之间的与第一导电类型相反的第二导电类型的电荷载流子转移区115以及在漂移区120和第二表面102之间的基座层(pedestal layer)130。
对所示实施例，第一导电类型是n型，并且第二导电类型是p型。如下文概述的类似考量适用于具有第一导电类型是p型并且第二导电类型是n型的实施例。
在漂移区120中的杂质浓度，至少在其垂直延伸的部分中可随着距第一表面101的距离增加而逐渐地或逐步地增加或者减少。根据其他实施例，在漂移区120中的杂质浓度可以是大约一致的。漂移区120中的平均杂质浓度可以在1x 1012(1E12)cm-3和1x 1015(1E15)cm-3之间，例如，在5x 1012(5E12)cm-3至5x 1013(5E13)cm-3的范围内。
如果半导体器件500是半导体二极管，基座层130可具有第一导电类型，如果半导体器件500是非反向导通IGBT，基座层130可具有第二导电类型，或者如果半导体器件500是RC-IGBT，基座层130可包括在漂移区120和第二表面102之间延伸的两种导电类型的区域。对于p型基座层130或者基座层130的p型区域，平均杂质浓度可以是至少1x 1016(1E16)cm-3，例如至少5x 1017(5E17)cm-3。
电荷载流子转移区115可直接邻接第一表面101。根据所示实施例，电荷载流子转移区115可在辅助台面部分194的顶部上形成，其中每个辅助台面部分194直接邻接控制结构180。
夹在电荷载流子转移区115和漂移区120之间的势垒区117与电荷载流子转移区115形成pn结，并且与漂移区120形成单质结。势垒区117具有第一导电类型。势垒区117中的平均杂质浓度高达漂移区120中的平均杂质浓度的至少10倍。根据实施例，势垒区117中的平均杂质浓度可在1x 1016(1E16)cm-3至1x 1018(1E18)cm-3的范围内，例如从1x 1017(1E17)cm-3至5x 1017(5E17)cm-3。该杂质可以是磷原子/离子(P)、砷原子/离子(As)、硒原子/离子(Se)和/或硫原子/离子(S)。
当电荷载流子转移区115和势垒区117之间的pn结被正向偏置时，电荷载流子转移区115穿过势垒区117向漂移区120中注入多数载流子(majority-type charge)。在半导体二极管的情况下，电荷载流子转移区115是有效的连接至阳极电极的阳极区。对于RC-IGBT，电荷载流子转移区115是有效的反向二极管的阳极区。在非反向导通IGBT情况下，在去饱和期中，电荷载流子转移区115支持从漂移区120中抽出电荷载流子。
控制结构180可从第一表面101延伸至半导体主体100之中，向下至少延伸至漂移区120。根据所示实施例，控制结构180延伸至漂移区120之中。控制结构180可包括导电的控制电极189和将控制电极189与半导体主体100分开的控制介电层185。在势垒区117和漂移区120之间，控制介电层185被形成在一个侧面上，并且控制电极189被形成在另一个侧面上。
控制介电层185可具有统一的厚度。根据其他实施例，控制介电层185的朝向第一表面102的底部可厚于朝向第一表面101的顶部。根据进一步的实施例，控制结构180可包括导电材料的场电极。场电极与栅极电极189介电绝缘，并且被布置在栅极电极189和第二表面102之间。场电极或者沿着漂移区120的厚的控制介电层可减少漂移区120和控制电极189之间的电容性耦接，并且使应用于控制电极189的电势稳定。
控制电极189可以是均匀结构，或者可具有包括一层或多层含金属层的层状结构。根据实施例，控制电极189可包括重掺杂的多晶硅层，或者可由重掺杂的多晶硅层组成。
控制介电层185可包括以下项或由以下项组成：半导体氧化物(例如，热生长或沉积的氧化硅)、半导体氮化物(例如，沉积或热生长的氮化硅)或者半导体氮氧化物(例如，氮氧化硅)。
半导体器件500可被布置为，以当正电压被应用于控制电极189时，不在电荷载流子转移区115中形成在漂移区120和负载电极之间的少数电荷载流子流经的反型层。
根据实施例，顶部介电层188可在第一表面101和控制电极189之间延伸，从而控制电极189与电荷载流子转移区115沿垂直方向不完全地重叠以形成穿过电荷载流子转移区115的连续反转沟道。
根据另一个实施例，电荷载流子转移区115可在第一表面101处直接邻接控制结构180，从而至少沿着控制结构180，辅助台面部分194没有在第一表面101和电荷载流子转移区115之间的第一导电类型的区域。
根据进一步的实施例，介电结构可被提供在电荷载流子转移区115和控制结构180之间的界面的垂直投影的两个侧面上的第一表面101上。
在所示实施例中，在控制电极185和电荷载流子转移区115之间缺乏重叠以及在控制结构180的外边沿处沿着第一表面101缺乏第一导电类型的区域这两种缺乏抑制了穿过电荷载流子转移区115的电子路径。
第一表面101和控制结构180的底部之间的距离可在从1μm至30μm的范围内，例如从3μm至7μm。辅助台面部分194的横向宽度可在从0.05μm至10μm的范围内，例如从0.15μm至1μm。第一表面101与势垒区117和电荷载流子转移区115之间的pn结之间的距离可在从0.5μm至5μm的范围内，例如从1μm至1.5μm。
势垒区117在朝向电荷载流子转移区115的侧面上，可包括或可不包括具有漂移区120的杂质浓度的较低掺杂的部分。
设置在电荷载流子转移区115中的总杂质量(有效的阳极剂量)，从而其能够防止从电荷载流子转移区115和势垒区117之间的pn结延伸的耗尽区到达第一表面101，或者在半导体器件500被指定的运行条件下，防止从第一表面101延伸的接触结构进入半导体主体100之中。例如，在电荷载流子转移区115中的总杂质量可以是约5x 1012(5E12)cm-2的p型注入剂量以及移除被注入区域的部分的紧接着蚀刻接触沟槽的结果。
第一负载电极310(例如，可以是半导体二极管的阳极电极或者IGBT发射极电极)与电荷载流子转移区115电连接。第一负载电极310可以是第一负载端L1(例如，其可以是半导体二极管的阳极端子或者IGBT发射极端子)，或者可被电耦接至或电连接至第一负载端L1。控制电极189可被电连接或电耦接至半导体器件500的控制端CTR，或者可电连接或电耦接至半导体器件500的栅极端子。
第二负载电极320直接邻接第二表面102和基座层130第二负载电极320可以是第二负载端L2(例如，其可以是半导体二极管的阴极端子或者IGBT集电极端子)，或者可被电连接至或电耦接至第二负载端L2。
第一负载电极和第二负载电极310、320中的每个可由以下项作为主成份构成或者可包括以下项作为主成份：铝(Al)、铜(Cu)或者铝或铜的合金(例如，AlSi、AlCu或AlSiCu)。根据其他实施例，第一负载电极和第二负载电极310、320中的至少一个可包括镍(Ni)、钛(Ti)、钨(W)、钽(Ta)、银(Ag)、金(Au)、铂(Pt)和/或钯(Pd)作为主成份。例如，第一负载电极和第二负载电极310、320中的至少一个可包括两层或多层子层，其中每个子层包括Ni、Ti、Ag、Au、Pt、W和Pd中的一种或多种作为主成份(例如，硅化物、氮化物和/或合金)。
控制结构180和邻接的辅助台面部分194的各一半形成辅助单元AC，辅助台面部分194包括电荷载流子转移区和势垒区115、117。多个辅助单元AC可以沿着横向方向进行布置，并且辅助单元AC具有相同朝向。根据其他实施例，辅助单元AC被成对地布置，其中每对辅助单元AC被布置为沿着垂直轴彼此镜面对称，该垂直轴可以是穿过控制结构180或者穿过辅助台面部分194的轴。半导体主体100可包括或可不包括其他单元类型(例如，晶体管单元或者闲置单元)。
对于半导体二极管和RC-IGBT，辅助单元AC被控制，以在反型状态下在漂移区和势垒区120、117中形成反型层184，并且在非反型状态下在漂移区和势垒区120、117中不形成反型层。反型层184增加了有效阳极发射极面积，并且因此增加了半导体二极管在正向导通模式中的阳极发射极效率，或者包括集成的续流二极管的RC-IGBT在反向导通模式(二极管模式)中的阳极发射极效率。
通过导通和关断反型层184，控制结构180允许半导体器件500在具有相对低的静态损耗和高的动态开关损耗的低频模式和具有高的静态损耗和低的动态开关损耗的高频模式之间原位(in-situ)变化。
可替换地或者额外地，在反向偏置半导体二极管的正向偏置的pn结或RC-IGBT的续流二极管的正向偏置的pn结之前，非反型状态能够被用于使半导体器件去饱和。
在非反型状态中的有效阳极效率由电荷载流子转移区115中的有效阳极剂量给定。在反型状态中的有效阳极效率由电荷载流子转移区115的有效阳极剂量和p型反型层累积空穴的阳极效率之和给定。因此，更低的有效阳极剂量允许在反型状态和非反型状态之间的阳极发射极效率的更宽的伸展。反型状态下的阳极发射极效率和非反型状态下的阳极发射极效率之间的宽的伸展或差值允许在动态开关损耗和静态开关损耗之间更好的进行折中，或者提供更有效的去饱和周期。
势垒区117虚拟地(virtually)减少了有效阳极剂量，并因此减少了阳极发射极效率而不减少电荷载流子转移区115之内的实际杂质剂量。与用于减少有效阳极剂量的其他方法(例如，通过在注入之后向电荷载流子转移区115之中过蚀刻接触孔，或者通过显著地减少电荷载流子转移区115中的峰值杂质浓度，这两者都难以控制)相比，势垒区117的形成比较地简单并且没那么细致。此外，势垒区117可增加在半导体主体100中针对临界电流成丝活动的坚固性。
根据涉及非反向导通IGBT的实施例，在关断信号被应用于正向运行中的RB-IGBT或RC-IGBT之前，辅助单元AC可被作为去饱和单元运行，积极地将来自漂移区120的电荷载流子穿过第一负载电极310排出。
半导体器件500可被布置以不形成穿过电荷载流子转移区115的反型路径。例如，控制电极180不被连接至被施加了超过用于在p型电荷载流子转移区115中形成n型反型层的阈值电压的信号的网络节点(network node)。可替换地，顶部介电层188可与电荷载流子转移区115沿着垂直方法重叠，或者辅助台面部分194在第一表面101和电荷载流子转移区115之间不包含源区。
图2A的半导体二极管501涉及具有可控的阳极发射极效率的实施例。半导体二极管501是基于图1的半导体器件500，其中第一负载电极310形成阳极电极，该阳极电极形成阳极端子A或者被电连接至阳极端子A。
延伸穿过绝缘结构302的开口的接触305将第一负载电极310与电荷载流子转移区115电连接。基座层130具有第一导电类型，并且与漂移区120形成单质结。第二负载电极320形成阴极端子K，或者被电连接至阴极端子K。辅助单元AC可被成对地布置，每对的两个辅助单元AC被布置为相对于控制结构180的中心轴镜面对称。控制电极189被电连接至控制CTR，或者被电连接至提供控制信号UCTR的集成控制电路的输出端。对于进一步的细节，可参考图1的描述。
被应用于控制电极189的控制信号UCTR控制辅助单元AC的阳极发射极效率，在半导体二极管501的正向模式中，该辅助单元AC是有效的注入单元。在控制电极189处的电压在辅助单元AC的阈值电压VthAC以下时，p型反型层184在势垒区和漂移区117、120中沿着控制结构180被形成，其中反型层184增加了有效的阳极面积和阳极发射极效率。在负的第一阈值电压VthAC以上时，没有反型层被形成，并且有效的阳极发射极面积和阳极发射极效率较低。至少在高达第二阈值电压Vth时，在此电压Vth下n型反型层可在电荷载流子转移区115中被形成，半导体二极管501维持其完整的反向阻断能力，从而半导体二极管501能够从正向导通模式中的去饱和期直接地转换成反向阻断模式。
势垒区117以良好可控的方式增加反型状态和非反型状态中阳极发射极效率之间的伸展(spread)或差值，从而去饱和期的效率能以明确定义的方式被增加。
根据实施例，势垒区117包括至少一个深层施主(deep level donor)或深双施主(deep double donor)，例如，硫和/或硒原子/离子。对于深层施主，掺杂水平随着温度的增加而增加，其中局部增加的掺杂水平局部地降低阳极发射极效率，并且因此抵消了在平行的辅助单元之间的非均匀电流分布。
图2B示出了应用于控制电极189(例如，穿过控制端CTR)的控制信号UCTR的时序图。在t0和t1之间的注入期中，控制信号UCTR低于第一阈值电压VthAC，从而沿着控制结构180的p型反型层184增加了有效阳极面积。在漂移区120中的电荷载流子等离子高，并且有效的正向电阻以及正向电压UF低。在t1和t2之间的去饱和期间，控制信号UCTR的电压在第一阈值VthAC之上，并且可在第二阈值电压Vth以下。没有反型层被形成，并且有效阳极发射极面积小。电荷载流子等离子被衰减，导致增加的正向电压UF。
当在时间t2处半导体二极管换向并且切换至反向阻断模式时，反向恢复电荷低，并且开关损耗被降低。在半导体二极管501切换回正向偏置模式之前，在反向阻断模式期间，控制信号UCTR能够被减少至在t3时在第一阈值电压VthAC以下。
与为了提供高的阳极发射极效率状态和低的阳极发射极效率状态之间的高伸展的、旨在减低有效阳极剂量的途径相比，势垒区117允许更高的阳极剂量，这在制造期间更易于控制。
图3A中的RC-IGBT 502包括如参考图1和图2A所描述的可控的辅助单元AC，其中第一负载端310被电连接至发射极端子E，第二负载端320被电连接至集电极端子C，并且基座层130包括第一导电类型的第一区131和第二导电类型的第二区132，其中第一区和第二区131、132分别地被夹在漂移区120和第二负载电极320之间。
除了辅助单元AC以外，RC-IGBT 502包括晶体管单元TC，并且可包括或者可不包括闲置单元IC。每个晶体管单元TC包括半导体主体100的晶体管台面部分192以及从第一表面101延伸进入半导体主体100中的栅极结构150。栅极结构150包括导电的栅极电极159和使栅极电极159与周围的半导体主体100的材料绝缘的栅极介电层155。
栅极结构150的形状和尺寸可对应于控制结构180的形状和尺寸，例如可等于控制结构180的形状和尺寸。栅极介电层和控制介电层155、185可具有相同厚度，并且可由相同的材料提供。栅极电极159的横向延伸和垂直延伸可与控制电极189的相同。栅极电极和控制电极159、189可由相同材料提供。栅极顶部介电层158可使栅极电极159与第一表面101分开。
晶体管台面部分192包括与漂移区120形成pn结的p型体区115a，其中体区115a可大约对应于辅助单元AC的电荷载流子转移区115。例如，晶体管单元TC的体区115a的平均杂质浓度和垂直延伸可大约对应于或者可等于电荷载流子转移区115的平均杂质浓度和垂直延伸。
每个晶体管单元TC包括在晶体管台面部分192的顶表面和体区115a之间的在晶体管台面部分192中的源区110，其至少在晶体管台面部分192的直接邻接晶体管单元TC的栅极结构150的部分中。晶体管体区115a直接邻接漂移区120。晶体管台面部分192可没有对应于辅助单元AC的势垒区117的结构，或者可包括对应的势垒区。
半导体器件500可进一步包括闲置单元IC，该闲置单元IC包括可对应于辅助单元AC的控制结构180和/或晶体管单元TC的栅极结构150的闲置结构190。邻接闲置结构190的闲置台面部分196可没有对应于电荷载流子转移区和体区115、115a、源区110和/或势垒区117的区域。闲置台面部分196可被电连接至或者可不电连接至第一负载电极310。
辅助单元AC的控制电极180可彼此电连接，并且可被电连接至内部电路的输出端或者RC-IGBT 502的控制端CTR。闲置单元IC的控制电极195可被电连接或者电耦接至辅助单元AC的控制电极180、晶体管单元TC的栅极电极150、第一负载电极310或者RC-IGBT 502的任何其他内部网络节点。
半导体器件502被布置以不形成穿过电荷载流子转移区115的反型路径。例如，控制电极180不被电连接至被施加了超过阈值电压的信号的网络节点，该阈值电压是为了在p型电荷载流子转移区115中形成n型反型层。可替换地，顶部介电层188可沿垂直方向与电荷载流子转移区115重叠，或者辅助台面部分194在第一表面101和电荷载流子转移区115之间没有源区。
当正的集电极-发射极电压UCE被应用在集电极端子和发射极端子C、E之间时，RC-IGBT 502在正向模式中。如果应用于栅极电极150的电压超过用于晶体管单元TC的阈值电压Vth，则n型反型沟道被形成并穿过体区115a，并且流经体区115a的电流打开了在正向导通模式中在基座层130中由体区115a、漂移区120和p型第二区132形成的pnp双极型结晶体管。
在互补的正向阻断模式中，应用于栅极电极150的电压低于晶体管单元TC的阈值电压Vth，并且体区和漂移区115a、120之间的反向偏置pn结供应了正向阻断电压。
在反向导通模式或者二极管模式中，应用在集电极和发射极之间的负的集电极-发射极电压UCE正向偏置体区和漂移区115a、120之间的pn结以及电荷载流子转移区和漂移区115、120之间的pn结。在二极管模式的注入期中，低于第一阈值电压VthAC的控制信号UCTR的负电压沿着控制结构180在势垒区和漂移区117、120之间产生p型反型层184。反型层184增加了有源阳极面积和总的阳极发射极效率。
在随后的去饱和期中，控制信号UCTR的电压高于低于第一阈值电压VthAC，从而总的有效阳极发射极效率被降低。去饱和由被施加给栅极电极159的电压去耦。从反向导通模式向正向阻断模式转换能够直接跟随在去饱和期之后，而不需要去饱和期结束和换向开始之间的任何时间延迟。
通过对比，常规途径依赖于应用于栅极电极并且产生穿过体区115a的n型反型沟道的去饱和期，其中n型反型沟道短路p型体区和电荷载流子转移区115a、115，以彻底地减少总的阳极发射极效率。由于n型反型沟道预防晶体管单元TC调节应用(例如，半桥电路)中的高阻断电压，可在去饱和期结束和换向开始之间提供足够的时间延迟。由于在该时间延迟期间电荷载流子等离子体至少部分地恢复，时间延迟降低了总体去饱和的性能。
此外，在常规RC-IGBT中，即使当被短路的体区115a并不注入任何电荷时，一些区域必须保留有源性，如在去饱和期间向电荷载流子转移区注入。因此，在常规设计中，其他的注入区的阳极效率必须仔细地调节，从而在去饱和期期间被注入至漂移区120之中的空穴的数量必须足够高，并且去饱和效率必须足够高。
用于降低注入区中的阳极效率的现有方法目的在于降低电荷载流子转移区115中的有效阳极剂量，例如，通过降低注入剂量和/或在注入之后移除电荷载流子转移区115的部分。然而，可靠地控制小的阳极剂量已经被证明是具有有低产出的细致过程。相反，势垒区117减少了辅助单元AC的阳极发射极效率，而不减少电荷载流子转移区115中的有效阳极剂量，因此避免了具有低产出的关键过程。
此外，势垒区117提供用于电荷载流子等离子的空穴的电势势垒，并且显著地降低在IGBT模式中的辅助单元AC对器件性能的负面影响。
提供晶体管单元TC，其具有势垒区117或对应于辅助单元AC中的势垒区117的第一导电类型的任何其他的区，或者其不具有势垒区117或该其他的区。根据实施例，晶体管单元TC可没有势垒区117或任何类似的区，从而晶体管单元TC保持不受辅助单元AC的设计的影响。
图3B示意性地示出了在时间t1处从注入到去饱和期间的转变，以及在t2处随着从负的集电极-发射极电压UCE向正的电压UCE变化的集成续流二极管的转换的开始。通过施加具有高于晶体管单元TC的阈值电压Vth的电压的栅极信号UG，在晶体管单元TC中打开n型沟道从去饱和期间被去耦。在转换开始时，及时转换与去饱和期同时发生，也不存在提供电荷载流子路径的n型反转沟槽。
图4A的RC-IGBT 503区别于图3A的RC-IGBT 502，区别之处在于栅极电极和控制电极150、180彼此电连接。栅极电极和控制电极150、180可被电连接至栅极端子G或者RC-IGBT503的内部网络节点(例如驱动器或者延迟电路的输出端)。辅助单元AC被布置为，当应用于栅极电极和控制电极150、180的栅极信号UG的电压超过晶体管单元TC的阈值电压Vth时，不形成穿过电荷载流子转移区115的反型电流路径。例如，第一表面101和控制电极180之间的顶部介电层可沿垂直方向与电荷载流子转移区115重叠，或者辅助台面部分194在第一表面101和电荷载流子转移区115之间可以没有源区。
根据实施例，势垒区117包括至少一个深层施主或深双施主(例如，硫(S)和/或硒(Se)原子/离子)。对于深层施主，掺杂水平随着温度增加而增加，其中增加的掺杂水平减少了阳极发射极效率，并因此抵消了在平行的辅助单元AC之间的非均匀电流分布。
图4B示出了说明图4A的RC-IGBT 503的运行模式的时序图。当栅极信号的电压UG处于辅助单元AC的第一阈值电压VthAC以下(例如，在UG＝15V时)，在反向导通模式中，RC-IGBT 503的有效阳极面积被显著地增加，并且RC-IGBT 503处于注入模式中。
在t1处，栅极信号的电压UG被增加至在辅助单元AC的阈值电压VthAC以上并且在晶体管单元TC的阈值电压Vth以下，以开始去饱和期。在去饱和电压下控制辅助单元AC的阳极效率实现了辅助单元AC与晶体管单元TC的比率具有充裕范围(例如，从1:10到10:1的范围)。在去饱和期间，该器件保持其完全的反向阻断能力。在去饱和期结束和RC-IGBT 503的转换开始之间的时间延迟能够被完全地省略，而没有引起短路情况的风险。时间延迟的省略导致高效的去饱和。
图4C示出了每两个晶体管单元TC具有4个辅助单元AC和10个闲置单元IC的RC-IGBT 504。辅助单元和晶体管单元AC、TC由相同的栅极信号UG控制。闲置控制单元IC的闲置电极可被连接至由第一负载电极310表示的发射极电极的电势。晶体管单元TC的晶体管台面部分192包括源区110。在漂移区和体区120、115a之间，晶体管单元TC没有势垒区或没有具有高于漂移区120的杂质浓度的第一类型的其他区。辅助单元AC在第一表面101和电荷载流子转移区115之间没有源区或者第一导电类型的其他区。闲置单元IC可没有辅助单元和晶体管单元AC、TC的区中的任何一种，和/或可不被连接至第一负载电极310，从而其既不是有效的辅助单元AC，也不是有效的晶体管单元TC。
邻接控制结构180的负载台面部分194包括在辅助台面部分194的整个横向横截面区域之上延伸的埋置势垒区117。至少此邻接晶体管单元TC的闲置控制结构190可被电连接至发射极电势，以在IGBT切换期间减少栅极电势上高电流的反馈效应。
图4D涉及具有晶体管单元TC、闲置单元IC和辅助单元AC的另外的RC-IGBT 505。为避免0V时在邻近晶体管TC的台面中的大量的空穴注入，半个势垒区117可在相关的台面中被实施，导致晶体管台面部分192朝向栅极结构150并且闲置台面部分196沿着闲置结构190。在垂直于横截面的横向方向使用被遮蔽的区域以限制短路电流的IGBT中，完全埋置的区域170可在被遮蔽区域中被实施。表格给出了在体区115a、势垒区117的部分和漂移区120的部分中的峰值杂质浓度。
图4E示意性地示出了在n型势垒区117的杂质剂量为3x 1012(3E12)cm-2，UG＝-15V时图4D的RC-IGBT 505的反向导通二极管的二极管特性402，和栅极电压UG＝0V时的二极管特性404。在栅极电压UG从-15V向0V增加时，反向二极管的正向电压UF的显著增加表明漂移区120中的电荷载流子等离子的显著减少，并且因而，反向恢复电荷大量减少。
图4F示出了在UG＝0V，势垒层170中杂质剂量为1x 1013(1E13)cm-2、2x 1013(2E13)cm-2、3x 1013(3E13)cm-2和4x 1013(4E13)cm-2时，图4D的RC-IGBT 505中反向导通二极管的二极管特性411-414。二极管特性410是没有任何势垒区170的参考示例的二极管特性。对于给定的负载电流，集电极-发射极电压UCE随着势垒区170中杂质剂量的增加而增加。势垒区170的注入剂量调整了正向电压UF，并且因此调整反向恢复电荷。
图5A涉及非反向导通IGBT 506(即没有集成的反向导通二极管或续流二极管)，不同于图3A和图3B的RC-IGBT 502，在图3A和图3B中基座层130形成第二导电类型的连续的集电极层。IGBT 506包括晶体管单元TC和辅助单元AC，并且可包括如上所述是闲置单元IC。栅极信号UG控制晶体管单元TC，并且控制信号UCTR控制辅助单元AC。发射极电势或任何其他内部电势不受栅极电压UG管制，并且控制电压UCTR可控制闲置单元IC。
图5B示出了在降低的开关损耗时运行图5A的IGBT506的方法。
在IGBT 506的导通状态期间，栅极电势UG在晶体管单元TC的阈值电压Vth以上，并且在累积期间，穿过体区115a的n型反型层向漂移区中注入电子。P型基座层130向漂移区120中注入空穴，并且所产生的密集电荷载流子等离子确保了低的集电极-发射极饱和电压VCEsat。
在t1处，控制信号UCTR的电压被降低在辅助单元AC的第一阈值电压VthAC以下，以开始去饱和期。沿着控制结构180的P型反型层184从漂移区120中抽出空穴穿过辅助单元AC的电荷载流子转移区115至第一负载电极310。
在t2处，栅极信号UG的电压可下降至晶体管单元TC的阈值电压Vth以下，并且IGBT从正向导通状态或导通状态变成正向阻断状态或截止状态。在正向导通期间，在关断之前不久，IGBT 506从具有低的VCEsat和高的Eoff的高载流子限制(carrier-confinement)的状态，被切换至具有高的VCEsat和低的Eoff的低载流子限制的状态。
通常地，为了增加短路的稳健性，IGBT的有效沟道宽度被保持为低，从而有源晶体管单元TC仅在IGBT 506的有源区域的部分中被形成。辅助单元AC使用芯片区域，否则该芯片区别将不被使用并且不需要额外的芯片区域。
在图6A、6C、6D和6E的IGBT 507至IGBT 510中，相同的栅极信号控制辅助单元AC和晶体管单元TC两者。
图6A的非反向导通IGBT 507不同于图5A至图5B的非反向导通IGBT 506，不同之处在于恒定电压偏移被应用在晶体管单元TC的控制电极159和辅助单元AC的控制电极189之间。例如，电压移位器VS可被提供在栅极端子G和连接控制电极189的布线线路之间。RC-IGBT 506可包括具有半导体主体100的第一半导体裸片和包括电压移位器VS的第二半导体裸片，该半导体主体100包括晶体管单元和辅助单元TC、AC。半导体裸片可以以叠层芯片(chip-on-chip)技术连接。根据另一个实施例，RC-IGBT 506是包括印刷电路板或载体的模块，其中，在印刷电路板或载体上装配有(例如，锡焊)两个或多个半导体裸片。
根据另一个实施例，IGBT 507包括电连接至栅极电极150的栅极端子G和电连接至控制电极189的控制端子，其中外部电路将被应用于栅极端子G的信号的电压移位的版本应用于控制端子。
相对于被应用于栅极电极的栅极电势，偏移电压虚拟地变化了辅助单元AC的阈值电压。被虚拟地或实际地变化的辅助单元AC的阈值电压允许由集成在与该IGBT相同的半导体裸片上的三级栅极驱动器控制去饱和，或者该三级栅极驱动器被提供为输出端被电连接至图6A、6C、6D中的IGBT 507至IGBT 509的栅极端子G的单独的器件。
辅助单元AC和晶体管单元TC的移位阈值电压被选择以在晶体管单元TC的导通状态期间，辅助单元AC可从势垒区和漂移区117、120中不具有p型反型层的非反型状态变化成势垒区和漂移区117、120中具有p型反型层的反型状态。根据涉及n沟道IGBT的实施例，辅助单元AC的阈值电压VthAC被设置为在晶体管单元TC的阈值电压Vth以上。
图6B中的时序图示出了当栅极信号UG的电压在晶体管单元TC的阈值电压Vth和辅助单元AC的阈值电压VthAC以上时，在t0和t1之间的高等离子密集状态或累积状态。在t1和t2之间的去饱和期中，栅极信号UG的电压在辅助单元的阈值电压VthAC以下，但在阈值电压Vth以上。当在辅助单元AC的控制结构180四周的p型反型层使漂移区120去饱和时，晶体管单元TC保持在导通状态。在t2处，栅极信号UG的电压能够直接从两个阈值电压Vth、VthAC之间的电压转为低于阈值电压Vth，因此关断晶体管单元TC。就在图6A的非反向导通IGBT 507被关断之前，去饱和期减少了漂移区120中的电荷。
在图6C、图6D的IGBT 508、509中，辅助单元AC的控制介电层185和/或晶体管单元TC的栅极介电层155可包括固定的和稳定的电荷，例如，归因于X射线照射、电子轰击或使用例如PLAD(等离子体掺杂、等离子浸没离子注入)在低能量下高剂量注入。照射和电子轰击在涉及的介电材料的材料中生成深的和稳定的电荷载流子阱。根据另一个实施例，铝原子可被注入或通过ALD(原子层沉积)被沉积。举例说明，铝原子/离子的阵列浓度可以是至少5E11cm-2，例如至少1E12cm-2，或者可在接近5E12cm-2的范围内。可替换地或额外地，控制电极和栅极电极189、159可包括涉及n型半导体材料的具有不同功函数(work function)的不同材料。
依照实施例，控制介电层185包括相比于栅极介电层155包含显著更固定和更稳定的负电荷，或者栅极介电层155包含相比于控制介电层185显著更固定和更稳定的正电荷。根据实施例，在控制介电层185中的固定和稳定的负电荷的面积浓度大于5E11cm-2，例如1E12cm-2或者在5E12cm-2的范围内。
额外地或者可替换地，栅极电极159是基于重掺杂的多晶硅并且/或者控制电极189是基于包含金属的材料，其功函数导致在半导体主体100中弯曲的相当大的带，从而实际的辅助单元AC的阈值电压VthAC可被设置为在晶体管单元TC的阈值电压Vth(可以是约+5V)和在栅极线处可获得的最大电压(可以是+15V)之间的值。在典型的应用中，阈值电压VthAC可被设置为+12V。在UG＝+15V时的高导通状态或累积期可紧接着是在UG＝0V或更低UG＝-15V时的关断之前的在UG＝10V时的去饱和期(例如3μs)。
图6C的IGBT 508包括辅助单元AC的对、闲置单元IC的对和晶体管单元TC的对，以该顺序沿着至少一个横向方向布置。每个单元对中的单元被布置为相对于穿过各控制结构或栅极结构150、180、190的垂直轴，彼此镜面对称。控制介电层189包括静止的负电荷187。
图6D的IGBT 509包括辅助单元AC的对和晶体管单元TC的对，以该顺序沿着至少一个横向方向布置。每个单元对中的单元被布置为相对于穿过各辅助台面部分或晶体管台面部分192、194的垂直轴，彼此镜面对称。控制介电层185包括固定的静止电荷。
图6E的实施例涉及去饱和期的内部控制。例如，晶体管单元TC的栅极电极159可被电连接至栅极布线线路或节点152，并且辅助单元AC的控制电极189可被电连接至控制布线线路或者节点182。控制布线线路182可被直接连接至栅极端子G。栅极端子G和栅极布线线路152之间的低通电路可相对于应用于控制电极189的信号，延迟应用于栅极电极159的信号。有该低通电路定义的延迟定义了图6B的去饱和期t2-t1的长度。低通电路可由栅极布线线路152和栅极端子G之间的串联电阻R组成，或者可包括该串联电阻R。
图7的半导体二极管511区别于图2A的半导体二极管501之处在于：控制电极189被电连接至固定的电势(例如，第一负载电极310)。势垒区117允许有效的阳极掺杂被增加，而在正常的正向导通期间不增加半导体主体中的电荷载流子等离子。控制结构180可以以适当的方法在台面部分中形成电场。
在图8中，非去饱和、非反向导通的IGBT 512包括闲置的辅助单元AC，其控制电极195被电连接至固定的电势(例如，第一负载电极310)。在势垒区117中的杂质浓度足够高的情况下，闲置的辅助单元AC在IGBT模式下不工作的。另一方面，更多的接触结构305直接连接第一负载电极310与半导体主体100，从而半导体主体100和第一负载电极310之间的热耦接相对于常规器件可被显著地增加，常规器件通常并不向闲置单元的半导体区提供任何接触结构。非饱和的非反向导通IGBT 512的热表现能够被更好地适配于其电性能。
图9A至图9D涉及在上述(例如，参考图2A和图7)的半导体二极管中的辅助单元的布置。
图9A示出了具有两个横向尺寸显著地小于半导体器件500的半导体主体100的有源区域610的对应横向尺寸的辅助单元AC的紧密控制结构180。半导体主体100包括有源区域610以及在有源区610和半导体主体100的外表面103之间的边沿区域690。边沿区域690其可包括终端结构并且没有任何电荷载流子转移区，包围包括电荷载流子转移区的有源区610。紧密的控制结构180可沿着矩形的半导体主体100的边沿或者沿着矩形的半导体主体100的对角线取向以规律间隔的行和列布置。
控制结构180的种群密度可横穿整个有源区域610是均匀的。根据另外的实施例，该种群密度可在有源区域610的中心部分较稀疏，并且在有源区域610的外部部分中较密集，该外部部分邻接边沿区域690以抽取涌入边沿区域690的电荷载流子。可替换地或额外地，对于控制结构种群密度的横向变化，势垒区的杂质剂量可沿着一个或者两个横轴变化。例如，在外部部分中的势垒区的杂质剂量可高于中心部分，以提升换流强度。可替换地或额外地，有源区域610可包括不具有势垒区的辅助单元，其中具有势垒区的辅助单元对不具有势垒区的辅助单元的比率随着距边沿区域690的距离减少而增加。
图9B示出了条状形状的辅助单元的条状形状的控制结构180，该辅助单元以规律的中心对中心距离(节距，pitch)布置并且朝向沿着半导体主体100的外部边沿中的一个。
图9C示出了栅格形状的辅助单元的栅格形状的控制结构180，该辅助单元具有在台面中形成的电荷载流子转移区115的多个子部分。台面的大小横穿整个有源区域610可以是均匀的，或者可随着距边沿区域690的距离减少而减少。
在图9D中，辅助单元AC的紧密控制结构180在有源区域610的中心部分中以较低的种群密度布置，并且在朝向边沿区域690的有源区域610的外部部分中以较高的种群密度布置。
图10A至图10D涉及用于包括RC-IGBT的IGBT的晶体管单元和辅助单元的布置。
图10A涉及在等距离的行和列中在规律的类似矩阵的模式中的晶体管单元的栅极结构150和辅助单元的控制结构180的布置。沿着每一行和沿着每一列，控制结构180和栅极结构150可被交替地布置。除了最外面的辅助单元和晶体管单元以外，每个栅极结构150可邻接四个控制结构180，反之亦然。该布置可以是具有被指定为白色栏的栅极结构150和被指定为黑色栏的控制结构180的类似于棋盘图案。根据其他实施例，邻接边沿区域690的最外侧的行和列可包括比晶体管单元更多的辅助单元，以支持边沿区域690的去饱和。可替换地或者额外地，对于控制结构种群密度的横向变化，在辅助单元中的势垒区的杂质剂量可如相对图9A所描述的沿着一个或者两个横轴变化。可替换地或者额外地，沿着边沿区域690的晶体管单元TC的种群密度可低于有源区域610的中心部分。
图10B涉及条状形状的栅极结构和控制结构150、180，栅极结构和控制结构150、180可平行于半导体主体100的边沿中的一个延伸并且可以规律的节距布置。
图10C示出了与晶体管单元形成栅格的控制结构180和布置在台面中的栅极结构150。另一个实施例可提供以晶体管单元形成栅格并且辅助单元被形成在栅格的台面中的反转图案。
图10D示出了在有源区域610的中心部分中的紧密的晶体管单元的规律布置的栅极结构150，以及朝向边沿区域690的布置在有源区域610的外部部分619中的辅助单元的框状控制结构180。
考虑到上述范围的变型和应用，应当理解的是，本发明并不受上述具体实施方式的限制，也不受附图限制。相反，本发明仅由以下权利要求及其法律等价物限定。

Claims (17)

1.一种电路配置，包括：
具有输出的栅极驱动器电路，其中所述栅极驱动器电路被配置为输出三个不同的电压电平；以及
绝缘栅双极型晶体管，其中所述绝缘栅双极型晶体管包括：
栅极端子，连接到所述栅极驱动器电路的输出；
晶体管单元(TC)，具有电连接到所述栅极端子的栅极电极(159)；以及
辅助单元(AC)，其中所述辅助单元包括：
势垒区，其被夹在漂移区和电荷载流子转移区之间，所述势垒区和所述电荷载流子转移区形成pn结，并且所述势垒区和所述漂移区形成单质结；
控制结构，包括控制电极，所述控制电极电连接到所述栅极端子或者经由电压移位器电耦合到所述栅极端子，并且其中所述控制结构被配置为在反型状态中在所述漂移区和所述势垒区中形成反型层，并且在非反型状态中，在所述漂移区和所述势垒区中不形成反型层。
2.根据权利要求1所述的电路配置，其中
所述辅助单元被配置为，在所述漂移区和负载电极之间沿着所述控制结构在反型层中，不形成穿过所述电荷载流子转移区的、用于少数电荷载流子的路径。
3.根据权利要求1所述的电路配置，其中
所述控制结构从半导体主体的第一表面延伸进入所述半导体主体之中，至少向下延伸至所述漂移区，所述半导体主体包括所述电荷载流子转移区，以及
所述电荷载流子转移区在所述控制结构处直接邻接所述第一表面。
4.根据权利要求1所述的电路配置，其中
所述控制结构从半导体主体的第一表面延伸进入所述半导体主体之中，至少向下延伸至所述漂移区，所述半导体主体包括所述电荷载流子转移区，以及
所述控制结构包括控制电介质和顶部电介质，其中所述控制电介质被夹在第一侧的所述势垒区和漂移区和与所述第一侧相对的第二侧处的所述控制电极之间，以及所述顶部电介质在所述第一表面和所述控制电极之间，并在垂直于所述第一表面的垂直方向上与所述电荷载流子转移区重叠。
5.根据权利要求3或4所述的电路配置，其中
所述半导体器件是反向导通绝缘栅双极型晶体管，所述反向导通绝缘栅双极型晶体管包括集电极层，所述集电极层包括在所述漂移区和所述半导体主体的与所述第一表面相对的第二表面之间的第一导电类型的第一区域以及与所述第一导电类型互补的第二导电类型的第二区域。
6.根据权利要求3或4所述的电路配置，其中
所述半导体器件是非反向导通绝缘栅双极型晶体管，所述非反向导通绝缘栅双极型晶体管包括集电极层，所述集电极层在所述漂移区和所述半导体主体的与所述第一表面相对的第二表面之间，其中所述集电极层具有与所述漂移区的第一导电类型互补的第二导电类型。
7.根据权利要求1所述的电路配置，其中
所述晶体管单元包括与源区和所述漂移区形成pn结的体区以及栅极结构，所述栅极结构被配置为在所述晶体管的导通状态期间在所述体区中形成反型层并且在所述导通状态之外在所述体区中不形成反型层。
8.根据权利要求7所述的电路配置，其中
所述控制结构包括控制电极和控制电介质，所述控制电介质在位于第一侧的所述势垒区和所述漂移区和位于与所述第一侧相对的第二侧的所述控制电极之间，
所述栅极结构包括栅极电极和栅极电介质，所述栅极电介质在位于第一侧的所述体区和位于与所述第一侧相对的第二侧的所述栅极电极之间，以及
所述栅极结构和所述控制结构被相互电连接。
9.根据权利要求7所述的电路配置，其中，
在所述栅极结构和所述控制结构处的高于第一阈值电压的电压引起所述导通状态，
低于第二阈值电压的电压引起所述反型状态，所述第二阈值电压低于所述第一阈值电压，以及
在所述第一阈值电压和所述第二阈值电压之间的电压既不引起所述导通状态也不引起所述反型状态。
10.根据权利要求7所述的电路配置，其中，
在所述栅极结构和所述控制结构处的高于第一阈值电压的电压引起所述导通状态，
低于第二阈值电压的电压引起所述反型状态，所述第二阈值电压高于所述第一阈值电压，以及
高于所述第二阈值电压的电压引起所述非反型状态。
11.根据权利要求8所述的电路配置，其中，
所述栅极电介质和所述控制电介质由不同的材料提供，和/或所述栅极电极和所述控制电极由不同的材料形成，从而所述晶体管单元的第一阈值电压等于或者低于所述辅助单元的第二阈值电压。
12.根据权利要求8所述的电路配置，
其中，所述控制电介质包括固定的负电荷，和/或相对于所述半导体主体，所述控制电极的材料的功函数高于所述栅极电极的材料的功函数。
13.根据权利要求8-11中任一项所述的电路配置，进一步包括：
电压移位器，其被配置为向所述控制电极施加电压，所述电压与被施加给所述栅极电极的电压相差预定的电压偏移值，其中所述电压偏移大于所述第一阈值电压和所述第二阈值电压之间的差值。
14.根据权利要求1所述的电路配置，进一步包括
多个辅助单元，每个辅助单元包括所述控制结构中的一个控制结构，
其中，所述辅助单元的在有源区域的中心部分中的种群密度高于所述有源区域的朝向没有辅助单元的边沿区域的外部部分中的种群密度。
15.根据权利要求1所述的电路配置，
其中所述势垒区包括深层施主或深双施主的杂质。
16.根据权利要求1所述的电路配置，其中所述势垒区中的杂质浓度高达所述漂移区中的杂质浓度的至少10倍。
17.根据权利要求1所述的电路配置，其中所述三个不同的电压电平包括：
高于所述辅助单元的第一阈值电压的电压电平，
低于所述晶体管单元的第二阈值电压的电压电平，所述第二阈值电压低于所述第一阈值电压，以及
在所述第一阈值电压与所述第二阈值电压之间的电压电平。
CN201811436630.8A 2013-11-27 2014-11-27 半导体器件和具有势垒区的绝缘栅双极型晶体管 Active CN110061050B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/091,955 2013-11-27
US14/091,955 US9105679B2 (en) 2013-11-27 2013-11-27 Semiconductor device and insulated gate bipolar transistor with barrier regions
CN201410706951.0A CN104681604B (zh) 2013-11-27 2014-11-27 半导体器件和具有势垒区的绝缘栅双极型晶体管

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201410706951.0A Division CN104681604B (zh) 2013-11-27 2014-11-27 半导体器件和具有势垒区的绝缘栅双极型晶体管

Publications (2)

Publication Number Publication Date
CN110061050A true CN110061050A (zh) 2019-07-26
CN110061050B CN110061050B (zh) 2022-07-26

Family

ID=53045657

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811436630.8A Active CN110061050B (zh) 2013-11-27 2014-11-27 半导体器件和具有势垒区的绝缘栅双极型晶体管
CN201410706951.0A Active CN104681604B (zh) 2013-11-27 2014-11-27 半导体器件和具有势垒区的绝缘栅双极型晶体管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410706951.0A Active CN104681604B (zh) 2013-11-27 2014-11-27 半导体器件和具有势垒区的绝缘栅双极型晶体管

Country Status (3)

Country Link
US (1) US9105679B2 (zh)
CN (2) CN110061050B (zh)
DE (1) DE102014117364A1 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024413B2 (en) 2013-01-17 2015-05-05 Infineon Technologies Ag Semiconductor device with IGBT cell and desaturation channel structure
US10249721B2 (en) 2013-04-04 2019-04-02 Infineon Technologies Austria Ag Semiconductor device including a gate trench and a source trench
US9666663B2 (en) 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9076838B2 (en) 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
US9385228B2 (en) 2013-11-27 2016-07-05 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9543389B2 (en) * 2013-12-11 2017-01-10 Infineon Technologies Ag Semiconductor device with recombination region
US9419080B2 (en) 2013-12-11 2016-08-16 Infineon Technologies Ag Semiconductor device with recombination region
DE102014113189B4 (de) * 2014-09-12 2023-04-20 Infineon Technologies Austria Ag Halbleitervorrichtungen mit Feldelektrodenstrukturen, Gatestrukturen und Hilfsdiodenstrukturen
US9431205B1 (en) 2015-04-13 2016-08-30 International Business Machines Corporation Fold over emitter and collector field emission transistor
US9641168B2 (en) 2015-05-29 2017-05-02 Infineon Technologies Ag Controlling reverse conducting IGBT
DE102015111347B4 (de) 2015-07-14 2020-06-10 Infineon Technologies Ag Entsättigbare halbleitervorrichtung mit transistorzellen und hilfszellen
CN107251233B (zh) * 2015-09-16 2021-04-06 富士电机株式会社 半导体装置
DE102015117994B8 (de) * 2015-10-22 2018-08-23 Infineon Technologies Ag Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion
US9871128B2 (en) 2016-03-18 2018-01-16 Infineon Technologies Americas Corp. Bipolar semiconductor device with sub-cathode enhancement regions
US10164078B2 (en) 2016-03-18 2018-12-25 Infineon Technologies Americas Corp. Bipolar semiconductor device with multi-trench enhancement regions
WO2017168736A1 (ja) * 2016-03-31 2017-10-05 新電元工業株式会社 半導体装置及び半導体装置の製造方法
DE102016112016A1 (de) 2016-06-30 2018-01-04 Infineon Technologies Ag Leistungshalbleiter mit vollständig verarmten Kanalregionen
DE102016112017B4 (de) 2016-06-30 2020-03-12 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen und Verfahren zum Betreiben einer Leistungshalbleitervorrichtung
DE102016112020B4 (de) 2016-06-30 2021-04-22 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
US9923482B2 (en) 2016-07-20 2018-03-20 Infineon Technologies Ag System and method for a power inverter with controllable clamps
DE102016117264B4 (de) * 2016-09-14 2020-10-08 Infineon Technologies Ag Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
DE102017107174B4 (de) 2017-04-04 2020-10-08 Infineon Technologies Ag IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
DE102017121693B4 (de) * 2017-09-19 2022-12-08 Infineon Technologies Ag Dotierungsverfahren
DE102017124872B4 (de) 2017-10-24 2021-02-18 Infineon Technologies Ag Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
DE102017124871B4 (de) 2017-10-24 2021-06-17 Infineon Technologies Ag Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102017130092A1 (de) 2017-12-15 2019-06-19 Infineon Technologies Dresden Gmbh IGBT mit vollständig verarmbaren n- und p-Kanalgebieten
DE102018100237B4 (de) * 2018-01-08 2022-07-21 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102019107151A1 (de) 2019-03-20 2020-09-24 Infineon Technologies Ag Elektrodengrabenstruktur und isolierungsgrabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren dafür
EP3712961A1 (en) * 2019-03-22 2020-09-23 ABB Schweiz AG Reverse conducting insulated gate power semiconductor device having low conduction losses
JP7346170B2 (ja) * 2019-08-30 2023-09-19 株式会社東芝 半導体装置及び半導体モジュール
DE102019133030B4 (de) * 2019-12-04 2023-05-04 Infineon Technologies Austria Ag Bipolartransistor mit isoliertem gate enthaltende halbleitervorrichtung und herstellungsverfahren
DE102020120679A1 (de) 2020-08-05 2022-02-10 Infineon Technologies Ag Eine vielzahl von gräben enthaltende halbleitervorrichtung
DE102020121771A1 (de) * 2020-08-19 2022-02-24 Infineon Technologies Ag Erste gate-elektrode und zweite gate-elektrode enthaltendehalbleitervorrichtung
CN113178474A (zh) * 2021-03-02 2021-07-27 华为技术有限公司 半导体器件及其制作方法、及电子设备
US20220336594A1 (en) * 2021-04-14 2022-10-20 Infineon Technologies Austria Ag Transistor device having charge compensating field plates in-line with body contacts
US11908928B2 (en) * 2021-11-24 2024-02-20 Infineon Technologies Austria Ag Field plate anchoring structure for trench-based semiconductor devices
DE102022105387A1 (de) 2022-03-08 2023-09-14 Infineon Technologies Ag Dual-gate-leistungshalbleitervorrichtung und verfahren zum steuern einerdual-gate-leistungshalbleitervorrichtung
JP2024037582A (ja) * 2022-09-07 2024-03-19 株式会社東芝 半導体装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114727A (en) * 1997-01-09 2000-09-05 Kabushiki Kaisha Toshiba Semiconductor device
US20020179976A1 (en) * 2001-05-29 2002-12-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
CN1418377A (zh) * 2001-01-19 2003-05-14 三菱电机株式会社 半导体装置
CN1505173A (zh) * 2002-12-03 2004-06-16 株式会社东芝 半导体器件
CN1890813A (zh) * 2003-12-24 2007-01-03 丰田自动车株式会社 沟槽栅极场效应器件
US20070108468A1 (en) * 2005-11-14 2007-05-17 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
CN101582443A (zh) * 2008-05-13 2009-11-18 三菱电机株式会社 半导体装置
US20120043581A1 (en) * 2010-08-17 2012-02-23 Masaki Koyama Semiconductor device
CN102593168A (zh) * 2011-01-17 2012-07-18 英飞凌科技奥地利有限公司 半导体器件和逆导igbt

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4893160A (en) 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
EP0405200A1 (de) 1989-06-30 1991-01-02 Asea Brown Boveri Ag MOS-gesteuertes, bipolares Leistungshalbleiter-Bauelement
US5973160A (en) 1992-12-23 1999-10-26 Poss; Michael A. Methods for the preparation of novel sidechain-bearing taxanes
JP3307785B2 (ja) 1994-12-13 2002-07-24 三菱電機株式会社 絶縁ゲート型半導体装置
US5751024A (en) * 1995-03-14 1998-05-12 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
DE19651108C2 (de) 1996-04-11 2000-11-23 Mitsubishi Electric Corp Halbleitereinrichtung des Gategrabentyps mit hoher Durchbruchsspannung und ihr Herstellungsverfahren
EP1835542A3 (en) 1999-09-30 2007-10-03 Kabushiki Kaisha Toshiba Semiconductor device with trench gate
JP4200626B2 (ja) 2000-02-28 2008-12-24 株式会社デンソー 絶縁ゲート型パワー素子の製造方法
JP4528460B2 (ja) 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
JP4198469B2 (ja) 2001-04-11 2008-12-17 シリコン・セミコンダクター・コーポレイション パワーデバイスとその製造方法
DE10153315B4 (de) 2001-10-29 2004-05-19 Infineon Technologies Ag Halbleiterbauelement
US7217950B2 (en) * 2002-10-11 2007-05-15 Nissan Motor Co., Ltd. Insulated gate tunnel-injection device having heterojunction and method for manufacturing the same
JP3927111B2 (ja) 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置
US7173290B2 (en) * 2003-03-07 2007-02-06 Teledyne Licensing, Llc Thyristor switch with turn-off current shunt, and operating method
JP5087272B2 (ja) 2004-05-12 2012-12-05 株式会社豊田中央研究所 半導体装置
JP2005340626A (ja) 2004-05-28 2005-12-08 Toshiba Corp 半導体装置
US7465986B2 (en) 2004-08-27 2008-12-16 International Rectifier Corporation Power semiconductor device including insulated source electrodes inside trenches
DE102004057791B4 (de) 2004-11-30 2018-12-13 Infineon Technologies Ag Trenchtransistor sowie Verfahren zu dessen Herstellung
US7546487B2 (en) 2005-09-15 2009-06-09 Intel Corporation OS and firmware coordinated error handling using transparent firmware intercept and firmware services
DE102005052734B4 (de) 2005-10-06 2012-02-23 Infineon Technologies Ag Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur
BRPI0618901A2 (pt) 2005-11-22 2011-09-13 Aromagen Corp cetais de glicerol levulinatos e seus usos
US7633119B2 (en) 2006-02-17 2009-12-15 Alpha & Omega Semiconductor, Ltd Shielded gate trench (SGT) MOSFET devices and manufacturing processes
DE102006024504B4 (de) 2006-05-23 2010-09-02 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit vertikaler Gatezone und Verfahren zur Herstellung desselben
DE102006049043B4 (de) 2006-10-18 2011-03-17 Infineon Technologies Austria Ag Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
US7800185B2 (en) 2007-01-28 2010-09-21 Force-Mos Technology Corp. Closed trench MOSFET with floating trench rings as termination
JP5089191B2 (ja) 2007-02-16 2012-12-05 三菱電機株式会社 半導体装置およびその製造方法
JP2008227251A (ja) * 2007-03-14 2008-09-25 Mitsubishi Electric Corp 絶縁ゲート型トランジスタ
DE102007020657B4 (de) 2007-04-30 2012-10-04 Infineon Technologies Austria Ag Halbleiterbauelement mit einem Halbleiterkörper und Verfahren zur Herstellung desselben
JP2009135360A (ja) 2007-12-03 2009-06-18 Renesas Technology Corp 半導体装置およびその製造方法
CN102007584B (zh) 2008-02-14 2013-01-16 马克斯半导体股份有限公司 半导体装置结构及其相关工艺
US8022474B2 (en) 2008-09-30 2011-09-20 Infineon Technologies Austria Ag Semiconductor device
JP4840482B2 (ja) 2008-10-14 2011-12-21 株式会社デンソー 半導体装置
JP5588670B2 (ja) 2008-12-25 2014-09-10 ローム株式会社 半導体装置
US8637386B2 (en) 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
US8120074B2 (en) 2009-10-29 2012-02-21 Infineon Technologies Austria Ag Bipolar semiconductor device and manufacturing method
US8378392B2 (en) 2010-04-07 2013-02-19 Force Mos Technology Co., Ltd. Trench MOSFET with body region having concave-arc shape
US8557693B2 (en) 2010-06-03 2013-10-15 International Business Machines Corporation Contact resistivity reduction in transistor devices by deep level impurity formation
JP2012009671A (ja) 2010-06-25 2012-01-12 Panasonic Corp 半導体装置およびその製造方法
US20120037983A1 (en) * 2010-08-10 2012-02-16 Force Mos Technology Co., Ltd. Trench mosfet with integrated schottky rectifier in same cell
JP5246302B2 (ja) 2010-09-08 2013-07-24 株式会社デンソー 半導体装置
CN102169892B (zh) * 2011-03-09 2012-11-07 电子科技大学 一种增强型平面绝缘栅双极型晶体管
JP2012256628A (ja) 2011-06-07 2012-12-27 Renesas Electronics Corp Ｉｇｂｔおよびダイオード
JP2014053409A (ja) 2012-09-06 2014-03-20 Fuji Electric Co Ltd Ｍｏｓ型半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114727A (en) * 1997-01-09 2000-09-05 Kabushiki Kaisha Toshiba Semiconductor device
CN1418377A (zh) * 2001-01-19 2003-05-14 三菱电机株式会社 半导体装置
US20020179976A1 (en) * 2001-05-29 2002-12-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
CN1505173A (zh) * 2002-12-03 2004-06-16 株式会社东芝 半导体器件
CN1890813A (zh) * 2003-12-24 2007-01-03 丰田自动车株式会社 沟槽栅极场效应器件
US20070108468A1 (en) * 2005-11-14 2007-05-17 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
CN101582443A (zh) * 2008-05-13 2009-11-18 三菱电机株式会社 半导体装置
US20120043581A1 (en) * 2010-08-17 2012-02-23 Masaki Koyama Semiconductor device
CN102593168A (zh) * 2011-01-17 2012-07-18 英飞凌科技奥地利有限公司 半导体器件和逆导igbt

Also Published As

Publication number Publication date
CN104681604B (zh) 2018-12-25
DE102014117364A1 (de) 2015-05-28
US20150144988A1 (en) 2015-05-28
US9105679B2 (en) 2015-08-11
CN104681604A (zh) 2015-06-03
CN110061050B (zh) 2022-07-26

Similar Documents

Publication Publication Date Title
CN104681604B (zh) 半导体器件和具有势垒区的绝缘栅双极型晶体管
CN204257660U (zh) Igbt和半导体器件
CN105185821B (zh) 在边缘区域具有场电介质的半导体器件
CN106206701B (zh) 控制反向导电的igbt
CN102593168B (zh) 半导体器件和逆导igbt
US9029909B2 (en) Systems, circuits, devices, and methods with bidirectional bipolar transistors
CN109599432B (zh) 半导体器件
CN104716169B (zh) 具有复合区的半导体器件
CN105322002B (zh) 反向传导igbt
CN104979386B (zh) 具有包括收缩部的半导体台面的半导体器件
CN107564955A (zh) 具有完全耗尽的沟道区的功率半导体器件及其操作方法
CN104299997A (zh) 电荷补偿半导体器件
CN112420694B (zh) 集成反向肖特基续流二极管的可逆导碳化硅jfet功率器件
CN103311300A (zh) 电荷补偿半导体器件
CN105702719A (zh) 具有改进稳定性的功率半导体器件及其生产方法
US20230275576A1 (en) Semiconductor switching module with insulated gate bipolar transistor and unipolar switching device
JPH10327059A (ja) 静電誘導トランジスタの駆動方法及び駆動回路
CN107425062A (zh) 一种提高抗浪涌能力的栅控晶闸管器件
KR19980081463A (ko) 정전 유도형 반도체 장치, 및 정전 유도형 반도체 장치의구동 방법 및 구동 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant