CN104979386B - 具有包括收缩部的半导体台面的半导体器件 - Google Patents

具有包括收缩部的半导体台面的半导体器件 Download PDF

Info

Publication number
CN104979386B
CN104979386B CN201510163238.0A CN201510163238A CN104979386B CN 104979386 B CN104979386 B CN 104979386B CN 201510163238 A CN201510163238 A CN 201510163238A CN 104979386 B CN104979386 B CN 104979386B
Authority
CN
China
Prior art keywords
semiconductor
control structure
drift region
semiconductor devices
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510163238.0A
Other languages
English (en)
Other versions
CN104979386A (zh
Inventor
J·G·拉文
R·巴布斯克
M·戴内塞
P·勒驰纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104979386A publication Critical patent/CN104979386A/zh
Application granted granted Critical
Publication of CN104979386B publication Critical patent/CN104979386B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)

Abstract

一种半导体器件包括在半导体台面中的体区，其被形成在邻近的控制结构之间，该控制结构从第一表面延伸至半导体主体之中。漂移区与该体区形成第一pn结。在该半导体台面中，该漂移区包括第一漂移区部分，该第一漂移区部分包括该半导体台面的收缩部分。该收缩部分平行于该第一表面的最小水平宽度小于该体区的最大水平宽度。在该漂移区和第二表面之间的发射极层包括至少一个该漂移区的导电类型的第一区，第二平面与第一表面平行。

Description

具有包括收缩部的半导体台面的半导体器件
技术领域
本发明属于半导体领域，尤其涉及一种具有包括收缩部的半导体台面的半导体器。
背景技术
在包括体二极管(比如，IGFET(绝缘栅场效应晶体管)以及RC-IGBT(反向导通型绝缘栅双极型晶体管))的半导体二极管和半导体开关器件中，移动电荷载流子(chargecarrier)可沿着正向偏置pn结溢出半导体区，并且可形成产生半导体二极管或体二极管的低正向电阻的密集的电荷载流子等离子。当该相关的pn结从正向偏置变成反向偏置时，该电荷载流子等离子在反向恢复期中被移除。该反向恢复期有利于半导体器件的动态开关损耗。通常地，去饱和机制可在该pn结从正向偏压切换至反向偏压之前衰减该电荷载流子等离子，从而减少动态开关损耗。亟需提供一种具有提升的开关特性的半导体器件。
发明内容
根据实施例，一种半导体器件包括在半导体台面中的体区，其被形成在邻近的从第一表面延伸至半导体主体之中的控制结构之间。漂移区与该体区形成第一pn结。在该半导体台面中，该漂移区包括第一漂移区部分，该第一漂移区部分包括该半导体台面的收缩部分。该收缩部分的平行于该第一表面的最小水平宽度小于该体区的最大水平宽度。在该漂移区和第二表面之间的发射极层包括至少一个该漂移区的导电类型的第一区，第二平面与第一表面平行。
根据另一个实施例，一种半导体器件包括在半导体台面中的体区，其被形成在邻近的控制结构之间，该控制结构从第一表面延伸至半导体主体之中。漂移区与该体区形成第一pn结，并且在该半导体台面中包括第一漂移区部分，该第一漂移区部分包括该半导体台面的收缩部分。该收缩部分的平行于该第一表面的最小水平宽度小于该体区的最大水平宽度。该体区将源区与该漂移区分开，并且与该源区形成第二pn结。该最小水平宽度至多等于累积层在该收缩部分中的总宽度，其中该累积层在正向导电模式中沿着该控制结构被形成，在该正向导电模式期间电荷载流子通过该体区进入该漂移区。
通过阅读下面的具体实施方式和参看附图，本领域的技术人员将能认识到其他特征和优点。
附图说明
附图被包括以提供对本发明的进一步理解，并且附图被包括在本说明书中且构成本说明书的一部分。附图说明了本发明的实施例，并且与具体实施方式一起用于解释本发明的原理。通过参考下面的具体实施方式，能更好地理解并将容易领会本发明的其他的实施例和预期优点。
图1A是依照实施例的一种半导体器件的部分的示意性剖视图，该实施例涉及可去饱和的半导体二极管和IGFET；
图1B是依照实施例的一种半导体器件的部分的示意性剖视图，该实施例涉及可去饱和的半导体二极管和RC-IGBT(反向导通型IGBT)；
图2A是依照实施例的一种半导体器件的部分的示意性剖视图，该实施例涉及在-15V控制电压下的可去饱和的n沟道半导体二极管，用于说明该实施例的效果；
图2B是在0V控制电压下的图2A的半导体器件部分的示意性剖视图，用于说明该实施例的效果；
图2C是根据实施例的图2A的半导体器件部分的水平剖视图，该实施例涉及在半导体台面的两个相对侧面上的控制结构；
图2D是根据实施例的图2A的半导体器件部分的示意性水平剖视图，该实施例涉及在半导体台面的四个相对侧面上的控制结构；
图2E是根据实施例的另一种半导体器件的示意性水平剖视图，该实施例涉及交替地埋置隔离的半导体台面条的条形形状的第一控制结构和第二控制结构；
图2F是依照实施例的另一种半导体器件的示意性水平剖视图，该实施例涉及埋置有源半导体台面和无源半导体台面且以棋盘图案被布置的第一控制结构和第二控制结构；
图2G是依照实施例的一种半导体器件的示意性水平剖视图，该实施例涉及埋置第一控制结构和第二控制结构的有源半导体台面和无源半导体台面，该第一控制结构和第二控制结构以棋盘图案被布置；
图2H是依照实施例的一种半导体器件的示意性水平剖视图，该实施例涉及以棋盘图案被布置的第一控制结构和第二控制结构以及被形成在该第一控制结构的四个水平侧面上的被隔离源区；
图3A是一种半导体器件的示意性水平剖视图，用于示出依照实施例的局部增强单元的分布；
图3B是一种半导体器件的示意性水平剖视图，用于示出依照另一个的实施例的条形形状增强单元的布置；
图4A是一种电路的示意性电路图，该电路包括根据图1A的可去饱和的半导体二极管；
图4B是示出一种运行图4A的电路的方法的示意性时序图；
图5A是根据实施例的一种半导体器件的部分的示意性剖视图，该实施例涉及RC-IGBT；
图5B是图5A的半导体器件部分沿线B-B的示意性水平剖视图；
图5C是图5A的半导体器件部分沿线C-C的示意性水平剖视图；
图6A是一种电路的示意性电路图，该电流包括根据图1B中所示的实施例的RC-IGBT；
图6B是用于示出一种运行图6A的电路的方法的示意性时序图；
图7A是根据另一个实施例的半导体器件的部分的示意性剖视图，该实施例涉及具有收缩的半导体台面的n沟道RC-IGBT；
图7B是示出在-15V时沿着图7A中的收缩半导体台面的基极的空穴(hole)电流密度分布的示意图；
图7C是示出在-15V时沿着图7A中的收缩半导体台面的基极的电子密度分布的示意图；
图7D是示出在0V时沿着图7A中的收缩半导体台面的基极的空穴电流密度分布的示意图；
图7E是示出在0V时沿着图7A中的收缩半导体台面的基极的电子密度分布的示意图；
图8A示出了在不同的收缩部宽度(constriction width)时图7A的RC-IGBT在0V和在-15V时的RC(反向导通)特性；
图8B是在0V和在-15V时图7A的RC-IGBT在不同的收缩半导体台面部分的长度时的RC特性；
图9A是用于比较根据图7A作为参考示例的RC-IGBT的栅极电压VG和发射极-集电极电压VCE的示意性时序图；
图9B是用于比较在根据图7A作为参考示例的RC-IGBT的反向恢复期间集电极电流IC和栅极电压VG的示意性时序图；
图10A是分别示出在接通状态期间的电荷量和取决于收缩的半导体台面部分的长度的反向恢复电荷的示意图；
图10B是分别示出在接通状态期间的电荷量和取决于收缩的半导体台面部分的收缩部宽度的反向恢复电荷的示意图；
图11A是根据实施例的一种半导体器件的部分的示意性剖视图，该实施例在控制结构的垂直投影中提供反向掺杂岛(island)；
图11B是依照实施例的一种半导体器件的部分的示意性剖视图，该实施例具有位于控制结构的埋置边沿的增强的电容去耦；
图11C是依照实施例的一种半导体器件的部分的示意性剖视图，该实施例结合增强的电容去耦和参考RC-IGBT的反向掺杂岛区；
图11D是一种半导体器件的部分的示意性剖视图，该半导体器件涉及具有结合的台面/场电极接触的RC-IGBT；
图11E是一种半导体器件的部分的示意性剖视图，该半导体器件涉及另一种具有结合的台面/场电极接触的RC-IGBT；
图12A是根据实施例的一种半导体器件的部分的示意性剖视图，该实施例涉及非反向导通型IGBT；
图12B是用于说明实施例的效果的在15V栅极电压下的一种IGBT的部分的示意性剖视图，该IGBT具有位于有源半导体台面的相对侧面的两个栅极结构；
图12C是用于说明实施例的效果的在15V栅极电压下的一种IGBT的部分的示意性剖视图，该IGBT具有位于有源半导体台面的一个侧面的一个单个栅极结构和位于相对侧面的场结构；
图12D是根据实施例的一种半导体器件的部分的示意性剖视图，该实施例涉及非RC-IGBT和结合的台面/源极电极接触；
图12E是根据另外的实施例的一种半导体器件的部分的示意性剖视图，该实施例涉及非RC-IGBT和结合的台面/源极电极接触；
图13A是根据实施例的一种半导体器件的部分的示意性水平剖视图，该实施例结合不同的台面宽度；
图13B是根据实施例的一种半导体器件的部分的示意性水平剖视图，该实施例涉及具有晶体管单元总体密度的水平变化的RC-IGBT；
图14A是根据实施例的一种半桥电路的示意性电路图，该半桥电路包括基于图1B的两个RC-IGBT；
图14B是根据另外的实施例的一种全桥电路的示意性电路图，该全桥电路包括基于图1B的两个RC-IGBT。
具体实施方式
下面的具体实施方式参考了附图，附图构成具体实施方式的一部分并且以例证的方式示出了本发明可以实施的特定实施例。应当可以理解的是，不脱离本发明的范围，可以采用其它的实施例并且可以做出结构上或者逻辑上的改变。例如，用于示出或描述一个实施例的特征能够用在其它实施例上或者与其它实施例结合而产出又一个实施例。本发明旨在包括这些修改和变化。示例使用特定的语言进行描述，不应当被解释为对所附权利要求范围的限制。附图不一定是按比例的，并且仅以说明为目的。为清楚起见，在不同的附图中相同的元件用对应的附图标记指示，除非另有说明。
术语“具有(having)”、“包括(containing、including、comprising)”等是开放式，且该术语指示所陈述的结构、元件或特征的存在，但并不排除其它的元件或特征。冠词“一(a或an)”和“该(the)”旨在包括复数形式以及单数形式，除非上下文另有明确说明。
术语“电连接(electrically connected)”描述电连接的元件之间的永久低电阻连接，例如相关元件之间的直接接触或者经由金属和/或高掺杂半导体的低电阻连接。术语“电耦接(electrically coupled)”包括适用于信号传输的一个或者多个介入元件可被提供在电耦接的元件之间，例如可控的以在第一状态时临时提供低电阻连接以及在第二状态时临时提供高电阻电去耦的元件。
附图通过紧接在掺杂类型“n”或“p”之后指示“-”或“+”示出相对掺杂浓度。例如，“n-”意思是其掺杂浓度低于“n”掺杂区的掺杂浓度，同时“n+”掺杂区的掺杂浓度高于“n”掺杂区的掺杂浓度。具有相同的相对掺杂浓度的掺杂区不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区可具有相同或者不同的绝对掺杂浓度。
图1A涉及半导体器件510，其发射极层130具有与漂移区121相同的导电类型。半导体器件510可以是IGFET(绝缘栅场效应晶体管)或可去饱和半导体二极管。
单晶半导体材料(例如，硅(Si)、碳化硅(SiC)、锗(Ge)、硅锗晶体(SiGe)、氮化镓(GaN)、砷化镓(GaAs)或其它AIIIBV半导体)形成具有第一表面101和平面的第二表面102的半导体主体100，第一表面101可以是大约平面的或者可以由共面表面部分所跨越的平面定义，第二表面102平行于第一表面101。
第一表面和第二表面101、102之间的最小距离取决于半导体器件500所被规定的电压阻断能力。例如，对于规定为约1200V阻断电压的半导体器件，第一表面和第二表面101、102之间的距离可以在90μm至120μm的范围内。涉及具有更高阻断能力的半导体器件的其他实施例可提供具有数百微米厚度的半导体主体100。具有低阻断能力的半导体器件可具有35μm至90μm的厚度。
在平行于第一表面101的平面中，半导体主体100可具有矩形形状，该矩形具有在数毫米(mm)范围内的边沿长度。第一表面101的法线定义了垂直方向，并且正交于该垂直方向的方向是水平方向。
半导体主体100包括基区120，基区120包括第一导电类型的漂移区121。漂移区121中的掺杂浓度可至少在其垂直延伸的部分中随着距第一表面101距离的增加逐渐地或逐步地增加或降低。根据其他实施例，漂移区121中的掺杂浓度可以是大约一致的。漂移区121中的平均掺杂浓度可在5E12cm-3和1E15cm-3之间，例如从1E13cm-3至1E14cm-3。在半导体器件510是基于SiC的情况下，漂移区121中的平均杂质浓度可在5E14cm-3和1E17cm-3之间，例如在1E15cm-3至1E16cm-3的范围内。
基区120可进一步包括第一导电类型的场截止层128，其位于漂移区121和第二表面102之间。场截止层128中的平均净杂质浓度可超过漂移区121中的平均净杂质浓度至少一个数量级。基区120可包括另外的掺杂区，例如形成补偿结构的区、用于局部地增加电荷载流子等离子密度的势垒区和/或缓冲层。
发射极层130被夹在基区120和第二表面102之间。例如，发射极层130直接邻接第二表面102，并且可直接邻接漂移区121，或者如果适用可直接邻接场截止层128。
在关于IGFET和可去饱和半导体二极管的所示实施例中，发射极层130是第一导电类型的毗连层(contiguous layer)。发射极层130中的掺杂浓度足够高，以与直接邻接第二表面102的金属形成欧姆接触。在半导体主体100是基于硅(Si)的情况下，n型发射极层130的最大掺杂浓度可以是至少1E18cm-3，例如至少6E19cm-3。
控制结构160从第一表面101延伸至漂移区121中。第一表面101和控制结构160的底部之间的距离可在1μm至30μm的范围内，例如3μm至7μm。控制结构160包括导电的控制电极165，该控制电极165可包括重掺杂的多晶硅层、含金属层或这两者，或者可由重掺杂的多晶硅层、含金属层或这两者组成。控制电极165中的一些或所有的控制电极165可被电耦接或电连接至半导体器件510的控制端子CTR。根据其他实施例，控制电极165中的一些可被电连接至不同于控制端子CTR电势的电势。控制介电层161将相应的控制电极165与半导体主体100分开，并且将控制电极165容性耦接至半导体主体100的邻接部分。
控制结构160将漂移区121朝向第一表面101的部分图案化，从而漂移区121包括多个第一漂移区部分121a以及毗连的第一漂移区部分121b，第一漂移区部分121a位于半导体台面150中，半导体台面150被形成在控制结构160之间，第二漂移区部分121b位于半导体主体100在控制结构160的埋置边沿和第二表面102之间的部分中。介电结构205可使控制电极165与半导体主体100之外的导电结构电绝缘。
在控制结构160之间的半导体台面150由半导体主体100的部分形成。半导体台面150的水平横截面区域可以是圆、椭圆、卵形或带或不带圆角的多边形，例如矩形或正方形控制结构160和环形控制结构160可分别包围半导体台面150。根据其他实施例，半导体台面150的水平横截面区域可以是通过半导体主体100的有源区延伸的条形，其中半导体台面150可以以规则的节距(中心到中心距离)被布置。
在半导体台面150中，第二导电类型的体区分别地被形成在第一表面101和第一漂移区部分121a之间，该第二导电类型与第一导电类型相反。体区115与第一漂移区部分121a形成第一pn结。体区115被电连接或电耦接至半导体器件510的第一负载端子L1。此外，控制电极160中的一些可被电连接或电耦接至第一负载端子L1。电极层130被电连接至第二负载端子L2。
在包括相应的第一漂移区部分121a的部分中，半导体台面150中的一些或所有的半导体台面150包括收缩部分159，收缩部分159沿着半导体台面150的垂直延伸具有收缩部长度d1。由在收缩部分159中的第一漂移区部分121a平行于第一表面101的最小水平宽度给定的收缩部宽度w1小于对应的体区115的最大水平宽度。根据实施例，该收缩部宽度w1小于对应的结宽度w2，该结宽度w2由第一pn结pn1在相同的半导体台面150中的水平宽度给定。在该收缩部长度d1中的收缩部分159的宽度偏离该收缩部宽度w1至多20％，该收缩部长度d1可以是至少0.5μm(例如至少0.8μm)。
各收缩部分159可被形成在半导体台面150的靠近毗连的第二漂移区部分121b的部分中或在第一漂移区部分121a的位于第一pn结pn1和第二漂移区部分121b之间的中心部分中。半导体台面150可具有位于朝向第一表面101的较上部分中的大致垂直的侧壁，并且包括体区115。收缩部分159是瓶颈或收缩部或者包括瓶颈或收缩部，该瓶颈或收缩部位于半导体台面150在第一pn结pn1和第二漂移区部分121b之间的部分中。
该结宽度w2可在100nm和3μm之间(例如，在150nm和1μm之间)，该收缩部宽度w1可以是该结宽度w2的至多80％(例如，至多50％)。根据实施例，收缩部宽度w1在20nm至300nm的范围内。例如，该结宽度w2是约200nm，该收缩部宽度可在100nm至160nm的范围内。
该收缩部大幅度增加第一状态和第二状态之间的发射极效率的差异，在第一状态中无反型层沿着控制结构160被形成在漂移区121中，在第二状态中反型层沿着控制结构160被形成。
图1B的半导体器件510可以是RC-IGBT或可去饱和半导体二极管。
发射极层130包括第一导电类型的第一区131和第二导电类型的第二区132。对于可去饱和半导体二极管，第二区132可在反向恢复模式期间提升空穴的排出。对于RC-IGBT，第一区131使反向导通功能成为可能。在第一区和第二区131、132中的掺杂浓度足够高，以与直接邻接第二表面102的金属形成欧姆接触。在半导体主体100基于硅(Si)的情况下，第二区132中的掺杂浓度可以是至少5E16cm-3(例如，至少1E18cm-3)。更多细节请参考图1A的描述。
图2A至图2B示出了图1A和图1B的半导体器件510的运行模式。对于下面的描述，第一导电类型是n型，并且第二导电类型是p型。等价的考量适用于第一导电类型是p型且第二导电类型是n型的实施例。
在第一方面，图2A和图2B涉及可去饱和半导体二极管，该可去饱和半导体二极管具有第一负载端子L1和第二负载端子L2，该第一负载端子L1是被电连接至体区115的有效的阳极端子，该第二负载端子L2是被电连接至发射极层130的有效的阴极端子。
图2A示出了在静态二极管模式或增强二极管模式中的半导体器件510，在该静态二极管模式或增强二极管模式期间，例如-15V的负电压被施加至控制端子CTR。p型反型层116在漂移区121直接邻接控制结构160的部分中形成。p型反型层116直接邻接p型体区115，并且是有效的空穴发射极，将空穴注入至漂移区121之中，从而增加漂移区121中正电荷载流子的密度。此外，仅小的区域保留，用于电子通过p型反型层116之间的收缩部分159并流向体区115。该两个效果在有关的半导体台面150的基础上在漂移区121的部分中有助于更密集的电荷载流子等离子。更密集的电荷载流子等离子降低了半导体二极管的正向电阻。
半导体台面150的一半和在相应的半台面(mesa half)中的控制p型反型层116的邻接的控制结构160形成增强单元EC，该增强单元EC在增强模式或静态二极管模式中是有源的。
图2B示出了在去饱和模式中的半导体器件510，在该去饱和模式中该控制电压被设置为无反型层在漂移区121中被形成的电压(例如0V)。对于移动电荷载流子，体区115呈现为被隐藏在收缩部分159后面。在半导体台面150的收缩部分159中的电流密度比不具有收缩部分159的半导体台面中更高。该增加的电流密度降低发射极效率，从而在去饱和模式中，空穴向漂移区121中的有效注入不仅相对于静态二极管模式或增强二极管模式而且相对于不具有收缩部的半导体台面被显著降低。因此，在0V时停用增强单元EC对应于半导体器件510的去饱和。
在另一个方面，半导体器件510是IGFET，其中第一负载端子L1是源极端子，并且第二负载端子L2是集电极端子。除了增强单元EC，该IGFET包括晶体管单元，该晶体管单元形成电子沟道，该电子沟道在正向导电模式中为电子连接第一负载端子L1和漂移区121。
用于控制该晶体管单元的栅极电极可与控制该增强单元的控制电极被分开。根据另外的实施例，该晶体管单元的栅极电极和该增强单元的控制电极可彼此电连接，并且控制端子CTR可以是有效的常见栅极端子。
在负电压被施加于第一负载端子和第二负载端子L1、L2之间的反向模式中，该IGFET可如图2A中所示的以静态二极管模式或增强二极管模式运行。在变成正向模式之前，该IGFET可如图2B中所示的被去饱和。在去饱和模式中，该IGFET保持其全部阻断能力，从而该IGFET能够直接由该去饱和模式转至正向阻断模式。
根据另一个实施例，该IGFET可在例如-15V的负栅极电压下以反向导通模式运行，并且在该IGFET正向偏置之前转成0V的栅极电压。所提出的结构将允许低的发射极效率的实现。
在另外的方面，半导体器件510是RC-IGBT，其中发射极层130包括第一导电类型的两个第一区和第二导电类型的第二区。第一负载电极L1对应于发射极电极，并且第二负载电极L2对应于集电极电极。至于IGFET，另外的晶体管单元在正向导电模式中提供该发射极电极和漂移区121之间的电子沟道。该RC-IGBT的反向导通二极管可以如图2A中所示的以高效的增强二极管模式运行，并且可在半导体器件510变成正向偏置模式之前如图2B中所示的在去饱和模式中被去饱和。由于该IGBT保留其全部阻断能力，该IGBT可直接由该去饱和模式转至正向阻断模式。
该增强单元EC可被均匀地分布在半导体器件510的有源区之中。图3A和图3B涉及该增强单元EC的不均匀分布的实施例。
图2C涉及半导体台面150的水平横截面区域以及控制结构160是条形的实施例，其中该条形的纵向延伸超过相应宽度的至少10倍。控制结构160被布置在中间的半导体台面150的两个相对的长侧面上。
图2D涉及半导体台面150被形成在网格的网眼中的实施例，该网格由一个或多个控制结构形成。根据所示实施例，控制结构160包括一个单个的控制电极165。根据其他实施例，埋置半导体台面150的网格可包括两个电分离的控制电极。例如，半导体台面150的水平横截面区域可以是多边形(例如，矩形，比如具有或不具有圆角的正方形)、圆或卵形。半导体台面150的横截面区域可在整个半导体主体100中是相同的，或者可以变化。
图2E的半导体器件510涉及具有有源半导体台面150a和无源半导体台面150b的实施例，有源半导体台面150a沿着第一行被形成，无源半导体台面150b沿着第二行被布置，其中具有无源半导体台面150b的一个、两个或多个第二行可被布置在包括有源半导体台面150a的邻近的第一行之间。第一控制结构160a埋置每个第一行的有源半导体台面150a，并且对应地第二控制结构160b埋置在第二行中的无源半导体台面150b。介电分离结构167使第一控制结构160a与第二控制结构160b绝缘。第一控制结构160a的第一控制电极165a可以是栅极电极G，并且第二控制结构160b的第二控制电极165b可以是场电极F。
在图2F中，半导体器件510包括有源半导体台面150a和无源半导体台面150b，有源半导体台面150a被分配给棋盘图案的白色区域，并且无源半导体台面150b被分配给该棋盘图案的黑色区域。该行或排可相对彼此以小于半导体台面150a、150b的中心到中心距离的距离移动。第一控制结构160a在四个水平侧面上包围有源半导体台面150a，并且第二控制结构160b在所有的水平侧面上包围无源半导体台面150b。电极分离结构167介电地使第一控制结构和第二控制结构160a、160b彼此绝缘。有源半导体台面和无源半导体台面150a、150b的水平横截面区域可以是圆、椭圆或多边形(例如，具有或不具有圆角的矩形或正方形)。
在图2G的半导体器件510中，第一控制电极和第二控制电极165a、165b被布置在棋盘图案中，以第一控制电极165a被分配给白色区域，并且第二控制电极165b被分配给黑色区域，第一控制电极165a可以是栅极电极G，第二控制电极165b可以是场电极F。有源台面150a的源区110包围具有栅极电极G的相应的第一控制电极160a。有源半导体台面和无源半导体台面150a、150b形成网格，以第一控制结构和第二控制结构160a、160b被布置在网眼中。第一控制结构和第二控制结构160a、160b的行或列可以一间隔相对彼此移动，该间隔小于邻近的控制结构160a、160b之间的中心对中心距离。第一控制电极和第二控制电极165a、165b的水平横截面区域可以是圆、椭圆或多边形(例如，具有或不具有圆角的矩形或正方形)。
图2H的实施例不同于图2G中的实施例，区别在于四个隔离的源区110被分配至每个第一控制结构160a。该四个源区110被布置在相应的有源控制结构160a的相对侧面上。
图3A涉及增强单元EC，该增强单元EC包括分别被控制结构160包围的半导体台面150。半导体主体100包括有源区610和边沿区690，边沿区690位于有源区610和半导体主体100的横向表面103之间。横向表面103在前侧和背侧上连接第一表面和第二表面101、102。边沿区690缺乏作为有效的阳极区或体区的任何掺杂区，包围有源区610并且直接邻接横向表面103。
该增强单元EC可被布置在有源区610之内的规律网格的节点处。在该增强单元EC外面，连续的阳极区115b可被形成在半导体主体100的有源区690之内。该增强单元EC可如上所述的在增强二极管模式中局部地增加发射极效率。
该增强单元EC的总体密度可随着距半导体主体100的水平中心105的距离增加而增加。与具有增强单元EC均匀分布的实施例相比，较少的电荷载流子溢出边沿区690。在有源区610的中心部分中比在有源区610的邻接边沿区690的外面部分中增强单元EC的高的总体密度增加了缺少去饱和脉冲的运行模式中(例如，在高开关频率时)的动态强度，并且可导致半导体器件500中更均匀的温度分布。
图3B涉及具有半导体台面150的实施例，该半导体台面150具有大约条形形状的水平横截面区域。与不具有或具有较少的上述收缩部的第二台面部分150y中的发射极效率相比，在半导体台面150具有收缩部处的第一台面部分150x中发射极效率被增强。该横截面平面通过该收缩部。
与在第二台面部分150y中比，第一台面部分150x形成具有较高发射极效率的增强单元EC。该增强单元EC的总体密度可随着距半导体主体100的水平中心105的距离增加而减少，以增加动态强度。根据另一个实施例，该增强单元EC的总体密度可随着距该水平中心的距离增加而增加，以增加温度分布的均匀性。
图4A和图4B涉及在电路500中半导体二极管511的使用，该半导体二极管511基于图1A和图1B的半导体器件510。
控制电路520的输出端被电耦接或电连接至半导体二极管511的控制端子CTR，其中该控制端子CTR被电连接或电耦接至控制电极，该控制电极被形成在半导体二极管511的控制结构中。在输入端INP处，控制电路520可接收指示电压VAK的极性即将变化的信号，该电压VAK被施加在半导体二极管511的阳极端子和阴极端子A、K之间。
在半导体二极管511具有阳极端子和阴极端子A、K之间的正电压VAK的正向偏置模式中，控制电路520可输出具有信号电平V1的控制信号VCTR，该信号电平V1超出第一阈值电压Vth1，在该第一阈值电压Vth1时反型层被形成在漂移区中。当该漂移区中的反型层被形成时，半导体二极管511在增强二极管模式或静态二极管模式中以高发射极效率被运行，并且由于密集的电荷载流子等离子，仅低正向电压的VF在阳极端子和阴极端子A、K之间下降。
当控制电路520的输入信号指示半导体二极管511两端的电压VAK的即将到来的极性变化时，控制电路520可输出具有信号电平V2的控制信号VCTR，在t1处，该信号电平V2低于第一阈值电压Vth1。该增强单元EC被停用。停用该增强单元EC降低了发射极效率，并且相当于去饱和模式，在该去饱和模式期间电荷载流子了等离子减少并且正向电压VAK稳定地增加至较高值VF,desat。
在t2时，阳极端子和阴极端子A、K两端的电压VAK的极性改变。由于半导体二极管511在去饱和模式期间保持其完全的阻断能力，半导体二极管511能直接由去饱和模式转至反向阻断模式。由于该去饱和模式减少了电荷载流子等离子，该反向恢复电荷被减少，并且与不具有去饱和比，较少的电荷必须在该恢复过程期间被排出。动态开关损耗被降低。
图5A至图5C涉及基于图1B的半导体器件510的RC-IGBT 512。关于基区120和发射极层130的详细内容，请参考前述附图的描述。至少半导体台面150中的一些是包括第一导电类型的源区110的有源半导体台面150a，其中对应的有源半导体台面150a的体区115使源区110与漂移区121分开。
第一控制结构160a的控制电极165被电连接至栅极端子G。除了第一控制结构160a之外，RC-IGBT 512可包括第二控制结构160b，第二控制结构160b的控制电极165可与栅极端子G被电气性分开。根据所示实施例，第二控制结构160b的控制电极165是场电极F，场电极F可被电连接或电耦接至发射极端子E。
直接邻接有源半导体台面150a的控制结构中至少一个是第一控制结构160a。直接邻接该相关的有源半导体台面150a的其他控制结构可以是另外的第一控制结构160a或第二控制结构160b。有源半导体台面150a中的一半以及第一控制结构160a中邻接的一半形成晶体管单元TC。延伸通过介电层210的开口的接触结构315将第一电极310与源区110电连接，以及与不具有源区110的无源半导体台面150b的体区115中的一些或所有的体区115电连接。
第一介电结构210可使第一电极310与控制电极165电绝缘。第一电极310可被电连接或电耦接至发射极端子E。直接邻近发射极层130的第二电极320可形成集电极端子C，或者可被电耦接或电连接至集电极端子C。
第一电极和第二电极310、320中的每个可由以下项组成或可包括以下项作为主成分：铝(Al)、铜(Cu)或者铝或铜的合金(例如，AlSi、AlCu或AlSiCu)。根据其他实施例，第二电极320可包括一层、两层、三层或多层子层，其中每个子层包括镍(Ni)、钛(Ti)、钒(V)、银(Ag)、金(Au)、钨(W)、铂(Pt)和钯(Pd)中的至少一种作为主成分。例如，第二电极320的子层可包括金属氮化物或含Ni、Ti、V、Ag、Au、W、Pt和/或Pd的金属合金。
例如，介电结构210可包括一层、两层或多层子层，该子层包括热生长的半导体电介质(例如，氧化硅)、沉积半导体氧化物(例如，使用TEOS(四乙基元硅酸盐)作为前体材料的沉积(二)氧化硅)、半导体氮化物(例如，氮化硅)或玻璃(例如，BSG(硼硅酸盐玻璃)、PSG(磷硅酸盐玻璃)或BPSG(硼磷硅酸盐玻璃))。
一个、两个或多个不具有源区110的无源半导体台面150b可被布置在包括源区110的有源半导体台面150a之间。
根据图5B和图5C，多个空间分开的源区110可分别沿着相同的有源半导体台面150a被形成。有源半导体台面和无源半导体台面150a、150b在第一pn结pn1处的水平宽度可在0.05μm至10μm范围内，例如在0.15μm至1μm范围内。沿着相应的有源半导体台面150a的纵轴布置的源区110之间的第一间距Int1可在1μm至200μm范围内，例如在3μm至20μm范围内。
图6A和图6B涉及电路500以及一种由电路500实施的运行方法，该电路500包括图5A至图5C的RC-IGBT 512。
控制电路520的输出端被电连接或电耦接至RC-IGBT 512的栅极端子G。控制电路520的输入INP可指示集电极-发射极电压VCE即将到来的极性变化，该集电极-发射极电压VCE被施加在RC-IGBT 512的集电极电极C和发射极电极E之间。
根据图6B的时序图，在栅极电压VGE超出增强单元的第一阈值电压Vth1时(例如，在VGE＝V1(例如，-15V)时)，RC-IGBT 512处于增强二极管模式，该增强二极管模式具有集成续流二极管的高发射极效率、高电荷载流子等离子密度和在该反向二极管(reversediode)之上的低电压降VF。在接收指示VCE的即将到来的极性变化的信号之后，控制电路520将栅极电压VG改变成第二电压V2，第二电压V2在第一阈值电压Vth1以下(例如，在t1时的0V)。发射极效率被降低，电荷载流子等离子消散至一定程度，并且VCE的绝对值增加。
在t2时，VCE的极性改变。由于RC-IGBT 512并不将晶体管沟道用于去饱和模式，RC-IGBT 512在该去饱和模式期间保持其完全的阻断能力，从而该极性变化可直接跟随该去饱和模式。在t3时，控制电路520可将栅极电压VG改变成超过第二阈值电压Vth2，在该第二阈值电压Vth2时反型沟道被形成通过体区115。RC-IGBT 512从正向阻断模式切换至低VCE时的正向导电模式。
图7A至图7E讨论了涉及在无源半导体台面150b中具有增强单元EC的n沟道RC-IGBT 512的实施例的效果，该无源半导体台面150b不具有源区并且被形成在第一控制结构160a之间，该第一控制结构160a的控制电极165被电连接至栅极端子G。为了解详情，请参考图5A至图5C的RC-IGBT 512的描述。
根据图7A，相关的n沟道RC-IGBT 512包括具有单侧源区110的有源半导体台面150a以及不具有源区的无源半导体台面150b。有源半导体台面150a含源区110的一半和第一控制结构160a的邻接部分形成晶体管单元TC。不具有源区且在两个第一控制结构160a之间的无源半导体台面150b与该邻接的第一控制结构160a的两个邻接的一半形成两个增强单元EC，该第一控制结构的控制电极165被电连接或电耦接至栅极端子。附图标记198指示感兴趣的区域，对于不同的栅极电压该区域的电荷载流子分布在图7B至图7E中被示出。
图7B示出了在VG＝-15V时的空穴电流密度。沿着第一控制结构160a的增加的空穴电流密度指示由栅极电压沿着第一控制结构160a感生的薄的p型反型层116。该p型反型层116与体区115电接触，并且充当强的空穴发射极，以比较高的空穴电流密度向漂移区121之中注入空穴。
结果是如通过图7C中的电子浓度可以看到的，在反向导通模式中相关的无源半导体台面150b的基极部分处的高空穴发射极效率和高电荷载流子等离子密度。
图7D示出了VG＝0V时的空穴电流密度。该p型体区115被隐藏在收缩部分159后面。由于有效的阳极发射极的小面积，相对于不具有收缩部的结构，空穴电流密度在收缩部分159中被增加。由于该发射极效率随着电流密度的增加而降低，该空穴进入漂移区121中的有效注入被显著降低。
另外示出了VG＝0时的电子电流密度的图7E指示更宽的路径开放用于电子通过收缩部分159，从而该电荷载流子等离子进一步被减少。该收缩部增加了在-15V和0V时电荷载流子等离子密度的扩散，从而使用电荷载流子等离子密度之间的此差异的去饱和模式非常有效。
图8A至图8B示出了作为收缩部宽度w1和收缩部长度d1函数的有效等离子输入效率。
图8A示出了在相等的收缩部长度且pn结宽度w2＝200nm时，RC-IGBT在收缩部分159的不同收缩部宽度w1时的RC特性。RC特性801和811涉及不具有收缩部(w1＝200nm)的实施例，RC特性806和816涉及w1＝120nm。RC特性801和806涉及栅极电压VGE＝0V，并且RC特性811和816涉及VGE＝-15V。该收缩部越窄，在VGE＝-15V时电荷载流子等离子越密集，并且在VGE＝0V时电荷载流子等离子越稀疏。该增强二极管模式和该去饱和模式之间的差异随着收缩部宽度w1的减少而增加。
在图8B中，在相等的收缩部宽度w1时，分别地RC特性821和831涉及收缩部长度d1＝0.8μm，并且RC特性826和836涉及收缩部长度d1＝1.8μm。该收缩部越长，在VGE＝-15V时电荷载流子等离子越密集，并且在VGE＝0V时电荷载流子等离子越稀疏。该增强二极管模式和该去饱和模式之间的差异随着收缩部长度d1的增加而增加，其中该收缩部长度d1等于对应的增强单元的长度。
图9A至图9B示出了与具有相同的结宽度w2但不具有收缩部的参考示例的VGref、VCEref和ICref相比，根据实施例的RC-IGBT中的反向二极管的去饱和期间的栅极电压VG、集电极-发射极电压VCE和反向的集电极电流IC。
关于图9A，栅极电压VG在t1时被从-15V切换至0V。总的阳极发射极效率被降低，并且电荷载流子等离子密度变小。因此VCE增加得比VCEref强。在t2时，例如当有关的RC-IGBT被用作其中的低侧开关接通的半桥配置中的高侧开关时，反向恢复在该RC-IGBT中开始。
图9B示出与参考示例的ICref比，反向恢复所感生的集电极电流IC更快地衰减并且具有较低的积分值。因此，开关损耗被显著地降低。
图10A和图10B示出了用于描述在VGE＝-15V时增强二极管导通期间在漂移区中准静态(quasi-static)存储的电荷载流子浓度的电荷QF_init，以及对于收缩部分159的不同设计在VGE＝0V时在去饱和之后对图9B的集电极电流IC进行积分的反向恢复电荷Qrr。
对于结宽度w2为200nm，图10A示出了收缩部长度d1的增加使QF_init和Qrr之间的差异增加。因此，收缩部的效率随着收缩部长度d1从约200nm至2μm的增加而增加。
图10B示出了在恒定的收缩部长度d1时收缩部宽度的变化的影响。该收缩部的效率随着收缩部宽度w1的减少而增加。该收缩部通过增强该有效的阳极发射极面积提高了在增强二极管模式中的高的等离子密度和反向恢复电荷Qrr之间的折中。
图11A至图11E涉及实施例，该实施例可与先前附图中的实施例彼此渐增地结合和与先前附图中的实施例中的每个结合。
图11A的半导体器件510不同于图1A和图1B中的半导体器件，不同在于基区120包括在控制结构160的垂直投影中的反向掺杂岛区124。该反向掺杂岛区124进一步增加了增强模式中的阳极发射极效率，并且有助于在增强二极管模式和去饱和模式之间的阳极发射极效率的进一步提升(spread)。
在图11B中，控制介电层161包括位于相应的控制结构160的底部的加强部分161a。与在之间邻接半导体台面150的侧壁部分中的控制介电层161在加强部分161a之外的部分相比，该加强部分161a具有更大厚度。在控制电极165和漂移区121之间的电容性耦合被减少，且因此输出电容被减少。
在图11C中，半导体器件510是RC-IGBT，该RC-IGBT使如图11B中所示的控制介电层161与如图11A中所示的反向掺杂岛124结合，控制介电层161具有位于相应的控制结构160底部的加强部分161a，反向掺杂岛区124在控制结构160的垂直投影中。反向掺杂部分124在增强二极管模式中沿着加强部分161a至少部分地补偿漂移区121中的衰减或缺失的p型反型层。
图11D涉及与图5A中所示出的不同的RC-IGBT 512，其不同在于部分自对准的接触结构315x，接触结构315x使第一负载电极310与第二控制结构160b的控制电极165和包括源区110的有源半导体台面150a两者电连接。该部分自对准接触结构315x包括在介电层210的开口中的第一接触部分315a。第一接触部分315a重叠有关的第二接触结构160b和邻接的有源半导体台面150a两者。第一接触部分315a的布置和横截面区域由光刻图案化过程中的光掩模定义。第二接触部分315b被布置在有关的第二控制结构160b的控制电极165和有关的有源半导体台面150a之间。第二接触结构315b的垂直延伸可大于源区110的垂直延伸，从而第二接触部分315b直接邻接在相同的有源半导体台面150a中的源区110和体区115两者。
第二接触部分315b通过以下步骤被形成：在对介电层210进行开口之后，凹进控制介电层161的被暴露部分，并以接触材料填充所产生的凹槽。一旦通过第一介电层210中的开口被暴露，第二接触部分315b被形成为相对于有关的第二控制结构160b和有源半导体台面150a自对准。第二接触部分315b的侧壁可以是垂直的。根据其它实施例，该侧壁中的至少一个可以以0度和90度之间的角度倾向法线，从而第二接触部分315b随着距第一表面101的距离的增加锥形化。在不同光刻层的不确定性和不相等性通常可导致接触结构315和有源半导体台面150a之间的不对准，并因此限制最小台面宽度在约600nm，对于DUV(深紫外)光刻，多个自对准接触结构315x有利于使半导体台面150a在第一表面101处的宽度缩窄至小于300nm(例如，小于200nm)，至少是对于包括源区110并且邻接被电连接至栅极端子G的第一控制结构160a的有源半导体台面150a有利。
图11E涉及关于部分地自对准接触结构315x的另一个实施例。第一接触结构和第二接触结构160a、160b分别被交替地形成在有关的第二控制结构160b的相对侧面上。自对准接触结构315x被分配给第二控制结构160b的第一接触部分315a可彼此被分开，或者可在介电层210的一个单个开口中被结合。
图12A至图12C涉及具有毗连的第二导电类型的发射极层130的非反向导通的或反向阻断IGBT 513。更多详细内容请参考图5A至图5C的RC-IGBT 512的描述。
图12A示出了收缩部分159，收缩部分159的最小宽度w3等于或小于累积层的总宽度，该累积层在正向导电模式中沿着收缩部分159中的有源控制结构160被形成在第一漂移区部分121a中。
图12B涉及在在栅极电压VG＝+15V时位于两个第一控制结构160a之间的有源半导体台面150a，该两个控制结构160a的控制电极165被电连接至栅极端子G。该栅极电压沿着第一控制结构160a分别感生体区115中的n型反型层115a和漂移区121中的n型累积层163。两个相邻的n型累积层163在收缩部分159中彼此邻接或彼此重叠。因此，没有空穴或很少的空穴通过该收缩部分159，并且能够通过体区115被排出至发射极端子E。该电荷载流子等离子密度在该晶体管单元TC的导电模式中以高水平保留在第二漂移区部分121b中。当IGBT513在0V或-15V的栅极电压VG下被关断时，该相同的晶体管单元TC保持有源。因此，在截止状态中VCE饱和电压和最大场强度之间的逆相关性是不严格的。
图12C涉及具有被形成在第一控制结构160a和第二控制结构160b之间的有源半导体台面150a的实施例，该有源半导体台面150a是有效的场效应结构。该最小宽度w3由一个单个的累积层163的宽度给定。
图12D的IGBT 513与图12B中的不同之处在于第一控制结构160a，第一控制结构160a的控制电极165被电连接或电耦接至栅极端子G且对于与第三控制结构160c交替的IGFET单元是有效的栅极电极，第三控制结构160c至少包括被电连接至第一负载电极的场电极165c，该第一负载电极可被电连接至发射极端子E。在所示实施例中，在朝向第二漂移区部分121b的底部中，第三控制结构160c进一步包括控制电极165，该控制结构165被电连接或电耦接至栅极端子G，以减少可通过收缩部分159被排出至发射极端子E的空穴的量。在所示的部分中国，如上所述的部分自对准的接触结构315x直接邻接场电极165c、源区110和体区115。
半导体台面150a、150b的收缩部的形成可包括从沟槽开始实施的各向同性蚀刻，在该沟槽中控制结构160、160c被形成。该各向同性蚀刻的绝对误差随着蚀刻时长的增加而增加，并且与收缩部分159之外的台面宽度(例如，结宽度w2)和收缩部宽度w1之间的差异成比例。
通常地，用于接触场电极165c和有源半导体台面150a的对准要求对有源半导体台面150a在第一表面101处的宽度设置了较低限制。与之相比，对于部分自对准接触结构315x的对准要求更放松，并且允许减少有源半导体台面150a在第一表面处的宽度。因此，自对准接触结构315x减少了所需的收缩部分159之外的台面宽度(例如，结宽度w2)和收缩部宽度w1之间的差异，并且允许在给定的最大误差下与常规方法相比显著减少收缩部宽度w1。
图12E的RC-IGBT 513与图12D中的不同之处在于控制结构160，控制结构160包括场电极165c，但不包括被电连接或电耦接至栅极端子G的控制电极。
图13A示出了以横截面平面通过有源半导体台面额无源半导体台面150a、150b的收缩部分159的半导体器件510的水平剖视图。该收缩部宽度w1可以沿着相同的半导体台面150a、150b逐步地或连续地变化至少10％(例如，至少20％)。可替换地或额外地，该收缩部宽度w1可从半导体台面150a、150b到半导体台面150a、150b彼此不同。根据实施例，该收缩部宽度w1的变化的图案可以是这样，以致与有源区610远离边沿区690的中心部分比，较少的增强单元或更多的低效增强单元被形成在有源区610邻接边沿区690的部分中。包括源区110的有源半导体台面150a可包括或不包括收缩部分。例如，源区110可被布置在不具有收缩部分的或者具有相对宽的收缩部分的半导体台面中。
可替换地或额外地，收缩部分159的收缩部长度可通过有源区610沿着半导体台面150a、150b中的至少一个的纵向延伸和/或沿着半导体台面150a、150b变化至少10％。
收缩部宽度w1和/或收缩部长度的变化可例如相对于HDR(高动态鲁棒性)方法提升横向电荷载流子分布。
图13B涉及在晶体管单元TC和二极管单元DC在RC-IGBT 512中的布置。二极管单元DC中的所有或一些是具有收缩部分的增强单元。二极管单元和晶体管单元DC、TC可被均匀地分布在有源区610中。根据实施例，二极管单元DC沿着边沿区690的总体密度高于中心部分，以提升RC-IGBT 512在IGBT模式中的鲁棒性。根据所示实施例，晶体管单元TC沿着边沿区690的总体密度高于中心部分，以提升RC-IGBT 512在反向导电模式中的鲁棒性。此外，该收缩部的宽度和长度可如相对图13A所讨论的在有源区610之内变化。
图14A至图14B涉及包括一个或多个桥电路710的电路700，该一个或多个桥电路710基于两个半导体开关器件711、712，该两个半导体开关器件711、712的负载电流路径被串联连接在Vdd和GND之间。半导体开关器件711、712可以是IGBT-FET或IGBT。半导体开关器件711、712中的至少一个可以是或可以包括先前附图中的半导体器件510、512、513中的至少一种。半桥电路710或整个电路700可被集成在功率模块中。
电路700可包括栅极驱动电路720，栅极驱动电路720产生和驱动第一驱动端子Gout1处的第一栅极信号和第二驱动端子Gout2处的第二栅极信号。该第一驱动端子和第二驱动端子Gout1、Gout2被电耦接或电连接至半导体开关器件711、712的栅极端子G。栅极驱动电路720控制该栅极信号，从而在规律的开关周期器件，第一开关器件和第二开关器件711、712交替地处于接通状态。在去饱和周期期间，栅极驱动电路720可在将开关器件711、712中的另一个切换至接通状态之前，将去饱和脉冲施加于开关器件711、712中的第一个。
在图14A中，开关器件711、712是n沟道IGBT，并且第一开关器件711的发射极端子E和第二开关器件712的集电极端子C被电连接至开关端子Sw。
图14B示出了具有两个半桥电路710的电路700，该两个半桥电路710的负载路径被并联连接，并且以全桥电路配置被运行。负载900(例如，电感负载)可被连接至该两个半桥电路710的开关端子Sw。例如，负载900可以是马达绕组、电磁炉板或开关模式电源供应器中的变压器绕组。根据另一个实施例，电路700可包括三个半桥电路710用于驱动具有三个绕组的马达，其中每个绕组被连接在该马达绕组的星型节点和半导体电路710的开关端子Sw中的一个之间。
虽然本文中示出和描述了特定的实施例，但在不脱离本发明的范围情况下，本领域的普通技术人员将可领会到各种替代的和/或等效的实现方式可替代所示和所描述的特定的实施例。本申请旨在涵盖本文所讨论的特定的实施例的任何改编或者变化。因此，本发明旨在仅由权利要求及其等同物限制。

Claims (17)

1.一种半导体器件，包括：
体区，其在半导体台面中，所述半导体台面被形成在邻近的控制结构之间，所述控制结构从第一表面延伸至半导体主体之中；
漂移区，其与所述体区形成第一pn结，并且在所述半导体台面中包括第一漂移区部分，所述第一漂移区部分包括所述半导体台面的收缩部分，其中所述收缩部分的平行于所述第一表面的最小水平宽度小于所述体区的最大水平宽度；以及
发射极层，其位于所述漂移区和平行于所述第一表面的第二表面之间，所述发射极层包括至少一个所述漂移区的导电类型的第一区，
其中所述控制结构中的至少一个控制结构被配置为在增强二极管模式中在所述漂移区中沿着有关的控制结构感生反型层，并且在去饱和模式中在所述漂移区中不感生反型层。
2.如权利要求1所述的半导体器件，
其中所述收缩部分的所述最小水平宽度小于所述第一pn结的水平宽度。
3.如权利要求1所述的半导体器件，
其中所述收缩部分的所述最小水平宽度是至多300nm。
4.如权利要求1所述的半导体器件，
其中所述收缩部分的所述最小水平宽度是所述体区的所述最大水平宽度的至多80％。
5.如权利要求1所述的半导体器件，
其中所述发射极层的所述至少一个第一区形成第一导电类型的毗连层。
6.如权利要求1所述的半导体器件，
其中所述发射极层包括位于所述第一区之间的第二区，所述第二区的导电类型与所述漂移区的所述导电类型相反。
7.如权利要求1所述的半导体器件，
其中所述收缩部分的所述最小水平宽度沿着所述半导体台面的纵向延伸以至少10％变化。
8.如权利要求1所述的半导体器件，包括：
多个所述半导体台面，其中所述收缩部分的所述最小水平宽度在所述半导体台面之间以至少10％变化。
9.如权利要求1所述的半导体器件，
其中所述收缩部分的垂直延伸是至少0.5μm。
10.如权利要求1所述的半导体器件，
其中所述收缩部分的垂直延伸沿着所述半导体台面的纵向延伸以至少10％变化。
11.如权利要求1所述的半导体器件，包括：
多个所述半导体台面，其中所述收缩部分的垂直延伸在所述半导体台面之间以至少10％变化。
12.如权利要求1所述的半导体器件，进一步包括：
晶体管单元，其中在正向导电模式中电荷载流子通过所述晶体管单元进入所述漂移区。
13.如权利要求12所述的半导体器件，
其中所述晶体管单元的总体密度沿着通过所述半导体主体的水平中心的直线按大于10％变化。
14.如权利要求1所述的半导体器件，进一步包括：
接触结构，其包括第一部分和第二部分，所述第一部分位于介电包覆层的开口中，所述介电包覆层直接邻接所述第一表面，所述第二部分被夹在所述半导体台面和控制电极之间，所述控制电极被包括在所述邻近的控制结构中的一个控制结构中。
15.如权利要求1所述的半导体器件，
其中所述控制结构包括介电内衬，所述介电内衬将控制电极与所述半导体主体分开，并且
其中所述介电内衬沿着所述控制结构的与所述发射极相对的底部部分比在邻接所述半导体台面的侧壁部分中具有更大宽度。
16.如权利要求1所述的半导体器件，进一步包括：
反向掺杂岛，其被埋置在第二漂移区中，所述第二漂移区在所述半导体台面之外，并且在所述增强二极管模式中，所述反向掺杂岛沿着所述控制结构在结构上被与所述漂移区中的反型层连接。
17.一种电子电路，包括：
半导体器件，其包括：
体区，其在半导体台面中，所述半导体台面被形成在邻近的控制结构之间，所述控制结构从第一表面延伸至半导体主体之中；
漂移区，其与所述体区形成第一pn结，并且在所述半导体台面中包括第一漂移区部分，所述第一漂移区部分包括所述半导体台面的收缩部分，其中所述收缩部分的平行于所述第一表面的最小水平宽度小于所述体区的最大水平宽度；以及
发射极层，其位于所述漂移区和平行于所述第一表面的第二表面之间，所述发射极层包括至少一个所述漂移区的导电类型的第一区，以及
控制电路，其具有被电耦接至控制电极的输出端，所述控制电极被形成在所述半导体器件的所述控制结构之中，所述控制电路被配置为针对增强二极管模式向所述控制电极输出第一控制电压，并且针对去饱和模式向所述控制电极输出第二控制电压，
其中所述控制结构中的至少一个控制结构被配置为在增强二极管模式中在所述漂移区中沿着有关的控制结构感生反型层，并且在去饱和模式中在所述漂移区中不感生反型层。
CN201510163238.0A 2014-04-09 2015-04-08 具有包括收缩部的半导体台面的半导体器件 Active CN104979386B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/248,371 US9666665B2 (en) 2014-04-09 2014-04-09 Semiconductor device with semiconductor mesa including a constriction
US14/248,371 2014-04-09

Publications (2)

Publication Number Publication Date
CN104979386A CN104979386A (zh) 2015-10-14
CN104979386B true CN104979386B (zh) 2019-06-11

Family

ID=54193369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510163238.0A Active CN104979386B (zh) 2014-04-09 2015-04-08 具有包括收缩部的半导体台面的半导体器件

Country Status (3)

Country Link
US (1) US9666665B2 (zh)
CN (1) CN104979386B (zh)
DE (1) DE102015105335A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024413B2 (en) * 2013-01-17 2015-05-05 Infineon Technologies Ag Semiconductor device with IGBT cell and desaturation channel structure
DE102015117994B8 (de) 2015-10-22 2018-08-23 Infineon Technologies Ag Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion
WO2017161489A1 (zh) * 2016-03-22 2017-09-28 廖慧仪 坚固的功率半导体场效应晶体管结构
WO2018030440A1 (ja) 2016-08-12 2018-02-15 富士電機株式会社 半導体装置および半導体装置の製造方法
CN107863377B (zh) * 2016-09-22 2019-10-25 联华电子股份有限公司 半导体元件及其制造方法
JP6742925B2 (ja) * 2017-01-18 2020-08-19 株式会社 日立パワーデバイス 半導体装置、及びそれを用いた電力変換装置
EP3631862A1 (en) * 2017-05-25 2020-04-08 Dynex Semiconductor Limited A semiconductor device
US20220320322A1 (en) * 2020-06-18 2022-10-06 Dynex Semiconductor Limited Igbt with a variation of trench oxide thickness regions
CN111833268B (zh) * 2020-07-10 2023-09-26 中国海洋大学 一种基于条件生成对抗网络的水下图像增强方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1199930A (zh) * 1997-05-19 1998-11-25 松下电子工业株式会社 半导体器件及其制造方法
CN203242627U (zh) * 2013-03-15 2013-10-16 英飞凌科技奥地利有限公司 半导体部件、垂直mosfet、igbt结构和集成半导体器件
WO2013187019A1 (ja) * 2012-06-14 2013-12-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5891807A (en) 1997-09-25 1999-04-06 Siemens Aktiengesellschaft Formation of a bottle shaped trench
DE102007037858B4 (de) * 2007-08-10 2012-04-19 Infineon Technologies Ag Halbleiterbauelement mit verbessertem dynamischen Verhalten
US9385228B2 (en) * 2013-11-27 2016-07-05 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
DE102015111347B4 (de) * 2015-07-14 2020-06-10 Infineon Technologies Ag Entsättigbare halbleitervorrichtung mit transistorzellen und hilfszellen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1199930A (zh) * 1997-05-19 1998-11-25 松下电子工业株式会社 半导体器件及其制造方法
WO2013187019A1 (ja) * 2012-06-14 2013-12-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
CN203242627U (zh) * 2013-03-15 2013-10-16 英飞凌科技奥地利有限公司 半导体部件、垂直mosfet、igbt结构和集成半导体器件

Also Published As

Publication number Publication date
US20150295034A1 (en) 2015-10-15
CN104979386A (zh) 2015-10-14
US9666665B2 (en) 2017-05-30
DE102015105335A1 (de) 2015-10-15

Similar Documents

Publication Publication Date Title
CN104979386B (zh) 具有包括收缩部的半导体台面的半导体器件
CN104681604B (zh) 半导体器件和具有势垒区的绝缘栅双极型晶体管
CN104716169B (zh) 具有复合区的半导体器件
CN204257660U (zh) Igbt和半导体器件
JP6080938B2 (ja) トランジスタセルおよびエンハンスメントセルを有する半導体装置
US9029909B2 (en) Systems, circuits, devices, and methods with bidirectional bipolar transistors
CN102593168B (zh) 半导体器件和逆导igbt
CN105097907B (zh) 半导体器件和有隔离源区的反向导电绝缘栅双极晶体管
CN106252396A (zh) 半导体器件及其制造方法
CN105097906B (zh) 半导体器件和有形成在半导体台面源区绝缘栅双极晶体管
CN108257953A (zh) 具有igbt区和不可切换二极管区的半导体器件
CN103208531B (zh) 一种快恢复二极管frd芯片及其制作方法
CN107564955A (zh) 具有完全耗尽的沟道区的功率半导体器件及其操作方法
CN105322002A (zh) 反向传导igbt
CN107026163A (zh) 具有沿着晶体管单元区的过渡区中的晶体管单元和超结结构的半导体器件
CN106206701A (zh) 控制反向导电的igbt
CN104701380B (zh) 一种双向mos型器件及其制造方法
CN101901830B (zh) 绝缘体上硅的正反导通横向绝缘栅双极晶体管
CN113140566A (zh) 具有隔离结构的集成式芯片及其制作方法
US9899478B2 (en) Desaturable semiconductor device with transistor cells and auxiliary cells
US5621229A (en) Semiconductor device and control method
JPH09107097A (ja) 整流素子およびその駆動方法
CN106876470A (zh) 一种沟槽栅金属氧化物场效应晶体管及其制造方法
JP2724204B2 (ja) 導電変調型ｍｏｓｆｅｔ
US10818750B2 (en) Semiconductor device and method for controlling same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant