CN109643714A - 混合式存储器装置 - Google Patents

混合式存储器装置 Download PDF

Info

Publication number
CN109643714A
CN109643714A CN201780052714.9A CN201780052714A CN109643714A CN 109643714 A CN109643714 A CN 109643714A CN 201780052714 A CN201780052714 A CN 201780052714A CN 109643714 A CN109643714 A CN 109643714A
Authority
CN
China
Prior art keywords
memory
unit
array
memory cell
memory unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780052714.9A
Other languages
English (en)
Inventor
K·J·莱恩
K·D·普拉尔
D·V·N·拉马斯瓦米
R·奎因
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN109643714A publication Critical patent/CN109643714A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2259—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0027—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell and the nonvolatile element is a ferroelectric element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/373—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate the capacitor extending under or around the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2245—Memory devices with an internal cache buffer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Databases & Information Systems (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Dram (AREA)
  • Debugging And Monitoring (AREA)
  • Electroluminescent Light Sources (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本发明描述用于混合式存储器装置的方法、系统及装置。所述混合式存储器装置可包含单个衬底或裸片上的易失性及非易失性存储器单元。所述非易失性存储器单元可具有铁电电容器，且所述易失性存储器单元的相应逻辑存储组件可具有顺电或线性电介质电容器。在一些实例中，所述易失性存储器单元可用作所述非易失性存储器单元的高速缓冲存储器。或者，所述非易失性存储器单元可用作所述易失性存储器单元的备份。通过将两种类型的单元放置于单个裸片上，而非放置于分离裸片上，各种性能度量可改进，包含与电力消耗及操作速度有关的那些度量。

Description

混合式存储器装置
交叉参考
本专利申请案主张由瑞恩(Ryan)在2016年8月31日申请的转让给其受让人的标题为“混合式存储器装置(Hybrid Memory Device)”的第15/252,886号美国专利申请案的优先权。
背景技术
下文大体上涉及存储器装置，且更具体来说，涉及混合式存储器装置。
存储器装置广泛用于在例如计算机、无线通信装置、相机、数字显示器及其类似者的各种电子装置中存储信息。通过编程存储器装置的不同状态来存储信息。举例来说，二进制装置具有两种状态，其通常由逻辑“1”或逻辑“0”标示。在其它系统中，可存储两种以上状态。为存取所存储的信息，电子装置可读取或感测存储器装置中的存储状态。为存储信息，电子装置可将状态写入于存储器装置中或编程存储器装置中的状态。
存在各种类型的存储器装置，包含随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器及其它存储器。存储器装置可为易失性或非易失性。非易失性存储器(例如，快闪存储器)可甚至在缺乏外部电源的情况下存储数据达延长时间周期。易失性存储器装置(例如，DRAM)可随时间丢失其存储数据，除非其由外部电源周期性刷新。二进制存储器装置可(例如)包含充电或放电电容器。然而，充电电容器可通过泄漏电流随时间变成放电，从而导致存储信息的丢失。然而，易失性存储器的某些特征可提供性能优势，例如更快的读取或写入速度，而非易失性存储器的特征(例如在无周期性刷新的情况下存储数据的能力)可为有利的。
采用易失性存储器还是非易失性存储器的确定通常是特定于使用存储器装置的电子装置的应用。由于每一类型的相对益处及缺点，选择一种存储器类型而非另一存储器类型可导致至少一个度量或特性中的降低性能。此可最终限制电子装置的性能。
附图说明
本文中的本发明涉及且包含下列图：
图1说明根据本发明的各种实施例的支持混合式存储器装置的实例存储器阵列；
图2说明根据本发明的各种实施例的由混合式存储器装置支持的存储器单元的实例电路；
图3说明根据本发明的各种实施例的由混合式存储器装置支持的铁电存储器单元的实例磁滞曲线图；
图4说明根据本发明的各种实施例的支持混合式存储器装置的实例存储器阵列；
图5说明根据本发明的各种实施例的支持混合式存储器装置的实例存储器阵列；
图6说明根据本发明的各种实施例的包含混合式存储器装置的支持混合式存储器装置的系统；
图7A到7C说明根据本发明的各种实施例的用于形成混合式存储器装置的实例过程流；
图8说明根据本发明的各种实施例的用于形成混合式存储器装置的实例过程流；
图9说明根据本发明的各种实施例的实例混合式存储器装置的框图；
图10说明根据本发明的各种实施例的包含混合式存储器装置的支持混合式存储器装置的系统；
图11到13是说明根据本发明的各种实施例的用于操作混合式存储器装置的方法或若干方法的流程图；及
图14到15是说明根据本发明的各种实施例的用于形成混合式存储器装置的方法或若干方法的流程图。
具体实施方式
揭示将易失性及非易失性存储器单元组合于单个衬底或裸片上的混合式存储器装置。所述混合式装置可具有两种存储器技术的有益属性：与非易失性存储器单元的长期存储耦合的易失性存储器单元的典型快速读取及写入操作。通过在单个裸片而非分离裸片上或甚至在同一存储器阵列内形成两种类型，可改进各种性能度量，包含两种存储器类型之间的数据转移的减小延时、减小电力要求及减小存储器装置的面积，以上所有对于包含电力敏感装置及空间敏感装置的许多电子装置(例如移动装置)都是相关的。
混合式存储器装置可包含易失性存储器单元(例如，具有顺电电容器的DRAM)及非易失性存储器单元(例如，具有铁电电容器的FeRAM)。与FeRAM相比，DRAM可具有经改进性能，包含延时(存取速度)、耐久性(最大存取数目)、有效功率或原始位错误率。然而，DRAM是易失性的且需要刷新过程及恒定电力供应器，而FeRAM可能不具有刷新要求。因此，通过组合DRAM与FeRAM，存储器装置可组合两者的正向属性。
将两种存储器类型组合于单个裸片上提供进一步益处。裸片可经界定为构成存储器阵列的电子电路形成于其上的个别半导电材料片。单个半导体晶片可导致多个裸片，其中晶片在处理后经切割成个别裸片。因此，一个处理流可导致具有形成于裸片上的多种存储器类型的单个裸片，其可比生产各自具有不同存储器类型的两个分离裸片便宜。此外，与使用分离DRAM及FeRAM裸片相比，这可导致减小面积。此外，与分离存储器裸片相比，混合式存储器装置可具有减小延时，这是因为信息在单个裸片上的存储器单元之间的移动可快于信息通过各种接口、组件及控制器到第二裸片的移动。
在本文描述的一些实例中，单个存储器阵列可能主要含有铁电电容器与一些顺电电容器或线性电容器。如本文描述，描述或论述顺电材料或顺电电容器的实例可另外或替代地采用线性材料，或还可为线性电容器。举例来说，顺电电容器可用作到FeRAM阵列的DRAM高速缓冲存储器。FeRAM单元可具有耐久极限，使得其可能由于通过读取或写入铁电材料引发的降级而不再存储可区分逻辑值。DRAM高速缓冲存储器可帮助防止FeRAM单元到达其耐久极限，这是因为DRAM单元的顺电电容器可具有比FeRAM单元大许多数量级的耐久极限。对FeRAM单元的读取尝试可经高速缓冲存储于DRAM单元中，且对同一FeRAM单元的任何未来读取尝试可经引导到DRAM单元，从而消除存取FeRAM单元的需要。另外或替代地，可检测对FeRAM单元的重复存取尝试，且数据可经转移到DRAM单元，且未来存取尝试可经引导到DRAM单元。DRAM高速缓冲存储器可采取以下形式：存储器装置的单个行、每存储器库一行或各种行/列组合。
在本文描述的一些实例中，分离存储器阵列、DRAM及FeRAM可经形成于单个裸片上，且DRAM阵列可用作非易失性FeRAM阵列的高速缓冲存储器。因此，DRAM阵列可用作可迅速存取的存储器，且FeRAM阵列可用作长期存储装置。可在两个阵列之间交换更大量数据，例如数页数据。在一些情况中，可内部(即，在裸片上)管理此转移，且因此与数据在分离裸片上的分离存储器阵列之间的移动相比，此转移可具有减小延时。
在本文描述的一些实例中，FeRAM阵列可在电力中断事件中通过将数据从DRAM转移到FeRAM而用作DRAM阵列的备份。分离DRAM及FeRAM阵列可形成于同一裸片上。部分或全部DRAM数据可经转移到FeRAM阵列。因为两个阵列都在同一裸片上，因此此转移可比将数据转移到分离裸片的情况更快，且消耗更少电力。这可减小或消除对在转移期间提供电力的额外组件的需要。
下文在存储器阵列的背景内容中进一步描述上文引入的本发明的特征。接着，针对在单个裸片上包含易失性及非易失性存储器单元的各种实施例，描述具体实例。由与混合式存储器装置有关的设备图、系统图及流程图进一步说明且参考所述设备图、系统图及流程图描述本发明的这些及其它特征。
图1说明根据本发明的各种实施例的支持混合式存储器装置的实例存储器阵列100。存储器阵列100还可称为电子存储器设备。存储器阵列100包含可经编程以存储不同状态的存储器单元105。每一存储器单元105可经编程以存储由逻辑0及逻辑1标示的两种状态。在一些情况中，存储器单元105经配置以存储两种以上逻辑状态。存储器单元105可包含存储表示可编程状态的电荷的电容器；举例来说，充电及未充电电容器分别可表示两种逻辑状态。存储器单元105可为具有电介质材料的电容器。当将电介质材料暴露到外部电场(例如，由电容器的充电板产生的电场)时，其展现非零电极化。电介质材料可包含具有线性性质(例如，电介质材料的电流与电压关系可为线性的)的材料且在实例中可称为顺电材料。电介质材料及顺电材料可与铁电材料不同。在其它情况中，存储器单元105可为铁电存储器单元，所述铁电存储器单元可包含具有铁电材料的电容器。铁电材料具有自发电极化，即，在缺乏电场的情况下，其具有非零极化。铁电电容器的电荷的不同电平可表示不同逻辑状态。下文论述顺电及铁电存储器单元105的额外细节。
可通过激活或选择适当存取线110或位线115来执行例如读取及写入存储器单元105的操作。存取线还可称为字线110，且位线115还可称为数字线115。在不会失去理解或操作的情况下，对字线及位线，或其它类似物的参考是可互换的。激活或选择字线110或数字线115可包含将电压施加到相应线。字线110及数字线115由导电材料制成。举例来说，字线110及数字线115可由金属(例如铜、铝、金、钨等等)、金属合金、导电金属化合物、导电掺杂半导体或其它导电材料制成。根据图1的实例，存储器单元105的每一行经连接到单个字线110，且存储器单元105的每一行经连接到单个数字线115。通过激活一个字线110及一个数字线115(例如，将电压施加到字线110或数字线115)，可在其相交点处存取单个存储器单元105。存取存储器单元105可包含读取或写入存储器单元105。字线110与数字线115的相交点可称为存储器单元的地址。
在一些架构中，单元的逻辑存储装置(例如，电容器)可通过选择组件与数字线电隔离。字线110可经连接到选择组件且可控制选择组件。举例来说，选择组件可为晶体管，且字线110可经连接到晶体管的栅极。激活字线110在存储器单元105的电容器及其对应数字线115之间导致电连接或闭合电路。接着，数字线可经存取以读取或写入存储器单元105。在其它实例中，字线110可为埋入式字线，在下文更详细论述所述字线。在其它架构中，存储器单元105可经定位于字线110与位线115的交叉之间，其可称为交叉点架构。在交叉处存在柱结构，且其可使字线110与位线115分离。在此类情况中，选择组件可与存储器单元105集成，即，字线110可能不直接控制选择组件的操作。此下文更详细论述。
可通过行解码器120及列解码器130控制存取存储器单元105。在一些实例中，行解码器120从存储器控制器140接收行地址，并基于经接收行地址激活适当字线110。类似地，列解码器130从存储器控制器140接收列地址，并激活适当数字线115。举例来说，存储器阵列100可包含标记为WL_1到WL_M的多个字线110及标记为DL_1到DL_N的多个数字线115，其中M及N取决于阵列大小。因此，通过激活字线110及数字线115(例如，WL_2及DL_3)，可存取其相交点处的存储器单元105。在一些情况中，阵列100可包含FeRAM及DRAM单元两者，且可在所述单元之间转移数据。
一旦存取后，即可由感测组件125读取或感测存储器单元105以确定存储器单元105的存储状态。举例来说，在存取存储器单元105后，存储器单元105的电容器可放电到其对应数字线115上。在铁电电容器的情况中，放电可为基于将电压偏压或施加到铁电电容器，而在DRAM单元的情况中，一旦存取单元后且在未将电压施加到电容器的情况下，电容器即可放电到其数字线115上。放电可引起数字线115的电压的变化，其中感测组件125可将所述电压变化与参考电压(未展示)作比较以便确定存储器单元105的存储状态。举例来说，如果数字线115具有比参考电压更高的电压，那么感测组件125可确定存储器单元105中的存储状态是逻辑1，且反之亦然。感测组件125可包含各种晶体管或放大器以便检测并放大信号中的差异，这可称为锁存。接着，可通过列解码器130输出经检测存储器单元105的逻辑状态作为输出135。
存储器单元105可通过激活相关字线110及数字线115来设置或写入，即，逻辑值可经存储于存储器单元105中。列解码器130可接受待写入到存储器单元105的数据，例如输入135。在下文更详细论述写入DRAM存储器单元105或FeRAM单元105。
在一些存储器架构中，存取存储器单元105可使存储逻辑状态降级或破坏所述存储逻辑状态，且重写或刷新操作可经执行以将原始逻辑状态返回到存储器单元105。在DRAM中，例如，电容器可在感测操作期间部分或完全放电，从而破坏存储逻辑状态。因此可在感测操作后重写逻辑状态。另外，激活单个字线110可导致行中的所有存储器单元放电；因此，可能需要重写行中的若干或所有存储器单元105。
一些存储器架构(包含DRAM)可随时间丢失其存储状态，除非其由外部电源周期性刷新。举例来说，充电电容器可通过泄漏电流随时间变成放电，从而导致存储信息的丢失。这些所谓的易失性存储器装置的刷新率可相对较高，例如，针对DRAM阵列，是每秒几十次刷新操作，这可导致显著电力消耗。随着存储器阵列越来越大，增加的电力消耗可抑制存储器阵列的部署或操作(例如，电力供应器、热产生、材料限制等等)，尤其是对于依赖于有限电源(例如电池)的移动装置。具有铁电电容器的存储器单元105可具有有益性质，例如，非易失性，这可导致相对于其它存储器架构的经改进性能。如本文解释，通过将DRAM与FeRAM存储器单元组合于单个裸片上，存储器装置可具有两种存储器类型的正向属性。
存储器控制器140可通过各种组件(例如行解码器120、列解码器130及感测组件125)控制存储器单元105的操作(例如，读取、写入、重写、刷新等等)。存储器控制器140可产生行及列地址信号以便激活所要字线110及数字线115。存储器控制器140还可产生并控制在存储器阵列100的操作期间使用的各种电压电势。可同时存取存储器阵列100内的一个、多个或所有存储器单元105；举例来说，可在复位操作期间同时存取存储器阵列100的多个或全部单元，在所述复位操作中所有存储器单元105或存储器单元105的群组经设置到单个逻辑状态。存储器控制器140还可(例如，从用户或软件)接收外部指示以在FeRAM单元105与DRAM单元105之间转移数据。
图2说明根据本发明的各种实施例的包含存储器单元105并支持混合式存储器装置的实例电路200。电路200可表示一种类型存储器单元架构。电路200包含存储器单元105-a、字线110-a、数字线115-a及感测组件125-a，其可分别是如参考图1描述的存储器单元105、字线110、数字线115及感测组件125的实例。存储器单元105-a可包含逻辑存储组件，例如具有第一板(单元板230)及第二板(单元底部215)的电容器205。单元板230及板底部215可通过定位于其间的铁电材料或顺电材料以电容方式耦合。单元板230及单元底部215的定向可经翻转而无需改变存储器单元105-a的操作。电路200还包含选择组件220及参考信号225。在图2的实例中，可经由板线210存取单元板230，且可经由数字线115-a存取单元底部215。在其它情况中，板线210可能是不存在的。举例来说，具有顺电材料的DRAM存储器单元可仅用数字线115-a来操作。如上文所描述，可通过对电容器205充电或使电容器205放电来存储各种状态。
可通过操作电路200中表示的各种元件来读取或感测电容器205的存储状态。电容器205可与数字线115-a电子连通。举例来说，电容器205可在选择组件220经撤销激活时与数字线115-a隔离，且电容器205可在选择组件220经激活时经连接到数字线115-a。激活选择组件220可称为选择或存取存储器单元105-a。在一些情况中，选择组件220是晶体管，且通过使用字线110-a将电压施加到晶体管栅极来控制其操作，其中电压量值大于晶体管的阈值量值。在一些实例中，选择组件220与电容器205的位置可经切换，使得选择组件220经连接于板线210与单元板230之间，且使得电容器205在数字线115-a与选择组件220的另一端子之间。在这些实例中，选择组件220可通过电容器205保持与数字线115-a的电子连通。此配置可与读取及写入操作的替代时序及偏压相关联。
如果存储器单元105-a具有电容器205的所述板之间的铁电材料，且如下文更详细论述，一旦连接到数字线115-a后，电容器205即可不放电。为感测由铁电电容器205存储的逻辑状态，字线110-a可经偏压以选择存储器单元105-a，且可将电压施加到板线210。可在激活选择组件220后施加此偏压，或可将所述偏压不断地施加到单元板230。使板线210偏压可导致跨电容器205的电压差，这可产生电容器205上的存储电荷的变化。存储电荷的变化量值可取决于电容器205的初始状态，例如，所存储初始状态是逻辑1还是逻辑0。这可引发数字线115-a基于存储于电容器205上的电荷的电压的变化，其可用于确定存储逻辑状态。
在存储器单元105-a具有电容器205的板之间的线性或顺电材料的情况中，电容器205可在选择组件220经激活后放电到数字线115-a上。即，板线210可能是不存在的，且在一些实例中，可感测存储器单元105-a而无需将外部偏压施加到电容器230。
数字线115-a的电压的变化可取决于其本征电容，例如，随着数字线115-a经激励，一些有限电荷可经存储于数字线115-a中，且数字线的所得电压可取决于数字线115-a的本征电容。本征电容可取决于数字线115-a的物理特性，包含数字线115-a的尺寸。数字线115-a可连接许多存储器单元105，因此数字线115-a可具有长度，所述长度可导致不可忽略的电容(例如，大约几微微法拉(pF))。接着，可由感测组件125-a比较数字线115-a的所得电压与参考电压(例如，参考线225的电压)以便确定存储器单元105-a中的存储逻辑状态。
感测组件125-a可包含各种晶体管或放大器以检测并放大信号的差异，这可称为锁存。感测组件125-a可包含感测放大器，其接收并比较数字线115-a的电压与参考信号225，参考信号225可为参考电压。接着，感测组件125-a可锁存感测放大器的输出或数字线115-a的电压，或两者。接着，参考图1，可例如通过列解码器130输出存储器单元105-a的经锁存逻辑状态作为输出135。
为写入存储器单元105-a，可跨电容器205施加电压。可使用各种方法。在一些实例中，可通过字线110-a激活选择组件220以便将电容器205连接到数字线115-a。对于铁电电容器205，可通过控制单元板230的电压(通过板线210)及单元底部215的电压(通过数字线115-a)以跨电容器205施加正或负电压来跨电容器205施加电压。对于线性或顺电电容器205，单元板230可虚拟接地，且电容器205可通过使用数字线115-a将电压施加到单元底部215来充电。
图3使用曲线图300说明根据本发明的各种实施例的支持混合式存储器装置的存储器单元的各种材料的实例电性质。曲线图300-a说明铁电材料的实例磁滞曲线，且曲线图300-b说明线性材料335及顺电材料340的实例极化。曲线图300描绘存储于电容器(例如，图2的电容器205)上的电荷Q随电压差V的变化。
铁电材料的特征为自发电极化，即，在缺乏电场的情况下，其维持非零电极化。相比来说，线性或顺电材料仅在存在外部电场的情况下才展现极化。铁电电容器的电极化在铁电材料的表面处导致通过电容器端子吸引相反电荷的静电荷。因此，电荷经存储于铁电材料与电容器端子的接口处。因为在缺乏外加电场的情况下可维持电极化达相对较长时间，甚至是无限期的，如与例如DRAM阵列中采用的顺电电容器相比，可显著减少电荷泄漏。与如上文描述的一些DRAM架构相比，这可减小对执行刷新操作的需要。
如曲线图300-a中所描绘，铁电材料可在零电压差的情况下维持正或负电荷，从而导致两种可能带电状态：电荷状态305及电荷状态310。根据图3的实例，电荷状态305表示逻辑0，且电荷状态310表示逻辑1。在一些实例中，可颠倒相应电荷状态的逻辑值。
可通过控制铁电材料的电极化，且因此通过施加电压控制电容器端子上的电荷，将逻辑0或1写入到存储器单元。举例来说，跨电容器施加净正电压315导致电荷积累直到达到电荷状态305-a。一旦移除电压315后，电荷状态305-a即遵循路径320直到其在零电压电势下达到电荷状态305。类似地，通过施加净负电压325写入电荷状态310，这导致电荷状态310-a。在移除负电压325后，电荷状态310-a遵循路径330直到其在零电压下达到电荷状态310。一旦移除外部偏压(例如，电压)，那么电荷状态305及310还可称为剩余极化(remnantpolarization)(Pr)值，即，剩余极化(remaining polarization)(且因此即电荷)。矫顽电压是电荷(或极化)在其处是零的电压。
本文论述的存储器单元105的铁电材料可为包含铪、锆或氧或其任一组合的化合物。举例来说，其可包含氧化铪或氧化锆。此铁电材料可对减小存储器单元105的尺寸是有益的。举例来说，一些铁电材料可随着其尺寸缩减而丢失其铁电性质。在一些情况中，具有小于100nm的至少一个尺寸的铁电材料无法展现铁电性质。然而，包含氧化铪或氧化锆的铁电材料可在具有较小尺寸的组件(例如，具有小于100nm的厚度的薄膜)中继续展现其铁电性质。
曲线图300-b说明线性材料335及顺电材料340的实例极化曲线。如所展示，线性材料335的电荷Q与外加电压V是线性关系。顺电材料340展现非线性电荷与电压关系。然而，如与极化曲线300-a中展示的铁电材料相比，线性材料335及顺电材料340两者在零电压处具有零电荷。不同逻辑状态可通过将非零电压施加到具有线性材料335或顺电材料340的电容器来存储。举例来说，电荷状态305-b及305-c可分别表示线性材料335及顺电材料340的逻辑0。同样还可使用负电压。零电荷(电荷状态310-b)可表示线性材料335及顺电材料340的逻辑1。因为电容器在充电时具有非零电压，因此其有利地促进电子从电容器泄漏。因此，存储电荷可泄漏直到其达到零电荷，即，逻辑0变为逻辑1，且所存储逻辑状态变为损坏或丢失。据此，线性材料335及顺电材料340可称为“易失性存储器”。
图4说明根据本发明的各种实施例的支持混合式存储器装置的实例存储器阵列100-a。存储器阵列100-a可为参考图1描述的存储器阵列100的实例。存储器阵列100-a包含存储器单元105-b及105-c、字线110-b及110-c及位线115-b，其可为如参考图1及2描述的存储器单元105、字线110及位线115的实例。存储器阵列100-a还包含板线210-a，其通常经连接到具有铁电电容器的多个存储器单元105。板线210-a可为参考图2的板线210的实例。存储器阵列100-a还包含选择组件220-a及220-b，其可为参考图2的选择组件220的实例。包含存储器单元105-b及105-c的存储器阵列100-a可形成于衬底405上，衬底405可为单个裸片。举例来说，存储器单元105-c可用作存储器单元105-b的高速缓冲存储器以防止存储器单元105-b达到其耐久极限。
存储器单元105-b可具有铁电电容器，且因此，可称为FeRAM单元105。在一些情况中，铁电材料可为铪或锆或氧的化合物、或其任一组合；举例来说，其可由氧化铪或氧化锆组成，如参考图3所论述。存储器单元105-c可具有铁电电容器，且可称为DRAM单元105。存储器单元105-c可使其电容器的一个端子接地或虚拟接地。
与DRAM相比，FeRAM可具有有限耐久性，即，FeRAM单元105-b可具有在其寿命内其可支持的有限数目个读取或写入循环，而DRAM单元105-c可具有无限或几乎无限耐久性。举例来说，读取及写入FeRAM单元105-b可使其铁电电容器缓慢降级，而读取及写入DRAM单元105-b可能不会使其顺电电容器降级。在一些情况中，FeRAM阵列的耐久性不足以用于一些部署或用途，其中小部分存储器单元经受其耐久极限。举例来说，FeRAM单元105-b可具有适合于许多典型电子应用的耐久极限；然而，恶意攻击(例如，由于计算机病毒或未经授权存取)可通过不断地读取或写入存储器单元105直到其达到其耐久极限而尝试破坏存储器。因此，DRAM高速缓冲存储器可与FeRAM单元105-b一起并入于存储器阵列100-a中以便适应这些情况，且因此，使FeRAM可更广泛地部署。
存储器阵列100-a的实例主机装置可为移动装置或智能电话。存储器阵列100-a可代替典型DRAM阵列用于移动装置中。可具有可与DRAM阵列比较的密度、带宽及耐久性然由于缺乏刷新操作而具有接近零的备份电源的存储器阵列100-a，可增加电池寿命，且在备份或未供电(例如，“关断”)状态后允许瞬时操作。另外，存储器阵列100-a的DRAM高速缓冲存储器可增加FeRAM单元105-b的耐久性，且防止由于恶意攻击造成的破坏。
存储器阵列100-a可含有以各种比例的铁电存储器单元105-b及顺电存储器单元105-c两者。举例来说，存储器阵列100-a可含有一行或一列、两行或两列、三行或三列、或更多行或更多列顺电存储器单元105-c或两者，且阵列的剩余部分可为铁电存储器单元105-b。因此，衬底405可包含包括第一类型电容器的存储器单元105-b及包括不同于所述第一类型电容器的第二类型电容器的第二存储器单元105-c。在一些实例中，两种类型的电容器可为凹槽。如本文使用的术语“凹槽”可指代衬底的性质、部分或方面。因此衬底405可包含：第一存储器单元，其形成于包括第一类型电容器的第一凹槽中；及第二存储器单元，其形成于包括不同于所述第一类型电容器的第二类型的电容器的第二凹槽中。存储器单元105-b及105-c可与彼此及/或与存储器控制件140电子连通，例如使得数据可在存储器单元105之间转移。
在一些情况中，存储器单元105-b可为非易失性存储器单元，且存储器单元105-c可为易失性存储器单元。举例来说，存储器单元105-b可包含铁电材料，且存储器单元105-c可包含顺电材料。
尽管图4中将DRAM单元105-c描绘为通常连接到与FeRAM单元105-b相同的数字线115-b，但此在每一个例子中并非都是所述情况。举例来说，DRAM单元105-c可经连接到与任一FeRAM单元105分离的数字线115，FeRAM单元105可适应用于FeRAM单元105及DRAM单元105的各种感测方案。
为防止铁电存储器单元达到其耐久极限，存储于FeRAM单元105-b中的数据可经高速缓冲存储于DRAM单元105-c中。举例来说，恶意攻击可通过不断执行读取操作直到所述单元达到其耐久极限而尝试破坏FeRAM单元105-b。高速缓存存储存储于FeRAM单元105-b中的数据可防止其破坏。举例来说，存储器阵列100-a可接收存储器单元105-b的读取请求，存储器单元105-b可具有铁电电容器且可将存储于存储器单元105-b中的数据转移到包括顺电电容器的第二存储器单元(例如，存储器单元105-c)，其中数据基于接收存储器单元105-b的读取请求从存储器单元105-b转移到存储器单元105-c。存储器单元105-c可经由直接连接或包含其它组件或装置的电路路径与存储器单元105-b电子连通。存储器单元105可各自与存储器控制器140电子连通。转移所述数据可包含读取存储于存储器单元105-b中的逻辑值及将逻辑值写入到存储器单元105-c。
接着，存储器阵列100-a可基于将数据从存储器单元105-b转移到存储器单元105-c而将存储器单元105-b的读取尝试引导到存储器单元105-c。换句话说，可从DRAM单元105-c服务FeRAM单元105-b的后续读取操作，而无需进一步存取FeRAM单元105-b。因此，存储器单元105-b的未来存取将不会计入其循环寿命。在一些实例中，其它高速缓冲存储方法可用于保证与FeRAM单元105-b的一致性，然而，这些方法可由于FeRAM单元105-b及DRAM 105-c单元两者共同定位于同一衬底405上而得以改进。
在操作存储器阵列100-a时，可同时存取多个存储器单元105。举例来说，存储器阵列100-a可包含多行存储器单元，其中每一行包含共同存取线(例如，字线110-b或110-c)，且可在单个存取操作期间通过激活所述共同存取线来读取或写入整行存储器单元105。因而，可高速缓冲存储多个FeRAM单元105。即，可同时存取整行存储器单元105-b(例如，连接到字线110-b的单元)。其逻辑值可高速缓冲存储于DRAM单元105-c(例如，连接到字线110-c的单元)中。举例来说，至少一个行可具有存储器单元105，其可包括顺电电容器(例如，连接到字线110-c的存储器单元105-c)，且行的剩余部分可包括具有铁电电容器的存储器单元(例如，连接到字线110-b的存储器单元105-b)。存储器阵列100-a可同样还包含多个列，其中每一列可具有共同数字线(例如数字线115-b)。在一些实例中，至少一个行及至少一个列可包含包括顺电电容器的存储器单元(例如，存储器单元105-c)，且存储器阵列100-a的行的剩余部分或列的剩余部分或两者可包括具有铁电电容器的存储器单元。其它行及列组合是可能的。
在一些情况中，存储器阵列100-a可含有埋入式字线。举例来说，字线110-b及110-c可定位于存储器单元105的电容器205下方。埋入式字线110可经定位于两个存储器单元105的电容器之间，且经定位以与所述电容器电子连通。两个存储器单元105可通过共同接触件与数字线115电子连通。因此，埋入式字线110可能不耦合到数字线115，这可减小总电容，且因此，可减小操作存储器单元105的总电力。
在一些实例中，恶意攻击可通过在不同单元或不同行当中交替来绕过DRAM高速缓冲存储器的单个行。即，通过存取FeRAM单元105-b的第二行，那些单元可通过重写先前高速缓冲存储的FeRAM单元105-b的第一行来高速缓冲存储。然而，可增加DRAM高速缓冲存储器的大小以增加破坏FeRAM单元105-b所需的时间。举例来说，阵列100-a可含有DRAM单元105-c的一个以上行，使得可高速缓冲存储FeRAM单元105-b的一个以上行。因此，如果读取FeRAM单元105-b的第二集合，那么其数据可经存储于DRAM单元105-c的第二集合中。接着，可将对FeRAM单元105-b的任一集合的读取尝试引导到适当DRAM单元105-c。这可将破坏存储器单元105的时间减小一半。一般来说，两个以上DRAM行105-c可用作FeRAM单元105-b的高速缓冲存储器，从而进一步减少破坏存储器单元105的时间。
因此，高速缓冲存储器的大小可基于寻求防止重复存取的目标存取模式以及FeRAM单元105-b的耐久极限来确定。举例来说，第一情况可包含整个装置的DRAM单元105的单个行，其可防止在产品的寿命内不断存取同一行的极端情况。其它情况可包含每存储器库一行，或各种行或列组合。一般来说，DRAM单元105-c与FeRAM单元105-b的比例可相对较小，因为存取尝试可跨较大数目个行扩展，从而减小超过单个FeRAM单元105-b的耐久极限的风险。
其它方法可用于触发高速缓冲存储。举例来说，代替高速缓冲存储每一读取操作，可在达到或超过存取尝试(读取或写入)的某一阈值后，高速缓冲存储存储器单元。即，存储器阵列100-a或存储器阵列100-a的控制器可确定可包括铁电电容器的存储器单元105-b的存取操作的数目达到或超过阈值。接着，存储器阵列100-a可将数据从存储器单元105-b转移到包括顺电电容器的第二存储器单元(例如，存储器单元105-c)，其中所述数据基于确定已存取存储器单元105-b阈值数目次而从存储器单元105-b转移到存储器单元105-c。存储器单元105可与彼此或与存储器控制器140或两者电子连通。接着，存储器阵列100-a可基于将数据从存储器单元105-b转移到存储器单元105-c而将存储器单元105-b的存取尝试引导到存储器单元105-c。与高速缓冲存取每一个读取操作相比，这可提供经改进性能，因为较不频繁地执行了高速缓冲存储步骤。
控制器的计数器或部分可对存储器单元105-b的每一存取尝试计数，且存储器阵列100-a可确定存取操作的数目达到或超过阈值。在一些情况中，阈值可为0，使得如上文论述那样高速缓冲存储每一存取尝试。其它正阈值是可能的。在其它情况中，定时器可确定存取操作之间的时间周期，且存储器阵列100-a可确定存取操作之间的时间周期小于阈值时间周期。或者，存储器阵列100-a可确定存取操作的速率达到或超过阈值速率。举例来说，计数器及定时器两者都可用于确定存取尝试的速率。阈值可由制造商预定或由用户编程。可使用检测重复存取尝试的其它方式。此外，可使计数器累加，或定时器可基于存储器单元105的行内或到存储器单元105的库的任一存储器单元105的存取尝试来操作。
DRAM单元105-c同样还可用于在写入过程期间保护FeRAM单元105-b。举例来说，如果逻辑值经写入到FeRAM单元105-b，那么数据可经写入到DRAM单元105-c以及FeRAM单元105-b。如果再次写入同一FeRAM单元105-b，那么请求可经引导到DRAM单元105-c，而无需写入到FeRAM单元105-b。此外，上述方法中的任一者可经实施(例如，计数器或定时器)以确定何时实施此高速缓冲存储步骤。
存储器阵列100-a中的存储器单元105可具有多种形式。在一些情况中，存储器单元105-b及105-c可为凹槽，例如下文图7中说明的凹槽，因此，存储器单元105-b及105-c可为阵列的单元或凹槽。举例来说，凹槽可形成于衬底405中，且电容器可构建于每一凹槽中。在一些情况中，电介质材料可形成于凹槽形成于其中的衬底405上。如上所述，铁电材料可具有铁电性质，即使是小于100nm的尺寸。因此，用于形成存储器单元105-b及105-c的凹槽可具有小于100nm的开口。存储器阵列100-a可因此具有高密度铁电存储器单元，且用于DRAM阵列的既有形成过程可用于在同一衬底405上形成铁电存储器单元105-b及DRAM单元105-c两者。
在另一实例中，存储器单元100-a可部分或完全具有交叉点架构，例如，下文图5中展示的阵列架构。举例来说，FeRAM单元105-b可使用此架构，且其铁电电容器可仍具有小于100nm的尺寸。DRAM单元105-c可具有凹槽架构。
在一些情况中，两个存储器类型可为分离阵列。换句话说，第一存储器阵列包括第一存储器单元，其中第一阵列的每一存储器单元包括第一类型电容器，且第二存储器阵列包括第二存储器单元，其中第二阵列的每一存储器单元包括第二类型电容器。在一些情况中，第一存储器单元可为非易失性存储器单元，且第二存储器单元可为易失性存储器单元。举例来说，存储器单元105-b可包含铁电材料，且存储器单元105-c可包含顺电材料。
在其它实例中，第一类型的存储器单元可与第二类型的存储器单元直接成对，使得一个单元用作另一单元的备份。举例来说，存储器阵列100-a可包含包括第一类型电容器的第一存储器单元类型(例如，存储器单元105-b)及包括不同于第一类型电容器的第二类型电容器的第二存储器单元类型(例如，存储器单元105-c)，其中存储器阵列100-a的至少子集包括多个存储器单元对，其中每一存储器单元对包括第一存储器单元类型的第一存储器单元及第二存储器单元类型的第二存储器单元。FeRAM单元105-b可例如用作其成对DRAM单元105-c的备份。在一些情况中，存储器阵列100-a可包含多个行及列，且存储器单元对的第二存储器单元定位于邻近于第一存储器单元的列或行中。第一类型电容器可包括铁电绝缘体，且第二类型电容器可包括顺电材料或线性电介质材料。
图5说明根据本发明的各种实施例的支持混合式存储器装置的实例存储器阵列100-b。存储器阵列100-b可为参考图1及4的存储器阵列100的实例。存储器阵列100-b包含存储器单元105-d、字线110-d及位线115-c，其可为如参考图1、2及4描述的存储器单元105、字线110及位线115的实例。存储器单元105-d包含电极505、电极505-a及存储器元件520，其中存储器元件520可为铁电材料。存储器阵列100-b还包含下电极510及选择组件515。在一些情况中，3D存储器阵列可通过将多个存储器阵列100-b堆叠于彼此上而形成。在一些情况中，两个堆叠式阵列可具有共同存取线，使得每一层级可共享字线110或位线115。如上文所描述，可通过编程存储器元件520来存储各种逻辑状态。存储器阵列100-b可同样与其它存储器架构(例如，形成于凹槽中的电容器)组合。
存储器阵列100-b可称为交叉点架构，其中柱位于字线110与位线115的交叉处。举例来说，存储器单元105-d经展示为柱结构，其中字线110-d与位线115-c交叉。柱结构可包含各种电极、选择组件515及存储器元件520，如所展示。其它配置可为可能的。
存储器阵列100-b可通过材料形成与移除的各种组合制成。举例来说，可沉积对应于字线110-d、下电极510、选择组件515、电极505-a、存储器元件520及电极505的材料的层。接着，材料可经选择性地移除以构建所要特征件，例如图5中描绘的柱结构。举例来说，可使用光刻界定特征件以图案化光致抗蚀剂，且接着，可通过例如蚀刻的技术移除材料。接着，位线115-c可例如通过沉积材料层并选择性地蚀刻以形成图5中描绘的线结构而形成。在一些情况中，可形成或沉积电绝缘区域或材料。电绝缘区域可包含氧化物或氮化物材料，例如氧化硅、氮化硅或其它电绝缘材料。
在一些情况中，选择组件515可串联连接于存储器单元105-d与至少一个导电线(例如字线110-d或位线115-c)之间。举例来说，如图5中所描绘，选择组件515可定位于电极505-a及下电极510之间；因此，选择组件515串联定位于存储器单元105-d与字线110-d之间。其它配置是可能的。举例来说，选择组件可串联定位于存储器单元105-d与位线115-c之间。选择组件可协助选择特定存储器单元105-d或可帮助防止杂散电流流过邻近选定选择存储器单元105-d的未选定存储器单元105-d。选择组件可包含电非线性组件(例如，非欧姆组件)(例如金属-绝缘体-金属(MIM)结)、双向阈值开关(OTS)或金属-半导体-金属(MSM)开关以及其它类型两端子选择装置(例如二极管)。在一些情况中，选择组件是硫属化物膜。
如上文论述，图5的存储器单元105-d可包含铁电存储器元件520，其可具有非易失性存储能力。如上文论述，DRAM单元可用作存储器阵列100-b的高速缓冲存储器以便维持存储器阵列100-b的寿命。DRAM高速缓冲存储器及存储器阵列100-b两者可定位于同一衬底或裸片上。
图6说明根据本发明的各种实施例的包含混合式存储器装置的系统。系统600包含衬底405-a，其可为参考图4的衬底405的实例。系统600包含存储器阵列100-c及100-d，其可为参考图1、4及5的存储器阵列100的实例。存储器阵列100-c可为非易失性存储器阵列，且存储器阵列100-d可为易失性存储器阵列。系统600还包含计数器605、定时器610、外部组件615及存储器控制器140-a(其可为参考图1的存储器控制器140的实例)。
存储器阵列100-c及100-d可定位于同一衬底405-a(或裸片)上，与定位于分离裸片上的每一阵列相比，其可具有增加性能。在一些情况中，存储器阵列100-c及100-d可为单个组合式存储器阵列。在图6中展示衬底405-a外的存储器控制器140-a，但在一些情况中，其可定位于衬底405-a上。此外，计数器605及定时器610可经定位以与衬底405-a分离，或可为存储器控制器140-a的部分。
存储器阵列100-c可为FeRAM阵列，即，其可含有具有铁电电容器的存储器单元。因而，存储器阵列100-c可称为FeRAM阵列100-c。FeRAM阵列100-c可由具有凹槽的存储器单元105组成。在一些情况中，FeRAM阵列100-c可包含具有柱结构(例如，如参考图4及5论述的交叉点架构)的存储器单元105。
存储器阵列100-d可为DRAM阵列，即，其可含有具有顺电电容器的存储器单元。因此，存储器阵列100-d可称为DRAM阵列100-d。DRAM阵列100-d可由具有如参考图4所论述的凹槽的存储器单元105组成。
在一些情况中，FeRAM阵列100-c可用于存储，且DRAM阵列100-d可用作FeRAM阵列100-c的高速缓冲存储器。举例来说，与DRAM阵列100-d相比，FeRAM阵列100-c可具有经改进裸片面积效率。举例来说，FeRAM阵列100-c可为交叉点阵列(例如，如图5中展示)，其中每一存储器单元占用比DRAM单元105小的裸片面积。此外，所述交叉点阵列可为三维阵列，因此，显著增加面积效率。在一些情况中，与DRAM阵列100-d相比，FeRAM阵列100-c可具有较高延时或较高激活功率，且可能有利的是，使用DRAM阵列100-d作为FeRAM阵列100-c的高速缓冲存储器。举例来说，多个存储器单元105的页或单元可在FeRAM阵列100-c与DRAM阵列100-d之间交换。因为两个阵列可在同一衬底405-a上，因此此转移可比其在分离衬底或裸片上的情况快。在一些实例中，可管理DRAM阵列100-d而无需由外部处理器或组件进行干预。举例来说，可内部管理转移作为高速缓冲存储器，但具有管理更大本地高速缓冲存储器线的能力。
在一些情况中，存储器控制器140-a可管理存储器阵列100-c及100-d。举例来说，存储器控制器140-a可接收在第一单元类型的第一存储器单元105与第二单元类型的第二存储器单元105之间转移至少一个逻辑值的指示，其中所述第一单元类型包括铁电电容器，且第二单元类型包括顺电电容器。举例来说，第一存储器单元105可为FeRAM阵列100-c的部分，且第二存储器单元105可为DRAM阵列100-d的部分。存储器控制器140-a可在第一存储器单元与第二存储器单元之间转移至少一个逻辑值。举例来说，在到FeRAM阵列100-c的写入操作中，逻辑值可首先经写入到DRAM阵列100-d。存储器控制器140-a可读取DRAM阵列100-d中的存储逻辑值，且接着将其写入到FeRAM阵列100-c。对于读取操作，存储器控制器140-a可读取存储于FeRAM阵列100-c中的逻辑值，并将其写入到DRAM阵列100-d，使得其经高速缓冲存储于DRAM阵列100-d中，其中可根据其它操作存取所述逻辑值。这些操作不限于单个存储器单元105，例如，操作可涉及多个存储器单元105或存储器页。举例来说，FeRAM阵列100-c的存储器单元的数量可大于DRAM阵列100-d的存储器单元的数量，且转移至少一个逻辑值可包含在第一存储器阵列与第二存储器阵列之间转移逻辑值的子集。
此系统对基线系统可为有益的，所述基线系统包含(例如)基于DRAM主存储器的计算平台，及硬盘驱动器(HDD)及/或NAND固态驱动器(SSD)存储装置中的任一者。在一些情况中，FeRAM阵列100-c的延时可比NAND及HDD好若干数量级，且可极大减小由于将存储器分页到存储装置/从存储装置分页存储器而引起的对存储装置的负性能影响。同一衬底405-a上的DRAM阵列100-d与FeRAM阵列100-c的组合可进一步减小那些转移对系统性能的影响(例如，如相对于时间所测量)，且还将比跨两个系统接口且通过主机存储器控制器及输入/输出(IO)集线器在分离DRAM与NAND/HDD装置之间进行那些转移的情况消耗更少电力。
在一些情况中，FeRAM阵列100-c可用作DRAM阵列100-d的备份。举例来说，如果中断到DRAM阵列100-d的电力，那么存储于DRAM阵列100-d中的数据可经转移到非易失性FeRAM阵列100-c。在此类情况中，在存储器单元105的数量方面，DRAM阵列100-d的大小可与FeRAM阵列100-c相同或小于FeRAM阵列100-c。其它相对大小可为可能的。一旦电力中断后，DRAM阵列100-d的内容或经指定部分即可经转移到FeRAM阵列100-c。因为转移包含于单个衬底405-a内，因此可减小或消除转移的电力需求(与不同一衬底或裸片上的阵列相比)，这可消除用于在此类电力中断期间将数据转移到其它裸片的其它组件，例如超级电容器。在一些情况中，常规非易失性存储方法可用于保证DRAM阵列100-d的内容在电力中断时被接受为丢失或受保护以便实现永久性存储器。
此系统可具有进一步益处。举例来说，具有DRAM及NAND存储器的非易失性双列直插存储器储器模块(NVDIMM)需要电源，所述电源经设计以在电力中断事件中在将DRAM内容转移到NAND花费的时间量内提供备份电力，且必须在那个持续时间内提供足够电力以在分离装置之间进行那些转移。在上文关于同一衬底405-a上的FeRAM阵列100-c及DRAM阵列100-d所论述的实例中，那些转移可更快且在芯片上，从而以两种方式减小电力需求。
在存储器阵列100-c与100-d之间转移数据的指示可来自外部组件615，其可表示外部硬件或软件。换句话说，转移至少一个逻辑值的指示可包含从衬底405-a外的组件接收指示。在一些情况中，在第一存储器单元与第二存储器单元之间转移至少一个逻辑值的指示可为基于主机装置遭断电。举例来说，智能电话装置可遭断电，且易失性DRAM阵列100-d的内容可经转移到非易失性FeRAM阵列100-c以保存数据。
图7A、7B及7C说明根据本发明的各种实施例的用于形成混合式存储器装置的实例过程流，其可包含处理步骤700、701、702、703、704及705。所得存储器装置可为参考图1、4及6的存储器阵列100中的存储器单元架构的实例。处理步骤700到705包含形成电介质材料710、电极材料715、掩模材料720、铁电材料725、电极材料730及顺电材料735。处理步骤700到705可在单个衬底或裸片上形成两种类型存储器单元105。所得存储器单元可为形成于凹槽中的电容器。在一些实例中，电容器可与埋入式字线110电子连通。
各种技术可用于形成图7A到7C及下文图8中展示的材料或组件。这些技术可包含例如化学汽相沉积(CVD)、有机金属汽相沉积(MOCVD)、物理汽相沉积(PVD)、溅镀沉积、原子层沉积(ALD)或分子束外延(MBE)以及其它薄膜生长技术。可使用数种技术移除材料，其可包含例如化学蚀刻(还称为“湿式蚀刻”)、等离子体蚀刻(还称为“干式蚀刻”)或化学机械平坦化。
在处理步骤700处，凹槽可经形成于电介质材料710中。在一些情况中，可形成凹槽阵列。凹槽的开口的最大尺寸可小于100nm。电介质材料710可为衬底或可为沉积于衬底上的电介质材料。可使用各种蚀刻技术形成凹槽，其可在必要时使用光掩模及光刻来界定特征。
在处理步骤701处，电极材料715可经沉积以在阵列的两个或两个以上凹槽的表面上形成第一导电材料。在一些情况中，这可对应于电容器的第一电极。可移除凹槽外部的电极材料715。接着，可形成掩模材料720以覆盖一种类型存储器单元。
在图7B中的处理步骤702处，包括铁电材料725的第一存储器元件材料可形成于阵列的第一凹槽中，其中第一存储器元件材料耦合到第一凹槽中的电极材料715。因此，存储器元件可形成于未由掩模材料720覆盖的凹槽内。铁电材料可为包括铪或锆或氧或其任一组合(例如，氧化铪或氧化锆)的化合物。
接着，可通过沉积电极材料730形成第二导电材料，电极材料730耦合到第一凹槽的第一存储器元件材料(铁电材料725)。电极材料730可为电容器的第二电极。在处理步骤703处，掩模材料720可经移除以暴露先前遮蔽的凹槽。
在图7C中的处理步骤704处，第二掩模材料720可经形成以覆盖先前形成的具有铁电材料725的电容器。接着，包括顺电材料735的第二存储器元件材料可形成于阵列的第二凹槽中，其中第二存储器元件材料耦合到第二凹槽中的第一导电材料(电极材料715)。接着例如通过沉积电极材料730形成耦合到第二凹槽的第二存储器元件材料的第三导电材料。
在处理步骤705处，可移除第二掩模材料720。所得结构是两种存储器单元类型：顺电存储器单元及铁电存储器单元。尽管展示为靠近彼此，但存储器单元类型无需靠近彼此。掩模材料720可经适当图案化以在处理期间遮蔽掉存储器阵列的任一部分。因此，铁电存储器单元可形成于存储器阵列的一个部分中，且顺电存储器单元可形成于另一部分中。
图8说明根据本发明的各种实施例的用于形成混合式存储器装置的实例过程800。所得存储器装置可为参考图1、4、5及6的存储器阵列100中的存储器单元架构的实例。过程800包含形成电介质材料805、电极材料810、电极材料815、顺电材料820、铁电材料825、选择组件材料830、字线材料835、位线材料840及电介质材料845。过程800可在单个衬底或裸片上形成两种类型存储器单元105。一种类型可为凹槽，如图7中所论述，且另一类型可为交叉点结构，如图5中所论述。
过程800可包含在凹槽中形成顺电存储器单元，如参考图7所论述。举例来说，凹槽可形成于电介质材料805中。电介质材料805可为衬底或可为沉积于衬底上的电介质材料。可使用各种蚀刻技术形成凹槽，其可使用光掩模及光刻来界定特征。电极材料715可经沉积以构建电容器的第一电极。可移除凹槽外部的电极材料715。顺电材料820可经沉积以在凹槽内的电极材料715上形成膜。接着，电极材料815可经沉积以形成电容器的第二电极。
过程800可包含形成铁电交叉点阵列。多种方法可用于形成交叉点阵列。可通过将材料沉积于衬底上(例如，通过沉积材料层)而形成材料的堆叠。例如，可沉积对应于字线材料835、电极材料810、选择组件830、电极材料810、铁电材料825及电极材料810的层。堆叠可经蚀刻以在一个方向上构建沟道。可使用适当掩模界定经蚀刻沟道。沟道可使用电介质质845填充。接着，位线材料840可形成于所得结构的顶部上。接着，第二蚀刻步骤可形成柱结构。举例来说，通过在大体上垂直于第一集合的方向上蚀刻沟道的第二集合。类似地，可使用适当掩模界定经蚀刻沟道的第二集合。
因此，过程800可包含：在衬底上形成第一存储器阵列，第一存储器阵列包括凹入式顺电电容器；及在所述衬底上形成第二存储器阵列，第二存储器阵列包括多个柱，其中多个柱中的每一者包括铁电电容器。
图9展示根据本发明的各种实施例的支持混合式存储器装置的存储器阵列100-e的框图900。存储器阵列100-e可称为电子存储器设备，且包含存储器控制器140-b及存储器单元105-e及105-f，其可为参考图1到6描述的存储器控制器140及存储器单元105的实例。存储器控制器140-b可包含偏压组件910及时序组件915，且可如图1到6中所描述那样操作存储器阵列100-e。存储器控制器140-b可与字线110-e、数字线115-d、感测组件125-b及板线210-b电子连通，其可为参考图1、2、4或5描述的字线110、数字线115、感测组件125及板线210的实例。存储器阵列100-e还可包含参考组件920及锁存器925。存储器阵列100-e的组件可与彼此电子连通，且可执行参考图1到6描述的功能。在一些情况中，参考组件920、感测组件125-b及锁存器925可为存储器控制器140-b的组件。存储器单元105-e可为非易失性存储器单元，例如，FeRAM单元，且存储器单元105-f可为易失性存储器单元，例如，DRAM单元。存储器单元105-e及105-f可与彼此电子连通。
存储器控制器140-b可经配置以通过将电压施加到那些各种节点来激活字线110-e、板210-b或数字线115-d。举例来说，偏压组件910可经配置以施加电压以操作存储器单元105-e或105-f以如上文所描述那样读取或写入存储器单元105-e或105-f。在一些情况中，存储器控制器140-b可包含行解码器、列解码器、或两者，如参考图1所描述。这可使得存储器控制器140-b能够存取一或多个存储器单元105。偏压组件910还可将电压电势提供到参考组件920以便针对感测组件125-b生成参考信号。另外，偏压组件910可提供电压电势以供感测组件125-b的操作。
在一些情况中，存储器控制器140-b可使用时序组件915执行其操作。举例来说，时序组件915可控制各种字线选择或板偏压的时序，包含用于切换的时序及施加电压以执行存储器功能的时序，例如本文中论述的读取及写入。在一些情况中，时序组件915可控制偏压组件910的操作。
参考组件920可包含针对感测组件125-b生成参考信号的各种组件。参考组件920可包含经配置以产生参考信号的电路。在一些情况中，参考组件920可为其它铁电存储器单元105。在一些实例中，参考组件920可经配置以输出具有值的介于两个感测电压之间的电压，如参考图3所描述。或者，参考组件920可经设计以输出虚拟接地电压(即，大约0V)。
感测组件125-b可比较(通过数字线115-d)来自存储器单元105-e或105-f的信号与来自参考组件920的参考信号。一旦确定逻辑状态后，感测组件即可将输出存储于锁存器925中，其中可根据存储器阵列100-e是其部分的电子装置的操作来使用输出。
在一些情况中，存储器控制器140-e可接收在存储器单元105-e、存储器105-f之间转移至少一个逻辑值的指示。举例来说，在到存储器单元105-f的写入操作中，逻辑值可首先经写入到存储器单元105-e。存储器控制器140-b可读取存储器单元105-e中的存储逻辑值，且接着将其写入到存储器单元105-f。对于读取操作，存储器控制器140-可读取存储器单元105-f存储的逻辑值，并将其写入到存储器单元105-e，使得其经高速缓冲存储于存储器单元105-e中，其中可根据其它操作存取逻辑值。这些操作不限于单个存储器单元105，例如，操作可涉及多个存储器单元105或存储器页。
图10说明根据本发明的各种实施例的支持混合式存储器装置的系统1000。系统1000包含装置1005，其可为或包含印刷电路板以连接或以物理方式支持各种组件。装置1005包含存储器阵列100-f，其可为参考图1、4、5、6及9描述的存储器阵列100的实例。存储器阵列100-f可含有存储器控制器140-c及存储器单元105-g，其可为参考图1、6及9描述的存储器控制器140及参考图1、2、4、5、6及9描述的存储器单元105的实例。装置1005还可包含处理器1010、BIOS组件1015、外围组件1020及输入/输出控制组件1025。装置1005的组件可通过总线1030与彼此电子连通。存储器阵列100-f可包含易失性及非易失性存储器单元105两者。
处理器1010可经配置以通过存储器控制器140-c操作存储器阵列100-f。在一些情况中，处理器1010可执行参考图1、6及9描述的存储器控制器140的功能。在其它情况中，存储器控制器140-c可经集成到处理器1010中。处理器1010可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑设备、离散门或晶体管逻辑、离散硬件组件，或其可为这些类型的组件的组合，且处理器1010可执行本文中描述的各种功能，包含在存储器单元105之间转移逻辑值。处理器1010可例如经配置以执行存储于存储器阵列100-f中的计算机可读指令以致使装置1005执行各种功能或任务。
BIOS组件1015可为软件组件，其包含操作为固件的基本输入/输出系统(BIOS)，其可初始化及运行系统1000的各种硬件组件。BIOS组件1015还可管理处理器1010与各种组件(例如，外围组件1020、输入/输出控制组件1025等等)之间的数据流。BIOS组件1015可包含存储于只读存储器(ROM)、快闪存储器或任一其它非易失性存储器中的程序或软件。
外围组件1020可为任一输入或输出装置，或此类装置的接口，其经集成到装置1005中。实例可包含磁盘控制器、声音控制器、图形控制器、以太网络控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口或外围卡槽，例如外围组件互连件(PCI)或加速图形端口(AGP)槽。
输入/输出控制组件1025可管理处理器1010与外围组件1020、输入设备1035或输出装置1040之间的数据通信。输入/输出控制组件1025还可管理未集成到装置1005中的外围设备。在一些情况中，输入/输出控制组件1025可表示到外部外围设备的物理连接或端口。
输入1035可表示装置1005外的将输入提供到装置1005或其组件的装置或信号。这可包含用户接口或与其它装置的接口或其它装置之间的接口。在一些情况中，输入1035可为外围设备，其经由外围组件1020与装置1005介接，或由输入/输出控制组件1025管理。
输出1040可表示装置1005外的经配置以从装置1005或其组件中的任一者接收输出的装置或信号。输出1040的实例可包含显示器、音频扬声器、打印装置、另一处理器或印刷电路板等等。在一些情况中，输出1040可为外围设备，其经由外围组件1020与装置1005介接或可由输入/输出控制组件1025管理。
存储器控制器140-c的组件、装置1005及存储器阵列100-f可由经设计以实施其功能的电路组成。这可包含各种电路元件，例如，导电线、晶体管、电容器、电感器、电阻器、放大器或经配置以实施本文所描述的功能其它作用或非作用元件。
图11展示说明根据本发明的各种实施例的用于操作混合式存储器装置的方法1100的流程图。方法1100的操作可由存储器阵列100实施，如参考图1到6、9及10所描述。举例来说，方法1100的操作可由存储器控制器140实施，如参考图1、6、9及10所描述。在一些实例中，存储器控制器140可执行一组代码以控制存储器阵列100的功能元件执行下文描述的功能。另外或替代地，存储器控制器140可使用专用硬件执行下文描述的功能。
在框1105处，方法可包含接收第一存储器单元的读取请求，所述第一存储器单元包括铁电电容器，如参考图1、4、6及9所描述。在某些实例中，框1105的操作可由存储器控制器140执行或促进，如参考图1、6、9及10所描述。
在框1110处，方法可包含将数据从第一存储器单元转移到第二存储器单元，所述第二存储器单元包括顺电电容器，其中所述数据至少部分基于接收第一存储器单元的读取请求而从第一存储器单元转移到第二存储器单元，如参考图1、4、6及9所描述。在某些实例中，框1110的操作可由存储器控制器140执行或促进，如参考图1、6、9及10所描述。在一些情况中，可执行框1110的操作而无需来自主机处理器1010的干预，如参考图10所描述。
在框1115处，方法可包含至少部分基于将数据从第一存储器单元转移到第二存储器单元而将第一存储器单元的读取尝试引导到第二存储器单元，如参考图1、4、6及9所描述。在某些实例中，框1115的操作可由存储器控制器140执行或促进，如参考图1、6、9及10所描述。
在一些情况中，方法可包含：接收第三存储器单元的读取请求，第三存储器单元包括第二铁电电容器；将数据从第三存储器单元转移到第四存储器单元，第四存储器单元包括第二顺电电容器，其中所述数据至少部分基于接收第三存储器单元的读取请求从第三存储器单元转移到第四存储器单元；及至少部分基于将数据从第三存储器单元转移到第四存储器单元将第三存储器单元的读取尝试引导到第四存储器单元。在一些情况中，第一存储器单元包括多个铁电存储器单元，且第二存储器单元包括多个顺电存储器单元。
方法1100的存储器单元105可包含交叉点阵列架构的凹槽或柱。凹槽可具有大小小于100nm的开口。铁电电容器可包含由铪或锆或氧或其任一组合(例如氧化铪或氧化锆)制成的材料。
图12展示说明根据本发明的各种实施例的用于操作混合式存储器装置的方法1200的流程图。方法1200的操作可由存储器阵列100实施，如参考图1到6、9及10所描述。举例来说，方法1200的操作可由存储器控制器140实施，如参考图1、6、9及10所描述。在一些实例中，存储器控制器140可执行一组代码以控制存储器阵列100的功能元件执行下文描述的功能。另外或替代地，存储器控制器140可使用专用硬件执行下文描述的功能。
在框1205处，方法可包含确定第一存储器单元的存取操作的数目超过阈值，所述第一存储器单元包括铁电电容器，如参考图1、4、6及9所描述。在一些实例中，方法可包含对存取操作的数目计数及确定存取操作的计数数目达到或超过阈值。在其它实例中，方法可包含确定存取操作的速率达到或超过阈值速率。在某些实例中，框1205的操作可由存储器控制器140执行或促进，如参考图1、6、9及10所描述(计数器605或定时器610，如参考图6所描述)。
在框1210处，方法可包含将数据从第一存储器单元转移到第二存储器单元，所述第二存储器单元包括顺电电容器，其中所述数据至少部分基于确定第一存储器单元的存取操作的数目超过阈值而从第一存储器单元转移到第二存储器单元，如参考图1、4、6及9所描述。在某些实例中，框1210的操作可由存储器控制器140执行或促进，如参考图1、6、9及10所描述。在一些情况中，可执行框1210的操作而无需来自主机处理器1010的干预，如参考图10所描述。
在框1215处，方法可包含基于将数据从第一存储器单元转移到第二存储器单元将第一存储器单元的存取尝试引导到第二存储器单元，如参考图1、4、6及9所描述。在某些实例中，框1215的操作可由存储器控制器140执行或促进，如参考图1、6、9及10所描述。
图13展示说明根据本发明的各种实施例的用于操作混合式存储器装置的方法1300的流程图。方法1300的操作可由存储器阵列100实施，如参考图1到6、9及10所描述。举例来说，方法1300的操作可由存储器控制器140实施，如参考图1、6、9及10所描述。在一些实例中，存储器控制器140可执行一组代码以控制存储器阵列100的功能元件执行下文描述的功能。另外或替代地，存储器控制器140可使用专用硬件执行下文描述的功能。
在框1305处，方法可包含在控制器处接收将至少一个逻辑值从第一单元类型的第一存储器单元转移到第二单元类型的第二存储器单元或从第二类型的第二存储器单元转移到第一的第一存储器单元的指示，其中第一单元类型包括铁电电容器，且第二单元类型包括顺电或线性电介质电容器，如参考图1、4、6及9所描述。举例来说，可确定铁电存储器单元的逻辑值，且可向具有顺电电容器的存储器单元写入所述值以便针对铁电存储器单元提供某一冗余或从铁电存储器单元卸除。类似地，可确定具有顺电电容器的存储器单元的逻辑值，且可向铁电存储器单元写入所述值以便针对具有顺电电容器的存储器单元提供某一冗余或从所述存储器单元卸除。因此，所述方法可包含在第一单元类型的第一存储器单元与第二单元类型的第二存储器单元之间转移至少一个逻辑值的指示，其中第一单元类型包括铁电电容器，且第二单元类型包括顺电或线性电介质电容器。在一些实例中，可从衬底外的组件接收指示。在某些实例中，框1305的操作可由存储器控制器140执行或促进，如参考图1、6、9及10所描述。
在框1310处，方法可包含在第一存储器单元与第二存储器单元之间转移至少一个逻辑值，其中衬底包括第一存储器单元及第二存储器单元，如参考图1、4、6及9所描述。转移至少一个逻辑值可包含读取存储于第一存储器单元中的至少一个逻辑值及将至少一个逻辑值写入到第二存储器单元。或者，转移至少一个逻辑值可包含读取存储于第二存储器单元中的至少一个逻辑值及将至少一个逻辑值写入到第一存储器单元。在某些实例中，框1310的操作可由存储器控制器140执行或促进，如参考图1、6、9及10所描述。
在所述方法的一些实例中，衬底可具有存储器阵列，其包含第一存储器单元及第二存储器单元。或者，衬底可具有包括第一单元类型的存储器单元的第一存储器阵列及包括第二单元类型的存储器单元的第二存储器阵列。在一些情况中，第一单元类型包括非易失性存储器单元，且第二单元类型包括易失性存储器单元。在其它情况中，第一单元类型包括易失性存储器单元，且第二单元类型包括非易失性存储器单元。
方法1300的存储器单元105可包含交叉点阵列架构的凹槽或柱。凹槽可具有大小小于100nm的开口。铁电电容器可包含由铪或锆或氧或其任一组合(例如，氧化铪或氧化锆)制成的材料。
在一些实例中，第一存储器阵列的存储器单元的数量可大于第二存储器阵列的存储器单元的数量，且转移至少一个逻辑值包含在第一存储器阵列与第二存储器阵列之间转移逻辑值的子集。在另一实例中，第一存储器阵列的存储器单元的数量可小于或等于第二存储器阵列的存储器单元的数量，且转移至少一个逻辑值可包含至少部分基于第二存储器阵列的电力中断将存储于第二存储器阵列中的所有逻辑值都转移到第一存储器阵列。
在所述方法的一些实例中，在第一存储器单元与第二存储器单元之间转移至少一个逻辑值是基于包括所述存储器装置的装置遭断电。
图14展示说明根据本发明的各种实施例的形成混合式存储器装置的方法1400的流程图。形成方法可包含参考图7及8所描述的方法。举例来说，可通过材料沉积与移除的各种组合形成材料或组件。在一些情况中，材料形成或移除可包含未明确标示的一或多个光刻步骤。
在框1405处，方法可包含在衬底中形成凹槽阵列，如参考图7所描述。在一些实例中，所述阵列的每一凹槽的开口的最大尺寸小于100纳米。
在框1410处，方法可包含在所述阵列的两个或两个以上凹槽的表面上形成第一导电材料，如参考图7所描述。
在框1415处，方法可包含在所述阵列的第一凹槽中形成包括铁电材料的第一存储器元件材料，其中所述第一存储器元件材料耦合到第一凹槽中的第一导电材料，如参考图7所描述。在一些实例中，铁电材料可为包括铪或锆或氧或其任一组合(例如，氧化铪或氧化锆)的化合物。
在框1420处，方法可包含在所述阵列的第二凹槽中形成包括顺电材料的第二存储器元件材料，其中所述第二存储器元件材料耦合到第二凹槽中的第一导电材料，如参考图7所描述。
所述方法还可包含形成耦合到第一凹槽的第一存储器元件材料的第二导电材料及形成耦合到第二凹槽的第二存储器元件材料的第三导电材料。
图15展示说明根据本发明的各种实施例的形成混合式存储器装置的方法1500的流程图。形成方法可包含参考图7及8所描述的方法。举例来说，可通过材料沉积与移除的各种组合形成材料或组件。在一些情况中，材料形成或移除可包含未明确标示的一或多个光刻步骤。
在框1505处，方法可包含在衬底上形成第一存储器阵列，所述第一存储器阵列包括凹入式顺电电容器，如参考图8所描述。在一些实例中，凹入式顺电电容器包括衬底中的凹槽，其中所述阵列的每一凹槽的开口的最大尺寸小于100纳米。
在框1510处，方法可包含在衬底上形成第二存储器阵列，所述第二存储器阵列包括多个柱，其中所述多个柱中的每一者包括铁电电容器，如参考图8所描述。
因此，可针对形成及操作混合式存储器装置提供方法1100、1200、1300、1400及1500。应注意，方法1100、1200、1300、1400及1500描述可能实施方案，且操作及步骤可经重新布置或以其它方式经修改使得其它实施方案是可能的。在一些实例中，来自方法1100、1200、1300、1400及1500中的两者或两者以上的特征可经组合。
本文中的描述提供实例，且不限于权利要求书中阐述的范围、适用性或实例。可在不脱离本发明的范围的情况下论述的元件的功能及布置中做出改变。各种实例可视情况省略、替代或加入各种过程或组件。此外，关于一些实例描述的特征可经组合于其它实例中。
本文结合附图阐述的描述描述了实例配置，且不表示可经实施或在权利要求书的范围内的所有实例。如本文使用的术语“实例”、“示范性”及“实施例”意味着“用作实例、例子或说明”，且非“优选”或“较其它实例有利”。出于提供理解所描述的技术的目的，详细描述包含具体细节。然而，这些技术可无需这些具体细节而实践。在一些例子中，展示呈框图形式的熟知结构及装置以便避免使所描述实例的概念模糊。
在附图中，类似组件或特征可具有相同参考标记。此外，同一类型的各种组件可通过在参考标记之后加上短划线及区分于类似组件当中的第二标记来区分。当第一参考标记用于说明书中时，描述可适用于具有同参考标记的类似组件中的任一者，不论第二参考标记为何。
本文描述的信息及信号可使用多种不同科技及技术中的任一者来表示。举例来说，可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或粒子、光场或粒子或其任一组合来表示。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员应理解，信号可表示信号的总线，其中所述总线可具有多种位宽度。
如本文所使用，术语“虚拟接地”是指经保持于大约零伏特(0V)然非直接与接地连接的电压的电路的节点。因此，虚拟接地的电压可临时波动且在平稳状态下返回到大约0V。虚拟接地可使用各种电子电路元件来实施，例如由运算放大器及电阻器组成的分压器。其它实施方案也是可能的。“虚拟接地”或“经虚拟接地”意味着连接到大约0V。
术语“电子连通”是指支持组件之间的电子流的组件之间的关系。这可包含组件之间的直接连接，或可包含中间组件。电子连通中的组件可主动地交换电子或信号(例如，在通电电路中)，或可非主动地交换电子或信号(例如，在断开电路中)，但一旦电路通电后，即可经配置及可操作以交换电子或信号。通过实例，经由开关(例如，晶体管)以物理方式连接的两个组件电子连通，无论开关的状态为何(即，断开或闭合)。
本文论述的包含存储器阵列100的装置可形成于半导体衬底上，例如硅、锗、硅-锗合金、砷化镓、氮化镓等等。在一些情况中，衬底是半导体晶片。在其它情况中，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)、或另一衬底上的半导体材料的外延层。衬底或衬底的子区域的导电性可通过使用包含(但不限于)磷、硼或砷的各种化学物种进行掺杂来控制。可在衬底的初始形成或生长期间通过离子植入或通过任一其它掺杂方法执行掺杂。
本文论述的晶体管或若干晶体管可表示场效应晶体管(FET)，且包括包含源极、漏极与栅极的三端子装置。所述端子可通过导电材料(例如，金属)连接到其它电子元件。源极及漏极可为导电的，且可包括重掺杂(例如，再生)半导体区域。源极及漏极可由轻掺杂半导体区域或沟道分离。如果沟道是n型(即，主要载子是电子)，那么FET可称为n型FET。如果沟道是p型(即，主要载子是空穴)，那么FET可称为p型FET。沟道可由绝缘栅极氧化物覆盖。沟道导电性可通过将电压施加到栅极来控制。举例来说，分别将正电压或负电压施加到n型FET或p型FET可导致沟道变成导电的。晶体管可在大于或等于晶体管的阈值电压的电压经施加到晶体管栅极时“接通”或“经激活”。晶体管可在小于晶体管的阈值电压的电压经施加到晶体管栅极时“断开”或“经撤销激活”。
结合本文中的本发明描述的各种说明性框、组件及模块可使用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文描述的功能的任一组合来实施或执行。通用处理器可为微处理器，但在替代实施例中，处理器可为任一常规处理器、控制器、微控制器或状态机。处理器还可经实施为计算装置的组合(例如，DSP与微处理器、多个微处理器、一或多个微处理器连同DSP核心、或任一其它此配置的组合)。
本文描述的功能可经实施于由硬件、由处理器执行的软件、固件或其任一组合中。如果经实施于由处理器执行的软件中，那么功能可经存储于计算机可读媒体上的一或多个指令或代码上或通过一或多个指令传输。其它实例及实施方案在本发明及所附权利要求书的范围内。举例来说，由于软件的性质，上文描述的功能可使用由处理器执行的软件、硬件、固件、硬接线或这些事物中的任何者的组合来实施。实施功能的特征还可以物理方式定位于各种位置处，包含经分布使得功能的部分经实施于不同物理位置处。此外，如本文所使用，包含权利要求书中，如术语列表(例如，以词组为(例如“…中的至少一者”或“…中的一或多者”)为序的术语列表)中使用的“或”指示包含列表，使得例如A、B或C中的至少一者的列表意味着A或B或C、或AB或AC或BC、或ABC(即，A及B及C)。
计算机可读媒体包含非暂时性计算机存储媒体与包含促进计算机过程从一个地方转移到另一地方的任一媒体的通信媒体两者。非暂时性存储媒体可为可由通用或专用计算机存取的任一可用媒体。通过实例，且非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、磁盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置、或可用于实施或存储呈指令或数据结构的形式的所要程序代码构件且可由通用或专用计算机或通用或专用处理器存取的任一其它非暂时性媒体。
此外，任一连接适当地称为计算机可读媒体。举例来说，如果软件使用同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或无线技术(例如红外、无线电及微波)从网站、服务器或其它远程源传输，那么同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或无线技术(例如红外线、无线电及微波)包含于媒体的定义中。如本文所使用的磁盘及光盘包含CD、激光盘、光盘、数字多功能光盘(DVD)、软盘及蓝光光盘，其中磁盘通常以磁方式再生数据，而光盘使用激光以光方式再生数据。上述事物的组合还包含于计算机可读媒体的范围内。
提供本文中的描述以使所属领域的技术人员制造或使用本发明。所属领域的技术人员将容易地明白对本发明的各种修改，且本文定义的一般原理可应用到其它变型，而不脱离本发明的范围。因此，本发明不限于本文描述的实例及设计，但要符合与本文揭示的原理及新颖特征一致的最广泛范围。

Claims (36)

1.一种存储器设备，其包括：
衬底；
第一存储器单元，其形成于定位于所述衬底上的第一凹槽中，且所述第一存储器单元包括第一类型电容器；及
第二存储器单元，其形成于定位于所述衬底上的第二凹槽中，所述第二存储器单元包括不同于所述第一类型电容器的第二类型电容器。
2.根据权利要求1所述的存储器设备，其中所述第一存储器单元是非易失性存储器单元，且所述第二存储器单元是易失性存储器单元。
3.根据权利要求1所述的存储器设备，其中所述第一类型电容器包括铁电绝缘体。
4.根据权利要求3所述的存储器设备，其中所述铁电绝缘体包括化合物，所述化合物包括铪、锆、或氧、或其任一组合。
5.根据权利要求1所述的存储器设备，其中所述第二类型电容器包括具有顺电材料的电容器。
6.根据权利要求1所述的存储器设备，其中所述第一存储器单元或所述第二存储器单元中的至少一者与埋入式字线电子连通。
7.根据权利要求1所述的存储器设备，其中所述第一凹槽及所述第二凹槽的开口的最大尺寸小于100纳米。
8.根据权利要求1所述的存储器设备，其中所述第一凹槽或所述第二凹槽形成于定位于所述衬底上的电介质材料中。
9.根据权利要求1所述的存储器设备，其中所述第一存储器单元及所述第二存储器单元各自包括不同阵列的存储器单元。
10.根据权利要求1所述的存储器设备，其中所述第一存储器单元及所述第二存储器单元各自包括同一阵列的存储器单元。
11.根据权利要求10所述的存储器设备，其中所述阵列包括存储器单元的多个行及存储器单元的多个列，其中所述多个行中的每一行或所述多个列中的每一列包括共同存取线，且其中所述多个行中的至少一个行或所述多个列中的至少一个列包括包含所述第二类型电容器的存储器单元，且所述多个行中的行的剩余部分或所述多个列中的列的剩余部分包括包含所述第一类型电容器的存储器单元。
12.根据权利要求10所述的存储器设备，其中：
所述阵列包括存储器单元的多个行及存储器单元的多个列；
所述多个行中的每一行包括共同存取线，且所述多个列中的每一列包括共同数字线；
所述多个行中的至少一个行及所述多个列中的至少一个列包含存储器单元，所述存储器单元包括所述第二类型电容器；且
所述多个行中的行的剩余部分或所述多个列中的列的剩余部分或两者包含存储器单元，所述存储器单元包括所述第一类型电容器。
13.根据权利要求1所述的存储器设备，其进一步包括：
第一存储器阵列，其包含所述第一存储器单元，其中所述第一阵列的每一存储器单元包括所述第一类型电容器；及
第二存储器阵列，其包含所述第二存储器单元，其中所述第二阵列的每一存储器单元包括所述第二类型电容器。
14.一种存储器设备，其包括：
第一存储器单元类型，其包括第一类型电容器；
第二存储器单元类型，其包括不同于所述第一类型电容器的第二类型电容器；及
存储器阵列，其中所述存储器阵列的至少子集包括多个存储器单元对，且其中每一存储器单元对包括所述第一存储器单元类型的第一存储器单元及所述第二存储器单元类型的第二存储器单元。
15.根据权利要求14所述的存储器设备，其中：
所述存储器阵列包括存储器单元的多个行及存储器单元的多个列；
所述多个行中的每一行包括共同存取线，且所述多个列中的每一列包括共同数字线；且
所述存储器单元对的所述第二存储器单元定位于邻近于所述第一存储器单元的列或行中。
16.根据权利要求14所述的存储器设备，其中所述第一类型电容器包括具有铁电材料，且所述第二类型电容器包括顺电材料。
17.根据权利要求14所述的存储器设备，其中所述第一存储器单元类型包括柱，且其中所述第二存储器单元包括凹槽。
18.一种操作存储器装置的方法，其包括：
接收包括铁电电容器的第一存储器单元的读取请求；
将数据从所述第一存储器单元转移到第二存储器单元，所述第二存储器单元包括顺电电容器，其中所述数据至少部分基于所述第一存储器单元的所述读取请求从第一存储器单元转移到所述第二存储器单元；及
至少部分基于将所述数据从所述第一存储器单元转移到所述第二存储器单元将所述第一存储器单元的读取尝试引导到所述第二存储器单元。
19.根据权利要求18所述的方法，其进一步包括：
接收包括第二铁电电容器的第三存储器单元的读取请求；
将数据从所述第三存储器单元转移到第四存储器单元，所述第四存储器单元包括第二顺电电容器，其中所述数据至少部分基于接收所述第三存储器单元的所述读取请求从第三存储器单元转移到所述第四存储器单元；及
至少部分基于将所述数据从所述第三存储器单元转移到所述第四存储器单元将所述第三存储器单元的读取尝试引导到所述第四存储器单元。
20.根据权利要求18所述的方法，其中所述第一存储器单元包括多个铁电存储器单元，且其中所述第二存储器单元包括多个顺电存储器单元。
21.一种操作存储器装置的方法，其包括：
确定包括铁电电容器的第一存储器单元的存取操作的数目超过阈值；
将数据从所述第一存储器单元转移到第二存储器单元，所述第二存储器单元包括顺电电容器，其中所述数据至少部分基于所述第一存储器单元的存取操作的所述数目超过所述阈值的所述确定而从所述第一存储器单元转移到所述第二存储器单元；及
至少部分基于将所述数据从所述第一存储器单元转移到所述第二存储器单元将所述第一存储器单元的存取尝试引导到所述第二存储器单元。
22.根据权利要求21所述的方法，其中确定所述第一存储器单元的存取操作的所述数目超过所述阈值包括：
对存取操作的所述数目进行计数；及
确定存取操作的所述数目超过所述阈值。
23.根据权利要求21所述的方法，其中确定所述第一存储器单元的存取操作的所述数目超过所述阈值包括：
确定存取操作的速率超过阈值速率。
24.一种操作存储器装置的方法，其包括：
在控制器处接收在第一单元类型的第一存储器单元与第二单元类型的第二存储器单元之间转移至少一个逻辑值的指示，其中所述第一单元类型包括铁电电容器，且所述第二单元类型包括顺电电容器；
在所述第一存储器单元与所述第二存储器单元之间转移所述至少一个逻辑值；且
其中衬底包括所述第一存储器单元及所述第二存储器单元。
25.根据权利要求24所述的方法，其中接收转移所述至少一个逻辑值的所述指示包括：
从所述衬底外的组件接收所述指示。
26.根据权利要求24的方法，其中转移所述至少一个逻辑值进一步包括：
读取存储于所述第一存储器单元中的所述至少一个逻辑值；及
将所述至少一个逻辑值写入到所述第二存储器单元。
27.根据权利要求24所述的方法，其中转移所述至少一个逻辑值进一步包括：
读取存储于所述第二存储器单元中的所述至少一个逻辑值；及
将所述至少一个逻辑值写入到所述第一存储器单元。
28.根据权利要求24所述的方法，其中所述衬底包括存储器阵列，所述存储器阵列包含所述第一存储器单元及所述第二存储器单元。
29.根据权利要求24所述的方法，其中所述衬底包括包含所述第一单元类型的存储器单元的第一存储器阵列及包含所述第二单元类型的存储器单元的第二存储器阵列。
30.根据权利要求29所述的方法，其中所述第一存储器阵列的存储器单元的数量大于所述第二存储器阵列的存储器单元的数量，且其中转移所述至少一个逻辑值包括：
在所述第一存储器阵列与所述第二存储器阵列之间转移逻辑值的子集。
31.根据权利要求29所述的方法，其中所述第一存储器阵列的存储器单元的数量小于或等于所述第二存储器阵列的存储器单元的数量，且其中转移所述至少一个逻辑值包括：
至少部分基于所述第二存储器阵列的电力中断将存储于所述第二存储器阵列中的逻辑值转移到所述第一存储器阵列。
32.根据权利要求24所述的方法，其中在所述第一存储器单元与所述第二存储器单元之间转移所述至少一个逻辑值的所述指示是至少部分基于包括所述存储器装置的装置遭断电。
33.根据权利要求24所述的方法，其中所述第一单元类型包括非易失性存储器单元，且所述第二单元类型包括易失性存储器单元。
34.一种形成存储器设备的方法，其包括：
在衬底中形成凹槽的阵列；
在所述阵列的两个或两个以上凹槽的表面上形成第一导电材料；
在所述阵列的第一凹槽中形成包括铁电材料的第一存储器元件材料，其中所述第一存储器元件材料耦合到所述第一凹槽中的所述第一导电材料；及
在所述阵列的第二凹槽中形成包括顺电材料的第二存储器元件材料，其中所述第二存储器元件材料耦合到所述第二凹槽中的所述第一导电材料。
35.根据权利要求34所述的方法，其进一步包括：
形成耦合到所述第一凹槽的所述第一存储器元件材料的第二导电材料；及
形成耦合到所述第二凹槽的所述第二存储器元件材料的第三导电材料。
36.一种形成存储器设备的方法，其包括：
在衬底上形成第一存储器阵列，所述第一存储器阵列包括凹入式顺电电容器；及
在所述衬底上形成第二存储器阵列，所述第二存储器阵列包括多个柱，其中所述多个柱中的每一者包括铁电电容器。
CN201780052714.9A 2016-08-31 2017-08-21 混合式存储器装置 Pending CN109643714A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/252,886 US10282108B2 (en) 2016-08-31 2016-08-31 Hybrid memory device using different types of capacitors
US15/252,886 2016-08-31
PCT/US2017/047787 WO2018044607A1 (en) 2016-08-31 2017-08-21 A hybrid memory device

Publications (1)

Publication Number Publication Date
CN109643714A true CN109643714A (zh) 2019-04-16

Family

ID=61242593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780052714.9A Pending CN109643714A (zh) 2016-08-31 2017-08-21 混合式存储器装置

Country Status (8)

Country Link
US (3) US10282108B2 (zh)
EP (1) EP3507833A4 (zh)
JP (1) JP7022114B2 (zh)
KR (1) KR102184656B1 (zh)
CN (1) CN109643714A (zh)
SG (1) SG11201900816TA (zh)
TW (3) TWI775315B (zh)
WO (1) WO2018044607A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113312207A (zh) * 2021-05-07 2021-08-27 埃森智能科技（深圳）有限公司 一种采用铁电存储器的数据存储方法及其可编程逻辑控制器

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
US10403389B2 (en) * 2016-06-16 2019-09-03 Micron Technology, Inc. Array plate short repair
US9941021B2 (en) 2016-06-16 2018-04-10 Micron Technology, Inc. Plate defect mitigation techniques
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US10535413B2 (en) * 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US10679687B2 (en) * 2017-08-22 2020-06-09 Micron Technology, Inc. Memory cells and arrays of memory cells
US10446502B2 (en) 2017-08-30 2019-10-15 Micron, Technology, Inc. Apparatuses and methods for shielded memory architecture
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library
US10528283B2 (en) * 2018-01-23 2020-01-07 Dell Products, Lp System and method to provide persistent storage class memory using NVDIMM-N with an NVDIMM-P footprint
US10446200B2 (en) * 2018-03-19 2019-10-15 Micron Technology, Inc. Memory device with configurable input/output interface
US10991411B2 (en) 2018-08-17 2021-04-27 Micron Technology, Inc. Method and apparatuses for performing a voltage adjustment operation on a section of memory cells based on a quantity of access operations
US10431281B1 (en) * 2018-08-17 2019-10-01 Micron Technology, Inc. Access schemes for section-based data protection in a memory device
CN109741777A (zh) * 2018-12-28 2019-05-10 上海新储集成电路有限公司 一种提高速度和保持数据时间的存储器
US20200212055A1 (en) * 2018-12-28 2020-07-02 Intel Corporation Integration scheme for ferroelectric memory with a deep trench structure
KR102645021B1 (ko) 2019-03-06 2024-03-06 삼성전자주식회사 반도체 장치
US11769789B2 (en) * 2019-03-28 2023-09-26 Intel Corporation MFM capacitor with multilayered oxides and metals and processes for forming such
US10763212B1 (en) * 2019-04-18 2020-09-01 Nanya Technology Corporation Semiconductor structure
KR20200139858A (ko) 2019-06-04 2020-12-15 삼성전자주식회사 메모리 장치
CN112151526A (zh) * 2019-06-28 2020-12-29 西部数据技术公司 包括高速异质集成控制器和高速缓存的半导体设备
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
TWI763266B (zh) * 2020-01-24 2022-05-01 台灣積體電路製造股份有限公司 記憶體裝置、資料處理裝置及資料處理方法
US11908505B2 (en) 2020-01-24 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric FET-based content addressable memory
US11232838B2 (en) 2020-01-24 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric FET-based content addressable memory
JP2022128296A (ja) * 2021-02-22 2022-09-01 ソニーセミコンダクタソリューションズ株式会社 半導体記憶装置
US11610899B2 (en) * 2021-06-15 2023-03-21 Nanya Technology Corporation Memory cell, memory array and method for defining active area of memory cell
JP2022191630A (ja) * 2021-06-16 2022-12-28 キオクシア株式会社 半導体記憶装置
US11705185B2 (en) 2021-06-29 2023-07-18 Micron Technology, Inc. Apparatus for differential memory cells
US11735249B2 (en) * 2021-06-29 2023-08-22 Micron Technology, Inc. Sensing techniques for differential memory cells
JP2023031078A (ja) 2021-08-24 2023-03-08 キオクシア株式会社 メモリシステムおよび制御方法
US11990470B2 (en) 2021-09-24 2024-05-21 International Business Machines Corporation Ferroelectric and paraelectric stack capacitors
US20230342060A1 (en) * 2022-04-26 2023-10-26 Micron Technology, Inc. Techniques for data transfer operations

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5615145A (en) * 1994-12-20 1997-03-25 Hitachi, Ltd. Semiconductor memory with ferroelectric capacitors
JPH09102191A (ja) * 1995-09-30 1997-04-15 Nec Corp 半導体記憶装置及びデータのアクセス方法
JPH11354727A (ja) * 1998-06-05 1999-12-24 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2000187989A (ja) * 1998-12-24 2000-07-04 Matsushita Electric Ind Co Ltd データ記憶装置
EP1202333A2 (de) * 2000-10-26 2002-05-02 Infineon Technologies AG Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung
US6441415B1 (en) * 1999-06-25 2002-08-27 Texas Instruments Incorporated Ferroelectric and paraelectric thin film devices using dopants which eliminate ferroelectricity
JP2004071968A (ja) * 2002-08-08 2004-03-04 Tokyo Inst Of Technol 強誘電体不揮発性メモリ、強誘電体不揮発性メモリアレイ、及び強誘電体不揮発性メモリアレイの作製方法
CN1512509A (zh) * 2002-12-27 2004-07-14 海力士半导体有限公司 应用非易失性铁电存储器的交错控制装置
CN101120416A (zh) * 2004-12-23 2008-02-06 桑迪士克股份有限公司 对非易失性电荷存储存储器单元编程的衬底电子注入技术
KR20090026276A (ko) * 2006-06-07 2009-03-12 마이크로소프트 코포레이션 하이브리드 메모리 장치를 위한 방법 및 시스템
CN102057440A (zh) * 2009-05-29 2011-05-11 希捷科技有限公司 具有集成位线电容的nand闪存
WO2015167887A1 (en) * 2014-04-28 2015-11-05 Micron Technology, Inc. Ferroelectric memory and methods of forming the same
US20160064391A1 (en) * 2014-08-26 2016-03-03 Qualcomm Incorporated Dynamic random access memory cell including a ferroelectric capacitor

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06215589A (ja) * 1993-01-18 1994-08-05 Hitachi Ltd 半導体メモリ
JP3311070B2 (ja) * 1993-03-15 2002-08-05 株式会社東芝 半導体装置
US5539279A (en) * 1993-06-23 1996-07-23 Hitachi, Ltd. Ferroelectric memory
JP3278981B2 (ja) 1993-06-23 2002-04-30 株式会社日立製作所 半導体メモリ
JPH09139480A (ja) 1995-01-27 1997-05-27 Toshiba Corp 薄膜キャパシタおよびこれを用いた半導体記憶装置
TW410402B (en) * 1998-02-06 2000-11-01 Sony Corp Dielectric capacitor and method of manufacturing same, and dielectric memeory using same
KR100432879B1 (ko) * 2001-03-05 2004-05-22 삼성전자주식회사 강유전체 랜덤 액세스 메모리 장치의 데이터 감지 방법
TW571403B (en) * 2001-06-22 2004-01-11 Matsushita Electric Ind Co Ltd Semiconductor device and the driving method
JP3770171B2 (ja) 2002-02-01 2006-04-26 ソニー株式会社 メモリ装置およびそれを用いたメモリシステム
ITTO20020118A1 (it) * 2002-02-08 2003-08-08 St Microelectronics Srl Dispositivo integrante una matrice di memoria non volatile e una matrice di memoria volatile.
JP4373647B2 (ja) * 2002-06-19 2009-11-25 独立行政法人産業技術総合研究所 強誘電体不揮発性記憶装置及びその駆動方法
JP4376761B2 (ja) 2004-11-24 2009-12-02 パナソニック株式会社 容量素子及び半導体記憶装置
JP4114659B2 (ja) * 2004-11-26 2008-07-09 セイコーエプソン株式会社 強誘電体メモリ及びその駆動方法
JP2007080325A (ja) * 2005-09-12 2007-03-29 Matsushita Electric Ind Co Ltd 半導体記憶装置
US7842990B2 (en) 2006-02-17 2010-11-30 Hynix Semiconductor Inc. Nonvolatile ferroelectric memory device including trench capacitor
WO2007116445A1 (ja) * 2006-03-30 2007-10-18 Fujitsu Limited 半導体装置及びその製造方法
WO2008131058A2 (en) 2007-04-17 2008-10-30 Rambus Inc. Hybrid volatile and non-volatile memory device
US7709359B2 (en) 2007-09-05 2010-05-04 Qimonda Ag Integrated circuit with dielectric layer
DE102008047591B4 (de) * 2007-09-18 2019-08-14 Samsung Electronics Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung mit reduzierter Dicke
US8304823B2 (en) 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
JP2009301658A (ja) * 2008-06-13 2009-12-24 Seiko Epson Corp 強誘電体記憶装置、強誘電体記憶装置の駆動方法および電子機器
US7791149B2 (en) 2008-07-10 2010-09-07 Qimonda Ag Integrated circuit including a dielectric layer
US8445883B2 (en) 2008-10-30 2013-05-21 Panasonic Corporation Nonvolatile semiconductor memory device and manufacturing method thereof
US20100110753A1 (en) 2008-10-31 2010-05-06 Qimonda Ag Ferroelectric Memory Cell Arrays and Method of Operating the Same
US8853762B2 (en) * 2008-11-25 2014-10-07 Taiwan Semiconductor Manufacturing Co., Ltd. Structure for protecting metal-insulator-metal capacitor in memory device from charge damage
US9324405B2 (en) * 2010-11-30 2016-04-26 Radiant Technologies, Inc. CMOS analog memories utilizing ferroelectric capacitors
US8896096B2 (en) 2012-07-19 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Process-compatible decoupling capacitor and method for making the same
US10075525B2 (en) 2013-06-12 2018-09-11 Sony Interactive Entertainment Inc. Output data providing server and output data providing method
JP6215589B2 (ja) 2013-06-14 2017-10-18 住友ゴム工業株式会社 トラック・バスタイヤのキャップトレッド用ゴム組成物及びトラック・バスタイヤ
US9535831B2 (en) * 2014-01-10 2017-01-03 Advanced Micro Devices, Inc. Page migration in a 3D stacked hybrid memory
KR101546707B1 (ko) 2014-02-04 2015-08-24 한국과학기술원 하이브리드 메인 메모리 기반의 메모리 접근 관리방법
US9640538B2 (en) * 2014-10-29 2017-05-02 Globalfoundries Inc. Embedded DRAM in replacement metal gate technology
US9514797B1 (en) * 2016-03-03 2016-12-06 Cypress Semiconductor Corporation Hybrid reference generation for ferroelectric random access memory
US20180059976A1 (en) * 2016-08-26 2018-03-01 Sandisk Technologies Llc Storage System with Integrated Components and Method for Use Therewith
US9697882B1 (en) * 2016-08-30 2017-07-04 Radiant Technologies, Inc. Analog ferroelectric memory with improved temperature range

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5615145A (en) * 1994-12-20 1997-03-25 Hitachi, Ltd. Semiconductor memory with ferroelectric capacitors
JPH09102191A (ja) * 1995-09-30 1997-04-15 Nec Corp 半導体記憶装置及びデータのアクセス方法
JPH11354727A (ja) * 1998-06-05 1999-12-24 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2000187989A (ja) * 1998-12-24 2000-07-04 Matsushita Electric Ind Co Ltd データ記憶装置
US6441415B1 (en) * 1999-06-25 2002-08-27 Texas Instruments Incorporated Ferroelectric and paraelectric thin film devices using dopants which eliminate ferroelectricity
EP1202333A2 (de) * 2000-10-26 2002-05-02 Infineon Technologies AG Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung
JP2004071968A (ja) * 2002-08-08 2004-03-04 Tokyo Inst Of Technol 強誘電体不揮発性メモリ、強誘電体不揮発性メモリアレイ、及び強誘電体不揮発性メモリアレイの作製方法
CN1512509A (zh) * 2002-12-27 2004-07-14 海力士半导体有限公司 应用非易失性铁电存储器的交错控制装置
CN101120416A (zh) * 2004-12-23 2008-02-06 桑迪士克股份有限公司 对非易失性电荷存储存储器单元编程的衬底电子注入技术
KR20090026276A (ko) * 2006-06-07 2009-03-12 마이크로소프트 코포레이션 하이브리드 메모리 장치를 위한 방법 및 시스템
CN102057440A (zh) * 2009-05-29 2011-05-11 希捷科技有限公司 具有集成位线电容的nand闪存
WO2015167887A1 (en) * 2014-04-28 2015-11-05 Micron Technology, Inc. Ferroelectric memory and methods of forming the same
US20160064391A1 (en) * 2014-08-26 2016-03-03 Qualcomm Incorporated Dynamic random access memory cell including a ferroelectric capacitor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
续蕾;: "非易失性存储器NVM现状与展望", 科教文汇(上半月), no. 08, 5 August 2006 (2006-08-05) *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113312207A (zh) * 2021-05-07 2021-08-27 埃森智能科技（深圳）有限公司 一种采用铁电存储器的数据存储方法及其可编程逻辑控制器
CN113312207B (zh) * 2021-05-07 2023-12-05 埃森智能科技（深圳）有限公司 一种采用铁电存储器的数据存储方法及其可编程逻辑控制器

Also Published As

Publication number Publication date
EP3507833A1 (en) 2019-07-10
US20210405884A1 (en) 2021-12-30
SG11201900816TA (en) 2019-03-28
US11853552B2 (en) 2023-12-26
JP2019536257A (ja) 2019-12-12
WO2018044607A1 (en) 2018-03-08
JP7022114B2 (ja) 2022-02-17
US11068166B2 (en) 2021-07-20
US20180059958A1 (en) 2018-03-01
TW201812749A (zh) 2018-04-01
EP3507833A4 (en) 2020-03-04
TWI775315B (zh) 2022-08-21
US10282108B2 (en) 2019-05-07
TWI685851B (zh) 2020-02-21
TW202129644A (zh) 2021-08-01
TW201937486A (zh) 2019-09-16
KR20190035946A (ko) 2019-04-03
US20190212919A1 (en) 2019-07-11
KR102184656B1 (ko) 2020-12-01
TWI722448B (zh) 2021-03-21

Similar Documents

Publication Publication Date Title
CN109643714A (zh) 混合式存储器装置
CN111052242B (zh) 外围填充和局部电容
CN110462740B (zh) 用于多层存储器阵列的多板线架构
CN109155142A (zh) 用于存储器单元的感测操作的功率降低
CN109416921A (zh) 阵列数据位反转
JP6887557B2 (ja) 可変フィルタ・キャパシタンス
CN109313921A (zh) 存储器单元的印痕避免
CN109564764A (zh) 写入到交叉点非易失性存储器
CN108885891A (zh) 用于铁电存储器单元感测的偏移补偿
CN109791782B (zh) 存储器单元组件的阈值电压变差的补偿
CN109313920A (zh) 铁电存储器单元恢复
CN110473576A (zh) 铁电存储器极板功率减小
CN110473575A (zh) 单元电压累积放电
CN108806746A (zh) 混合式交叉点存储器装置及其操作方法
CN109690678A (zh) 用于存储器的冗余阵列列解码器
CN109844862A (zh) 存储器装置的温度更新
CN109390007A (zh) 用于缓解存储器单元的干扰的方法和设备
CN110612571A (zh) 存储器阵列的板节点配置及操作
JP7023351B2 (ja) ランダム・アクセス及び強誘電体メモリのためのウェア・レベリング
CN109155140A (zh) 存储器单元板之间的电荷共享
CN109407816A (zh) 电子存储器设备及用于存取存储器单元的方法
CN108701479A (zh) 基于单元的参考电压生成
CN111033618A (zh) 具有虚拟页面大小的存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination