CN109791782B - 存储器单元组件的阈值电压变差的补偿 - Google Patents

存储器单元组件的阈值电压变差的补偿 Download PDF

Info

Publication number
CN109791782B
CN109791782B CN201780056845.4A CN201780056845A CN109791782B CN 109791782 B CN109791782 B CN 109791782B CN 201780056845 A CN201780056845 A CN 201780056845A CN 109791782 B CN109791782 B CN 109791782B
Authority
CN
China
Prior art keywords
voltage
access line
memory cell
component
ferroelectric memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780056845.4A
Other languages
English (en)
Other versions
CN109791782A (zh
Inventor
阿斯温·提鲁文加达姆
埃尔南·A·卡斯特罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN109791782A publication Critical patent/CN109791782A/zh
Application granted granted Critical
Publication of CN109791782B publication Critical patent/CN109791782B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2259—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明是针对存储器单元组件的阈值电压变差的补偿。描述用于操作铁电存储器单元的方法、系统和装置。在读取存储器单元之前，可以将所述存储器单元的存取线上的电压初始化为与开关组件的阈值电压相关联的值，所述开关组件与所述存储器单元成电子连通。所述电压可以通过将所述存取线上的已存在电压减小到所述值来初始化。可以使用所述开关组件或额外下拉装置或这两者来减小所述存取线的所述电压。在所述存取线已初始化为所述值之后，可以触发读取操作。

Description

存储器单元组件的阈值电压变差的补偿
相关申请的交叉引用
本专利申请主张2017年8月25日提交的名称为“存储器单元组件的阈值电压变差的补偿(Compensation for Threshold Voltage Variation of Memory CellComponents)”的第PCT/US2017/048666号PCT申请的优先权，所述申请主张Thiruvengadam等人在2016年9月16日提交的名称为“存储器单元组件的阈值电压变差的补偿(Compensation for Threshold Voltage Variation of Memory Cell Components)”的第15/267,807号美国专利申请的优先权，所述申请均让渡给本受让人，且明确地以全文引用的方式并入。
技术领域
技术领域与补偿存储器单元组件的阈值电压变差有关。
背景技术
以下内容大体上涉及存储器装置，且更具体来说，涉及存储器阵列内的阈值电压变差的补偿。
存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过编程存储器装置的不同状态来存储信息。例如，二进制装置具有两个状态，通常标示为逻辑“1”或逻辑“0”。在其它系统中，可存储超过两个状态。为了存取所存储信息，电子装置的组件可读取或感测存储器装置中所存储的状态。为了存储信息，电子装置的组件可写入或编程存储器装置中的状态。
存在多种类型的存储器装置，包括磁性硬盘、随机存取存储器(random accessmemory，RAM)、动态RAM(dynamic RAM，DRAM)、同步动态RAM(synchronous dynamic RAM，SDRAM)、铁电RAM(ferroelectric RAM，FeRAM)、磁性RAM(magnetic RAM，MRAM)、电阻式RAM(resistive RAM，RRAM)、只读存储器(read only memory，ROM)、快闪存储器、相变存储器(phase change memory，PCM)等。存储器装置可以是易失性或非易失性的。非易失性存储器(例如FeRAM)可维持其所存储的逻辑状态很长一段时间，即使无外部电源存在也是这样。易失性存储器装置(例如，DRAM)除非被外部电源定期刷新，否则可能随时间推移而丢失其存储的状态。改进存储器装置可包括增大存储器单元密度、增大读取/写入速度、提高可靠性、增强数据保持、降低功率消耗或降低制造成本等其它度量标准。
FeRAM可使用与易失性存储器类似的装置架构，但归因于将铁电电容器用作存储装置而可能具有非易失性特性。因此，与其它非易失性和易失性存储器装置相比，FeRAM装置可具有改进的性能。铁电存储器电容器可存储指示逻辑状态的信号。在感测操作期间，存储在铁电电容器处的信号可以放出到存储器单元的存取线上。在一些情况下，参与感测操作的其它组件可能会将噪声引入到存取线上的信号中。此噪声可能会破坏装置的感测操作，从而使得读取不精确且性能降低。
发明内容
描述一种方法。所述方法可包含针对读取操作识别铁电存储器单元，其中所述铁电存储器单元的存取线通过开关组件与感测组件成电子连通。所述方法还可包含将所述存取线的电压减小到至少部分地基于所述开关组件的阈值电压的值，其中至少部分地基于针对所述读取操作识别所述铁电存储器单元，减小所述存取线的所述电压。所述方法可包含在所述存取线的所述电压达到所述值之后启动所述开关组件，并在所述开关组件启动之后在所述铁电存储器单元的所述感测组件处执行所述读取操作。
描述一种方法。所述方法可包含针对读取操作识别铁电存储器单元，其中所述铁电存储器单元的选择组件通过第一存取线与积分器成电子连通。所述方法还可包含将所述第一存取线的电压减小到至少部分地基于所述积分器的阈值电压的值，其中至少部分地基于针对所述读取操作识别所述铁电存储器单元，减小所述第一存取线的所述电压。所述方法可包含在所述第一存取线的所述电压达到所述值之后向所述铁电存储器单元的第二存取线施加电压，其中所述电压的施加启动所述选择组件，并在所述选择组件启动之后针对所述读取操作启动所述积分器。
描述一种方法。所述方法可包含针对读取操作识别铁电存储器单元，其中所述铁电存储器单元通过第一存取线与开关组件成电子连通。所述方法还可包含将所述第一存取线的电压减小到至少部分地基于所述开关组件的阈值电压的值，其中至少部分地基于针对所述读取操作识别所述铁电存储器单元，减小所述第一存取线的所述电压。所述方法可包含在所述第一存取线的所述电压达到所述值之后启动所述铁电存储器单元的第二存取线，并在向所述第二存取线施加所述电压之后执行所述铁电存储器单元的所述读取操作。
描述一种设备。所述设备可包含：铁电存储器单元、第一存取线和第二存取线，其中所述铁电存储器单元通过所述第一存取线与开关组件成电子连通；以及控制器，其与所述铁电存储器单元和所述开关组件成电子连通。在一些情况下，所述控制器可用于：针对读取操作识别所述铁电存储器单元；将所述第一存取线的电压减小到至少部分地基于所述开关组件的阈值电压的值，其中至少部分地基于针对所述读取操作识别所述铁电存储器单元，减小所述第一存取线的所述电压；在减小所述第一存取线的所述电压之后触发所述铁电存储器单元的所述读取操作。
描述一种设备。所述设备可包含：用于针对读取操作识别铁电存储器单元的构件；用于将第一存取线的电压减小到至少部分地基于开关组件的阈值电压的值的构件，其中至少部分地基于针对所述读取操作识别所述铁电存储器单元，减小所述第一存取线的所述电压；以及用于在减小所述第一存取线的所述电压之后触发所述铁电存储器单元的所述读取操作的构件。
附图说明
图1说明根据本发明的实施例的支持阈值电压变差的补偿的存储器阵列的实例。
图2说明根据本发明的实施例的支持阈值电压变差的补偿的实例电路。
图3说明根据本发明的实施例的支持阈值电压变差的补偿的铁电存储器单元的磁滞曲线的实例。
图4说明根据本发明的实施例的支持阈值电压变差的补偿的实例电路。
图5说明根据本发明的实施例的支持阈值电压变差的补偿的实例存储器阵列。
图6说明根据本发明的实施例的支持读取和写入非易失性存储器单元及阈值电压变差的补偿的实例存储器和实例电压曲线。
图7说明根据本发明的实施例的支持阈值电压变差的补偿的实例电路。
图8说明根据本发明的实施例的支持阈值电压变差的补偿的实例时序图。
图9说明根据本发明的实施例的支持阈值电压变差的补偿的装置的框图。
图10示出根据本发明的实施例的支持阈值电压变差的补偿的存储器控制器的框图。
图11示出根据本发明的实施例的具有支持阈值电压变差的补偿的装置的系统的框图。
图12到14说明根据本发明的实施例的用于补偿阈值电压变差的方法。
具体实施方式
存储器单元的存取线上的电压可以初始化为阻止存储器单元在读取操作期间放出的信号损坏的值。例如，在存储器单元的读取操作之前，存储器单元的存取线上的电压可以减小到补偿与读取操作相关联的开关组件的阈值电压的变差的值(例如，非零值)。
包含铁电存储器单元的存储器阵列内的存储器单元可以通过两个存取线存取。第一存取线可以是存储器单元在读取操作期间放电到的导电线。第二存取线可以是控制存储器单元的存取操作的导电线。存储器单元的存取操作包含写入到单元(例如，存储逻辑状态)或读取单元(例如，读取所存储逻辑状态)。每一单元可具有用于存储单元的逻辑值的存储组件，例如铁电电容器。所存储逻辑值可对应于单元的相应状态，并且可在单元的数字线上产生信号(例如，电压)。第一存取线可连接多个存储器单元，并且可以连接到感测组件，所述感测组件当在读取操作期间启动时用于确定存储器单元的所存储逻辑状态。
例如，感测组件可以检测由所选存储器单元输出到第一存取线上的电荷量。在常规读取操作中，第一存取线可以在读取操作之前下拉到接地(例如，0V)，使得当存储器单元在读取操作期间放电时，感测组件所感测的所有信号是来自存储器单元的铁电电容器。但是在一些情况下，与第一存取线耦合的开关组件的阈值电压的变化可能会引起第一存取线上的电压停留在非零值(例如，在第一存取线已经预充电到0V之后和在单元开始放电之前)。这一非零电压可能会破坏感测组件在读取操作期间感测到的信号。例如，来自存储器单元的极化电荷可能会丢失，从而将第一存取线一直充电到非零值。
如本文所描述，第一存取线的电压可以减小到与开关组件的阈值电压相关联的值，而不是完全下拉到接地。在一些情况下，开关组件本身可用于减小电压。在其它情况下，可被称作下拉装置的额外装置与开关组件组合使用或独立于开关组件使用。将第一存取线上的电压减小到适当的非零值可允许感测组件感测存储在单元处的完整信号。
下文在存储器阵列的上下文中进一步描述上文所介绍的特征和技术。接着，描述在目标存储器单元的读取操作期间补偿阈值电压变差的具体实例。通过涉及读取或写入非易失性存储器单元的设备图、系统图和流程图来进一步说明并参考其描述本发明的这些和其它特征。
图1说明根据本发明的各种实施例的支持阈值电压变差的补偿的实例存储器阵列100。存储器阵列100还可被称作电子存储器设备。存储器阵列100包含可进行编程以存储不同状态的存储器单元105。存储器阵列100可为2维(2D)存储器阵列的实例，其中存储器单元105在平面中配置。每一存储器单元105可以进行编程以存储两个状态，表示为逻辑0和逻辑1。在一些情况下，存储器单元105经配置以存储超过两个逻辑状态。存储器单元105可包含用于存储表示可编程状态的电荷的电容器；例如带电荷和不带电荷的电容器可分别表示两个逻辑状态。通常，DRAM架构会此类设计，且所采用的电容器可包含具有线性电极化特性的介电材料。相比之下，铁电存储器单元可包含具有铁电作为介电材料的电容器。铁电电容器的不同电荷电平可表示不同逻辑状态。铁电材料具有非线性极化特性；铁电存储器单元105的一些细节和优点在下文论述。
例如读取和写入的操作可通过启动或选择适当的字线110和数字线115来对存储器单元105执行。字线110和数字线115还可被称作存取线。启动或选择字线110或数字线115可包含向相应线路施加电压。字线110和数字线115由导电材料制成。例如，字线110和数字线115可由金属(例如铜、铝、金、钨等)、金属合金、其它导电材料等等制成。根据图1的实例，存储器单元105的每一行连接到字线110，且存储器单元105的每一列连接到数字线115。通过启动一个字线110和一个数字线115(例如，向字线110或数字线115施加电压)，可以存取在它们的相交点处的单个存储器单元105。存取存储器单元105可包含读取或写入存储器单元105。字线110和数字线115的相交点可被称作存储器单元的地址。
在一些架构中，单元的逻辑存储装置(例如，电容器)可以通过选择组件与数字线电隔离。字线110可连接到选择组件并且可控制选择组件。例如，选择组件可以是晶体管，且字线110可连接到晶体管的栅极。启动字线110造成存储器单元105的电容器和其对应的数字线115之间的电连接或闭路。可接着存取数字线115以读取或写入存储器单元105。根据本文中所描述的技术，数字线115可以在读取对应的存储器单元之前初始化为某一电压值。例如，如果数字线115在读取操作之前已经具有非零电压，那么数字线115的电压可以减小到与存储器阵列100的另一组件相关联的阈值。
存取存储器单元105可通过行解码器120和列解码器130来控制。在一些实例中，行解码器120从存储器控制器140接收行地址，并基于所接收的行地址启动适当字线110。类似地，列解码器130从存储器控制器140接收列地址，并启动适当的数字线115。例如，存储器阵列100可包含标记为WL_1到WL_M的多个字线110和标记为DL_1到DL_N的多个数字线115，其中M和N取决于阵列大小。因此，通过启动字线110和数字线115，例如WL_2和DL_3，可存取在其相交点处的存储器单元105。
在存取后，存储器单元105可由感测组件125读取或感测，以确定存储器单元105的所存储状态。例如，在存取存储器单元105之后，存储器单元105的铁电电容器可放电到其对应的数字线115上。对铁电电容器进行放电可基于对铁电电容器进行偏置或向其施加电压。放电可诱发数字线115的电压的改变，感测组件125可比较所述电压与参考电压(未示出)，以便确定存储器单元105的所存储状态。例如，如果数字线115具有比参考电压高的电压，那么感测组件125可确定存储器单元105中所存储的状态是逻辑1，且反之亦然。感测组件125可包含各种晶体管或放大器，以便检测和放大信号差，这可被称作锁存。接着，检测到的存储器单元105的逻辑状态可通过列解码器130作为输出135输出。
可通过启动相关字线110和数字线115，设置或写入存储器单元105。如上文所论述，启动字线110将存储器单元105的对应行电连接到其相应的数字线115。存储器单元105可通过在启动字线110的同时控制相关数字线115来写入，即，逻辑值可存储于存储器单元105中。列解码器130可接受将写入到存储器单元105的数据，例如输入135。可通过跨铁电电容器施加电压来写入铁电存储器单元105。在下文更详细地论述此过程。
在一些存储器架构中，存取存储器单元105可使所存储的逻辑状态降级或毁坏，并且可执行重新写入或刷新操作以使原始逻辑状态返回到存储器单元105。在DRAM中，例如，可在感测操作期间使电容器部分或完全地放电，这会破坏所存储的逻辑状态。因此，可在感测操作之后重新写入逻辑状态。另外，启动单个字线110可导致行中的所有存储器单元放电；因此，可能需要重新写入行中的数个或所有存储器单元105。
一些存储器架构(包含DRAM)除非被外部电力源周期性地刷新，否则可随时间推移而丢失其存储的状态。例如，带电荷的电容器可能会随时间推移通过漏电流而放电，从而使得所存储信息丢失。这些所谓的易失性存储器装置的刷新速率可能相对较高，例如，针对DRAM阵列的每秒数十次刷新操作，这会造成大量的功率消耗。随着存储器阵列越来越大，增大的功率消耗会抑制存储器阵列的部署或操作(例如，电源、发热、材料限制等)，特别是对依赖于例如电池的有限电源的移动装置来说。如下文所论述，铁电存储器单元105可具有可使得性能相对于其它存储器架构有所改进的有益特性。
存储器控制器140可通过各种组件控制存储器单元105的操作(例如，读取、写入、重新写入、刷新等)，例如行解码器120、列解码器130和感测组件125。存储器控制器140可产生行和列地址信号，以便启用所要字线110和数字线115。存储器控制器140还可产生和控制在存储器阵列100的操作期间使用的各种电压。一般来说，本文中论述的所施加电压的幅度、形状或持续时间可进行调整或变化，并且针对用于操作存储器阵列100的各种操作可以是不同的。此外，存储器阵列100内的一个、多个或所有存储器单元105可以同时存取；例如存储器阵列100的多个或所有单元可以在其中所有存储器单元105或一组存储器单元105被设置成单个逻辑状态的复位操作期间同时存取。
在一些情况下，存储器控制器140可在感测操作之前减小存储器单元105的数字线115的电压。存储器控制器140可控制(例如，启动和停用)数个组件以减小电压。在减小之后数字线115上的最终电压可与参与读取操作的组件的阈值电压相关联。在一些应用中，最终电压可以是组件的阈值电压。在其它应用中，最终电压是组件的实际阈值电压和组件的预期阈值电压之间的差(例如，最终电压可以是阈值电压的变差)。
图2说明根据本发明的各种实施例的支持阈值电压变差的补偿的实例电路200。电路200包含存储器单元105-a、字线110-a、数字线115-a和感测组件125-a，它们可分别为参考图1所描述的存储器单元105、字线110、数字线115和感测组件125的实例。存储器单元105-a可包含逻辑存储组件，例如电容器205，所述电容器205具有第一板，即单元板230，以及第二板，即单元底部215。单元板230和单元底部215可通过定位在它们之间的铁电材料电容耦合。单元板230和单元底部215的定向可以在不改变存储器单元105-a的操作的情况下翻转。电路200还包含选择组件220和参考线225。单元板230可通过板线210存取，单元底部215可通过数字线115-a存取。如上文所描述，各种状态可以通过对电容器205进行充电或放电来存储。
电容器205的所存储状态可通过操作在电路200中表示的各种元件读取或感测。电容器205可与数字线115-a成电子连通。例如，当选择组件220停用时，电容器205可与数字线115-a分离，并且当选择组件220启动时，电容器205可连接到数字线115-a。启动选择组件220可被称作选择存储器单元105-a。在一些情况下，选择组件220是晶体管，且它的操作通过向晶体管栅极施加电压来控制，其中电压量值大于晶体管的阈值量值。字线110-a可启动选择组件220；例如将施加到字线110-a的电压施加到晶体管栅极，从而将电容器205与数字线115-a连接。
在其它实例中，可切换选择组件220与电容器205的位置，使得选择组件220连接于板线210与单元板230之间，且使得电容器205在数字线115-a与选择组件220的另一端子之间。在此实施例中，选择组件220可保持通过电容器205与数字线115-a成电子连通。此配置可与用于读取和写入操作的替代时序和偏置相关联。
由于电容器205的极板之间存在铁电材料且如下文更详细地论述，电容器205在连接到数字线115-a之后可能并不放电。在一个方案中，为了感测铁电电容器205所存储的逻辑状态，字线110-a可进行偏置以选择存储器单元105-a，并且可以向板线210施加电压。在一些情况下，在偏置板线210和字线110-a之前，数字线115-a几乎接地，然后与虚拟接地分离，这可被称作“浮动”。偏置板线210可跨电容器205产生电压差(例如，板线210的电压减去数字线115-a的电压)。电压差可引起电容器205上的所存储电荷的改变，其中所存储电荷的改变的量值可取决于电容器205的初始状态，例如，初始状态存储的是逻辑1还是逻辑0。基于存储在电容器205上的电荷，这可导致数字线115-a的电压改变。通过改变到单元板230的电压来操作存储器单元105-a可被称作“移动单元板”。
数字线115-a的电压改变可取决于其本征电容。也就是说，在电荷流过数字线115-a时，一些有限电荷可存储在数字线115-a中，且所得电压取决于本征电容。本征电容可取决于数字线115-a的物理特征，包含尺寸。数字线115-a可连接许多存储器单元105，因此数字线115-a的长度可产生不可忽略的电容(例如，约若干皮法(pF))。接着，数字线115-a的所得电压可通过感测组件125-a与参考(例如，参考线225的电压)进行比较，以便确定存储器单元105-a中存储的逻辑状态。可使用其它感测过程。
感测组件125-a可包含各种晶体管或放大器以检测和放大信号差，这可被称作锁存。感测组件125-a可包含感测放大器，所述感测放大器在感测操作期间接收并比较数字线115-a和参考线225的电压，参考线225的电压可为参考电压。根据本文中所描述的技术，数字线115-a的电压可在感测操作之前减小到预定值。因此，由感测组件125-a接收的信号可准确地反映存储器单元105-a所存储的电荷量。感测放大器输出可基于比较结果而被驱动到更高(例如，正)或更低(例如，负或接地)供应电压。举例来说，如果数字线115-a具有比参考线225高的电压，那么感测放大器输出可被驱动到正供应电压。在一些情况下，感测放大器可另外将数字线115-a驱动到供应电压。感测组件125-a可接着锁存感测放大器的输出和/或数字线115-a的电压，这可用于确定存储器单元105-a中所存储的状态，例如，逻辑1。替代地，如果数字线115-a具有比参考线225低的电压，那么感测放大器输出可被驱动到负或接地电压。感测组件125-a可以类似方式锁存感测放大器输出，以确定存储器单元105-a中所存储的状态，例如，逻辑0。接着，存储器单元105-a的经锁存逻辑状态可例如参考图1通过列解码器130作为输出135输出。
为了写入存储器单元105-a，可以跨电容器205施加电压。可使用各种方法。在一个实例中，选择组件220可以通过字线110-a启动，以便将电容器205电连接到数字线115-a。可以通过控制单元板230的电压(通过板线210)和单元底部215的电压(通过数字线115-a)来跨电容器205施加电压。为了写入逻辑0，单元板230可以为高，也就是说，可以向板线210施加正电压，且单元底部215可以为低，例如，几乎接地或向数字线115-a施加负电压。执行相反过程以写入逻辑1，其中单元板230为低，且单元底部215为高。
图3说明针对根据本发明的各种实施例操作的铁电存储器单元具有磁滞曲线300-a和300-b的非线性电特性的实例。磁滞曲线300-a和300-b分别说明实例铁电存储器单元写入过程和读取过程。磁滞曲线300描绘随电压差V而变的存储在铁电电容器(例如，图2的电容器205)上的电荷Q。
铁电材料表征为自发电极化，即，它在不存在电场的情况下维持非零电极化。实例铁电材料包含钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、锆钛酸铅(PZT)和锶铋钽酸盐(SBT)。本文中所描述的铁电电容器可包含这些或其它铁电材料。铁电电容器内的电极化在铁电材料的表面处产生净电荷，且通过电容器端子吸引相反电荷。因此，电荷存储在铁电材料与电容器端子的介面处。因为可在不存在外部施加的电场的情况下使电极化维持相对较长时间，甚至无限期地维持，所以与例如DRAM阵列中采用的电容器相比，可显著地减小电荷泄漏。这可减小对执行如上文所描述针对一些DRAM架构的刷新操作的需要。
可从电容器的单个端子的角度理解磁滞曲线300。借助于实例，如果铁电材料具有负极化，那么正电荷在端子处累积。同样地，如果铁电材料具有正极化，那么负电荷在端子处累积。另外，应理解，磁滞曲线300中的电压表示跨电容器的电压差，且所述电压为定向的。例如，可通过向所讨论的端子(例如，单元板230)施加正电压并且使第二端子(例如，单元底部215)维持接地(或近似为零伏特(0V))，来实现正电压。可通过使所讨论的端子维持接地并且向第二端子施加正电压，即，可施加正电压以使所讨论的端子负极化，来施加负电压。类似地，可将两个正电压、两个负电压或正电压和负电压的任何组合施加到适当的电容器端子以产生磁滞曲线300中示出的电压差。
如磁滞曲线300-a中所描绘，铁电材料可维持具有零电压差的正或负极化，从而导致两个可能的带电荷状态：电荷状态305和电荷状态310。根据图3的实例，电荷状态305表示逻辑0，且电荷状态310表示逻辑1。在一些实例中，相应电荷状态的逻辑值可反转以适应用于操作存储器单元的其它方案。
可通过施加电压控制铁电材料的电极化及因此控制电容器端子上的电荷而将逻辑0或1写入到存储器单元。例如，跨电容器施加净正电压315导致电荷累积，直到到达电荷状态305-a为止。在去除电压315之后，电荷状态305-a沿循路径320，直到它到达零电压电势下的电荷状态305为止。类似地，通过施加净负电压325来写入电荷状态310，这导致电荷状态310-a。在去除负电压325之后，电荷状态310-a沿循路径330，直到它到达零电压下的电荷状态310为止。电荷态305-a和310-a还可被称作剩余极化(Pr)值，即，在去除外部偏置(例如，电压)之后剩余的极化(或电荷)。矫顽电压是电荷(或极化)为零时的电压。
为了读取或感测铁电电容器的所存储状态，可以跨电容器施加电压。作为响应，所存储电荷Q改变，且改变程度取决于初始电荷状态，即，最终存储电荷(Q)取决于初始存储的是电荷状态305-b还是310-b。例如，磁滞曲线300-b说明两个可能的所存储电荷状态305-b和310-b。如参考图2所论述，可以跨电容器施加电压335。在其它情况下可以向单元板施加固定电压，尽管描绘为正电压，电压335可以为负。响应于电压335，电荷状态305-b可沿循路径340。同样地，如果初始存储的是电荷状态310-b，那么它沿循路径345。电荷状态305-c和电荷状态310-c的最终位置取决于数个因素，包含具体的感测方案和电路系统。
在一些情况下，最终电荷可取决于连接到存储器单元的数字线的本征电容。例如，如果电容器电连接到数字线且施加电压335，那么数字线的电压可由于其本征电容而上升。因此，感测组件处测量的电压可能不等于电压335，且可能改为取决于数字线的电压。磁滞曲线300-b上的最终电荷状态305-c和310-c的位置可因此取决于数字线的电容，且可通过负载线分析来确定，即，可相对于数字线电容界定电荷状态305-c和310-c。结果，电容器的电压，即电压350或电压355，可能不同，并且可取决于电容器的初始状态。
通过将数字线电压与参考电压进行比较，可以确定电容器的初始状态。数字线电压可为电压335与跨电容器的最终电压(电压350或电压355)之间的差，即(电压335-电压350)或(电压335-电压355)。可产生参考电压，使得其量值在两个可能数字线电压的两个可能电压之间，以便确定所存储逻辑状态，即，数字线电压是高于还是低于参考电压。例如，参考电压可为两个量(电压335-电压350)和(电压335-电压355)的平均值。在感测组件进行比较之后，可确定感测到的数字线电压是高于还是低于参考电压，并且可确定铁电存储器单元的所存储逻辑值(即，逻辑0或1)。
在一些情况下，电压350或电压355可能无法准确地表示存储在存储器单元105处的电荷。例如，如果未经补偿，那么参与读取操作的各种组件的阈值电压的变化可导致电压350或电压355变化，从而又会造成读取错误。如本文所描述，阈值电压的变差可通过将数字线115初始化为与所讨论的组件的阈值电压相关联的值来补偿。
如上文所论述，读取不使用铁电电容器的存储器单元可能会使所存储的逻辑状态降级或毁坏。然而，铁电存储器单元可在读取操作之后维持初始逻辑状态。例如，如果存储的是电荷状态305-b，那么电荷状态可在读取操作期间且在移除电压335之后沿循到电荷状态305-c的路径340，所述电荷状态可通过在相反的方向上沿循路径340而返回到初始电荷状态305-b。
图4说明根据本发明的各种实施例的支持阈值电压变差的补偿的实例电路400。电路400包含存储器单元105-b，其包含铁电电容器205-a和选择组件220-a。存储器单元105-b可使用板线210-a来存取，且选择组件220-a可使用字线110-b来控制(例如，启动或停用)。当启动时，选择组件220-a可提供单元底部215-a和数字线115-b之间的导电路径。相反地，当停用时，选择组件220-a可将单元底部215-a与数字线115-b分离。根据电路400中描绘的实例，数字线115-b包含本征数字线电容405-a，并且能够通过开关440-a(在本文中也被称为下拉装置)连接到虚拟接地410。电路400还包含感测电容器420、参考电容器425、电压源430、电压源435、开关440-b和开关组件445-a。开关组件445-a可依据其状态而提供数字线115-b和节点450之间(继而提供数字线115-b和感测电容器420之间)的导电路径或分离。在一些情况下，开关440-a和/或开关440-b可在读取操作之前将数字线115-b的电压减小到与开关组件445-a的阈值电压相关联的值。
参考组件455可经配置以产生或生成参考信号，并且在一些情况下，可包含用于操作充当参考单元的一或多个铁电存储器单元105的电路系统。在一些实例中，参考组件455包含存储器单元105-c、字线110-c和参考数字线115-c，它们可分别为参考图1和2描述的存储器单元105、字线110和数字线115的实例。参考组件455还可包含电容器205-b和板线210-b，它们可分别为参考图2所描述的电容器205和板线210的实例。另外，根据图4的实例，参考数字线115-c包含本征数字线电容405-b。参考组件455还可包含开关440-c、开关440-d和开关组件445-b。
数字线115-b和参考数字线115-c可具有分别由本征数字线电容405-a和405-b表示的本征电容。在图4的实例中，本征数字线电容405-a和405-b可能不是电装置，例如，它可能不是二端电容器。相反，本征数字线电容405-a和405-b可取决于数字线115-b和参考数字线115-c的物理特征，包含尺寸。
虚拟接地410可向数字线115-b提供虚拟接地。虚拟接地410可通过开关440与数字线115-b分隔开。在一些实例中，切换440是晶体管。开关组件445-a可以是与感测电容器420和数字线115-b串联连接的晶体管。在一些情况下，晶体管包括p型FET。感测电容器420和参考电容器425可以是经配置以在感测到存储器单元105-b时存储电荷(例如，分别从电容器205-a和电容器205-b传递)的电容器。在一些情况下，感测电容器420和参考电容器425可具有相同电容，例如，感测电容器420和参考电容器425可具有以法拉为单位测量的共同值或额定值。参考电容器425可与参考组件455成电子连通。在一些情况下，由参考组件455产生的电荷可存储在参考电容器425上。
感测组件125-b可确定存储器单元105-b的所存储状态。感测组件125-b可以是或者可包含感测放大器。在一些实例中，感测组件125-b由电压源430或电压源435或这两者操作。感测组件125-b还可包含感测电容器420。如所描绘，铁电存储器单元105-b与数字线115-b成电子连通。可启动同样与数字线115-b成电子连通的开关组件445-a以使数字线115-b几乎接地(例如，通过启动开关440-b)。在一些实例中，开关组件445-a是p型FET。
铁电存储器单元105-b可存储逻辑值(例如，逻辑“1”或逻辑“0”)，并且可以识别用于读取操作。例如，可以使用选择组件220-a选定铁电存储器单元105-b。在一些情况下，选择组件220-a是晶体管(例如，FET)，并且它可以通过使用字线110-b向晶体管的栅极施加电压来启动。在典型的读取操作中，数字线115-b的电压可以在感测铁电存储器单元105-b之前减小到虚拟接地。例如，数字线115-b的电压可启动开关440-a减小到0V。接下来，电压被施加到板线210-a(且选择组件220-a启动)，使得数字线115-b充电到指示铁电存储器单元105-b所存储的逻辑状态的值。但是在一些情况下，开关组件445-a的阈值电压的变差可阻止数字线115-b在开关440-a停用之后保持0V。
例如，如果开关组件445-a的实际阈值电压与开关组件445-a的预期阈值电压(例如，施加在开关组件445-a的栅极处的电压)不同，那么数字线115-b上电压可在释放开关440-a之后从0V拉动，从而在数字线115-b上产生净电荷(正或负)。数字线115-b上的所得或最终电压可为开关组件445-a的实际和预期阈值电压之间的差的函数，并且可能会向在读取操作期间从铁电存储器单元105-a放出的信号添加噪声。也就是说，当开关组件445-a的实际阈值电压不同于预期阈值电压时，感测组件125-a感测到的电荷可小于或大于实际传递到数字线115-b上的电荷，这可能会引起读取错误。
根据本文中所描述的技术，可以通过在读取操作之前将数字线115-b的电压减小到非零值而不是虚拟接地来补偿由开关组件445的非理想阈值电压引入的数字线115-b上的电压的变差。例如，数字线115-b上的电压可以减小到对应于开关组件445-a的实际和理想阈值电压之间的差(例如，变差电压)的值。因此，当读取操作开始时，数字线115-b已经处于变差电压，这意味着在读取操作期间传递的电荷准确地表示了存储在存储器单元105-b处的电荷。也就是说，在变差电压而不是0V下开始数字线115-b省略了电荷的额外传递，这一额外传递在开关组件445-a的实际和预期阈值电压不同且电路400尝试达到平衡状态时会自然而然地出现。
在一些情况下，数字线115-b上的电压可通过启动开关440-a减小到变差电压。开关440-a可耦合在数字线115-b和电压源之间，在此情况下，电压源是虚拟接地。在一些实例中，开关440-a可以在与开关组件445的阈值电压相关联的时间段内启动。例如，开关440-a可以在数字线115-b上的电压具有等于开关组件445-a的阈值电压的变差的量值之前一直启动。在这些情况下，阈值电压的变差可以是已知的。在一些应用中，存储器单元105-b可在减小数字线115-b的电压之前与数字线115-b分离。举例来说，选择组件220-a可在启动开关440-a之前停用。
在其它实例中，数字线115-b上的电压可通过启动开关组件445-a而不是开关440-a来减小。举例来说，电压可以通过在开关组件445-a和处于比数字线115-b上的电压低的电势下的电压源之间建立导电路径来减小。举例来说，开关组件445-a和开关440-b可被启动，使得数字线115-b上的电压在与开关组件445-a的阈值电压相关联(例如，接近但大于所述阈值电压)的时间段内通过电压源VNEG 460下拉。也就是说，电压源VNEG 460可用于下拉数字线115-b的电压，直到数字线115-b上的电压略微高于开关组件445-a的阈值电压变差为止。接下来，开关440-b可被停用，使得开关组件445-a结束将数字线115-b的电压一直下拉到阈值电压变差值。因此，开关组件445-a可用于将数字线电压减小到变差值，即使在变差值未知的情况下也如此。
在一些实例中，数字线115-b上的电压可通过启动开关组件445-a和开关440-a两者来减小。也就是说，开关440-a可用于将数字线电压下拉一部分(例如，下拉到已知大于变差电压值的值)，并且开关组件445-a可用于将数字线电压下拉达剩下的部分。例如，如果开关组件445-a的阈值电压的变差是ΔVt，那么开关440-a可被启动，使得数字线115-b上的电压下拉到大于ΔVt的阈值(例如，ΔVt+nV)。接着，开关组件445-a可被启动，使得数字线115上的电压从(ΔVt+nV)减小到ΔVt。相比于只使用开关组件445-a，使用开关440-a和开关组件445-a的组合可减少用来将数字线115的电压减小到变差值的时间。在一些情况下，开关组件445-a与开关440-b一起启动。
不管使用的是什么电压减小技术，在感测操作之前数字线115-b上的电压可以是开关组件445-a的阈值电压的变差。通过在数字线115-b已经处于变差电压的情况下开始感测操作，可以将存储在电容器205-a处的完整电荷传递到感测电容器420，而不是使用部分电荷来对数字线115-b进行充电。在感测操作期间，感测电容器420的电压可以与参考电压进行比较。在一些情况下，比较感测电容器420的电压与参考电压包含启动感测组件125-b，感测组件125-b与感测电容器420成电子连通。在一些情况下，感测组件125-b是感测放大器或包含感测放大器。参考电压可通过对参考电容器425进行充电产生，参考电容器425可与感测组件125-b成电子连通。感测组件125-b可比较感测电容器420的电压与参考电容器425的电压。在一些情况下，参考组件455可通过和与主动存储器单元105-b相关联的组件类似的方式操作。举例来说，数字线115-c上的电压可在感测操作之前减小到与开关组件445-b相关联的变差电压值。
图5说明根据本发明的各种实施例的支持阈值电压变差的补偿的实例存储器阵列500。存储器阵列500还可被称作电子存储器设备。存储器阵列500包含可进行编程以存储不同状态的存储器单元505。每一存储器单元505可以进行编程以存储两个状态，表示为逻辑0和逻辑1。在一些情况下，存储器单元505经配置以存储超过两个逻辑状态。存储器单元505可在电容器中存储表示可编程状态的电荷；例如带电荷和不带电荷的电容器可分别表示两个逻辑状态。通常，DRAM架构会使用此类设计，且所采用的电容器可包含具有线性或顺电极化特性的介电材料作为绝缘体。相比之下且如上文所论述，铁电存储器单元可包含具有铁电作为绝缘材料的电容器。铁电电容器的不同电荷电平可表示不同逻辑状态。铁电材料具有非线性极化特性；铁电存储器单元505的一些细节和优点在下文论述。
存储器阵列500可为三维(3D)存储器阵列，其中2D存储器阵列在彼此的顶部上形成。相比于2D阵列，这可增加可在单个裸片或衬底上形成的存储器单元的数目，继而可以减小制作成本或提高存储器阵列的性能，或这两者。根据图5中描绘的实例，存储器阵列500包含两级存储器单元505，并由此可被视为3D存储器阵列；然而，层级的数目不限于两个。每一层级可对齐或定位成使得存储器单元505可以跨每一层级大致与彼此对齐，从而形成存储器单元堆叠545。3D存储器阵列的阈值变差可以通过与2D存储器阵列类似的方式补偿。
存储器单元505的每一行连接到字线510，且存储器单元505的每一列连接到数字线515。字线510和数字线515还可被称为存取线。在一些情况下，字线510可被称作第一存取线，且数字线515可被称作第二存取线。对字线和数字线或它们的类似物的提及是可互换的，不会影响理解或操作。字线510和数字线515可大体上垂直于彼此以形成阵列。
如图5所示，存储器单元堆叠545中的两个存储器单元505可共享公共导电线，例如数字线515。也就是说，数字线515可与上部存储器单元505的底部电极和下部存储器单元505的顶部电极成电子连通。其它配置可为可能的，例如，第三层可与较低层共享字线510。大体来说，一个存储器单元505可位于两个导电线或存取线的相交点处，例如字线510和数字线515。此相交点可被称作存储器单元505的地址。目标存储器单元505可为位于经通电字线510和数字线515的相交点处的存储器单元505；也就是说，字线510和数字线515可进行通电以便读取或写入在它们的相交点处的存储器单元505。与相同字线510或数字线515成电子连通(例如，连接到相同字线510或数字线515)的其它存储器单元505可被称作非目标存储器单元505。
如上文所论述，电极可耦合到存储器单元505和字线510或数字线515。术语电极可以指电导体，并且在一些情况下可以是用作存储器单元505的电触点。电极可包含提供存储器阵列500的元件或组件之间的导电路径的迹线、电线、导电线、导电层等等。
例如读取和写入的操作可通过启动或选择字线510和数字线515来对存储器单元505执行，这可包含向相应线施加电压或电流。字线510和数字线515可由导电材料制成，例如金属(例如，铜(Cu)、铝(Al)、金(Au)、钨(W)、钛(Ti)等)、金属合金、碳、导电掺杂半导体或其它导电材料、掺合物或化合物。存取存储器单元505可通过行解码器520和列解码器530来控制。例如，行解码器520可从存储器控制器540接收行地址，并基于所接收的行地址启动适当的字线510。类似地，列解码器530从存储器控制器540接收列地址并启动适当的数字线515。因此，通过启动字线510和数字线515，可以存取存储器单元505。如本文所描述，字线510上的电压可在读取操作之前减小到非零阈值。
在读取操作期间，存储器单元505可由感测组件525感测以确定存储器单元505的所存储状态。例如，在存取存储器单元505之后，存储器单元505的铁电电容器可放电到其对应的数字线515上。对铁电电容器进行放电可由对铁电电容器进行偏置或向铁电电容器施加电压造成。所述放电可使得数字线515的电压改变，感测组件525可比较所述电压与参考电压(未示出)以便确定存储器单元505的所存储状态。例如，如果数字线515具有比参考电压高的电压，那么感测组件525可确定存储器单元505中所存储的状态是逻辑1，且反之亦然。
根据本文中所描述的技术，存储器单元505可放电到数字线515上，所述数字线515具有与参与读取操作的组件的阈值电压相关联的电压值。感测组件525可包含各种晶体管或放大器，以便检测和放大在一些情况下可以锁存的信号的差。在一些情况下，感测组件525是积分器或电流吸收器。在感测组件525处检测到的存储器单元505的逻辑状态可通过列解码器530作为输入/输出535输出。在一些情况下，感测组件525可以是列解码器530或行解码器520的一部分。或者，感测组件525可连接到列解码器530或行解码器520或与列解码器530或行解码器520成电子连通。
存储器单元505可通过以类似方式启动相关字线510和数字线515来设置或写入，即，逻辑值可存储于存储器单元505中。列解码器530或行解码器520可接受将写入到存储器单元505的数据，例如输入/输出535。可通过跨铁电电容器施加电压来写入铁电存储器单元505。
存储器控制器540可通过各种组件(例如行解码器520、列解码器530和感测组件525)控制存储器单元505的操作(例如，读取、写入、重新写入、刷新、放电等)。在一些情况下，行解码器520、列解码器530和感测组件525中的一或多个可与存储器控制器540共址。存储器控制器540可产生行和列地址信号，以便启动所要字线510和数字线515。存储器控制器540还可产生和控制在存储器阵列500的操作期间使用的各种电压或电流。例如，存储器控制器540可在存取一或多个存储器单元505之后向字线510或数字线515施加放电电压。一般来说，本文中论述的所施加电压或电流的幅度、形状或持续时间可进行调整或变化，并且针对操作存储器阵列500时论述的各种操作可以是不同的。此外，存储器阵列500内的一个、多个或所有存储器单元505可以同时存取；例如存储器阵列500的多个或所有单元可以在其中所有存储器单元505或一组存储器单元505被设置成单个逻辑状态的复位操作期间同时存取。
图6说明根据本发明的各种实施例的支持读取和写入非易失性存储器单元及阈值电压变差的补偿的实例存储器阵列600和实例电压曲线601。存储器阵列600可为参考图5的存储器阵列600的实例。存储器阵列600包含存储器单元505-a、存储器单元505-b、字线510-a和数字线515-a，它们可为如参考图5所描述的存储器单元505、字线510和数字线515的实例。存储器单元105-a包含电极605、电极605-a和存储器元件620，它们可为铁电材料。存储器单元505-b包含电极605-b。存储器单元505-a的电极605-a和存储器单元505-b的电极605-b可被称作中间电极605-a和605-b。存储器阵列600还包含底部电极610和选择组件615。在一些情况下，3D存储器阵列可以通过将多个存储器阵列600堆叠在彼此上来形成。在一些实例中，两个经堆叠阵列可具有公共导电线，使得每一层级可共享字线510或数字线515，如参考图5所描述。存储器单元505-a可为目标存储器单元。
存储器阵列600可被称作交叉点架构。它还可被称作导柱结构。例如，如图6所示，导柱可接触第一导电线(字线510-a)和第二导电线(数字线515-a)，其中导柱包括第一电极(底部电极610)、选择组件615和铁电存储器单元505-a，其中铁电存储器单元505-a包含第二电极(电极605-a)、存储器元件620和第三电极(电极605)。在一些情况下，电极605-a可被称作中间电极。
相比于其它存储器架构，交叉点架构可以较低生产成本提供相对较高密度的数据存储。例如，交叉点架构可具有面积减小的存储器单元，且因此存储器单元密度相比于其它架构增大。例如，所述架构可具有4F2存储器单元面积，其中F为最小特征大小，相比之下，其它架构具有6F2存储器单元面积，例如具有三端选择的那些架构。例如，DRAM可使用为三端装置的晶体管作为每一存储器单元的选择组件，并且相较于导柱架构可具有较大存储器单元面积。
电压曲线601描绘在目标存储器单元505的存取操作期间随时间而变的所施加电压。在存取存储器单元(例如存储器单元505-a)之前，字线510-a和数字线515-a两者均可维持在中间电压640，即，阻止存储器单元505-a放电的电压。举例来说，字线510-a和数字线515-a两者均可维持在等于虚拟接地的中间电压640。为了存取存储器单元505-a，字线510-a和数字线515-a两者均可通过向它们施加电压来通电。也就是说，可在施加数字线存取电压625的同时施加字线存取电压630。在一些情况下，施加到字线510-a和数字线515-a的电压具有相反极性，并且可以叠加，施加到目标存储器单元505-a的所得电压是单元存取电压635。也就是说，在电压曲线601中，数字线存取电压625具有正极性，字线存取电压630具有负极性，存储器单元505-a上的净总和是单元存取电压635。在其它实例中，单元存取电压635可通过正偏置或负偏置数字线存取电压625和字线存取电压630中的仅一个来获得。分别施加到字线510-a和数字线515-a的字线存取电压630和数字线存取电压625的电平可满足交叉点阵列的抑制条件，并且因此可被称作抑制电平。
在一些情况下，选择组件615可在存储器单元505和导电线之间，例如，在存储器单元105-a和字线110-a或数字线115-a中的至少一个之间串联连接。例如，如图6中所描绘，选择组件615可位于电极605-a和底部电极610之间；因此，选择组件615串联地位于存储器单元505-a和字线510-a之间。其它配置是可能的。例如，选择组件可以串联地位于存储器单元505-a和数字线515-a之间。选择组件可辅助选择特定存储器单元505-a，或者可帮助阻止杂散电流流过邻近所选存储器单元505-a的未选定存储器单元505-a。它还可减小跨非目标存储器单元(例如，存储器单元505-b)的偏置。例如，选择组件615可具有阈值电压，使得当阈值电压被满足或超过时，电流流过选择组件615。
选择组件615可为电非线性组件(例如，非欧姆组件)，例如金属-绝缘体-金属(MIM)结合部、双向阈值开关(OTS)或金属-半导体-金属(MSM)开关，以及其它类型的二端选择装置，例如二极管。在一些情况下，选择组件615是硫属膜，例如，硒(Se)、砷(As)和锗(Ge)的合金。选择组件615可通过中间电极605-a与存储器元件620分隔开。因而，中间电极605-a可电浮动，即，电荷可累积，因为它可能没有直接连接到电接地或能够电接地的组件。
存储器阵列600可以通过材料形成和去除的各种组合来形成。例如，可以沉积对应于字线510-a、底部电极610、选择组件615、电极605-a、存储器元件620和电极605的材料层。可以选择性地去除材料，以便接着形成所要特征，例如图6中描绘的导柱结构。例如，特征可以使用光刻对光致抗蚀剂进行图案化来限定，然后材料可以通过蚀刻等技术去除。接着，可例如通过沉积一层材料并选择性地蚀刻以形成图6中描绘的线结构来形成数字线515-a。在一些情况下，可以形成或沉积电绝缘区或层。电绝缘区可包含氧化物或氮化物材料，例如氧化硅、氮化硅或其它电绝缘材料。
可以使用各种技术来形成存储器阵列600的材料或组件。这些可包含例如化学气相沉积(CVD)、金属有机化学气相沉积(MOCVD)、物理气相沉积(PVD)、溅镀沉积、原子层沉积(ALD)或分子束外延(MBE)，以及其它薄膜生长技术。可使用数种技术去除材料，其可包含例如化学蚀刻(也称为“湿式蚀刻”)、等离子蚀刻(也称为“干式蚀刻”)或化学机械平坦化。
图7说明支持阈值电压变差的补偿的电路700的实例。电路700可以是如参考图5所描述的3D存储器阵列的一部分。电路700可包含存储器单元505-b、负载电容器710和积分器715。在一些情况下，积分器715可被称作开关组件。存储器单元505-b可包含选择组件705和电容器725(例如，铁电电容器)。选择组件705可为如图所示的二端装置或三端装置。电路700可以通过两个存取线存取，即：第一存取线720-a，其可为字线510的实例；和第二存取线720-b，其可为数字线515的实例。
第一存取线720-a可提供存储器单元505-b和积分器715之间的导电路径(例如，存储器单元505-b可通过第一存取线720-a与积分器715成电子连通)。第一存取线720-a还可提供存储器单元505-b、负载电容器710和积分器715之间的导电路径。可以通过第二存取线720-b向存储器单元505-b施加电压(例如，第二存取线720-b可提供存储器单元505-b和电压源之间的导电路径)。在一些情况下，电路700包含下拉装置735。下拉装置735可为能够减小第一存取线720-a上的电压的组件或组合组件(例如，下拉装置735可为耦合到电压源的开关)。下拉装置735可通过导电线730与第一存取线成电子连通，并且在启动时可减小第一存取线720-a上的电压。
存储器单元505-b可被写入逻辑状态，如参考图7所描述。为了读取逻辑状态，可以跨存储器单元505-b施加电压(例如，通过第二存取线720-b)，使得电荷从电容器725传递到负载电容器710(例如，通过第一存取线720-a)。在一个实例中，跨存储器单元505-b施加电压可包含启动选择组件705，继而可产生存储器单元505-a和电容器725之间的导电路径。当电容器725充电时，第一存取线720-a上的电压可增加。一旦第一存取线720-a的电压达到某一值(在本文中被称作触发值)，在选择组件705启动之后，积分器715就可开始拉动电流。例如，积分器715可在对应于特定电荷量的分散时间块内拉动电流。在理想情形中，第一存取线720-a在读取操作之前预充电或初始化到0V，并且一旦启动，积分器715就继续吸收电流，直到第一存取线720-a完全放电为止。因此，存储在电容器725处的整个电荷传递到第一存取线720-a，并且此电荷的量可通过对积分器715拉动电荷的次数进行计数来确定。
积分器715所拉动的电荷的量可与参考电荷进行比较，比较结果可确定在电容器725处存储的是哪一逻辑状态。在一些情况下，电荷可转换成另一形式(例如，电压)以供比较。在一些实例中，可确定积分器715在作用中(例如，拉动电流)的时间段。例如，积分器715在作用中的时间可通过使积分器715拉动电流的次数与每一电流拉动所用时间量相乘来确定。在这些情况下，存储器单元505-b的所存储状态可以基于积分器715在作用中的时间段而确定。在一些应用中，在确定第一存取线720-a已达到阈值(例如，低于触发值的值)后，可以停用积分器715。
积分器715可具有相关联的阈值电压，低于所述阈值电压时，停用积分器715。如上文所描述，如果第一存取线720-a在感测操作之前预充电到0V，那么存储在电容器725处的一些极化电荷可能会丢失，以便将第一存取线720-a充电到阈值(例如，以启动积分器715)。也就是说，来自将第一存取线720-a从0V充电到阈值电压的电容器725的信号可保持在第一存取线720-a上，而不是被积分器715拉动，因为一旦第一存取线720-a下降到低于阈值电压，积分器715就停止吸收电荷(例如，第一存取线720-a上剩余的电压可能不足以触发积分器715)。因此，最终感测到的信号可为最初存储在电容器725处的信号的一部分。因为不同积分器的阈值电压可能会变化，所以在第一存取线720-a上剩余的电压也可能会变化。第一存取线720-a上的电压的变化可能会将噪声引入到读取信号中，继而可能会降低读取准确性。
根据本文中所描述的技术，第一存取线720-a上的电压可减小到大于0V的阈值(例如，积分器715的阈值电压)。可减小电压，使得当感测操作开始时，第一存取线720-a上的初始电压已经是积分器715的阈值电压。通过这种方式，来自电容器725的电荷不会丢失，从而为第一存取线充电来启动积分器715。相反，电容器725所放出的所有信号通过由积分器715拉动的电流拉动。因此，被积分器715捕获的信号表示电容器725最初存储的信号。
第一存取线720-a上的电压可通过在第一存取线720-a和处于更低电压电势下的电压源之间建立导电路径来减小。举例来说，第一存取线720-a上的电压可使用(例如，通过启动)下拉装置735或积分器715或这两者减小到积分器715的阈值电压。在一些情况下，(例如，当积分器715的阈值电压已知时)，下拉装置735可以被启动，直到第一存取线720-a上的电压减小到阈值电压为止。替代地，积分器715可用于将第一存取线720-a上的电压减小到阈值电压。在另一实例中，下拉装置735和积分器715的组合用于减小第一存取线720-a上的电压。举例来说，下拉装置735可将第一存取线720-a上的电压减小到比阈值电压高x V的值，然后积分器715可停止将电压减小到阈值电压。
图8说明根据本发明的各种实施例的支持阈值电压变差的补偿的时序图800的实例。时序图800包含在轴线805上表示的电压和在轴线810上表示的时间，并且时序图800描绘了电路700的示例性感测操作。在时序图800上，施加到电路700的各种组件的电压表示为时间的函数。例如，时序图800包含第一存取线电压815、第二存取线电压820、选择组件电压825和电容器电压830。第一存取线电压815-a表示对应于逻辑0的第一存取线720-a上的电压，且第一存取线电压815-b表示对应于逻辑1的第一存取线720-a上的电压。第二存取线电压820可表示第二存取线720-b上的电压。第一存取线电压855可表示积分器715所见的第一存取线720-a上的电压减去积分器715的阈值电压。选择组件电压825可表示存储器单元505-b的内部节点处的电压(例如，存储器单元505的中间电极处的电压)，且电容器电压830可表示跨电容器725的电压。
在835处，第一存取线电压815可减小到预定值。预定值可以是积分器715的阈值电压，或者比阈值电压高阈值量。在一些情况下，第一存取线电压815可仅使用积分器715减小。在这些情况下，积分器715可将第一存取线电压815一直减小到阈值电压。在其它情况下，第一存取线电压815可使用积分器715和下拉装置735的组合来减小。例如，下拉装置735可将第一存取线电压815减小到比积分器阈值电压高阈值量的电平。接着，可使用积分器715将第一存取线电压815减小到积分器715的阈值电压。在其它情况下，可以仅使用下拉装置735来减小第一存取线电压815。在这些情况下，下拉装置735可以被启动，直到第一存取线电压815处于积分器阈值电压的值为止。
不管使用哪一组件组合来减小第一存取线电压815，在840处，电路700可被控制成使得第一存取线电压815处于静态或平衡状态(例如，第一存取线720-a可与任何电压源分离)。在845和850之间，第二存取线电压820可在存储器单元505-b接通之前(例如，在存储器单元505-b开始放电到第一存取线720-a上之前)一直增加。在850之后，第一存取线电压855可呈现锯齿图案，因为电荷从电容器725传递到第一存取线720-a，并通过积分器715去除(例如，在量化时间步骤中)。积分器715可继续拉动来自第一存取线720-a的电荷(例如，从负载电容器710)，直到第一存取线电压855下降到低于积分器715的阈值为止。积分器715启动(例如，拉动或吸收电荷)的次数可用于确定存储器单元505-b所存储的逻辑状态。
图9示出根据本发明的各种实施例的支持补偿选择组件的阈值电压的变差的装置905的框图900。装置905可被称作电子存储器设备，并且可为参考图1所描述的存储器阵列100的组件的实例。
装置905可包含一或多个存储器单元910、存储器控制器915、参考组件930、感测组件935和锁存器945。装置905还可包含数个存取线920。例如，如果存储器单元910是3D存储器阵列的一部分，那么装置905可包含可为数字线515的实例的存取线920-a，以及可为字线510的实例的存取线920-c。如果存储器单元910是2D存储器阵列的一部分，那么装置905可包含可为字线110的实例的存取线920-a、可为板线210的实例的存取线920-b，以及可为数字线115的实例的存取线920-c。装置905的组件可彼此成电子连通，并且可执行本文中所描述的功能中的一或多个。在一些情况下，存储器控制器915可包含偏置组件950和定时组件955。存储器控制器915可为参考图10和11所描述的存储器控制器1015和存储器控制器1115的方面的实例。
存储器控制器915可与存取线920-a、存取线920-c和感测组件935成电子连通。在一些情况下，存储器控制器915还与存取线920-b成电子连通。装置905还可包含参考组件930和锁存器945。装置905的组件可彼此成电子连通，并且可执行参考图1到8所描述的功能的实施例。在一些情况下，参考组件930、感测组件935和锁存器945可以是存储器控制器915的组件。
在一些实例中，存取线920-c与感测组件935和铁电存储器单元910的一或多个铁电电容器成电子连通。铁电存储器单元910可以被写入逻辑状态(例如，第一或第二逻辑状态)。存取线920-a可与存储器控制器915和铁电存储器单元910的选择组件成电子连通。感测组件935可与存储器控制器915、存取线920-c、锁存器945和参考线960成电子连通。参考组件930可与存储器控制器915和参考线960成电子连通。感测控制线965可与感测组件935和存储器控制器915成电子连通。这些组件还可通过其它组件、连接件或总线与装置905内部和外部的其它组件以及上文未列出的组件成电子连通。
存储器控制器915可经配置以通过向那些各个节点施加电压来启动一或多个存取线920。例如，偏置组件950可经配置以施加电压，从而操作存储器单元910来读取或写入存储器单元910，如上文所描述。在一些情况下，存储器控制器915可包含行解码器、列解码器或这两者，如参考图1和5所描述。这可使得存储器控制器915能够存取一或多个存储器单元910。偏置组件950还可向参考组件930提供或施加电压，以便产生感测组件935的参考信号。另外，偏置组件950可提供或施加电压以操作感测组件935。
在一些情况下，存储器控制器915可使用定时组件955执行其操作。例如，定时组件955可控制各种存取线选择或偏置的时序，包含用于切换和电压施加以执行本文中所论述的存储器功能(例如读取和写入)的时序。在一些情况下，定时组件955可控制偏置组件950的操作。
参考组件930可包含用于产生感测组件935的参考信号的各种组件。参考组件930可包含经配置以产生参考信号的电路系统。在一些情况下，参考组件930可使用铁电存储器单元来实施。感测组件935可比较来自存储器单元910(通过存取线920-c)的信号与来自参考组件930的参考信号。在一些情况下，感测组件935是如参考图7所描述的积分器。在确定逻辑状态后，感测组件935可在锁存器945中存储输出，在锁存器945中，所述输出可根据包括装置905的电子装置的操作来使用。感测组件935可包含与锁存器和铁电存储器单元成电子连通的感测放大器。
存储器控制器915与装置905的其它组件组合可针对读取操作识别存储器单元910的铁电存储器单元。存储器单元可通过存取线920-c与开关组件成电子连通，且存储器单元可通过存取线920-a与电压源成电子连通。例如，当存储器单元是2D存储器阵列的一部分且存取线920-c是数字线115的实例时，存取线920-c可提供存储器单元和开关组件445-a之间的导电路径，如参考图4所描述。在这些情况下，存取线920-a可为字线110的实例，并且可为与电压源成电子连通的存储器单元提供导电路径。当存储器单元是2D存储器阵列的一部分且存取线920-c是字线510(或第一存取线720-a)的实例时，存取线920-c可提供存储器单元和积分器715之间的导电路径，如参考图7所描述。在这些情况下，存取线920-a可为数字线515(或第二存取线720-b)的实例，并且可为与电压源成电子连通的存储器单元提供导电路径。
在识别存储器单元之后，存储器控制器915可将存取线920-c的电压减小到基于开关组件的阈值的值。电压减小可基于存储器单元的识别。在一些情况下，存储器控制器915可启动可耦合到电压源的开关组件(例如，开关组件445-a或积分器715)。在这些情况下，电压减小可基于启动开关组件。在一些实例中，存储器控制器915启动额外开关组件(例如，开关440-a或下拉装置735)。在这些情况下，电压减小可基于启动额外开关组件。在一些情况下，存储器控制器915可以在启动开关组件以将电压从阈值减小到所述值之前，启动额外开关组件以将存取线920-c上的电压减小到阈值。在减小存取线920-c的电压之后，存储器控制器915可触发存储器单元的读取操作。在一些情况下，存储器控制器915向存取线920-a施加电压以启动存储器单元的选择组件(例如，选择组件220-a或选择组件705)。在这些情况下，存储器控制器915可在向存取线920-a施加电压之后施加电压以启动开关组件(例如，开关组件445-a)。
在一些实例中，装置905可包含用于针对读取操作识别铁电存储器单元的构件。装置905可包含用于将第一存取线720-a的电压减小到至少部分地基于开关组件445-a的阈值电压的值的构件，其中至少部分地基于针对读取操作识别铁电存储器单元，减小第一存取线720-a的电压。在一些实例中，装置905可包含用于在减小第一存取线720-a的电压之后触发铁电存储器单元的读取操作的构件。在一些情况下，装置905可包含：用于启动开关组件445-a的构件，其中开关组件445-a耦合到电压源；以及用于至少部分地基于启动开关组件445-a将第一存取线720-a的电压减小到一个值的构件。装置905可包含用于启动额外开关组件(例如，开关440-a或下拉装置735)的构件，其中所述额外开关组件耦合到电压源。在一些情况下，装置905可包含用于至少部分地基于启动额外开关组件将第一存取线720-a的电压减小到所述值的构件。
装置905可包含用于启动额外开关组件的构件。在一些实例中，装置905可包含用于至少部分地基于启动所述额外开关组件将第一存取线720-a的电压减小到大于一个值的阈值的构件。在其它实例中，装置905可包含用于在启动额外开关组件之后启动开关组件445-a的构件。装置905可包含用于至少部分地基于启动开关组件445-a将第一存取线720-a的电压从阈值减小到一个值的构件。在一些情况下，装置905可包含用于向第二存取线720-b施加电压以启动铁电存储器单元的选择组件的构件。在一些实例中，装置905可包含用于在向第二存取线720-b施加电压之后施加电压以启动开关组件445-a的构件。
图10示出根据本发明的各种实施例的支持阈值电压变差的补偿的存储器控制器1015的框图1000。存储器控制器1015可为参考图9所描述的存储器控制器915和参考图11所描述的存储器控制器1115的方面的实例。存储器控制器1015可包含存储器单元识别器1020、电压调节器1025、启动组件1030、感测操作组件1035、导电路径组件1045和单元分离组件1050。这些模块中的每一个可与彼此直接或间接通信(例如，通过一或多个总线)。在一些情况下，这些模块中的一或多个是参考图9所描述的偏置组件950或定时组件955的一部分。在一些实例中，存储器控制器1015的各种组件可以是软件或固件模块。
存储器控制器1015的组件可促进本文中针对2D和3D存储器阵列所描述的技术的实施。对于2D存储器阵列，存储器单元识别器1020可针对读取操作识别铁电存储器单元，其中铁电存储器单元的存取线(例如，数字线)通过开关组件(例如，开关组件445-a)与感测组件(例如，感测组件125-b)成电子连通。
电压调节器1025可使得存取线的电压减小到至少部分地基于开关组件的阈值电压的值。例如，电压调节器1025可通过触发各种组件(例如，信号发生器和开关)以通过本文中所描述的方式施加控制电压来引发减小。可至少部分地基于针对读取操作识别铁电存储器单元来减小存取线的电压。在一些情况下，铁电存储器单元可在减小存取线的电压之前与存取线分离(例如，通过单元分离组件1050)。分离铁电存储器单元可包含停用铁电存储器单元的选择组件(例如，选择组件220-a)。
启动组件1030可在存取线的电压达到所述值之后启动开关组件(例如，通过启动一或多个信号发生器和互补开关)。启动组件1030可与存储器控制器1015的其它组件(例如导电路径组件1045和电压调节器1025)一起操作，以减小存取线上的电压。例如，在一些情况下，减小存取线的电压包含在预定时间段内启动耦合在存取线和电压源(例如，接地)之间的额外开关组件(例如，开关440-a)。
在其它情况下，减小存取线的电压可包含建立开关组件和电压源之间的导电路径(例如，通过导电路径组件1045)，以及在建立导电路径时在一时间段内启动开关组件。在一些情况下，减小存取线上的电压包含启动与存取线和第一电压源耦合的额外开关组件，以及在开关组件和第二电压源之间的导电路径建立时启动开关组件。
感测操作组件1035可结合感测组件促进在开关组件启动之后在铁电存储器单元的感测组件处执行读取操作。
对于3D存储器阵列，存储器单元识别器1020可针对读取操作识别铁电存储器单元，其中铁电存储器单元的选择组件通过第一存取线(例如，字线)与积分器成电子连通。
电压调节器1025可将第一存取线的电压减小到基于积分器的阈值电压的值。可基于针对读取操作识别铁电存储器单元，减小第一存取线的电压。在一些情况下，电压调节器1025可与存储器控制器1015的其它组件(例如导电路径组件1045)一起操作，以减小第一存取线的电压。例如，减小第一存取线的电压可包含通过(举例来说)操作或施加电压以操作开关组件，经由启动开关组件(例如，下拉装置735)，建立第一存取线和电压源之间的导电路径。在其它情况下，减小第一存取线的电压可包含通过操作开关组件，经由启动积分器建立第一存取线和电压源之间的导电路径。在又另一实例中，减小第一存取线的电压可包含通过启动开关组件建立第一存取线和第一电压源之间的导电路径以及通过启动积分器建立第一存取线和第二电压源之间的导电路径。
启动组件1030可在第一存取线的电压达到所述值之后向铁电存储器单元的第二存取线(例如，例如，数字线)施加电压。例如，启动组件1030可操作开关组件，这可使得电压被施加到选择组件。电压的施加可启动选择组件。在一些情况下，启动选择组件建立铁电存储器单元和感测电容器(例如，负载电容器710)之间的导电路径。在一些情况下，向第二存取线施加电压将电荷从铁电存储器单元传递到感测电容器。在选择组件启动之后，启动组件1030还可针对读取操作启动积分器。在一些实例中，启动积分器从感测电容器传递电流。在一些情况下，启动组件1030可确定第一存取线已达到阈值，并至少部分地基于所述确定停用积分器。在一些情况下，启动组件1030可确定积分器在作用中的时间段，并至少部分地基于所述时间段的值确定铁电存储器单元的所存储状态。
在一些情况下，存储器单元识别器1020可针对读取操作识别铁电存储器单元，其中铁电存储器单元通过第一存取线(例如，2D情况下的数字线115或3D情况下的字线510)与开关组件(例如，2D情况下的开关组件445-a或3D情况下的积分器715)成电子连通。电压调节器1025可将第一存取线的电压减小到至少部分地基于开关组件的阈值电压的值。可至少部分地基于针对读取操作识别铁电存储器单元，减小第一存取线的电压。
启动组件1030可在第一存取线的电压达到所述值之后向铁电存储器单元的第二存取线(例如，2D情况下的字线110和3D情况下的数字线515)施加电压。在一些情况下，启动组件1030可与存储器控制器1015的其它组件(例如电压调节器1025或导电路径组件1045)一起操作，以减小第一存取线的电压。例如，减小第一存取线的电压可包含建立第一存取线和电压源(例如，接地或负电压源，如VNEG)之间的导电路径。建立导电路径可包含启动与第一存取线和电压源耦合的额外开关组件(例如，2D情况下的开关440-a或3D情况下的下拉装置735)。在其它情况下，建立导电路径包含启动与第一存取线和电压源耦合的开关组件(例如，2D情况下的开关组件445-a或3D情况下的积分器715)。
感测操作组件1035可促进在向第二存取线施加电压之后执行铁电存储器单元的读取操作。在一些情况下，执行读取操作包含向铁电存储器单元施加电压，从而将电荷从铁电存储器单元传递到感测电容器(例如，2D情况下的感测电容器420或3D情况下的负载电容器710)，所述感测电容器与感测电路(例如，感测组件125-b)成电子连通。
图11示出根据本发明的各种实施例的包含支持阈值电压变差的补偿的装置1105的系统1100的图式。装置1105可包含如上文(例如)参考图9所描述的装置905的组件。装置1105可包含用于双向语音和数据通信的组件，包含用于传输和接收通信的组件，包含存储器控制器1115、存储器单元1120、基本输入/输出系统(BIOS)组件1125、处理器1130、I/O控制器1135和外围组件1140。这些组件可通过一或多个总线(例如，总线1110)成电子连通。
存储器单元1120可存储信息(即，呈逻辑状态形式)，如本文中所描述。BIOS组件1125可为包含用作固件的BIOS的软件组件，它可初始化并运行各种硬件组件。BIOS组件1125还可管理处理器和各种其它组件(例如，外围组件、输入/输出控制组件等)之间的数据流。BIOS组件1125可包含存储在只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
处理器1130可包含智能硬件装置(例如，通用处理器、数字信号处理器(DSP)、中央处理单元(CPU)、微控制器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、可编程逻辑装置、离散门或晶体管逻辑组件、离散硬件组件、或其任何组合)。在一些情况下，处理器1130可经配置以使用存储器控制器操作存储器阵列。在其它情况下，存储器控制器可集成到处理器1130中。处理器1130可经配置以执行存储于存储器中的计算机可读指令以执行各种功能(例如，支持阈值电压变差的补偿的功能或任务)。
I/O控制器1135可管理用于装置1105的输入和输出信号。I/O控制器1135还可管理不集成到装置1105中的外围设备。在一些情况下，I/O控制器1135可表示到外部外围设备的物理连接或端口。在一些情况下，I/O控制器1135可使用操作系统，例如
Figure GDA0001995964110000261
Figure GDA0001995964110000262
或另一已知操作系统。
Figure GDA0001995964110000263
外围组件1140可包含任何输入或输出装置，或用于此类装置的接口。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口，或外围设备卡槽，例如外围组件互连(PCI)或加速图形端口(AGP)槽。
输入1145可表示装置1105外部的装置或信号，其提供到装置1105或其组件的输入。这可包含用户接口或与其它装置的介面或其它装置之间的介面。在一些情况下，可通过I/O控制器1135管理输入1145，且所述输入1145可通过外围组件1140与装置1105交互。
输出1150还可表示装置1105外部的装置或信号，其经配置以从装置1105或其组件中的任一个接收输出。输出1150的实例可包含显示器、音频扬声器、打印装置、另一处理器或印刷电路板等。在一些情况下，输出1150可为通过外围组件1140与装置1105介接的外围元件。在一些情况下，输出1150可由I/O控制器1135管理。
装置1105的组件可包含设计成实行其功能的电路系统。这可包含经配置以实行本文中所描述的功能的各种电路元件，例如，导电线、晶体管、电容器、电感器、电阻器、放大器或其它主动或被动元件。装置1105可为计算机、服务器、膝上型计算机、笔记本计算机、平板计算机、移动电话、可穿戴电子装置、个人电子装置等等。或者，装置1105可为此类装置的一部分或组件。
图12示出根据本发明的各种实施例的说明用于补偿阈值电压变差的方法1200的流程图。方法1200的操作可通过如本文中所描述的存储器控制器或存储器阵列实施。例如，方法1200的操作可通过参考图9到11所描述的存储器控制器执行。在一些实例中，存储器控制器可执行一组代码以控制装置的功能元件来执行下文描述的功能。另外地或可替代地，存储器控制器可使用专用硬件执行下文描述的功能的实施例。
在框1205处，方法可包含针对读取操作识别铁电存储器单元，其中铁电存储器单元的存取线通过开关组件与感测组件成电子连通。框1205的操作可根据参考图2到8所描述的方法执行。在某些实例中，框1205的操作的方面可通过参考图9到11所描述的存储器单元识别器执行。
在框1210处，方法可包含将存取线的电压减小到至少部分地基于开关组件的阈值电压的值，其中至少部分地基于针对读取操作识别铁电存储器单元，减小存取线的电压。在一些情况下，减小存取线的电压包含在预定时间段内启动耦合在存取线和电压源之间的额外开关组件。在一些情况下，减小存取线的电压可包含建立开关组件和电压源之间的导电路径，并在导电路径建立时在一时间段内启动开关组件。在一些应用中，减小存取线的电压包含启动与存取线和第一电压源耦合的额外开关组件，并在建立开关组件和第二电压源之间的导电路径时启动开关组件。框1210的操作可根据参考图2到8所描述的方法执行。在某些实例中框1210的操作的方面可通过参考图9到11所描述的电压调节器执行。
在框1215处，方法可包含在存取线的电压达到所述值之后启动开关组件。框1215的操作可根据参考图2到8所描述的方法执行。在某些实例中，框1215的操作的方面可通过参考图9到11所描述的开关组件执行。
在框1220处，方法可包含在开关组件启动之后在铁电存储器单元的感测组件处执行读取操作。框1220的操作可根据参考图2到8所描述的方法执行。在某些实例中，框1220的操作的方面可通过参考图9到11所描述的读取操作组件执行。
在一些情况下，描述一种设备。所述设备可用于执行方法，例如方法1200。所述设备可包含用于针对读取操作识别铁电存储器单元的构件，其中所述铁电存储器单元的存取线通过开关组件与感测组件成电子连通。所述设备可包含用于将所述存取线的电压减小到至少部分地基于所述开关组件的阈值电压的值的构件，其中至少部分地基于针对所述读取操作识别所述铁电存储器单元，减小所述存取线的所述电压。所述设备可包含用于在所述存取线的所述电压达到所述值之后启动所述开关组件的构件，以及用于在所述开关组件启动之后在所述铁电存储器单元的所述感测组件处执行所述读取操作的构件。
在一些情况下，减小所述存取线的所述电压包含用于在预定时间段内启动耦合在所述存取线和电压源之间的额外开关组件的构件。在一些情况下，减小所述存取线的所述电压包含用于建立所述开关组件和电压源之间的导电路径的构件，并且所述设备还可包含用于在所述导电路径建立时在一时间段内启动所述开关组件的构件。
在一些情况下，减小所述存取线的所述电压包含用于启动与所述存取线和第一电压源耦合的额外开关组件的构件，并且所述设备还可包含用于在所述开关组件和第二电压源之间的导电路径建立时启动所述开关组件的构件。在一些情况下，所述设备还可包含用于在减小所述存取线的所述电压之前分离所述铁电存储器单元与所述存取线的构件，其中分离所述铁电存储器单元与所述存取线包含用于停用所述铁电存储器单元的选择组件的构件。
在一些情况下，描述一种设备。所述设备可用于执行方法，例如方法1200。所述设备可包含：用于针对读取操作识别铁电存储器单元的构件；用于将第一存取线的电压减小到至少部分地基于开关组件的阈值电压的值的构件，其中至少部分地基于针对所述读取操作识别所述铁电存储器单元，减小所述第一存取线的所述电压；以及用于在减小所述第一存取线的所述电压之后触发所述铁电存储器单元的所述读取操作的构件。
在一些情况下，所述设备还可包含：用于启动所述开关组件的构件，其中所述开关组件耦合到电压源；以及用于至少部分地基于启动所述开关组件将所述第一存取线的所述电压减小到所述值的构件。在一些情况下，所述设备还可包含：用于启动额外开关组件的构件，其中所述额外开关组件耦合到电压源；以及用于至少部分地基于启动所述额外开关组件将所述第一存取线的所述电压减小到所述值的构件。
在一些情况下，所述设备还可包含：用于启动额外开关组件的构件；用于至少部分地基于启动所述额外开关组件将所述第一存取线的所述电压减小到大于所述值的阈值的构件；用于在启动所述额外开关组件之后启动所述开关组件的构件；以及用于至少部分地基于启动所述开关组件将所述第一存取线的所述电压从所述阈值减小到所述值的构件。在一些情况下，所述设备还可包含用于向第二存取线施加电压以启动所述铁电存储器单元的选择组件的构件。在一些情况下，所述设备还可包含用于在向所述第二存取线施加所述电压之后施加电压以启动所述开关组件的构件。
图13示出根据本发明的各种实施例的说明补偿阈值电压变差的方法1300的流程图。方法1300的操作可通过如本文中所描述的存储器控制器或其组件实施。例如，方法1300的操作可通过参考图9到11所描述的存储器控制器执行。在一些实例中，存储器控制器可执行一组代码以控制装置的功能元件来执行下文描述的功能。另外地或可替代地，存储器控制器可使用专用硬件执行下文描述的功能的实施例。
在框1305处，方法可包含针对读取操作识别铁电存储器单元，其中铁电存储器单元的选择组件通过第一存取线与积分器成电子连通。框1305的操作可根据参考图2到8所描述的方法执行。在某些实例中，框1305的操作的方面可通过参考图9到11所描述的存储器单元识别器执行。
在框1310处，方法可包含将第一存取线的电压减小到至少部分地基于积分器的阈值电压的值，其中至少部分地基于针对读取操作识别铁电存储器单元，减小第一存取线的电压。在一些情况下，减小第一存取线的电压包含通过启动开关组件建立第一存取线和电压源之间的导电路径。在一些情况下，减小存取线的电压包含通过启动积分器建立第一存取线和电压源之间的导电路径。在一些情况下，减小存取线的电压包含通过启动开关组件建立第一存取线和第一电压源极之间的导电路径以及通过启动积分器建立第一存取线和第二电压源之间的导电路径。框1310的操作可根据参考图2到8所描述的方法执行。在某些实例中，框1310的操作的方面可通过参考图9到11所描述的电压调节器执行。
在框1315处，方法可包含在第一存取线的电压达到所述值之后向铁电存储器单元的第二存取线施加电压，其中电压的施加启动选择组件。框1315的操作可根据参考图2到8所描述的方法执行。在某些实例中，框1315的操作的方面可通过参考图9到11所描述的电压组件执行。
在框1320处，方法可包含在选择组件启动之后，针对读取操作启动积分器。框1320的操作可根据参考图2到8所描述的方法执行。在某些实例中，框1320的操作的方面可通过参考图9到11所描述的读取操作组件执行。
在一些情况下，描述一种设备。所述设备可用于执行方法，例如方法1300。所述设备可包含用于针对读取操作识别铁电存储器单元的构件，其中所述铁电存储器单元的选择组件通过第一存取线与积分器成电子连通。所述设备可包含用于将所述第一存取线的电压减小到至少部分地基于所述积分器的阈值电压的值的构件，其中至少部分地基于针对所述读取操作识别所述铁电存储器单元，减小所述第一存取线的所述电压。所述设备可包含：用于在所述第一存取线的所述电压达到所述值之后向所述铁电存储器单元的第二存取线施加电压的构件，其中所述电压的施加启动所述选择组件；以及用于在所述选择组件启动之后针对所述读取操作启动所述积分器的构件。
在一些情况下，减小所述第一存取线的所述电压包含用于通过启动开关组件建立所述第一存取线和电压源之间的导电路径的构件。在一些情况下，减小所述第一存取线的所述电压包含用于通过启动所述积分器建立所述第一存取线和电压源之间的导电路径的构件。在一些情况下，减小所述第一存取线的所述电压包含用于通过启动开关组件建立所述第一存取线和第一电压源之间的导电路径的构件，并且所述设备还可包含用于通过启动所述积分器建立所述第一存取线和第二电压源之间的导电路径的构件。
在一些情况下，启动所述选择组件建立所述铁电存储器单元和感测电容器之间的导电路径，并且向所述第二存取线施加所述电压将电荷从所述铁电存储器单元传递到所述感测电容器。在一些情况下，启动所述积分器从所述感测电容器传递电流。在一些情况下，所述设备可包含用于确定所述第一存取线已达到阈值的构件以及用于至少部分地基于所述确定停用所述积分器的构件。在一些情况下，所述设备可包含用于确定所述积分器在作用中的时间段的构件以及用于至少部分地基于所述时间段的持续时间确定所述铁电存储器单元的所存储状态的构件。
图14示出根据本发明的各种实施例的说明用于补偿阈值电压变差的方法1400的流程图。方法1400的操作可通过如本文中所描述的存储器控制器或其组件实施。例如，方法1400的操作可通过参考图9到11所描述的存储器控制器执行。在一些实例中，存储器控制器可执行一组代码以控制装置的功能元件来执行下文描述的功能。另外地或可替代地，存储器控制器可使用专用硬件执行下文描述的功能的方面。
在框1405处，方法可包含针对读取操作识别铁电存储器单元，其中铁电存储器单元通过第一存取线与开关组件成电子连通。框1405的操作可根据参考图2到8所描述的方法执行。在某些实例中，框1405的操作的方面可通过参考图9到11所描述的存储器单元识别器执行。
在框1410处，可包含将第一存取线的电压减小到至少部分地基于开关组件的阈值电压的值，其中至少部分地基于针对读取操作识别铁电存储器单元，减小第一存取线的电压。在一些情况下，减小第一存取线的电压包含建立第一存取线和电压源之间的导电路径。框1410的操作可根据参考图2到8所描述的方法执行。在某些实例中，框1410的操作的方面可通过参考图9到11所描述的电压调节器执行。
在框1415处，方法可包含在第一存取线的电压达到所述值之后向铁电存储器单元的第二存取线施加电压。框1415的操作可根据参考图2到8所描述的方法执行。在某些实例中，框1415的操作的方面可通过参考图9到11所描述的电压组件执行。
在框1420处，方法可包含在向第二存取线施加电压之后执行铁电存储器单元的读取操作。在一些情况下，执行读取操作包含向铁电存储器单元施加电压，其中所施加电压将电荷从铁电存储器单元传递到与感测电路成电子连通的感测电容器。框1420的操作可根据参考图2到8所描述的方法执行。在某些实例中，框1420的操作的方面可通过参考图9到11所描述的读取操作组件执行。
在一些情况下，描述一种设备。所述设备可用于执行方法，例如方法1400。所述设备可包含用于针对读取操作识别铁电存储器单元的构件，其中所述铁电存储器单元通过第一存取线与开关组件成电子连通。所述设备可包含用于将所述第一存取线的电压减小到至少部分地基于所述开关组件的阈值电压的值的构件，其中至少部分地基于针对所述读取操作识别所述铁电存储器单元，减小所述第一存取线的所述电压。所述设备可包含用于在所述第一存取线的所述电压达到所述值之后向所述铁电存储器单元的第二存取线施加电压的构件，以及用于在向所述第二存取线施加所述电压之后执行所述铁电存储器单元的所述读取操作的构件。
在一些情况下，减小所述电压包含用于建立所述第一存取线和电压源之间的导电路径的构件。在一些情况下，建立所述导电路径包含用于启动与所述第一存取线和所述电压源耦合的额外开关组件的构件。在一些情况下，建立所述导电路径包含用于启动与所述第一存取线和所述电压源耦合的所述开关组件的构件。在一些情况下，执行所述读取操作包含用于向所述铁电存储器单元施加电压的构件，其中所施加电压将电荷从所述铁电存储器单元传递到与感测电路成电子连通的感测电容器。
应注意，上文所描述的方法描述可能的实施方案，且操作和步骤可经重新布置或以其它方式修改，且其它实施方案是可能的。此外，可组合来自所述方法中的两个或更多个的实施例。
可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。例如，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号示出为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。
如本文中所使用，术语“虚拟接地”是指保持为大致零伏特(0V)的电压但不与接地直接连接的电路节点。因此，虚拟接地的电压在时间上可为波动的且在稳定状态下返回到大致0V。可使用例如由运算放大器和电阻器组成的分压器的各种电子电路元件实施虚拟接地。其它实施方案也是可能的。“虚拟接地”或“几乎接地”意味着连接到大致0V。
术语“电子连通”和“耦合(couple或coupled)”是指支持组件之间的电子流动的所述组件之间的关系。这可包含组件之间的直接连接或可包含中间组件。成电子连通的组件可以(例如，在通电电路中)主动地交换电子或信号，也可以(例如，在断电电路中)不主动地交换电子或信号，但是可经配置且可操作以在电路通电后交换电子或信号。举例来说，通过开关(例如，晶体管)物理连接的两个组件成电子连通，而不管开关的状态如何(即，打开还是关闭)。例如，耦合其它组件的开关可促进所耦合组件之间的电子连通。
术语“分离”是指其中电子当前无法在组件之间流动的所述组件之间的关系；如果组件之间存在开路，那么所述组件彼此分离。例如，通过开关物理连接的两个组件可在开关打开时彼此分离。
如本文中所使用，术语“短接”是指其中在组件之间通过启动所讨论的两个组件之间的单个中间组件来建立导电路径的组件之间的关系。例如，短接到第二组件的第一组件可在两个组件之间的开关关闭时与第二组件交换电子。因此，短接可以是实现电子通信的组件(或线路)之间的电荷流动的动态操作。
本文中所论述的包含存储器阵列100的装置可形成于半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些情况下，衬底是半导体晶片。在其它情况下，衬底可为绝缘体上硅(silicon-on-insulator，SOI)衬底，例如玻璃上硅(silicon-on-glass，SOG)或蓝宝石上硅(silicon-on-sapphire，SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含(但不限于)磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。
本文中所论述的晶体管可表示场效应晶体管(FET)，且包括包含源极、漏极和栅极的三端装置。所述端子可通过例如金属的导电材料连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂(例如简并)半导体区。源极与漏极可通过轻掺杂的半导体区或沟道分隔开。如果通道是n型(即，大部分载体为电子)，那么FET可被称作n型FET。如果沟道是p型(即，大部分载体为电洞)，那么FET可被称作p型FET。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。例如，将正电压或负电压分别施加到n型FET或p型FET可导致通道变得导电。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“接通”或“启动”。当小于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“断开”或“停用”。
本文结合附图阐述的实施方式描述实例配置，且并不表示可实施或在权利要求书的范围内的所有实例。本文所使用的术语“示例性”是指“充当实例、例子或说明”，并不“比其它实例优选”或“有利”。出于提供对所描述的技术的理解的目的，具体实施方式包含特定细节。然而，这些技术可在没有这些特定细节的情况下实践。在一些情况下，以框图的形式展示众所周知的结构和装置以免混淆所描述实例的概念。
在附图中，类似组件或特征可以具有相同参考标记。此外，可以通过在参考标签后面跟着短划线和区分类似组件的第二标签来区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任一个。
可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。例如，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
结合本文中的揭示内容所描述的各种说明性块和模块可使用经设计以执行本文中所描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合(例如，数字信号处理器(digital signal processor，DSP)和微处理器的组合、多个微处理器、与DSP核心结合的一或多个微处理器，或任何其它此类配置)。
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件来实施，那么可以将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体予以传输。其它实例和实施在本发明和所附权利要求书的范围内。例如，由于软件的本质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一个的组合来实施。实施功能的特征也可物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。并且，如本文中所使用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一个”或“中的一或多个”的短语开始的项目的列表)中所使用的“或”指示包含性列表，使得(例如)A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。
计算机可读媒体包含非暂时性计算机存储媒体以及包含促进将计算机程序从一处传递到另一处的任何媒体的通信媒体两者。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于携载或存储呈指令或数据结构形式的所要程序代码装置且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。
并且，适当地将任何连接称作计算机可读媒体。例如，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件，则所述同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文中所使用，磁盘和光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。以上各项的组合也包含在计算机可读媒体的范围内。
提供本文中的描述使得所属领域的技术人员能够进行或使用本发明。所属领域的技术人员将易于了解对本发明的各种修改，且本文中界定的一般原理可应用于其它变体而不脱离本发明的范围。因此，本发明不限于本文中所描述的实例和设计，而是赋予与本文中所揭示的原理和新颖特征一致的最宽范围。

Claims (23)

1.一种方法，其包括：
针对读取操作识别铁电存储器单元，其中所述铁电存储器单元的存取线通过开关组件与感测组件成电子连通；
将所述存取线的电压减小到至少部分地基于所述开关组件的阈值电压的值，其中至少部分地基于针对所述读取操作识别所述铁电存储器单元，减小所述存取线的所述电压；
在所述存取线的所述电压达到所述值之后启动所述开关组件；
在所述开关组件启动之后，在所述铁电存储器单元的所述感测组件处执行所述读取操作；以及
在减小所述存取线的所述电压之前分离所述铁电存储器单元与所述存取线。
2.根据权利要求1所述的方法，其中减小所述存取线的所述电压包括：
在预定时间段内启动耦合在所述存取线和电压源之间的额外开关组件。
3.根据权利要求1所述的方法，其中减小所述存取线的所述电压包括：
建立所述开关组件和电压源之间的导电路径；以及
所述方法进一步包括在所述导电路径建立时在一时间段内启动所述开关组件。
4.根据权利要求1所述的方法，其中分离所述铁电存储器单元与所述存取线包括：
停用所述铁电存储器单元的选择组件。
5.一种方法，其包括：
针对读取操作识别铁电存储器单元，其中所述铁电存储器单元的存取线通过开关组件与感测组件成电子连通；
将所述存取线的电压减小到至少部分地基于所述开关组件的阈值电压的值，其中至少部分地基于针对所述读取操作识别所述铁电存储器单元，减小所述存取线的所述电压；
在所述存取线的所述电压达到所述值之后，且在所述开关组件和第二电压源之间的导电路径建立时，启动所述开关组件；以及
在所述开关组件启动之后，在所述铁电存储器单元的所述感测组件处执行所述读取操作；
其中减小所述存取线的所述电压包括启动与所述存取线和第一电压源耦合的额外开关组件。
6.一种方法，其包括：
针对读取操作识别铁电存储器单元，其中所述铁电存储器单元的选择组件通过第一存取线与积分器成电子连通；
将所述第一存取线的电压减小到至少部分地基于所述积分器的阈值电压的值，其中至少部分地基于针对所述读取操作识别所述铁电存储器单元，减小所述第一存取线的所述电压；
在所述第一存取线的所述电压达到所述值之后向所述铁电存储器单元的第二存取线施加电压，其中所述电压的施加启动所述选择组件；以及
在所述选择组件启动之后，针对所述读取操作启动所述积分器。
7.根据权利要求6所述的方法，其中减小所述第一存取线的所述电压包括：
通过启动开关组件建立所述第一存取线和电压源之间的导电路径。
8.根据权利要求6所述的方法，其中减小所述第一存取线的所述电压包括：
通过启动所述积分器建立所述第一存取线和电压源之间的导电路径。
9.根据权利要求6所述的方法，其中减小所述第一存取线的所述电压包括：
通过启动开关组件建立所述第一存取线和第一电压源之间的导电路径；以及
所述方法进一步包括通过启动所述积分器建立所述第一存取线和第二电压源之间的导电路径。
10.根据权利要求6所述的方法，其中启动所述选择组件建立所述铁电存储器单元和感测电容器之间的导电路径，并且向所述第二存取线施加所述电压将电荷从所述铁电存储器单元传递到所述感测电容器。
11.根据权利要求10所述的方法，其中启动所述积分器从所述感测电容器传递电流。
12.根据权利要求10所述的方法，其进一步包括：
确定所述第一存取线已达到阈值；以及
至少部分地基于所述确定，停用所述积分器。
13.根据权利要求12所述的方法，其进一步包括：
确定所述积分器在作用中的时间段；以及
至少部分地基于所述时间段的持续时间，确定所述铁电存储器单元的所存储状态。
14.一种方法，其包括：
针对读取操作识别铁电存储器单元，其中所述铁电存储器单元通过开关组件和第一存取线与感测电路成电子连通；
将所述第一存取线的电压减小到至少部分地基于所述开关组件的阈值电压的值，其中至少部分地基于针对所述读取操作识别所述铁电存储器单元，减小所述第一存取线的所述电压；
在所述第一存取线的所述电压达到所述值之后向所述铁电存储器单元的第二存取线施加电压；以及
在向所述第二存取线施加于电压之后执行所述铁电存储器单元的读取操作。
15.根据权利要求14所述的方法，其中减小所述电压包括：
建立所述第一存取线和电压源之间的导电路径。
16.根据权利要求15所述的方法，其中建立所述导电路径包括：
启动与所述第一存取线和所述电压源耦合的额外开关组件。
17.根据权利要求15所述的方法，其中建立所述导电路径包括：
启动与所述第一存取线和所述电压源耦合的所述开关组件。
18.根据权利要求14所述的方法，其中执行所述读取操作包括：
向所述铁电存储器单元施加电压，其中所述所施加电压将电荷从所述铁电存储器单元传递到与所述感测电路成电子连通的感测电容器。
19.一种电子存储器设备，其包括：
铁电存储器单元；
第一存取线和第二存取线，其中所述铁电存储器单元通过开关组件和所述第一存取线与感测电路成电子连通；以及
控制器，其与所述铁电存储器单元和所述开关组件成电子连通，其中所述控制器可用于：
针对读取操作识别所述铁电存储器单元；
将所述第一存取线的电压减小到至少部分地基于所述开关组件的阈值电压的值，其中至少部分地基于针对所述读取操作识别所述铁电存储器单元，减小所述第一存取线的所述电压；
在减小所述第一存取线的所述电压之后触发所述铁电存储器单元的读取操作；以及
向所述第二存取线施加电压以启动所述铁电存储器单元的选择组件。
20.根据权利要求19所述的电子存储器设备，其中所述控制器可用于：
启动所述开关组件，其中所述开关组件耦合到电压源；以及
至少部分地基于启动所述开关组件，将所述第一存取线的所述电压减小到所述值。
21.根据权利要求19所述的电子存储器设备，其中所述控制器可用于：
启动额外开关组件；
至少部分地基于启动所述额外开关组件，将所述第一存取线的所述电压减小到大于所述值的阈值；
在启动所述额外开关组件之后启动所述开关组件；以及
至少部分地基于启动所述开关组件，将所述第一存取线的所述电压从所述阈值减小到所述值。
22.根据权利要求21所述的电子存储器设备，其中所述控制器可用于：
在向所述第二存取线施加所述电压之后施加电压以启动所述开关组件。
23.一种电子存储器设备，其包括：
铁电存储器单元；
第一存取线和第二存取线，其中所述铁电存储器单元通过所述第一存取线与开关组件成电子连通；以及
控制器，其与所述铁电存储器单元和所述开关组件成电子连通，其中所述控制器可用于：
针对读取操作识别所述铁电存储器单元；
将所述第一存取线的电压减小到至少部分地基于所述开关组件的阈值电压的值，其中至少部分地基于针对所述读取操作识别所述铁电存储器单元，减小所述第一存取线的所述电压；
在减小所述第一存取线的所述电压之后触发所述铁电存储器单元的读取操作；
启动额外开关组件，其中所述额外开关组件耦合到电压源；以及
至少部分地基于启动所述额外开关组件，将所述第一存取线的所述电压减小到所述值。
CN201780056845.4A 2016-09-16 2017-08-25 存储器单元组件的阈值电压变差的补偿 Active CN109791782B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/267,807 US9786345B1 (en) 2016-09-16 2016-09-16 Compensation for threshold voltage variation of memory cell components
US15/267,807 2016-09-16
PCT/US2017/048666 WO2018052688A1 (en) 2016-09-16 2017-08-25 Compensation for threshold voltage variation of memory cell components

Publications (2)

Publication Number Publication Date
CN109791782A CN109791782A (zh) 2019-05-21
CN109791782B true CN109791782B (zh) 2020-06-16

Family

ID=59982048

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780056845.4A Active CN109791782B (zh) 2016-09-16 2017-08-25 存储器单元组件的阈值电压变差的补偿

Country Status (4)

Country Link
US (3) US9786345B1 (zh)
KR (1) KR102031523B1 (zh)
CN (1) CN109791782B (zh)
WO (1) WO2018052688A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9613676B1 (en) * 2016-06-29 2017-04-04 Micron Technology, Inc. Writing to cross-point non-volatile memory
US9858979B1 (en) * 2016-10-05 2018-01-02 Micron Technology, Inc. Reprogrammable non-volatile ferroelectric latch for use with a memory controller
US10529410B2 (en) * 2017-12-18 2020-01-07 Micron Technology, Inc. Techniques for accessing an array of memory cells to reduce parasitic coupling
US10381101B2 (en) * 2017-12-20 2019-08-13 Micron Technology, Inc. Non-contact measurement of memory cell threshold voltage
US10748594B2 (en) * 2018-02-13 2020-08-18 Micron Technology, Inc. Enabling fast pulse operation
US10667621B2 (en) * 2018-04-19 2020-06-02 Micron Technology, Inc. Multi-stage memory sensing
US10867653B2 (en) 2018-04-20 2020-12-15 Micron Technology, Inc. Access schemes for protecting stored data in a memory device
US10622050B2 (en) 2018-05-09 2020-04-14 Micron Technology, Inc. Ferroelectric memory plate power reduction
US10460787B1 (en) 2018-05-16 2019-10-29 Palo Alto Research Center Incorporated Selection circuit usable with ferroelectric memory
US11081157B2 (en) 2018-12-11 2021-08-03 Micron Technology, Inc. Leakage compensation for memory arrays
KR20210037905A (ko) * 2019-09-30 2021-04-07 에스케이하이닉스 주식회사 전자 장치
JP2023031078A (ja) 2021-08-24 2023-03-08 キオクシア株式会社 メモリシステムおよび制御方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7193880B2 (en) * 2004-06-14 2007-03-20 Texas Instruments Incorporated Plateline voltage pulsing to reduce storage node disturbance in ferroelectric memory
US7203087B2 (en) * 2003-12-23 2007-04-10 Stmicroelectronics S.R.L. Fast reading, low consumption memory device and reading method thereof
US7245537B2 (en) * 2004-10-26 2007-07-17 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of programming same
CN101263560A (zh) * 2005-06-20 2008-09-10 桑迪士克股份有限公司 非易失性存储器读取操作中的补偿电流

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4458336A (en) * 1980-10-22 1984-07-03 Fujitsu Limited Semiconductor memory circuit
US4459684A (en) * 1981-06-02 1984-07-10 Texas Instruments Incorporated Nonvolatile JRAM cell using nonvolatile capacitance for information retrieval
US4899224A (en) * 1987-07-03 1990-02-06 Nippon Telegraph And Telephone Corporation Recording apparatus and method utilizing an array of liquid crystal cells
US5241494A (en) * 1990-09-26 1993-08-31 Information Storage Devices Integrated circuit system for analog signal recording and playback
JP3278981B2 (ja) * 1993-06-23 2002-04-30 株式会社日立製作所 半導体メモリ
US5592410A (en) * 1995-04-10 1997-01-07 Ramtron International Corporation Circuit and method for reducing a compensation of a ferroelectric capacitor by multiple pulsing of the plate line following a write operation
JP2939973B2 (ja) * 1996-06-06 1999-08-25 日本電気株式会社 不揮発性半導体メモリ装置の駆動方法
KR100255956B1 (ko) * 1997-07-16 2000-05-01 윤종용 강유전체 메모리 장치 및 그것의 데이터 보호 방법
KR100275109B1 (ko) * 1997-12-23 2000-12-15 김영환 강유전체메모리장치및그동작방법
KR100287884B1 (ko) * 1998-11-26 2001-05-02 김영환 반도체 메모리소자의 센싱회로 및 그를 이용한센싱방법
US6038194A (en) * 1998-12-28 2000-03-14 Philips Electronics North America Corporation Memory decoder with zero static power
KR100331847B1 (ko) * 1999-06-29 2002-04-09 박종섭 레퍼런스 메모리셀의 문턱전압 설정회로 및 그를 이용한 문턱전압 설정방법
JP3954245B2 (ja) * 1999-07-22 2007-08-08 株式会社東芝 電圧発生回路
JP2001067884A (ja) * 1999-08-31 2001-03-16 Hitachi Ltd 不揮発性半導体記憶装置
JP3856424B2 (ja) * 2000-12-25 2006-12-13 株式会社東芝 半導体記憶装置
KR100425476B1 (ko) * 2001-12-05 2004-03-30 삼성전자주식회사 안정적인 입출력라인 센싱제어 스킴을 갖는 반도체메모리장치 및 이의 센싱제어 방법
US6831856B2 (en) * 2002-09-23 2004-12-14 Ovonyx, Inc. Method of data storage using only amorphous phase of electrically programmable phase-change memory element
US6801463B2 (en) * 2002-10-17 2004-10-05 Intel Corporation Method and apparatus for leakage compensation with full Vcc pre-charge
US6999345B1 (en) * 2002-11-06 2006-02-14 Halo Lsi, Inc. Method of sense and program verify without a reference cell for non-volatile semiconductor memory
US6795338B2 (en) * 2002-12-13 2004-09-21 Intel Corporation Memory having access devices using phase change material such as chalcogenide
AU2003227479A1 (en) * 2003-04-10 2004-11-04 Fujitsu Limited Ferroelectric memory and method for reading its data
EP1505605A1 (en) * 2003-08-06 2005-02-09 STMicroelectronics S.r.l. Improved sensing circuit for a semiconductor memory including bit line precharging and discharging functions
US7133304B2 (en) * 2004-03-22 2006-11-07 Texas Instruments Incorporated Method and apparatus to reduce storage node disturbance in ferroelectric memory
KR100621766B1 (ko) * 2004-08-09 2006-09-13 삼성전자주식회사 강유전체 메모리에서의 레퍼런스 전압 발생장치 및 그의구동방법
JP4452631B2 (ja) * 2005-01-21 2010-04-21 パトレネラ キャピタル リミテッド， エルエルシー メモリ
US7154774B2 (en) * 2005-03-30 2006-12-26 Ovonyx, Inc. Detecting switching of access elements of phase change memory cells
JP2007141399A (ja) * 2005-11-21 2007-06-07 Renesas Technology Corp 半導体装置
JP5158624B2 (ja) * 2006-08-10 2013-03-06 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP5078118B2 (ja) * 2006-10-23 2012-11-21 パナソニック株式会社 半導体記憶装置
US7505345B2 (en) * 2006-11-03 2009-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method for an SRAM with two phase word line pulse
US7630246B2 (en) * 2007-06-18 2009-12-08 Micron Technology, Inc. Programming rate identification and control in a solid state memory
KR101050699B1 (ko) * 2008-04-04 2011-07-20 엘피다 메모리 가부시키가이샤 반도체 메모리 디바이스
US7957197B2 (en) * 2008-05-28 2011-06-07 Sandisk Corporation Nonvolatile memory with a current sense amplifier having a precharge circuit and a transfer gate coupled to a sense node
KR20090126587A (ko) * 2008-06-04 2009-12-09 삼성전자주식회사 상 변화 메모리 장치 및 그것의 읽기 방법
JP2009301658A (ja) * 2008-06-13 2009-12-24 Seiko Epson Corp 強誘電体記憶装置、強誘電体記憶装置の駆動方法および電子機器
JP2010055696A (ja) * 2008-08-28 2010-03-11 Elpida Memory Inc 半導体記憶装置
US7933139B2 (en) * 2009-05-15 2011-04-26 Macronix International Co., Ltd. One-transistor, one-resistor, one-capacitor phase change memory
US8149627B2 (en) * 2010-03-02 2012-04-03 Macronix International Co., Ltd. Current sink system based on sample and hold for source side sensing
KR20110131648A (ko) * 2010-05-31 2011-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및 메모리 카드 및 그것의 프로그램 방법
JP5671418B2 (ja) * 2010-08-06 2015-02-18 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US8493812B2 (en) * 2010-10-28 2013-07-23 International Business Machines Corporation Boost circuit for generating an adjustable boost voltage
US8665630B2 (en) * 2011-05-27 2014-03-04 Micron Technology, Inc. Memory cell operation including capacitance
US8503221B1 (en) * 2011-06-02 2013-08-06 Richard Frederic Hobson SRAM cell with common bit line and source line standby voltage
US8913443B2 (en) * 2011-09-19 2014-12-16 Conversant Intellectual Property Management Inc. Voltage regulation for 3D packages and method of manufacturing same
KR20140029814A (ko) * 2012-08-30 2014-03-11 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 구동 방법
JP5793525B2 (ja) * 2013-03-08 2015-10-14 株式会社東芝 不揮発性半導体記憶装置
JP2014211937A (ja) * 2013-04-03 2014-11-13 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
GB2512844B (en) * 2013-04-08 2017-06-21 Surecore Ltd Reduced Power Memory Unit
US9406689B2 (en) * 2013-07-31 2016-08-02 Qualcomm Incorporated Logic finFET high-K/conductive gate embedded multiple time programmable flash memory
US10084017B2 (en) * 2014-01-17 2018-09-25 Sony Semiconductor Solutions Corporation Switch device and storage unit having a switch layer between first and second electrodes
KR101872632B1 (ko) * 2014-06-09 2018-08-02 사빅 글로벌 테크놀러지스 비.브이. 펄스 전자기 복사선을 이용한 박막 유기 강유전 물질의 제조방법
FR3024917B1 (fr) * 2014-08-13 2016-09-09 St Microelectronics Sa Procede de minimisation de la tension de fonctionnement d'un point memoire de type sram
US9711213B2 (en) * 2014-09-04 2017-07-18 Micron Technology, Inc. Operational signals generated from capacitive stored charge
US9286987B1 (en) * 2014-09-09 2016-03-15 Sandisk Technologies Inc. Controlling pass voltages to minimize program disturb in charge-trapping memory
KR102264162B1 (ko) * 2014-10-29 2021-06-11 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
US20160149129A1 (en) * 2014-11-25 2016-05-26 Intermolecular, Inc. Using Metal Silicides as Electrodes for MSM Stack in Selector for Non-Volatile Memory Application
JP6383280B2 (ja) * 2014-12-15 2018-08-29 株式会社フローディア 不揮発性半導体記憶装置
US9418000B2 (en) * 2014-12-22 2016-08-16 Intel Corporation Dynamically compensating for degradation of a non-volatile memory device
TWI588827B (zh) * 2015-02-06 2017-06-21 円星科技股份有限公司 隨機存取記憶體與記憶體存取方法
US10109356B2 (en) * 2015-02-25 2018-10-23 Nxp Usa, Inc. Method and apparatus for stressing a non-volatile memory
US9627046B2 (en) * 2015-03-02 2017-04-18 Sandisk Technologies Llc Programming techniques for non-volatile memories with charge trapping layers
US9786346B2 (en) * 2015-05-20 2017-10-10 Micron Technology, Inc. Virtual ground sensing circuitry and related devices, systems, and methods for crosspoint ferroelectric memory
US9876018B2 (en) * 2015-12-03 2018-01-23 Micron Technology, Inc. Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material
JPWO2017179314A1 (ja) * 2016-04-13 2019-02-21 ソニー株式会社 半導体記憶素子、および電子機器
US10586583B2 (en) * 2018-03-08 2020-03-10 Cypress Semiconductor Corporation Ferroelectric random access memory sensing scheme

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7203087B2 (en) * 2003-12-23 2007-04-10 Stmicroelectronics S.R.L. Fast reading, low consumption memory device and reading method thereof
US7193880B2 (en) * 2004-06-14 2007-03-20 Texas Instruments Incorporated Plateline voltage pulsing to reduce storage node disturbance in ferroelectric memory
US7245537B2 (en) * 2004-10-26 2007-07-17 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of programming same
CN101263560A (zh) * 2005-06-20 2008-09-10 桑迪士克股份有限公司 非易失性存储器读取操作中的补偿电流

Also Published As

Publication number Publication date
US10153019B2 (en) 2018-12-11
US20190006000A1 (en) 2019-01-03
US9786345B1 (en) 2017-10-10
CN109791782A (zh) 2019-05-21
KR102031523B1 (ko) 2019-10-11
KR20190043180A (ko) 2019-04-25
WO2018052688A1 (en) 2018-03-22
US10607675B2 (en) 2020-03-31
US20180082728A1 (en) 2018-03-22

Similar Documents

Publication Publication Date Title
CN109791782B (zh) 存储器单元组件的阈值电压变差的补偿
US11322191B2 (en) Charge extraction from ferroelectric memory cell
US11043503B2 (en) Plate node configurations and operations for a memory array
US10854266B1 (en) Full bias sensing in a memory array
US10497418B2 (en) Selector threshold compensation
CN109407816B (zh) 电子存储器设备及用于存取存储器单元的方法
US10878861B2 (en) Variable filter capacitance
US11887689B2 (en) Techniques for precharging a memory cell
US11380381B2 (en) Techniques and devices for canceling memory cell variations
CN112041926B (zh) 感测存储器单元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant