CN108630576A - 基板处理装置的控制装置和基板处理显示方法 - Google Patents

基板处理装置的控制装置和基板处理显示方法 Download PDF

Info

Publication number
CN108630576A
CN108630576A CN201810205462.5A CN201810205462A CN108630576A CN 108630576 A CN108630576 A CN 108630576A CN 201810205462 A CN201810205462 A CN 201810205462A CN 108630576 A CN108630576 A CN 108630576A
Authority
CN
China
Prior art keywords
processing
substrate
processing procedure
wafer
procedure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810205462.5A
Other languages
English (en)
Other versions
CN108630576B (zh
Inventor
山本智子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN108630576A publication Critical patent/CN108630576A/zh
Application granted granted Critical
Publication of CN108630576B publication Critical patent/CN108630576B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/4155—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by programme execution, i.e. part programme or machine function execution, e.g. selection of a programme
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明提供一种基板处理装置的控制装置和基板处理显示方法。目的在于在按照系统制程执行基板的处理之前容易地掌握处理室内的处理的时序。基于系统制程来执行基板的处理的基板处理装置具有：创建部，其当接收到基板处理制程和多个调节处理制程的输入时，创建表示所接收到的所述基板处理制程和多个调节处理制程的执行过程的系统制程；以及显示部，在按照所创建的所述系统制程执行基板的处理之前，所述显示部以时间序列显示对基板进行处理的每个处理室中的基板处理和多个调节处理的执行顺序。

Description

基板处理装置的控制装置和基板处理显示方法
技术领域
本发明涉及一种基板处理装置的控制装置和基板处理显示方法。
背景技术
表示向设置于基板处理装置的处理室搬送基板的搬送路径的晶圆搬送时序是根据预先设定的参数、由用户创建和编辑的系统制程、作为执行对象的晶圆张数以及其它条件来决定的。用户只要能够视觉上确认所决定的搬送时序，就能够容易地掌握搬送路径。因此，提出了一种将所决定的搬送时序可视化后提供给用户的技术(例如参照专利文献1、2)。
例如，在专利文献1中公开了如下内容：在基板处理系统中，能够在操作员指定搬送顺序时将搬送路径以可视的方式显示，并且能够对所指定的路径进行动画显示。另外，在专利文献2中公开了如下内容：在创建运转制程时，视觉上掌握被处理体相对于多个腔室的运动，以能够无误且容易地创建运转制程。
专利文献1：日本特开2005-260108号公报
专利文献2：日本特开2009-164633号公报
发明内容
发明要解决的问题
然而，专利文献1、2公开的是针对所设定的制程从视觉上掌握各个基板的搬送路径，而不是视觉上显示在处理室内执行的基板处理、清洁处理等的处理顺序。
另一方面，当能够通过系统制程设定的项目、能够通过参数设定的条件变得复杂时，难以获知在处理室内执行的处理的顺序。并且，当能够在多个处理室中同时进行处理或多个调节处理各自的处理时间存在偏差时，更难以获知各个处理室中分别执行的基板处理和多个调节处理的顺序。
对此，用户想要在进行实际的处理之前掌握按怎样的顺序进行基板处理、调节处理、是否创建出所期望的系统制程。
针对上述课题，在一个方面中，本发明的目的在于在按照系统制程执行基板的处理之前容易地掌握处理室内的处理的时序。
用于解决问题的方案
为了解决上述课题，根据一个方式，提供一种基板处理装置，基于系统制程来执行基板的处理，所述基板处理装置具有：创建部，其当接收到基板处理制程和多个调节处理制程的输入时，创建表示所接收到的所述基板处理制程和多个调节处理制程的执行过程的系统制程；以及显示部，在按照所创建的所述系统制程执行基板的处理之前，所述显示部以时间序列显示对基板进行处理的每个处理室中的基板处理和多个调节处理的执行顺序。
发明的效果
根据一个方面，能够在按照系统制程执行基板的处理之前容易地掌握处理室内的处理的时序。
附图说明
图1是表示一个实施方式所涉及的基板处理装置和控制装置的硬件结构的一例的图。
图2是表示一个实施方式所涉及的基板处理装置的控制装置的功能结构的一例的图。
图3是表示一个实施方式所涉及的处理顺序显示处理的一例的流程图。
图4是一个实施方式所涉及的系统制程的设定画面例。
图5是一个实施方式所涉及的清洁的定时的设定画面例。
图6是图4和图5的设定条件中的处理顺序显示画面例。
图7是一个实施方式所涉及的系统制程的路径设定画面例。
图8是一个实施方式所涉及的与有无同时搬送相应的处理顺序显示画面的迁移图。
图9是一个实施方式所涉及的同时搬送时的处理顺序显示画面例。
图10是一个实施方式的变形例1所涉及的系统制程和执行定时的设定画面例。
图11是图10的设定条件中的处理顺序显示画面例。
图12是一个实施方式的变形例2所涉及的系统制程、执行定时以及参数的设定画面例。
图13是图12的设定条件中的处理顺序显示画面例。
图14是一个实施方式的变形例3所涉及的系统制程和执行定时的设定画面例。
图15是图14的设定条件中的处理顺序显示画面例。
图16是一个实施方式所涉及的其它处理顺序显示画面例。
图17是一个实施方式所涉及的继图16之后的处理顺序显示画面例。
附图标记说明
10：控制装置；11：存储部；12：接收部；13：系统制程创建部；14：处理顺序决定部；15：显示部；21：CPU；22：ROM；23：RAM；24：HDD；26：显示器；PM：处理室；Sys：基板处理装置。
具体实施方式
下面，参照附图来说明用于实施本发明的方式。此外，在本说明书和附图中，对实质上相同的结构标注相同的标记，由此省去重复的说明。
[基板处理装置的整体结构]
首先，参照图1来说明本发明的一个实施方式所涉及的基板处理装置Sys和控制装置10的硬件结构的一例。图1表示一个实施方式所涉及的基板处理装置Sys和控制装置10的硬件结构的一例。基板处理装置Sys是具有组合(cluster)构造(多室型)的基板处理系统的一例。
基板处理装置Sys具有六个处理室PM(Process Module)1～6、搬送室VTM(VacuumTransfer Module)、两个加载互锁室LLM(Load Lock Module)、加载模块LM(LoaderModule)以及三个加载端口LP(Load Port)。三个加载端口LP从左起依次标记为加载端口LPA、加载端口LPB以及加载端口LPC。由控制装置10控制基板处理装置Sys。
六个处理室PM1～6被配置在搬送室VTM的周围，用于对晶圆实施规定的处理。各处理室PM和搬送室VTM以可开闭的方式与闸阀连接。处理室PM1～6的内部被减压到规定的真空气氛，利用等离子体或非等离子体对晶圆实施蚀刻处理、成膜处理、清洁处理、灰化处理等处理。将处理室PM1～6还统称为处理室PM。
在搬送室VTM的内部配置有用于搬送晶圆的搬送装置VA。搬送装置VA具有屈伸自如且旋转自如的两个机械臂AC、AD。在各机械臂AC、AD的前端部分别安装有拾取器C、D。搬送装置VA能够将晶圆分别保持于拾取器C、D，且进行晶圆相对于六个处理室PM1～6的搬入和搬出以及晶圆相对于两个加载互锁室LLM的搬入和搬出。
加载互锁室LLM被设置在搬送室VTM与加载模块LM之间。加载互锁室LLM在大气气氛与真空气氛之间进行切换来将晶圆从大气侧的加载模块LM向真空侧的搬送室VTM搬送或从真空侧的搬送室VTM向大气侧的加载模块LM搬送。在本实施方式中，具备两个加载互锁室LLM。下面，有时将一个加载互锁室LLM标记为加载互锁室LLM1、将另一个加载互锁室LLM标记为加载互锁室LLM2来加以区分。
利用ULPA过滤器通过下降流将加载模块LM的内部保持清洁并调整到比大气压稍高的正压。在加载模块LM的长边的侧壁具备三个加载端口LPA、LPB、LPC。在各加载端口LPA、LPB、LPC安装有例如收纳有25张晶圆的FOUP(Front Opening Unified Pod：前开式晶圆盒)或空的FOUP。加载端口LPA、LPB、LPC成为用于将晶圆W朝向处理室PM搬出或者用于搬入在处理室PM中处理后的晶圆W的晶圆W的出入口。
在加载模块LM的内部配置有用于搬送晶圆的搬送装置LA。搬送装置LA具有屈伸自如且旋转自如的两个机械臂AA、AB。在各机械臂AA、AB的前端部分别安装有拾取器A、B。搬送装置LA能够将晶圆分别保持于拾取器A、B，且进行晶圆相对于FOUP的搬入和搬出以及晶圆相对于两个加载互锁室LLM的搬入和搬出。
在加载模块LM设置有用于将晶圆的位置对准的定位器ORT。定位器ORT被配置于加载模块LM的长边方向上的一端。定位器ORT检测晶圆的中心位置、偏心量以及切口位置。利用加载模块LM的机械臂AA、AB基于检测结果对晶圆进行校正。
具体地说，各机械臂AA、AB从载置于加载端口LP的FOUP取出未处理晶圆，将取出的晶圆搬送到定位器ORT。在基于定位器ORT的检测结果利用加载模块LM对晶圆的位置进行校正之后，各机械臂AA、AB将晶圆搬送到加载互锁室LLM。另外，将在处理室PM中被进行处理后的处理完成后晶圆从加载互锁室LLM取出后载置于规定的FOUP。
此外，处理室PM、加载互锁室LLM、加载模块LM以及加载端口LP的个数不限于本实施方式所示的个数，可以为任意个数。
控制装置10具有CPU(Central Processing Unit：中央处理单元)21、ROM(ReadOnly Memory：只读存储器)22、RAM(Random Access Memory：随机存取存储器)23、HDD(HardDisk Drive：硬盘驱动器)24、输入输出接口(I/F)25以及显示器26。此外，控制装置10不限于具有HDD 24，还可以具有SSD(Solid State Drive：固态硬盘)等其它存储区域。
CPU 21按照根据HDD 24中保存的晶圆处理制程群、调节处理制程群中的所指定的制程创建的系统制程，来对各处理室PM中的晶圆的处理和各种调节处理进行控制。
系统制程表示设定有晶圆处理的过程或条件的晶圆处理制程以及用于整理处理室PM的状况的调节处理制程的执行过程。晶圆处理制程中使用的基板的类型为产品晶圆，调节处理制程中使用的基板的类型为假片(dummy wafer)或无晶圆(没有晶圆)。
在多个调节处理制程中包括进行干洗处理、无晶圆干洗处理、陈化处理、NPPC(NonPlasma Particle Cleaning：非等离子体粒子清洁)以及批量稳定化处理中的至少任一处理的制程。
在干洗处理中，将产品晶圆搬出，将假片搬入，利用等离子体将处理室内的不需要的堆积物去除。执行无晶圆干洗(WLDC：Wafer less dry cleaning)处理的目的在于，在将产品晶圆搬出且不将假片搬入的状态下施加等离子体，以去除载置晶圆的载置台的静电等。陈化处理是用于在实施干洗处理后整理处理室内的气氛的虚拟(dummy)处理。
在NPPC中，去除处理室PM和加载互锁模块LLM中的微粒。虽然根据高频放电时间和PM使用次数的累计值来执行NPPC，但当以被设定为固定值的界限值为周期必定执行NPPC时，生产性(生产率)下降与该界限值相应的量，基于这样的理由，NPPC具有以下功能：能够使系统制程指定有无NPPC的实施，使得能够在某个特定的批量结束时执行NPPC。此外，当在产品晶圆的处理之后且清洁处理之前执行NPPC时，有可能产生大量的微粒，因此基于在清洁处理之后执行NPPC的条件来创建系统制程。此外，基于晶圆处理和各调节的执行定时、处理的优先级或各种条件来创建系统制程。在执行包括等离子体处理在内的产品处理之前对假片预先进行批量稳定虚拟处理。此外，批量稳定虚拟处理是为了在开始进行最初的晶圆的处理之前使处理室PM内的状态稳定而执行的调节处理。
用于使CPU 21执行制程的程序也可以被保存在HDD 24、RAM 23等存储区域或存储介质中来提供。另外，这些制程和程序也可以通过网络来从外部装置提供。
输入输出接口(I/F)25作为用于从操作员为了管理基板处理装置Sys而进行的命令操作获得输入输出信息的接口发挥功能。显示器26在按照系统制程执行晶圆的处理之前，以时间序列显示对晶圆进行处理的每个处理室PM中的晶圆处理和多个调节处理的执行顺序。除此以外，显示器26还显示所需要的其它信息。
[基板处理装置的控制装置的功能结构]
接着，参照图2来说明基板处理装置Sys的控制装置10的功能结构的一例。控制装置10按照制程来控制基板处理装置Sys的晶圆搬送工序和晶圆处理工序。另外，控制装置10将每个处理室PM的处理顺序可视化来进行显示。
控制装置10具有存储部11、接收部12、系统制程创建部13、处理顺序决定部14以及显示部15。
接收部12接收晶圆处理制程和多个调节处理制程的输入。接收部12能够接收晶圆的处理张数和其它参数。
系统制程创建部13从HDD 24中保存的晶圆处理制程群、调节处理制程群中选择所接收到的晶圆处理制程和多个调节处理制程来创建系统制程。所创建的系统制程被存储在存储部11中。
处理顺序决定部14基于根据系统制程执行的处理和该处理的执行定时，来决定在各处理室PM中执行的基板处理和多个调节处理的执行顺序。在存在各种参数的设定的情况下，处理顺序决定部14基于根据系统制程执行的处理和执行定时以及所设定的参数，来决定基板处理和多个调节处理的执行顺序。
显示部15以时间序列显示晶圆处理和多个调节处理的执行顺序。显示部15用按类型而不同的颜色显示晶圆处理和多个调节处理。由此，能够更容易地掌握在处理室PM内执行的处理顺序和执行定时。显示部15也可以显示在所显示的晶圆处理和多个调节处理中分别使用的晶圆的张数和类型。另外，显示部15也可以显示直到使系统制程中设定的晶圆处理结束为止所需要的时间。
[基于系统制程执行的处理和定时]
接着，对基于系统制程执行的处理和执行定时的一例进行说明。处理顺序决定部14根据各种处理是在怎样的定时被执行的这样的条件，来决定处理的执行顺序。当接收到制程的输入时，设定制程中所设定的“处理”和“处理的执行定时”。在输入制程时能够进行处理的张数指定等的情况下，也同样地设定这些指定信息。此外，存在能够通过参数设定的项目。
例如，当接收到晶圆处理制程的输入时，对所要执行的处理设定“晶圆处理”。当输入晶圆处理的张数时，设定产品晶圆的“张数”。
当接收到清洁处理中的处理前清洁的输入时，对所要执行的处理设定“处理前清洁”。当输入处理的张数时，设定“张数(0或1张)”。处理的执行定时为批量开始时且紧接着处理室调节之后。作为只通过制程设定无法判别的执行条件，能够通过参数来指定是否抑制连续批量执行中的处理。
当接收到清洁处理中的张数指定清洁的输入时，对所要执行的处理设定“张数指定清洁”。另外，设定表示“每隔几张晶圆处理实施本清洁处理”的张数。处理的执行定时在执行所指定的产品或虚拟处理张数之后。此外，在紧接着批量的最后的产品处理之后，能够通过参数来指定无实施这样的设定。能够通过参数来指定是否对假片进行累计来作为处理张数。能够通过参数来指定在连续批量执行中是否按批量重置处理张数的累计设定或继续累计处理张数。此外，能够从与制程不同的设定画面输入参数。
当接收到清洁处理中的处理后清洁的输入时，对所要执行的处理设定“处理后清洁”。当输入处理的张数时，设定“张数(0或1张)”。处理的执行定时在批量中指定的产品处理结束之后。
当接收到无晶圆干洗处理的输入时，对所要执行的处理设定“WLDC”。能够按所要处理的晶圆类型指定有无本清洁处理。在所要处理的晶圆为产品晶圆的情况下，还能够进行张数指定。执行定时在各晶圆处理之后，但在存在张数指定的情况下，每当处理指定张数的产品晶圆时，就执行该无晶圆干洗处理。
当接收到NPPC的输入时，对所要执行的处理设定“NPPC”。在设定NPPC的情况下，能够指定有无实施和实施的次数。执行定时在批量结束后。也可以不通过制程来指定执行次数，而是利用通过参数设为固定值的方法来指定执行次数。
当接收到批量稳定化处理的输入时，对所要执行的处理设定“批量稳定化处理”。能够通过系统制程来指定有无实施、实施的次数以及处理制程。执行定时在批量开始时且处理前清洁之后。能够通过参数来指定是否抑制连续批量执行中的处理。
当接收到陈化处理(腔室调节处理)的输入时，对所要执行的处理设定“陈化处理(腔室调节处理)”。也可以通过系统制程来指定处理制程，或利用通过参数来指定处理制程的方法。执行定时在紧挨着批量开始之前且最初的晶圆搬入之前。
在设为接收使用了“智能调节功能”的输入的情况下，存在“Steady StateConditioning Action(稳态调节动作，以下标记为“SSC”)”和“Mini Conditioning(微调节，以下标记为“Mini”)”。当接收到“SSC”的输入时，对所要执行的处理设定用“SSC”标记的干洗、NPPC以及陈化中的至少任一处理。在“SSC”中，能够指定每隔几张实施产品处理，并且能够指定执行什么处理。在“SSC”中，不能指定执行的顺序，关于执行定时，每隔所指定的工艺处理张数执行处理。作为只通过制程设定无法判别的执行条件，即使在连续批量结束时指定了陈化，也不执行陈化。
当接收到“Mini”的输入时，对所要执行的处理设定用“SSC”标记的干洗或陈化处理。在“Mini”中，能够指定每隔几张实施产品处理，关于执行定时，能够每隔所指定的工艺处理张数实施处理。作为只通过制程设定无法判别的执行条件，存在表示在SSC的定时与Mini的定时一致的情况下优先执行SSC、不执行Mini这样的优先级的条件。但是，也可以采用在SSC的定时与Mini的定时一致的情况下按Mini→SSC的顺序执行的方法。在本实施方式中，在SSC的定时与Mini的定时一致的情况下，优先执行SSC，不执行Mini。
此外，存储部11也可以存储所创建的系统制程、所设定的参数、表示直到使系统制程中设定的基板处理结束为止所需要的时间的预测处理时间。
[处理顺序显示处理]
接着，参照图3来说明本实施方式所涉及的处理顺序显示处理。图3是表示本实施方式所涉及的处理顺序显示处理的一例的流程图。当开始进行本处理时，接收部12接收晶圆处理制程的输入(步骤S10)。接着，接收部12接收多个调节处理制程的输入(步骤S12)。接着，接收部12接收参数的设定(步骤S14)。
接着，系统制程创建部13创建表示所接收到的晶圆处理制程和多个调节处理制程的执行过程的系统制程(步骤S16)。接着，处理顺序决定部14基于再生的系统制程和所设定的参数，来按每个处理室PM决定晶圆处理和多个调节处理的执行顺序(步骤S18)。用于决定处理顺序的条件中不仅包括制程的设定事项，还包括在接收制程的输入时所输入的信息(每隔几张产品处理实施清洁处理等)和各种参数。
接着，显示部15按每个处理室PM将晶圆处理和多个调节处理的执行顺序可视化地显示(步骤S20)。接着，系统制程创建部13判定是否对系统制程进行修正(步骤S22)。
当接收部12按照来自用户的操作接收到系统制程的修正要求时，系统制程创建部13判定为对系统制程进行修正。在该情况下，对系统制程和参数中的至少任一方进行修正，来重新创建系统制程(步骤S24)。在重新创建后，通过执行步骤S18和步骤S20的处理，能够实时地将与重新创建的系统制程及参数的执行条件相应的每个处理室PM中的各处理的执行顺序可视化来进行显示。另一方面，在步骤S22中，系统制程创建部13在判定为不对系统制程进行修正的情况下，结束本处理。
图4是一个实施方式所涉及的系统制程的设定画面A1的一例。系统制程的设定画面A1中的模块(Module)项目用于设定成为晶圆的路径的模块。在图4中，设定了在处理室PM1中执行的处理和处理的执行定时。例如，Cleaning Timing(清洁定时)项目用于设定处理的执行定时。“Pre&Post-Process 5wafers(预处理&后处理5张晶圆)”设定了在批量的开头、批量的最后以及每执行5张晶圆处理时进行清洁。
individual Setting(独立设置)项目中的“Recipe Individual(制程独立)”表示按每个制程独立地设定各项目。在Pre-Process Cleaning Recipe(预处理清洁制程)项目中设定处理前清洁。Count Designation Cleaning Recipe(计数指定清洁制程)项目中设定张数指定清洁处理。Post-Process Cleaning Recipe(后处理清洁制程)项目中设定处理后清洁处理。
在本实施方式中为单独地指定清洁的执行定时的模式。图5是一个实施方式所涉及的清洁的执行定时的设定画面A2的一例。此外，在设定为自动地进行指定的模式的情况下，不需要图5所示的手动进行的执行定时的输入。
在此，选择“Pre-Process(预处理)”、“Post-Process(后处理)”以及“wafers(晶圆)”各按键，在对晶圆张数输入了“5”的状态下按下“OK”按钮。由此，设定了在批量的开头、批量的最后以及每执行5张晶圆处理时进行清洁。
图4的系统制程的设定内容以表的形式显示。因而，难以获知各处理是在哪个定时实施的。因而，在本实施方式中，基于系统制程的设定和参数的信息，以时间序列显示每个处理室中的晶圆处理和多个调节处理的执行顺序。
图6是以时间序列显示出作为由控制装置10基于从图4和图5所示的各种设定画面输入的设定值和参数值执行图3的处理顺序显示处理的结果的、晶圆处理和多个调节处理的执行顺序的画面A3的一例。在此，在栏101中示出进行处理的处理室PM1。也就是说，是一个批量所包含的25张晶圆全部在处理室PM1中被进行处理的例子。
在图6的例子中，在进行静电去除处理102之后，在批量的最初执行处理前清洁(PRE-CLEAN)处理103，在执行5张晶圆处理104之后进行张数指定清洁(CLEAN-AFTER-PROC)处理105。执行接下来的5张晶圆处理106→张数指定清洁处理107→接下来的5张晶圆处理108→张数指定清洁处理109→接下来的5张晶圆处理110→张数指定清洁处理111→接下来的5张晶圆处理112→张数指定清洁处理113。在批量的最后，执行处理后清洁(POST-CLEAN)处理114。
图7是一个实施方式所涉及的系统制程的路径设定画面A4的一例。在图7中，例如从加载端口LPC搬出一个批量中的25张晶圆，经由加载互锁模块LLM1或LLM2来在处理室PM1和处理室PM2中执行晶圆的处理。设定了在执行晶圆的处理后经由加载互锁模块LLM1或LLM2返回到加载端口LPC的路径。在处理室PM1和处理室PM2中，能够同时并行地进行晶圆处理。
在该情况下，在本实施方式中，与设定条件的变更相应地实时更新系统制程的路径设定画面。也就是说，当变更系统制程的设定条件和各种参数的设定条件时，与此相应地开始进行图3的本实施方式所涉及的处理顺序显示处理，决定基于新的设定条件的处理顺序，更新画面以使得新的处理顺序以时间序列显示。
图8是本实施方式所涉及的根据有无同时搬送来更新处理顺序显示画面A3从而画面从左侧的显示画面A3更新为右侧的显示画面A3'的例子。左侧的显示画面A3以时间序列显示没有向多个处理室进行同时搬送的情况下(只在处理室PM1中进行处理)的晶圆处理和多个调节处理的执行顺序。右侧的显示画面A3'以时间序列显示向处理室PM1和处理室PM2这两个处理室进行了同时搬送的情况下的晶圆处理和多个调节处理的执行顺序。
并且，使用图7的系统制程的路径设定画面A4将处理室的设定从PM1或PM2变更为PM1或PM2或PM3。图9是本实施方式所涉及的根据从向两个处理室进行同时搬送变更为向三个处理室进行同时搬送而画面迁移至显示画面A3”的一例。图9的显示画面A3”以时间序列显示向处理室PM1、处理室PM2以及处理室PM3这三个处理室进行了同时搬送的情况下的晶圆处理和多个调节处理的执行顺序。
据此，在本实施方式中，以时间序列显示每个处理室PM中的处理顺序。由此，用户能够按每个处理室来从视觉上掌握晶圆处理和多个调节处理的执行顺序。由此，用户能够容易地确认是否创建出自己所期望的系统制程。
另外，能够通过颜色来识别处理的类型，用文本来显示执行哪个处理制程，因此能够防止忘记进行哪个设定项目。
特别地，根据本实施方式所涉及的控制装置10，即使在向多个处理室PM进行同时搬送的情况下，也能够实时地掌握在各处理室PM中按怎样的处理顺序进行处理。由此，在执行实际的晶圆处理之前的系统制程的创建阶段中，能够根据需要重新创建系统制程，从而能够创建能够按最优化的处理顺序执行各处理的制程。
[变形例1]
接着，参照图10和图11来说明本实施方式的变形例1所涉及的设定画面例和处理顺序显示画面例。图10是一个实施方式的变形例1所涉及的系统制程的设定画面A5和清洁的执行定时的设定画面A6的一例。
变形例1所涉及的系统制程的设定画面A5与使用图4所说明的系统制程的设定画面A1的不同之处在于：在设定画面A1中，在模块项目中只设定了处理室PM1，与此相对，在设定画面A5中，在模块项目中设定了处理室PM1～PM5。执行定时的设定画面A6与图5的执行定时的设定画面A2相同，在批量的开头、批量的最后以及每当执行5张晶圆处理时进行清洁。
图11是以时间序列显示出作为由控制装置10基于从图10所示的各种设定画面输入的设定值和参数值执行图3的处理顺序显示处理所得到的结果的、晶圆处理和多个调节处理的执行顺序的画面A7的一例。
在图10中为表的形式，因此不以时间序列显示每个处理室中按怎样的顺序进行哪个处理，无法容易地掌握各个处理室PM1～PM5中的处理的顺序。
另一方面，在图11的处理顺序显示画面A7中，将由控制装置10基于从图10所示的设定画面输入的各设定条件以时间序列执行图3的处理顺序显示处理所得到的结果的、晶圆处理和多个调节处理的处理顺序可视化来进行显示。图11的画面A7针对各个处理室PM1～PM5分别以时间序列显示晶圆处理和多个调节处理的执行顺序。其结果，在进行静电去除处理122之后，在各个处理室PM1～PM5中，在具有25张晶圆的批量的最初执行处理前清洁(PRE-CLEAN)处理123。然后，显示如下处理顺序：在进行5张晶圆处理124之后，执行张数指定清洁处理(CLEAN-AFTER-PROC)处理125，在批量的最后执行处理后清洁(POST-CLEAN)处理126。
显示在各处理室中重复进行以上的处理、即在各处理室中执行静电去除处理127→处理前清洁处理128→5张晶圆处理129→张数指定清洁处理130→处理后清洁131的处理顺序。
如以上所说明的那样，根据本实施方式和变形例1所示的基板处理显示方法，能够针对进行同时搬送的全部处理室在同一画面中显示每个处理室中的处理的执行顺序。另外，当将本实施方式与变形例1进行比较时，可知：即使系统制程的设定的方法相同，但由于同时搬送的处理室的数量不同而按每个处理室显示的处理的执行顺序也完全不同。
[变形例2]
接着，参照图12和图13来说明本实施方式的变形例2所涉及的设定画面例和处理顺序显示画面例。图12是一个实施方式的变形例2所涉及的系统制程的设定画面A5、清洁的执行定时的设定画面A6以及参数(装置参数)的设定画面A8的一例。
图12的系统制程的设定画面A5和清洁的执行定时的设定画面A6与图10的变形例1的画面相同。在变形例2中，在参数的设定画面A8中，在变形例1中被设定为无效的“PM使用次数清洁功能”的参数变为有效。当使“PM使用次数清洁功能”有效时，在张数指定清洁处理的定时与处理后清洁处理的定时一致的情况下，发挥不执行处理后清洁的功能。像这样，在变形例2中，系统制程的设定和清洁的执行定时的设定相同，但参数的设定不同。
图13是以时间序列显示出作为由控制装置10基于从图12所示的各种设定画面输入的设定值和参数值执行图3的处理顺序显示处理所得到的结果的、晶圆处理和多个调节处理的执行顺序的画面A10的一例。
根据变形例2所示的基板处理显示方法，能够一目了然地理解图13所示的处理顺序显示画面A10与在变形例1中说明的图11所示的处理顺序显示画面A7不同。
也就是说，在变形例1所涉及的图11的处理顺序显示画面A7中，可知：在各处理室中按静电去除处理122→处理前清洁处理123→5张晶圆处理124→张数指定清洁处理125→处理后清洁126的顺序执行处理。
另一方面，在变形例2所涉及的图13的处理顺序显示画面A10中，可知：在各处理室中按静电去除处理142→处理前清洁处理143→5张晶圆处理144→张数指定清洁处理145的顺序执行处理。也就是说，通过变形例2的设定能够容易地掌握以下情形：无论是否进行了处理后清洁126的设定，都由于张数指定清洁处理的定时与处理后清洁处理的定时一致而完全不执行处理后清洁。
此外，通过事先将图11的处理顺序显示画面A7的信息存储在存储部11中，能够将参数、制程的设定条件不同的多个处理顺序显示画面A7、A10切换为相同的画面或不同的画面来进行显示。由此，能够提高用户创建系统制程时的便利性。
如以上所说明的那样，根据变形例2所示的基板处理显示方法，能够将通过制程、参数的设定的组合被抑制的处理、追加的处理可视化。由此，能够在编辑系统制程时再现以往由基板处理装置Sys在执行系统制程时判断出的晶圆处理的逻辑。因而，能够在执行制程之前重新编辑为最佳的制程。由此，即使实际不执行基于系统制程的处理，也能够在此之前创建恰当的制程，从而能够提高制程创建的作业效率。除此以外，在实际进行产品晶圆的处理时，能够按最优化的处理顺序进行处理，因此能够提高处理效率，从而提高生产率。
[变形例3]
接着，参照图14和图15来说明本实施方式的变形例3所涉及的设定画面例和处理顺序显示画面例。图14是一个实施方式的变形例3所涉及的系统制程的设定画面A11和清洁的执行定时的设定画面A12的一例。
在变形例3中，将“智能调节功能”设为有效。当使“智能调整功能”有效时，最大限度抑制连续批量执行中不需要的处理，并在连续批量结束时自动追加后处理。
在“智能调节功能”被设定为有效的情况下，能够在图14的参数设定画面A12中从干洗、NPPC以及陈化中指定通过“Steady State Conditioning Action(SSC)”的设定执行的处理。在图14的设定画面A12中，选择干洗、NPPC以及陈化并按下了OK按钮。因而，在变形例3中，通过“SSC”的设定执行的处理为干洗、NPPC以及陈化。因而，在设定画面A11的“稳态调节动作”项目中，进行了将“智能调节功能”设定为有效来每隔10张执行干洗、NPPC以及陈化这样的设定。此外，预先将在批量的最后进行NPPC作为条件。
在图14的系统制程的设定画面A11的“Dummy Recipe(虚拟制程)”、“ProcessCondition(处理条件)”项目中，设定了在批量处理前使在虚拟制程中被进行处理的一张假片通过。
图15是以时间序列显示出作为由控制装置10基于从图14所示的各种设定画面输入的设定值和参数值执行图3的处理顺序显示处理所得到的结果的、晶圆处理和多个调节处理的执行顺序的画面A13的一例。
在针对图14的制程设定和参数设定显示的图15的处理顺序显示画面A13中，在处理室PM1中对一个批量的25张晶圆进行处理的情况下，最初执行静电去除处理152，执行“SSC”的陈化处理153。接着，执行10张晶圆处理154，之后，在执行“SSC”的干洗处理155和NPPC 156之后执行“SSC”的陈化处理157。之后，在再次执行10张晶圆处理158之后，执行“SSC”的干洗处理159、NPPC 160以及陈化处理161。在最后5张晶圆处理162之后，执行“SSC”的干洗处理163和NPPC 164。
在图16和图17中示出在与图14的制程设定和参数设定相应地在处理室PM1中对三个批量的75张晶圆进行处理的情况下显示的处理顺序显示画面A14。
如图16和图17所示，每当一个批量结束时，执行静电去除处理172、179、185。另外，在静电去除处理172之后执行陈化处理173，在10张晶圆处理174、176、178、181、183、186、188之后执行“SSC”175、177、180、182、184、187、189。在最后5张晶圆处理190之后，执行“SSC”的干洗处理191和NPPC192。
如以上所说明的那样，根据本实施方式和各变形例所示的基板处理显示方法，能够按每个处理室容易地掌握进行基板的处理的处理室内的处理的时序。另外，能够将通过制程、参数的设定的组合被抑制的处理、追加的处理可视化。另外，能够通过“智能调节功能”来设定参数的设定的组合，并且在该情况下也能够将通过参数的设定的组合被抑制的处理、追加的处理可视化。由此，能够在编辑制程时再现以往基板处理装置Sys在执行制程时判断出的晶圆处理的逻辑，从而能够在执行制程之前重新编辑为最佳的制程。由此，能够提高制程创建的作业效率。此外，在实际进行产品晶圆的处理时，能够按最优化的处理顺序进行处理，因此能够提高处理效率，从而能够提高生产率。
此外，如图15所示，也可以显示晶圆处理和多个调节处理的各个处理中的晶圆的张数A和晶圆的类型D。在晶圆的类型D中，显示产品晶圆、假片。另外，在不使用晶圆的情况下，在无晶圆C的项目中进行明示。例如，NPPC为无晶圆的处理。
另外，能够根据与各处理B对应的时间信息来计算并显示预测处理时间E，该预测处理时间E是直到使系统制程中设定的晶圆处理结束为止所需要的时间。所计算出的过去的预测处理时间也可以作为工作实绩值存储到存储部11中。在该情况下，控制装置10基于根据工作实绩值或处理制程中设定的值计算出的时间，来计算并显示直到使一个批量的晶圆处理结束为止所需要的时间，由此能够对用户提供用于判定所创建出的系统制程是否良好的材料。
以上，通过上述实施方式说明了基板处理装置的控制装置和基板处理显示方法，但本发明所涉及的基板处理装置的控制装置和基板处理显示方法不限定于上述实施方式，在本发明的范围内能够进行各种变形和改进。上述多个实施方式中记载的事项在不矛盾的范围内能够进行组合。
例如，本发明所涉及的基板处理装置也可以是电容耦合型等离子体(CCP：Capacitively Coupled Plasma)装置、电感耦合型等离子体(ICP：Inductively CoupledPlasma)处理装置、使用了径向线缝隙天线的等离子体处理装置、螺旋波激励型等离子体(HWP：Helicon Wave Plasma)装置、电子回旋共振等离子体(ECR：Electron CyclotronResonance Plasma)装置、表面波等离子体处理装置等。另外，基板处理装置也可以是不使用等离子体而通过热处理等对基板进行处理的装置。
另外，在本说明书中，列举晶圆作为基板的一例进行了说明，但基板不限于此，也可以是在LCD(Liquid Crystal Display：液晶显示器)、FPD(Flat Panel Display：平板显示器)中使用的各种基板、光掩模、CD基板、印刷电路板等。

Claims (9)

1.一种基板处理装置的控制装置，其中，所述基板处理装置基于系统制程来执行基板的处理，所述控制装置具有：
创建部，其当接收到基板处理制程和多个调节处理制程的输入时，创建表示所接收到的所述基板处理制程和多个调节处理制程的执行过程的系统制程；以及
显示部，在按照所创建的所述系统制程执行基板的处理之前，所述显示部以时间序列显示对基板进行处理的每个处理室中的基板处理和多个调节处理的执行顺序。
2.根据权利要求1所述的控制装置，其特征在于，
所述显示部显示在所显示的所述基板处理和多个调节处理的各个处理中被进行处理的基板的张数和基板的类型。
3.根据权利要求2所述的控制装置，其特征在于，
所述基板的类型为产品基板、假基板或无基板中的任一种。
4.根据权利要求1至3中的任一项所述的控制装置，其特征在于，
所述显示部显示直到使所述系统制程中设定的基板处理结束为止所需要的时间。
5.根据权利要求1至4中的任一项所述的控制装置，其特征在于，
所述多个调节处理制程包括干洗处理、无晶圆干洗处理、陈化处理、非等离子体粒子清洁以及批量稳定化处理中的至少任一处理。
6.根据权利要求1至5中的任一项所述的控制装置，其特征在于，
在所述处理室存在多个的情况下，所述显示部按每个处理室并排显示多个该处理室中的基板处理和多个调节处理的执行顺序。
7.根据权利要求1至6中的任一项所述的控制装置，其特征在于，
所述显示部基于表示所接收到的所述基板处理制程和多个调节处理制程的优先级的信息，来以时间序列显示对基板进行处理的每个处理室中的基板处理和多个调节处理的执行顺序。
8.一种基板处理显示方法，是基于系统制程来执行基板的处理的基板处理显示方法，所述基板处理显示方法包括以下工序：
接收基板处理制程和多个调节处理制程的输入；
创建表示所接收到的所述基板处理制程和多个调节处理制程的执行过程的系统制程；以及
在按照所创建的所述系统制程执行基板的处理之前，以时间序列显示对基板进行处理的每个处理室中的基板处理和多个调节处理的执行顺序。
9.根据权利要求8所述的基板处理显示方法，其特征在于，还包括以下工序：
参照显示的所述基板处理和多个调节处理的执行顺序，来接受对创建的所述系统制程的修正；以及
在按照修正后的所述系统制程执行基板的处理之前，以时间序列显示基于修正后的系统制程的每个所述处理室中的基板处理和多个调节处理的执行顺序。
CN201810205462.5A 2017-03-15 2018-03-13 基板处理装置的控制装置和基板处理显示方法 Active CN108630576B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017050466A JP6877200B2 (ja) 2017-03-15 2017-03-15 基板処理装置の制御装置及び基板処理表示方法
JP2017-050466 2017-03-15

Publications (2)

Publication Number Publication Date
CN108630576A true CN108630576A (zh) 2018-10-09
CN108630576B CN108630576B (zh) 2021-11-30

Family

ID=63519283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810205462.5A Active CN108630576B (zh) 2017-03-15 2018-03-13 基板处理装置的控制装置和基板处理显示方法

Country Status (5)

Country Link
US (1) US10928806B2 (zh)
JP (1) JP6877200B2 (zh)
KR (1) KR102490646B1 (zh)
CN (1) CN108630576B (zh)
TW (1) TWI758430B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7091221B2 (ja) * 2018-10-23 2022-06-27 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP6973956B2 (ja) * 2019-07-04 2021-12-01 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法、プログラムおよび記録媒体
JP2021173914A (ja) * 2020-04-28 2021-11-01 キヤノン株式会社 情報処理装置、及び情報処理方法
WO2021240572A1 (ja) * 2020-05-25 2021-12-02 株式会社日立ハイテク 半導体装置製造システムおよび半導体装置製造方法
JP2022094040A (ja) * 2020-12-14 2022-06-24 キヤノン株式会社 情報処理装置、表示制御方法、プログラム、基板処理装置、及び物品の製造方法
US11874649B2 (en) * 2021-11-09 2024-01-16 Applied Materials, Inc. Methods and systems for cleaning process sequence management

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11219875A (ja) * 1998-01-30 1999-08-10 Hitachi Ltd 半導体製造方法および半導体製造システム
JP2008159787A (ja) * 2006-12-22 2008-07-10 Tokyo Electron Ltd 真空装置のクリーニング方法、真空装置の制御装置および制御プログラムを記憶した記憶媒体
CN101870408A (zh) * 2009-04-24 2010-10-27 株式会社日立高新技术 显示面板输送装置及显示面板模块组装装置
JP2010263017A (ja) * 2009-04-30 2010-11-18 Tokyo Electron Ltd ロット処理開始判定方法及び制御装置
JP2012216630A (ja) * 2011-03-31 2012-11-08 Tokyo Electron Ltd コンディショニング方法、コンピュータ読み取り可能な記憶媒体及び基板処理装置
JP2014116545A (ja) * 2012-12-12 2014-06-26 Tokyo Electron Ltd 基板処理装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050233477A1 (en) * 2004-03-05 2005-10-20 Tokyo Electron Limited Substrate processing apparatus, substrate processing method, and program for implementing the method
JP4610913B2 (ja) 2004-03-15 2011-01-12 株式会社日立国際電気 基板処理システム、基板処理システムにおける表示方法及び基板処理方法
US7535688B2 (en) * 2005-03-25 2009-05-19 Tokyo Electron Limited Method for electrically discharging substrate, substrate processing apparatus and program
JP4671355B2 (ja) * 2006-03-15 2011-04-13 東京エレクトロン株式会社 基板処理装置のクリーニング方法，基板処理装置，プログラムを記録した記録媒体
JP5054722B2 (ja) 2009-04-15 2012-10-24 株式会社日立国際電気 被処理体の処理装置及び半導体デバイスの製造方法
EP2579190A1 (en) * 2011-10-03 2013-04-10 Siemens Aktiengesellschaft System and method for controlling the operations of a manufacturing facility
JP6094148B2 (ja) * 2012-10-29 2017-03-15 東京エレクトロン株式会社 基板処理装置
JP6169365B2 (ja) * 2013-02-07 2017-07-26 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP6224359B2 (ja) * 2013-06-20 2017-11-01 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置のためのスケジュール作成方法およびスケジュール作成プログラム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11219875A (ja) * 1998-01-30 1999-08-10 Hitachi Ltd 半導体製造方法および半導体製造システム
JP2008159787A (ja) * 2006-12-22 2008-07-10 Tokyo Electron Ltd 真空装置のクリーニング方法、真空装置の制御装置および制御プログラムを記憶した記憶媒体
CN101870408A (zh) * 2009-04-24 2010-10-27 株式会社日立高新技术 显示面板输送装置及显示面板模块组装装置
JP2010263017A (ja) * 2009-04-30 2010-11-18 Tokyo Electron Ltd ロット処理開始判定方法及び制御装置
JP2012216630A (ja) * 2011-03-31 2012-11-08 Tokyo Electron Ltd コンディショニング方法、コンピュータ読み取り可能な記憶媒体及び基板処理装置
JP2014116545A (ja) * 2012-12-12 2014-06-26 Tokyo Electron Ltd 基板処理装置

Also Published As

Publication number Publication date
JP2018156994A (ja) 2018-10-04
KR20180105586A (ko) 2018-09-28
US20180267512A1 (en) 2018-09-20
JP6877200B2 (ja) 2021-05-26
US10928806B2 (en) 2021-02-23
KR102490646B1 (ko) 2023-01-19
TWI758430B (zh) 2022-03-21
TW201838064A (zh) 2018-10-16
CN108630576B (zh) 2021-11-30

Similar Documents

Publication Publication Date Title
CN108630576A (zh) 基板处理装置的控制装置和基板处理显示方法
TWI518833B (zh) 真空處理裝置及真空處理方法
TW201626494A (zh) 用以移動晶圓之設備前端模組及方法
KR20010075426A (ko) 프로세서 챔버를 세척하는 방법
JP6301083B2 (ja) 基板処理装置、半導体装置の製造方法、及びレシピの作成方法
JP5463066B2 (ja) ロット処理開始判定方法及び制御装置
JPWO2015030047A1 (ja) 基板処理装置のメンテナンス方法、半導体装置の製造方法、基板処理装置、及び基板処理装置のメンテナンスプログラム
TWI484586B (zh) Vacuum processing device and vacuum treatment method
JP2014090013A (ja) 基板処理装置
JP2005150259A (ja) 基板処理装置及びその制御方法
TWI464792B (zh) Substrate processing system cleaning method, memory media and substrate processing system
JP2016207767A (ja) 基板処理システム
JP2014072359A (ja) 基板処理装置、基板搬送方法及び記憶媒体
US9828675B2 (en) Processing apparatus and processing method
JP5552265B2 (ja) 基板処理装置の制御方法及び記憶媒体
JP2003209058A (ja) 半導体製造装置
JP2006228838A (ja) 成膜装置、コンピュータプログラム及び記憶媒体
TW201925941A (zh) 處理被處理體之方法
JP2006093494A (ja) 基板処理装置
JP2011054679A (ja) 基板処理装置
JP2008251967A (ja) 基板処理装置及びその処理室内の状態安定化方法
JP5972608B2 (ja) 基板処理装置、及び半導体装置の製造方法並びにプログラム
JP2005260274A (ja) 真空処理装置及び基板の搬送処理方法
JP2003179107A (ja) 検査システム及び検査方法
JPH065689A (ja) 半導体基板処理システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant