KR20180105586A - 기판 처리 장치의 제어 장치 및 기판 처리 표시 방법 - Google Patents

기판 처리 장치의 제어 장치 및 기판 처리 표시 방법 Download PDF

Info

Publication number
KR20180105586A
KR20180105586A KR1020180029511A KR20180029511A KR20180105586A KR 20180105586 A KR20180105586 A KR 20180105586A KR 1020180029511 A KR1020180029511 A KR 1020180029511A KR 20180029511 A KR20180029511 A KR 20180029511A KR 20180105586 A KR20180105586 A KR 20180105586A
Authority
KR
South Korea
Prior art keywords
processing
substrate
recipe
conditioning
substrate processing
Prior art date
Application number
KR1020180029511A
Other languages
English (en)
Other versions
KR102490646B1 (ko
Inventor
사토코 야마모토
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20180105586A publication Critical patent/KR20180105586A/ko
Application granted granted Critical
Publication of KR102490646B1 publication Critical patent/KR102490646B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/4155—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by programme execution, i.e. part programme or machine function execution, e.g. selection of a programme
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(과제) 시스템 레시피에 따라 기판의 처리를 실행하기 전에, 처리실 내에 있어서의 처리의 시퀀스를 용이하게 파악하는 것을 목적으로 한다.
(해결 수단) 시스템 레시피에 근거하여 기판의 처리를 실행하는 기판 처리 장치로서, 기판 처리 레시피와 복수의 컨디셔닝 처리 레시피의 입력을 접수하면, 접수한 상기 기판 처리 레시피와 복수의 컨디셔닝 처리 레시피의 실행 수순을 나타내는 시스템 레시피를 작성하는 작성부와, 작성한 상기 시스템 레시피에 따라 기판의 처리를 실행하기 전에, 기판을 처리하는 처리실마다의, 기판 처리와 복수의 컨디셔닝 처리의 실행 순서를 시계열로 표시하는 표시부를 갖는 기판 처리 장치가 제공된다.

Description

기판 처리 장치의 제어 장치 및 기판 처리 표시 방법{CONTROL DEVICE OF SUBSTRATE PROCESSING APPARATUS AND SUBSTRATE PROCESSING DISPLAY METHOD}
본 발명은, 기판 처리 장치의 제어 장치 및 기판 처리 표시 방법에 관한 것이다.
기판 처리 장치에 마련된 처리실로의 기판의 반송 경로를 나타내는 웨이퍼 반송 시퀀스는, 미리 설정된 파라미터, 유저가 작성 및 편집하는 시스템 레시피, 실행 대상의 웨이퍼 매수, 그 외의 조건에 의해 결정된다. 유저는, 결정한 반송 시퀀스를 시각적으로 확인할 수 있으면, 반송 경로를 용이하게 파악할 수 있다. 그래서, 결정한 반송 시퀀스를 가시화하여 유저에게 제공하는 기술이 제안되어 있다(예컨대, 특허 문헌 1, 2를 참조).
예컨대, 특허 문헌 1에서는, 기판 처리 시스템에 있어서 오퍼레이터가 반송 순서를 지정할 때에 가시적으로 반송 경로를 표시할 수 있고, 지정된 경로를 애니메이션 표시할 수 있는 것이 개시되어 있다. 또한, 특허 문헌 2에서는, 운전 레시피 작성 시에, 복수의 챔버에 대한 피처리체의 움직임을 시각적으로 파악하여, 운전 레시피를 실수 없이 용이하게 작성할 수 있도록 하는 것이 개시되어 있다.
(선행 기술 문헌)
(특허 문헌)
(특허 문헌 1) 일본 특허 공개 2005-260108호 공보
(특허 문헌 2) 일본 특허 공개 2009-164633호 공보
그렇지만, 특허 문헌 1, 2는, 설정한 레시피에 대하여, 개개의 기판의 반송 경로를 시각적으로 파악하는 것에 대하여 개시하고 있고, 처리실 내에서 실행되는 기판 처리나 클리닝 처리 등의 처리 순서를 시각적으로 표시하는 것이 아니다.
한편, 시스템 레시피로 설정 가능한 항목이나, 파라미터로 설정 가능한 조건이 복잡해지면, 처리실 내에서 실행되는 처리의 순번을 알기 어려워진다. 또한, 복수의 처리실에서 동시 처리가 가능하거나, 복수의 컨디셔닝 처리의 각각의 처리 시간에 격차가 있거나 하면, 처리실별로 실행되는 기판 처리와 복수의 컨디셔닝 처리의 순번을 보다 알기 어렵다.
이것에 대하여, 유저는, 기판 처리나 컨디셔닝 처리가 어느 순번으로 처리되고, 의도한 시스템 레시피가 작성되어 있는지를 실제의 처리를 행하기 전에 파악하고 싶다.
상기 과제에 대하여, 일 측면에서는, 본 발명은, 시스템 레시피에 따라 기판의 처리를 실행하기 전에, 처리실 내에 있어서의 처리의 시퀀스를 용이하게 파악하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 일 태양에 의하면, 시스템 레시피에 근거하여 기판의 처리를 실행하는 기판 처리 장치로서, 기판 처리 레시피와 복수의 컨디셔닝 처리 레시피의 입력을 접수하면, 접수한 상기 기판 처리 레시피와 복수의 컨디셔닝 처리 레시피의 실행 수순을 나타내는 시스템 레시피를 작성하는 작성부와, 작성한 상기 시스템 레시피에 따라 기판의 처리를 실행하기 전에, 기판을 처리하는 처리실마다의, 기판 처리와 복수의 컨디셔닝 처리의 실행 순서를 시계열로 표시하는 표시부를 갖는 기판 처리 장치가 제공된다.
일 측면에 의하면, 시스템 레시피에 따라 기판의 처리를 실행하기 전에, 처리실 내에 있어서의 처리의 시퀀스를 용이하게 파악할 수 있다.
도 1은 일 실시 형태와 관련되는 기판 처리 장치 및 제어 장치의 하드웨어 구성의 일례를 나타내는 도면.
도 2는 일 실시 형태와 관련되는 기판 처리 장치의 제어 장치의 기능 구성의 일례를 나타내는 도면.
도 3은 일 실시 형태와 관련되는 처리 순서 표시 처리의 일례를 나타내는 플로차트.
도 4는 일 실시 형태와 관련되는 시스템 레시피의 설정 화면의 예.
도 5는 일 실시 형태와 관련되는 클리닝의 타이밍의 설정 화면의 예.
도 6은 도 4 및 도 5의 설정 조건에 있어서의 처리 순서 표시 화면의 예.
도 7은 일 실시 형태와 관련되는 시스템 레시피의 경로 설정 화면의 예.
도 8은 일 실시 형태와 관련되는 동시 반송의 유무에 따른 처리 순서 표시 화면의 천이도.
도 9는 일 실시 형태와 관련되는 동시 반송 시의 처리 순서 표시 화면의 예.
도 10은 일 실시 형태의 변형예 1과 관련되는 시스템 레시피와 실행 타이밍의 설정 화면의 예.
도 11은 도 10의 설정 조건에 있어서의 처리 순서 표시 화면의 예.
도 12는 일 실시 형태의 변형예 2와 관련되는 시스템 레시피와 실행 타이밍과 파라미터의 설정 화면의 예.
도 13은 도 12의 설정 조건에 있어서의 처리 순서 표시 화면의 예.
도 14는 일 실시 형태의 변형예 3과 관련되는 시스템 레시피와 실행 타이밍의 설정 화면의 예.
도 15는 도 14의 설정 조건에 있어서의 처리 순서 표시 화면의 예.
도 16은 일 실시 형태와 관련되는 다른 처리 순서 표시 화면의 예.
도 17은 일 실시 형태와 관련되는 도 16에 계속되는 처리 순서 표시 화면의 예.
이하, 본 발명을 실시하기 위한 형태에 대하여 도면을 참조하여 설명한다. 또, 본 명세서 및 도면에 있어서, 실질적으로 동일한 구성에 대해서는, 동일한 부호를 붙이는 것에 의해 중복된 설명을 생략한다.
[기판 처리 장치의 전체 구성]
우선, 본 발명의 일 실시 형태와 관련되는 기판 처리 장치 Sys와 제어 장치(10)의 하드웨어 구성의 일례에 대하여, 도 1을 참조하면서 설명한다. 도 1은 일 실시 형태와 관련되는 기판 처리 장치 Sys 및 제어 장치(10)의 하드웨어 구성의 일례를 나타낸다. 기판 처리 장치 Sys는, 클러스터 구조(멀티 챔버 타입)를 갖는 기판 처리 시스템의 일례이다.
기판 처리 장치 Sys는, 6개의 처리실 PM(Process Module) 1~6, 반송실 VTM(Vacuum Transfer Module), 2개의 로드록실 LLM(Load Lock Module), 로더 모듈 LM(Loader Module), 3개의 로드 포트 LP(Load Port)를 갖는다. 3개의 로드 포트 LP는, 왼쪽으로부터 차례로 로드 포트 LPA, 로드 포트 LPB, 로드 포트 LPC로 표기한다. 기판 처리 장치 Sys는, 제어 장치(10)에 의해 제어된다.
6개의 처리실 PM1~6은, 반송실 VTM의 주위에 배치되고, 웨이퍼에 소정의 처리를 실시한다. 각 처리실 PM과 반송실 VTM은, 게이트 밸브에 개폐 가능하게 접속되어 있다. 처리실 PM1~6의 내부는, 소정의 진공 분위기로 감압되고, 플라즈마 또는 논 플라즈마에 의해 에칭 처리, 성막 처리, 클리닝 처리, 애싱 처리 등의 처리가 웨이퍼에 실시된다. 처리실 PM1~6을 총칭하여 처리실 PM이라고도 한다.
반송실 VTM의 내부에는, 웨이퍼를 반송하는 반송 장치 VA가 배치되어 있다. 반송 장치 VA는, 굴신 및 회전이 자유로운 2개의 로봇 암 AC, AD를 갖는다. 각 로봇 암 AC, AD의 선단부에는 각각 픽 C, D가 설치되어 있다. 반송 장치 VA는, 픽 C, D의 각각에 웨이퍼를 유지 가능하고, 6개의 처리실 PM1~6으로의 웨이퍼의 반입 및 반출과, 2개의 로드록실 LLM으로의 웨이퍼의 반입 및 반출을 행한다.
로드록실 LLM은, 반송실 VTM과 로더 모듈 LM의 사이에 마련되어 있다. 로드록실 LLM은, 대기 분위기와 진공 분위기를 전환하여 웨이퍼를 대기측의 로더 모듈 LM으로부터 진공측의 반송실 VTM으로 반송하거나, 진공측의 반송실 VTM으로부터 대기측의 로더 모듈 LM으로 반송하거나 한다. 본 실시 형태에서는, 2개의 로드록실 LLM이 구비되어 있다. 이하에서는, 한쪽의 로드록실 LLM을 로드록실 LLM1이라고 표기하고, 다른 쪽의 로드록실 LLM을 로드록실 LLM2라고 표기하여 구별하는 경우가 있다.
로더 모듈 LM의 내부는, ULPA 필터에 의해 다운 플로로 청정하게 유지되고, 대기압보다 약간 양압으로 조정되어 있다. 로더 모듈 LM의 장변의 측벽에는 3개의 로드 포트 LPA, LPB, LPC가 구비되어 있다. 각 로드 포트 LPA, LPB, LPC에는, 예컨대 25매의 웨이퍼가 수용된 FOUP(Front Opening Unified Pod) 또는 빈 FOUP가 설치된다. 로드 포트 LPA, LPB, LPC는, 웨이퍼 W가 처리실 PM으로 향하여 반출되고, 또한, 처리실 PM에서 처리 후의 웨이퍼 W가 반입되는 웨이퍼 W의 출입구가 된다.
로더 모듈 LM의 내부에는, 웨이퍼를 반송하는 반송 장치 LA가 배치되어 있다. 반송 장치 LA는, 굴신 및 회전이 자유로운 2개의 로봇 암 AA, AB를 갖는다. 각 로봇 암 AA, AB의 선단부에는, 각각 픽 A, B가 설치되어 있다. 반송 장치 LA는, 픽 A, B의 각각에 웨이퍼를 유지 가능하고, FOUP로의 웨이퍼의 반입 및 반출과, 2개의 로드록실 LLM으로의 웨이퍼의 반입 및 반출을 행한다.
로더 모듈 LM에는, 웨이퍼의 위치를 얼라인먼트하는 오리엔터 ORT가 마련되어 있다. 오리엔터 ORT는, 로더 모듈 LM의 긴 방향에 관한 일단에 배치되어 있다. 오리엔터 ORT는, 웨이퍼의 중심 위치, 편심량 및 노치 위치를 검출한다. 검출 결과에 근거하는 웨이퍼의 보정은, 로더 모듈 LM의 로봇 암 AA, AB로 행한다.
구체적으로는, 각 로봇 암 AA, AB는, 로드 포트 LP에 탑재된 FOUP로부터 미처리 웨이퍼를 꺼내고, 꺼낸 웨이퍼를 오리엔터 ORT에 반송한다. 오리엔터 ORT의 검출 결과에 근거하여 로더 모듈 LM에서 웨이퍼의 위치가 보정된 후, 각 로봇 암 AA, AB는, 웨이퍼를 로드록실 LLM에 반송한다. 또한, 처리실 PM에서 처리된 처리 완료 웨이퍼를 로드록실 LLM으로부터 꺼내고, 소정의 FOUP에 탑재한다.
또, 처리실 PM, 로드록실 LLM, 로더 모듈 LM 및 로드 포트 LP의 개수는, 본 실시 형태에서 나타내는 개수에 한하지 않고, 몇 개이더라도 좋다.
제어 장치(10)는, CPU(Central Processing Unit)(21), ROM(Read Only Memory)(22), RAM(Random Access Memory)(23), HDD(Hard Disk Drive)(24), 입출력 인터페이스(I/F)(25) 및 디스플레이(26)를 갖는다. 또, 제어 장치(10)는, HDD(24)에 한하지 않고 SSD(Solid State Drive) 등의 다른 기억 영역을 갖더라도 좋다.
CPU(21)는, HDD(24)에 저장되어 있는 웨이퍼 처리 레시피군이나 컨디셔닝 처리 레시피군 중, 지정된 레시피로부터 작성한 시스템 레시피에 따라, 각 처리실 PM에 있어서의 웨이퍼의 처리 및 각종 컨디셔닝 처리를 제어한다.
시스템 레시피는, 웨이퍼 처리의 수순이나 조건이 설정된 웨이퍼 처리 레시피와, 처리실 PM의 컨디션을 조정하기 위한 컨디셔닝 처리 레시피의 실행 수순을 나타낸다. 웨이퍼 처리 레시피에서 사용되는 기판의 종별은, 제품 웨이퍼이고, 컨디셔닝 처리 레시피에서 사용되는 기판의 종별은, 더미 웨이퍼 또는 웨이퍼 없음(웨이퍼리스)이다.
복수의 컨디셔닝 처리 레시피에는, 드라이 클리닝 처리, 웨이퍼리스 드라이 클리닝 처리, 시즈닝 처리 및 NPPC(Non Plasma Particle Cleaning), 로트 안정화 처리 중 적어도 어느 하나의 처리를 행하는 레시피가 포함된다.
드라이 클리닝 처리는, 제품 웨이퍼를 반출하고, 더미 웨이퍼를 반입하여 플라즈마에 의해 처리실 내의 불요 퇴적물을 제거한다. 웨이퍼리스 드라이 클리닝(WLDC : Wafer less dry cleaning) 처리는, 제품 웨이퍼를 반출하고, 더미 웨이퍼를 반입하지 않은 상태에서 플라즈마를 인가하고, 웨이퍼를 탑재하는 스테이지의 정전 제거 등을 목적으로 하여 실행된다. 시즈닝 처리는, 드라이 클리닝 처리를 실시한 후에 처리실 내의 분위기를 조정하기 위한 더미 처리이다.
NPPC는, 처리실 PM과 로드록 모듈 LLM의 파티클 제거를 행한다. NPPC는, 고주파 방전 시간 및 PM 사용 횟수의 적산치에 따라 실행되지만, 고정치로 설정된 한계치를 주기로 하여 반드시 NPPC를 실행하면, 그만큼 생산성(스루풋)이 저하한다고 하는 이유로부터, 어느 특정한 로트 종료 시에 NPPC를 실행할 수 있도록, 시스템 레시피에서 NPPC의 실시의 유무를 지정 가능하게 하는 기능이 있다. 또, 제품 웨이퍼의 처리 후, 클리닝 처리 전에 NPPC를 실행하면 대량의 파티클이 발생하여 버릴 가능성이 있기 때문에, 클리닝 처리 후에 NPPC를 실행하는 조건에 근거하여, 시스템 레시피가 작성된다. 그 외, 시스템 레시피는, 웨이퍼 처리와 각 컨디셔닝의 실행 타이밍, 처리의 우선 순위나 각종 조건에 근거하여 작성된다. 로트 안정 더미 처리는, 플라즈마 프로세스를 포함하는 제품 처리의 실행 전에 더미 웨이퍼에 대하여 미리 행한다. 또, 로트 안정 더미 처리는, 최초의 웨이퍼의 처리를 개시하기 전, 처리실 PM 내의 상태를 안정시키기 위해 실행하는 컨디셔닝 처리이다.
CPU(21)가 레시피를 실행하기 위한 프로그램은, HDD(24)나 RAM(23) 등의 기억 영역 또는 기억 매체에 저장하여 제공되더라도 좋다. 또한, 이들 레시피 및 프로그램은, 네트워크를 통해서 외부 장치로부터 제공되더라도 좋다.
입출력 인터페이스(I/F)(25)는, 오퍼레이터가 기판 처리 장치 Sys를 관리하기 위해 행하는 커맨드 조작으로부터 입출력 정보를 얻기 위한 인터페이스로서 기능한다. 디스플레이(26)는, 시스템 레시피에 따라 웨이퍼의 처리를 실행하기 전에, 웨이퍼를 처리하는 처리실 PM마다의, 웨이퍼 처리와 복수의 컨디셔닝 처리의 실행 순서를 시계열로 표시한다. 디스플레이(26)는, 그 외, 필요한 정보를 표시한다.
[기판 처리 장치의 제어 장치의 기능 구성]
다음으로, 기판 처리 장치 Sys의 제어 장치(10)의 기능 구성의 일례에 대하여, 도 2를 참조하면서 설명한다. 제어 장치(10)는, 레시피에 따라 기판 처리 장치 Sys의 웨이퍼 반송 공정 및 웨이퍼 처리 공정을 제어한다. 또한, 제어 장치(10)는, 처리실 PM마다의 처리 순서를 가시화하여 표시한다.
제어 장치(10)는, 기억부(11), 접수부(12), 시스템 레시피 작성부(13), 처리 순서 결정부(14) 및 표시부(15)를 갖는다.
접수부(12)는, 웨이퍼 처리 레시피와 복수의 컨디셔닝 처리 레시피의 입력을 접수한다. 접수부(12)는, 웨이퍼의 처리 매수, 그 외의 파라미터를 접수할 수 있다.
시스템 레시피 작성부(13)는, HDD(24)에 저장되어 있는 웨이퍼 처리 레시피군이나 컨디셔닝 처리 레시피군으로부터, 접수한 웨이퍼 처리 레시피와 복수의 컨디셔닝 처리 레시피를 선택하고, 시스템 레시피를 작성한다. 작성한 시스템 레시피는, 기억부(11)에 기억된다.
처리 순서 결정부(14)는, 시스템 레시피에 근거하여 실행되는 처리와, 그 처리의 실행 타이밍에 근거하여 각 처리실 PM에서 실행되는 기판 처리와 복수의 컨디셔닝 처리의 실행 순서를 결정한다. 처리 순서 결정부(14)는, 각종 파라미터의 설정이 있는 경우에는, 시스템 레시피에 근거하여 실행되는 처리와 실행 타이밍, 및 설정된 파라미터에 근거하여, 기판 처리와 복수의 컨디셔닝 처리의 실행 순서를 결정한다.
표시부(15)는, 웨이퍼 처리와 복수의 컨디셔닝 처리의 실행 순서를 시계열로 표시한다. 표시부(15)는 웨이퍼 처리와 복수의 컨디셔닝 처리를 종류별로 상이한 색으로 표시한다. 이것에 의해, 처리실 PM 내에서 실행되는 처리 순서와 실행 타이밍을 보다 용이하게 파악할 수 있다. 표시부(15)는, 표시하는 웨이퍼 처리와 복수의 컨디셔닝 처리의 각각에 있어서 사용되는 웨이퍼의 매수와 종별을 표시하더라도 좋다. 또한, 표시부(15)는, 시스템 레시피에 설정된 웨이퍼 처리를 끝내기까지 요하는 시간을 표시하더라도 좋다.
[시스템 레시피에 근거하여 실행되는 처리와 타이밍]
다음으로, 시스템 레시피에 근거하여 실행되는 처리와 실행 타이밍의 일례에 대하여 설명한다. 처리 순서 결정부(14)는, 각종 처리가 어떠한 타이밍에 실행되는지의 조건에 따라, 처리의 실행 순서를 결정한다. 레시피의 입력을 접수하면, 레시피에 설정되어 있는 "처리"와 "처리의 실행 타이밍"이 설정된다. 레시피의 입력 시에 처리의 매수 지정 등을 할 수 있는 경우, 그러한 지정 정보도 마찬가지로 설정된다. 그 외, 파라미터로 설정할 수 있는 항목이 있다.
예컨대, 웨이퍼 처리 레시피의 입력이 접수되면, 실행되는 처리에 "웨이퍼 처리"가 설정된다. 웨이퍼 처리의 매수가 입력되면, 제품 웨이퍼의 "매수"가 설정된다.
클리닝 처리 중, 처리 전 클리닝의 입력을 접수하면, 실행되는 처리에 "처리 전 클리닝"이 설정된다. 처리의 매수가 입력되면, "매수(0 또는 1매)"가 설정된다. 처리의 실행 타이밍은, 로트 개시 시이고, 처리실 컨디셔닝의 직후이다. 레시피 설정만으로는 판별할 수 없는 실행 조건으로서, 연속 로트 실행 중의 처리를 억제하는지 여부를 파라미터로 지정할 수 있다.
클리닝 처리 중, 매수 지정 클리닝의 입력을 접수하면, 실행되는 처리에 "매수 지정 클리닝"이 설정된다. 또한, "웨이퍼 처리 몇 매마다 본(本) 클리닝 처리를 실시하는지"를 나타내는 매수가 설정된다. 처리의 실행 타이밍은, 지정된 제품 또는 더미 처리 매수 실행 후이다. 그 외, 로트의 최후의 제품 처리 직후는, 실시하지 않는 설정을 파라미터로 지정 가능하다. 더미 웨이퍼를 처리 매수로서 적산하는지 여부는 파라미터로 지정 가능하다. 연속 로트 실행 중, 처리 매수의 적산 설정을 로트마다 리셋하는지, 계속 적산하는지 여부는 파라미터로 지정 가능하다. 또, 파라미터는, 레시피와는 상이한 설정 화면으로부터 입력 가능하다.
클리닝 처리 중, 처리 후 클리닝의 입력을 접수하면, 실행되는 처리에 "처리 후 클리닝"이 설정된다. 처리의 매수가 입력되면, "매수(0 또는 1매)"가 설정된다. 처리의 실행 타이밍은, 로트로 지정된 제품 처리 종료 후이다.
웨이퍼리스 드라이 클리닝 처리의 입력을 접수하면, 실행되는 처리에 "WLDC"가 설정된다. 처리되는 웨이퍼 종별마다 본 클리닝 처리의 유무를 지정할 수 있다. 처리되는 웨이퍼가 제품 웨이퍼인 경우, 매수 지정도 가능하다. 실행 타이밍은, 각 웨이퍼 처리의 후이지만, 매수 지정이 있는 경우에는 지정 매수의 제품 웨이퍼가 처리될 때마다 실행된다.
NPPC의 입력을 접수하면, 실행되는 처리에 "NPPC"가 설정된다. NPPC의 설정의 경우, 실시의 유무 및 횟수를 지정할 수 있다. 실행 타이밍은, 로트 종료 후이다. 실행 횟수는 레시피가 아닌, 파라미터로 고정치로 하는 방법이더라도 좋다.
로트 안정화 처리의 입력을 접수하면, 실행되는 처리에 "로트 안정화 처리"가 설정된다. 실시의 유무, 횟수 및 처리 레시피를 시스템 레시피로 지정할 수 있다. 실행 타이밍은, 로트 개시 시이고 처리 전 클리닝의 후이다. 연속 로트 실행 중의 처리를 억제할지 여부는 파라미터로 지정 가능하다.
시즈닝 처리(챔버 컨디셔닝 처리)의 입력을 접수하면, 실행되는 처리에 "시즈닝 처리(챔버 컨디셔닝 처리)"가 설정된다. 시스템 레시피에서 처리 레시피를 지정하거나, 또는 파라미터로 처리 레시피를 고정하는 방법이더라도 좋다. 실행 타이밍은, 로트 개시 직전이고 최초의 웨이퍼의 반입 전이다.
"스마트 컨디셔닝 기능"을 사용한 입력을 접수하는 경우로서 "Steady State Conditioning Action(이하, "SSC"라고 표기한다)"과 "Mini Conditioning(이하, "Mini"라고 표기한다)"가 있다. "SSC"의 입력을 접수하면, 실행되는 처리에 "SSC"로 표기되는 드라이 클리닝, NPPC 및 시즈닝 중 적어도 어느 하나의 처리가 설정된다. "SSC"에서는, 제품 처리 몇 매마다 실시하는지를 지정할 수 있고, 또한, 무엇을 실행하는지를 지정 가능하다. "SSC"에서는, 실행의 순번을 지정할 수는 없고, 실행 타이밍은, 지정된 프로세스 처리 매수마다 실행된다. 레시피 설정만으로는 판별할 수 없는 실행 조건으로서, 연속 로트 종료 시는 시즈닝이 지정되어 있더라도 시즈닝을 실행하지 않는다.
"Mini"의 입력을 접수하면, 실행되는 처리에 "SSC"로 표기되는 드라이 클리닝 또는 시즈닝 처리가 설정된다. "Mini"에서는, 제품 처리 몇 매마다 실시하는지를 지정할 수 있고, 실행 타이밍은, 지정된 프로세스 처리 매수마다 실시할 수 있다. 레시피 설정만으로는 판별할 수 없는 실행 조건으로서, SSC와 타이밍이 일치한 경우, SSC를 우선하여 실행하고, Mini는 실행하지 않는다고 하는 우선 순위를 나타내는 조건이 있다. 단, SSC와 Mini의 타이밍이 일치한 경우, Mini→SSC의 순서로 실행하는 방법을 채용하더라도 좋다. 본 실시 형태에서는, SSC와 Mini의 타이밍이 일치한 경우, SSC를 우선하여 실행하고, Mini는 실행하지 않는다.
또, 기억부(11)는, 작성한 시스템 레시피, 설정된 파라미터, 시스템 레시피에 설정된 기판 처리를 끝내기까지 요하는 시간을 나타내는 예측 처리 시간을 기억하더라도 좋다.
[처리 순서 표시 처리]
다음으로, 본 실시 형태와 관련되는 처리 순서 표시 처리에 대하여, 도 3을 참조하면서 설명한다. 도 3은 본 실시 형태와 관련되는 처리 순서 표시 처리의 일례를 나타내는 플로차트이다. 본 처리가 개시되면, 접수부(12)는, 웨이퍼 처리 레시피의 입력을 접수한다(스텝 S10). 다음으로, 접수부(12)는, 복수의 컨디셔닝 처리 레시피의 입력을 접수한다(스텝 S12). 다음으로, 접수부(12)는, 파라미터의 설정을 접수한다(스텝 S14).
다음으로, 시스템 레시피 작성부(13)는, 접수한 웨이퍼 처리 레시피와 복수의 컨디셔닝 처리 레시피의 실행 수순을 나타내는 시스템 레시피를 작성한다(스텝 S16). 다음으로, 처리 순서 결정부(14)는, 재생한 시스템 레시피 및 설정된 파라미터에 근거하여, 처리실 PM별로 웨이퍼 처리와 복수의 컨디셔닝 처리의 실행 순서를 결정한다(스텝 S18). 처리 순서를 결정하기 위한 조건에는, 레시피의 설정 사항뿐만 아니라, 레시피의 입력 접수 시에 입력된 정보(제품 처리 몇 매마다 클리닝 처리를 실시하는지 등) 및 각종 파라미터가 포함된다.
다음으로, 표시부(15)는, 처리실 PM별로 웨이퍼 처리와 복수의 컨디셔닝 처리의 실행 순서를 가시화하여 표시한다(스텝 S20). 다음으로, 시스템 레시피 작성부(13)는, 시스템 레시피를 수정하는지를 판정한다(스텝 S22).
유저로부터의 조작에 따라, 접수부(12)가 시스템 레시피의 수정 요구를 접수하면, 시스템 레시피 작성부(13)는, 시스템 레시피를 수정한다고 판정한다. 이 경우, 시스템 레시피 및 파라미터 중 적어도 어느 한쪽을 수정하고, 시스템 레시피를 재작성한다(스텝 S24). 재작성 후, 스텝 S18 및 스텝 S20의 처리를 실행함으로써, 재작성된 시스템 레시피 및 파라미터의 실행 조건에 따른 처리실 PM마다의 각 처리의 실행 순서를 리얼타임으로 가시화하여 표시할 수 있다. 한편, 스텝 S22에 있어서, 시스템 레시피 작성부(13)는, 시스템 레시피를 수정하지 않는다고 판정한 경우, 본 처리를 종료한다.
도 4는 일 실시 형태와 관련되는 시스템 레시피의 설정 화면 A1의 일례이다. 시스템 레시피의 설정 화면 A1의 모듈(Module)의 항목은, 웨이퍼의 경로가 되는 모듈이 설정된다. 도 4에서는, 처리실 PM1에서 실행되는 처리 및 처리의 실행 타이밍이 설정되어 있다. 예컨대, Cleaning Timing의 항목은, 처리의 실행 타이밍을 설정한다. "Pre&Pro-Process 5 wafers"는, 로트의 선두, 로트의 최후, 또한, 5매의 웨이퍼 처리가 실행될 때마다 클리닝을 행하는 것이 설정되어 있다.
individual Setting의 항목의 "Recipe Individual"은, 레시피마다 독립하여 각 항목이 설정되어 있는 것을 나타낸다. Pre-Process Cleaning Recipe의 항목에는, 처리 전 클리닝이 설정된다. Count Designation Cleaning Recipe의 항목은, 매수 지정 클리닝 처리가 설정된다. Post-Process Cleaning Recipe의 항목은, 처리 후 클리닝 처리가 설정된다.
본 실시 형태에서는, 클리닝의 실행 타이밍을 개별적으로 지정하는 모드로 되어 있다. 도 5는 일 실시 형태와 관련되는 클리닝의 실행 타이밍의 설정 화면 A2의 일례이다. 또, 자동으로 지정하는 모드로 설정되어 있는 경우에는, 도 5에 나타내는 수동으로의 실행 타이밍의 입력은 불필요하게 된다.
여기서는, "Pre-Process"와 "Post-Process"와 "wafers"의 각 버튼이 선택되고, 웨이퍼 매수에 "5"가 입력된 상태에서, "OK" 버튼이 눌리고 있다. 이것에 의해, 로트의 선두, 로트의 최후, 또한, 5매의 웨이퍼 처리가 실행될 때마다 클리닝이 행해지는 것이 설정된 것이 된다.
도 4의 시스템 레시피의 설정 내용은, 표 형식으로 표시된다. 따라서, 각 처리가, 어느 타이밍에 실시되는지를 알기 어렵다. 따라서, 본 실시 형태에서는, 시스템 레시피의 설정 및 파라미터의 정보에 근거하여, 처리실마다의 웨이퍼 처리 및 복수의 컨디셔닝 처리의 실행 순서가 시계열로 표시된다.
도 6은 도 4 및 도 5에 나타내는 각종 설정 화면으로부터 입력된 설정치 및 파라미터 값에 근거하여, 제어 장치(10)가 도 3의 처리 순서 표시 처리를 실행한 결과, 얻어진 웨이퍼 처리 및 복수의 컨디셔닝 처리의 실행 순서를 시계열로 표시한 화면 A3의 일례이다. 여기서는, 처리가 행해지는 처리실 PM1이 칸(101)에 나타내어지고 있다. 다시 말해, 1로트에 포함되는 25매의 웨이퍼의 전부가, 처리실 PM1에서 처리되는 예이다.
도 6의 예에서는, 정전 제거 처리(102)가 행해진 후, 로트의 최초에 처리 전 클리닝(PRE-CLEAN) 처리(103)가 실행되고, 5매의 웨이퍼 처리(104)가 실행된 후에 매수 지정 클리닝(CLEAN-AFTER-PROC) 처리(105)가 행해진다. 다음의 5매의 웨이퍼 처리(106)→매수 지정 클리닝 처리(107)→다음의 5매의 웨이퍼 처리(108)→매수 지정 클리닝 처리(109)→다음의 5매의 웨이퍼 처리(110)→매수 지정 클리닝 처리(111)→다음의 5매의 웨이퍼 처리(112)→매수 지정 클리닝 처리(113)가 실행된다. 로트의 최후에는, 처리 후 클리닝(POST-CLEAN) 처리(114)가 실행된다.
도 7은 일 실시 형태와 관련되는 시스템 레시피의 경로 설정 화면 A4의 일례이다. 도 7에는, 예컨대 1로트 중의 25매의 웨이퍼가, 로드 포트 LPC로부터 반출되고, 로드록 모듈 LLM1 또는 LLM2를 경유하여, 처리실 PM1 및 처리실 PM2에서 웨이퍼의 처리를 실행한다. 웨이퍼의 처리 실행 후, 로드록 모듈 LLM1 또는 LLM2를 경유하여, 로드 포트 LPC로 돌아오는 경로가 설정되어 있다. 처리실 PM1 및 처리실 PM2에서는, 동시에 웨이퍼 처리를 병행하여 행할 수 있다.
이 경우, 본 실시 형태에서는, 설정 조건의 변경에 따라 리얼타임으로 시스템 레시피의 경로 설정 화면이 갱신된다. 다시 말해, 시스템 레시피의 설정 조건 및 각종 파라미터의 설정 조건이 변경되면, 이것에 따라 도 3의 본 실시 형태와 관련되는 처리 순서 표시 처리가 개시되고, 새로운 설정 조건에 근거하는 처리 순서가 결정되고, 새로운 처리 순서가 시계열로 표시되도록 화면이 갱신된다.
도 8은 본 실시 형태와 관련되는 동시 반송의 유무에 따라 처리 순서 표시 화면 A3이 갱신되어, 왼쪽의 표시 화면 A3으로부터 오른쪽의 표시 화면 A3'로 화면이 갱신된 예이다. 왼쪽의 표시 화면 A3은 복수의 처리실로의 동시 반송은 되고 있지 않은 경우(처리실 PM1에서만 처리)의 웨이퍼 처리와 복수의 컨디셔닝 처리의 실행 순서를 시계열로 표시한다. 오른쪽의 표시 화면 A3'는 처리실 PM1 및 처리실 PM2의 양쪽의 처리실로의 동시 반송이 행해지고 있는 경우의 웨이퍼 처리와 복수의 컨디셔닝 처리의 실행 순서를 시계열로 표시한다.
또한, 도 7의 시스템 레시피의 경로 설정 화면 A4를 사용하여 처리실의 설정이 PM1 or PM2로부터, PM1 or PM2 or PM3으로 변경된 것으로 한다. 도 9는 본 실시 형태와 관련되는 2개의 처리실로의 동시 반송으로부터 3개의 처리실로의 동시 반송으로 변경한 것에 따라 표시 화면 A3''로 화면이 천이한 일례이다. 도 9의 표시 화면 A3''는, 처리실 PM1, 처리실 PM2 및 처리실 PM3의 3개의 처리실로의 동시 반송이 행해지고 있는 경우의 웨이퍼 처리와 복수의 컨디셔닝 처리의 실행 순서를 시계열로 표시한다.
이것에 의하면, 본 실시 형태에서는, 처리실 PM마다의 처리 순서가 시계열로 표시된다. 이것에 의해, 유저는, 처리실별로, 웨이퍼 처리와 복수의 컨디셔닝 처리의 실행 순서를 시각적으로 파악할 수 있다. 이것에 의해, 유저는, 자신이 의도한 시스템 레시피가 작성되어 있는지를 용이하게 확인할 수 있다.
또한, 처리의 종류를 색으로 식별할 수 있고, 어느 처리 레시피가 실행되는지를 텍스트로 표시하고 있기 때문에, 어느 설정 항목을 설정하는 것을 잊는 것을 방지할 수 있다.
특히, 본 실시 형태와 관련되는 제어 장치(10)에 의하면, 복수의 처리실 PM으로의 동시 반송의 경우에 있어서도 각 처리실 PM에 있어서, 어떠한 처리 순서로 처리가 행해지는지를 리얼타임으로 파악할 수 있다. 이것에 의해, 실제의 웨이퍼 처리를 실행하기 전의, 시스템 레시피의 작성 단계에 있어서, 필요에 따라 시스템 레시피의 재작성을 행하고, 최적화된 처리 순서로 각 처리를 실행 가능한 레시피의 작성을 행할 수 있다.
[변형예 1]
다음으로, 본 실시 형태의 변형예 1과 관련되는 설정 화면의 예 및 처리 순서 표시 화면의 예에 대하여, 도 10 및 도 11을 참조하면서 설명한다. 도 10은 일 실시 형태의 변형예 1과 관련되는 시스템 레시피의 설정 화면 A5와 클리닝의 실행 타이밍의 설정 화면 A6의 일례이다.
변형예 1과 관련되는 시스템 레시피의 설정 화면 A5와, 도 4를 이용하여 설명한 시스템 레시피의 설정 화면 A1의 차이는, 설정 화면 A1에서는 모듈의 항목에 처리실 PM1만이 설정되어 있는 것에 비하여, 설정 화면 A5에서는 모듈의 항목에 처리실 PM1~PM5가 설정되어 있는 점이다. 실행 타이밍의 설정 화면 A6은, 도 5의 실행 타이밍의 설정 화면 A2와 동일하고, 로트의 선두, 로트의 최후, 또한, 5매의 웨이퍼 처리가 실행될 때마다 클리닝이 행해진다.
도 11은 도 10에 나타내는 각종 설정 화면으로부터 입력된 설정치 및 파라미터 값에 근거하여, 제어 장치(10)가 도 3의 처리 순서 표시 처리를 실행한 결과, 얻어진 웨이퍼 처리 및 복수의 컨디셔닝 처리의 실행 순서를 시계열로 표시한 화면 A7의 일례이다.
도 10에서는 표 형식으로 되어 있기 때문에 처리실마다 어느 순번으로 어느 처리가 행해지는지가 시계열로 나타나지 않고, 처리실 PM1~PM5의 각각에 있어서 처리의 순번을 용이하게 파악할 수 없다.
한편, 도 11의 처리 순서 표시 화면 A7은, 도 10에 나타내는 설정 화면으로부터 입력된 각 설정 조건에 근거하여, 제어 장치(10)가 도 3의 처리 순서 표시 처리를 실행한 결과, 얻어진 웨이퍼 처리 및 복수의 컨디셔닝 처리의 처리 순서를 시계열로 가시화하여 표시한다. 도 11의 화면 A7은, 처리실 PM1~PM5의 각각에 대하여, 따로따로, 웨이퍼 처리와 복수의 컨디셔닝 처리의 실행 순서를 시계열로 표시한다. 이 결과, 정전 제거 처리(122)를 행한 후, 처리실 PM1~PM5의 각각에 있어서, 25매의 웨이퍼를 갖는 로트의 최초에 처리 전 클리닝(PRE-CLEAN) 처리(123)가 실행된다. 그리고, 5매의 웨이퍼 처리(124)가 행해진 후에, 매수 지정 클리닝 처리(CLEAN-AFTER-PROC) 처리(125)가 실행되고, 로트의 최후에 처리 후 클리닝(POSTCLEAN) 처리(126)가 실행되는 처리 순서가 표시된다.
이상의 처리가 각 처리실에 있어서 반복되고, 각 처리실에 있어서 정전 제거 처리(127)→처리 전 클리닝 처리(128)→5매의 웨이퍼 처리(129)→매수 지정 클리닝 처리(130)→처리 후 클리닝(131)이 실행되는 처리 순서가 표시된다.
이상에 설명한 바와 같이, 본 실시 형태 및 변형예 1에 나타내는 기판 처리 표시 방법에 의하면, 처리실마다의 처리의 실행 순서를, 동시 반송하는 모든 처리실에 대하여 동일 화면에 표시할 수 있다. 또한, 본 실시 형태와 변형예 1을 비교하면, 시스템 레시피의 설정의 방식은 동일하더라도, 동시 반송의 처리실의 수에 따라, 처리실마다 표시되는 처리의 실행 순서가 완전히 상이한 것을 알 수 있다.
[변형예 2]
다음으로, 본 실시 형태의 변형예 2와 관련되는 설정 화면의 예 및 처리 순서 표시 화면의 예에 대하여, 도 12 및 도 13을 참조하면서 설명한다. 도 12는 일 실시 형태의 변형예 2와 관련되는 시스템 레시피의 설정 화면 A5와 클리닝의 실행 타이밍의 설정 화면 A6과 파라미터(장치 파라미터)의 설정 화면 A8의 일례이다.
도 12의 시스템 레시피의 설정 화면 A5와 클리닝의 실행 타이밍의 설정 화면 A6은 도 10의 변형예 1의 화면과 동일하다. 변형예 2에서는, 파라미터의 설정 화면 A8에 있어서, 변형예 1에서는 무효로 설정되어 있던 "PM 사용 횟수 클리닝 기능"의 파라미터가 유효로 되어 있다. "PM 사용 횟수 클리닝 기능"을 유효로 하면, 매수 지정 클리닝 처리와 처리 후 클리닝 처리의 타이밍이 일치하는 경우에, 처리 후 클리닝이 실행되지 않도록 기능한다. 이와 같이, 변형예 2에서는, 시스템 레시피의 설정 및 클리닝의 실행 타이밍의 설정은 동일하지만, 파라미터의 설정이 상이하다.
도 13은 도 12에 나타내는 각종 설정 화면으로부터 입력된 설정치 및 파라미터 값에 근거하여, 제어 장치(10)가 도 3의 처리 순서 표시 처리를 실행한 결과, 얻어진 웨이퍼 처리 및 복수의 컨디셔닝 처리의 실행 순서를 시계열로 표시한 화면 A10의 일례이다.
변형예 2에 나타내는 기판 처리 표시 방법에 의하면, 도 13에 나타내는 처리 순서 표시 화면 A10은, 변형예 1에 있어서 설명한, 도 11에 나타내는 처리 순서 표시 화면 A7과 상이한 것을, 일목요연하게 이해할 수 있다.
다시 말해, 변형예 1과 관련되는 도 11의 처리 순서 표시 화면 A7에서는, 각 처리실에 있어서 정전 제거 처리(122)→처리 전 클리닝 처리(123)→5매의 웨이퍼 처리(124)→매수 지정 클리닝 처리(125)→처리 후 클리닝(126)의 순서로 처리가 실행되는 것을 알 수 있다.
한편, 변형예 2와 관련되는 도 13의 처리 순서 표시 화면 A11에서는, 각 처리실에 있어서 정전 제거 처리(142)→처리 전 클리닝 처리(143)→5매의 웨이퍼 처리(144)→매수 지정 클리닝 처리(145)의 순서로 처리가 실행되는 것을 알 수 있다. 다시 말해, 변형예 2의 설정에서는, 처리 후 클리닝(126)의 설정을 하고 있음에도 불구하고, 매수 지정 클리닝 처리와 처리 후 클리닝 처리의 타이밍이 일치하기 때문에, 처리 후 클리닝이 전혀 실행되지 않는 것을 용이하게 파악할 수 있다.
또, 도 11의 처리 순서 표시 화면 A7의 정보를 기억부(11)에 기억하여 둠으로써, 파라미터나 레시피의 설정 조건이 상이한 복수의 처리 순서 표시 화면 A7, A10을 동일 화면 또는 상이한 화면으로 전환하여 표시할 수 있다. 이것에 의해, 유저가 시스템 레시피를 작성할 때의 편리성을 높일 수 있다.
이상에 설명한 바와 같이, 변형예 2에 나타내는 기판 처리 표시 방법에 의하면, 레시피나 파라미터의 설정의 조합에 의해 억제되는 처리나 추가되는 처리를 가시화할 수 있다. 이것에 의해, 종래에는, 기판 처리 장치 Sys가 시스템 레시피의 실행 시에 판단하고 있던 웨이퍼 처리의 로직을, 시스템 레시피의 편집 시에 재현할 수 있다. 따라서, 레시피를 실행하기 전에 최적의 레시피로 다시 편집할 수 있다. 이것에 의해, 시스템 레시피에 근거하는 처리를 실제로 실행하지 않더라도, 그 전에 적정한 레시피를 작성할 수 있고, 레시피 작성의 작업 효율을 높일 수 있다. 또한, 실제로 제품 웨이퍼의 처리를 행할 때에, 최적화된 처리 순서로 처리가 행해지기 때문에, 처리 효율을 높이고, 스루풋을 향상시킬 수 있다.
[변형예 3]
다음으로, 본 실시 형태의 변형예 3과 관련되는 설정 화면의 예 및 처리 순서 표시 화면의 예에 대하여, 도 14 및 도 15를 참조하면서 설명한다. 도 14는 일 실시 형태의 변형예 3과 관련되는 시스템 레시피의 설정 화면 A11과 클리닝의 실행 타이밍의 설정 화면 A12의 일례이다.
변형예 3에서는, "스마트 컨디셔닝 기능"이 유효로 되어 있는 것으로 한다. "스마트 컨디셔닝 기능"을 유효로 하면, 연속 로트 실행 중에 불필요한 처리는 최대한 억제되고, 연속 로트 종료 시는 자동적으로 후처리가 추가된다.
"스마트 컨디셔닝 기능"이 유효로 설정되어 있는 경우, "Steady State Conditioning Action(SSC)"의 설정에 의해 실행되는 처리를, 도 14의 파라미터 설정 화면 A12에 있어서 드라이 클리닝, NPPC 및 시즈닝 중에서 지정 가능하다. 도 14의 설정 화면 A12에서는, 드라이 클리닝, NPPC 및 시즈닝이 선택되고, OK 버튼이 눌리고 있다. 따라서, 변형예 3에서는, "SSC"의 설정으로 실행되는 처리는 드라이 클리닝, NPPC 및 시즈닝이다. 따라서, 설정 화면 A11의 "SSC"의 항목에는, "스마트 컨디셔닝 기능"을 유효로 설정하고, 10매마다 드라이 클리닝, NPPC 및 시즈닝을 실행한다고 하는 설정이 되어 있다. 또, 미리 로트의 최후에 NPPC를 행하는 것이 조건으로 되어 있다.
도 14의 시스템 레시피의 설정 화면 A11의 "Dummy Recipe", "Process Condition"의 항목에서는, 로트 처리 전에 더미 레시피에서 처리되는 더미 웨이퍼를 1매 흘리는 것이 설정되어 있다.
도 15는 도 14에 나타내는 각종 설정 화면으로부터 입력된 설정치 및 파라미터 값에 근거하여, 제어 장치(10)가 도 3의 처리 순서 표시 처리를 실행한 결과, 얻어진 웨이퍼 처리 및 복수의 컨디셔닝 처리의 실행 순서를 시계열로 표시한 화면 A13의 일례이다.
도 14의 레시피 설정 및 파라미터 설정에 대하여 표시되는 도 15의 처리 순서 표시 화면 A13에서는, 처리실 PM1에 있어서 1로트 25매의 웨이퍼를 처리하는 경우, 최초로 정전 제거 처리(152)가 실행되고, "SSC"의 시즈닝 처리(153)가 실행된다. 다음으로, 10매의 웨이퍼 처리(154)가 실행되고, 그 후, "SSC"의 드라이 클리닝 처리(155) 및 NPPC(156)가 실행된 후, "SSC"의 시즈닝 처리(157)가 실행된다. 그 후, 다시 10매의 웨이퍼 처리(158)가 실행된 후, "SSC"의 드라이 클리닝 처리(159), NPPC(160) 및 시즈닝 처리(161)가 실행된다. 최후의 5매의 웨이퍼 처리(162) 후, "SSC"의 드라이 클리닝 처리(163) 및 NPPC(164)가 실행된다.
도 14의 레시피 설정 및 파라미터 설정에 대하여, 처리실 PM1에 있어서 3로트 75매의 웨이퍼를 처리하는 경우에 표시되는 처리 순서 표시 화면 A14를 도 16 및 도 17에 나타낸다.
도 16 및 도 17에 나타내는 바와 같이, 1로트가 종료할 때마다, 정전 제거 처리(172, 179, 185)가 실행된다. 또한, 정전 제거 처리(172) 후에 시즈닝 처리(173)가 실행되고, 10매의 웨이퍼 처리(174, 176, 178, 181, 183, 186, 188) 후에 "SSC"(175, 177, 180, 182, 184, 187, 189)가 실행된다. 최후의 5매의 웨이퍼 처리(190) 후, "SSC"의 드라이 클리닝 처리(191) 및 NPPC(192)가 실행된다.
이상에 설명한 바와 같이, 본 실시 형태 및 각 변형예에 나타내는 기판 처리 표시 방법에 의하면, 기판의 처리가 행해지는 처리실 내에 있어서의 처리의 시퀀스를, 처리실별로 용이하게 파악할 수 있다. 또한, 레시피나 파라미터의 설정의 조합에 의해 억제되는 처리나 추가되는 처리를 가시화할 수 있다. 또한, 파라미터의 설정의 조합을 "스마트 컨디셔닝 기능"에 의해 설정 가능하게 함과 아울러, 이 경우에도 파라미터의 설정의 조합에 의해 억제되는 처리나 추가되는 처리를 가시화할 수 있다. 이것에 의해, 종래에는, 기판 처리 장치 Sys가 레시피의 실행 시에 판단하고 있던 웨이퍼 처리의 로직을 레시피의 편집 시에 재현할 수 있고, 레시피를 실행하기 전에 최적의 레시피로 다시 편집할 수 있다. 이것에 의해, 레시피 작성의 작업 효율을 높일 수 있다. 또한, 실제로 제품 웨이퍼의 처리를 행할 때에, 최적화된 처리 순서로 처리가 행해지기 때문에, 처리 효율을 높이고, 스루풋을 향상시킬 수 있다.
또, 도 15에 나타내는 바와 같이, 웨이퍼 처리와 복수의 컨디셔닝 처리의 각각에 있어서의 웨이퍼의 매수 A와 웨이퍼의 종별 D를 표시하더라도 좋다. 웨이퍼의 종별 D에는, 제품 웨이퍼, 더미 웨이퍼가 표시된다. 또한, 웨이퍼를 사용하지 않는 경우, 웨이퍼리스 C의 항목에 명시된다. 예컨대, NPPC는 웨이퍼 없음의 처리이다.
또한, 각 처리 B에 대응하는 시간 정보로부터, 시스템 레시피에 설정된 웨이퍼 처리를 끝내기까지 요하는 시간을 나타내는 예측 처리 시간 E를 산출하고, 표시할 수 있다. 산출한 과거의 예측 처리 시간은 기억부(11)에 가동 실적치로서 기억하더라도 좋다. 이 경우, 제어 장치(10)는, 가동 실적치 또는 처리 레시피에 설정된 값에 근거하여 산출한 시간에 근거하여, 1로트분의 웨이퍼 처리를 끝내기까지 요하는 시간을 계산하여 표시함으로써, 유저에게, 작성한 시스템 레시피의 양부(良否)를 판정하는 재료를 제공할 수 있다.
이상, 기판 처리 장치의 제어 장치 및 기판 처리 표시 방법을 상기 실시 형태에 의해 설명했지만, 본 발명과 관련되는 기판 처리 장치의 제어 장치 및 기판 처리 표시 방법은 상기 실시 형태로 한정되는 것이 아니고, 본 발명의 범위 내에서 다양한 변형 및 개량이 가능하다. 상기 복수의 실시 형태에 기재된 사항은, 모순되지 않는 범위에서 조합할 수 있다.
예컨대, 본 발명과 관련되는 기판 처리 장치는, 용량 결합형 플라즈마(CCP : Capacitively Coupled Plasma) 장치, 유도 결합형 플라즈마(ICP : Inductively Coupled Plasma) 처리 장치, 래디얼 라인 슬롯 안테나를 이용한 플라즈마 처리 장치, 헬리콘파 여기형 플라즈마(HWP : Helicon Wave Plasma) 장치, 전자 사이클로트론 공명 플라즈마(ECR : Electron Cyclotron Resonance Plasma) 장치, 표면파 플라즈마 처리 장치 등이더라도 좋다. 또한, 기판 처리 장치는 플라즈마를 사용하지 않고, 열처리 등으로 기판을 처리하는 장치이더라도 좋다.
또한, 본 명세서에서는, 기판의 일례로서 웨이퍼를 들어 설명했지만, 기판은, 이것에 한하지 않고, LCD(Liquid Crystal Display), FPD(Flat Panel Display)에 이용되는 각종 기판이나, 포토마스크, CD 기판, 프린트 기판 등이더라도 좋다.
10 : 제어 장치
11 : 기억부
12 : 접수부
13 : 시스템 레시피 작성부
14 : 처리 순서 결정부
15 : 표시부
21 : CPU
22 : ROM
23 : RAM
24 : HDD
26 : 디스플레이
PM : 처리실
Sys : 기판 처리 장치

Claims (9)

  1. 시스템 레시피에 근거하여 기판의 처리를 실행하는 기판 처리 장치의 제어 장치로서,
    기판 처리 레시피와 복수의 컨디셔닝 처리 레시피의 입력을 접수하면, 접수한 상기 기판 처리 레시피와 복수의 컨디셔닝 처리 레시피의 실행 수순을 나타내는 시스템 레시피를 작성하는 작성부와,
    작성한 상기 시스템 레시피에 따라 기판의 처리를 실행하기 전에, 기판을 처리하는 처리실마다의, 기판 처리와 복수의 컨디셔닝 처리의 실행 순서를 시계열로 표시하는 표시부
    를 갖는 제어 장치.
  2. 제 1 항에 있어서,
    상기 표시부는, 표시하는 상기 기판 처리와 복수의 컨디셔닝 처리의 각각에 있어서 처리되는 기판의 매수와 기판의 종별을 표시하는 제어 장치.
  3. 제 2 항에 있어서,
    상기 기판의 종별은, 제품 기판, 더미 기판 또는 기판 없음 중 어느 하나인 제어 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 표시부는, 상기 시스템 레시피에 설정된 기판 처리를 끝내기까지 요하는 시간을 표시하는 제어 장치.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 복수의 컨디셔닝 처리 레시피는, 드라이 클리닝 처리, 웨이퍼리스 드라이 클리닝 처리, 시즈닝 처리 및 NPPC(Non Plasma Particle Cleaning), 로트 안정화 처리 중 적어도 어느 하나를 포함하는 제어 장치.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 표시부는, 상기 처리실이 복수인 경우, 상기 복수의 처리실에 있어서의 기판 처리와 복수의 컨디셔닝 처리의 실행 순서를 처리실마다 배열하여 표시하는 제어 장치.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 표시부는, 접수한 상기 기판 처리 레시피와 복수의 컨디셔닝 처리 레시피의 우선 순위를 나타내는 정보에 근거하여, 기판을 처리하는 처리실마다의, 기판 처리와 복수의 컨디셔닝 처리의 실행 순서를 시계열로 표시하는 제어 장치.
  8. 시스템 레시피에 근거하여 기판의 처리를 실행하는 기판 처리 표시 방법으로서,
    기판 처리 레시피와 복수의 컨디셔닝 처리 레시피의 입력을 접수하는 공정과,
    접수한 상기 기판 처리 레시피와 복수의 컨디셔닝 처리 레시피의 실행 수순을 나타내는 시스템 레시피를 작성하는 공정과,
    작성한 상기 시스템 레시피에 따라 기판의 처리를 실행하기 전에, 기판을 처리하는 처리실마다의, 기판 처리와 복수의 컨디셔닝 처리의 실행 순서를 시계열로 표시하는 공정
    을 포함하는 기판 처리 표시 방법.
  9. 제 8 항에 있어서,
    상기 표시한 기판 처리와 복수의 컨디셔닝 처리의 실행 순서를 참조하여, 상기 작성한 시스템 레시피의 수정을 접수하는 공정과,
    수정한 상기 시스템 레시피에 따라 기판의 처리를 실행하기 전에, 수정 후의 시스템 레시피에 근거하는 상기 처리실마다의, 기판 처리와 복수의 컨디셔닝 처리의 실행 순서를 시계열로 표시하는 공정
    을 포함하는 기판 처리 표시 방법.
KR1020180029511A 2017-03-15 2018-03-14 기판 처리 장치의 제어 장치 및 기판 처리 표시 방법 KR102490646B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-050466 2017-03-15
JP2017050466A JP6877200B2 (ja) 2017-03-15 2017-03-15 基板処理装置の制御装置及び基板処理表示方法

Publications (2)

Publication Number Publication Date
KR20180105586A true KR20180105586A (ko) 2018-09-28
KR102490646B1 KR102490646B1 (ko) 2023-01-19

Family

ID=63519283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180029511A KR102490646B1 (ko) 2017-03-15 2018-03-14 기판 처리 장치의 제어 장치 및 기판 처리 표시 방법

Country Status (5)

Country Link
US (1) US10928806B2 (ko)
JP (1) JP6877200B2 (ko)
KR (1) KR102490646B1 (ko)
CN (1) CN108630576B (ko)
TW (1) TWI758430B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200045970A (ko) * 2018-10-23 2020-05-06 가부시키가이샤 스크린 홀딩스 열처리 방법 및 열처리 장치
KR20210148092A (ko) * 2020-05-25 2021-12-07 주식회사 히타치하이테크 반도체 장치 제조 시스템 및 반도체 장치 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6973956B2 (ja) * 2019-07-04 2021-12-01 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法、プログラムおよび記録媒体
JP2021173914A (ja) * 2020-04-28 2021-11-01 キヤノン株式会社 情報処理装置、及び情報処理方法
JP2022094040A (ja) * 2020-12-14 2022-06-24 キヤノン株式会社 情報処理装置、表示制御方法、プログラム、基板処理装置、及び物品の製造方法
US11874649B2 (en) * 2021-11-09 2024-01-16 Applied Materials, Inc. Methods and systems for cleaning process sequence management

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11219875A (ja) * 1998-01-30 1999-08-10 Hitachi Ltd 半導体製造方法および半導体製造システム
KR20070093878A (ko) * 2006-03-15 2007-09-19 동경 엘렉트론 주식회사 기판 처리 장치의 클리닝 방법, 기판 처리 장치,프로그램을 기록한 기록 매체
JP2014116545A (ja) * 2012-12-12 2014-06-26 Tokyo Electron Ltd 基板処理装置
KR101715441B1 (ko) * 2012-10-29 2017-03-10 도쿄엘렉트론가부시키가이샤 기판 처리 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050233477A1 (en) * 2004-03-05 2005-10-20 Tokyo Electron Limited Substrate processing apparatus, substrate processing method, and program for implementing the method
JP4610913B2 (ja) 2004-03-15 2011-01-12 株式会社日立国際電気 基板処理システム、基板処理システムにおける表示方法及び基板処理方法
US7535688B2 (en) * 2005-03-25 2009-05-19 Tokyo Electron Limited Method for electrically discharging substrate, substrate processing apparatus and program
JP4750686B2 (ja) * 2006-12-22 2011-08-17 東京エレクトロン株式会社 半導体製造用の真空装置のクリーニング方法、半導体製造用の真空装置の制御装置および制御プログラムを記憶した記憶媒体
JP5054722B2 (ja) 2009-04-15 2012-10-24 株式会社日立国際電気 被処理体の処理装置及び半導体デバイスの製造方法
JP5386217B2 (ja) * 2009-04-24 2014-01-15 株式会社日立ハイテクノロジーズ 表示パネル搬送装置および表示パネルモジュール組立装置
JP5463066B2 (ja) * 2009-04-30 2014-04-09 東京エレクトロン株式会社 ロット処理開始判定方法及び制御装置
JP5695956B2 (ja) * 2011-03-31 2015-04-08 東京エレクトロン株式会社 コンディショニング方法、コンピュータ読み取り可能な記憶媒体及び基板処理装置
EP2579190A1 (en) * 2011-10-03 2013-04-10 Siemens Aktiengesellschaft System and method for controlling the operations of a manufacturing facility
JP6169365B2 (ja) * 2013-02-07 2017-07-26 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP6224359B2 (ja) * 2013-06-20 2017-11-01 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置のためのスケジュール作成方法およびスケジュール作成プログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11219875A (ja) * 1998-01-30 1999-08-10 Hitachi Ltd 半導体製造方法および半導体製造システム
KR20070093878A (ko) * 2006-03-15 2007-09-19 동경 엘렉트론 주식회사 기판 처리 장치의 클리닝 방법, 기판 처리 장치,프로그램을 기록한 기록 매체
KR101715441B1 (ko) * 2012-10-29 2017-03-10 도쿄엘렉트론가부시키가이샤 기판 처리 장치
JP2014116545A (ja) * 2012-12-12 2014-06-26 Tokyo Electron Ltd 基板処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200045970A (ko) * 2018-10-23 2020-05-06 가부시키가이샤 스크린 홀딩스 열처리 방법 및 열처리 장치
KR20210148092A (ko) * 2020-05-25 2021-12-07 주식회사 히타치하이테크 반도체 장치 제조 시스템 및 반도체 장치 제조 방법

Also Published As

Publication number Publication date
JP2018156994A (ja) 2018-10-04
US20180267512A1 (en) 2018-09-20
JP6877200B2 (ja) 2021-05-26
US10928806B2 (en) 2021-02-23
KR102490646B1 (ko) 2023-01-19
CN108630576A (zh) 2018-10-09
TWI758430B (zh) 2022-03-21
TW201838064A (zh) 2018-10-16
CN108630576B (zh) 2021-11-30

Similar Documents

Publication Publication Date Title
KR20180105586A (ko) 기판 처리 장치의 제어 장치 및 기판 처리 표시 방법
US8055378B2 (en) Device for controlling processing system, method for controlling processing system and computer-readable storage medium stored processing program
JP6002532B2 (ja) 真空処理装置及び真空処理方法
US8571703B2 (en) System, method and storage medium for controlling a processing system
US20150139758A1 (en) Substrate conveyance method, and substrate conveyance device
JP5463066B2 (ja) ロット処理開始判定方法及び制御装置
JP2008135517A (ja) 基板処理装置の制御装置、制御方法および制御プログラムを記憶した記憶媒体
JP2013140897A (ja) 基板処理装置、基板処理方法、半導体装置の製造方法及び縮退運用プログラム
KR102364319B1 (ko) 기판 처리 장치, 기판 처리 방법 및 기판 처리 프로그램
JP2004319961A (ja) 基板処理装置、基板処理方法、及び該方法を実行するプログラム
JP5571122B2 (ja) 基板処理装置および基板処理装置の制御方法
JP4688764B2 (ja) 基板処理装置の載置台除電方法
JP2011054679A (ja) 基板処理装置
TWI609443B (zh) Processing method and processing device
US20220187797A1 (en) Substrate treating apparatus and substrate treating method
JP6586443B2 (ja) 被処理体を処理する方法
JP5997542B2 (ja) 真空処理装置及び真空処理方法
US10553468B2 (en) Substrate storing method and substrate processing apparatus
JP5972608B2 (ja) 基板処理装置、及び半導体装置の製造方法並びにプログラム
JP2004087600A (ja) マルチチャンバシステム及びマルチチャンバシステムを用いた処理方法
JP2016213393A (ja) 真空処理装置およびその運転方法
JP2023032956A (ja) 基板処理装置および基板処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant