KR20010075426A - 프로세서 챔버를 세척하는 방법 - Google Patents

프로세서 챔버를 세척하는 방법 Download PDF

Info

Publication number
KR20010075426A
KR20010075426A KR1020017003957A KR20017003957A KR20010075426A KR 20010075426 A KR20010075426 A KR 20010075426A KR 1020017003957 A KR1020017003957 A KR 1020017003957A KR 20017003957 A KR20017003957 A KR 20017003957A KR 20010075426 A KR20010075426 A KR 20010075426A
Authority
KR
South Korea
Prior art keywords
chamber
cleaning
wafer
deposition
inert gas
Prior art date
Application number
KR1020017003957A
Other languages
English (en)
Inventor
아난드 바수데브
토시오 이토오
람마뉴자푸람 에이. 스리니바스
프레더릭 더블유
리 더블유
브라이언 볼리
메이 창
Original Assignee
조셉 제이. 스위니
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조셉 제이. 스위니, 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 조셉 제이. 스위니
Publication of KR20010075426A publication Critical patent/KR20010075426A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/905—Cleaning of reaction chamber
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • ing And Chemical Polishing (AREA)
  • Cleaning In General (AREA)

Abstract

티타늄 또는 티타늄 질화물과 같은 반도체 물질의 증착에 사용되는 반도체 증착챔버를 인시튜(in situ) 세척시키는 방법은 웨이퍼 사이에서 높은 온도에서 챔버내에 염소 기체를 유입시키는 단계, 불활성 기체로 염소기체를 세정하는 단계 및 다음 처리할 웨이퍼가 유입되기 전에 이를 배출하는 단계를 포함한다.
웨이퍼 사이에서 두 단계의 세척단계는 높은 온도에서 챔버내로 염소를 유입함으로써 수행되는 데, 이 이후에 염소를 제거하지 않고 플라즈마를 유입하는 단계, 불활성 기체로 챔버를 세정하는 단계 및 다음 처리할 웨이퍼가 유입되기 전에 이를 배출하는 단계를 포함한다.
이런 물질의 증착을 위한 챔버를 사용하기 전에, 바람직한 실시예에서, 티타늄의 보호성 박막은 챔버의 내부표면에 증착된다. 두 단계의 세척공정 후에 보호층이 보충된다.

Description

프로세서 챔버를 세척하는 방법{METHOD FOR CLEANING A PROCESS CHAMBER}
반도체 공정은 특히 다수의 챔버로 이루어진 특정된 장치에서 수행되는 데, 웨이퍼는 한 환경속에서 여러 층의 반도체 물질의 다양한 조작과 증착에 의해서 공정이 진행된다. 이러한 툴(tool)에서, 다수의 프로세서 챔버와 예비 챔버는 클러스터(cluster)내에 정렬되어, 이들 각각은 자동화 전송 수단에 의해서 제공된다. 그러므로, 이러한 툴은 일반적으로 클러스터 툴을 가리킨다. 이러한 툴은 집적회로를 제조하기 위해 수많은 순차적인 단계를 거쳐 반도체 웨이퍼를 처리한다.
반도체 공정 장치가 상기에서 기술된 바와 같이 또는 당업자에게 알려진 것에 의해 배열되든지 아닌지에 관련없이, 그 목적은 가장 효율적인 방법으로 단위 시간당 가장 많은 수의 웨이퍼를 처리하는 것으로 인정될 것이다. 그러나, 활성 챔버 즉 반도체 물질이 에칭과 같은 다른 방법으로 증착되거나 처리되는 곳은 공정중에 형성된 잔류물을 주기적으로 제거하여야 한다. 세척되기 전에 증착 챔버내에서 수행된 동작성능의 저하 없이 가능한 한 높은 처리율을 가지는 것이 또한 바람직한 것으로 인정될 것이다.
증착 챔버를 세척하는 특히 바람직한 한 특징은 인시튜 즉 클러스터 툴에서 챔버를 제거하거나, 분위기에 존재하는 산화 엘리먼트에 챔버를 노출시킬 필요없이 세척을 실행하는 것이다. 인시튜의 세척은 하나이상의 챔버가 세척될 때, 클러스터 툴이 바뀌지 않게 된다. 이는 다른 반도체 공정이 수행되는 챔버가 서로 다른 속도를 갖는 효율적 공정에 적합하지 않다고 여겨질 때, 특히 효율적이며, 따라서 동시에 세척을 요하지 않게 된다. 따라서, 이에 의해 다른 챔버가 공정 중의 그 역할의 수행을 계속하고 있을 때, 다수의 챔버 툴에서의 하나 이상의 다른 챔버가 세척될 수 있는 공정이 특히 효과적이다. 상기에서 기술된 요구조건을 만족하는 세척 공정이 본 발명과 관련하여 제공된다.
본 발명은 프로세서 챔버를 인시튜(in situ) 세척하는 방법에 관한 것이다. 특히, 증착 처리 조건 및 웨이퍼에 대한 반복가능성(repeatability)을 향상시키기 위해, 염소계 세척이 화학기상증착(CVD) 챔버내에서 수행된다.
도 1은 본 발명과 관련된 공정이 진행되는 웨이퍼 사이에서 수행되는 고온의세척공정 단계의 순서도를 도시하고 있다.
도 2는 본 발명에서의 두 단계 세척 공정을 상세히 도시한다.
도 3은 본 발명과 관련하여 CVD에 의한 티타늄 증착에 사용되는 증착 챔버의 세척과 동작을 조절하기 본 발명과 관련하여 적용된 컨트롤 시스템의 블록도를 도시한다.
도 4는 본 발명의 두-단계 세척 공정의 또다른 실시예를 도시한다.
종래 기술의 단점은 본 발명에 따른 프로세서 챔버의 세척 방법에 의해서 극복된다. 본 발명과 관련하여, 티타늄과 같은 금속 또는 티타늄 질화물과 같은 물질의 화학기상증착을 개별적으로 수행하는 웨이퍼에 대한 웨이퍼에 대한 반복가능성은 웨이퍼 사이에 세척 기체로서 염소를 이용하는 간단한 고온 세척 단계에 의해서 증가된다. 증착 챔버가 세척되기 전에, 이 세척 단계는 처리되는 웨이퍼의 수, 시간 간격을 굉장히 증가시킬 것이다. 본 발명의 두 번째 관점에서, 증착 챔버는 세척기체로서 염소를 사용하는 첫 번째 단계의 고온 세척을 수행하고, 플라즈마로 세척기체를 여기시키는 두 번째 세척을 수행함으로서 인시튜 세척될 것이다. 이 방법은 또한 두 단계의 증착 챔버 세척 후에 챔버내의 물질의 보호성 코팅을 증착시키는 단계를 포함한다. 이러한 보호성 코팅은 화학기상증착에 의해서 챔버의 내부 표면에 증착되는 티타늄이며 그 두께는 약 50Å 내지 1μ이다.
더구나, 수많은 챔버를 포함하는 반도체 웨이퍼 공정 툴을 통해서 웨이퍼의 공정단계를 조절하는 시스템에서, 적어도 둘 이상의 챔버가 티타늄 또는 티타늄 질화물의 증착을 수행하며, 이러한 챔버에 대해 세척 프로그램이 수행될 때, 특정 목적의 컨트롤러로서 작동하는 일반목적의 컴퓨터 시스템은 높은 열에너지를 갖는 염소로 웨이퍼 사이의 챔버를 세척하는 단계, 챔버내의 조건을 감지하는 단계, 세척할 챔버를 결정하는 단계, 고온의 염소 세척 후의 플라즈마 염소 세척으로 구성된 두 세척 단계를 수행하는 단계 및 챔버를 수행된 공정단계로 복귀시키는 단계를 포함한다. 컴퓨터 판독가능 매체는 두 단계 세척을 수행한 후에, 챔버를 순차적 공정단계로 되돌리기 전에, 챔버의 내부 표면에 티타늄 보호성 코팅을 증착시키는 추가적인 단계를 수행한다.
상기에서 기술된 방법으로, 웨이퍼-대-웨이퍼 반복가능성은 증가되고, 전체 시스템에 대한 중단시간이 거의 없거나 감소되어, 웨이퍼 공정 시스템의 처리량이 최적화된다. 이 시스템의 진공 환경이 깨어지지 않아서, 세척 동작이 선택된 챔버내에서 수행될 때 웨이퍼가 다른 챔버내에서 처리되도록 한다.
본 발명의 기술은 하기의 도면과 관련된 설명에 의해서 보다 잘 이해될 것이다.
본 발명에서 다단계 반도체 공정 장치에서 어떤 물질 특히 티타늄 또는 티타늄 질화물의 증착은 화학기체 증착(CVD)에 의해서 수행되는 증착 챔버의 세척에 대한 향상을 가져온다. 특히, 티타늄 또는 티타늄 질화물의 CVD 증착에서, 선구물질 기체는 챔버내로 유입되어 적절하게 바이어스된 목표한 웨이퍼에 물질을 증착하도록 열분해된다. 티타늄의 증착은 일반적으로 증가된 플라즈마가 사용되는 데, RF 플라즈마가 챔버내에서 생성되어 웨이퍼를 보다 많이 바어어스시키고, 선구물질의 증착을 향상시킨다.
유기 화합물을 포함하는 다양한 유기 티타늄 선구물질 화합물이 CVD에 의해서 티타늄 피막을 증착시키는 데 사용되지만, 선구물질로서 티타늄 사염화물(TiCl4)을 사용하는 것이 많은 이유에서 바람직하다. TiCl4는 특히, 아르곤과 같은 캐리어 기체와 수소와 같은 반응 기체와 혼합되어 챔버내로 유입된다. TiCl4를 분해시키면 목표한 웨이퍼에 티타늄이 증착되고, HCl 및 다른 부산물이 생성된다. 이러한 대부분의 부산물은 웨이퍼 상에 형성된 증착 피막의 오염을 막도록 제거된다. 증착공정의 전체 효율을 향상시키기 위해서 아르곤 플라즈마가 가해질 수 있고, 그렇지 않을 수도 있다. 상기 증착이 티타늄의 CVD이지만, 이는 CVD TiN 및 이와 유사한 것과 같은 다른 물질의 증착을 막지 못한다. 이러한 공정은 1997년 12월 2일에 출원된 미국특허출원번호 제 08/982,872호에 기술되어 있다. 상기 기술된 CVD를 이행하는 데 적절한 챔버와 클루스터 툴(Cluster tool)의 예는 캘리포니아의 산타클라라에 주재하는 어플라이드 머티리얼사(Applied Materials, Inc.)에서 제조된 TixZ 챔버와 센추라 5200 메인프레임(Centura 5200 mainframe)이다.
본 발명의 세척공정은 한 단계를 포함할 수도 두 단계를 포함할 수도 있는 데, 두 단계를 포함하는 경우에 훨씬 바람직하다. 본 발명의 세척공정은 실질적으로 웨이퍼 대 웨이퍼 반복가능성을 향상시키고, 요구되는 주기적 세척공정 전에 하나의 증착 챔버에서 CVD 티타늄으로 수많은 웨이퍼를 증착시킨다. 당업자는 자동화된 반도체 공정시스템이 갖고 있는 문제점이 주로 증착챔버내의 잔류물 입자와 관련되는 것으로 알고 있다. 본 발명의 세척공정이 이러한 문제점을 줄일 수 있다는 점은 웨이퍼에 대한 반복가능성 및 상당한 상업적 흥미를 굉장히 증대시킨다는 것을 의미한다. 이미 본 발명의 기술분야에서 명백한 바와 같이, 주어진 장치는 그 곳에서 수행된 공정에 대한 의존성을 변화시킨다. 본 발명의 세척공정은 수많은 공정에서 유용한 한편, CVD 티타늄 또는 티타늄 염화물 공정과 연결되어 선구물질 기체로서 티타늄 사염화물을 이용하는 공정이 특히 매우 유용하다.
TiCl4증착공정에서, 이러한 공정을 가지는 경우에 있어서, 불순물의 부착은 증착 공정의 반복가능성을 유지하도록 주기적으로 제거되어야 하여야 하는 데, 즉 불순물은 즉 전술한 부산물 뿐만아니라 기판 히터표면, 벽면, 및 증착챔버의 페이스플레이트(faceplate)나 립(lip)상에 물질의 원하지 않는 증착이다. 본 발명의 내용인 반복가능성은 CVD 공정에서의 증착률의 감소 및/또는 공정 파라미터의 물질 변화를 막거나 감소시키는 것으로 정의된다. 시트 저항이 변화될 때 증착률의 감소 및 공정 파라미터의 물질변화가 명백할 것이기 때문에, 반복가능성을 측정하는 데 사용되는 파라미터는 CVD에 의해서 증착된 층의 시트 저항(sheet resistance)이다.
본 발명과 관련된 도 1에 있어서, 단계 100에서 기술된 고온의 염소 세척(thermal chlorine clean)은 증착 챔버의 각 웨이퍼 사이에서 수행된다. 이 방법은 챔버내에서의 CVD공정을 마친 웨이퍼를 회수하는 단계 102에서 시작된다. 선택적으로, 단계 102에서 플라시보 웨이퍼(placebo wafer)가 챔버내에 삽입된다. 플라시보 웨이퍼는 세척공정 중에 기판 히터를 보호하는 데 사용된다. 본 발명의 바람직한 실시예에서 플라시보 웨이퍼는 반도체 웨이퍼와 동일한 크기 및 형태를 지니는 석영 디스크이다. 단계 103에서, 선세척 세정(preclean purge)가 챔버내에서 수행된다. 특히, 아르곤, 헬륨 또는 질소와 같은 불활성 기체는 챔버내로 유입되어, 증착된 부산물이 있는 챔버를 세정하는 데 소모된다. 단계 104에서, 염소 기체는 대략 500 내지 700℃의 높은 온도, 대략 0.5 내지 50Torr 바람직하게는1Torr의 압력 하에서 챔버내로 유입된다. 순수한 염소가 본 발명의 세척공정 중에서 사용될 수 있음에 반하여, 순수한 염소가 아르곤, 질소 또는 헬륨, 바람직하게는 아르곤과 같은 묽은 불활성 기체와 혼합되어 부피비 약 99.9%까지로 혼합되는 것이 바람직하다. 고온의 염소 세척은 약 5초 내지 60초 동안, 바람직하게는 약 10초 동안 수행된다.
단계 104의 고온의 염소 세척 후에, 염소 유입이 멈추어지고, 단계 106에서는 챔버가 묽은 불활성 기체로 세정된다. 특히 묽은 불활성 기체 바람직하게는 아르곤은 약 0.5 내지 50 Torr 바람직하게는 3 Torr의 압력으로, 약 1초 내지 10초, 바람직하게는 약 5초 동안 챔버내로 유입된다. 단계 108에서, 챔버는 약 5 내지 150mTorr 바람직하게는 40 내지 50mTorr의 최종압력으로 낮아진다. 결과적으로, 단계 110에서, 새로운 웨이퍼가 공정을 위해 챔버내로 유입된다.
상기에서 언급된 고온의 세척 단계 110은 처리되는 각 웨이퍼 사이에서 수행되는 것으로 이해되는 반면, 일련의 절차는 일군의 웨이퍼 사이에서 주기적으로 수행될 수 있다. 예를 들어, 공정 파라미터는 언제 주기적 절차가 시작되는지를 결정하도록 감시된다. 이러한 파라미터는 웨이퍼 카운트, 증착된 피막이나 이와 유사한 것의 시트 저항을 포함하나 이에 한정되는 것은 아니다. 이 결정에 있어서, 주기적인 절차는 조그만 변화를 지니는 "웨이퍼 사이 단계" (단계 100)에서도 동일한 단계와 관련되어 수행된다. 특히 대략 200 내지 250개의 웨이퍼를 카운트한 후에, 단계 102에서 공정을 거친, 즉 챔버에서의 화학기상증착 및 선택적인 플라시보 웨이퍼 삽입을 거친 웨이퍼를 회수하는 단계가 시작된다. 단계 103에서, 선세척세정 단계가 챔버내에서 수행된다. 구체적으로는, 아르곤, 헬륨 또는 질소와 같은 불활성 기체는 챔버내로 유입되어 증착부산물을 세정하는 데 소모된다. 단계 104에서, 염소가 대략 500 내지 700℃의 높은 온도에서, 대략 0.5 내지 50 Torr 바람직하게는 20 Torr의 압력 하에서 유입된다. 순수 염소가 본 발명의 세척공정에서 사용되나, 바람직하게는 아르곤, 질소 또는 헬륨, 바람직하게는 아르곤과 같은 묽은 불활성 기체와 부피비 약 99.9%까지 혼합된다. 고온의 염소 세척은 대략 200 내지 1000초 동안 바람직하게는 500초 동안 수행된다.
고온의 염소 세척 단계 104를 거친 후에, 염소의 유입은 멈추어지고, 단계 106에서 챔버는 묽은 불활성 기체로 세정된다. 특히, 묽은 불활성 기체 바람직하게는 아르곤은 챔버내로 약 0.5 내지 5 Torr에서 바람직하게는 3 Torr하에서 유입된다. 챔버는 약 5 내지 150 mTorr의 압력으로 내려간다. 압력이 올라가고 내려가는 사이클이 약 1 내지 20 사이클, 바람직하게는 10 내지 15 사이클 반복된다. 묽은 불활성 기체로 사이클을 반복함으로써 입자 및 잔류기체를 챔버내에서 제거한다. 단계 108에서 챔버는 최종압력 5 내지 150 mTorr로 내려간다. 최종적으로, 단계 110에서, 새로운 웨이퍼가 공정을 위한 챔버내에 유입된다.
프로세서 챔버를 세척하는 다른 방법이 도 2에 도시되어 있다. 특히, 두 단계의 세척공정이 웨이퍼 단계 200에서 수행된다. 이것은 챔버내에서 웨이퍼가 공정을 수행한 매 시간 후에 공정이 진행된다. 도 1에 도시된 바와 같이, 도 2에 도시된 공정은 단계 202에서 공정을 거친 웨이퍼의 회수 및 선택적인 플라시보 웨이퍼의 삽입으로 시작한다. 단계 203에서 선세척 세정 단계가 챔버내에서 수행된다. 특히 아르곤, 헬륨 또는 질소와 같은 불활성기체는 챔버내로 유입되어, 증착된 부산물이 있는 챔버를 세정시키데 소모된다. 단계 204에서, 첫 번째 단계의 세척은 순수 염소 또는 상기에서 기술된 불활성 기체와 염소기체의 부피비 약 99.9%까지의 혼합물이 높은 온도(대략 500 내지 700℃ 바람직하게는 650℃)하에서 챔버내로 유입됨으로써 수행된다. 챔버내의 압력은 대략 0.5 내지 50 Torr, 바람직하게는 20 Torr 범위 내로 조절된다. 이 첫 번째 단계 세척은 약 5 내지 50초 동안 바람직하게는 약 20초 동안 진행된다.
두 번째 단계의 세척에서, 다른 형태의 에너지 즉 플라즈마가 사용된다. 챔버에서 염소를 회수하지 않고, 염소 플라즈마를 생성하도록 고온의 세척 단계 204와 동일한 온도조건에서 RF 전력이 챔버내에 가해진다(단계 206). 챔버의 압력은 대략 0.5 내지 10 Torr의 범위 바람직하게는 0.8 Torr의 압력으로 조절된다. RF 전력은 대략 50 내지 900 와트, 바람직하게는 100 내지 200 와트이다. 플라즈마 세척 단계 206은 바람직하게는 고온의 세척 단계 204보다 짧게 약 2 내지 20초 동안, 바람직하게는 약 5초 동안 수행된다. 플라즈마 세척 단계 206 후에, 단계 208에서 증착 챔버는 도 1에서 도시된 웨이퍼 사이(단계 100)에 관련하여 상기 기술된 불활성 기체로 세정된다. 세정 단계 208에서, 순수 염소 기체 또는 이의 혼합물의 흐름은 정지되고, 전력이 플라즈마 단계 206에서 사용된 것보다 약 반정도로 감소한다. 이는 챔버내의 압력을 약 0 내지 1 Torr, 바람직하게는 0.5 Torr로 감소시킨다. 이 경우에서, 플라즈마는 챔버내에 퍼져, 부유 입자를 함유시켜 부유입자들이 챔버 밖으로 나가도록 한다. 단계 210에서, 챔버는 20초 동안 압력이 낮아져최종압력이 약 5 내지 150 mTorr가 되게 된다. 최종적으로 단계 212에서, 새로운 웨이퍼는 공정을 위한 챔버내로 유입된다.
짧은 시간의 플라즈마 세척 전에 고온의 염소 세척공정을 결합하는 것은 세척공정을 잘 조절하여 증착 챔버의 엘리먼트에 최소의 위험이 따르도록 한다. 본 발명 공정과 관련하여 제공된 두 단계의 염소 세척의 높은 효율은 증착 챔버의 세척이 인시튜 수행되게 하는 것인데, 이에 의해서 후에 들어온 웨이퍼는 증착 반도체 공정장치의 중단 시간을 최소화한다. 특히, 후에 들어온 웨이퍼를 처리하는 단계 200을 수행하는 것이 매우 효율적이기 때문에, 주기적인 또는 연장된 세척 단계 또는 유지 단계와 같은 다른 단계는 챔버의 조건을 유지하는 데 필요하지 않다.
본 발명의 다른 실시예에서, 증착 챔버의 내부 표면은 보호막 코팅, 바람직하게는 티타늄 또는 티타늄 질화물로 코팅되어 다음의 세척단계에서 보호막으로 제공된다. 이 코팅은 세척 공정동안에 챔버의 엘리먼트 즉 기판 히터, 받침대, 벽, 지붕 또는 이와 유사한 것을 보호한다. 보호성 코팅은 선택적인 단계로서 도 2에 도시된 두 단계의 세척 공정 단계 210 후에 적용되며, 받침대에서의 웨이퍼 없이 받침대의 바이어스 없이 간단히 CVD 증착 공정을 유도함으로서 수행되어 보호성 코팅을 형성하는 증착 물질이 증착 챔버의 노출표면의 모두에 증착될 것이다.
보호성 코팅은 세척 단계 동안에 증착챔버의 엘리먼트를 보호하도록 충분히 두꺼워야 하나, 보통의 증착 공정에서는 그렇게 두꺼울 필요가 없다. 일반적으로 증착 물질은 티타늄이 바람직하며, 바람직하게는 보호성 코팅은 약 50Å 내지 1 μ의 두께를 지닌다. 당업자는 사용될 특정 장치의 증착 능력과 관련하여 요구된 두께의 티타늄 코팅을 할 수 있을 것이다.
보호성 코팅을 사용하는 본 발명의 실시예에서, 웨이퍼의 초기 공정은 보호성 코팅을 갖는 증착 챔버내에서 시작하고, 따라서, 상기에서 기술된 보호성 코팅의 적용은 실제로 보충된다. 보호성 코팅은 보통 알루미늄 질화물인 증착 챔버의 가열되는 엘리먼트를 보호하는 데 특히 사용된다. 코팅없이, 염소는 고온 엘리먼트의 표면을 침입(즉, 에칭)하여, 그 엘리먼트가 처리된 웨이퍼와 같은 보다 낮은 온도의 챔버 표면에 알루미늄 질화물을 응축시키고 재증착시키는 오염물질을 만들어 낸다. 알루미늄 질화물의 증착 정도는 도 2에서 도시된 두 단계 세척단계인 단계 220의 시작여부를 결정하는 요소이다. 그러나, 바람직하게는 이 결정은 최종의 세척공정동안 증착챔버에 도달하는 소정의 웨이퍼 수를 세거나, 또는 하나이상의 챔버 파라미터의 주기적 감시의 결과일 수 있으며, 또는 장치나 이와 유사한 것의 직접적인 조사에 의해서 결정된다. 챔버가 세척을 요구하지 않는 다면, 증착 챔버는 웨이퍼 공정을 계속 유지한다.
도 4는 두 단계의 세척 공정 400의 다른 실시예를 묘사한다. 필연적으로 공정 400은 공정 200과 각 단계동안에 수행된 파라미터 면에서 동일하다. 이 두 방법이 유일하게 다른 점은 세척 단계의 차수이다. 특히 단계 402 및 403은 단계 202 및 203과 동일하고, 공정 400의 플라즈마 세척 단계 404 및 고온의 세척 단계 406은 공정 200의 단계 206 및 단계 204가 서로 바뀌었다는 점 외에는 서로 동일하다. 이것은 플라즈마가 첫 번째에 챔버를 플라즈마 세척시키고. 그 다음, 플라즈마는 정지되고 고온의 세척이 수행된다. 단계 408, 410, 412와 선택적인 단계 420은단계 208, 210, 212 및 선택적인 단계 220과 각각 동일하다. 전체 두 단계의 세척공정은 각 세척 단계의 차수를 관계없이 효과적이다.
여기서 제공된 세척단계는 특히 여러 개의 챔버로 구성된 반도체 공정 툴이 사용될 때 효과적인데, 웨이퍼는 로봇을 이용한 전송메카니즘에 의해 제공된 하나의 장치에서 반도체 물질의 여러 층을 취급하고 증착하는 공정이 진행되어 제작된다. 이러한 툴은 일반적으로 탭만(Tepman) 등의 1993년 2월 16일에 발행된 미국특허번호 제 5,186,718호에 기술되어 있다. 이러한 툴에서 여분의 챔버가 사용될 수 있으며, 동일한 공정 단계는 하나 이상의 챔버내에서 수행될 수 있다. 장치를 중단시키는 시간 없이도 본 발명의 인시튜 세척하는 것이 가능하다.
도 1, 2 및 4에서 도시된 바와 같이, 상기에서 기술된 공정 단계는 프로세서에 바탕을 둔 컨트롤 유니트에 의해서 수행된 시스템에서 수행되는 것이 효과적이다. 도 3은 이런 용량에서 적용될 수 있는 컨트롤 유니트를 갖는 증착 시스템 302의 블록도이다. 컨트롤 유니트(302)는 프로세서 유니트(304), 메모리(306), 대용량 기억소자(308), 입력 컨트롤 유니트(314) 및 디스플레이 유니트(310)를 포함하는 데, 이는 컨트롤 유니트 버스(312)와 모두 연결된다.
프로세서 유니트(304)는 본 발명의 세척공정과 증착공정을 이행하는 프로그램과 같은 프로그램을 실행시킬 때, 특정 목적의 컴퓨터가 되는 일반 목적의 컴퓨터를 형성한다. 본 발명이 일반적 목적의 컴퓨터에서 실행되고, 소프트웨어에서 실행되는 것으로 설명되었으나, 당업자는 본 발명의 방법이 응용 주문형 집적 회로(ASIC) 또는 다른 하드웨어 회로와 간은 하드웨어를 사용함으로써 작동할 수있다. 이와 같이, 본 발명은 전체 또는 부분적으로 소프트웨어, 하드웨어 또는 이것 둘에서 실행될 것이다.
프로세서 유니트(304)는 메모리에 저장된 명령어를 실행할 수 있는 마이크로프로세서 또는 다른 엔진이다. 메모리(306)는 하드 디스크 드라이버, 램, 롬, 램과 롬의 결합, 또는 다른 프로세서 판독가능 기억 매체를 포함할 수 있다. 메모리(306)는 프로세서 유니트(304)가 상기에서 언급한 공정단계의 이행을 용이하게 실행하는 명령어를 포함한다. 메모리(306)내의 명령어는 프로그램 코드 형태이다. 프로그램 코드는 수많은 다른 프로그램 언어중의 어느 하나의 형태이다. 예를 들어, 프로그램 코드는 C+, C++, 베이직, 파스칼, 또는 다른 수많은 언어일 수 있다.
디스플레이 유니트(310)는 프로세서 유니트(304)의 통제하에서 문자와 숫자의 조합 특성 및 그래픽 디스플레이 형태로 챔버 작동기에 정보를 제공한다. 입력 컨트롤 유니트(314)는 키보드, 마우스, 라이트 펜과 같은 데이타 입력 장치와 결합되어, 작동기 또는 복합 프로세서 툴을 작동시키는 컴퓨터 시스템으로부터 입력정보를 수취하도록 제공된다.
컨트롤 유니트 버스(312)는 이와 결합된 모든 장치에 데이타 전송 및 신호 조절을 위해서 제공된다. 컨트롤 유니트 버스(312)는 하나의 버스로서 디스플레이 되고 컨트롤 유니트(302)내의 소자와 직접 연결되나, 컨트롤 유니트 버스(312)는 또한 버스의 집합으로 될 수도 있다. 예를 들어, 프로세서 유니트(304) 및 메모리(306)는 로컬 유니트 버스에 연결되는 반면, 디스플레이 유니트(310), 입력컨트롤 유니트(314) 및 대용량 기억 소자(308)는 입-출력 주변 버스와 연결될 수 있다. 로컬 프로세서 버스 및 입-출력 주변 버스는 서로 연결되어 컨트롤 유니트 버스(312)를 형성한다.
컨트롤 유니트(302)는 증착 시스템(300)의 다양한 엘리먼트를 통해서 챔버(332)에 연결되고, 챔버의 노출 표면에 보호성 코팅을 증착시키는데 적용되고, 모든 챔버의 세척 및 챔버를 통해서 개별적으로 전달된 웨이퍼에 물질을 증착시키는 본 발명과 관련된 모든 곳에 적용된다. 이러한 엘리먼트 각각은 챔버(332)내에 물리적으로 포함되지 않으나, 이것들은 챔버와 연결되어, 바람직한 조건(예를들어, 상기에서 언급한 온도, 압력 및 두 단계 세척을 위한 기체 유속)을 만들도록 챔버 환경을 변화시킨다. 예를 들어, 기체 컨트롤 팬널(316), 증발기(326) 및 유속 컨트롤러(330)은 하나 이상의 유체 전달 라인(도시되지 않음)을 통해서 챔버와 연결된다. 이와 유사하게, RF 플라즈마 컨트롤(324) 및 신호 소스(322)는 하나이상의 전기적 라인(도시되지 않음)을 통해서 챔버(332)에 연결된다. 각 엘리먼트는 컨트롤 유니트 버스(312)와 연결되어, 컨트롤 유니트(302)와 엘리먼트와의 정보전달을 촉진한다. 컨트롤 유니트(302)는 신호를 챔버 엘리먼트에 제공하여 엘리먼트가 상기에서 기술된 공정단계에서 요구되는 동작을 수행하게 한다. 동작 중에, 프로세서 유니트는 메모리 유니트(306)에서 재시도된 프로그램 코드 명령어에 대응하는 챔버 엘리먼트의 동작을 조절한다. 이러한 명령어에 대응하여, 챔버 엘리먼트는 상기에서 기술된 공정을 수행하도록 조절된다.
추가적으로, 반도체 프로세싱 툴에서 사용된 일반적인 목적의 컴퓨터 컨트롤시스템은 여러 단계 중 수행된 단계의 특정 챔버가 언제 오퍼라인상에서 세척공정을 수행할 것인가를 결정하는 능력을 지닌다. 이 능력은 명세서상에 언급된 비능력의 중대한 위험없이, 공정이 진행되는 수많은 웨이퍼 상의 소정의 제한에 의존함으로써 또는 실시간 분석에 대한 결정을 통해서 제공된다.
본 발명은 하나이상의 챔버가 티타늄 증착을 수행하는 데 이용되는 이러한 컨트롤 시스템에 효과적이다. 예를 들어, 컴퓨터는 하나의 이러한 오퍼라인 상의 챔버를 갖고, 두 단계 염소 세척을 수행하며, 선택적인 웨이퍼 공정(즉, Ti 증착) 전에 상기에서 기술된 티타늄 증착을 수행한다. 주어진 챔버내에서 수행되는 세척 동작이 다른 챔버로 전환될 때, 공정이 진행되는 웨이프에 대한 장치의 중단시간은 없다.
본 발명은 특정 실시예과 관련되어 설명되어졌으나, 당업자에 의해서 수많은 변화가 가능하다. 본 발명은 첨부된 청구항의 한정에 관련하여서만 제한될 것이다.

Claims (28)

  1. 반도체 웨이퍼를 처리하기 위해서 웨이퍼의 공정중에 증착 챔버를 인시튜(in situ) 세척하는 방법으로서,
    a) 높은 온도에서 염소기체를 챔버내에 유입시키는 단계;
    b) 불활성 기체로 챔버로부터 염소를 세정(purge)하는 단계; 및
    c) 챔버 속의 내용물을 제거하도록 챔버내의 압력을 낮추는 단계를 포함하는 증착 챔버 인시튜 세척방법.
  2. 제 1항에 있어서, 상기 웨이퍼는 선구물질로부터의 화학기상증착에 의한 물질의 코팅을 상기 웨이퍼 상에 증착시킴으로써 처리되는 것을 특징으로 하는 증착 챔버 인시튜 세척방법.
  3. 제 2항에 있어서, 상기 물질은 티타늄 또는 티타늄 질화물로 이루어진 군으로부터 선택되고, 상기 선구물질은 티타늄 사염화물인 것을 특징으로 하는 증착 챔버 인시튜 세척방법.
  4. 제 1항에 있어서, 상기 높은 온도는 약 500 내지 700℃인 것을 특징으로 하는 증착 챔버 인시튜 세척방법.
  5. 제 1항에 있어서, 상기 a)단계는 약 5 내지 60초 동안 수행되는 것을 특징으로 하는 증착 챔버 인시튜 세척방법.
  6. 제 1항에 있어서, 상기 a)단계에서의 상기 염소기체는 불활성 기체와의 부피비로 99.9%까지로 혼합되는 것을 특징으로 하는 증착 챔버 인시튜 세척방법.
  7. 제 6항에 있어서, 상기 불활성 기체는 아르곤, 질소 및 헬륨으로 이루어진 군으로부터 선택되어지는 것을 특징으로 하는 증착 챔버 인시튜 세척방법.
  8. 제 6항에 있어서, 상기 b) 단계에서 사용된 상기 불활성 기체는 상기 a)단계에서 사용된 것과 동일한 것을 특징으로 하는 증착 챔버 인시튜 세척방법.
  9. 제 1항에 있어서, 상기 a)단계 전에 플라시보 웨이퍼(placebo wafer)를 챔버내에 삽입하는 단계를 추가로 포함하는 것을 특징으로 하는 증착 챔버 인시튜 세척방법.
  10. 제 1항에 있어서, 상기 a)단계 전에 챔버를 세정하는 단계를 추가로 포함하는 것을 특징으로 하는 증착 챔버 인시튜 세척방법.
  11. 증착챔버를 인시튜 세척하는 방법으로서
    a) 높은 온도에서 챔버내로 염소기체를 유입시키는 단계;
    b) 상기 a)단계의 조건을 유지하면서, 챔버내에 염소기체를 함유한 플라즈마를 유입시키는 단계;
    c) 불활성 기체로 챔버내를 세정하는 단계; 및
    d) 챔버 속의 내용물을 제거하도록 챔버내의 압력을 낮추는 단계를 포함하는 증착 챔버 인시튜 세척방법.
  12. 제 11항에 있어서, 상기 높은 온도는 약 500 내지 700℃인 것을 특징으로 하는 증착 챔버 인시튜 세척방법.
  13. 제 11항에 있어서, 상기 a)단계는 약 5 내지 50초 동안 수행되고, 상기 b)단계는 약 2 내지 20초동안 수행되는 것을 특징으로 하는 증착 챔버 인시튜 세척방법.
  14. 제 11항에 있어서, 상기 a)단계에서 상기 염소기체는 불활성 기체와의 부피비로 99.9%까지로 혼합되는 것을 특징으로 하는 증착 챔버 인시튜 세척방법.
  15. 제 14항에 있어서, 상기 불활성 기체는 아르곤, 질소 및 헬륨으로 이루어진 군으로부터 선택되어는 것을 특징으로 하는 증착 챔버 인시튜 세척방법.
  16. 제 14항에 있어서, 상기 c)단계에서 사용된 상기 불활성 기체는 상기 a)단계에서 사용된 것과 서로 동일한 것을 특징으로 하는 증착 챔버 인시튜 세척방법.
  17. 제 11항에 있어서, 상기 b)단계는 약 50 내지 900 와트의 RF 전력에서 수행되는 것을 특징으로 하는 증착 챔버 인시튜 세척방법.
  18. 제 17항에 있어서, 상기 c)단계에서의 전력은 상기 b)단계에서 사용된 전력의 약 반 정도로 감소되는 것을 증착 챔버 인시튜 세척방법.
  19. 제 11항에 있어서, 상기 a)단계 전에 챔버내에 플라시보 웨이퍼를 삽입하는 단계를 추가로 포함하는 것을 특징으로 하는 증착 챔버 인시튜 세척방법.
  20. 제 11항에 있어서, 상기 a)단계 전에 챔버를 세정하는 단계를 추가로 포함하는 것을 특징으로 하는 증착 챔버 인시튜 세척방법.
  21. 제 11항에 있어서, 상기 방법은 처리되는 각 반도체 웨이퍼 사이에서 수행되는 것을 특징으로 하는 증착 챔버 인시튜 세척방법.
  22. 제 11항에 있어서, 상기 d)단계 후에, 챔버내에 물질의 보호성 코팅을 증착시키는 단계를 추가로 포함하는 것을 특징을 하는 증착 챔버 인시튜 세척방법.
  23. 제 22항에 있어서, 상기 보호성 코팅은 화학기상증착에 의해 챔버의 내부표면에 증착된 티타늄 또는 티타늄 질화물로 이루어진 군으로부터 선택되어지는 것을 특징으로 하는 증착 챔버 인시튜 세척방법.
  24. 제 22항에 있어서, 상기 보호성 코팅은 약 50Å 내지 1μ의 두께를 지니는 것을 특징으로 하는 증착 챔버 인시튜 세척방법.
  25. 증착챔버를 인시튜 세척하는 방법으로서
    a) 챔버내에 염소기체를 함유한 플라즈마를 유입시키는 단계;
    b) 플라즈마의 유입을 멈추고, 높은 온도에서 챔버내로 염소기체를 유입시키는 단계;
    c) 불활성 기체로 챔버를 세정하는 단계; 및
    d) 챔버 속의 내용물을 제거하도록 챔버내의 압력을 낮추는 단계를 포함하는 증착 챔버 인시튜 세척방법.
  26. 티타늄 및 티타늄 질화물로 이루어진 군으로부터 선택된 물질의 증착을 수행하는 적어도 하나이상의 챔버를 포함하는 반도체 공정 툴을 통해 웨이퍼의 공정 단계를 제어하는 시스템에서, 처리를 수행하기 위해 상기 적어도 하나 이상의 챔버를 위한 세척 프로그램을 실행할 때, 특정 목적의 제어기로 작동하는 일반 목적의 컴퓨터 시스템에서의 컴퓨터 판독가능 매체로서,
    a) 높은 온도에서 상기 적어도 하나이상의 챔버에 염소기체를 유입하는 단계;
    b) 불활성 기체로 상기 적어도 하나이상의 챔버를 세정하는 단계; 및
    c) 챔버 속의 내용물을 제거하도록 챔버내의 압력을 낮추는 단계를 포함하는 컴퓨터 판독가능 매체
  27. 티타늄 및 티타늄 질화물로 이루어진 군으로부터 선택된 물질의 증착을 수행하는 적어도 하나이상의 챔버를 포함하는 반도체 공정 툴을 통해 웨이퍼의 공정 단계를 조절하는 시스템에서, 처리를 수행하기 위해 상기 적어도 하나 이상의 챔버을 위한 세척 프로그램을 실행할 때, 특정 목적의 제어기로 작동하는 일반 목적의 컴퓨터 시스템에서의 컴퓨터 판독가능 매체로서,
    a) 높은 온도에서 챔버내로 염소기체를 유입시키는 단계;
    b) 상기 a)단계의 조건을 유지하면서, 챔버내에 염소기체를 함유한 플라즈마를 유입시키는 단계;
    c) 불활성 기체로 챔버내를 세정하는 단계; 및
    d) 챔버 속의 내용물을 제거하도록 챔버내의 압력을 낮추는 단계를 포함하는 컴퓨터 판독가능 매체.
  28. 제 27항에 있어서, 상기 적어도 하나이상의 챔버는 그 내부 표면에 티타늄및 티타늄 질화물로 이루어진 군으로부터 선택된 물질의 보호성 코팅을 지니고, 상기 d)단계 후에 상기 적어도 하나 이상의 챔버 내부표면에 보호성 코팅을 증착시키는 단계를 추가로 포함하는 것을 특징으로하는 컴퓨터 판독가능 매체.
KR1020017003957A 1998-09-30 1999-09-22 프로세서 챔버를 세척하는 방법 KR20010075426A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/163,711 US6242347B1 (en) 1998-09-30 1998-09-30 Method for cleaning a process chamber
US09/163,711 1998-09-30
PCT/US1999/021237 WO2000019491A1 (en) 1998-09-30 1999-09-22 Method for cleaning a process chamber

Publications (1)

Publication Number Publication Date
KR20010075426A true KR20010075426A (ko) 2001-08-09

Family

ID=22591246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017003957A KR20010075426A (ko) 1998-09-30 1999-09-22 프로세서 챔버를 세척하는 방법

Country Status (5)

Country Link
US (2) US6242347B1 (ko)
EP (1) EP1118105A1 (ko)
JP (1) JP2002526648A (ko)
KR (1) KR20010075426A (ko)
WO (1) WO2000019491A1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100446318B1 (ko) * 2001-11-29 2004-09-01 주식회사 하이닉스반도체 챔버 세정기를 구비한 증착장치 및 그를 이용한 챔버 세정방법
KR100506107B1 (ko) * 2001-08-30 2005-08-04 가부시끼가이샤 도시바 반도체 제조 장치의 드라이클리닝 시기 판정 시스템,반도체 제조 장치의 드라이클리닝 방법, 반도체 제조장치의 드라이클리닝 시스템 및 반도체 장치의 제조 방법
KR100678468B1 (ko) * 2005-01-14 2007-02-02 삼성전자주식회사 반도체 기판의 인-시츄 세정방법 및 이를 채택하는 반도체소자의 제조방법
KR100687427B1 (ko) * 2005-12-28 2007-02-26 동부일렉트로닉스 주식회사 체임버를 세정하는 방법
WO2013033428A2 (en) * 2011-08-30 2013-03-07 Applied Materials, Inc. In situ process kit clean for mocvd chambers

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4459329B2 (ja) * 1999-08-05 2010-04-28 キヤノンアネルバ株式会社 付着膜の除去方法及び除去装置
US6369722B1 (en) * 2000-03-17 2002-04-09 Matra Nortel Communications Coding, decoding and transcoding methods
US6596631B1 (en) * 2000-07-26 2003-07-22 Advanced Micro Devices, Inc. Method of forming copper interconnect capping layers with improved interface and adhesion
US6844273B2 (en) * 2001-02-07 2005-01-18 Tokyo Electron Limited Precleaning method of precleaning a silicon nitride film forming system
US20020185067A1 (en) * 2001-06-07 2002-12-12 International Business Machines Corporation Apparatus and method for in-situ cleaning of a throttle valve in a CVD system
US6610123B2 (en) * 2001-12-17 2003-08-26 Intel Corporation Filtered mask enclosure
US20030221708A1 (en) * 2002-06-04 2003-12-04 Chun-Hao Ly Method of cleaning a semiconductor process chamber
KR100447284B1 (ko) * 2002-07-19 2004-09-07 삼성전자주식회사 화학기상증착 챔버의 세정 방법
US6818566B2 (en) * 2002-10-18 2004-11-16 The Boc Group, Inc. Thermal activation of fluorine for use in a semiconductor chamber
KR100491396B1 (ko) * 2002-12-03 2005-05-25 삼성전자주식회사 반도체 소자의 피이-테오스(ｐｅ－ｔｅｏｓ)막 형성 방법
KR100661729B1 (ko) * 2003-12-31 2006-12-26 동부일렉트로닉스 주식회사 챔버 압력을 이용한 챔버 클리닝 방법
US20050269294A1 (en) * 2004-06-08 2005-12-08 Tokyo Electron Limited Etching method
US7413993B2 (en) * 2004-11-22 2008-08-19 Infineon Technologies Ag Process for removing a residue from a metal structure on a semiconductor substrate
US9627184B2 (en) * 2005-01-26 2017-04-18 Tokyo Electron Limited Cleaning method of processing apparatus, program for performing the method, and storage medium for storing the program
KR100755804B1 (ko) * 2005-12-27 2007-09-05 주식회사 아이피에스 알루미늄 함유 금속막 및 알루미늄 함유 금속 질화막을증착하는 박막 증착 장치의 세정방법
JP5020230B2 (ja) * 2006-02-24 2012-09-05 東京エレクトロン株式会社 Ｔｉ系膜の成膜方法および記憶媒体
US20070233313A1 (en) * 2006-03-28 2007-10-04 Tokyo Electron Limited Transfer pick, transfer device, substrate processing apparatus and transfer pick cleaning method
KR100761757B1 (ko) * 2006-08-17 2007-09-28 삼성전자주식회사 막 형성 방법
US20080241387A1 (en) * 2007-03-29 2008-10-02 Asm International N.V. Atomic layer deposition reactor
JP4918452B2 (ja) * 2007-10-11 2012-04-18 東京エレクトロン株式会社 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
JP5113705B2 (ja) * 2007-10-16 2013-01-09 東京エレクトロン株式会社 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
US20100273291A1 (en) * 2009-04-28 2010-10-28 Applied Materials, Inc. Decontamination of mocvd chamber using nh3 purge after in-situ cleaning
US20110162674A1 (en) * 2009-10-26 2011-07-07 Applied Materials, Inc. In-situ process chamber clean to remove titanium nitride etch by-products
DE102012101438B4 (de) * 2012-02-23 2023-07-13 Aixtron Se Verfahren zum Reinigen einer Prozesskammer eines CVD-Reaktors
CN103130264B (zh) * 2013-02-05 2016-05-18 仙桃市中星电子材料有限公司 具有自洁功能的四氯化钛铜丝塔及其铜丝球清洗方法
US9530627B2 (en) * 2013-09-26 2016-12-27 Applied Materials, Inc. Method for cleaning titanium alloy deposition
CN104465357B (zh) * 2014-12-31 2017-08-08 上海华虹宏力半导体制造有限公司 肖特基二极管阻挡层的形成方法
US11177150B2 (en) * 2019-03-14 2021-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Cluster tool and method using the same
CN112530780B (zh) * 2020-11-27 2024-05-17 北京北方华创微电子装备有限公司 半导体刻蚀方法
CN114752918B (zh) * 2021-01-08 2024-06-04 江苏鲁汶仪器股份有限公司 一种腔室的清洗方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4717806A (en) 1985-02-05 1988-01-05 Battey James F Plasma reactor and methods for use
US4842683A (en) 1986-12-19 1989-06-27 Applied Materials, Inc. Magnetic field-enhanced plasma etch reactor
US5158644A (en) 1986-12-19 1992-10-27 Applied Materials, Inc. Reactor chamber self-cleaning process
JP2892694B2 (ja) 1989-07-31 1999-05-17 株式会社日立製作所 プラズマクリーニング方法
US5068002A (en) 1989-08-03 1991-11-26 Quintron, Inc. Ultrasonic glow discharge surface cleaning
US5207836A (en) 1989-08-25 1993-05-04 Applied Materials, Inc. Cleaning process for removal of deposits from the susceptor of a chemical vapor deposition apparatus
JP3140068B2 (ja) 1991-01-31 2001-03-05 東京エレクトロン株式会社 クリーニング方法
JP3502096B2 (ja) 1992-06-22 2004-03-02 ラム リサーチ コーポレイション プラズマ処理装置内の残留物を除去するためのプラズマクリーニング方法
US5507874A (en) 1994-06-03 1996-04-16 Applied Materials, Inc. Method of cleaning of an electrostatic chuck in plasma reactors
JPH08319586A (ja) * 1995-05-24 1996-12-03 Nec Yamagata Ltd 真空処理装置のクリーニング方法
US6189482B1 (en) * 1997-02-12 2001-02-20 Applied Materials, Inc. High temperature, high flow rate chemical vapor deposition apparatus and related methods
US5849092A (en) 1997-02-25 1998-12-15 Applied Materials, Inc. Process for chlorine trifluoride chamber cleaning
US6136211A (en) 1997-11-12 2000-10-24 Applied Materials, Inc. Self-cleaning etch process

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100506107B1 (ko) * 2001-08-30 2005-08-04 가부시끼가이샤 도시바 반도체 제조 장치의 드라이클리닝 시기 판정 시스템,반도체 제조 장치의 드라이클리닝 방법, 반도체 제조장치의 드라이클리닝 시스템 및 반도체 장치의 제조 방법
KR100446318B1 (ko) * 2001-11-29 2004-09-01 주식회사 하이닉스반도체 챔버 세정기를 구비한 증착장치 및 그를 이용한 챔버 세정방법
KR100678468B1 (ko) * 2005-01-14 2007-02-02 삼성전자주식회사 반도체 기판의 인-시츄 세정방법 및 이를 채택하는 반도체소자의 제조방법
KR100687427B1 (ko) * 2005-12-28 2007-02-26 동부일렉트로닉스 주식회사 체임버를 세정하는 방법
WO2013033428A2 (en) * 2011-08-30 2013-03-07 Applied Materials, Inc. In situ process kit clean for mocvd chambers
WO2013033428A3 (en) * 2011-08-30 2013-04-25 Applied Materials, Inc. In situ process kit clean for mocvd chambers

Also Published As

Publication number Publication date
US6482746B2 (en) 2002-11-19
WO2000019491A1 (en) 2000-04-06
US6242347B1 (en) 2001-06-05
US20010027030A1 (en) 2001-10-04
EP1118105A1 (en) 2001-07-25
JP2002526648A (ja) 2002-08-20

Similar Documents

Publication Publication Date Title
KR20010075426A (ko) 프로세서 챔버를 세척하는 방법
KR102158307B1 (ko) 플라즈마 프로세싱 챔버에서의 인-시튜 챔버 세정 효율 향상을 위한 플라즈마 처리 프로세스
KR100447284B1 (ko) 화학기상증착 챔버의 세정 방법
US8262800B1 (en) Methods and apparatus for cleaning deposition reactors
US20030037802A1 (en) Semiconductor treating apparatus and cleaning method of the same
US20080044593A1 (en) Method of forming a material layer
US11842888B2 (en) Removing metal contamination from surfaces of a processing chamber
CN1497666A (zh) 用于半导体工作室的氟气热活化
US20060090773A1 (en) Sulfur hexafluoride remote plasma source clean
JPH10256192A (ja) 三ふっ化塩素による処理チャンバクリーニング方法および装置
JP2001068446A (ja) 半導体ウェーハの汚染物質の検出
KR100934511B1 (ko) Ｔｉ계 막의 성막 방법 및 기억 매체
US20060254613A1 (en) Method and process for reactive gas cleaning of tool parts
US6814814B2 (en) Cleaning residues from surfaces in a chamber by sputtering sacrificial substrates
JP2001284317A (ja) 固体表面及び半導体製造装置の処理方法並びにそれを用いた半導体装置の製造方法
JP2006270030A (ja) プラズマ処理方法、および後処理方法
US5868852A (en) Partial clean fluorine thermal cleaning process
US5709772A (en) Non-plasma halogenated gas flow to prevent metal residues
EP1154036A1 (en) Gas reactions to eliminate contaminates in a CVD chamber
JPH09232290A (ja) 半導体製造装置
JP3066691B2 (ja) マルチチャンバー処理装置及びそのクリーニング方法
JPH0637074A (ja) 半導体製造装置のクリーニング方法
EP1154037A1 (en) Methods for improving chemical vapor deposition processing
EP0751554A2 (en) Method of in-situ cleaning of deposits from sputter clean chambers
EP1154038A1 (en) Method of conditioning a chamber for chemical vapor deposition

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid