KR100491396B1 - 반도체 소자의 피이-테오스(ｐｅ－ｔｅｏｓ)막 형성 방법 - Google Patents

반도체 소자의 피이-테오스(ｐｅ－ｔｅｏｓ)막 형성 방법 Download PDF

Info

Publication number
KR100491396B1
KR100491396B1 KR10-2002-0076350A KR20020076350A KR100491396B1 KR 100491396 B1 KR100491396 B1 KR 100491396B1 KR 20020076350 A KR20020076350 A KR 20020076350A KR 100491396 B1 KR100491396 B1 KR 100491396B1
Authority
KR
South Korea
Prior art keywords
teos
chamber
wafer
deposition process
forming
Prior art date
Application number
KR10-2002-0076350A
Other languages
English (en)
Other versions
KR20040048513A (ko
Inventor
장봉준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0076350A priority Critical patent/KR100491396B1/ko
Priority to US10/693,457 priority patent/US7268089B2/en
Publication of KR20040048513A publication Critical patent/KR20040048513A/ko
Application granted granted Critical
Publication of KR100491396B1 publication Critical patent/KR100491396B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/905—Cleaning of reaction chamber

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자의 피이-테오스(PE-TEOS)막 형성 방법에 관한 것으로, 다수개의 웨이퍼를 챔버에 공급하여 균일한 두께로 PE-TEOS막을 형성하기 위해서, 본 발명은 챔버 내의 히터 테이블에 탑재된 다수개의 웨이퍼 각각에 대응되게 설치된 샤워 헤드를 통하여 공정 가스를 분사하여 PE-TEOS막을 형성하는 방법으로, (a) PE-TEOS막 증착 공정을 진행할 웨이퍼가 적재된 공급용 웨이퍼 카세트를 준비하는 단계와; (b) 실질적인 PE-TEOS 증착 공정을 진행하기 전에 상기 챔버 내부를 PE-TEOS 증착 공정을 진행할 조건과 동일한 분위기를 형성하는 단계와; (c) PE-TEOS 증착 공정을 진행할 조건과 동일한 분위기가 형성되면 상기 공급용 웨이퍼 카세트에서 웨이퍼들을 차례로 상기 챔버 내부의 상기 히터 테이블로 공급하여 설정된 클리닝 시작 시간이 될 때까지 PE-TEOS 증착 공정을 진행하는 단계와; (d) 상기 클리닝 시작 시간이 되면, 상기 공급용 웨이퍼 카세트에서 챔버로의 웨이퍼 공급을 중단하고 상기 챔버 내의 웨이퍼에 대한 PE-TEOS 증착 공정을 완료한 후 웨이퍼를 챔버 밖으로 반출한 다음 챔버 내부를 RF 클리닝하는 단계; 및 (e) 상기 RF 클리닝 과정에서 상승된 상기 샤워 헤드와 챔버 내부의 온도를 낮추기 위해서, RF 파워를 끈 상태에서 상기 샤워 헤드를 통하여 상기 챔버 내부로 TEOS 가스를 분사시켜 상기 샤워 헤드와 챔버 내부의 온도를 낮추는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 피이-테오스(PE-TEOS)막 형성 방법을 제공한다. 특히 (e) 단계는, 약 2Torr의 압력에서 RF 파워를 끈 상태에서, TEOS 가스를 2.1㎖/min의 속도로 약 250초 분사하는 단계이다.

Description

반도체 소자의 피이-테오스(ＰＥ－ＴＥＯＳ)막 형성 방법{Method for forming PE-TEOS layer of semiconductor device}
본 발명은 반도체 소자의 피이-테오스(PE-TEOS; Plasma Enhanced-Tetra Ethylene Ortho Silicate)막 형성 방법에 관한 것으로, 더욱 상세하게는 다수개의 웨이퍼를 챔버에 공급하여 균일한 두께로 피이-테오스막을 형성할 수 있는 반도체 소자의 피이-테오스(PE-TEOS)막 형성 방법에 관한 것이다.
일반적으로 테오스(TEOS)는 Si(OC2H5)4의 액체물질을 진공에서 열분해시켜 성장되는 SiO2 구조의 막으로서 스텝 커버리지(step coverage) 및 유전(dielectric) 특성이 우수하여 반도체 소자 제조시 금속층간 절연막(Inter Metal Dielectric; IMD)으로 널리 사용되고 있다. 그리고 PE-TEOS는 소정의 온도와 압력에서, RF 파워를 인가한 상태에서 TEOS 가스를 흘려 플라즈마를 형성하여 웨이퍼에 증착되는 SiO2 구조의 막이다.
PE-TEOS막 형성 공정의 수율을 높이기 위해서, 다수개의 웨이퍼(wafer)를 챔버(chamber)에 넣고 PE-TEOS를 증착하는 화학적 기상 증착 장치, 예컨대 6장의 웨이퍼에 대한 화학적 기상 증착 공정을 동시에 진행할 수 있는 노벨러스(Novellus)사의 시퀄 모델(Sequel Model)이 사용되고 있다.
도 1은 PE-TEOS막 형성에 사용되는 화학적 기상 증착 장치(10)로, 노벨러스사의 시퀄 모델을 보여주는 개략적인 평면도이다. 도 1을 참조하면, 화학적 기상 증착 장치(10)는 PE-TEOS 증착 공정이 이루어지는 챔버(12)와, 챔버(12)에 설치되어 챔버(12) 안으로 공급된 웨이퍼(24)와 더불어 챔버(12) 내부를 소정의 공정 온도로 가열시키는 히터 테이블(14; heater table; 히터 블록(heater block)이라고도 함)과, 히터 테이블(14)의 상부에 설치되어 히터 테이블(14)에 탑재된 웨이퍼(24) 각각에 공정 가스를 분사하는 샤워 헤드(16; shower head)들을 포함한다. 그리고 챔버(12)의 일측에 챔버(12)로 공급될 웨이퍼(24)가 적재된 공급용 웨이퍼 카세트(20; wafer cassette)와, 챔버(12)에서 PE-TEOS막 증착 공정이 완료되어 반출되는 웨이퍼(26)가 수납되는 수납용 웨이퍼 카세트(30)가 설치되어 있다.
특히 히터 테이블(14)은 상부면의 가장자리 둘레에 6장의 웨이퍼가 공급되어 탑재될 수 있는 웨이퍼 스테이지(17; wafer stage)를 가지며, 웨이퍼 스테이지(17)에 웨이퍼를 회전시켜 각 웨이퍼 스테이지(17)로 로딩/언로딩하는 스핀들(18; spindle)이 설치되어 있다. 스핀들(18)은 웨이퍼 스테이지들(17)의 중심 부분에 설치되며, 상하 및 회전 운동을 하는 스핀들 몸체(13)와, 스핀들 몸체(13)에 연결되어 각 웨이퍼 스테이지(17)로 뻗어 있는 두 개의 이송바(15)로 구성되며, 이송바(15)는 웨이퍼 스테이지(17)에 소정의 깊이로 형성된 이송바 삽입 홈에 삽입되어 있다. 이때 웨이퍼(24)가 공급용 웨이퍼 카세트(20)에서 챔버(12)로 공급되어 탑재되는 히터 테이블(14)의 웨이퍼 스테이지(17)를 제 1 웨이퍼 스테이지(17a)라하고, 제 1 웨이퍼 스테이지(17a)를 시작해서 시계 방향으로 제 2 웨이퍼 스테이지(17b) 내지 제 6 웨이퍼 스테이지(17f)라 한다. 물론 제 6 웨이퍼 스테이지(17f)에 근접하게 수납용 웨이퍼 카세트(30)가 위치한다.
이와 같은 구조를 갖는 스핀들(18)이 웨이퍼(24)를 제 1 웨이퍼 스테이지(17a)에서 제 2 웨이퍼 스테이지(17b)로 이송하는 공정은, 스핀들 몸체(13)가 소정의 높이 예컨대 웨이퍼(24)를 든 이송바(15)가 제 1 웨이퍼 스테이지(17a)의 상부면에서 이격되는 정도의 높이로 상승한 다음 제 2 웨이퍼 스테이지(17b)로 회전 이동한다. 그리고, 스핀들 몸체(13)가 하강하게 되면 이송바(15)에 탑재된 웨이퍼(24)는 제 2 웨이퍼 스테이지(17b)에 탑재된다. 물론 제 2 웨이퍼 스테이지(17b)에 형성된 이송바 삽입 홈에 이송바(15)가 삽입될 수 있도록 스핀들 몸체(13)가 회전 이동한다.
이와 같은 구조를 갖는 화학적 기상 증착 장치(10)를 이용한 종래기술에 따른 반도체 소자의 PE-TEOS막 형성 방법에 따른 공정도(40)가 도 2에 도시되어 있다.
도 1 및 도 2를 참조하면, 종래기술에 따른 반도체 소자의 PE-TEOS막 형성 공정은 화학적 기상 증착 장치(10)에 PE-TEOS막 증착 공정을 진행할 웨이퍼(24)가 적재된 공급용 웨이퍼 카세트(20)를 준비하는 단계로부터 출발한다(41).
다음으로 실질적인 PE-TEOS 증착 공정(44)을 진행하기 전에 챔버(12) 내부를 PE-TEOS 증착 공정(44)을 진행할 조건과 동일한 분위기를 미리 형성하는 공정을 진행한다(42). 이와 같은 공정을 프리코팅(precoating) 공정이라고도 한다.
다음으로 PE-TEOS 증착 공정(44)을 진행할 조건과 동일한 분위기가 형성되면 공급용 웨이퍼 카세트(20)에서 웨이퍼(24)가 차례로 챔버(12) 내부로 공급된다(43). 챔버(12) 내부로 공급된 웨이퍼(24)는 스핀들(18)에 의해 제 1 웨이퍼 스테이지(17a)에서 제 6 웨이퍼 스테이지(17f)로 차례로 이동하면서 목표 두께에 해당되는 양만큼의 PE-TEOS 증착 공정이 이루어진다(44).
그리고 제 6 웨이퍼 스테이지(17f)에서 목표 두께에 해당되는 양만큼의 PE-TEOS막이 형성된 웨이퍼(26)는 챔버(12)에서 반출되어 수납용 웨이퍼 카세트(30)에 수납된다(45).
전술된 공정은 RF 크리닝 공정(47)이 시작될 때까지 반복적으로 이루어지면서 웨이퍼(24)에 대한 PE-TEOS막 증착 공정(44)이 진행된다.
한편 챔버(12) 내에서 이루어지는 PE-TEOS막 증착 공정(44)을 진행할 때, PE-TEOS가 웨이퍼(24)에만 증착되는 것이 아니라 챔버(12) 내부에 노출된 부분 즉, 챔버(12)의 내벽과 히터 테이블(14)의 표면에도 PE-TEOS가 증착되기 때문에, 챔버(12) 내부에 노출된 부분에 증착되는 PE-TEOS막의 두께를 체크하여 일정 이상의 두께가 형성될 경우 챔버(12) 내부를 클리닝하는 공정을 진행한다(46, 47).
예컨대, 웨이퍼(24)에 형성할 PE-TEOS막의 목표 두께에 따라서 클리닝 공정 시작 시간이 달라지겠지만, 목표 두께가 17000Å의 경우, 하나의 공급용 웨이퍼 카세트(20)에 적재된 25장의 웨이퍼(24)에 대한 PE-TEOS막 증착 공정(44)을 완료한 다음 RF 클리닝 공정(47)을 진행한다.
RF 클리닝 공정(47)은 챔버(12)에서 PE-TEOS막 증착 공정(44)이 완료된 웨이퍼(26)를 모두 챔버(12) 밖으로 반출한 상태에서(45), 3Torr, 390℃의 공정 조건에서 RF 파워를 인가한 상태에서, 챔버(12) 내부에 산소 가스와 C2F6 가스를 흘려 챔버(12) 내부에 노출된 부분에 증착된 PE-TEOS막과 더불어 이물질을 클리닝한다.
그리고 RF 클리닝 공정(47)이 끝나면 화학적 기상 증착 장치(10)는 준비 상태로 돌아가, PE-TEOS막 증착 공정을 진행할 준비를 하게 된다(41).
그런데, 종래의 PE-TEOS막 형성 방법으로 공정을 진행할 경우, 도 3에 도시된 바와 같이, RF 클리닝 공정을 진행한 후 진행되는 초기의 웨이퍼들에 증착되는 PE-TEOS막의 두께가 점차적으로 감소했다가 어느 시점이 지나면 증착되는 PE-TEOS막의 두께가 일정해지는 것을 확인할 수 있다. 예컨대, 목표 두께 17000Å의 PE-TEOS막을 형성할 때 약 12장의 웨이퍼까지 PE-TEOS막의 두께가 점차적으로 줄어들었다가 이후에는 일정하게 증착되는 것을 확인할 수 있다.
이와 같이 RF 클리닝 공정을 진행한 후 챔버로 투입되는 초기의 웨이퍼들에서 PE-TEOS막의 증착되는 두께가 점차적으로 감소하는 이유는, RF 클리닝 공정시 웨이퍼가 탑재되지 않고 비어 있는 히터 테이블에 의해 샤워 헤드와 챔버 내부가 가열되어 공정 온도보다 샤워 헤드와 챔버 내부의 온도가 상승하기 때문이다.
이와 같이 샤워 헤드와 챔버 내부의 온도가 공정 온도보다 상승된 상태에서, 공급용 웨이퍼에서 웨이퍼가 챔버 내부로 투입되어 공정이 진행되기 때문에, 공정이 안정화되어 증착되는 PE-TEOS막의 두께보다는 상대적으로 두껍게 증착된다. 그리고 웨이퍼가 추가적으로 계속 공급되면서, 히터 테이블의 열이 웨이퍼에 의해 빼앗기게 되고, 또한 샤워 헤드를 통하여 분사되는 TEOS 가스에 의해 샤워 헤드와 챔버 내부의 온도가 공정 온도에 가깝게 낮아지기 때문에, 챔버 내부의 온도가 공정 온도로 유지되면서 웨이퍼에 증착되는 PE-TEOS막의 두께가 일정하게 안정되는 것이다.
이와 같이 웨이퍼에 형성되는 PE-TEOS막의 두께가 편차가 발생될 경우, 이후에 진행된 PE-TEOS막을 평탄화하는 공정에서 연마 깊이를 설정하기가 어렵고, PE-TEOS막의 두께 차이에 따른 씨디(CD; Critical Dimension)차이를 유발한다.
물론 일정 온도로 상승된 히터 테이블의 온도를 가변시켜 샤워 헤드와 챔버 내부의 온도가 상승하는 것을 막으면 좋겠지만, 고온으로 상승된 히터 테이블의 온도를 제어하여 샤워 헤드와 챔버 내부의 온도를 제어하는 것이 용이하지 않다.
따라서, 본 발명의 목적은 RF 클리닝 공정 이후 상승된 샤워 헤드와 챔버 내부의 온도를 공정 온도 수준으로 낮출 수 있도록 하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 RF 클리닝 공정 후 RF 파워를 끈 상태에서 샤워 헤드를 통하여 챔버 내부로 TEOS 가스를 흘려 샤워 헤드와 챔버 내부의 온도를 낮추는 단계를 포함하는 반도체 소자의 PE-TEOS막 형성 방법을 제공한다.
즉, 본 발명은 챔버 내의 히터 테이블에 탑재된 다수개의 웨이퍼 각각에 대응되게 설치된 샤워 헤드를 통하여 공정 가스를 분사하여 PE-TEOS막을 형성하는 방법으로, (a) PE-TEOS막 증착 공정을 진행할 웨이퍼가 적재된 공급용 웨이퍼 카세트를 준비하는 단계와; (b) 실질적인 PE-TEOS 증착 공정을 진행하기 전에 상기 챔버 내부를 PE-TEOS 증착 공정을 진행할 조건과 동일한 분위기를 형성하는 단계와; (c) PE-TEOS 증착 공정을 진행할 조건과 동일한 분위기가 형성되면 상기 공급용 웨이퍼 카세트에서 웨이퍼들을 차례로 상기 챔버 내부의 상기 히터 테이블로 공급하여 설정된 클리닝 시작 시간이 될 때까지 PE-TEOS 증착 공정을 진행하는 단계와; (d) 상기 클리닝 시작 시간이 되면, 상기 공급용 웨이퍼 카세트에서 챔버로의 웨이퍼 공급을 중단하고 상기 챔버 내의 웨이퍼에 대한 PE-TEOS 증착 공정을 완료한 후 웨이퍼를 챔버 밖으로 반출한 다음 챔버 내부를 RF 클리닝하는 단계; 및 (e) 상기 RF 클리닝 과정에서 상승된 상기 샤워 헤드와 챔버 내부의 온도를 낮추기 위해서, RF 파워를 끈 상태에서 상기 샤워 헤드를 통하여 상기 챔버 내부로 TEOS 가스를 분사시켜 상기 샤워 헤드와 챔버 내부의 온도를 낮추는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 피이-테오스(PE-TEOS)막 형성 방법을 제공한다.
본 발명의 형성 방법에 따른 (b) 단계는, 히터 테이블은 350℃로 가열되며, 샤워 헤드를 통하여 TEOS 가스를 분사하고 챔버 내부를 약 2Torr 압력으로 유지시킨 상태에서, RF 파워 300 내지 700W를 인가하여 플라즈마를 형성하는 단계이다.
본 발명의 형성 방법에 따른 (d) 단계는, 3Torr, 390℃의 공정 조건에서 RF 파워 300 내지 700W를 인가한 상태에서, 챔버 내부에 산소 가스와 C2F6 가스를 분사하여 챔버 내부에 노출된 부분에 증착된 PE-TEOS막과 더불어 부산물을 클리닝하는 단계이다.
본 발명의 형성 방법에 따른 (e) 단계는, 0 내지 20Torr, RF 파워를 끈 상태에서, TEOS 가스를 1㎕ 내지 20㎘를 1초 내지 2시간을 분사하는 것는 단계이다.
그리고 바람직하게는 (e) 단계는, 약 2Torr, RF 파워를 끈 상태에서, TEOS 가스를 2.1㎖/min의 속도로 약 250초 분사하는 단계이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 4는 본 발명의 실시예에 따른 반도체 소자의 PE-TEOS막 형성 방법에 따른 공정도(50)이다.
도 1 및 도 4를 참조하면, 본 발명의 따른 반도체 소자의 PE-TEOS막 형성 공정은 도 1에 도시된 화학적 기상 증착 장치(10)에 PE-TEOS막 증착 공정을 진행할 웨이퍼(24)가 적재된 공급용 웨이퍼 카세트(20)가 준비되는 단계로부터 출발한다(51).
다음으로 실질적인 PE-TEOS 증착 공정(54)을 진행하기 전에 챔버(12) 내부를 PE-TEOS 증착 공정(54)을 진행할 조건과 동일한 분위기를 형성하는 공정을 진행한다(52). 즉, 샤워 헤드(16)를 통하여 TEOS 가스를 분사하고 챔버(12) 내부를 약 2Torr 압력으로 유지시킨 상태에서, RF 파워를 켜 플라즈마를 형성시킨다. 이때 히터 테이블(14)은 350℃으로 가열되며, RF 파워는 300 내지 700W를 인가한다.
다음으로 PE-TEOS 증착 공정(54)을 진행할 조건과 동일한 분위기가 형성되면 공급용 웨이퍼 카세트(20)에서 웨이퍼(24)가 차례로 챔버(12) 내부로 공급된다(53). 챔버(12) 내부로 공급된 웨이퍼(24)는 스핀들(18)에 의해 제 1 웨이퍼 스테이지(17a)에서 제 6 웨이퍼 스테이지(17f)로 차례로 이동하면서 목표 두께에 해당되는 양만큼의 PE-TEOS 증착 공정이 이루어진다(54). 이때 하나의 웨이퍼 스테이지(17)에서는 목표 두께의 1/6에 해당되는 양만큼의 PE-TEOS 증착이 이루어진다.
즉, 챔버(12) 내부로 공급된 첫 번째 웨이퍼(24a)는 제 1 웨이퍼 스테이지(17a)에 탑재되어 첫 번째 PE-TEOS막 증착 공정이 진행된다. 다음으로 첫 번째 PE-TEOS막 증착 공정이 완료된 첫 번째 웨이퍼(24a)는 스핀들(18)에 의해 제 1 웨이퍼 스테이지(17a)에 이웃한 제 2 웨이퍼 스테이지(17b)로 회전 이동하고, 다음으로 챔버(12) 내부로 공급된 두 번째 웨이퍼(24b)는 제 1 웨이퍼 스테이지(17a)에 탑재되면 두 번째 PE-TEOS 증착 공정이 진행된다 물론 첫 번째 웨이퍼(24a)의 경우는 두 번째 PE-TEOS 증착 공정이고, 두 번째 웨이퍼(24b)의 경우 첫 번째 PE-TEOS 증착 공정이다. 도 1은 챔버(12)에 두 번째 웨이퍼(24b)까지 공급된 상태를 도시하고 있다.
이와 같은 공정이 반복되면서 6장의 웨이퍼(24)가 챔버(12)로 투입되면서 반복적으로 한 웨이퍼(24) 당 6번의 PE-TEOS 증착이 이루어진 후, 제 6 웨이퍼 스테이지(17f)에서 목표 두께에 해당되는 양만큼의 PE-TEOS막이 증착된 웨이퍼(26)는 챔버(12)에서 반출되어 수납용 웨이퍼 카세트(30)에 차례로 수납된다(55).
전술된 공정이 RF 크리닝 공정(57)이 시작될 때까지 반복적으로 이루어지면서 웨이퍼(24)에 대한 PE-TEOS 증착 공정(54)이 진행된다.
다음으로 소정의 매수에 해당되는 웨이퍼(24)에 대한 PE-TEOS 증착 공정(54)이 완료된 다음 챔버(12) 내부에 노출된 부분에 증착된 PE-TEOS막을 비롯한 PE-TEOS막 증착 공정(54)에서 생성되는 부산물을 제거하는 RF 클리닝 공정이 진행된다(56, 57). 즉, 웨이퍼(24)에 형성할 PE-TEOS막의 목표 두께에 따라서 클리닝 시작 시간(56)이 달라지겠지만, 예컨대 목표 두께가 17000Å의 경우, 하나의 공급용 웨이퍼 카세트(20)에 적재된 25장의 웨이퍼(24)에 대한 PE-TEOS 증착 공정을 완료한 다음 RF 클리닝 공정(57)을 진행한다. 클리닝 시작 시간(56)은 챔버(12) 내부에 노출된 부분에 증착되는 PE-TEOS막의 두께가 약 8㎛가 될 때 경고하여 약 10㎛가 될 때 RF 클리닝 공정(57)을 시작하도록 설정할 수 있다.
RF 클리닝 공정(57)은 챔버(12)에서 설정된 클리닝 시작 시간(57)이 되면 PE-TEOS 증착 공정이 완료된 웨이퍼(26)를 모두 챔버(12) 밖으로 반출한 상태에서, 3Torr, 390℃의 공정 조건에서 RF 파워를 인가한 상태에서, 챔버(12) 내부에 산소 가스와 C2F6 가스를 흘려 챔버(12) 내부에 노출된 부분에 증착된 PE-TEOS막과 더불어 부산물을 클리닝한다.
여기까지는 종래와 동일한 순서로 진행되며, 종래에는 RF 클리닝 공정이 끝나면 화학적 기상 증착 장치는 준비 상태로 돌아가 PE-TEOS 증착 공정을 진행할 준비를 하였지만, 본 발명의 실시예에서는 RE 클리닝 공정(57)에서 상승된 샤워 헤드(16)와 챔버(12) 내부의 온도를 낮추기 위해서 TEOS 가스를 공급하는 공정이 진행된다(58).
즉, TEOS 가스를 공급하는 공정(58)은 RF 파워를 끈(off) 상태에서 샤워 헤드(16)를 통하여 챔버(12) 내부로 TEOS 가스를 공급하여 샤워 헤드(16)와 챔버(12) 내부의 온도를 낮추게 된다. TEOS 가스를 공급하는 공정(58)은 0 내지 20Torr, RF 파워를 끈 상태에서, TEOS 가스를 1㎕ 내지 20㎘를 1초 내지 2시간 동안 챔버(12) 내부로 분사시켜 샤워 헤드(16)와 챔버(12) 내부의 온도를 낮춘다. 바람직하게는 약 2Torr, RF 파워를 끈 상태에서, TEOS 가스를 2.1㎖/min의 속도로 약 250초 동안 챔버(12) 내부로 분사한다.
이와같이 TEOS 가스를 공급하는 공정(58)은 RF 파워를 인가하지 않은 상태에서 TEOS 가스를 공급하기 때문에, 실질적인 PE-TEOS 증착만 이루어지지 않을 뿐 PE-TEOS 증착 공정과 유사한 공정 분위기를 제공하여 샤워 헤드(16) 및 챔버(12) 내부의 온도를 공정 온도 수준으로 유지시켜 준다.
그리고 샤워 헤드(16)와 챔버(12) 내부의 온도를 낮추기 위해서 TEOS 공급하는 공정(58)이 끝나면 화학적 기상 증착 장치(10)는 준비 상태로 돌아가, PE-TEOS막 증착 공정을 진행할 준비를 하며(51), 상기와 같은 반도체 소자의 PE-TEOS 형성 공정은 반복적으로 이루어진다.
본 발명에 따른 반도체 소자의 PE-TEOS막 형성 방법으로 진행할 경우, 도 5에 도시된 바와 같이, 챔버에 투입되는 초기 웨이퍼에서부터 RF 클리닝 공정 전의 마지막 웨이퍼까지 PE-TEOS막이 균일한 두께로 형성됨을 확인할 수 있다. 이때 본 발명의 실시예에서는 PE-TEOS막이 약 16300Å 두께로 균일하게 형성된 예를 개시하였지만, 형성되는 PE-TEOS막의 두께는 PE-TEOS 증착 공정 시간을 조절함으로 두께 조절이 가능하다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
따라서, 본 발명에 따른 PE-TEOS 형성 방법에 따르면, RF 클리닝 공정 후 RF 파워를 끈 상태에서 샤워 헤드를 통하여 챔버 내부로 TEOS 가스를 흘려 샤워 헤드와 챔버 내부의 온도를 낮추는 단계를 더 포함함으로써, 챔버에 투입되는 초기 웨이퍼에서부터 RF 클리닝 공정 전의 마지막 웨이퍼까지 PE-TEOS막을 균일한 두께로 형성할 수 있다.
본 발명은 PE-TEOS막 형성 공정에 사용되는 TEOS 가스를 이용하여 RF 클리닝 공정 후 온도가 상승된 샤워 헤드와 챔버 내부의 온도를 낮출 수 있기 때문에, 샤워 헤드와 챔버 내부의 온도를 용이하게 조절할 수 있는 장점도 있다.
도 1은 피이-테오스 막 형성에 사용되는 화학적 기상 증착 장치를 보여주는 개략적인 평면도이다.
도 2는 종래기술에 따른 반도체 소자의 피이-테오스막 형성 방법에 따른 공정도이다.
도 3은 도 2의 형성 방법에 따른 25장의 웨이퍼에 형성된 피이-테오스막의 두께를 나타내는 그래프이다.
도 4는 본 발명의 실시예에 따른 반도체 소자의 피이-테오스막 형성 방법에 따른 공정도이다.
도 5는 도 4의 형성 방법에 따른 25장의 웨이퍼에 형성된 피이-테오스막의 두께를 나타내는 그래프이다.
* 도면의 주요 부분에 대한 설명 *
10 : 화학적 기상 증착 장치 12 : 챔버
13 : 스핀들 몸체 14 : 히터 테이블
15 : 이송바 16 : 샤워 헤드
17 : 웨이퍼 스테이지 18 : 스핀들
20 : 공급용 웨이퍼 카세트 24, 26 : 웨이퍼
30 : 수납용 웨이퍼 카세트

Claims (5)

  1. 챔버 내의 히터 테이블에 탑재된 다수개의 웨이퍼 각각에 대응되게 설치된 샤워 헤드를 통하여 공정 가스를 분사하여 PE-TEOS막을 형성하는 방법으로,
    (a) PE-TEOS막 증착 공정을 진행할 웨이퍼가 적재된 공급용 웨이퍼 카세트를 준비하는 단계와;
    (b) 실질적인 PE-TEOS 증착 공정을 진행하기 전에 상기 챔버 내부를 PE-TEOS 증착 공정을 진행할 조건과 동일한 분위기를 형성하는 단계와;
    (c) PE-TEOS 증착 공정을 진행할 조건과 동일한 분위기가 형성되면 상기 공급용 웨이퍼 카세트에서 웨이퍼들을 차례로 상기 챔버 내부의 상기 히터 테이블로 공급하여 설정된 클리닝 시작 시간이 될 때까지 PE-TEOS 증착 공정을 진행하는 단계와;
    (d) 상기 클리닝 시작 시간이 되면, 상기 공급용 웨이퍼 카세트에서 챔버로의 웨이퍼 공급을 중단하고 상기 챔버 내의 웨이퍼에 대한 PE-TEOS 증착 공정을 완료한 후 웨이퍼를 챔버 밖으로 반출한 다음 챔버 내부를 RF 클리닝하는 단계; 및
    (e) 상기 RF 클리닝 과정에서 상승된 상기 샤워 헤드와 챔버 내부의 온도를 낮추기 위해서, RF 파워를 끈 상태에서 상기 샤워 헤드를 통하여 상기 챔버 내부로 TEOS 가스를 분사시켜 상기 샤워 헤드와 챔버 내부의 온도를 낮추는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 피이-테오스(PE-TEOS)막 형성 방법.
  2. 제 1항에 있어서, 상기 (b) 단계는, 상기 히터 테이블은 350℃로 가열되며, 상기 샤워 헤드를 통하여 TEOS 가스를 분사하고 챔버 내부를 약 2Torr 압력으로 유지시킨 상태에서, RF 파워 300 내지 700W를 인가하여 플라즈마를 형성하는 것을 특징으로 하는 반도체 소자의 피이-테오스(PE-TEOS)막 형성 방법
  3. 제 2항에 있어서, 상기 (d) 단계는, 3Torr, 390℃의 공정 조건에서 RF 파워 300 내지 700W를 인가한 상태에서, 상기 챔버 내부에 산소 가스와 C2F6 가스를 분사하여 상기 챔버 내부에 노출된 부분에 증착된 PE-TEOS막과 더불어 부산물을 클리닝하는 것을 특징으로 하는 반도체 소자의 피이-테오스(PE-TEOS)막 형성 방법.
  4. 제 1항에 있어서, 상기 (e) 단계는, 0 내지 20Torr, RF 파워를 끈 상태에서, TEOS 가스를 1㎕ 내지 20㎘를 1초 내지 2시간을 분사하는 것을 특징으로 하는 반도체 소자의 피이-테오스(PE-TEOS)막 형성 방법.
  5. 제 4항에 있어서, 상기 (e) 단계는, 약 2Torr, RF 파워를 끈 상태에서, TEOS 가스를 2.1㎖/min의 속도로 약 250초 분사하는 것을 특징으로 하는 반도체 소자의 피이-테오스(PE-TEOS)막 형성 방법.
KR10-2002-0076350A 2002-12-03 2002-12-03 반도체 소자의 피이-테오스(ｐｅ－ｔｅｏｓ)막 형성 방법 KR100491396B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0076350A KR100491396B1 (ko) 2002-12-03 2002-12-03 반도체 소자의 피이-테오스(ｐｅ－ｔｅｏｓ)막 형성 방법
US10/693,457 US7268089B2 (en) 2002-12-03 2003-10-27 Method for forming PE-TEOS layer of semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0076350A KR100491396B1 (ko) 2002-12-03 2002-12-03 반도체 소자의 피이-테오스(ｐｅ－ｔｅｏｓ)막 형성 방법

Publications (2)

Publication Number Publication Date
KR20040048513A KR20040048513A (ko) 2004-06-10
KR100491396B1 true KR100491396B1 (ko) 2005-05-25

Family

ID=32388312

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0076350A KR100491396B1 (ko) 2002-12-03 2002-12-03 반도체 소자의 피이-테오스(ｐｅ－ｔｅｏｓ)막 형성 방법

Country Status (2)

Country Link
US (1) US7268089B2 (ko)
KR (1) KR100491396B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712729B1 (ko) * 2007-02-09 2007-05-04 주식회사 아토 절연막 형성 방법
US7723227B1 (en) 2009-03-24 2010-05-25 Micron Technology, Inc. Methods of forming copper-comprising conductive lines in the fabrication of integrated circuitry
CN104616956B (zh) * 2013-11-05 2017-02-08 北京北方微电子基地设备工艺研究中心有限责任公司 等离子体刻蚀设备及方法
CN113529057B (zh) * 2020-04-13 2023-02-28 长鑫存储技术有限公司 半导体制造方法及多片式沉积设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153704A (ja) * 1993-11-29 1995-06-16 Anelva Corp 薄膜形成方法および薄膜形成装置
JPH07302765A (ja) * 1994-05-02 1995-11-14 Nippon Asm Kk 空冷式の処理装置および該装置を利用して連続して被処理体を処理する方法
JPH09232298A (ja) * 1996-02-21 1997-09-05 Nec Corp プラズマｃｖｄ装置およびそのクリーニング方法
WO1999054522A1 (en) * 1998-04-20 1999-10-28 Tokyo Electron Arizona, Inc. Method of passivating a cvd chamber

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5000113A (en) * 1986-12-19 1991-03-19 Applied Materials, Inc. Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process
US6127261A (en) * 1995-11-16 2000-10-03 Advanced Micro Devices, Inc. Method of fabricating an integrated circuit including a tri-layer pre-metal interlayer dielectric compatible with advanced CMOS technologies
US5970383A (en) * 1997-12-17 1999-10-19 Advanced Micro Devices Method of manufacturing a semiconductor device with improved control of deposition layer thickness
KR100261564B1 (ko) 1998-01-24 2000-07-15 김영환 반도체 화학기상증착장비의 가스 분사장치
KR19990076407A (ko) * 1998-03-31 1999-10-15 윤종용 반도체장치의 제조공정에 있어서의 박막 형성방법
US6242347B1 (en) * 1998-09-30 2001-06-05 Applied Materials, Inc. Method for cleaning a process chamber
KR100375102B1 (ko) * 2000-10-18 2003-03-08 삼성전자주식회사 반도체 장치의 제조에서 화학 기상 증착 방법 및 이를수행하기 위한 장치
JP2002299316A (ja) * 2001-03-29 2002-10-11 Toshiba Corp プラズマ処理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153704A (ja) * 1993-11-29 1995-06-16 Anelva Corp 薄膜形成方法および薄膜形成装置
JPH07302765A (ja) * 1994-05-02 1995-11-14 Nippon Asm Kk 空冷式の処理装置および該装置を利用して連続して被処理体を処理する方法
JPH09232298A (ja) * 1996-02-21 1997-09-05 Nec Corp プラズマｃｖｄ装置およびそのクリーニング方法
WO1999054522A1 (en) * 1998-04-20 1999-10-28 Tokyo Electron Arizona, Inc. Method of passivating a cvd chamber

Also Published As

Publication number Publication date
US7268089B2 (en) 2007-09-11
US20040106302A1 (en) 2004-06-03
KR20040048513A (ko) 2004-06-10

Similar Documents

Publication Publication Date Title
TWI512136B (zh) 伴隨持續的電漿之ｐｅｃｖｄ多重步驟處理方法
WO2019147462A1 (en) Treatment methods for silicon nitride thin films
US9748093B2 (en) Pulsed nitride encapsulation
TW201437416A (zh) 低收縮介電薄膜
JP2016058727A (ja) 自己整合コンタクト方式のための犠牲プレメタル誘電体
KR102103625B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 시스템
US6815370B2 (en) Plasma enhanced chemical vapor deposition apparatus and method for forming nitride layer using the same
JP2002176047A (ja) プラズマ誘発損傷を減少させる方法
KR101139165B1 (ko) Ｔｉ계 막의 성막 방법 및 기억 매체
CN100572595C (zh) 避免反应室粒子污染的化学气相沉积方法
US6599574B1 (en) Method and apparatus for forming a dielectric film using helium as a carrier gas
KR100491396B1 (ko) 반도체 소자의 피이-테오스(ｐｅ－ｔｅｏｓ)막 형성 방법
KR102112703B1 (ko) 플라즈마 방식에 의한 박막 증착 방법
JP5579054B2 (ja) ウエハ無電解めっき装置
US7217669B2 (en) Method of forming a metal oxide film
US20030200984A1 (en) Highly efficient remote clean process for process chambers in deposition tools
US9646818B2 (en) Method of forming planar carbon layer by applying plasma power to a combination of hydrocarbon precursor and hydrogen-containing precursor
US6383949B1 (en) Method of depositing an ozone-TEOS oxide film to eliminate its base material dependence, and apparatus for forming such a film at several different temperatures
US6911403B2 (en) Methods of reducing plasma-induced damage for advanced plasma CVD dielectrics
KR100317462B1 (ko) 기판 처리 장치
KR100888651B1 (ko) 기판을 처리하는 방법 및 장치
JPH0964025A (ja) 半導体装置の製造方法
US20050118777A1 (en) Trench capacitor structure and process for applying a covering layer and a mask for trench etching processes in semiconductor substrates
TWI670391B (zh) 具有氣體分佈及個別泵送的批次固化腔室
KR20210153379A (ko) 기판 처리 장치의 시즈닝 박막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 15