JP2012216630A - コンディショニング方法、コンピュータ読み取り可能な記憶媒体及び基板処理装置 - Google Patents

コンディショニング方法、コンピュータ読み取り可能な記憶媒体及び基板処理装置 Download PDF

Info

Publication number
JP2012216630A
JP2012216630A JP2011080074A JP2011080074A JP2012216630A JP 2012216630 A JP2012216630 A JP 2012216630A JP 2011080074 A JP2011080074 A JP 2011080074A JP 2011080074 A JP2011080074 A JP 2011080074A JP 2012216630 A JP2012216630 A JP 2012216630A
Authority
JP
Japan
Prior art keywords
conditioning
processing chamber
processing
substrate
process module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011080074A
Other languages
English (en)
Other versions
JP5695956B2 (ja
Inventor
Takashi Kayano
孝 茅野
Yojiro Aoki
洋治郎 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2011080074A priority Critical patent/JP5695956B2/ja
Priority to US13/433,509 priority patent/US8980366B2/en
Priority to TW101111096A priority patent/TWI573213B/zh
Priority to CN201210091863.5A priority patent/CN102732850B/zh
Priority to KR1020120033414A priority patent/KR101414427B1/ko
Publication of JP2012216630A publication Critical patent/JP2012216630A/ja
Application granted granted Critical
Publication of JP5695956B2 publication Critical patent/JP5695956B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】基板処理装置のスループットを向上させる。
【解決手段】基板処理装置１は、組み合わされて一連の工程が行われるプロセスモジュール１０Ａ，１０Ｂと、制御部７０とを備えている。プロセスモジュール１０Ａのコンディショニングの開始により前記一連の工程が中断されたときに、プロセスモジュール１０Ｂは待機状態となり、かつ、少なくとも、プロセスモジュール１０Ｂにおいて基板Ｗの処理に関連して設定される第２の積算値が設定値Ｎ２以上であることを条件に、プロセスモジュール１０Ｂにおいて第３の積算値のカウントを開始し、該第３の積算値が設定値Ｎ３を超えた場合にプロセスモジュール１０Ｂのコンディショニングが実行される。
【選択図】図１

Description

本発明は、基板に対して所定の処理が行われる複数の処理室の内部のコンディショニング方法、この方法に用いるコンピュータ読み取り可能な記憶媒体及び基板処理装置に関する。
半導体デバイスの製造過程では、被処理基板である半導体ウエハに対して、成膜やエッチング等の所定の処理が施される。また、ＦＰＤ（フラット・パネル・ディスプレイ）の製造過程では、ＦＰＤ用のガラス基板に対して、成膜やエッチング等の所定の処理が施される。これらの処理には、基板に対して所定の処理が行われる複数の処理室を備えたマルチチャンバタイプの基板処理装置が用いられる。この基板処理装置を用いることによって、基板に対して、一貫した雰囲気で複数の処理を行うことが可能になる。
ところで、半導体デバイスやＦＰＤの製造過程では、基板処理装置において、種類の異なる複数の工程が連続して行われる場合がある。一連の工程は、条件が異なる複数の処理室を組み合わせることによって行うことが可能である。例えば、所定の条件で基板に対する処理が行われる処理室と、この処理室とは異なる条件で基板に対する処理が行われる他の処理室とを組み合わせることによって、種類の異なる２つの工程を連続して行うことが可能である。
特許文献１には、コンタクトホール内にコンタクト層としてのＴｉ膜と、バリア層としてのＴｉＮ膜を形成する技術が記載されている。特許文献１では、これらの膜を形成するために、化学的気相成長法（ＣＶＤ法）によりＴｉ膜を成膜する２つのＴｉ成膜装置と、ＣＶＤ法によりＴｉＮ膜を成膜する２つのＴｉＮ成膜装置とを有するマルチチャンバタイプの成膜システムが使用されている。Ｔｉ膜の成膜は、ウエハをＴｉ成膜装置に搬入して行われる。ＴｉＮ膜の成膜は、Ｔｉ膜を成膜した後のウエハを、引き続きＴｉＮ成膜装置に装入して行われる。
特開２００３−２２１６７１号公報
成膜やエッチング等の処理が行われる処理室の内壁や部品には、処理が繰り返されるごとに反応生成物が付着して堆積していく。このような付着物は、剥離するとパーティクルとなって基板に付着し、製品の品質を低下させる原因となる。
上記の付着物を除去するためには、処理室の内部をクリーニングする必要がある。成膜処理が行われる処理室のクリーニングは、例えば、処理室内の温度を所定の温度に保持した後、処理室内にＣｌＦ３ガス、ＮＦ３ガス、Ｃｌ２ガス等のクリーニングガスを供給することによって行われる。また、クリーニングを実施した後は、後続プロセスの１枚目のウエハと２枚目以降のウエハとで処理条件を揃える目的で、処理室内に薄膜を堆積させるプリコート処理が行なわれる。このようなクリーニングやプリコートを含め、処理室内の環境を整備する処理をコンディショニングという。このようなコンディショニングを定期的に行うことによって、パーティクルの発生を防止することができる。コンディショニングが行われる周期は、成膜条件やエッチング条件によって変化する。
複数の処理室を備えたマルチチャンバタイプの基板処理装置では、各処理室において、それぞれのタイミングでコンディショニングが行われる。各処理室においてコンディショニングが行われるタイミングは、必ずしも一致しない。特に、成膜条件が異なる複数の処理室を組み合わせることによって、種類の異なる複数の成膜工程を連続して行う場合には、処理室毎にコンディショニングが行われる周期が異なるため、各処理室においてコンディショニングが行われるタイミングが一致しなくなる。種類の異なる複数の成膜工程を連続して行う場合であって、各処理室においてコンディショニングが行われるタイミングが一致しない場合には、以下のような問題が発生する。この場合、先に成膜処理が行われる処理室（以下、先の処理室と言う。）においてコンディショニングが行われている間、後に成膜処理が行われる処理室（以下、後の処理室と言う。）では、先の処理室から基板が搬入されてこないため、基板の成膜処理を行うことができなくなる。また、後の処理室においてコンディショニングが行われている間、先の処理室では、後の処理室に基板を搬送することができないため、次の基板の成膜処理を行うことができなくなる。
このように、複数の処理室のうち、いずれかの処理室においてコンディショニングが行われていると、コンディショニングが行われている処理室に関係する他の処理室では、基板の成膜処理を行うことができなくなる。そのため、各処理室のスループット（単位時間内に処理できる基板の枚数）は、その処理室におけるコンディショニングに必要な時間に加えて、他の処理室におけるコンディショニングに必要な時間の分だけ低下する。その結果、基板処理装置全体のスループットが低下する。
本発明はかかる問題点に鑑みてなされたもので、その目的は、基板に対して所定の処理が行われる複数の処理室を備えた基板処理装置において、処理室の内部を周期的にコンディショニングする方法であって、基板処理装置のスループットを向上させることができるようにしたコンディショニング方法、この方法に用いるコンピュータ読み取り可能な記憶媒体及び基板処理装置を提供することにある。
本発明のコンディショニング方法は、基板に対して所定の処理が行われる複数の処理室を備えた基板処理装置において、前記処理室の内部をコンディショニングする方法である。本発明のコンディショニング方法において、前記複数の処理室は、組み合わされて基板に対して一連の工程が行われる第１及び第２の処理室を含み、前記第１の処理室では、基板の処理に関連して設定される第１の積算値が設定値Ｎ１に達した場合にコンディショニングが実行される。
本発明のコンディショニング方法は、前記第１の処理室のコンディショニングの開始により前記一連の工程が中断されたときに、前記第２の処理室は待機状態となり、かつ、少なくとも、前記第２の処理室において基板の処理に関連して設定される第２の積算値が設定値Ｎ２以上であることを条件に、前記第２の処理室において第３の積算値のカウントを開始し、該第３の積算値が設定値Ｎ３を超えた場合に前記第２の処理室のコンディショニングが実行される。
本発明のコンディショニング方法において、前記一連の工程は、前記第１の処理室において基板に対して所定の処理が行われる工程と、前記第２の処理室において、前記第１の処理室において所定の処理が行われた基板に対して、前記第１の処理室とは異なる処理が行われる工程とを含み、
前記第１の積算値は、前記第１の処理室における基板の処理に伴って積算され、且つ前記第１の処理室のコンディショニングを行うことによって０になる値であり、
前記第２の積算値は、前記第２の処理室における基板の処理に伴って積算され、且つ前記第２の処理室のコンディショニングを行うことによって０になる値であり、
前記第２の処理室は、前記第２の積算値が設定値Ｎ４に達した場合に、前記第１の処理室とは独立してコンディショニングが実行されるように設定されており、かつ、前記設定値Ｎ４は、前記設定値Ｎ１よりも大きい値であってもよい。
本発明のコンディショニング方法において、前記第１の積算値は、前記第１の処理室において前回のコンディショニング終了後に処理を行った基板の積算枚数であり、
前記第２の積算値は、前記第２の処理室において前回のコンディショニング終了後に処理を行った基板の積算枚数であってもよい。
本発明のコンディショニング方法において、前記設定値Ｎ２は、前記設定値Ｎ４から前記設定値Ｎ１を引いた値と等しくてもよい。
本発明のコンディショニング方法において、前記第３の積算値は、前記第２の処理室の待機状態における経過時間であってもよい。
本発明のコンディショニング方法において、前記第１の処理室のコンディショニングに要する時間は、前記第２の処理室のコンディショニングに要する時間よりも長くてもよい。
本発明のコンディショニング方法において、前記設定値Ｎ３は、前記第１の処理室のコンディショニングに要する時間から、前記第２の処理室のコンディショニングに要する時間を引いた時間と同じか、それより短くてもよい。あるいは、設定値Ｎ３は、前記第１の処理室のコンディショニングに要する時間から、前記第２の処理室のコンディショニングに要する時間を引いた時間よりも、前記第１の処理室において行われる１枚の基板に対する所定の処理に要する時間の分だけ長くてもよい。
本発明のコンディショニング方法は、前記第３の積算値のカウントを開始する前に、少なくとも前記第２の積算値を前記設定値Ｎ２と比較して前記第２の処理室のコンディショニングを行うか否かを判定してもよい。あるいは、前記第３の積算値が設定値Ｎ３を超えたか否かによって、前記第２の処理室のコンディショニングを行うか否かを判定してもよい。
本発明のコンディショニング方法において、前記コンディショニングは、前記処理室内の付着物を除去するクリーニングと、前記処理室内に薄膜を堆積させるプリコートと、の少なくともいずれか一方を含む処理であってもよい。
本発明のコンピュータ読み取り可能な記憶媒体は、コンピュータ上で動作する制御プログラムが記憶されたものである。このコンピュータ読み取り可能な記憶媒体において、前記制御プログラムは、基板に対して所定の処理が行われる複数の処理室を備えた基板処理装置において、前記処理室の内部をコンディショニングするコンディショニング方法を行うように、コンピュータに前記基板処理装置を制御させるものである。
本発明のコンピュータ読み取り可能な記憶媒体において、前記複数の処理室は、組み合わされて基板に対して一連の工程が行われる第１及び第２の処理室を含み、前記第１の処理室は、基板の処理に関連して設定される第１の積算値が設定値Ｎ１に達した場合にコンディショニングが実行されるように設定されている。
本発明のコンピュータ読み取り可能な記憶媒体において、前記コンディショニング方法は、
前記第１の処理室のコンディショニングの開始により前記一連の工程が中断されたときに、前記第２の処理室を待機状態にするステップと、
少なくとも、前記第２の処理室において基板の処理に関連して設定される第２の積算値が設定値Ｎ２以上であるか否かを判定するステップと、
前記第２の積算値が設定値Ｎ２以上である場合に、前記第２の処理室において、第３の積算値のカウントを開始するステップと、
前記第２の処理室について、前記第３の積算値が設定値Ｎ３を超えた場合にコンディショニングを実行するステップと、
を備えている。
本発明の基板処理装置は、基板に対して所定の処理が行われる複数の処理室と、
前記複数の処理室における動作を制御する制御部と、を備え、
処理室の内部が周期的にコンディショニングされる基板処理装置であって、
前記複数の処理室は、組み合わされて基板に対して一連の工程が行われる第１及び第２の処理室を含み、
前記制御部は、前記第１の処理室において、基板の処理に関連して設定される第１の積算値が設定値Ｎ１に達した場合にコンディショニングを実行し、前記第１の処理室のコンディショニングの開始により前記一連の工程が中断されたときに、前記第２の処理室を待機状態とし、かつ、少なくとも、前記第２の処理室において基板の処理に関連して設定される第２の積算値が設定値Ｎ２以上であることを条件に、前記第２の処理室において第３の積算値のカウントを開始し、該第３の積算値が設定値Ｎ３を超えた場合に前記第２の処理室のコンディショニングを実行するように制御することを特徴とする。
本発明の基板処理装置において、前記複数の処理室は、更に、組み合わされて基板に対して一連の工程が行われる第３及び第４の処理室を含み、前記第３及び第４の処理室において、前記第１及び第２の処理室と同じ制御でコンディショニングを実行してもよい。
本発明のコンディショニング方法、コンピュータ読み取り可能な記憶媒体または基板処理装置では、第２の処理室のコンディショニングを、第１の処理室のコンディショニングに関連付けて行うことができる。そのため、本発明によれば、第２の処理室においてコンディショニングが行われる時間を、第１の処理室においてコンディショニングが行われる時間に合わせることが可能になる。第１の処理室においてコンディショニングが行われている間に、第２の処理室のコンディショニングを実行することによって、基板処理のスループットを向上させることが可能になる。
本発明の一実施の形態に係る基板処理装置の概略の構成を示す平面図である。 本発明の一実施の形態におけるプロセスモジュールの構成を示す断面図である。 図１の基板処理装置の制御部の全体の構成例を示す図面である。 図１の基板処理装置の制御部の一部分の構成例を示す図面である。 本発明の一実施の形態に係る基板処理装置の動作を示す説明図である。 本発明の一実施の形態におけるプロセスモジュールでの処理の流れを模式的に示す説明図である。 本発明の一実施の形態に係るコンディショニング方法を含む制御の手順の一例を示すフローチャートである。 比較例のプロセスモジュールの処理の流れを模式的に示す説明図である。
以下、本発明の実施の形態について図面を参照して詳細に説明する。まず図１を参照して、本発明の一実施の形態に係る基板処理装置の構成について説明する。図１は、本実施の形態に係る基板処理装置の概略の構成を示す平面図である。本実施の形態に係る基板処理装置１は、連続する複数の動作を伴って、例えば半導体デバイス製造用の基板Ｗに対して、成膜処理、拡散処理、エッチング処理等の所定の処理を施す装置である。
基板処理装置１は、基板Ｗに対して所定の処理が行われる複数のプロセスモジュールを備えている。本実施の形態では、基板処理装置１は、４つのプロセスモジュール１０Ａ，１０Ｂ，１０Ｃ，１０Ｄを備えている。プロセスモジュール１０Ａ，１０Ｂ，１０Ｃ，１０Ｄは、それぞれ、その内部空間を所定の減圧雰囲気（真空状態）に維持できるように構成された処理室と、各処理室内で行われる処理のための装置とを有している。プロセスモジュール１０Ａ，１０Ｂ，１０Ｃ，１０Ｄの構成については、後で詳しく説明する。
基板処理装置１は、更に、第１の搬送室１１と、２つのロードロック室１２Ａ，１２Ｂとを備えている。本実施の形態では、第１の搬送室１１は、６つの側面を有している。プロセスモジュール１０Ａ，１０Ｂ，１０Ｃ，１０Ｄとロードロック室１２Ａ，１２Ｂは、それぞれ第１の搬送室１１の各側面に隣接するように配置されている。図１に示した例では、プロセスモジュール１０Ａ，１０Ｂ，１０Ｃ，１０Ｄとロードロック室１２Ａ，１２Ｂは、第１の搬送室１１を囲むように、プロセスモジュール１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ及びロードロック室１２Ｂ，１２Ａの順に、図１における時計回り方向に並ぶように配置されている。第１の搬送室１１は、プロセスモジュール１０Ａ，１０Ｂ，１０Ｃ，１０Ｄの各処理室と同様に、所定の減圧雰囲気に保持できるように構成されている。
ロードロック室１２Ａ，１２Ｂは、その内部空間を、大気圧状態と真空状態とに切り替えられるように構成されている。ロードロック室１２Ａ内には、基板Ｗを載置する基板載置台１３Ａが配備されている。ロードロック室１２Ｂ内には、基板Ｗを載置する基板載置台１３Ｂが配備されている。
基板処理装置１は、更に、ゲートバルブＧ１Ａ，Ｇ１Ｂ，Ｇ１Ｃ，Ｇ１Ｄ，Ｇ２Ａ，Ｇ２Ｂを備えている。ゲートバルブＧ１Ａは、第１の搬送室１１とプロセスモジュール１０Ａの処理室との間に配置されている。ゲートバルブＧ１Ｂは、第１の搬送室１１とプロセスモジュール１０Ｂの処理室との間に配置されている。ゲートバルブＧ１Ｃは、第１の搬送室１１とプロセスモジュール１０Ｃの処理室との間に配置されている。ゲートバルブＧ１Ｄは、第１の搬送室１１とプロセスモジュール１０Ｄの処理室との間に配置されている。ゲートバルブＧ２Ａは、第１の搬送室１１とロードロック室１２Ａとの間に配置されている。ゲートバルブＧ２Ｂは、第１の搬送室１１とロードロック室１２Ｂとの間に配置されている。
ゲートバルブＧ１Ａ〜Ｇ１Ｄ，Ｇ２Ａ，Ｇ２Ｂは、いずれも、隣接する２つの空間を仕切る壁に設けられた開口部を開閉する機能を有している。ゲートバルブＧ１Ａ〜Ｇ１Ｄは、閉状態でプロセスモジュール１０Ａ，１０Ｂ，１０Ｃ，１０Ｄの各処理室を気密にシールすると共に、開状態で各処理室と第１の搬送室１１との間で基板Ｗの移送を可能にする。ゲートバルブＧ２Ａ，Ｇ２Ｂは、閉状態で第１の搬送室１１の気密性を維持すると共に、開状態で第１の搬送室１１とロードロック室１２Ａ，１２Ｂとの間で基板Ｗの移送を可能にする。
基板処理装置１は、更に、第２の搬送室１４を備えている。第２の搬送室１４は、水平方向の断面が一方向（図１における左右方向）に長い矩形形状を有し、第１の搬送室１１との間にロードロック室１２Ａ，１２Ｂを挟むように配置されている。第２の搬送室１４の１つの側面は、ロードロック室１２Ａ，１２Ｂに隣接している。図示しないが、第２の搬送室１４は、例えば窒素ガスや清浄空気をその内部空間にダウンフローで供給する循環設備を有している。
基板処理装置１は、更に、ゲートバルブＧ３Ａ，Ｇ３Ｂを備えている。ゲートバルブＧ３Ａは、ロードロック室１２Ａと第２の搬送室１４との間に配置されている。ゲートバルブＧ３Ｂは、ロードロック室１２Ｂと第２の搬送室１４との間に配置されている。ゲートバルブＧ３Ａ，Ｇ３Ｂは、いずれも、隣接する２つの空間を仕切る壁に設けられた開口部を開閉する機能を有している。ゲートバルブＧ３Ａ，Ｇ３Ｂは、閉状態でロードロック室１２Ａ，１２Ｂの気密性を維持すると共に、開状態でロードロック室１２Ａ，１２Ｂと第２の搬送室１４との間で基板Ｗの移送を可能にする。
基板処理装置１は、更に、基板Ｗの位置合わせを行う装置であるオリエンタ１５を備えている。オリエンタ１５は、第２の搬送室１４の長手方向の一方の端部に連結されている。オリエンタ１５は、図示しない駆動モータによって回転される回転板１６と、この回転板１６の外周位置に設けられ、基板Ｗの周縁部を検出するための光学センサ１７とを有している。
基板処理装置１は、更に、複数のロードポートを備えている。図１に示した例では、基板処理装置１は、３つのロードポート１８Ａ，１８Ｂ，１８Ｃを備えている。ロードポート１８Ａ，１８Ｂ，１８Ｃは、ロードロック室１２Ａ，１２Ｂに隣接する側面とは反対側の第２の搬送室１４の側面に隣接するように配置されている。ロードポート１８Ａ，１８Ｂ，１８Ｃには、それぞれ、カセット容器１９Ａ，１９Ｂ，１９Ｃを載置できるようになっている。各カセット容器１９Ａ，１９Ｂ，１９Ｃ内には、基板Ｗを、上下に間隔を空けて多段に配置できるようになっている。
基板処理装置１は、更に、第１の搬送室１１内に配置された第１の搬送装置２１と、第２の搬送室１４内に配置された第２の搬送装置２５とを備えている。第１の搬送装置２１は、プロセスモジュール１０Ａ，１０Ｂ，１０Ｃ，１０Ｄの各処理室とロードロック室１２Ａ，１２Ｂの間で基板Ｗの搬送を行うための装置である。第２の搬送装置２５は、ロードポート１８Ａ，１８Ｂ，１８Ｃの各カセット容器１９Ａ，１９Ｂ，１９Ｃと、ロードロック室１２Ａ，１２Ｂと、オリエンタ１５との間で基板Ｗの搬送を行うための装置である。
第１の搬送装置２１は、基部２２と、この基部２２に連結され、互いに対向するように配置された一対の搬送アーム部２３ａ，２３ｂと、搬送アーム部２３ａの先端に設けられたフォーク２４ａと、搬送アーム部２３ｂの先端に設けられたフォーク２４ｂとを有している。搬送アーム部２３ａ，２３ｂは、それぞれ、基部２２の回転軸を中心として、屈伸及び旋回可能に構成されている。フォーク２４ａ，２４ｂは、基板Ｗを載置して保持する保持部材として機能する。第１の搬送装置２１は、フォーク２４ａ，２４ｂに基板Ｗを載置した状態で、基板Ｗの搬送を行う。
第２の搬送装置２５は、第２の搬送室１４内に配備されたガイドレール２８に沿って、第２の搬送室１４の長手方向（図１における左右方向）に移動可能に構成されている。また、第２の搬送装置２５は、上下２段に配置された一対の搬送アーム部２６ａ，２６ｂと、搬送アーム部２６ａの先端に設けられたフォーク２７ａと、搬送アーム部２６ｂの先端に設けられたフォーク２７ｂとを有している。搬送アーム部２６ａ，２６ｂは、それぞれ、屈伸及び旋回可能に構成されている。フォーク２７ａ，２７ｂは、基板Ｗを載置して保持する保持部材として機能する。第２の搬送装置２５は、フォーク２７ａ，２７ｂに基板Ｗを載置した状態で、基板Ｗの搬送を行う。
基板処理装置１は、更に、基板処理装置１の各構成部が接続されると共に、各構成部を制御する制御部７０を備えている。制御部７０の構成については、後述する。
次に、図２を参照して、プロセスモジュール１０Ａ，１０Ｂ，１０Ｃ，１０Ｄの構成について詳しく説明する。図２は、本実施の形態におけるプロセスモジュールの構成を示す断面図である。プロセスモジュール１０Ａ，１０Ｂ，１０Ｃ，１０Ｄでは、基板Ｗに対して、成膜処理、拡散処理、エッチング処理等の所定の処理が行われる。本実施の形態では、プロセスモジュール１０Ａ，１０Ｂ，１０Ｃ，１０Ｄのうち、少なくとも２つのプロセスモジュールでは、互いに異なる内容の処理が行われる。また、本実施の形態では、プロセスモジュール１０Ａ，１０Ｂ，１０Ｃ，１０Ｄは、同じ構造を有している。以下、任意のプロセスモジュールに関しては、符号１０を付して表す。
プロセスモジュール１０は、基板Ｗに対して所定の処理が行われる処理室３０と、この処理室３０に連結された排気室４０とを備えている。プロセスモジュール１０Ａの処理室３０は、本発明における第１の処理室に対応する。プロセスモジュール１０Ｂの処理室３０は、本発明における第２の処理室に対応する。プロセスモジュール１０Ｃの処理室３０は、本発明における第３の処理室に対応する。プロセスモジュール１０Ｄの処理室３０は、本発明における第４の処理室に対応する。
処理室３０は、板状の天井部３１及び底部３３と、天井部３１と底部３３とを連結する側壁部３２とを有している。処理室３０は、例えば、略円筒形状をなしている。図示しないが、プロセスモジュール１０の側壁部３２には、第１の搬送室１１（図１参照）との間で基板Ｗの搬入出を行うための搬入出口が形成されている。プロセスモジュール１０の処理室３０と第１の搬送室１１との間に配置されたゲートバルブ（図１参照）を開状態にすることにより、この搬入出口を通して、基板Ｗの搬入出が可能になる。底部３３の中央には開口部３３ａが形成されている。排気室４０は、開口部３３ａを覆うように、底部３３に連結されている。
排気室４０は、環状のフランジ部４１と、板状の底部４３と、フランジ部４１と底部４３とを連結する側壁部４２とを有している。フランジ部４１は、処理室３０の底部３３に接合されている。側壁部４２には排気孔４４が形成されている。
処理室３０と排気室４０は、その内部空間を所定の減圧雰囲気（真空状態）に維持できるように構成されている。処理室３０と排気室４０との接合部分、ならびに、処理室３０及び排気室４０を構成する各部材の接合部分には、接合部分の気密性を確保するために、シール部材としてのＯリングが配備されている。図２に示した例では、処理室３０と排気室４０との接合部分、すなわち、処理室３０の底部３３と排気室４０のフランジ部４１との接合部分には、環状のＯリング３５が配備されている。また、処理室３０の天井部３１と側壁部３２との接合部分には、環状のＯリング３６が配備されている。
プロセスモジュール１０は、更に、処理室３０及び排気室４０の外部に配置された排気装置５１と、排気孔４４と排気装置５１とを接続する排気管５２と、排気管５２の途中に設けられたバルブ５３とを備えている。バルブ５３は、閉状態で処理室３０及び排気室４０の気密性を維持すると共に、開状態で排気装置５１による処理室３０及び排気室４０の減圧を可能にする。処理室３０及び排気室４０は、排気装置５１を作動させることによって、その内部空間が所定の真空度まで減圧される。
プロセスモジュール１０は、更に、処理室３０内に配置されたサセプタ５５と、処理室３０内及び排気室４０内においてサセプタ５５を支持する支持部材５６とを備えている。サセプタ５５は、基板Ｗを水平に支持する基板載置台である。サセプタ５５は、基板Ｗが載置される基板載置面Ｓと、その反対側の下面とを有している。サセプタ５５の下面の中央部には、支持部材５６の一端部が固定されている。支持部材５６の他端部は、排気室４０の底部４３に固定されている。
図示しないが、サセプタ５５は、基板載置面Ｓに対して突没可能に設けられた複数の支持ピンを有している。複数の支持ピンは、任意の昇降機構により上下に変位し、上昇位置において、第１の搬送装置２１との間で基板Ｗの受け渡しを行うことができるように構成されている。
プロセスモジュール１０は、更に、ヒーター５７と、ヒーター電源５８と、熱電対（図２ではＴＣと記す。）５９とを備えている。ヒーター５７と熱電対５９の測温部分５９ａは、サセプタ５５に埋設されている。ヒーター電源５８は、処理室３０及び排気室４０の外部に配置されている。ヒーター５７は、例えば、支持部材５６の内部を通る配線を介してヒーター電源５８に接続されている。ヒーター電源５８は、ヒーター５７に対して、サセプタ５５に載置された基板Ｗを所定の温度に加熱するための電気的出力を供給する。サセプタ５５の温度は、熱電対５９によって計測される。
プロセスモジュール１０は、更に、処理室３０の天井部３１に設けられたシャワーヘッド６１を備えている。シャワーヘッド６１は、その内部に形成されたガス拡散空間６１ａと、ガス拡散空間６１ａからサセプタ５５に向かって貫通するように形成された複数のガス吐出孔６１ｂとを有している。
プロセスモジュール１０は、更に、シャワーヘッド６１における複数のガス吐出孔６１ｂとは反対側に設けられ、ガス拡散空間６１ａに連通するガス導入管６２と、処理室３０及び排気室４０の外部に配置されたガス供給源６３と、ガス導入管６２とガス供給源６３とを接続するガス配管６４と、ガス配管６４の途中に設けられたＭＦＣ（マスフローコントローラ）６５及び図示しないバルブとを備えている。ガス供給源６３は、シャワーヘッド６１に対して、成膜処理に用いられる成膜原料ガス、処理室３０内及び排気室４０内をクリーニンするためのクリーニングガス、処理室３０内及び排気室４０内の雰囲気を置換するためのパージガス等を供給する。これらのガスは、ガス配管６４及びガス導入管６２を介してガス拡散空間６１ａに供給され、複数のガス吐出孔６１ｂから処理室３０内に吐出される。
プロセスモジュール１０は、更に、処理室３０及び排気室４０の外部に配置された高周波電源６６と、シャワーヘッド６１と高周波電源６６とを接続する配線６７と、配線６７の途中に設けられた整合器６８とを備えている。高周波電源６６は、シャワーヘッド６１に対して、処理室３０内に供給された成膜原料ガスをプラズマ化するための高周波電力を供給する。
以上のような構成のプロセスモジュール１０では、基板Ｗの表面に対して、例えば化学的気相成長法（以下、ＣＶＤ法と記す。）によって、Ｔｉ膜、ＴｉＮ膜等の所定の薄膜を成膜することが可能である。ここで、薄膜の成膜方法の一例について説明する。この方法では、まず、処理室３０内及び排気室４０内を真空状態にする。次に、サセプタ５５に基板Ｗを載置する。次に、ヒーター５７によって基板Ｗを加熱する。次に、シャワーヘッド６１（ガス吐出孔６１ｂ）から基板Ｗに向けて原料ガスを供給する。このようにして、基板Ｗの表面に薄膜が形成される。なお、成膜反応を促進するために、高周波電源６６からシャワーヘッド６１に対して高周波電力を供給してもよい。この場合、シャワーヘッド６１を介して処理室３０内に供給された原料ガスをプラズマ化して成膜することが可能になる。
図３及び図４は、基板処理装置１における制御系統の概略構成を示している。基板処理装置１における全体の制御や、処理室としてのプロセスモジュール１０を構成する各構成部すなわちエンドデバイス２０１の制御は、制御部７０によって行われる。ここで、エンドデバイス２０１としては、例えば図２に示したプロセスモジュール１０におけるヒーター電源５８、ＭＦＣ６５、高周波電源６６、排気装置５１などを挙げることができる。
図３に示したように、制御部７０は、主要な構成として、プロセスモジュール１０に対応して設けられた個別の制御部である４つのＭＣ（モジュールコントローラ）４０１Ａ，４０１Ｂ，４０１Ｃ，４０１Ｄ（以下、モジュールコントローラを「ＭＣ４０１」と記すことがある）と、基板処理装置１全体を制御する統括制御部であるＥＣ（装置コントローラ；Ｅｑｕｉｐｍｅｎｔ Ｃｏｎｔｒｏｌｌｅｒ）３０１と、ＥＣ３０１に接続されたユーザーインターフェース５０１とを備えている。なお、ＭＣ４０１は、プロセスモジュール１０だけでなく、例えば、ロードロック室１２Ａ，１２Ｂなどにも配備することが可能であり、これらもＥＣ３０１の下で統括されるが、ここでは図示及び説明を省略する。
ＥＣ３０１と各ＭＣ４０１は、システム内ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）５０３により接続されている。システム内ＬＡＮ５０３は、スイッチングハブ（ＨＵＢ）５０５を有している。このスイッチングハブ５０５は、ＥＣ３０１からの制御信号に応じてＥＣ３０１の接続先としてのＭＣ４０１の切り替えを行う。
ＥＣ３０１は、各ＭＣ４０１を統括して基板処理装置１全体の動作を制御する統括制御部である。ＥＣ３０１は、ＣＰＵ（中央演算装置）３０３と、揮発性メモリとしてのＲＡＭ３０５と、記憶部としてのハードディスク装置（ＨＤＤ）３０７とを有している。なお、記憶部としては、ハードディスク装置３０７に限らず、他の不揮発性メモリを用いることもできる。
また、ＥＣ３０１は、ＬＡＮ６０１を介して基板処理装置１が設置されている工場全体の製造工程を管理するＭＥＳ（Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｅｘｅｃｕｔｉｏｎ Ｓｙｓｔｅｍ）としてのホストコンピュータ６０３に接続されている。ホストコンピュータ６０３は制御部７０と連携して工場における種々の工程に関するリアルタイム情報を基幹業務システム（図示省略）にフィードバックすると共に、工場全体の負荷等を考慮して工程に関する判断を行う。
また、ＥＣ３０１には、ユーザーインターフェース５０１も接続されている。ユーザーインターフェース５０１は、工程管理者が基板処理装置１を管理するためにコマンドの入力操作等を行うキーボードや、基板処理装置１の稼働状況を可視化して表示するディスプレイ、ＥＣ３０１に指令を行うメカニカルスイッチ等を有している。
ＥＣ３０１は、コンピュータ読み取り可能な記憶媒体（以下、単に記憶媒体と記す。）５０７に対して情報を記録し、また記憶媒体５０７より情報を読み取ることができるようになっている。上記の制御プログラム及びレシピは、例えば、記憶媒体５０７に格納された状態のものを記憶部としてのハードディスク装置３０７にインストールすることによって利用することが可能になる。記憶媒体５０７としては、例えば、ＣＤ−ＲＯＭ、ハードディスク、フレキシブルディスク、フラッシュメモリ、ＤＶＤ等を使用することができる。また、上記のレシピは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用することも可能である。
ＥＣ３０１では、ユーザーインターフェース５０１においてユーザ等によって指定された基板Ｗの処理方法に関するレシピを含むプログラム（ソフトウェア）をＣＰＵ３０３がハードディスク装置３０７や記憶媒体５０７から読み出す。そして、ＥＣ３０１から各ＭＣ４０１にそのプログラムを送信することにより、プロセスモジュール１０Ａ〜１０Ｄでの処理を制御できるように構成されている。
ＭＣ４０１は、各プロセスモジュール１０Ａ〜１０Ｄの動作を制御する個別の制御部として設けられている。ＭＣ４０１Ａはプロセスモジュール１０Ａを、ＭＣ４０１Ｂはプロセスモジュール１０Ｂを、ＭＣ４０１Ｃはプロセスモジュール１０Ｃを、ＭＣ４０１Ｄはプロセスモジュール１０Ｄを、それぞれ個別に制御する。
ＭＣ４０１は、例えば図４に示したように、ＣＰＵ４０３と、ＲＡＭなどの揮発性メモリ部４０５Ａと、不揮発性メモリ部４０５Ｂと、カウンタ部４０７と、Ｉ／Ｏ制御部４０９と、スイッチ部（ＳＷ）４１０とを有している。ＭＣ４０１の不揮発性メモリ部４０５Ｂは、例えばＳＲＡＭ、ＭＲＡＭ、ＥＥＰＲＯＭ、フラッシュメモリなどの不揮発性メモリにより構成されている。不揮発性メモリ部４０５Ｂには、各プロセスモジュール１０Ａ〜１０Ｄにおける種々の履歴情報、例えば基板Ｗの処理枚数、ガス供給源６３からの各処理ガス毎の累計の供給量などが保存される。
カウンタ部４０７は、後述するように、各プロセスモジュール１０のエンドデバイス２０１を待機状態に維持したまま、第３の積算値としての時間の経過をカウントする。
ＭＣ４０１のＩ／Ｏ制御部４０９は、後述するＩ／Ｏモジュール４１３に種々の制御信号を送出したり、Ｉ／Ｏモジュール４１３から各エンドデバイス２０１に関するステータス情報などの信号を受け取ったりする。
ＭＣ４０１による各エンドデバイス２０１の制御は、Ｉ／Ｏ（入出力）モジュール４１３を介して行われる。Ｉ／Ｏモジュール４１３は、各エンドデバイス２０１への制御信号及びエンドデバイス２０１からの入力信号の伝達を行う。各ＭＣ４０１は、ネットワーク４１１を介してそれぞれＩ／Ｏモジュール４１３に接続されている。各ＭＣ４０１に接続されるネットワーク４１１は、例えばチャンネルＣＨ０，ＣＨ１，ＣＨ２のような複数の系統を有している。
Ｉ／Ｏモジュール４１３は、プロセスモジュール１０Ａ〜１０Ｄを構成する各エンドデバイス２０１に接続された複数のＩ／Ｏボード４１５（図３では４つのみ図示）を有している。Ｉ／Ｏモジュール４１３におけるデジタル信号、アナログ信号及びシリアル信号の入出力の制御は、これらのＩ／Ｏボード４１５において行われる。なお、図３では、説明の便宜上、一部のエンドデバイス２０１とＩ／Ｏボード４１５との接続のみを代表的に図示している。
Ｉ／Ｏボード４１５において管理される入出力情報は、デジタル・インプット情報ＤＩ、デジタル・アウトプット情報ＤＯ、アナログ・インプット情報ＡＩ、アナログ・アウトプット情報ＡＯの４種を含んでいる。デジタル・インプット情報ＤＩは、制御系統の下位に位置する各エンドデバイス２０１から制御系統の上位に位置するＭＣ４０１へインプットされるデジタル情報に関する。デジタル・アウトプット情報ＤＯは、制御系統の上位に位置するＭＣ４０１から制御系統の下位に位置する各エンドデバイス２０１へアウトプットされるデジタル情報に関する。アナログ・インプット情報ＡＩは、各エンドデバイス２０１からＭＣ４０１へインプットされるアナログ情報に関する。アナログ・アウトプット情報ＡＯは、ＭＣ４０１から各エンドデバイス２０１へアウトプットされるアナログ情報に関する。
デジタル・インプット情報ＤＩ及びアナログ・インプット情報ＡＩには、例えば各エンドデバイス２０１のステータスに関する情報が含まれている。デジタル・アウトプット情報ＤＯ及びアナログ・アウトプット情報ＡＯには、例えば各エンドデバイス２０１への設定プロセス条件等に関する指令（コマンド）が含まれている。なお、デジタル情報としては、ヒーター電源５８のＯＮ／ＯＦＦ、ＭＦＣ６５のバルブ（図示せず）の開閉、高周波電源６６のＯＮ／ＯＦＦ、排気装置５１のＯＮ／ＯＦＦや排気系統におけるバルブ（図示せず）の開閉などの情報が例示される。また、アナログ情報としては、ヒーター５７の設定温度、ＭＦＣ６５における設定流量などの情報が例示される。
以上の構成を有する制御部７０では、複数のエンドデバイス２０１に接続されたＩ／Ｏボード４１５がモジュール化されてＩ／Ｏモジュール４１３を構成している。そして、このＩ／Ｏモジュール４１３がＭＣ４０１及びスイッチングハブ５０５を介してＥＣ３０１に接続されている。このように、複数のエンドデバイス２０１がＥＣ３０１に直接接続されることなく、Ｉ／Ｏモジュール４１３及びＭＣ４０１を介在させて接続した構成によって、制御系統の階層化が実現されている。
次に、図５を参照して、基板処理装置１の動作について説明する。図５は、基板処理装置１の動作を示す説明図である。図５において、符号Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５，Ｐ６を付した矢印は、基板Ｗの経路を示している。本実施の形態では、基板Ｗに対する一連の工程は、プロセスモジュール１０Ａ，１０Ｂを組み合わせることによって行われる。また、基板Ｗに対する一連の工程は、プロセスモジュール１０Ｃ，１０Ｄを組み合わせることによっても行われる。本実施の形態では、プロセスモジュール１０Ｃ，１０Ｄにおける一連の工程は、プロセスモジュール１０Ａ，１０Ｂにおける一連の工程と同じである。以下の説明では、これらの一連の工程を代表して、プロセスモジュール１０Ａ，１０Ｂにおける一連の工程について説明する。また、基板Ｗに対する一連の工程として、基板Ｗの表面に対して、ＣＶＤ法によって、Ｔｉ膜及びＴｉＮ膜を連続して成膜する工程を例にとって説明する。
基板Ｗに対する一連の工程は、プロセスモジュール１０Ａにおいて基板Ｗに対してＴｉ膜を成膜する成膜処理（以下、第１の成膜処理と言う。）が行われる工程と、プロセスモジュール１０Ｂにおいて、プロセスモジュール１０Ａにおいて第１の成膜処理が行われた後の基板Ｗに対して、ＴｉＮ膜を成膜する成膜処理（以下、第２の成膜処理と言う。）が行われる工程とを含んでいる。
図５に例示したように、この一連の工程では、まず、第２の搬送装置２５（図１参照）によって、カセット容器１９Ａから１枚の基板Ｗを取り出し、続けて、基板Ｗをオリエンタ１５に搬入する（経路Ｐ１）。次に、オリエンタ１５において、基板Ｗの位置合わせを行う。次に、第２の搬送装置２５によって、基板Ｗをオリエンタ１５から搬出し、続けて、基板Ｗをロードロック室１２Ａに搬入する（経路Ｐ２）。基板Ｗは、基板載置台１３Ａに載置される。
次に、第１の搬送装置２１（図１参照）によって、基板載置台１３Ａに載置された基板Ｗをロードロック室１２Ａから搬出し、続けて、基板Ｗをプロセスモジュール１０Ａの処理室３０に搬入する（経路Ｐ３）。基板Ｗは、プロセスモジュール１０Ａのサセプタ５５に載置される。次に、プロセスモジュール１０Ａにおいて、基板Ｗに対して第１の成膜処理を行う。
次に、第１の搬送装置２１によって、基板Ｗをプロセスモジュール１０Ａの処理室３０から搬出し、続けて、基板Ｗをプロセスモジュール１０Ｂの処理室３０に搬入する（経路Ｐ４）。基板Ｗは、プロセスモジュール１０Ｂのサセプタ５５に載置される。次に、プロセスモジュール１０Ｂにおいて、基板Ｗに対して第２の成膜処理を行う。
次に、第１の搬送装置２１によって、基板Ｗをプロセスモジュール１０Ｂの処理室３０から搬出し、続けて、基板Ｗをロードロック室１２Ａに搬入する（経路Ｐ５）。基板Ｗは、基板載置台１３Ａに載置される。次に、第２の搬送装置２５によって、基板載置台１３Ａに載置された基板Ｗをロードロック室１２Ａから搬出し、続けて、基板Ｗをカセット容器１９Ａに格納する（経路Ｐ６）。
なお、プロセスモジュール１０Ｃ，１０Ｄでは、プロセスモジュール１０Ａ，１０Ｂにおける上記の一連の工程と並行して、この一連の工程と同じ工程を他の基板Ｗに対して行うことが可能である。
次に、本実施の形態に係るコンディショニング方法について説明する。本実施の形態に係るコンディショニング方法は、プロセスモジュール１０の処理室３０の内部を、間隔をあけて（好ましくは所定の周期ごとに）繰返しコンディショニングする場合に、プロセスモジュール１０Ａのコンディショニングが開始され、一連の工程が中断されたときに、一連の工程の組をなすプロセスモジュール１０Ｂについて適切なタイミングでコンディショニングを行う方法（以下、「関連コンディショニング」と記すことがある）である。ここでは、一連の工程として、プロセスモジュール１０Ａにおいて、基板Ｗに対して前述の第１の成膜処理が行われ、プロセスモジュール１０Ｂにおいて、基板Ｗに対して前述の第２の成膜処理が行われる場合を例にとって説明する。なお、プロセスモジュール１０Ａ又はプロセスモジュール１０Ｂにおいて、それぞれ、あるコンディショニングの後、次のコンディショニングまでの間に（コンディショニングを行わずに）処理した基板Ｗの枚数を「連続処理枚数」とする。
プロセスモジュール１０のクリーニングは、成膜処理によって、処理室３０及び排気室４０の内壁や、処理室３０内及び排気室４０内に配置された各部材に付着した反応生成物を除去するために行われる。処理室３０及び排気室４０の内部のクリーニングは、例えば、処理室３０内及び排気室４０内の温度を所定の温度に保持した後、処理室３０内及び排気室４０内に対して、シャワーヘッド６１（ガス吐出孔６１ｂ）からＣｌＦ３ガス等のクリーニングガスを供給することによって行われる。クリーニングを実施した後は、後続プロセスの１枚目の基板Ｗと２枚目以降の基板Ｗとで処理条件を揃える目的で、処理室３０内に薄膜を堆積させるプリコートが行なわれる。プリコートはシャワーヘッド６１（ガス吐出孔６１ｂ）から成膜原料ガスを供給することによって行われる。このようなクリーニングとプリコートからなるコンディショニングは、複数枚の基板Ｗを処理した後に、間隔をあけて行われる。通常のコンディショニングは、基板Ｗの処理に関連して設定される値、例えば基板Ｗの処理枚数、処理ガスの累計の流量などを目安に、その間隔が設定されている。
［積算値、設定値］
ここで、プロセスモジュール１０Ａ，１０Ｂのコンディショニングに関する積算値と設定値について説明する。本実施の形態において、プロセスモジュール１０Ａ，１０Ｂのコンディショニングに関して、第１〜第３の積算値と、４つの設定値Ｎ１〜Ｎ４が規定されている。第１の積算値は、プロセスモジュール１０Ａにおいて、基板Ｗの処理に関連して設定される値である。第２の積算値は、プロセスモジュール１０Ｂにおいて、基板Ｗの処理に関連して設定される値である。本実施の形態において「基板Ｗの処理に関連して設定される値」としては、例えば、基板Ｗの処理枚数、複数の基板Ｗの処理に使用するガスの累計流量、複数の基板Ｗ上への成膜の累計膜厚などを挙げることができる。なお、一連の工程がエッチング処理を含む場合には、「基板Ｗの処理に関連して設定される値」として、例えば複数の基板Ｗに対する累計のエッチング量を用いることもできる。本実施の形態では、第１の積算値及び第２の積算値は、それぞれ前回のコンディショニングから連続して処理された基板Ｗの枚数によって規定される。例えば、第１の積算値は、プロセスモジュール１０Ａにおいて、１枚の基板Ｗを処理する毎に積算され、且つプロセスモジュール１０Ａのコンディショニングを行うことによって０になる。第２の積算値は、プロセスモジュール１０Ｂにおいて、１枚の基板Ｗを処理する毎に積算され、且つプロセスモジュール１０Ｂのコンディショニングを行うことによって０になる。なお、第１の積算値、第２の積算値に関する情報は、例えばＭＣ４０１の不揮発性メモリ部４０５Ｂに保存されている。
設定値Ｎ１は、第１の積算値に対応するものであり、基板Ｗの処理に関連して設定される値である。プロセスモジュール１０Ａにおいて、第１の積算値が設定値Ｎ１に達した場合にコンディショニングが実行される。本実施の形態において、設定値Ｎ１は、プロセスモジュール１０Ａにおいて、あるコンディショニングと次のコンディショニングとの間に処理される基板Ｗの枚数に相当する。
設定値Ｎ２は、第２の積算値に対応するものであり、基板Ｗの処理に関連して設定される値である。設定値Ｎ２は、プロセスモジュール１０Ａのコンディショニングが開始され、一連の工程が中断されたときに、プロセスモジュール１０Ｂにおいて、適切なタイミングで関連コンディショニングを行うために使用される。具体的には、第２の積算値が設定値Ｎ２以上であることを条件に、プロセスモジュール１０Ｂにおいてコンディショニングを実行するための予備段階として、第３の積算値のカウントが開始される。ここで、設定値Ｎ２は、プロセスモジュール１０Ａのコンディショニング周期とプロセスモジュール１０Ｂのコンディショニング周期が大幅にずれることがないようにするために、設定値Ｎ１と同じ値であることが好ましい（Ｎ２＝Ｎ１）。
第３の積算値は、プロセスモジュール１０Ｂにおいて、プロセスモジュール１０Ａのコンディショニングが開始され、一連の工程が中断されたときに、プロセスモジュール１０Ｂがアイドル状態（待機状態）となっている間にカウントされる経過時間の積算値である。第３の積算値のカウントは、例えばＭＣ４０１のカウンタ部４０７において行われる。設定値Ｎ３は、第３の積算値に対応するものであり、経過時間に関する値である。設定値Ｎ３は、プロセスモジュール１０Ａのコンディショニングが開始され、一連の工程が中断されたときに、プロセスモジュール１０Ｂにおいて、適切なタイミングで関連コンディショニングを行うために使用される。第３の積算値が設定値Ｎ３を超えた場合にプロセスモジュール１０Ｂにおいてコンディショニングが実行される。
設定値Ｎ４は、第２の積算値に対応するものであり、基板Ｗの処理に関連して設定される値である。プロセスモジュール１０Ｂにおいて、第２の積算値が設定値Ｎ４に達した場合に、プロセスモジュール１０Ａのコンディショニングとは独立して、コンディショニングが実行される。本実施の形態において、設定値Ｎ４は、プロセスモジュール１０Ｂにおいて、プロセスモジュール１０Ａのコンディショニングとは独立してコンディショニングを実行する場合に、あるコンディショニングと次のコンディショニングとの間に処理される基板Ｗの枚数に相当する。
上記のとおり、本実施の形態では、プロセスモジュール１０Ａのコンディショニングは、基板Ｗの処理に関連して設定される第１の積算値が設定値Ｎ１に達した場合に実行される。また、本実施の形態では、プロセスモジュール１０Ｂのコンディショニングは、二つのタイプに区別されている。第１のタイプは、プロセスモジュール１０Ａにおけるコンディショニングが開始され、一連の工程が中断されたときに、前記第２及び第３の積算値並びに設定値Ｎ３を使用して適切なタイミングで行われる関連コンディショニングである。第２のタイプは、前記第２の積算値及び設定値Ｎ４を使用して行われる通常のコンディショニングである。なお、本実施の形態のコンディショニング方法は、プロセスモジュール１０Ａにおいて、コンディショニングを行わずに処理される基板Ｗの枚数である設定値Ｎ１が、プロセスモジュール１０Ｂにおいて、コンディショニングを行わずに処理される基板Ｗの枚数である設定値Ｎ４よりも小さい（Ｎ１＜Ｎ４）場合に好ましく適用される。例えば、プロセスモジュール１０Ａの設定値Ｎ１は５００枚であり、プロセスモジュール１０Ｂの設定値Ｎ４は１０００枚である場合を挙げることができる。
また、本実施の形態では、設定値Ｎ２として、プロセスモジュール１０Ｂの設定値Ｎ４から、プロセスモジュール１０Ａの設定値Ｎ１を引いた値を用いることが好ましい。上記例に従えば、設定値Ｎ２は、５００枚［Ｎ４（１０００枚）−Ｎ１（５００枚）］である。なお、設定値Ｎ２を、プロセスモジュール１０Ｂの設定値Ｎ４から、プロセスモジュール１０Ａの設定値Ｎ１を引いた値と等しくする理由については後述する。
次に、プロセスモジュール１０Ｂにおいて関連コンディショニングを行うか否かの判定について具体的に説明する。ここでは、プロセスモジュール１０Ａの設定値Ｎ１が５００枚であり、プロセスモジュール１０Ｂの設定値Ｎ４が１０００枚である場合について説明する。前述のように、プロセスモジュール１０Ｂにおいて関連コンディショニングを行うか否かの判定は、制御部７０によって行われる。
図６は、プロセスモジュール１０Ａ，１０Ｂの処理の流れを模式的に示す説明図である。図６において、（ａ）は、プロセスモジュール１０Ａの処理の流れを示している。図６において、（ｂ）は、プロセスモジュール１０Ｂの処理の流れを示している。符号８１ａ，８１ｂは、プロセスモジュール１０Ａにおいて、複数の基板Ｗに対して繰り返し第１の成膜処理が行われている期間を示している。符号８２ａ，８２ｂは、プロセスモジュール１０Ａのコンディショニングが行われている期間を示している。符号８３ａ，８３ｂは、プロセスモジュール１０Ｂにおいて、複数の基板Ｗに対して繰り返し第２の成膜処理が行われている期間を示している。符号８４ａ，８４ｂは、プロセスモジュール１０Ｂのコンディショニングが行われている期間を示している。図６において、第１及び第２の成膜処理、ならびにコンディショニングが行われていない期間は、プロセスモジュール１０Ａまたはプロセスモジュール１０Ｂがアイドル状態（待機状態）となっている期間である。
プロセスモジュール１０Ａにおいて、１回のコンディショニングに要する時間（以下、「第１のコンディショニング時間Ｐｃ１」と記す）は、第１の成膜処理の成膜条件等によって変化する。同様に、プロセスモジュール１０Ｂにおいて、１回のコンディショニングに要する時間（以下、「第２のコンディショニング時間Ｐｃ２」と記す）は、第２の成膜処理の成膜条件等によって変化する。第１の成膜処理が行われるプロセスモジュール１０Ａでは、第１のコンディショニング時間Ｐｃ１は、例えば６．５時間となる。また、第２の成膜処理が行われるプロセスモジュール１０Ｂでは、第２のコンディショニング時間Ｐｃ２は、例えば３．５時間となる。
このように、本実施の形態では、第１のコンディショニング時間Ｐｃ１は第２のコンディショニング時間Ｐｃ２よりも長くなる。この場合、プロセスモジュール１０Ｂのコンディショニングは、少なくとも、プロセスモジュール１０Ａのコンディショニングが開始され一連の工程が中断された時点から、第１のコンディショニング時間Ｐｃ１から第２のコンディショニング時間Ｐｃ２を引いた時間（Ｐｃ１−Ｐｃ２）だけ経過した時点Ｔ１から実行されることが好ましい。上記の例では、プロセスモジュール１０Ｂのコンディショニングは、少なくとも、プロセスモジュール１０Ａのコンディショニングが開始された時点から３時間だけ経過した時点で実行されることが好ましい。その結果、プロセスモジュール１０Ａ，１０Ｂのコンディショニングを、ほぼ同時に完了させることができるため、コンディショニング後の次の成膜処理に滞りなく移行することができる。
プロセスモジュール１０Ａの連続処理枚数が、例えば設定値Ｎ１に到達した時点で、図６に示したように、プロセスモジュール１０Ａではコンディショニング（符号８２ａ）が開始される。制御部７０はプロセスモジュール１０Ａのコンディショニングの開始を検知すると、一連の工程の組をなす他のプロセスモジュールであるプロセスモジュール１０Ｂをアイドル状態とする。プロセスモジュール１０Ｂでは、少なくともプロセスモジュール１０Ｂの連続処理枚数が設定枚数（設定値Ｎ２）以上であることを条件に、アイドル状態が所定の時間（上記の例では３時間）継続すると、プロセスモジュール１０Ｂのコンディショニング（符号８４ａ）が開始される。プロセスモジュール１０Ａ，１０Ｂのコンディショニングが完了した後、プロセスモジュール１０Ａでは次のサイクルの第１の成膜処理（符号８１ｂ）が開始され、ほぼ同期して、プロセスモジュール１０Ｂでは次のサイクルの第２の成膜処理（符号８３ｂ）が開始される。次に、プロセスモジュール１０Ａの連続処理枚数が設定値Ｎ１に到達した時点で、プロセスモジュール１０Ａではコンディショニング（符号８２ｂ）が開始され、制御部７０はプロセスモジュール１０Ｂをアイドル状態とする。プロセスモジュール１０Ｂではアイドル状態が所定の時間継続する。この所定の時間が経過した後、プロセスモジュール１０Ｂの連続処理枚数が設定枚数（設定値Ｎ２）以上の場合、プロセスモジュール１０Ｂのコンディショニング（符号８４ｂ）が開始される。
プロセスモジュール１０Ｂにおいて関連コンディショニングが実行されるタイミングは、以下のようにして、制御部７０によって決定される。図７は、プロセスモジュール１０Ｂにおいて行われる関連コンディショニングを含む処理の手順を示すフローチャートである。
前提として、上記第１の積算値と設定値Ｎ１とを用い、プロセスモジュール１０Ａのコンディショニングが開始される。この情報を元に、ＥＣ３０１は、プロセスモジュール１０Ａと組をなすプロセスモジュール１０Ｂを認識し、プロセスモジュール１０Ｂについて、モジュールのステータスをアイドル状態に変更するようにＭＣ４０１Ｂに指令を送出する。
ＳＴＥＰ１では、ＭＣ４０１Ｂは、ＥＣ３０１からの指令を受け、プロセスモジュール１０Ｂをアイドル状態にする（アイドル制御）。この処理は、基板処理装置１において既定の設定となっており、ここでは詳細を省略する。
次に、ＳＴＥＰ２で、ＭＣ４０１Ｂは、関連コンディショニングを実行するための条件（関連コンディショニング実行条件）を満たしているかどうかを判定する。ここで、関連コンディショニング実行条件には、少なくとも、プロセスモジュール１０Ｂの連続処理枚数が設定枚数（設定値Ｎ２）以上であるか否か、の判断が含まれている。好ましい態様においては、関連コンディショニング実行条件は、以下に例示する項目のうち、（１）を必須として２つ以上を含み、より好ましい態様では、（１）〜（５）のすべてを含むことができる。
（１）プロセスモジュール１０Ｂの連続処理枚数が設定枚数（設定値Ｎ２）以上であること。
（２）プロセスモジュール１０Ｂがアイドル状態であること。
（３）プロセスモジュール１０Ａがコンディショニング中であること。
（４）関連コンディショニングの機能が有効（ＯＮ）であること。
（５）プロセスモジュール１０Ｂの処理室３０内が、コンディショニングを必要としない状態（清浄状態）でないこと。ここで、清浄状態としては、例えば基板Ｗを処理する前のプリコートが完了された状態を挙げることができる。
上記関連コンディショニング実行条件を満たした（Ｙｅｓ）の場合、ＭＣ４０１Ｂは、ＳＴＥＰ３でプロセスモジュール１０Ｂのコンディショニングを開始するまでの経過時間として第３の積算値のカウントを開始する。第３の積算値のカウントを行うことにより、プロセスモジュール１０Ｂの関連コンディショニングの開始時点を遅らせ、好ましくは、プロセスモジュール１０Ａのコンディショニングの終了と、プロセスモジュール１０Ｂのコンディショニングの終了とを、ほぼ同期させることができる。従って、プロセスモジュール１０Ａ及び１０Ｂにおいて、コンディショニング後の成膜処理を滞りなく開始させることができる。また、プロセスモジュール１０Ａのコンディショニングの終了と、プロセスモジュール１０Ｂのコンディショニングの終了とを同期させない場合であっても、第３の積算値のカウント（及び設定値Ｎ３の値）によって、プロセスモジュール１０Ｂにおけるコンディショニングの開始及び終了のタイミングを任意に調節できるため、プロセスモジュール１０Ｂにおけるコンディショニングの時間管理を適切に行うことができる。例えば、プロセスモジュール１０Ｂにおけるコンディショニングの終期を、プロセスモジュール１０Ａでの１枚の基板Ｗの処理に要する時間の分だけ遅らせることで、プロセスモジュール１０Ｂのコンディショニングが終了する時間と、プロセスモジュール１０Ａにおけるコンディショニング後の１枚目の基板Ｗへの処理が終了する時間とを合わせることができる。さらに、先にコンディショニングが開始されたプロセスモジュール１０Ａで、万一エラーが発生し、コンディショニングが中断した場合に、第３の積算値のカウントが止まることにより、プロセスモジュール１０Ｂで無駄なコンディショニングを行わなくてすむというメリットもある。このＳＴＥＰ３の処理は、ＭＣ４０１Ｂのカウンタ部４０７において行われる。なお、ＳＴＥＰ３において、既に第３の積算値のカウントが進行している場合は、そのままカウントを継続する。
一方、ＳＴＥＰ２で関連コンディショニング実行条件を満たしていない（Ｎｏ）の場合、ＳＴＥＰ６でＭＣ４０１Ｂは、プロセスモジュール１０Ｂのアイドル状態を継続させる。この場合、第３の積算値に関するカウンタ部４０７のカウンタ（図示せず）を０（ゼロ）にリセットする。上記関連コンディショニング条件（１）を満たしていない場合には、プロセスモジュール１０Ｂは、例えば前回のコンディショニング実施後の基板Ｗの処理枚数が少なく、コンディショニングを必要としない状態であると考えられる。従って、この段階では関連コンディショニングを実施しないことにより、クリーニングガスや消費電力などの無駄を省くことができる。
次に、ＳＴＥＰ４で、ＭＣ４０１Ｂは、経過時間に対応する第３の積算値が、所定の設定値Ｎ３を超えているか否かを判定する。ここで、設定値Ｎ３は、上記のとおり第１のコンディショニング時間Ｐｃ１と第２のコンディショニング時間Ｐｃ２とを考慮して任意の時間に設定することができるが、第１のコンディショニング時間Ｐｃ１から第２のコンディショニング時間Ｐｃ２を引いた時間（Ｐｃ１−Ｐｃ２）と同じに設定することが好ましい［Ｎ３＝（Ｐｃ１−Ｐｃ２）］。このように設定値Ｎ３を決めることによって、プロセスモジュール１０Ａ，１０Ｂのコンディショニングを、ほぼ同時に終了させることができる。また、設定値Ｎ３を第１のコンディショニング時間Ｐｃ１から第２のコンディショニング時間Ｐｃ２を引いた時間よりも短く設定することによって、プロセスモジュール１０Ｂのコンディショニングをプロセスモジュール１０Ａのコンディショニングより先に完了させることができる。また、逆に、設定値Ｎ３を第１のコンディショニング時間Ｐｃ１から第２のコンディショニング時間Ｐｃ２を引いた時間よりも、プロセスモジュール１０Ａでの１枚の基板Ｗの処理に要する時間の分だけ長く設定することで、プロセスモジュール１０Ｂのコンディショニングの終了と、プロセスモジュール１０Ａでのコンディショニング後の１枚目の基板Ｗの処理の終了とを一致させることもできる。
ＳＴＥＰ４で第３の積算値が設定値Ｎ３を超えた（Ｙｅｓ）場合、制御部７０はＳＴＥＰ５でプロセスモジュール１０Ｂにおけるコンディショニングを実行させる（コンディショニング実行制御）。このＳＴＥＰ５の処理は、基板処理装置１において既定の設定となっており、ここでは詳細を省略するが、例えば以下の手順で行うことができる。まず、制御部７０のＭＣ４０１Ｂは、プロセスモジュール１０Ｂのコンディショニングの実行要求をＥＣ３０１に送出する。これを受け、ＥＣ３０１は、コンディショニング条件を含むレシピを記憶部としてのハードディスク装置３０７から読み出し、コンディショニング実行の許可指令とともにＭＣ４０１Ｂに対して送出する。ＭＣ４０１Ｂは、読み出されたレシピに従って、プロセスモジュール１０Ｂのコンディショニングを実行する。この時点が、プロセスモジュール１０Ｂのコンディショニングが実行されるタイミングとなる。一方、ＳＴＥＰ４で第３の積算値が設定値Ｎ３を超えていない（Ｎｏ）の場合、第３の積算値が設定値Ｎ３を超えるまで、上記ＳＴＥＰ２〜ＳＴＥＰ４が繰り返される。
本実施の形態のコンディショニング方法では、コンディショニングを行うか否かの最終的な判定は、ＳＴＥＰ２の判断の時点で行ってもよいし、ＳＴＥＰ４の判断の時点で行ってもよい。ＳＴＥＰ２でコンディショニング実行条件を満たした（Ｙｅｓ）ことを、コンディショニングを行うか否かの最終的な判定とする場合は、ＳＴＥＰ４における第３の積算値が設定値Ｎ３を超えたか否かの判断は、形式的なものと位置づけることができる。一方、ＳＴＥＰ４で第３の積算値が設定値Ｎ３を超えた（Ｙｅｓ）ことを、コンディショニングを行うか否かの最終的な判定とする場合は、ＳＴＥＰ２のコンディショニング実行条件を満たしたか否かの判断は、予備的なものと位置づけることができる。
ここで、プロセスモジュール１０Ｂの関連コンディショニングを行うか否かの基準となる設定値Ｎ２が、プロセスモジュール１０Ｂの設定値Ｎ４からプロセスモジュール１０Ａの設定値Ｎ１を引いた枚数、すなわち５００枚である場合を例に挙げて、関連コンディショニングについて、より具体的に説明する。
関連コンディショニングの機能が有効とされている状態では、初めてプロセスモジュール１０Ａのコンディショニングが実行される際には、プロセスモジュール１０Ｂの連続処理枚数は５００枚となり、設定値Ｎ２と等しくなることから、制御部７０は、プロセスモジュール１０Ｂの関連コンディショニングを行うと判定する。また、次にプロセスモジュール１０Ａのコンディショニングが実行される際には、再び、プロセスモジュール１０Ｂの連続処理枚数は５００枚となり、設定値Ｎ２と等しくなることから、制御部７０は、プロセスモジュール１０Ｂのコンディショニングを行うと判定する。この例では、プロセスモジュール１０Ｂのコンディショニングは、プロセスモジュール１０Ａのコンディショニングと同じ周期で行われる。
上述の例では、プロセスモジュール１０Ｂの連続処理枚数は、基本的には、プロセスモジュール１０Ａの連続処理枚数と一致する。しかし、何らかの原因によって、これらの枚数が一致しなくなる場合がある。その原因としては、例えば本実施の形態に係る関連コンディショニング方法を、プロセスモジュール１０Ａ，１０Ｂで一連の処理を繰り返し行っている途中から採用した場合を挙げることができる。つまり、関連コンディショニングを適用する以前に、プロセスモジュール１０Ａでは、第１の積算値と設定値Ｎ１により通常のコンディショニングが実施され、それとは独立して、プロセスモジュール１０Ｂでは、第２の積算値と設定値Ｎ４によって通常のコンディショニングが実施されていた場合である。また、プロセスモジュール１０Ａにおいて第１の成膜処理が行われている間に何らかの異常が発生し、プロセスモジュール１０Ａにおいて処理された基板Ｗが、プロセスモジュール１０Ｂに搬送されない場合を挙げることもできる。この場合、プロセスモジュール１０Ｂの連続処理枚数は、プロセスモジュール１０Ａの連続処理枚数よりも少なくなる。その結果、プロセスモジュール１０Ａのコンディショニングが実行される際には、プロセスモジュール１０Ｂの連続処理枚数は５００枚よりも少なくなる。例えば、プロセスモジュール１０Ａのコンディショニングが実行される際のプロセスモジュール１０Ｂの連続処理枚数が４７５枚の場合、連続処理枚数が設定値Ｎ２よりも少ないことから、制御部７０は、プロセスモジュール１０Ｂにおいて関連コンディショニングを実行させない。しかし、次にプロセスモジュール１０Ａのコンディショニングが実行されるまでの間に、プロセスモジュール１０Ｂの連続処理枚数は、この間に処理した基板Ｗの枚数（例えば、５００枚）が積算されて、設定値Ｎ２よりも多くなる（例えば、９７５枚）。そのため、次にプロセスモジュール１０Ａのコンディショニングが実行される際には、制御部７０は、プロセスモジュール１０Ｂにおいて関連コンディショニングを実行させる。
ここで、上記の設定値Ｎ２を、プロセスモジュール１０Ｂの設定値Ｎ４から、プロセスモジュール１０Ａの設定値Ｎ１を引いた枚数と等しくすることが好ましい理由について説明する。
制御部７０がプロセスモジュール１０Ｂのコンディショニング（以下、１回目のコンディショニングと言う。）を行わないと判定した場合、プロセスモジュール１０Ａの次のコンディショニング（以下、２回目のコンディショニングと言う。）が行われるまでの間に、プロセスモジュール１０Ｂの連続処理枚数が、プロセスモジュール１０Ｂの設定値Ｎ４を超過しないようにする必要がある。プロセスモジュール１０Ａのコンディショニングが実行される前に、プロセスモジュール１０Ｂの設定値Ｎ４を超えると、プロセスモジュール１０Ａのコンディショニングとは独立してプロセスモジュール１０Ｂの通常のコンディショニングが実施されてしまう。プロセスモジュール１０Ｂのコンディショニングの間は、プロセスモジュール１０Ａで処理した基板をプロセスモジュール１０Ｂで処理できないため、プロセスモジュール１０Ａもアイドル状態になり、スループットが低下する。
制御部７０がプロセスモジュール１０Ｂのコンディショニングを行わないと判定した時点のプロセスモジュール１０Ｂの連続処理枚数は、当然、設定値Ｎ２よりも少ない。ここで、この時点での連続処理枚数を記号ｎＢ１で表すと、連続処理枚数ｎＢ１と設定値Ｎ２との関係は、下記の式（１）で表される。
ｎＢ１＜Ｎ２ …（１）
また、この時点から２回目のコンディショニングが行われるまでの間に、プロセスモジュール１０Ｂが処理する基板Ｗの枚数は、プロセスモジュール１０Ａの設定値Ｎ１以下になる。ここで、２回目のコンディショニングが行われる時点でのプロセスモジュール１０Ｂの連続処理枚数を記号ｎＢ２で表す。設定値Ｎ１及び連続処理枚数ｎＢ１，ｎＢ２の関係から、下記の式（２）が得られる。
ｎＢ２≦ｎＢ１＋Ｎ１
ｎＢ１≧ｎＢ２−Ｎ１ …（２）
式（１），（２）から、下記の式（３）が得られる。
ｎＢ２−Ｎ１≦ｎＢ１＜Ｎ２ …（３）
ここで、設定値Ｎ２は、プロセスモジュール１０Ｂの設定値Ｎ４から、プロセスモジュール１０Ａの設定値Ｎ１を引いた枚数と等しいものと仮定する。設定値Ｎ２と設定値Ｎ１，Ｎ４との関係は、下記の式（４）で表される。
Ｎ２＝Ｎ４−Ｎ１ …（４）
式（３）に、式（４）を代入すると、下記の式（５）が得られる。
ｎＢ２−Ｎ１≦ｎＢ１＜Ｎ４−Ｎ１
ｎＢ２≦ｎＢ１＋Ｎ１＜Ｎ４ …（５）
式（５）から理解されるように、設定値Ｎ２を、プロセスモジュール１０Ｂの設定値Ｎ４からプロセスモジュール１０Ａの設定値Ｎ１を引いた枚数と等しくすると、連続処理枚数ｎＢ２を、最大処理枚数Ｎ４よりも小さくすることができる。連続処理枚数ｎＢ２が設定値Ｎ２以上の場合には、制御部７０は、プロセスモジュール１０Ｂのコンディショニングを行うと判定する。また、連続処理枚数ｎＢ２が設定値Ｎ２未満の場合には、制御部７０は、再び、プロセスモジュール１０Ｂのコンディショニングを行わないと判定する。この場合、式（１）ないし（５）を参照した上記の説明と同じ理由によって、プロセスモジュール１０Ａの３回目のコンディショニングが行われる時点でのプロセスモジュール１０Ｂの連続処理枚数は、設定値Ｎ４よりも小さくなる。
このように、設定値Ｎ２を、プロセスモジュール１０Ｂの設定値Ｎ４から、プロセスモジュール１０Ａの設定値Ｎ１を引いた枚数と等しくすることにより、プロセスモジュール１０Ｂの連続処理枚数が、プロセスモジュール１０Ｂの設定値Ｎ４を超過することを防止することができる。これにより、プロセスモジュール１０Ｂにおいてコンディショニングが実行されるときに、プロセスモジュール１０Ａのコンディショニングが実行されないことがなくなり、基板処理装置１におけるスループットを向上させることができる。
なお、式（１）ないし（５）を参照した上記の説明は、設定値Ｎ１の代りに、設定値Ｎ１よりも少ない任意の枚数を用いた場合にも当てはまる。従って、上記の説明は、プロセスモジュール１０Ａの連続処理枚数が、プロセスモジュール１０Ａの設定値Ｎ１よりも小さい場合についても当てはまる。
次に、本実施の形態に係る基板処理装置１及びコンディショニング方法の効果について説明する。本実施の形態に係る基板処理装置１は、それぞれ、基板Ｗに対して所定の処理が行われるプロセスモジュール１０Ａ，１０Ｂ，１０Ｃ，１０Ｄと、プロセスモジュール１０Ａ，１０Ｂ，１０Ｃ，１０Ｄの動作を制御する制御部７０と、を備えている。プロセスモジュール１０Ａ，１０Ｂは、組み合わされて基板Ｗに対して一連の工程が行われるものである。プロセスモジュール１０Ｃ，１０Ｄは、組み合わされて基板Ｗに対して一連の工程が行われるものである。ところで、プロセスモジュール１０Ｂにおいてコンディショニングが行われている間、プロセスモジュール１０Ａでは、プロセスモジュール１０Ｂに基板Ｗを搬送することができないため、次の基板Ｗに対して第１の成膜処理を行うことができなくなる。従って、仮に、一連の工程の組をなすプロセスモジュール１０Ａとプロセスモジュール１０Ｂのコンディショニングが、全く無関係に実行されるとすれば、プロセスモジュール１０Ａのスループットは、プロセスモジュール１０Ａのコンディショニングに起因する時間に加えて、プロセスモジュール１０Ｂのコンディショニングに起因する時間の分だけ低下する。
そこで、本実施の形態の関連コンディショニングでは、プロセスモジュール１０Ｂと一連の工程の組をなすプロセスモジュール１０Ａのコンディショニングが開始され、一連の工程が中断された場合に、プロセスモジュール１０Ｂのコンディショニングを行うか否かの判定を行うこととした。そのため、本実施の形態によれば、プロセスモジュール１０Ｂにおいてコンディショニングが行われる期間を、プロセスモジュール１０Ａにおいてコンディショニングが行われる期間に合わせることが可能になる。すなわち、関連コンディショニングでは、プロセスモジュール１０Ａとプロセスモジュール１０Ｂのコンディショニングの期間を重複させることが可能になるため、プロセスモジュール１０Ａにおいてコンディショニングが行われている間に、プロセスモジュール１０Ｂのコンディショニングを実行することが可能になる。その結果、プロセスモジュール１０Ａにおいて、第１の積算値が設定値Ｎ１に達するまで、プロセスモジュール１０Ｂのコンディショニングによって中断されることなく、一連の工程による基板Ｗの処理を連続して行うことができる。これにより、プロセスモジュール１０Ａ及び１０Ｂのスループットを向上させることができる。このように、本実施の形態によれば、プロセスモジュール１０Ａ及び１０Ｂのスループットを向上させることによって、基板処理装置１のスループットを向上させることが可能になる。
また、本実施の形態では、プロセスモジュール１０Ｂのコンディショニングを行うか否かの判定は、プロセスモジュール１０Ｂにおける基板Ｗの処理に伴って積算され、且つプロセスモジュール１０Ｂのコンディショニングを行うことによって０になる第２の積算値を用いて行われる。具体的には、プロセスモジュール１０Ｂのコンディショニングは、上記の第２の積算値が予め決められた設定値Ｎ２以上の場合に行われる。従って、プロセスモジュール１０Ｂの処理枚数が少なく、処理室３０内がコンディショニングの必要がない清浄な状態である場合には、関連コンディショニングは実行されない。これにより、比較的高価なクリーニングガスの使用量を抑制することができる。
また、本実施の形態では、上記の第２の積算値は、プロセスモジュール１０Ｂにおいて処理された基板Ｗの枚数の積算値であり、プロセスモジュール１０Ｂのコンディショニングを行うか否かの判定は、第２の積算値と設定値Ｎ２を用いて行われる。ここで、設定値Ｎ２は、プロセスモジュール１０Ｂにおいてコンディショニングを行わずに処理される基板Ｗの枚数である設定値Ｎ４から、プロセスモジュール１０Ａにおいてコンディショニングを行わずに処理される基板Ｗの枚数である設定値Ｎ１を引いた値と等しくすることが好ましい。これにより、本実施の形態によれば、式（１）ないし（５）を参照して説明した理由によって、プロセスモジュール１０Ｂにおいてコンディショニングを行わずに処理される基板Ｗの枚数（連続処理枚数）が、プロセスモジュール１０Ｂの設定値Ｎ４を超過すること（つまり、プロセスモジュール１０Ｂで独立して通常のコンディショニングが実行されること）を防止することができる。
また、本実施の形態では、プロセスモジュール１０Ａのコンディショニングに要する時間である第１のコンディショニング時間Ｐｃ１は、プロセスモジュール１０Ｂのコンディショニングに要する時間である第２のコンディショニング時間Ｐｃ２よりも長い。そのため、本実施の形態によれば、プロセスモジュール１０Ａにおいてコンディショニングが行われている間に、プロセスモジュール１０Ｂのコンディショニングを実行することによって、プロセスモジュール１０Ａのコンディショニングが完了するまでの間に、プロセスモジュール１０Ｂのコンディショニングを完了させることが可能になる。これにより、本実施の形態によれば、プロセスモジュール１０Ｂのみのコンディショニングに起因するアイドル時間を実質的に０にすることが可能になる。
また、本実施の形態では、プロセスモジュール１０Ｂのコンディショニングは、少なくとも、プロセスモジュール１０Ａのコンディショニングが開始された時点から、第３の積算値が設定値Ｎ３を超過した時点以降に実行される。設定値Ｎ３を第１のコンディショニング時間Ｐｃ１から第２のコンディショニング時間Ｐｃ２を引いた時間と同じか、それよりも短く、若しくは長く設定することによって、プロセスモジュール１０Ｂのコンディショニングをプロセスモジュール１０Ａのコンディショニングの終了とほぼ同時か、あるいはその前後の所望の時点で終了させることができる。このように、本実施の形態によれば、上記のプロセスモジュール１０Ｂのコンディショニングに起因するスループットの低下を０にすることができる。また、好ましくはプロセスモジュール１０Ａのコンディショニングが完了するタイミングと、プロセスモジュール１０Ｂの関連コンディショニングが完了するタイミングとを合わせることができる。従って、プロセスモジュール１０Ａ及び１０Ｂを、次に行われる第１の成膜処理と第２の成膜処理に滞りなく移行させることが可能になり、スループットの低下を防ぐことができる。
なお、上述のプロセスモジュール１０Ａ，１０Ｂについての説明は、プロセスモジュール１０Ｃ，１０Ｄにも当てはまる。
また、本実施の形態では、プロセスモジュール１０Ｃ，１０Ｄにおける一連の工程は、プロセスモジュール１０Ａ，１０Ｂにおける一連の工程と同じである。そのため、本実施の形態によれば、プロセスモジュール１０Ａ，１０Ｂのコンディショニングが行われている間に、プロセスモジュール１０Ｃ，１０Ｄによって、基板Ｗに対して一連の工程を行うことができる。これにより、本実施の形態によれば、基板処理装置１のスループットを向上させることができる。
次に、比較例のコンディショニング方法と比較しながら、本実施の形態に係るコンディショニング方法の効果について更に詳しく説明する。図８は、比較例におけるプロセスモジュール１０Ａ，１０Ｂでの処理の流れを模式的に示す説明図である。図８において、（ａ）は、プロセスモジュール１０Ａの処理の流れを示している。図８において、（ｂ）は、プロセスモジュール１０Ｂの処理の流れを示している。符号９１ａ，９１ｂ１，９１ｂ２は、プロセスモジュール１０Ａにおいて第１の成膜処理が行われている期間を示している。符号９２ａ，９２ｂは、プロセスモジュール１０Ａのコンディショニングが行われている期間を示している。符号９３ａ１，９３ａ２，９３ｂ１は、プロセスモジュール１０Ｂにおいて第２の成膜処理が行われている期間を示している。符号９４ａは、プロセスモジュール１０Ｂのコンディショニングが行われている期間を示している。図８において、第１及び第２の成膜処理、ならびにコンディショニングが行われていない期間は、プロセスモジュール１０Ａまたはプロセスモジュール１０Ｂがアイドル状態（待機状態）となっている期間である。
比較例では、プロセスモジュール１０Ａのコンディショニングは、プロセスモジュール１０Ａの連続処理枚数が、プロセスモジュール１０Ａの設定値Ｎ１（例えば、５００枚）に到達した場合に行われる。また、プロセスモジュール１０Ｂのコンディショニングは、プロセスモジュール１０Ｂの連続処理枚数が、プロセスモジュール１０Ｂの設定値Ｎ４（例えば、１０００枚）に到達した場合にのみ行われる（通常のコンディショニング）。
プロセスモジュール１０Ａの連続処理枚数が設定値Ｎ１に到達した時点で、プロセスモジュール１０Ｂの連続処理枚数が設定値Ｎ４以下（例えば、９７５枚）の場合、図８に示したように、プロセスモジュール１０Ａではコンディショニング（符号９２ａ）が開始され、プロセスモジュール１０Ｂでは第２の成膜処理（符号９３ａ１）が停止する。プロセスモジュール１０Ａがコンディショニングされている間、プロセスモジュール１０Ｂはアイドル状態になる。プロセスモジュール１０Ａのコンディショニングが完了した後、プロセスモジュール１０Ａでは次のサイクルの第１の成膜処理（符号９１ｂ１）が開始され、プロセスモジュール１０Ｂでは第２の成膜処理（符号９３ａ２）が再開される。
次に、プロセスモジュール１０Ｂの連続処理枚数が設定値Ｎ４に到達した時点では、プロセスモジュール１０Ａの連続処理枚数が設定値Ｎ１以下（例えば、２５枚）の場合であっても、プロセスモジュール１０Ａでは第１の成膜処理（符号９１ｂ１）が停止し、プロセスモジュール１０Ｂではコンディショニング（符号９４ａ）が開始される。プロセスモジュール１０Ｂがコンディショニングされている間、プロセスモジュール１０Ａはアイドル状態になる。プロセスモジュール１０Ｂのコンディショニングが完了した後、プロセスモジュール１０Ａでは第１の成膜処理（符号９１ｂ２）が再開され、プロセスモジュール１０Ｂでは次のサイクルの第２の成膜処理（符号９３ｂ１）が開始される。次に、プロセスモジュール１０Ａの連続処理枚数が設定値Ｎ１に到達した時点で、プロセスモジュール１０Ｂの連続処理枚数が設定値Ｎ４以下（例えば、４７５枚）の場合、プロセスモジュール１０Ａではコンディショニング（符号９２ｂ）が開始され、プロセスモジュール１０Ｂでは第２の成膜処理（符号９３ｂ１）が停止する。
このように、比較例のコンディショニング方法では、プロセスモジュール１０Ｂのコンディショニングの期間をプロセスモジュール１０Ａのコンディショニングの期間に合わせることができない。そのため、比較例のコンディショニング方法では、プロセスモジュール１０Ａがコンディショニングされている間、プロセスモジュール１０Ｂはアイドル状態になり、プロセスモジュール１０Ｂがコンディショニングされている間、プロセスモジュール１０Ａはアイドル状態になる。その結果、スループットが低下する。
これに対し、本実施の形態では、図６を参照して説明したように、プロセスモジュール１０Ａがコンディショニングされている間に、プロセスモジュール１０Ｂのコンディショニングも実行される。その結果、本実施の形態によれば、比較例のコンディショニング方法に比べて、プロセスモジュール１０Ａおよびプロセスモジュール１０Ｂのスループットを向上させることができる。
なお、本発明は、上記実施の形態に限定されず、種々の変更が可能である。例えば、実施の形態では、基板処理装置１が４つのプロセスモジュール１０を備えた場合について説明したが、プロセスモジュール１０の数は２以上であればよい。また、基板Ｗに対する一連の工程は、３つ以上のプロセスモジュール１０を組み合わせて行われるものであってもよい。また、プロセスモジュール１０Ｃ，１０Ｄにおける一連の工程は、プロセスモジュール１０Ａ，１０Ｂにおける一連の工程とは異なっていてもよい。
また、実施の形態では、基板Ｗに対する一連の工程がプロセスモジュール１０Ａ，１０Ｂの順に行われる場合について説明したが、基板Ｗに対する一連の工程は、プロセスモジュール１０Ｂ，１０Ａの順に行われるものであってもよい。また、基板Ｗに対する一連の工程は、成膜処理以外の処理を含むものであってもよい。
また、本発明は、図１に示した構成の基板処理装置１に限らず、種々の構成の基板処理装置に適用することができる。また、基板処理装置１で処理対象とする基板Ｗとしては、半導体デバイス製造用の基板に限らず、例えばフラットパネルディスプレイ製造用のガラス基板、太陽電池パネル製造用の基板等でもよい。
１…基板処理装置、１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ…プロセスモジュール、１１…第１の搬送室、１２Ａ，１２Ｂ…ロードロック室、１４…第２の搬送室、２１…第１の搬送装置、２５…第２の搬送装置、３０…処理室、４０…排気室、５１…排気装置、５５…サセプタ、６１…シャワーヘッド、６３…ガス供給源、６６…高周波電源

Claims (14)

  1. 基板に対して所定の処理が行われる複数の処理室を備えた基板処理装置において、前記処理室の内部をコンディショニングする方法であって、
    前記複数の処理室は、組み合わされて基板に対して一連の工程が行われる第１及び第２の処理室を含み、
    前記第１の処理室では、基板の処理に関連して設定される第１の積算値が設定値Ｎ１に達した場合にコンディショニングが実行され、
    前記第１の処理室のコンディショニングの開始により前記一連の工程が中断されたときに、前記第２の処理室は待機状態となり、かつ、少なくとも、前記第２の処理室において基板の処理に関連して設定される第２の積算値が設定値Ｎ２以上であることを条件に、前記第２の処理室において第３の積算値のカウントを開始し、該第３の積算値が設定値Ｎ３を超えた場合に前記第２の処理室のコンディショニングが実行されることを特徴とするコンディショニング方法。
  2. 前記一連の工程は、前記第１の処理室において基板に対して所定の処理が行われる工程と、前記第２の処理室において、前記第１の処理室において所定の処理が行われた基板に対して、前記第１の処理室とは異なる処理が行われる工程とを含み、
    前記第１の積算値は、前記第１の処理室における基板の処理に伴って積算され、且つ前記第１の処理室のコンディショニングを行うことによって０になる値であり、
    前記第２の積算値は、前記第２の処理室における基板の処理に伴って積算され、且つ前記第２の処理室のコンディショニングを行うことによって０になる値であり、
    前記第２の処理室は、前記第２の積算値が設定値Ｎ４に達した場合に、前記第１の処理室とは独立してコンディショニングが実行されるように設定されており、かつ、前記設定値Ｎ４は、前記設定値Ｎ１よりも大きい値である請求項１に記載のコンディショニング方法。
  3. 前記第１の積算値は、前記第１の処理室において前回のコンディショニング終了後に処理を行った基板の積算枚数であり、
    前記第２の積算値は、前記第２の処理室において前回のコンディショニング終了後に処理を行った基板の積算枚数である請求項２に記載のコンディショニング方法。
  4. 前記設定値Ｎ２は、前記設定値Ｎ４から前記設定値Ｎ１を引いた値と等しい請求項３に記載のコンディショニング方法。
  5. 前記第３の積算値は、前記第２の処理室の待機状態における経過時間である請求項１から４のいずれか１項に記載のコンディショニング方法。
  6. 前記第１の処理室のコンディショニングに要する時間は、前記第２の処理室のコンディショニングに要する時間よりも長いことを特徴とする請求項１ないし５のいずれか１項に記載のコンディショニング方法。
  7. 前記設定値Ｎ３は、前記第１の処理室のコンディショニングに要する時間から、前記第２の処理室のコンディショニングに要する時間を引いた時間と同じか、それより短い請求項６に記載のコンディショニング方法。
  8. 前記設定値Ｎ３は、前記第１の処理室のコンディショニングに要する時間から、前記第２の処理室のコンディショニングに要する時間を引いた時間よりも、前記第１の処理室において行われる１枚の基板に対する所定の処理に要する時間の分だけ長い請求項６に記載のコンディショニング方法。
  9. 前記第３の積算値のカウントを開始する前に、少なくとも前記第２の積算値を前記設定値Ｎ２と比較して前記第２の処理室のコンディショニングを行うか否かを判定する請求項１から８のいずれか１項に記載のコンディショニング方法。
  10. 前記第３の積算値が設定値Ｎ３を超えたか否かによって、前記第２の処理室のコンディショニングを行うか否かを判定する請求項１から８のいずれか１項に記載のコンディショニング方法。
  11. 前記コンディショニングは、前記処理室内の付着物を除去するクリーニングと、前記処理室内に薄膜を堆積させるプリコートと、の少なくともいずれか一方を含む処理である請求項１から１０のいずれか１項に記載のコンディショニング方法。
  12. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、
    前記制御プログラムは、基板に対して所定の処理が行われる複数の処理室を備えた基板処理装置において、前記処理室の内部をコンディショニングするコンディショニング方法を行うように、コンピュータに前記基板処理装置を制御させるものであり、
    前記複数の処理室は、組み合わされて基板に対して一連の工程が行われる第１及び第２の処理室を含み、前記第１の処理室は、基板の処理に関連して設定される第１の積算値が設定値Ｎ１に達した場合にコンディショニングが実行されるように設定されており、
    前記コンディショニング方法は、
    前記第１の処理室のコンディショニングの開始により前記一連の工程が中断されたときに、前記第２の処理室を待機状態にするステップと、
    少なくとも、前記第２の処理室において基板の処理に関連して設定される第２の積算値が設定値Ｎ２以上であるか否かを判定するステップと、
    前記第２の積算値が設定値Ｎ２以上である場合に、前記第２の処理室において、第３の積算値のカウントを開始するステップと、
    前記第２の処理室について、前記第３の積算値が設定値Ｎ３を超えた場合にコンディショニングを実行するステップと、
    を備えていることを特徴とするコンピュータ読み取り可能な記憶媒体。
  13. 基板に対して所定の処理が行われる複数の処理室と、
    前記複数の処理室における動作を制御する制御部とを備え、
    処理室の内部が周期的にコンディショニングされる基板処理装置であって、
    前記複数の処理室は、組み合わされて基板に対して一連の工程が行われる第１及び第２の処理室を含み、
    前記制御部は、前記第１の処理室において、基板の処理に関連して設定される第１の積算値が設定値Ｎ１に達した場合にコンディショニングを実行し、前記第１の処理室のコンディショニングの開始により前記一連の工程が中断されたときに、前記第２の処理室を待機状態とし、かつ、少なくとも、前記第２の処理室において基板の処理に関連して設定される第２の積算値が設定値Ｎ２以上であることを条件に、前記第２の処理室において第３の積算値のカウントを開始し、該第３の積算値が設定値Ｎ３を超えた場合に前記第２の処理室のコンディショニングを実行するように制御することを特徴とする基板処理装置。
  14. 前記複数の処理室は、更に、組み合わされて基板に対して一連の工程が行われる第３及び第４の処理室を含み、前記第３及び第４の処理室において、前記第１及び第２の処理室と同じ制御でコンディショニングを実行する請求項１３に記載の基板処理装置。
JP2011080074A 2011-03-31 2011-03-31 コンディショニング方法、コンピュータ読み取り可能な記憶媒体及び基板処理装置 Active JP5695956B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011080074A JP5695956B2 (ja) 2011-03-31 2011-03-31 コンディショニング方法、コンピュータ読み取り可能な記憶媒体及び基板処理装置
US13/433,509 US8980366B2 (en) 2011-03-31 2012-03-29 Conditioning method, computer readable storage medium and substrate processing apparatus
TW101111096A TWI573213B (zh) 2011-03-31 2012-03-29 Adjustment method, computer readable memory media and substrate processing device
CN201210091863.5A CN102732850B (zh) 2011-03-31 2012-03-30 调整方法和基板处理装置
KR1020120033414A KR101414427B1 (ko) 2011-03-31 2012-03-30 컨디셔닝 방법, 컴퓨터 판독 가능한 기억 매체 및 기판 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011080074A JP5695956B2 (ja) 2011-03-31 2011-03-31 コンディショニング方法、コンピュータ読み取り可能な記憶媒体及び基板処理装置

Publications (2)

Publication Number Publication Date
JP2012216630A true JP2012216630A (ja) 2012-11-08
JP5695956B2 JP5695956B2 (ja) 2015-04-08

Family

ID=46927596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011080074A Active JP5695956B2 (ja) 2011-03-31 2011-03-31 コンディショニング方法、コンピュータ読み取り可能な記憶媒体及び基板処理装置

Country Status (5)

Country Link
US (1) US8980366B2 (ja)
JP (1) JP5695956B2 (ja)
KR (1) KR101414427B1 (ja)
CN (1) CN102732850B (ja)
TW (1) TWI573213B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015035530A (ja) * 2013-08-09 2015-02-19 東京エレクトロン株式会社 基板処理システム
JP2018156994A (ja) * 2017-03-15 2018-10-04 東京エレクトロン株式会社 基板処理装置の制御装置及び基板処理表示方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103074598A (zh) * 2012-12-29 2013-05-01 光达光电设备科技（嘉兴）有限公司 化学气相沉积设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326731A (ja) * 1996-12-19 1998-12-08 Applied Materials Inc 全プロセス集積化用プロセスレシピと調整レシピのチャンバ間同期化
JP2002217076A (ja) * 2001-01-22 2002-08-02 Matsushita Electric Ind Co Ltd マルチチャンバ装置における生産管理方法
JP2003045766A (ja) * 2001-08-02 2003-02-14 Hitachi Kokusai Electric Inc 半導体製造装置及び半導体製造装置の保守判断方法
JP2003168637A (ja) * 2001-11-29 2003-06-13 Tokyo Electron Ltd 半導体ウエハ処理装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003221671A (ja) 2002-01-30 2003-08-08 Tokyo Electron Ltd ガス処理方法
US7247345B2 (en) * 2002-03-25 2007-07-24 Ulvac, Inc. Optical film thickness controlling method and apparatus, dielectric multilayer film and manufacturing apparatus thereof
KR101089841B1 (ko) * 2006-07-31 2011-12-05 도쿄엘렉트론가부시키가이샤 기판 처리 장치, 프로그램, 기억 매체 및 컨디셔닝 필요여부 결정 방법
KR101001309B1 (ko) 2008-11-16 2010-12-14 세메스 주식회사 공정챔버 클리닝 시스템 및 공정챔버 클리닝 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326731A (ja) * 1996-12-19 1998-12-08 Applied Materials Inc 全プロセス集積化用プロセスレシピと調整レシピのチャンバ間同期化
JP2002217076A (ja) * 2001-01-22 2002-08-02 Matsushita Electric Ind Co Ltd マルチチャンバ装置における生産管理方法
JP2003045766A (ja) * 2001-08-02 2003-02-14 Hitachi Kokusai Electric Inc 半導体製造装置及び半導体製造装置の保守判断方法
JP2003168637A (ja) * 2001-11-29 2003-06-13 Tokyo Electron Ltd 半導体ウエハ処理装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015035530A (ja) * 2013-08-09 2015-02-19 東京エレクトロン株式会社 基板処理システム
JP2018156994A (ja) * 2017-03-15 2018-10-04 東京エレクトロン株式会社 基板処理装置の制御装置及び基板処理表示方法
CN108630576A (zh) * 2017-03-15 2018-10-09 东京毅力科创株式会社 基板处理装置的控制装置和基板处理显示方法
US10928806B2 (en) 2017-03-15 2021-02-23 Tokyo Electron Limited Device for controlling substrate processing apparatus and method for displaying substrate processing

Also Published As

Publication number Publication date
US20120251704A1 (en) 2012-10-04
US8980366B2 (en) 2015-03-17
JP5695956B2 (ja) 2015-04-08
CN102732850B (zh) 2014-11-05
KR20120112251A (ko) 2012-10-11
CN102732850A (zh) 2012-10-17
KR101414427B1 (ko) 2014-07-01
TWI573213B (zh) 2017-03-01
TW201301424A (zh) 2013-01-01

Similar Documents

Publication Publication Date Title
JP6105436B2 (ja) 基板処理システム
US9312155B2 (en) High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
KR102170007B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법, 및 프로그램
US9766617B2 (en) Substrate processing apparatus
JP5695956B2 (ja) コンディショニング方法、コンピュータ読み取り可能な記憶媒体及び基板処理装置
JP6600081B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
TWI408767B (zh) A substrate processing apparatus, and a substrate processing apparatus
JP2003209058A (ja) 半導体製造装置
US20220262630A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
JP7191910B2 (ja) 基板処理システム、半導体装置の製造方法及びプログラム
JP4646941B2 (ja) 基板処理装置及びその処理室内の状態安定化方法
JP5997542B2 (ja) 真空処理装置及び真空処理方法
US11823877B2 (en) Substrate processing system, substrate processing method, and controller
JP6680895B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
US20230093324A1 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
JP2014135381A (ja) 基板処理装置および基板処理方法
JP2000306903A (ja) 基板処理装置
JP2010065305A (ja) スパッタリング装置及び半導体装置の製造方法
JP2001284334A (ja) 基板処理方法
JP2008311365A (ja) 基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150209

R150 Certificate of patent or registration of utility model

Ref document number: 5695956

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250