KR101414427B1 - 컨디셔닝 방법, 컴퓨터 판독 가능한 기억 매체 및 기판 처리 장치 - Google Patents

컨디셔닝 방법, 컴퓨터 판독 가능한 기억 매체 및 기판 처리 장치 Download PDF

Info

Publication number
KR101414427B1
KR101414427B1 KR1020120033414A KR20120033414A KR101414427B1 KR 101414427 B1 KR101414427 B1 KR 101414427B1 KR 1020120033414 A KR1020120033414 A KR 1020120033414A KR 20120033414 A KR20120033414 A KR 20120033414A KR 101414427 B1 KR101414427 B1 KR 101414427B1
Authority
KR
South Korea
Prior art keywords
conditioning
processing
substrate
process module
chamber
Prior art date
Application number
KR1020120033414A
Other languages
English (en)
Other versions
KR20120112251A (ko
Inventor
다카시 치노
요지로 아오키
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20120112251A publication Critical patent/KR20120112251A/ko
Application granted granted Critical
Publication of KR101414427B1 publication Critical patent/KR101414427B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명의 과제는 기판 처리 장치의 스루풋을 향상시키는 것이다.
본 발명에 따른 기판 처리 장치(1)는 조합되어 일련의 공정이 실행되는 프로세스 모듈(10A, 10B)과, 제어부(70)를 구비하고 있다. 프로세스 모듈(10A)의 컨디셔닝의 시작에 의해 상기 일련의 공정이 중단되었을 때에, 프로세스 모듈(10B)은 대기 상태로 되고, 또한, 적어도, 프로세스 모듈(10B)에 있어서 기판(W)의 처리에 관련해서 설정되는 제 2 적산값이 설정값 N2 이상인 것을 조건으로, 프로세스 모듈(10B)에 있어서 제 3 적산값의 카운트를 시작하고, 해당 제 3 적산값이 설정값 N3을 넘은 경우에 프로세스 모듈(10B)의 컨디셔닝이 실행된다.

Description

컨디셔닝 방법, 컴퓨터 판독 가능한 기억 매체 및 기판 처리 장치{CONDITIONING METHOD, COMPUTER READABLE STORAGE MEDIUM AND SUBSTRATE PROCESSING APPARATUS}
본 발명은 기판에 대해 소정의 처리가 실행되는 복수의 처리실의 내부의 컨디셔닝 방법, 이 방법에 이용하는 컴퓨터 판독 가능한 기억 매체 및 기판 처리 장치에 관한 것이다．
반도체 디바이스의 제조 과정에서는 피처리 기판인 반도체 웨이퍼에 대해, 성막이나 에칭 등의 소정의 처리가 실시된다. 또한, FPD(플랫 패널 디스플레이)의 제조 과정에서는 FPD용의 유리 기판에 대해, 성막이나 에칭 등의 소정의 처리가 실시된다. 이들 처리에는 기판에 대해 소정의 처리가 실행되는 복수의 처리실을 구비한 멀티 챔버 타입의 기판 처리 장치가 이용된다. 이 기판 처리 장치를 이용하는 것에 의해서, 기판에 대해, 일관된 분위기에서 복수의 처리를 실행하는 것이 가능하게 된다.
그런데, 반도체 디바이스나 FPD의 제조 과정에서는 기판 처리 장치에 있어서, 종류가 다른 복수의 공정이 연속해서 실행되는 경우가 있다. 일련의 공정은 조건이 다른 복수의 처리실을 조합하는 것에 의해서 실행하는 것이 가능하다. 예를 들면, 소정의 조건에서 기판에 대한 처리가 실행되는 처리실과, 이 처리실과는 다른 조건에서 기판에 대한 처리가 실행되는 것 다른 처리실을 조합하는 것에 의해서, 종류가 다른 2개의 공정을 연속해서 실행하는 것이 가능하다.
특허문헌 1에는 콘택트 홀내에 콘택트층으로서의 Ti막과, 배리어층으로서의 TiN막을 형성하는 기술이 기재되어 있다. 특허문헌 1에서는 이들 막을 형성하기 위해, 화학적 기상 성장법(CVD법)에 의해 Ti막을 성막하는 2개의 Ti 성막 장치와, CVD법에 의해 TiN막을 성막하는 2개의 TiN 성막 장치를 갖는 멀티 챔버 타입의 성막 시스템이 사용되고 있다. Ti막의 성막은 웨이퍼를 Ti 성막 장치에 반입해서 실행된다. TiN막의 성막은 Ti막을 성막 한 후의 웨이퍼를, 계속해서 TiN 성막 장치에 장입해서 실행된다.
일본국 특허공개공보 제2003-221671호
성막이나 에칭 등의 처리가 실행되는 처리실의 내벽이나 부품에는 처리가 반복될 때마다 반응 생성물이 부착되어 퇴적해 간다. 이러한 부착물은 박리되면 파티클로 되어 기판에 부착되고, 제품의 품질을 저하시키는 원인으로 된다.
상기의 부착물을 제거하기 위해서는 처리실의 내부를 클리닝할 필요가 있다. 성막 처리가 실행되는 처리실의 클리닝은 예를 들면, 처리실내의 온도를 소정의 온도로 유지한 후, 처리실내에 ClF3 가스, NF3 가스, Cl2 가스 등의 클리닝 가스를 공급하는 것에 의해서 실행된다. 또한, 클리닝을 실시한 후에는 후속 프로세스의 1개째의 웨이퍼와 2개째 이후의 웨이퍼에서 처리 조건을 동일하게 할 목적으로, 처리실내에 박막을 퇴적시키는 프리 코트 처리가 실행된다. 이러한 클리닝이나 프리 코트를 포함시키고, 처리실내의 환경을 정비하는 처리를 컨디셔닝이라 한다. 이러한 컨디셔닝을 정기적으로 실행하는 것에 의해서, 파티클의 발생을 방지할 수 있다. 컨디셔닝이 실행되는 주기는 성막 조건이나 에칭 조건에 의해서 변화한다.
복수의 처리실을 구비한 멀티 챔버 타입의 기판 처리 장치에서는 각 처리실에 있어서, 각각의 타이밍에서 컨디셔닝이 실행된다. 각 처리실에 있어서 컨디셔닝이 실행되는 타이밍은 반드시 일치하지 않는다. 특히, 성막 조건이 다른 복수의 처리실을 조합하는 것에 의해서, 종류가 다른 복수의 성막 공정을 연속해서 실행하는 경우에는 처리실마다 컨디셔닝이 실행되는 주기가 다르기 때문에, 각 처리실에 있어서 컨디셔닝이 실행되는 타이밍이 일치하지 않게 된다. 종류가 다른 복수의 성막 공정을 연속해서 실행하는 경우이고, 각 처리실에 있어서 컨디셔닝이 실행되는 타이밍이 일치하지 않는 경우에는 다음과 같은 문제가 발생한다. 이 경우, 우선, 성막 처리가 실행되는 처리실(이하, 앞의 처리실이라 함)에 있어서 컨디셔닝이 실행되고 있는 동안, 후에 성막 처리가 실행되는 처리실(이하, 후의 처리실이라 함)에서는 앞의 처리실로부터 기판이 반입되어 오지 않기 때문에, 기판의 성막 처리를 실행할 수 없게 된다. 또한, 후의 처리실에 있어서 컨디셔닝이 실행되고 있는 동안, 앞의 처리실에서는 후의 처리실에 기판을 반송할 수 없기 때문에, 다음의 기판의 성막 처리를 실행할 수 없게 된다.
이와 같이, 복수의 처리실 중, 어느 하나의 처리실에 있어서 컨디셔닝이 실행되고 있으면, 컨디셔닝이 실행되고 있는 처리실에 관계하는 다른 처리실에서는 기판의 성막 처리를 실행할 수 없게 된다. 그 때문에, 각 처리실의 스루풋(단위 시간내에 처리할 수 있는 기판의 개수)은 그 처리실에 있어서의 컨디셔닝에 필요한 시간에 가해서, 다른 처리실에 있어서의 컨디셔닝에 필요한 시간의 분만큼 저하한다. 그 결과, 기판 처리 장치 전체의 스루풋이 저하한다.
본 발명은 이러한 문제점을 감안해서 이루어진 것으로, 그 목적은 기판에 대해 소정의 처리가 실행되는 복수의 처리실을 구비한 기판 처리 장치에 있어서, 처리실의 내부를 주기적으로 컨디셔닝하는 방법으로서, 기판 처리 장치의 스루풋을 향상시킬 수 있도록 한 컨디셔닝 방법, 이 방법에 이용하는 컴퓨터 판독 가능한 기억 매체 및 기판 처리 장치를 제공하는 것에 있다.
본 발명의 컨디셔닝 방법은 기판에 대해 소정의 처리가 실행되는 복수의 처리실을 구비한 기판 처리 장치에 있어서, 상기 처리실의 내부를 컨디셔닝하는 방법이다. 본 발명의 컨디셔닝 방법에 있어서, 상기 복수의 처리실은 조합되어 기판에 대해 일련의 공정이 실행되는 제 1 및 제 2 처리실을 포함하고, 상기 제 1 처리실에서는 기판의 처리에 관련해서 설정되는 제 1 적산값이 설정값 N1에 도달한 경우에 컨디셔닝이 실행된다.
본 발명의 컨디셔닝 방법은 상기 제 1 처리실의 컨디셔닝의 시작에 의해 상기 일련의 공정이 중단되었을 때에, 상기 제 2 처리실은 대기 상태로 되고, 또한, 적어도 상기 제 2 처리실에 있어서 기판의 처리에 관련해서 설정되는 제 2 적산값이 설정값 N2 이상인 것을 조건으로, 상기 제 2 처리실에 있어서 제 3 적산값의 카운트를 시작하고, 해당 제 3 적산값이 설정값 N3을 넘은 경우에 상기 제 2 처리실의 컨디셔닝이 실행된다.
본 발명의 컨디셔닝 방법에 있어서, 상기 일련의 공정은 상기 제 1 처리실에 있어서 기판에 대해 소정의 처리가 실행되는 공정과, 상기 제 2 처리실에 있어서, 상기 제 1 처리실에 있어서 소정의 처리가 실행된 기판에 대해, 상기 제 1 처리실과는 다른 처리가 실행되는 공정을 포함하고, 상기 제 1 적산값은 상기 제 1 처리실에 있어서의 기판의 처리에 수반해서 적산되고, 또한 상기 제 1 처리실의 컨디셔닝을 실행하는 것에 의해서 0이 되는 값이고, 상기 제 2 적산값은 상기 제 2 처리실에 있어서의 기판의 처리에 수반해서 적산되고, 또한 상기 제 2 처리실의 컨디셔닝을 실행하는 것에 의해서 0이 되는 값이고, 상기 제 2 처리실은 상기 제 2 적산값이 설정값 N4에 도달한 경우에, 상기 제 1 처리실과는 독립적으로 컨디셔닝이 실행되도록 설정되어 있고, 또한, 상기 설정값 N4는 상기 설정값 N1보다 큰 값이어도 좋다.
본 발명의 컨디셔닝 방법에 있어서, 상기 제 1 적산값은 상기 제 1 처리실에 있어서 전회의 컨디셔닝 종료 후에 처리를 실행한 기판의 적산 개수이고, 상기 제 2 적산값은 상기 제 2 처리실에 있어서 전회의 컨디셔닝 종료 후에 처리를 실행한 기판의 적산 개수이어도 좋다.
본 발명의 컨디셔닝 방법에 있어서, 상기 설정값 N2는 상기 설정값 N4에서 상기 설정값 N1을 뺀 값과 동등해도 좋다.
본 발명의 컨디셔닝 방법에 있어서, 상기 제 3 적산값은 상기 제 2 처리실의 대기 상태에 있어서의 경과 시간이어도 좋다.
본 발명의 컨디셔닝 방법에 있어서, 상기 제 1 처리실의 컨디셔닝에 요하는 시간은 상기 제 2 처리실의 컨디셔닝에 요하는 시간보다 길어도 좋다.
본 발명의 컨디셔닝 방법에 있어서, 상기 설정값 N3은 상기 제 1 처리실의 컨디셔닝에 요하는 시간에서 상기 제 2 처리실의 컨디셔닝에 요하는 시간을 뺀 시간과 동일하거나, 그보다 짧아도 좋다. 또는 설정값 N3은 상기 제 1 처리실의 컨디셔닝에 요하는 시간에서 상기 제 2 처리실의 컨디셔닝에 요하는 시간을 뺀 시간보다, 상기 제 1 처리실에 있어서 실행되는 1개의 기판에 대한 소정의 처리에 요하는 시간분만큼 길어도 좋다.
본 발명의 컨디셔닝 방법은 상기 제 3 적산값의 카운트를 시작하기 전에, 적어도 상기 제 2 적산값을 상기 설정값 N2에 비해 상기 제 2 처리실의 컨디셔닝을 실행할지 실행하지 않을지를 판정해도 좋다. 또는 상기 제 3 적산값이 설정값 N3을 넘었는지의 여부에 의해서, 상기 제 2 처리실의 컨디셔닝을 실행할지 실행하지 않을지를 판정해도 좋다.
본 발명의 컨디셔닝 방법에 있어서, 상기 컨디셔닝은 상기 처리실내의 부착물을 제거하는 클리닝과, 상기 처리실내에 박막을 퇴적시키는 프리 코트의 적어도 어느 한쪽을 포함하는 처리이어도 좋다.
본 발명의 컴퓨터 판독 가능한 기억 매체는 컴퓨터상에서 동작하는 제어 프로그램이 기억된 것이다. 이 컴퓨터 판독 가능한 기억 매체에 있어서, 상기 제어 프로그램은 기판에 대해 소정의 처리가 실행되는 복수의 처리실을 구비한 기판 처리 장치에 있어서, 상기 처리실의 내부를 컨디셔닝하는 컨디셔닝 방법을 실행하도록, 컴퓨터에 상기 기판 처리 장치를 제어시키는 것이다.
본 발명의 컴퓨터 판독 가능한 기억 매체에 있어서, 상기 복수의 처리실은 조합되어 기판에 대해 일련의 공정이 실행되는 제 1 및 제 2 처리실을 포함하고, 상기 제 1 처리실은 기판의 처리에 관련해서 설정되는 제 1 적산값이 설정값 N1에 도달한 경우에 컨디셔닝이 실행되도록 설정되어 있다.
본 발명의 컴퓨터 판독 가능한 기억 매체에 있어서, 상기 컨디셔닝 방법은 상기 제 1 처리실의 컨디셔닝의 시작에 의해 상기 일련의 공정이 중단되었을 때에, 상기 제 2 처리실을 대기 상태로 하는 스텝과, 적어도, 상기 제 2 처리실에 있어서 기판의 처리에 관련해서 설정되는 제 2 적산값이 설정값 N2 이상인지 아닌지를 판정하는 스텝과, 상기 제 2 적산값이 설정값 N2 이상인 경우에, 상기 제 2 처리실에 있어서, 제 3 적산값의 카운트를 시작하는 스텝과, 상기 제 2 처리실에 대해, 상기 제 3 적산값이 설정값 N3을 넘은 경우에 컨디셔닝을 실행하는 스텝을 구비하고 있다.
본 발명의 기판 처리 장치는 기판에 대해 소정의 처리가 실행되는 복수의 처리실과, 상기 복수의 처리실에 있어서의 동작을 제어하는 제어부를 구비하고, 처리실의 내부가 주기적으로 컨디셔닝되는 기판 처리 장치로서, 상기 복수의 처리실은 조합되어 기판에 대해 일련의 공정이 실행되는 제 1 및 제 2 처리실을 포함하고, 상기 제어부는 상기 제 1 처리실에 있어서, 기판의 처리에 관련해서 설정되는 제 1 적산값이 설정값 N1에 도달한 경우에 컨디셔닝을 실행하고, 상기 제 1 처리실의 컨디셔닝의 시작에 의해 상기 일련의 공정이 중단되었을 때에, 상기 제 2 처리실을 대기 상태로 하고, 또한, 적어도, 상기 제 2 처리실에 있어서 기판의 처리에 관련해서 설정되는 제 2 적산값이 설정값 N2 이상인 것을 조건으로, 상기 제 2 처리실에 있어서 제 3 적산값의 카운트를 시작하고, 해당 제 3 적산값이 설정값 N3을 넘은 경우에 상기 제 2 처리실의 컨디셔닝을 실행하도록 제어하는 것을 특징으로 한다.
본 발명의 기판 처리 장치에 있어서, 상기 복수의 처리실은 조합되어 기판에 대해 일련의 공정이 실행되는 제 3 및 제 4 처리실을 더 포함하고, 상기 제 3 및 제 4 처리실에 있어서, 상기 제 1 및 제 2 처리실과 동일한 제어로 컨디셔닝을 실행해도 좋다.
본 발명의 컨디셔닝 방법, 컴퓨터 판독 가능한 기억 매체 또는 기판 처리 장치에서는 제 2 처리실의 컨디셔닝을 제 1 처리실의 컨디셔닝에 관련지어 실행할 수 있다. 그 때문에, 본 발명에 따르면, 제 2 처리실에 있어서 컨디셔닝이 실행되는 시간을 제 1 처리실에 있어서 컨디셔닝이 실행되는 시간에 맞추는 것이 가능하게 된다. 제 1 처리실에 있어서 컨디셔닝이 실행되고 있는 동안에, 제 2 처리실의 컨디셔닝을 실행하는 것에 의해서, 기판 처리의 스루풋을 향상시키는 것이 가능하게 된다.
도 1은 본 발명의 일 실시형태에 따른 기판 처리 장치의 개략의 구성을 나타내는 평면도.
도 2는 본 발명의 일 실시형태에 있어서의 프로세스 모듈의 구성을 나타내는 단면도.
도 3은 도 1의 기판 처리 장치의 제어부의 전체의 구성예를 나타내는 도면.
도 4는 도 1의 기판 처리 장치의 제어부의 일부분의 구성예를 나타내는 도면.
도 5는 본 발명의 일 실시형태에 따른 기판 처리 장치의 동작을 나타내는 설명도.
도 6은 본 발명의 일 실시형태에 있어서의 프로세스 모듈에서의 처리의 흐름을 모식적으로 나타내는 설명도.
도 7은 본 발명의 일 실시형태에 따른 컨디셔닝 방법을 포함하는 제어의 수순의 일예를 나타내는 흐름도.
도 8은 비교예의 프로세스 모듈의 처리의 흐름을 모식적으로 나타내는 설명도.
이하, 본 발명의 실시형태에 대해 도면을 참조해서 상세하게 설명한다. 우선, 도 1을 참조하여, 본 발명의 일 실시형태에 따른 기판 처리 장치의 구성에 대해 설명한다. 도 1은 본 실시형태에 따른 기판 처리 장치의 개략의 구성을 나타내는 평면도이다. 본 실시형태에 따른 기판 처리 장치(1)는 연속된 복수의 동작에 수반해서, 예를 들면 반도체 디바이스 제조용의 기판(W)에 대해, 성막 처리, 확산 처리, 에칭 처리 등의 소정의 처리를 실시하는 장치이다.
기판 처리 장치(1)는 기판(W)에 대해 소정의 처리가 실행되는 복수의 프로세스 모듈을 구비하고 있다. 본 실시형태에서는 기판 처리 장치(1)는 4개의 프로세스 모듈(10A, 10B, 10C, 10D)을 구비하고 있다. 프로세스 모듈(10A, 10B, 10C, 10D)은 각각, 그 내부 공간을 소정의 감압 분위기(진공 상태)로 유지할 수 있도록 구성된 처리실과, 각 처리실내에서 실행되는 처리를 위한 장치를 갖고 있다. 프로세스 모듈(10A, 10B, 10C, 10D)의 구성에 대해서는 후에 상세하게 설명한다.
기판 처리 장치(1)는 또한, 제 1 반송실(11)과, 2개의 로드록실(12A, 12B)을 구비하고 있다. 본 실시형태에서는 제 1 반송실(11)은 6개의 측면을 갖고 있다. 프로세스 모듈(10A, 10B, 10C, 10D)과 로드록실(12A, 12B)은 각각 제 1 반송실(11)의 각 측면에 인접하도록 배치되어 있다. 도 1에 나타낸 예에서는 프로세스 모듈(10A, 10B, 10C, 10D)과 로드록실(12A, 12B)은 제 1 반송실(11)을 둘러싸도록, 프로세스 모듈(10A, 10B, 10C, 10D) 및 로드록실(12B, 12A)의 순으로, 도 1에 있어서의 시계 방향으로 배열되도록 배치되어 있다. 제 1 반송실(11)은 프로세스 모듈(10A, 10B, 10C, 10D)의 각 처리실와 마찬가지로, 소정의 감압 분위기로 유지할 수 있도록 구성되어 있다.
로드록실(12A, 12B)은 그 내부공간을, 대기압 상태와 진공 상태로 전환되도록 구성되어 있다. 로드록실(12A)내에는 기판(W)를 탑재하는 기판 탑재대(13A)가 배비되어 있다. 로드록실(12B)내에는 기판(W)를 탑재하는 기판 탑재대(13B)가 배비되어 있다.
기판 처리 장치(1)는 또한, 게이트밸브(G1A, G1B, G1C, G1D, G2A, G2B)를 구비하고 있다. 게이트밸브(G1A)는 제 1 반송실(11)과 프로세스 모듈(10A)의 처리실의 사이에 배치되어 있다. 게이트밸브(G1B)는 제 1 반송실(11)과 프로세스 모듈(10B)의 처리실의 사이에 배치되어 있다. 게이트밸브(G1C)는 제 1 반송실(11)과 프로세스 모듈(10C)의 처리실의 사이에 배치되어 있다. 게이트밸브(G1D)는 제 1 반송실(11)과 프로세스 모듈(10D)의 처리실의 사이에 배치되어 있다. 게이트밸브(G2A)는 제 1 반송실(11)과 로드록실(12A)의 사이에 배치되어 있다. 게이트밸브(G2B)는 제 1 반송실(11)과 로드록실(12B)의 사이에 배치되어 있다.
게이트밸브(G1A∼G1D, G2A, G2B)는 모두, 인접하는 2개의 공간을 간막이하는 벽에 마련된 개구부를 개폐하는 기능을 갖고 있다. 게이트밸브(G1A∼G1D)는 닫힘 상태에서 프로세스 모듈(10A, 10B, 10C, 10D)의 각 처리실을 기밀하게 시일하는 동시에, 열림 상태에서 각 처리실과 제 1 반송실(11)의 사이에서 기판(W)의 이송을 가능하게 한다. 게이트밸브(G2A, G2B)는 닫힘 상태에서 제 1 반송실(11)의 기밀성을 유지하는 동시에, 열림 상태에서 제 1 반송실(11)과 로드록실(12A, 12B)의 사이에서 기판(W)의 이송을 가능하게 한다.
기판 처리 장치(1)는 또한, 제 2 반송실(14)을 구비하고 있다. 제 2 반송실(14)은 수평 방향의 단면이 1방향(도 1에 있어서의 좌우 방향)으로 긴 직사각형형상을 갖고, 제 1 반송실(11)과의 사이에 로드록실(12A, 12B)을 두도록 배치되어 있다. 제 2 반송실(14)의 1개의 측면은 로드록실(12A, 12B)에 인접하고 있다. 도시하지 않지만, 제 2 반송실(14)은 예를 들면 질소 가스나 청정 공기를 그 내부공간에 다운 플로로 공급하는 순환 설비를 갖고 있다.
기판 처리 장치(1)는 또한, 게이트밸브(G3A, G3B)를 구비하고 있다. 게이트밸브(G3A)는 로드록실(12A)과 제 2 반송실(14)의 사이에 배치되어 있다. 게이트밸브(G3B)는 로드록실(12B)과 제 2 반송실(14)의 사이에 배치되어 있다. 게이트밸브(G3A, G3B)는 모두, 인접하는 2개의 공간을 간막이하는 벽에 마련된 개구부를 개폐하는 기능을 갖고 있다. 게이트밸브(G3A, G3B)는 닫힘 상태에서 로드록실(12A, 12B)의 기밀성을 유지하는 동시에, 열림 상태에서 로드록실(12A, 12B)과 제 2 반송실(14)의 사이에서 기판(W)의 이송을 가능하게 한다.
기판 처리 장치(1)는 또한, 기판(W)의 위치맞춤을 실행하는 장치인 오리엔터(15)를 구비하고 있다. 오리엔터(15)는 제 2 반송실(14)의 긴쪽 방향의 한쪽의 단부에 연결되어 있다. 오리엔터(15)는 도시하지 않은 구동 모터에 의해서 회전되는 회전판(16)과, 이 회전판(16)의 외주 위치에 마련되고, 기판(W)의 둘레가장자리부를 검출하기 위한 광학 센서(17)를 갖고 있다.
기판 처리 장치(1)는 또한 복수의 로드 포트를 구비하고 있다. 도 1에 나타낸 예에서는 기판 처리 장치(1)는 3개의 로드 포트(18A, 18B, 18C)를 구비하고 있다. 로드 포트(18A, 18B, 18C)는 로드록실(12A, 12B)에 인접하는 측면과는 반대측의 제 2 반송실(14)의 측면에 인접하도록 배치되어 있다. 로드 포트(18A, 18B, 18C)에는 각각, 카세트 용기(19A, 19B, 19C)를 탑재할 수 있도록 되어 있다. 각 카세트 용기(19A, 19B, 19Ｃ)내에는 기판(W)를, 상하에 간격을 두고 다단에 배치할 수 있도록 되어 있다.
기판 처리 장치(1)는 또한, 제 1 반송실(11)내에 배치된 제 1 반송 장치(21)와, 제 2 반송실(14)내에 배치된 제 2 반송 장치(25)를 구비하고 있다. 제 1 반송 장치(21)는 프로세스 모듈(10A, 10B, 10C, 10D)의 각 처리실과 로드록실(12A, 12B)의 사이에서 기판(W)의 반송을 실행하기 위한 장치이다. 제 2 반송 장치(25)는 로드 포트(18A, 18B, 18C)의 각 카세트 용기(19A, 19B, 19C)와, 로드록실(12A, 12B)과, 오리엔터(15)의 사이에서 기판(W)의 반송을 실행하기 위한 장치이다.
제 1 반송 장치(21)는 베이스부(22)와, 이 베이스부(22)에 연결된 한 쌍의 반송 아암부(23a, 23b)와, 반송 아암부(23a)의 선단에 마련된 포크(24a)와, 반송 아암부(23b)의 선단에 마련된 포크(24b)를 갖고 있다. 반송 아암부(23a, 23b)는 각각, 베이스부(22)의 회전축을 중심으로 해서, 굴신 및 선회 가능하게 구성되어 있다. 포크(24a, 24b)는 기판(W)를 탑재해서 유지하는 유지 부재로서 기능한다. 제 1 반송 장치(21)는 포크(24a, 24b)에 기판(W)를 탑재한 상태에서, 기판(W)의 반송을 실행한다.
제 2 반송 장치(25)는 제 2 반송실(14)내에 배비된 가이드 레일(28)을 따라, 제 2 반송실(14)의 긴쪽 방향(도 1에 있어서의 좌우 방향)으로 이동 가능하게 구성되어 있다. 또한, 제 2 반송 장치(25)는 상하 2단에 배치된 한 쌍의 반송 아암부(26a, 26b)와, 반송 아암부(26a)의 선단에 마련된 포크(27a)와, 반송 아암부(26b)의 선단에 마련된 포크(27b)를 갖고 있다. 반송 아암부(26a, 26b)는 각각, 굴신 및 선회 가능하게 구성되어 있다. 포크(27a, 27b)는 기판(W)를 탑재해서 유지하는 유지 부재로서 기능한다. 제 2 반송 장치(25)는 포크(27a, 27b)에 기판(W)를 탑재한 상태에서, 기판(W)의 반송을 실행한다.
기판 처리 장치(1)는 또한, 기판 처리 장치(1)의 각 구성부가 접속되는 동시에, 각 구성부를 제어하는 제어부(70)를 구비하고 있다. 제어부(70)의 구성에 대해서는 후술한다.
다음에, 도 2를 참조하여, 프로세스 모듈(10A, 10B, 10C, 10D)의 구성에 대해 상세하게 설명한다. 도 2는 본 실시형태에 있어서의 프로세스 모듈의 구성을 나타내는 단면도이다. 프로세스 모듈(10A, 10B, 10C, 10D)에서는 기판(W)에 대해, 성막 처리, 확산 처리, 에칭 처리 등의 소정의 처리가 실행된다. 본 실시형태에서는 프로세스 모듈(10A, 10B, 10C, 10D) 중, 적어도 2개의 프로세스 모듈에서는 서로 다른 내용의 처리가 실행된다. 또한, 본 실시형태에서는 프로세스 모듈(10A, 10B, 10C, 10D)은 동일한 구조를 갖고 있다. 이하, 임의의 프로세스 모듈에 관해서는 ‘10’을 붙여 나타낸다.
프로세스 모듈(10)은 기판(W)에 대해 소정의 처리가 실행되는 처리실(30)과, 이 처리실(30)에 연결된 배기실(40)을 구비하고 있다. 프로세스 모듈(10A)의 처리실(30)은 본 발명에 있어서의 제 1 처리실에 대응한다. 프로세스 모듈(10B)의 처리실(30)은 본 발명에 있어서의 제 2 처리실에 대응한다. 프로세스 모듈(10C)의 처리실(30)은 본 발명에 있어서의 제 3 처리실에 대응한다. 프로세스 모듈(10D)의 처리실(30)은 본 발명에 있어서의 제 4 처리실에 대응한다.
처리실(30)은 판형상의 천장부(31) 및 바닥부(33)와, 천장부(31)와 바닥부(33)를 연결하는 측벽부(32)를 갖고 있다. 처리실(30)은 예를 들면, 대략 원통형상을 이루고 있다. 도시하지 않지만, 프로세스 모듈(10)의 측벽부(32)에는 제 1 반송실(11)(도 1 참조)과의 사이에서 기판(W)의 반입 반출을 실행하기 위한 반입출구가 형성되어 있다. 프로세스 모듈(10)의 처리실(30)과 제 1 반송실(11)의 사이에 배치된 게이트밸브(도 1 참조)를 열림 상태로 하는 것에 의해, 이 반입출구를 통과시켜, 기판(W)의 반입 반출이 가능하게 된다. 바닥부(33)의 중앙에는 개구부(33a)가 형성되어 있다. 배기실(40)은 개구부(33a)를 덮도록, 바닥부(33)에 연결되어 있다.
배기실(40)은 환상의 플랜지부(41)와, 판형상의 바닥부(43)와, 플랜지부(41)와 바닥부(43)를 연결하는 측벽부(42)를 갖고 있다. 플랜지부(41)는 처리실(30)의 바닥부(33)에 접합되어 있다. 측벽부(42)에는 배기 구멍(44)이 형성되어 있다.
처리실(30)과 배기실(40)은 그 내부공간을 소정의 감압 분위기(진공 상태)로 유지할 수 있도록 구성되어 있다. 처리실(30)과 배기실(40)의 접합 부분과, 처리실(30) 및 배기실(40)을 구성하는 각 부재의 접합 부분에는 접합 부분의 기밀성을 확보하기 위해, 시일 부재로서의 Ｏ링이 배비되어 있다. 도 2에 나타낸 예에서는 처리실(30)과 배기실(40)의 접합 부분, 즉 처리실(30)의 바닥부(33)와 배기실(40)의 플랜지부(41)의 접합 부분에는 환상의 Ｏ링(35)이 배비되어 있다. 또한, 처리실(30)의 천장부(31)와 측벽부(32)의 접합 부분에는 환상의 Ｏ링(36)이 배비되어 있다.
프로세스 모듈(10)은 또한, 처리실(30) 및 배기실(40)의 외부에 배치된 배기 장치(51)와, 배기 구멍(44)과 배기 장치(51)를 접속하는 배기관(52)과, 배기관(52)의 도중에 마련된 밸브(53)를 구비하고 있다. 밸브(53)는 닫힘 상태에서 처리실(30) 및 배기실(40)의 기밀성을 유지하는 동시에, 열림 상태에서 배기 장치(51)에 의한 처리실(30) 및 배기실(40)의 감압을 가능하게 한다. 처리실(30) 및 배기실(40)은 배기 장치(51)를 작동시키는 것에 의해서, 그 내부공간이 소정의 진공도까지 감압된다.
프로세스 모듈(10)은 또한, 처리실(30)내에 배치된 서셉터(55)와, 처리실(30)내 및 배기실(40)내에 있어서 서셉터(55)를 지지하는 지지 부재(56)를 구비하고 있다. 서셉터(55)는 기판(W)를 수평으로 지지하는 기판 탑재대이다. 서셉터(55)는 기판(W)가 탑재되는 기판 탑재면 (S)와, 그 반대측의 하면을 갖고 있다. 서셉터(55)의 하면의 중앙부에는 지지 부재(56)의 일단부가 고정되어 있다. 지지 부재(56)의 타단부는 배기실(40)의 바닥부(43)에 고정되어 있다.
도시하지 않지만, 서셉터(55)는 기판 탑재면 (S)에 대해 돌출 함몰 가능하게 마련된 복수의 지지 핀을 갖고 있다. 복수의 지지 핀은 임의의 승강 기구에 의해 상하로 변위되고, 상승 위치에 있어서, 제 1 반송 장치(21)와의 사이에서 기판(W)의 수수를 실행할 수 있도록 구성되어 있다.
프로세스 모듈(10)은 또한, 히터(57)와, 히터 전원(58)과, 열전쌍(도 2에서는 TC로 함)(59)을 구비하고 있다. 히터(57)와 열전쌍(59)의 측온(測溫) 부분(59a)은 서셉터(55)에 매설되어 있다. 히터 전원(58)은 처리실(30) 및 배기실(40)의 외부에 배치되어 있다. 히터(57)는 예를 들면, 지지 부재(56)의 내부를 지나는 배선을 거쳐 히터 전원(58)에 접속되어 있다. 히터 전원(58)은 히터(57)에 대해, 서셉터(55)에 탑재된 기판(W)를 소정의 온도로 가열하기 위한 전기적 출력을 공급한다. 서셉터(55)의 온도는 열전쌍(59)에 의해서 계측된다.
프로세스 모듈(10)은 또한, 처리실(30)의 천장부(31)에 마련된 샤워헤드(61)를 구비하고 있다. 샤워헤드(61)는 그 내부에 형성된 가스 확산 공간(61a)과, 가스 확산 공간(61a)으로부터 서셉터(55)를 향해 관통하도록 형성된 복수의 가스 토출 구멍(61b)을 갖고 있다.
프로세스 모듈(10)은 또한, 샤워헤드(61)에 있어서의 복수의 가스 토출 구멍(61b)과는 반대측에 마련되고, 가스 확산 공간(61a)에 연통하는 가스 도입관(62)과, 처리실(30) 및 배기실(40)의 외부에 배치된 가스 공급원(63)과, 가스 도입관(62)과 가스 공급원(63)을 접속하는 가스 배관(64)과, 가스 배관(64)의 도중에 마련된 MFC(매스플로 컨트롤러)(65) 및 도시하지 않은 밸브를 구비하고 있다. 가스 공급원(63)은 샤워헤드(61)에 대해, 성막 처리에 이용되는 성막 원료 가스, 처리실(30)내 및 배기실(40)내를 클리닝하기 위한 클리닝 가스, 처리실(30)내 및 배기실(40)내의 분위기를 치환하기 위한 퍼지 가스 등을 공급한다. 이들 가스는 가스 배관(64) 및 가스 도입관(62)을 거쳐서 가스 확산 공간(61a)에 공급되고, 복수의 가스 토출 구멍(61b)으로부터 처리실(30)내에 토출된다.
프로세스 모듈(10)은 또한, 처리실(30) 및 배기실(40)의 외부에 배치된 고주파 전원(66)과, 샤워헤드(61)와 고주파 전원(66)을 접속하는 배선(67)과, 배선(67)의 도중에 마련된 정합기(68)를 구비하고 있다. 고주파 전원(66)은 샤워헤드(61)에 대해, 처리실(30)내에 공급된 성막 원료 가스를 플라즈마화하기 위한 고주파 전력을 공급한다.
이상과 같은 구성의 프로세스 모듈(10)에서는 기판(W)의 표면에 대해, 예를 들면 화학적 기상 성장법(이하, CVD법이라 함)에 의해서, Ti막, TiN막 등의 소정의 박막을 성막하는 것이 가능하다. 여기서, 박막의 성막 방법의 일예에 대해 설명한다. 이 방법에서는 우선, 처리실(30)내 및 배기실(40)내를 진공 상태로 한다. 다음에, 서셉터(55)에 기판(W)를 탑재한다. 다음에, 히터(57)에 의해서 기판(W)를 가열한다. 다음에, 샤워헤드(61)(가스 토출 구멍(61b))로부터 기판(W)를 향해 원료 가스를 공급한다. 이와 같이 해서, 기판(W)의 표면에 박막이 형성된다. 또, 성막 반응을 촉진하기 위해, 고주파 전원(66)으로부터 샤워헤드(61)에 대해 고주파 전력을 공급해도 좋다. 이 경우, 샤워헤드(61)를 거쳐서 처리실(30)내에 공급된 원료 가스를 플라즈마화해서 성막하는 것이 가능하게 된다.
도 3 및 도 4는 기판 처리 장치(1)에 있어서의 제어 계통의 개략 구성을 나타내고 있다. 기판 처리 장치(1)에 있어서의 전체의 제어나, 처리실로서의 프로세스 모듈(10)을 구성하는 각 구성부 즉 엔드 디바이스(201)의 제어는 제어부(70)에 의해서 실행된다. 여기서, 엔드 디바이스(201)로서는 예를 들면 도 2에 나타낸 프로세스 모듈(10)에 있어서의 히터 전원(58), MFC(65), 고주파 전원(66), 배기 장치(51) 등을 들 수 있다.
도 3에 나타낸 바와 같이, 제어부(70)는 주요한 구성으로서, 프로세스 모듈(10)에 대응해서 마련된 개별의 제어부인 4개의 MC(모듈 컨트롤러)(401A, 401B, 401C, 401D)(이하, 모듈 컨트롤러를 「MC(401)」로 하는 경우가 있음)와, 기판 처리 장치(1) 전체를 제어하는 통괄 제어부인 EC(장치 컨트롤러; Equipment Controller)(301)와, EC(301)에 접속된 유저 인터페이스(501)를 구비하고 있다. 또, MC(401)는 프로세스 모듈(10) 뿐만 아니라, 예를 들면, 로드록실(12A, 12B) 등에도 배비하는 것이 가능하고, 이들도 EC(301)하에서 통괄되지만, 여기서는 도시 및 설명을 생략한다.
EC(301)와 각 MC(401)는 시스템내 LAN(Local Area Network)(503)에 의해 접속되어 있다. 시스템내 LAN(503)은 스위칭 허브(HUB)(505)를 갖고 있다. 이 스위칭 허브(505)는 EC(301)로부터의 제어 신호에 따라 EC(301)의 접속지로서의 MC(401)의 전환을 실행한다.
EC(301)는 각 MC(401)을 통괄해서 기판 처리 장치(1) 전체의 동작을 제어하는 통괄 제어부이다. EC(301)는 각 MC(401)을 제어한다. EC(301)는 CPU(중앙 연산 장치)(303)와, 휘발성 메모리로서의 RAM(305)과, 기억부로서의 하드 디스크 장치(HDD)(307)를 갖고 있다. 또, 기억부로서는 하드 디스크 장치(307)에 한정되지 않고, 다른 불휘발성 메모리를 이용할 수도 있다.
또한, EC(301)는 LAN(601)을 거쳐서 기판 처리 장치(1)가 설치되어 있는 공장 전체의 제조 공정을 관리하는 MES(Manufacturing Execution System)로서의 호스트 컴퓨터(603)에 접속되어 있다. 호스트 컴퓨터(603)는 제어부(70)와 연휴해서 공장에 있어서의 각종 공정에 관한 실시간 정보를 기간 업무 시스템(도시 생략)에 피드백하는 동시에, 공장 전체의 부하 등을 고려해서 공정에 관한 판단을 실행한다.
또한, EC(301)에는 유저 인터페이스(501)도 접속되어 있다. 유저 인터페이스(501)는 공정 관리자가 기판 처리 장치(1)를 관리하기 위해 커맨드의 입력 조작 등을 실행하는 키보드나, 기판 처리 장치(1)의 가동 상황을 가시화해서 표시하는 디스플레이, EC(301)에 명령을 실행하는 메커니컬 스위치 등을 갖고 있다.
EC(301)는 컴퓨터 판독 가능한 기억 매체(이하, 단지 기억 매체라 함)(507)에 대해 정보를 기록하고, 또 기억 매체(507)로부터 정보를 판독할 수 있도록 되어 있다. 상기의 제어 프로그램 및 레시피는 예를 들면, 기억 매체(507)에 저장된 상태의 것을 기억부로서의 하드 디스크 장치(307)에 인스톨하는 것에 의해서 이용하는 것이 가능하게 된다. 기억 매체(507)로서는 예를 들면, CD-ROM, 하드 디스크, 플렉시블 디스크, 플래시 메모리, DVD 등을 사용할 수 있다. 또한, 상기의 레시피는 다른 장치로부터, 예를 들면 전용 회선을 거쳐서 수시로 전송시켜 온라인에서 이용하는 것도 가능하다.
EC(301)에서는 유저 인터페이스(501)에 있어서 유저 등에 의해서 지정된 기판(W)의 처리 방법에 관한 레시피를 포함하는 프로그램(소프트웨어)을 CPU(303)가 하드 디스크 장치(307)나 기억 매체(507)로부터 읽어낸다. 그리고, EC(301)로부터 각 MC(401)에 그 프로그램을 송신하는 것에 의해, 프로세스 모듈(10A∼10D)에서의 처리를 제어할 수 있도록 구성되어 있다.
MC(401)는 각 프로세스 모듈(10A∼10D)의 동작을 제어하는 개별의 제어부로서 마련되어 있다. MC(401A)는 프로세스 모듈(10A)을, MC(401B)는 프로세스 모듈(10B)을, MC(401C)는 프로세스 모듈(10C)을, MC(401D)는 프로세스 모듈(10D)을, 각각 개별적으로 제어한다.
MC(401)는 예를 들면 도 4에 나타낸 바와 같이, CPU(403)와, RAM 등의 휘발성 메모리부(405A)와, 불휘발성 메모리부(405B)와, 카운터부(407)와, I/O 제어부(409)와, 스위치부(SW)(410)를 갖고 있다. MC(401)의 불휘발성 메모리부(405B)는 예를 들면 SRAM, MRAM, EEPROM, 플래시 메모리 등의 불휘발성 메모리에 의해 구성되어 있다. 불휘발성 메모리부(405B)에는 각 프로세스 모듈(10A∼10D)에 있어서의 각종 이력 정보, 예를 들면 처리한 기판(W)의 수, 가스 공급원(63)으로부터의 각 처리 가스마다의 누계의 공급량 등이 보존된다.
카운터부(407)는 후술하는 바와 같이, 각 프로세스 모듈(10)의 엔드 디바이스(201)를 대기 상태로 유지한 채, 제 3 적산값으로서의 시간의 경과를 카운트한다.
MC(401)의 I/O 제어부(409)는 후술하는 I/O 모듈(413)에 각종 제어 신호를 송출하거나, I/O 모듈(413)로부터 각 엔드 디바이스(201)에 관한 스테이터스 정보 등의 신호를 수취한다.
MC(401)에 의한 각 엔드 디바이스(201)의 제어는 I/O(입출력) 모듈(413)을 거쳐서 실행된다. I/O 모듈(413)은 각 엔드 디바이스(201)에의 제어 신호 및 엔드 디바이스(201)로부터의 입력 신호의 전달을 실행한다. 각MC(401)는 네트워크(411)를 거쳐서 각각 I/O 모듈(413)에 접속되어 있다. 각 MC(401)에 접속되는 네트워크(411)는 예를 들면 채널 CH0, CH1, CH2와 같은 복수의 계통을 갖고 있다.
I/O 모듈(413)은 프로세스 모듈(10A∼10D)을 구성하는 각 엔드 디바이스(201)에 접속된 복수의 I/O 보드(415)(도 3에서는 4개만 도시)를 갖고 있다. I/O 모듈(413)에 있어서의 디지털 신호, 아날로그 신호 및 시리얼 신호의 입출력의 제어는 이들 I/O 보드(415)에 있어서 실행된다. 또, 도 3에서는 설명의 편의상, 일부의 엔드 디바이스(201)와 I/O 보드(415)의 접속만을 대표적으로 나타내고 있다.
I/O 보드(415)에 있어서 관리되는 입출력 정보는 디지털 인풋 정보 DI, 디지털 아웃풋 정보 DO, 아날로그 인풋 정보 AI, 아날로그 아웃풋 정보 AO의 4종을 포함하고 있다. 디지털 인풋 정보 DI는 제어 계통의 하위에 위치하는 각 엔드 디바이스(201)로부터 제어 계통의 상위에 위치하는 MC(401)에 인풋되는 디지털 정보에 관한 것이다．디지털 아웃풋 정보 DO는 제어 계통의 상위에 위치하는 MC(401)로부터 제어 계통의 하위에 위치하는 각 엔드 디바이스(201)에 아웃풋되는 디지털 정보에 관한 것이다．아날로그 인풋 정보 AI는 각 엔드 디바이스(201)로부터 MC(401)에 인풋되는 아날로그 정보에 관한 것이다．아날로그 아웃풋 정보 AO는 MC(401)로부터 각 엔드 디바이스(201)에 아웃풋되는 아날로그 정보에 관한 것이다．
디지털 인풋 정보 DI 및 아날로그 인풋 정보 AI에는 예를 들면 각 엔드 디바이스(201)의 스테이터스에 관한 정보가 포함되어 있다. 디지털 아웃풋 정보 DO 및 아날로그 아웃풋 정보 AO에는 예를 들면 각 엔드 디바이스(201)에의 설정 프로세스 조건 등에 관한 명령(커맨드)이 포함되어 있다. 또, 디지털 정보로서는 히터 전원(58)의 ON/OFF, MFC(65)의 밸브(도시하지 않음)의 개폐, 고주파 전원(66)의 ON/OFF, 배기 장치(51)의 ON/OFF나 배기 계통에 있어서의 밸브(도시하지 않음)의 개폐 등의 정보가 예시된다. 또한, 아날로그 정보로서는 히터(57)의 설정 온도, MFC(65)에 있어서의 설정 유량 등의 정보가 예시된다.
이상의 구성을 갖는 제어부(70)에서는 복수의 엔드 디바이스(201)에 접속된 I/O 보드(415)가 모듈화되어 I/O 모듈(413)을 구성하고 있다. 그리고, 이 I/O모듈(413)이 MC(401) 및 스위칭 허브(505)를 거쳐서 EC(301)에 접속되어 있다. 이와 같이, 복수의 엔드 디바이스(201)가 EC(301)에 직접 접속되는 일 없이, I/O 모듈(413) 및 MC(401)를 개재시켜 접속한 구성에 의해서, 제어 계통의 계층화가 실현되어 있다.
다음에, 도 5를 참조해서, 기판 처리 장치(1)의 동작에 대해 설명한다. 도 5는 기판 처리 장치(1)의 동작을 나타내는 설명도이다. 도 5에 있어서, ‘P1’, ‘P2’, ‘P3’, ‘P4’, ‘P5’, ‘P6’을 붙인 화살표는 기판(W)의 경로를 나타내고 있다. 본 실시형태에서는 기판(W)에 대한 일련의 공정은 프로세스 모듈(10A, 10B)을 조합하는 것에 의해서 실행된다. 또한, 기판(W)에 대한 일련의 공정은 프로세스 모듈(10C, 10D)을 조합하는 것에 의해서도 실행된다. 본 실시형태에서는 프로세스 모듈(10C, 10D)에 있어서의 일련의 공정은 프로세스 모듈(10A, 10B)에 있어서의 일련의 공정과 동일하다. 이하의 설명에서는 이들 일련의 공정을 대표하여, 프로세스 모듈(10A, 10B)에 있어서의 일련의 공정에 대해 설명한다. 또한, 기판(W)에 대한 일련의 공정으로서, 기판(W)의 표면에 대해, CVD법에 의해서, Ti막 및 TiN막을 연속해서 성막하는 공정을 예로 들어 설명한다.
기판(W)에 대한 일련의 공정은 프로세스 모듈(10A)에 있어서 기판(W)에 대해 Ti막을 성막하는 성막 처리(이하, 제 1 성막 처리라 함)가 실행되는 공정과, 프로세스 모듈(10B)에 있어서, 프로세스 모듈(10A)에 있어서 제 1 성막 처리가 실행된 후의 기판(W)에 대해 TiN막을 성막하는 성막 처리(이하, 제 2 성막 처리라 함)가 실행되는 공정을 포함하고 있다.
도 5에 예시한 바와 같이, 이 일련의 공정에서는 우선, 제 2 반송 장치(25)(도 1 참조)에 의해서, 카세트 용기(19A)로부터 1개의 기판(W)를 취출하고, 계속해서, 기판(W)를 오리엔터(15)에 반입한다(경로 P1). 다음에, 오리엔터(15)에 있어서, 기판(W)의 위치맞춤을 실행한다. 다음에, 제 2 반송 장치(25)에 의해서, 기판(W)를 오리엔터(15)로부터 반출하고, 계속해서, 기판(W)를 로드록실(12A)에 반입한다(경로 P2). 기판(W)는 기판 탑재대(13A)에 탑재된다.
다음에, 제 1 반송 장치(21)(도 1 참조)에 의해서, 기판 탑재대(13A)에 탑재된 기판(W)를 로드록실(12A)로부터 반출하고, 계속해서, 기판(W)를 프로세스 모듈(10A)의 처리실(30)에 반입한다(경로 P3). 기판(W)는 프로세스 모듈(10A)의 서셉터(55)에 탑재된다. 다음에, 프로세스 모듈(10A)에 있어서, 기판(W)에 대해 제 1 성막 처리를 실행한다.
다음에, 제 1 반송 장치(21)에 의해서, 기판(W)를 프로세스 모듈(10A)의 처리실(30)로부터 반출하고, 계속해서, 기판(W)를 프로세스 모듈(10B)의 처리실(30)에 반입한다(경로 P4). 기판(W)는 프로세스 모듈(10B)의 서셉터(55)에 탑재된다. 다음에, 프로세스 모듈(10B)에 있어서, 기판(W)에 대해 제 2 성막 처리를 실행한다.
다음에, 제 1 반송 장치(21)에 의해서, 기판(W)를 프로세스 모듈(10B)의 처리실(30)로부터 반출하고, 계속해서, 기판(W)를 로드록실(12A)에 반입한다(경로 P5). 기판(W)는 기판 탑재대(13A)에 탑재된다. 다음에, 제 2 반송 장치(25)에 의해서, 기판 탑재대(13A)에 탑재된 기판(W)를 로드록실(12A)로부터 반출하고, 계속해서, 기판(W)를 카세트 용기(19A)에 저장한다(경로 P6).
또, 프로세스 모듈(10C, 10D)에서는 프로세스 모듈(10A, 10B)에 있어서의 상기의 일련의 공정과 병행해서, 이 일련의 공정과 동일한 공정을 다른 기판(W)에 대해 실행하는 것이 가능하다.
다음에, 본 실시형태에 따른 컨디셔닝 방법에 대해 설명한다. 본 실시형태에 따른 컨디셔닝 방법은 프로세스 모듈(10)의 처리실(30)의 내부를, 간격을 두고(바람직하게는 소정의 주기마다) 반복 컨디셔닝하는 경우에, 프로세스 모듈(10A)의 컨디셔닝이 시작되고, 일련의 공정이 중단되었을 때에, 일련의 공정의 조를 이루는 프로세스 모듈(10B)에 대해 적절한 타이밍에서 컨디셔닝을 실행하는 방법(이하, 「관련 컨디셔닝」이라 하는 경우가 있음)이다. 여기서는 일련의 공정으로서, 프로세스 모듈(10A)에 있어서, 기판(W)에 대해 전술한 제 1 성막 처리가 실행되고, 프로세스 모듈(10B)에 있어서, 기판(W)에 대해 전술한 제 2 성막 처리가 실행되는 경우를 예로 들어 설명한다. 또, 프로세스 모듈(10A) 또는 프로세스 모듈(10B)에 있어서 각각, 임의의 컨디셔닝 후, 다음의 컨디셔닝까지의 사이에(컨디셔닝을 실행하지 않고) 처리한 기판(W)의 개수를 「연속 처리 개수」로 한다.
프로세스 모듈(10)의 클리닝은 성막 처리에 의해서, 처리실(30) 및 배기실(40)의 내벽이나, 처리실(30)내 및 배기실(40)내에 배치된 각 부재에 부착된 반응 생성물을 제거하기 위해 실행된다. 처리실(30) 및 배기실(40)의 내부의 클리닝은 예를 들면, 처리실(30)내 및 배기실(40)내의 온도를 소정의 온도로 유지한 후, 처리실(30)내 및 배기실(40)내에 대해, 샤워헤드(61)(가스 토출 구멍(61b))로부터 ClF3 가스 등의 클리닝 가스를 공급하는 것에 의해서 실행된다. 클리닝을 실시한 후에는 후속 프로세스의 1개째의 기판(W)와 2개째 이후의 기판(W)에서 처리 조건을 동일하게 할 목적으로, 처리실(30)내에 박막을 퇴적시키는 프리 코트가 실행된다. 프리 코트는 샤워헤드(61)(가스 토출 구멍(61b))로부터 성막 원료 가스를 공급하는 것에 의해서 실행된다. 이러한 클리닝과 프리 코트로 이루어지는 컨디셔닝은 복수개의 기판(W)를 처리한 후에, 간격을 두고 실행된다. 통상의 컨디셔닝은 기판(W)의 처리에 관련해서 설정되는 값, 예를 들면 기판(W)의 처리 개수, 처리 가스의 누계의 유량 등을 기준으로 그 간격이 설정되어 있다.
[적산값, 설정값]
여기서, 프로세스 모듈(10A, 10B)의 컨디셔닝에 관한 적산값과 설정값에 대해 설명한다. 본 실시형태에 있어서, 프로세스 모듈(10A, 10B)의 컨디셔닝에 관해, 제 1∼제 3 적산값과, 4개의 설정값 N1∼N4가 규정되어 있다. 제 1 적산값은 프로세스 모듈(10A)에 있어서, 기판(W)의 처리에 관련해서 설정되는 값이다. 제 2 적산값은 프로세스 모듈(10B)에 있어서, 기판(W)의 처리에 관련해서 설정되는 값이다. 본 실시형태에 있어서 「기판(W)의 처리에 관련해서 설정되는 값」으로서는 예를 들면, 기판(W)의 처리 개수, 복수의 기판(W)의 처리에 사용하는 가스의 누계 유량, 복수의 기판 Ｗ상에의 성막의 누계 막두께 등을 들 수 있다. 또, 일련의 공정이 에칭 처리를 포함하는 경우에는 「기판(W)의 처리에 관련해서 설정되는 값」으로서, 예를 들면 복수의 기판(W)에 대한 누계의 에칭량을 이용할 수도 있다. 본 실시형태에서는 제 1 적산값 및 제 2 적산값은 각각 전회의 컨디셔닝으로부터 연속해서 처리된 기판(W)의 개수에 의해서 규정된다. 예를 들면, 제 1 적산값은 프로세스 모듈(10A)에 있어서, 1개의 기판(W)를 처리할 때마다 적산되고, 또한 프로세스 모듈(10A)의 컨디셔닝을 실행하는 것에 의해서 0이 된다. 제 2 적산값은 프로세스 모듈(10B)에 있어서, 1개의 기판(W)를 처리할 때마다 적산되고, 또한 프로세스 모듈(10B)의 컨디셔닝을 실행하는 것에 의해서 0이 된다. 또, 제 1 적산값, 제 2 적산값에 관한 정보는 예를 들면 MC(401)의 불휘발성 메모리부(405B)에 보존되어 있다.
설정값 N1은 제 1 적산값에 대응하는 것이며, 기판(W)의 처리에 관련해서 설정되는 값이다. 프로세스 모듈(10A)에 있어서, 제 1 적산값이 설정값 N1에 도달한 경우에 컨디셔닝이 실행된다. 본 실시형태에 있어서, 설정값 N1은 프로세스 모듈(10A)에 있어서, 임의의 컨디셔닝과 다음의 컨디셔닝의 사이에 처리되는 기판(W)의 개수에 상당한다.
설정값 N2는 제 2 적산값에 대응하는 것이며, 기판(W)의 처리에 관련해서 설정되는 값이다. 설정값 N2는 프로세스 모듈(10A)의 컨디셔닝이 시작되고, 일련의 공정이 중단되었을 때에, 프로세스 모듈(10B)에 있어서, 적절한 타이밍에서 관련 컨디셔닝을 실행하기 위해 사용된다. 구체적으로는 제 2 적산값이 설정값 N2 이상인 것을 조건으로, 프로세스 모듈(10B)에 있어서 컨디셔닝을 실행하기 위한 예비 단계로서, 제 3 적산값의 카운트가 시작된다. 여기서, 설정값 N2가 설정값 N1과 동일한 값(Ｎ2=N1)이면, 프로세스 모듈(10A)의 컨디셔닝 주기와 프로세스 모듈(10B)의 컨디셔닝 주기가 대폭 어긋나는 일이 없다.
제 3 적산값은 프로세스 모듈(10B)에 있어서, 프로세스 모듈(10A)의 컨디셔닝이 시작되고, 일련의 공정이 중단되었을 때에, 프로세스 모듈(10B)이 아이들 상태(대기 상태)로 되어 있는 동안에 카운트되는 경과 시간의 적산값이다. 제 3 적산값의 카운트는 예를 들면 MC(401)의 카운터부(407)에 있어서 실행된다. 설정값 N3은 제 3 적산값에 대응하는 것이며, 경과 시간에 관한 값이다. 설정값 N3은 프로세스 모듈(10A)의 컨디셔닝이 시작되고, 일련의 공정이 중단되었을 때에, 프로세스 모듈(10B)에 있어서, 적절한 타이밍에서 관련 컨디셔닝을 실행하기 위해 사용된다. 제 3 적산값이 설정값 N3을 넘은 경우에 프로세스 모듈(10B)에 있어서 컨디셔닝이 실행된다.
설정값 N4는 제 2 적산값에 대응하는 것이며, 기판(W)의 처리에 관련해서 설정되는 값이다. 프로세스 모듈(10B)에 있어서, 제 2 적산값이 설정값 N4에 도달한 경우에, 프로세스 모듈(10A)의 컨디셔닝과는 독립적으로 컨디셔닝이 실행된다. 본 실시형태에 있어서, 설정값 N4는 프로세스 모듈(10B)에 있어서, 프로세스 모듈(10A)의 컨디셔닝과는 독립적으로 컨디셔닝을 실행하는 경우에, 임의의 컨디셔닝과 다음의 컨디셔닝의 사이에 처리되는 기판(W)의 개수에 상당한다.
상기와 같이, 본 실시형태에서는 프로세스 모듈(10A)의 컨디셔닝은 기판(W)의 처리에 관련해서 설정되는 제 1 적산값이 설정값 N1에 도달한 경우에 실행된다. 또한, 본 실시형태에서는 프로세스 모듈(10B)의 컨디셔닝은 2가지의 타입으로 구별되어 있다. 제 1 타입은 프로세스 모듈(10A)에 있어서의 컨디셔닝이 시작되고, 일련의 공정이 중단되었을 때에, 상기 제 2 및 제 3 적산값과 설정값 N3을 사용해서 적절한 타이밍에서 실행되는 관련 컨디셔닝이다. 제 2 타입은 상기 제 2 적산값 및 설정값 N4를 사용해서 실행되는 통상의 컨디셔닝이다. 또, 본 실시형태의 컨디셔닝 방법은 프로세스 모듈(10A)에 있어서, 컨디셔닝을 실행하지 않고 처리되는 기판(W)의 개수인 설정값 N1이, 프로세스 모듈(10B)에 있어서, 컨디셔닝을 실행하지 않고 처리되는 기판(W)의 개수인 설정값 N4보다도 작은(Ｎ1<N4) 경우에 바람직하게 적용된다. 예를 들면, 프로세스 모듈(10A)의 설정값 N1은 500개이며, 프로세스 모듈(10B)의 설정값 N4는 1000개인 경우를 들 수 있다.
또한, 본 실시형태에서는 설정값 N2로서, 프로세스 모듈(10B)의 설정값 N4에서, 프로세스 모듈(10A)의 설정값 N1을 뺀 값을 이용하는 것이 바람직하다. 상기 예에 따르면, 설정값 N2는 500개[N4(1000개)-N1(500개)]이다. 또, 설정값 N2를, 프로세스 모듈(10B)의 설정값 N4에서, 프로세스 모듈(10A)의 설정값 N1을 뺀 값과 동등하게 하는 이유에 대해서는 후술한다.
다음에, 프로세스 모듈(10B)에 있어서 관련 컨디셔닝을 실행할지 실행하지 않을지의 판정에 대해 구체적으로 설명한다. 여기서는 프로세스 모듈(10A)의 설정값 N1이 500개이고, 프로세스 모듈(10B)의 설정값 N4가 1000개인 경우에 대해 설명한다. 전술한 바와 같이, 프로세스 모듈(10B)에 있어서 관련 컨디셔닝을 실행할지 실행하지 않을지의 판정은 제어부(70)에 의해서 실행된다.
도 6은 프로세스 모듈(10A, 10B)의 처리의 흐름을 모식적으로 나타내는 설명도이다. 도 6에 있어서, (a)는 프로세스 모듈(10A)의 처리의 흐름을 나타내고 있다. 도 6에 있어서, (b)는 프로세스 모듈(10B)의 처리의 흐름을 나타내고 있다. ‘81a’, ‘81b’는 프로세스 모듈(10A)에 있어서, 복수의 기판(W)에 대해 반복해서 제 1 성막 처리가 실행되고 있는 기간을 나타내고 있다. ‘82a’, ‘82b’는 프로세스 모듈(10A)의 컨디셔닝이 실행되고 있는 기간을 나타내고 있다. ‘83a’, ‘83b’는 프로세스 모듈(10B)에 있어서, 복수의 기판(W)에 대해 반복해서 제 2 성막 처리가 실행되고 있는 기간을 나타내고 있다. ‘84a’, ‘84b’는 프로세스 모듈(10B)의 컨디셔닝이 실행되고 있는 기간을 나타내고 있다. 도 6에 있어서, 제 1 및 제 2 성막 처리와 컨디셔닝이 실행되고 있지 않은 기간은 프로세스 모듈(10A) 또는 프로세스 모듈(10B)이 아이들 상태(대기 상태)로 되어 있는 기간이다.
프로세스 모듈(10A)에 있어서, 1회의 컨디셔닝에 요하는 시간(이하, 「제 1 컨디셔닝 시간 Pc1」이라 함)은 제 1 성막 처리의 성막 조건 등에 따라 변화한다. 마찬가지로, 프로세스 모듈(10B)에 있어서, 1회의 컨디셔닝에 요하는 시간(이하,「제 2 컨디셔닝 시간 Pc2」이라 함)은 제 2 성막 처리의 성막 조건 등에 따라 변화한다. 제 1 성막 처리가 실행되는 프로세스 모듈(10A)에서는 제 1 컨디셔닝 시간 Pc1은 예를 들면 6.5시간으로 된다. 또한, 제 2 성막 처리가 실행되는 프로세스 모듈(10B)에서는 제 2 컨디셔닝 시간 Pc2는 예를 들면 3.5시간으로 된다.
이와 같이, 본 실시형태에서는 제 1 컨디셔닝 시간 Pc1은 제 2 컨디셔닝 시간 Pc2보다도 길어진다. 이 경우, 프로세스 모듈(10B)의 컨디셔닝은 적어도, 프로세스 모듈(10A)의 컨디셔닝이 시작되고 일련의 공정이 중단된 시점에서, 제 1 컨디셔닝 시간 Pc1에서 제 2 컨디셔닝 시간 Pc2를 뺀 시간(Pc1-Pc2)만큼 경과한 시점 T1부터 실행되는 것이 바람직하다. 상기의 예에서는 프로세스 모듈(10B)의 컨디셔닝은 적어도, 프로세스 모듈(10A)의 컨디셔닝이 시작된 시점에서 3시간만 경과한 시점에서 실행되는 것이 바람직하다. 그 결과, 프로세스 모듈(10A, 10B)의 컨디셔닝을 거의 동시에 완료시킬 수 있기 때문에, 컨디셔닝 후의 다음의 성막 처리로 지체없이 이행할 수 있다.
프로세스 모듈(10A)의 연속 처리 개수가, 예를 들면 설정값 N1에 도달한 시점에서, 도 6에 나타낸 바와 같이, 프로세스 모듈(10A)에서는 컨디셔닝(82a)이 시작된다. 제어부(70)는 프로세스 모듈(10A)의 컨디셔닝의 시작을 검지하면, 일련의 공정의 조를 이루는 다른 프로세스 모듈인 프로세스 모듈(10B)을 아이들 상태로 한다. 프로세스 모듈(10B)에서는 적어도 프로세스 모듈(10B)의 연속 처리 개수가 설정 개수(설정값 N2) 이상인 것을 조건으로, 아이들 상태가 소정의 시간(상기의 예에서는 3시간) 계속하면, 프로세스 모듈(10B)의 컨디셔닝(84a)이 시작된다. 프로세스 모듈(10A, 10B)의 컨디셔닝이 완료된 후, 프로세스 모듈(10A)에서는 다음의 사이클의 제 1 성막 처리(81b)가 시작되고, 대략 동기해서, 프로세스 모듈(10B)에서는 다음의 사이클의 제 2 성막 처리(83b)가 시작된다. 다음에, 프로세스 모듈(10A)의 연속 처리 개수가 설정값 N1에 도달한 시점에서, 프로세스 모듈(10A)에서는 컨디셔닝(82b)이 시작되고, 제어부(70)는 프로세스 모듈(10B)을 아이들 상태로 한다. 프로세스 모듈(10B)에서는 아이들 상태가 소정의 시간 계속된다. 이 소정의 시간이 경과한 후, 프로세스 모듈(10B)의 연속 처리 개수가 설정 개수(설정값 N2) 이상인 경우, 프로세스 모듈(10B)의 컨디셔닝(84b)이 시작된다.
프로세스 모듈(10B)에 있어서 관련 컨디셔닝이 실행되는 타이밍은 다음과 같이 해서, 제어부(70)에 의해서 결정된다. 도 7은 프로세스 모듈(10B)에 있어서 실행되는 관련 컨디셔닝을 포함하는 처리의 수순을 나타내는 흐름도이다.
전제로서, 상기 제 1 적산값과 설정값 N1을 이용하고, 프로세스 모듈(10A)의 컨디셔닝이 시작된다. 이 정보를 바탕으로, EC(301)는 프로세스 모듈(10A)과 조를 이루는 프로세스 모듈(10B)을 인식하고, 프로세스 모듈(10B)에 대해, 모듈의 스테이터스를 아이들 상태로 변경하도록 MC(401B)에 명령을 송출한다.
스텝 1에서는 MC(401B)는 EC(301)로부터의 명령을 받고, 프로세스 모듈(10B)을 아이들 상태로 한다(아이들 제어). 이 처리는 기판 처리 장치(1)에 있어서 기정의 설정으로 되어 있으며, 여기서는 상세를 생략한다.
다음에, 스텝2에서, MC(401B)는 관련 컨디셔닝을 실행하기 위한 조건(관련 컨디셔닝 실행 조건)을 만족시키고 있는지 아닌지를 판정한다. 여기서, 관련 컨디셔닝 실행 조건에는 적어도, 프로세스 모듈(10B)의 연속 처리 개수가 설정 개수(설정값 N2) 이상인지 아닌지의 판단이 포함되어 있다. 바람직한 형태에 있어서는 관련 컨디셔닝 실행 조건은 이하에 예시하는 항목 중, (1)을 필수로 해서 2개 이상을 포함하고, 더욱 바람직한 형태에서는 (1)∼(5)의 전부를 포함할 수 있다.
(1) 프로세스 모듈(10B)의 연속 처리 개수가 설정 개수(설정값 N2) 이상인 것.
(2) 프로세스 모듈(10B)이 아이들 상태인 것.
(3) 프로세스 모듈(10A)이 컨디셔닝 중인 것.
(4) 관련 컨디셔닝의 기능이 유효(ON)한 것.
(5) 프로세스 모듈(10B)의 처리실(30)내가 컨디셔닝을 필요로 하지 않는 상태(청정 상태)가 아닌 것. 여기서, 청정 상태로서는 예를 들면 기판(W)를 처리하기 전의 프리 코트가 완료된 상태를 들 수 있다.
상기 관련 컨디셔닝 실행 조건을 만족시킨 (Yes)의 경우, MC(401B)는 스텝3에서 프로세스 모듈(10B)의 컨디셔닝을 시작할 때까지의 경과 시간으로서 제 3 적산값의 카운트를 시작한다. 제 3 적산값의 카운트를 실행하는 것에 의해, 프로세스 모듈(10B)의 관련N 컨디셔닝의 시작 시점을 늦추고, 바람직하게는 프로세스 모듈(10A)의 컨디셔닝의 종료와, 프로세스 모듈(10B)의 컨디셔닝의 종료를 대략 동기시킬 수 있다. 따라서, 프로세스 모듈(10A 및 10B)에 있어서, 컨디셔닝 후의 성막 처리를 지체없이 시작시킬 수 있다. 또한, 프로세스 모듈(10A)의 컨디셔닝의 종료와, 프로세스 모듈(10B)의 컨디셔닝의 종료를 동기시키지 않는 경우에도, 제 3 적산값의 카운트(및 설정값 N3의 값)에 의해서, 프로세스 모듈(10B)에 있어서의 컨디셔닝의 시작 및 종료의 타이밍을 임의로 조절할 수 있기 때문에, 프로세스 모듈(10B)에 있어서의 컨디셔닝의 시간 관리를 적절하게 실행할 수 있다. 예를 들면, 프로세스 모듈(10B)에 있어서의 컨디셔닝의 종기(終期)를, 프로세스 모듈(10A)에서의 1개의 기판(W)의 처리에 요하는 시간의 분만큼 늦추는 것에 의해, 프로세스 모듈(10B)의 컨디셔닝이 종료하는 시간과, 프로세스 모듈(10A)에 있어서의 컨디셔닝 후의 1개째의 기판(W)에의 처리가 종료하는 시간을 맞출 수 있다. 또한, 먼저 컨디셔닝이 시작된 프로세스 모듈(10A)에서, 만일 에러가 발생하고, 컨디셔닝이 중단된 경우에, 제 3 적산값의 카운트가 멈추는 것에 의해, 프로세스 모듈(10B)에서 쓸데없는 컨디셔닝을 실행하지 않아도 된다고 하는 장점도 있다. 이 스텝3의 처리는 MC(401B)의 카운터부(407)에 있어서 실행된다. 또, 스텝3에 있어서, 이미 제 3 적산값의 카운트가 진행하고 있는 경우에는 그대로 카운트를 계속한다.
한편, 스텝2에서 관련 컨디셔닝 실행 조건을 만족시키고 있지 않은 (No)의 경우, 스텝6에서 MC(401B)는 프로세스 모듈(10B)의 아이들 상태를 계속시킨다. 이 경우, 제 3 적산값에 관한 카운터부(407)의 카운터(도시하지 않음)를 0(제로)으로 리세트한다. 상기 관련 컨디셔닝 조건(1)을 만족시키고 있지 않은 경우에는 프로세스 모듈(10B)은 예를 들면 전회의 컨디셔닝 실시 후의 기판(W)의 처리 개수가 적고, 컨디셔닝을 필요로 하지 않는 상태인 것으로 고려된다. 따라서, 이 단계에서는 관련 컨디셔닝을 실시하지 않는 것에 의해, 클리닝 가스나 소비 전력 등의 낭비를 줄일 수 있다.
다음에, 스텝4에서, MC(401B)는 경과 시간에 대응하는 제 3 적산값이 소정의 설정값 N3을 넘고 있는지 아닌지를 판정한다. 여기서, 설정값 N3은 상기와 같이 제 1 컨디셔닝 시간 Pc1과 제 2 컨디셔닝 시간 Pc2를 고려해서 임의의 시간으로 설정할 수 있지만, 제 1 컨디셔닝 시간 Pc1에서 제 2 컨디셔닝 시간 Pc2를 뺀 시간(Pc1-Pc2)과 동일하게 설정하는 것이 바람직하다[Ｎ3=(Pc1-Pc2)]. 이와 같이 설정값 N3을 정하는 것에 의해서, 프로세스 모듈(10A, 10B)의 컨디셔닝을 대략 동시에 종료시킬 수 있다. 또한, 설정값 N3을 제 1 컨디셔닝 시간 Pc1에서 제 2 컨디셔닝 시간 Pc2를 뺀 시간보다 짧게 설정하는 것에 의해서, 프로세스 모듈(10B)의 컨디셔닝을 프로세스 모듈(10A)의 컨디셔닝보다 먼저 완료시킬 수 있다. 또한, 반대로, 설정값 N3을 제 1 컨디셔닝 시간 Pc1에서 제 2 컨디셔닝 시간 Pc2를 뺀 시간보다, 프로세스 모듈(10A)에서의 1개의 기판(W)의 처리에 요하는 시간 분만큼 길게 설정함으로써, 프로세스 모듈(10B)의 컨디셔닝의 종료와, 프로세스 모듈(10A)에서의 컨디셔닝 후의 1개째의 기판(W)의 처리의 종료를 일치시킬 수도 있다.
스텝4에서 제 3 적산값이 설정값 N3을 넘은(Yes) 경우, 제어부(70)는 스텝5에서 프로세스 모듈(10B)에 있어서의 컨디셔닝을 실행시킨다(컨디셔닝 실행 제어). 이 스텝5의 처리는 기판 처리 장치(1)에 있어서 기정의 설정으로 되어 있고, 여기서는 상세를 생략하지만, 예를 들면 이하의 수순으로 실행할 수 있다. 우선, 제어부(70)의 MC(401B)는 프로세스 모듈(10B)의 컨디셔닝의 실행 요구를 EC(301)에 송출한다. 이것을 받아, EC(301)는 컨디셔닝 조건을 포함하는 레시피를 기억부로서의 하드 디스크 장치(307)로부터 읽어내고, 컨디셔닝 실행의 허가 명령과 함께 MC(401B)에 대해 송출한다. MC(401B)는 읽어내어진 레시피에 따라, 프로세스 모듈(10B)의 컨디셔닝을 실행한다. 이 시점이, 프로세스 모듈(10B)의 컨디셔닝이 실행되는 타이밍으로 된다. 한편, 스텝4에서 제 3 적산값이 설정값 N3을 넘고 있지 않은 (No)의 경우, 제 3 적산값이 설정값 N3을 넘을 때까지, 상기 스텝2∼스텝4가 반복된다.
본 실시형태의 컨디셔닝 방법에서는 컨디셔닝을 실행할지 실행하지 않을지의 최종적인 판정은 스텝2의 판단의 시점에서 실행해도 좋고, 스텝4의 판단의 시점에서 실행해도 좋다. 스텝2에서 컨디셔닝 실행 조건을 만족시킨(Yes) 것을, 컨디셔닝을 실행할지 실행하지 않을지의 최종적인 판정으로 하는 경우에는 스텝4에 있어서의 제 3 적산값이 설정값 N3을 넘었는지의 여부의 판단은 형식적인 것으로 위치지을 수 있다. 한편, 스텝4에서 제 3 적산값이 설정값 N3을 넘은(Yes) 것을, 컨디셔닝을 실행할지 실행하지 않을지의 최종적인 판정으로 하는 경우에는 스텝2의 컨디셔닝 실행 조건을 만족시켰는지의 여부의 판단은 예비적인 것으로 위치지을 수 있다.
여기서, 프로세스 모듈(10B)의 관련 컨디셔닝을 실행할지 실행하지 않을지의 기준으로 되는 설정값 N2가, 프로세스 모듈(10B)의 설정값 N4에서 프로세스 모듈(10A)의 설정값 N1을 뺀 개수, 즉 500개인 경우를 예로 들어, 이러한 컨디셔닝에 대해 더욱 구체적으로 설명한다.
관련 컨디셔닝의 기능이 유효로 되어 있는 상태에서는 처음에 프로세스 모듈(10A)의 컨디셔닝이 실행될 때에는 프로세스 모듈(10B)의 연속 처리 개수는 500개로 되고, 설정값 N2와 동등하기 때문에, 제어부(70)는 프로세스 모듈(10B)의 관련 컨디셔닝을 실행한다고 판정한다. 또한, 다음에 프로세스 모듈(10A)의 컨디셔닝이 실행될 때에는 재차, 프로세스 모듈(10B)의 연속 처리 개수는 500개로 되고, 설정값 N2와 동등하게 되기 때문에, 제어부(70)는 프로세스 모듈(10B)의 컨디셔닝을 실행한다고 판정한다. 이 예에서는 프로세스 모듈(10B)의 컨디셔닝은 프로세스 모듈(10A)의 컨디셔닝과 동일한 주기에서 실행된다.
상술한 예에서는 프로세스 모듈(10B)의 연속 처리 개수는 기본적으로는 프로세스 모듈(10A)의 연속 처리 개수와 일치한다. 그러나, 어떠한 원인에 의해서, 프로세스 모듈(10B)의 연속 처리 개수와 프로세스 모듈(10A)의 연속 처리 개수가 일치하지 않는 경우가 있다. 그 원인으로서는 예를 들면 본 실시형태에 따른 관련 컨디셔닝 방법을, 프로세스 모듈(10A, 10B)에서 일련의 처리를 반복 실행하고 있는 도중부터 채용한 경우를 들 수 있다. 즉, 관련 컨디셔닝을 적용하기 이전에, 프로세스 모듈(10A)에서는 제 1 적산값과 설정값 N1에 의해 통상의 컨디셔닝이 실시되고, 그와는 독립적으로, 프로세스 모듈(10B)에서는 제 2 적산값과 설정값 N4에 의해서 통상의 컨디셔닝이 실시되어 있던 경우이다. 또한, 프로세스 모듈(10A)에 있어서 제 1 성막 처리가 실행되고 있는 동안에 어떠한 이상이 발생하고, 프로세스 모듈(10A)에 있어서 처리된 기판(W)가, 프로세스 모듈(10B)에 반송되지 않는 경우를 들 수도 있다. 이 경우, 프로세스 모듈(10B)의 연속 처리 개수는 프로세스 모듈(10A)의 연속 처리 개수보다 적어진다. 그 결과, 프로세스 모듈(10A)의 컨디셔닝이 실행될 때에는 프로세스 모듈(10B)의 연속 처리 개수는 500개보다도 적어진다. 예를 들면, 프로세스 모듈(10A)의 컨디셔닝이 실행될 때의 프로세스 모듈(10B)의 연속 처리 개수가 475개인 경우, 연속 처리 개수가 설정값 N2보다도 적기 때문에, 제어부(70)는 프로세스 모듈(10B)에 있어서 관련 컨디셔닝을 실행시키지 않는다. 그러나, 다음의 프로세스 모듈(10A)의 컨디셔닝이 실행될 때까지의 동안에, 프로세스 모듈(10B)의 연속 처리 개수는 프로세스 모듈(10A)의 컨디셔닝과 다음의 프로세스 모듈(10A)의 컨디셔닝 동안에 처리한 기판(W)의 개수(예를 들면, 500개)가 적산되어, 설정값 N2보다도 많아진다(예를 들면, 975개). 그 때문에, 다음에 프로세스 모듈(10A)의 컨디셔닝이 실행될 때에는 제어부(70)는 프로세스 모듈(10B)에 있어서 관련 컨디셔닝을 실행시킨다.
여기서, 상기의 설정값 N2를, 프로세스 모듈(10B)의 설정값 N4에서 프로세스 모듈(10A)의 설정값 N1을 뺀 개수와 동등하게 하는 것이 바람직한 이유에 대해 설명한다.
제어부(70)가 프로세스 모듈(10B)의 컨디셔닝(이하, 1회째의 컨디셔닝이라 함)을 실행하지 않는다고 판정한 경우, 프로세스 모듈(10A)의 다음의 컨디셔닝(이하, 2회째의 컨디셔닝이라 함)이 실행될 때까지의 동안에, 프로세스 모듈(10B)의 연속 처리 개수가 프로세스 모듈(10B)의 설정값 N4를 초과하지 않도록 할 필요가 있다. 프로세스 모듈(10A)의 컨디셔닝이 실행되기 전에, 프로세스 모듈(10B)의 설정값 N4를 넘으면, 프로세스 모듈(10A)의 컨디셔닝과는 독립적으로 프로세스 모듈(10B)의 통상의 컨디셔닝이 실시되어 버린다. 프로세스 모듈(10B)의 컨디셔닝의 동안은 프로세스 모듈(10A)에서 처리한 기판을 프로세스 모듈(10B)에서 처리할 수 없기 때문에, 프로세스 모듈(10A)도 아이들 상태가 되고, 스루풋이 저하한다.
제어부(70)가 프로세스 모듈(10B)의 컨디셔닝을 실행하지 않는다고 판정한 시점의 프로세스 모듈(10B)의 연속 처리 개수는 당연, 설정값 N2보다 적다. 여기서, 이 시점에서의 연속 처리 개수를 ‘nB1’로 나타내면, 연속 처리 개수 nB1과 설정값 N2의 관계는 다음의 식(1)로 나타난다.
nB1<N2…(1)
또한, 이 시점에서 2회째의 컨디셔닝이 실행될 때까지의 동안에, 프로세스 모듈(10B)이 처리하는 기판(W)의 개수는 프로세스 모듈(10A)의 설정값 N1 이하가 된다. 여기서, 2회째의 컨디셔닝이 실행되는 시점에서의 프로세스 모듈(10B)의 연속 처리 개수를 ‘nB2’로 나타낸다. 설정값 N1 및 연속 처리 개수 nB1, nB2의 관계로부터, 다음의 식(2)가 얻어진다.
nB2≤nB1+N1
nB1≥nB2-N1…(2)
식 (1), (2)로부터, 하기의 식 (3)이 얻어진다.
nB2-N1≤nB1<N2…(3)
여기서, 설정값 N2는 프로세스 모듈(10B)의 설정값 N4에서 프로세스 모듈(10A)의 설정값 N1을 뺀 개수와 동등한 것으로 가정한다. 설정값 N2와 설정값 N1, N4의 관계는 다음의 식 (4)로 나타난다.
N2=N4-N1…(4)
식 (3)에 식 (4)를 대입하면, 다음의 식(5)가 얻어진다.
nB2-N1≤nB1<N4-N1
nB2≤nB1+N1<N4…(5)
식 (5)로부터 이해되는 바와 같이, 설정값 N2를, 프로세스 모듈(10B)의 설정값 N4에서 프로세스 모듈(10A)의 설정값 N1을 뺀 개수와 동등하게 하면, 연속 처리 개수 nB2를 최대 처리 개수 N4보다도 작게 할 수 있다. 연속 처리 개수 nB2가 설정값 N2 이상인 경우에는 제어부(70)는 프로세스 모듈(10B)의 컨디셔닝을 실행한다고 판정한다. 또한, 연속 처리 개수 nB2가 설정값 N2미만인 경우에는 제어부(70)는 재차, 프로세스 모듈(10B)의 컨디셔닝을 실행하지 않는다고 판정한다. 이 경우, 식 (1) 내지 (5)를 참조한 상기의 설명과 동일한 이유에 의해서, 프로세스 모듈(10A)의 3회째의 컨디셔닝이 실행되는 시점에서의 프로세스 모듈(10B)의 연속 처리 개수는 설정값 N4보다도 작아진다.
이와 같이, 설정값 N2를, 프로세스 모듈(10B)의 설정값 N4에서 프로세스 모듈(10A)의 설정값 N1을 뺀 개수와 동등하게 하는 것에 의해, 프로세스 모듈(10B)의 연속 처리 개수가 프로세스 모듈(10B)의 설정값 N4를 초과하는 것을 방지할 수 있다. 이에 따라, 프로세스 모듈(10B)에 있어서 컨디셔닝이 실행될 때에, 프로세스 모듈(10A)의 컨디셔닝이 실행되지 않는 일이 없어져, 기판 처리 장치(1)에 있어서의 스루풋을 향상시킬 수 있다.
또, 식 (1) 내지 (5)를 참조한 상기의 설명은 설정값 N1 대신에, 설정값 N1보다도 적은 임의의 개수를 이용한 경우에도 적용된다. 따라서, 상기의 설명은 프로세스 모듈(10A)의 연속 처리 개수가 프로세스 모듈(10A)의 설정값 N1보다도 작은 경우에 대해서도 적용된다.
다음에, 본 실시형태에 따른 기판 처리 장치(1) 및 컨디셔닝 방법의 효과에 대해 설명한다. 본 실시형태에 따른 기판 처리 장치(1)는 각각, 기판(W)에 대해 소정의 처리가 실행되는 프로세스 모듈(10A, 10B, 10C, 10D)과, 프로세스 모듈(10A, 10B, 10C, 10D)의 동작을 제어하는 제어부(70)를 구비하고 있다. 프로세스 모듈(10A, 10B)은 조합되어 기판(W)에 대해 일련의 공정이 실행되는 것이다. 프로세스 모듈(10C, 10D)은 조합되어 기판(W)에 대해 일련의 공정이 실행되는 것이다. 그런데, 프로세스 모듈(10B)에 있어서 컨디셔닝이 실행되고 있는 동안, 프로세스 모듈(10A)에서는 프로세스 모듈(10B)에 기판(W)를 반송할 수 없기 때문에, 다음의 기판(W)에 대해 제 1 성막 처리를 실행할 수 없게 된다. 따라서, 가령, 일련의 공정의 조를 이루는 프로세스 모듈(10A)과 프로세스 모듈(10B)의 컨디셔닝이 전혀 관계없이 실행된다고 하면, 프로세스 모듈(10A)의 스루풋은 프로세스 모듈(10A)의 컨디셔닝에 기인하는 시간에 더해서, 프로세스 모듈(10B)의 컨디셔닝에 기인하는 시간의 분만큼 저하한다.
따라서, 본 실시형태의 관련 컨디셔닝에서는 프로세스 모듈(10B)과 일련의 공정의 조를 이루는 프로세스 모듈(10A)의 컨디셔닝이 시작되고, 일련의 공정이 중단된 경우에, 프로세스 모듈(10B)의 컨디셔닝을 실행할지 실행하지 않을지의 판정을 실행하는 것이라 하였다. 그 때문에, 본 실시형태에 의하면, 프로세스 모듈(10B)에 있어서 컨디셔닝이 실행되는 기간을, 프로세스 모듈(10A)에 있어서 컨디셔닝이 실행되는 기간에 맞추는 것이 가능하게 된다. 즉, 관련 컨디셔닝에서는 프로세스 모듈(10A)과 프로세스 모듈(10B)의 컨디셔닝의 기간을 중복시키는 것이 가능하게 되기 때문에, 프로세스 모듈(10A)에 있어서 컨디셔닝이 실행되고 있는 동안에, 프로세스 모듈(10B)의 컨디셔닝을 실행하는 것이 가능하게 된다. 그 결과, 프로세스 모듈(10A)에 있어서, 제 1 적산값이 설정값 N1에 도달할 때까지, 프로세스 모듈(10B)의 컨디셔닝에 의해서 중단되는 일 없이, 일련의 공정에 의한 기판(W)의 처리를 연속해서 실행할 수 있다. 이에 따라, 프로세스 모듈(10A 및 10B)의 스루풋을 향상시킬 수 있다. 이와 같이, 본 실시형태에 의하면, 프로세스 모듈(10A 및 10B)의 스루풋을 향상시키는 것에 의해서, 기판 처리 장치(1)의 스루풋을 향상시키는 것이 가능하게 된다.
또한, 본 실시형태에서는 프로세스 모듈(10B)의 컨디셔닝을 실행할지 실행하지 않을지의 판정은 프로세스 모듈(10B)에 있어서의 기판(W)의 처리에 수반해서 적산되고, 또한 프로세스 모듈(10B)의 컨디셔닝을 실행하는 것에 의해서 0이 되는 제 2 적산값을 이용해서 실행된다. 구체적으로는 프로세스 모듈(10B)의 컨디셔닝은 상기의 제 2 적산값이 미리 결정된 설정값 N2 이상인 경우에 실행된다. 따라서, 프로세스 모듈(10B)의 처리 개수가 적고, 처리실(30)내가 컨디셔닝이 필요가 없는 청정한 상태인 경우에는 관련 컨디셔닝은 실행되지 않는다. 이에 따라, 비교적 고가의 클리닝 가스의 사용량을 억제할 수 있다.
또한, 본 실시형태에서는 상기의 제 2 적산값은 프로세스 모듈(10B)에 있어서 처리된 기판(W)의 개수의 적산값이며, 프로세스 모듈(10B)의 컨디셔닝을 실행할지 실행하지 않을지의 판정은 제 2 적산값과 설정값 N2를 이용해서 실행된다. 여기서, 설정값 N2는 프로세스 모듈(10B)에 있어서 컨디셔닝을 실행하지 않고 연속하여 처리가능한 기판(W)의 수인 설정값 N4에서, 프로세스 모듈(10A)에 있어서 컨디셔닝을 실행하지 않고 연속하여 처리가능한 기판(W)의 수인 설정값 N1을 뺀 값과 동등하게 하는 것이 바람직하다. 이에 따라, 본 실시형태에 의하면, 식 (1) 내지 (5)를 참조해서 설명한 이유에 의해서, 프로세스 모듈(10B)에 있어서 컨디셔닝을 실행하지 않고 처리되는 기판(W)의 개수(연속 처리 개수)가 프로세스 모듈(10B)의 설정값 N4를 초과하는 것(즉, 프로세스 모듈(10B)에서 독립적으로 통상의 컨디셔닝이 실행되는 것)을 방지할 수 있다.
또한, 본 실시형태에서는 프로세스 모듈(10A)의 컨디셔닝에 요하는 시간인 제 1 컨디셔닝 시간 Pc1은 프로세스 모듈(10B)의 컨디셔닝에 요하는 시간인 제 2 컨디셔닝 시간 Pc2보다 길다. 그 때문에, 본 실시형태에 의하면, 프로세스 모듈(10A)에 있어서 컨디셔닝이 실행되고 있는 동안에, 프로세스 모듈(10B)의 컨디셔닝을 실행하는 것에 의해서, 프로세스 모듈(10A)의 컨디셔닝이 완료될 때까지의 동안에, 프로세스 모듈(10B)의 컨디셔닝을 완료시키는 것이 가능하게 된다. 이에 따라, 본 실시형태에 의하면, 프로세스 모듈(10B)만으로 컨디셔닝이 실행되는 것에 기인하는 아이들 시간을 실질적으로 0으로 하는 것이 가능하게 된다.
또한, 본 실시형태에서는 프로세스 모듈(10B)의 컨디셔닝은 적어도, 프로세스 모듈(10A)의 컨디셔닝이 시작된 시점에서, 제 3 적산값이 설정값 N3을 초과한 시점 이후에 실행된다. 설정값 N3을 제 1 컨디셔닝 시간 Pc1에서 제 2 컨디셔닝 시간 Pc2를 뺀 시간과 동일하거나, 그보다도 짧거나 혹은 길게 설정하는 것에 의해서, 프로세스 모듈(10B)의 컨디셔닝을 프로세스 모듈(10A)의 컨디셔닝의 종료와 대략 동시, 또는 그 전후의 원하는 시점에서 종료시킬 수 있다. 이와 같이, 본 실시형태에 의하면, 상기의 프로세스 모듈(10B)의 컨디셔닝에 기인하는 스루풋의 저하를 0으로 할 수 있다. 또한, 바람직하게는 프로세스 모듈(10A)의 컨디셔닝이 완료하는 타이밍과, 프로세스 모듈(10B)의 관련 컨디셔닝이 완료하는 타이밍을 맞출 수 있다. 따라서, 프로세스 모듈(10A 및 10B)을, 다음에 실행되는 제 1 성막 처리와 제 2 성막 처리로 지체없이 이행시키는 것이 가능하게 되고, 스루풋의 저하를 막을 수 있다.
또, 상술한 프로세스 모듈(10A, 10B)에 대한 설명은 프로세스 모듈(10C, 10D)에도 적용된다.
또한, 본 실시형태에서는 프로세스 모듈(10C, 10D)에 있어서의 일련의 공정은 프로세스 모듈(10A, 10B)에 있어서의 일련의 공정과 동일하다. 그 때문에, 본 실시형태에 의하면, 프로세스 모듈(10A, 10B)의 컨디셔닝이 실행되고 있는 동안에, 프로세스 모듈(10C, 10D)에 의해서, 기판(W)에 대해 일련의 공정을 실행할 수 있다. 이에 따라, 본 실시형태에 의하면, 기판 처리 장치(1)의 스루풋을 향상시킬 수 있다.
다음에, 비교예의 컨디셔닝 방법과 비교하면서, 본 실시형태에 따른 컨디셔닝 방법의 효과에 대해 더욱 상세하게 설명한다. 도 8은 비교예에 있어서의 프로세스 모듈(10A, 10B)에서의 처리의 흐름을 모식적으로 나타내는 설명도이다. 도 8에 있어서, (a)는 프로세스 모듈(10A)의 처리의 흐름을 나타내고 있다. 도 8에 있어서, (b)는 프로세스 모듈(10B)의 처리의 흐름을 나타내고 있다. ‘91a’, ‘91b1’, ‘91b2’는 프로세스 모듈(10A)에 있어서 제 1 성막 처리가 실행되고 있는 기간을 나타내고 있다. ‘92a’, ‘92b’는 프로세스 모듈(10A)의 컨디셔닝이 실행되고 있는 기간을 나타내고 있다. ‘93a1’, ‘93a2’, ‘93b1’은 프로세스 모듈(10B)에 있어서 제 2 성막 처리가 실행되고 있는 기간을 나타내고 있다. ‘94a’는 프로세스 모듈(10B)의 컨디셔닝이 실행되고 있는 기간을 나타내고 있다. 도 8에 있어서, 제 1 및 제 2 성막 처리와 컨디셔닝이 실행되고 있지 않은 기간은 프로세스 모듈(10A) 또는 프로세스 모듈(10B)이 아이들 상태(대기 상태)로 되어 있는 기간이다.
비교예에서는 프로세스 모듈(10A)의 컨디셔닝은 프로세스 모듈(10A)의 연속 처리 개수가 프로세스 모듈(10A)의 설정값 N1(예를 들면, 500개)에 도달한 경우에 실행된다. 또한, 프로세스 모듈(10B)의 컨디셔닝은 프로세스 모듈(10B)의 연속 처리 개수가 프로세스 모듈(10B)의 설정값 N4(예를 들면, 1000개)에 도달한 경우에만 실행된다(통상의 컨디셔닝).
프로세스 모듈(10A)의 연속 처리 개수가 설정값 N1에 도달한 시점에서, 프로세스 모듈(10B)의 연속 처리 개수가 설정값 N4 이하(예를 들면, 975개)인 경우, 도 8에 나타낸 바와 같이, 프로세스 모듈(10A)에서는 컨디셔닝(92a)이 시작되고, 프로세스 모듈(10B)에서는 제 2 성막 처리(93a1)가 정지한다. 프로세스 모듈(10A)이 컨디셔닝되고 있는 동안, 프로세스 모듈(10B)은 아이들 상태가 된다. 프로세스 모듈(10A)의 컨디셔닝이 완료된 후, 프로세스 모듈(10A)에서는 다음의 사이클의 제 1 성막 처리(91b1)가 시작되고, 프로세스 모듈(10B)에서는 제 2 성막 처리(93a2)가 재개된다.
다음에, 프로세스 모듈(10B)의 연속 처리 개수가 설정값 N4에 도달한 시점에서는 프로세스 모듈(10A)의 연속 처리 개수가 설정값 N1 이하(예를 들면, 25개)인 경우에도, 프로세스 모듈(10A)에서는 제 1 성막 처리(91b1)가 정지하고, 프로세스 모듈(10B)에서는 컨디셔닝(94a)이 시작된다. 프로세스 모듈(10B)이 컨디셔닝되고 있는 동안, 프로세스 모듈(10A)은 아이들 상태가 된다. 프로세스 모듈(10B)의 컨디셔닝이 완료한 후, 프로세스 모듈(10A)에서는 제 1 성막 처리(91b2)가 재개되고, 프로세스 모듈(10B)에서는 다음의 사이클의 제 2 성막 처리(93b1)가 시작된다. 다음에, 프로세스 모듈(10A)의 연속 처리 개수가 설정값 N1에 도달한 시점에서, 프로세스 모듈(10B)의 연속 처리 개수가 설정값 N4 이하(예를 들면, 475개)인 경우, 프로세스 모듈(10A)에서는 컨디셔닝(92b)이 시작되고, 프로세스 모듈(10B)에서는 제 2 성막 처리(93b1)가 정지한다.
이와 같이, 비교예의 컨디셔닝 방법에서는 프로세스 모듈(10B)의 컨디셔닝의 기간을 프로세스 모듈(10A)의 컨디셔닝의 기간에 맞출 수 없다. 그 때문에, 비교예의 컨디셔닝 방법에서는 프로세스 모듈(10A)이 컨디셔닝되고 있는 동안, 프로세스 모듈(10B)은 아이들 상태가 되고, 프로세스 모듈(10B)이 컨디셔닝되고 있는 동안, 프로세스 모듈(10A)은 아이들 상태가 된다. 그 결과, 스루풋이 저하한다.
이에 대해, 본 실시형태에서는 도 6을 참조해서 설명한 바와 같이, 프로세스 모듈(10A)이 컨디셔닝되어 있는 동안에, 프로세스 모듈(10B)의 컨디셔닝도 실행된다. 그 결과, 본 실시형태에 의하면, 비교예의 컨디셔닝 방법에 비해, 프로세스 모듈(10A) 및 프로세스 모듈(10B)의 스루풋을 향상시킬 수 있다.
또, 본 발명은 상기 실시형태에 한정되지 않고, 각종 변경이 가능하다. 예를 들면, 실시형태에서는 기판 처리 장치(1)가 4개의 프로세스 모듈(10)을 구비한 경우에 대해 설명했지만, 프로세스 모듈(10)의 수는 2이상이면 좋다. 또한, 기판(W)에 대한 일련의 공정은 3개 이상의 프로세스 모듈(10)을 조합해서 실행되는 것이라도 좋다. 또한, 프로세스 모듈(10C, 10D)에 있어서의 일련의 공정은 프로세스 모듈(10A, 10B)에 있어서의 일련의 공정과는 달라도 좋다.
또한, 실시형태에서는 기판(W)에 대한 일련의 공정이 프로세스 모듈(10A, 10B)의 순으로 실행되는 경우에 대해 설명했지만, 기판(W)에 대한 일련의 공정은 프로세스 모듈(10B, 10A)의 순으로 실행되는 것이라도 좋다. 또한, 기판(W)에 대한 일련의 공정은 성막 처리 이외의 처리를 포함하는 것이라도 좋다.
또한, 본 발명은 도 1에 나타낸 구성의 기판 처리 장치(1)에 한정되지 않고, 각종 구성의 기판 처리 장치에 적용할 수 있다. 또한, 기판 처리 장치(1)에서 처리 대상으로 하는 기판(W)로서는 반도체 디바이스 제조용의 기판에 한정되지 않고, 예를 들면 플랫 패널 디스플레이 제조용의 유리 기판, 태양 전지 패널 제조용의 기판 등이라도 좋다.
1…기판 처리 장치 10, 10A, 10B, 10C, 10D…프로세스 모듈
11…제 1 반송실 12A, 12B…로드록실
14…제 2 반송실 21…제 1 반송 장치
25…제 2 반송 장치 30…처리실
40…배기실 51…배기 장치
55…서셉터 61…샤워헤드
63… 가스 공급원 66…고주파 전원

Claims (14)

  1. 기판에 대해 소정의 처리가 실행되는 복수의 처리실을 구비한 기판 처리 장치에서, 상기 처리실의 내부를 컨디셔닝하는 방법으로서,
    상기 복수의 처리실은 조합되어 기판에 대해 일련의 공정이 실행되는 제 1 및 제 2 처리실을 포함하고,
    상기 제 1 처리실에서는 기판의 처리에 수반해서 적산되는 제 1 적산값이 설정값 N1에 도달한 경우에 컨디셔닝이 실행되고,
    상기 제 1 처리실의 컨디셔닝의 시작에 의해 상기 일련의 공정이 중단되었을 때에, 상기 제 2 처리실은 대기 상태로 되고, 또한, 적어도, 상기 제 2 처리실에 있어서 기판의 처리에 수반해서 적산되는 제 2 적산값이 설정값 N2 이상인 것을 조건으로, 상기 제 2 처리실의 상기 대기 상태에 있어서의 경과 시간인 제 3 적산값의 카운트를 시작하고, 해당 제 3 적산값이 설정값 N3을 넘은 경우에 상기 제 2 처리실의 컨디셔닝이 실행되고,
    상기 제 2 처리실은 상기 제 2 적산값이 설정값 N4에 도달한 경우에, 상기 제 1 처리실과는 독립적으로 컨디셔닝이 실행되도록 설정되어 있고,
    상기 설정값 N2는 상기 설정값 N4에서 상기 설정값 N1을 뺀 값과 동등한
    것을 특징으로 하는 컨디셔닝 방법.
  2. 제 1 항에 있어서,
    상기 일련의 공정은 상기 제 1 처리실에 있어서 기판에 대해 소정의 처리가 실행되는 공정과, 상기 제 2 처리실에 있어서, 상기 제 1 처리실에 있어서 소정의 처리가 실행된 기판에 대해, 상기 제 1 처리실과는 다른 처리가 실행되는 공정을 포함하고,
    상기 제 1 적산값은 상기 제 1 처리실의 컨디셔닝을 실행하는 것에 의해서 0이 되는 값이고,
    상기 제 2 적산값은 상기 제 2 처리실의 컨디셔닝을 실행하는 것에 의해서 0이 되는 값인
    컨디셔닝 방법.
  3. 제 2 항에 있어서,
    상기 제 1 적산값은 상기 제 1 처리실에 있어서 전회의 컨디셔닝 종료 후에 처리를 실행한 기판의 적산 개수이고,
    상기 제 2 적산값은 상기 제 2 처리실에 있어서 전회의 컨디셔닝 종료 후에 처리를 실행한 기판의 적산 개수인 컨디셔닝 방법.
  4. 삭제
  5. 삭제
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 처리실의 컨디셔닝에 요하는 시간은 상기 제 2 처리실의 컨디셔닝에 요하는 시간보다 긴 것을 특징으로 하는 컨디셔닝 방법.
  7. 제 6 항에 있어서,
    상기 설정값 N3은 상기 제 1 처리실의 컨디셔닝에 요하는 시간에서 상기 제 2 처리실의 컨디셔닝에 요하는 시간을 뺀 시간과 동일하거나, 그보다 짧은 컨디셔닝 방법.
  8. 제 6 항에 있어서,
    상기 설정값 N3은 상기 제 1 처리실의 컨디셔닝에 요하는 시간에서 상기 제 2 처리실의 컨디셔닝에 요하는 시간을 뺀 시간보다, 상기 제 1 처리실에 있어서 실행되는 1개의 기판에 대한 소정의 처리에 요하는 시간분만큼 긴 컨디셔닝 방법.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 3 적산값의 카운트를 시작하기 전에, 적어도 상기 제 2 적산값을 상기 설정값 N2에 비교하여 상기 제 2 처리실의 컨디셔닝을 실행할지 실행하지 않을지를 판정하는 컨디셔닝 방법.
  10. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 3 적산값이 설정값 N3을 넘었는지의 여부에 의해서, 상기 제 2 처리실의 컨디셔닝을 실행할지 실행하지 않을지를 판정하는 컨디셔닝 방법.
  11. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 컨디셔닝은 상기 처리실내의 부착물을 제거하는 클리닝과, 상기 처리실내에 박막을 퇴적시키는 프리 코트의 적어도 어느 한쪽을 포함하는 처리인 컨디셔닝 방법.
  12. 컴퓨터상에서 동작하는 제어 프로그램이 기억된 컴퓨터 판독 가능한 기억 매체로서,
    상기 제어 프로그램은 기판에 대해 소정의 처리가 실행되는 복수의 처리실을 구비한 기판 처리 장치에 있어서, 상기 처리실의 내부를 컨디셔닝하는 컨디셔닝 방법을 실행하도록, 컴퓨터에 상기 기판 처리 장치를 제어시키는 것이고,
    상기 복수의 처리실은 조합되어 기판에 대해 일련의 공정이 실행되는 제 1 및 제 2 처리실을 포함하고, 상기 제 1 처리실은 기판의 처리에 수반해서 적산되는 제 1 적산값이 설정값 N1에 도달한 경우에 컨디셔닝이 실행되도록 설정되어 있고,
    상기 컨디셔닝 방법은
    상기 제 1 처리실의 컨디셔닝의 시작에 의해 상기 일련의 공정이 중단되었을 때에, 상기 제 2 처리실을 대기 상태로 하는 스텝과,
    적어도, 상기 제 2 처리실에 있어서 기판의 처리에 수반해서 적산되는 제 2 적산값이 설정값 N2 이상인지 아닌지를 판정하는 스텝과,
    상기 제 2 적산값이 설정값 N2 이상인 경우에, 상기 제 2 처리실의 상기 대기 상태에 있어서의 경과 시간인 제 3 적산값의 카운트를 시작하는 스텝과,
    상기 제 2 처리실에 대해, 상기 제 3 적산값이 설정값 N3을 넘은 경우에 컨디셔닝을 실행하는 스텝을 구비하고 있고,
    상기 제 2 처리실은 상기 제 2 적산값이 설정값 N4에 도달한 경우에, 상기 제 1 처리실과는 독립적으로 컨디셔닝이 실행되도록 설정되어 있고,
    상기 설정값 N2는 상기 설정값 N4에서 상기 설정값 N1을 뺀 값과 동등한
    것을 특징으로 하는 컴퓨터 판독 가능한 기억 매체.
  13. 기판에 대해 소정의 처리가 실행되는 복수의 처리실과,
    상기 복수의 처리실에 있어서의 동작을 제어하는 제어부를 구비하고,
    처리실의 내부가 주기적으로 컨디셔닝되는 기판 처리 장치로서,
    상기 복수의 처리실은 조합되어 기판에 대해 일련의 공정이 실행되는 제 1 및 제 2 처리실을 포함하고,
    상기 제어부는 상기 제 1 처리실에 있어서, 기판의 처리에 수반해서 적산되는 제 1 적산값이 설정값 N1에 도달한 경우에 컨디셔닝을 실행하고, 상기 제 1 처리실의 컨디셔닝의 시작에 의해 상기 일련의 공정이 중단되었을 때에, 상기 제 2 처리실을 대기 상태로 하고 또한, 적어도, 상기 제 2 처리실에 있어서 기판의 처리에 수반해서 적산되는 제 2 적산값이 설정값 N2 이상인 것을 조건으로, 상기 제 2 처리실의 상기 대기 상태에 있어서의 경과 시간인 제 3 적산값의 카운트를 시작하고, 해당 제 3 적산값이 설정값 N3을 넘은 경우에 상기 제 2 처리실의 컨디셔닝을 실행하도록 제어하고,
    상기 제 2 처리실은 상기 제 2 적산값이 설정값 N4에 도달한 경우에, 상기 제 1 처리실과는 독립적으로 컨디셔닝이 실행되도록 설정되어 있고,
    상기 설정값 N2는 상기 설정값 N4에서 상기 설정값 N1을 뺀 값과 동등한
    것을 특징으로 하는 기판 처리 장치.
  14. 제 13 항에 있어서,
    상기 복수의 처리실은 조합되어 기판에 대해 일련의 공정이 실행되는 제 3 및 제 4 처리실을 더 포함하고, 상기 제 3 및 제 4 처리실에 있어서, 상기 제 1 및 제 2 처리실과 동일한 제어로 컨디셔닝을 실행하는 기판 처리 장치.
KR1020120033414A 2011-03-31 2012-03-30 컨디셔닝 방법, 컴퓨터 판독 가능한 기억 매체 및 기판 처리 장치 KR101414427B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011080074A JP5695956B2 (ja) 2011-03-31 2011-03-31 コンディショニング方法、コンピュータ読み取り可能な記憶媒体及び基板処理装置
JPJP-P-2011-080074 2011-03-31

Publications (2)

Publication Number Publication Date
KR20120112251A KR20120112251A (ko) 2012-10-11
KR101414427B1 true KR101414427B1 (ko) 2014-07-01

Family

ID=46927596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120033414A KR101414427B1 (ko) 2011-03-31 2012-03-30 컨디셔닝 방법, 컴퓨터 판독 가능한 기억 매체 및 기판 처리 장치

Country Status (5)

Country Link
US (1) US8980366B2 (ko)
JP (1) JP5695956B2 (ko)
KR (1) KR101414427B1 (ko)
CN (1) CN102732850B (ko)
TW (1) TWI573213B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103074598A (zh) * 2012-12-29 2013-05-01 光达光电设备科技（嘉兴）有限公司 化学气相沉积设备
JP6105436B2 (ja) * 2013-08-09 2017-03-29 東京エレクトロン株式会社 基板処理システム
JP6877200B2 (ja) 2017-03-15 2021-05-26 東京エレクトロン株式会社 基板処理装置の制御装置及び基板処理表示方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5943230A (en) 1996-12-19 1999-08-24 Applied Materials, Inc. Computer-implemented inter-chamber synchronization in a multiple chamber substrate processing system
KR20040053384A (ko) * 2001-11-29 2004-06-23 동경 엘렉트론 주식회사 반도체 웨이퍼의 처리 방법 및 장치
KR101001309B1 (ko) * 2008-11-16 2010-12-14 세메스 주식회사 공정챔버 클리닝 시스템 및 공정챔버 클리닝 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3613181B2 (ja) * 2001-01-22 2005-01-26 松下電器産業株式会社 マルチチャンバ装置における生産管理方法
JP2003045766A (ja) * 2001-08-02 2003-02-14 Hitachi Kokusai Electric Inc 半導体製造装置及び半導体製造装置の保守判断方法
JP2003221671A (ja) 2002-01-30 2003-08-08 Tokyo Electron Ltd ガス処理方法
US7247345B2 (en) * 2002-03-25 2007-07-24 Ulvac, Inc. Optical film thickness controlling method and apparatus, dielectric multilayer film and manufacturing apparatus thereof
CN103173739B (zh) * 2006-07-31 2015-09-30 东京毅力科创株式会社 基板处理装置、程序、存储介质和决定是否需要调节的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5943230A (en) 1996-12-19 1999-08-24 Applied Materials, Inc. Computer-implemented inter-chamber synchronization in a multiple chamber substrate processing system
KR20040053384A (ko) * 2001-11-29 2004-06-23 동경 엘렉트론 주식회사 반도체 웨이퍼의 처리 방법 및 장치
KR101001309B1 (ko) * 2008-11-16 2010-12-14 세메스 주식회사 공정챔버 클리닝 시스템 및 공정챔버 클리닝 방법

Also Published As

Publication number Publication date
JP5695956B2 (ja) 2015-04-08
JP2012216630A (ja) 2012-11-08
US20120251704A1 (en) 2012-10-04
TW201301424A (zh) 2013-01-01
CN102732850A (zh) 2012-10-17
KR20120112251A (ko) 2012-10-11
US8980366B2 (en) 2015-03-17
TWI573213B (zh) 2017-03-01
CN102732850B (zh) 2014-11-05

Similar Documents

Publication Publication Date Title
US9312155B2 (en) High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
KR101742356B1 (ko) 기판 처리 시스템
US8859046B2 (en) Substrate processing apparatus, control method adopted in substrate processing apparatus and program
KR100887445B1 (ko) 기판 처리 방법 및 기판 처리 장치
US9766617B2 (en) Substrate processing apparatus
CN102737945B (zh) 等离子体处理装置、等离子体处理方法
TWI453560B (zh) A substrate processing device and a method of determining whether or not to adjust the method
KR20170038139A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP2006277298A (ja) 基板処理装置、履歴情報記録方法、履歴情報記録プログラム及び履歴情報記録システム
KR102170007B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법, 및 프로그램
KR101414427B1 (ko) 컨디셔닝 방법, 컴퓨터 판독 가능한 기억 매체 및 기판 처리 장치
US8904955B2 (en) Substrate processing apparatus
JP4796574B2 (ja) 基板処理装置の制御装置および基板処理装置の制御プログラム
US20220262630A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
JP7191910B2 (ja) 基板処理システム、半導体装置の製造方法及びプログラム
US11823877B2 (en) Substrate processing system, substrate processing method, and controller
US20230093324A1 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
WO2021049368A1 (ja) 基板処理装置及び基板処理装置制御方法
KR20230148249A (ko) 제조 시스템 제어기에 대한 업데이트 프로세스 동안의 입력/출력(io) 핸들링
JP2001102424A (ja) マルチチャンバ型処理装置
JP2000306903A (ja) 基板処理装置
JP2001284334A (ja) 基板処理方法
JP2008311365A (ja) 基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170530

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 5