KR20040053384A - 반도체 웨이퍼의 처리 방법 및 장치 - Google Patents

반도체 웨이퍼의 처리 방법 및 장치 Download PDF

Info

Publication number
KR20040053384A
KR20040053384A KR10-2004-7008213A KR20047008213A KR20040053384A KR 20040053384 A KR20040053384 A KR 20040053384A KR 20047008213 A KR20047008213 A KR 20047008213A KR 20040053384 A KR20040053384 A KR 20040053384A
Authority
KR
South Korea
Prior art keywords
processing
conditioning
time
container
processing container
Prior art date
Application number
KR10-2004-7008213A
Other languages
English (en)
Other versions
KR100633890B1 (ko
Inventor
아라이신지
치쿠마다카마사
모치즈키마사히로
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20040053384A publication Critical patent/KR20040053384A/ko
Application granted granted Critical
Publication of KR100633890B1 publication Critical patent/KR100633890B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32239—Avoid deadlock, lockup
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32297—Adaptive scheduling, feedback of actual proces progress to adapt schedule
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 첫째로, 서로 상이한 처리를 실행하는 복수의 처리용기(A, B, C, D)를 이용하여, 반도체 웨이퍼를 각 처리용기에 순차적으로 바꿔 옮겨(Ci)가면서 처리(Pi)를 실행하는 순열처리를 실행하는 처리 방법을 특징짓는다. 본 발명은 둘째로, 서로 동일한 처리를 실행하는 복수의 처리용기와, 각 처리용기에 공통의 반송 기구를 이용하고, 각 처리용기에 반송 기구에 의해 웨이퍼를 순차적으로 반송하여, 각 처리용기내에서 각각의 웨이퍼에 처리를 실행하는 병렬처리를 실행하는 처리 방법을 특징짓는다. 어느 방법에 있어서도, 각 처리용기에 있어서의 웨이퍼의 처리는, 해당 처리용기의 컨디셔닝(Si) 종료후에 실행된다. 첫번째의 방법에서는, 전의 처리용기의 처리 종료에 맞추어 다음의 처리용기의 컨디셔닝이 종료되도록, 다음의 처리용기의 컨디셔닝 개시 시기가 조정된다. 둘째 방법에서는, 임의의 처리용기로의 웨이퍼의 반송 종료에 맞추어, 다음에 웨이퍼가 반송되는 처리용기의 컨디셔닝이 종료되도록, 후자의 처리용기의 컨디셔닝 개시 시기가 조정된다.

Description

반도체 웨이퍼의 처리 방법 및 장치{METHOD AND DEVICE FOR PROCESSING SEMICONDUCTOR WAFER}
반도체 웨이퍼의 처리는 일반적으로 처리 장치에 복수의 처리용기(챔버)를 마련하여, 각 처리용기내에 반도체 웨이퍼를 반송 기구에 의해 반송하여 실행된다. 이와 같은 반도체 웨이퍼의 처리로서는 순열처리와 병렬처리가 있다. 순열처리는 서로 상이한 처리를 실행하는 복수의 처리용기를 이용하여, 반도체 웨이퍼를 각 처리용기에 순차적으로 바꿔 옮겨가면서 처리를 실행하는 것이다. 또한, 병렬처리는 서로 동일한 처리(예컨대 성막 처리)를 실행하는 복수의 처리용기와 각 처리용기에 공통의 반송 기구를 이용하여, 각 처리용기에 반송 기구에 의해 반도체 웨이퍼를 순차적으로 반송하여, 각 처리용기내에서 각각의 웨이퍼에 동일 처리를 실행하는 것이다. 순열처리에 있어서의 서로 상이한 처리로서는, 예컨대 성막이나 에칭 등의 상이한 종류의 처리나, 성막의 처리라 하더라도 Ti, TiN, W, WSi 등 각각 상이한 성분의 막을 형성하는 처리 등이 있다.
그런데, 어떠한 처리 방법에 있어서도, 각 처리용기내에 반도체 웨이퍼를 반입하기 전에, 각 처리용기내의 온도, 압력, 그 밖의 환경 등을 처리가 가능한 상태로 하고 있다. 이와 같이 각 처리용기내의 상태를 미리 처리가 가능한 상태로 조절하는 것을, 여기서는 컨디셔닝이라고 칭하기로 한다. 그와 같은 컨디셔닝으로서는, 예컨대 클리닝 작업이나, 처리용기내를 처리시와 동일한 분위기로 하여 실행하는 프리코트 등의 작업이 실행된다.
이 컨디셔닝에 걸리는 시간은 각 처리용기마다 상이하다. 이것은 예컨대 각 처리용기에서의 처리 온도가 상이한 경우에는, 온도 상승에 필요한 시간이 상이하기 때문이다. 또한, 처리용기마다 상이한 처리를 실행하는 경우에는 클리닝에 필요한 시간도 상이하기 때문에, 컨디셔닝 시간도 상이하다. 게다가, 병렬처리를 실행하는 경우에 있어서, 처리용기마다의 웨이퍼의 누적 처리 장수에 대응하여 클리닝 시간을 결정하는 경우에도, 일반적으로는 각 처리용기마다의 클리닝 시간의 차이가 발생하여, 컨디셔닝 시간이 상이하게 된다.
상기한 바와 같은 순열처리를 실행하는 경우, 종래에는 예컨대 도 8에 도시하는 바와 같이, 모든 처리용기 A 내지 D에 대하여 동시에 컨디셔닝을 개시하고 있다. 그리고, 컨디셔닝 시간(S)이 가장 긴 처리용기 D의 컨디셔닝 SD이 종료된 시점에서, 최초의 처리용기 A로 웨이퍼를 반송하여 처리 PA를 실행한다. 그 후에는, 전의 처리실에서의 처리 P가 종료할 때마다, 다음 처리용기로 웨이퍼의 반송 C을 실행하여 처리 P를 실행한다.
그러나, 이와 같이 전체 처리실의 컨디셔닝을 일제히 개시하도록 했다면, 컨디셔닝이 종료되고 나서 웨이퍼를 반송할 때까지, 처리용기마다 상이한 대기 시간 WA, WB, WC, WD가 발생해 버린다.
예컨대, 처음으로 처리를 실행해야 할 처리용기 A라 하더라도, 가장 긴 시간이 걸리는 처리용기 D의 컨디셔닝 SD이 종료될 때까지 대기 시간 WA이 발생한다. 또한, 처리용기 D에 대해서는, 마지막으로 처리 PD가 실행되고, 또한 컨디셔닝 시간 SD도 긺에도 불구하고, 컨디셔닝의 개시 시기가 빠르기 때문에, 다른 처리용기 A 내지 C의 처리가 종료될 때까지의 긴 대기 시간 WD이 발생한다.
이와 같이, 컨디셔닝 종료후에 처리용기 A 내지 D마다 상이한 대기 시간 WA, WB, WC, WD이 발생하면, 웨이퍼가 반입될 때까지 처리용기마다 내부의 상태가 미묘하게 변화해 버린다. 특히 처리용기내의 온도(처리용기내에 설치된 서셉터의 온도나, 서셉터로부터의 복사열에 의한 처리용기 자체의 온도 등)는 대기 시간이 상이하면 각 처리용기마다 미묘하게 변화한다. 또한, 상기한 바와 같은 병렬처리의 경우에 있어서도, 예컨대 도 9에 도시하는 바와 같이, 모든 처리용기 X, Y, Z에 대하여 동시에 컨디셔닝을 개시하고 있었기 때문에, 처리용기마다 상이한 대기 시간(WX=0), WY, WZ이 발생한다. 이 때문에, 처리용기마다 처리 결과, 예컨대 웨이퍼에 형성한 막의 두께가 미묘하게 상이하다고 하는 문제가 있다.
이와 같은 문제는, 복수장의 웨이퍼를 연속적으로 처리하는 경우의 최초의 1장의 처리에서 특히 현저하게 나타난다. 이것은, 예컨대 2장째 이후의 처리를 실행할 때의 처리용기내의 환경이 1장째 처리를 통하여 비교적 안정적으로 유지되는 반면, 1장째의 처리를 실행할 때의 처리용기내의 환경은 아직 안정되지 않은 경향이 있기 때문으로 고려된다.
최근에는 반도체 제품의 고도화에 의해 정밀도가 높은 반도체를 제조하는 것이 요구됨에 따라, 반도체 웨이퍼에 대한 처리, 예컨대 성막의 균일성 등도 보다 고정밀도로 하는 것이 요구된다.
발명의 개시
본 발명은 이와 같은 문제를 감안하여 이루어진 것으로, 복수의 처리용기에 대하여, 각각 컨디셔닝이 종료되고 나서 웨이퍼가 반송되기까지의 대기 시간의 격차에 의해서 처리용기내의 상태가 서로 불균일하게 되는 것을 방지하여, 안정된 처리를 할 수 있는 반도체 웨이퍼의 처리 방법 및 장치를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 본 발명은, 서로 상이한 처리를 실행하는 복수의 처리용기를 이용하여, 반도체 웨이퍼를 각 처리용기에 순차적으로 바꿔 옮겨가면서 처리를 실행하는 순열처리를 실행하는 반도체 웨이퍼의 처리 방법에 있어서, 각 처리용기에 있어서의 웨이퍼의 처리는 해당 처리용기의 컨디셔닝 종료후에 실행됨과 동시에, 전의 처리용기의 처리 종료에 맞추어 다음의 처리용기의 컨디셔닝이 종료되도록, 다음의 처리용기의 컨디셔닝 개시 시기를 조정하는 것을 특징으로 하는 처리 방법을 제공한다.
이에 의하면, 어느 처리용기에 대해서도 컨디셔닝 종료로부터 처리 개시까지의 시간이 같게 됨과 동시에, 컨디셔닝 종료후의 대기 시간을 지극히 적게 할 수 있다.
그 경우, 임의의 특정 처리용기의 컨디셔닝 시간(S)을 그 특정 처리실보다 먼저 처리를 실행해야 할 처리용기인 1 또는 2 이상의 선행 처리용기에 대한 웨이퍼의 반송 시간 및 처리 시간과, 해당 선행 처리용기 중 처음으로 처리를 실행하는 처리용기의 컨디셔닝 시간과의 합계 시간(T)과 비교하여, 어느 시간(S, T) 쪽이 큰가라고 하는 기준에 근거하여, 상기 처리용기 중 어느 처리용기에서부터 처음으로 컨디셔닝을 개시하는가를 단계적으로 결정하는 것이 바람직하다.
또한, 본 발명은 서로 동일한 처리를 실행하는 복수의 처리용기와, 각 처리용기에 공통의 반송 기구를 이용하여, 각 처리용기에 상기 반송 기구에 의해 반도체 웨이퍼를 순차적으로 반송하여, 각 처리용기내에서 각각의 웨이퍼에 처리를 실행하는 병렬처리를 실행하는 반도체 웨이퍼의 처리 방법에 있어서, 각 처리용기에 있어서의 웨이퍼의 처리는 해당 처리용기의 컨디셔닝 종료후에 실행됨과 동시에, 임의의 처리용기로의 웨이퍼의 반송 종료에 맞추어, 다음에 웨이퍼가 반송되는 처리용기의 컨디셔닝이 종료되도록, 후자의 처리용기의 컨디셔닝 개시 시기를 조정하는 것을 특징으로 하는 처리 방법을 제공한다.
이에 의하면, 어느 처리용기에 대해서도 컨디셔닝 종료로부터 처리 개시까지의 시간이 동일하게 됨과 동시에, 컨디셔닝 종료후의 대기 시간을 지극히 적게 할수 있다.
그 경우, 컨디셔닝 시간이 짧은 처리용기의 순서로 컨디셔닝을 개시하는 것이 바람직하다.
이에 의하면, 복수의 처리용기에 의한 병렬처리 전체로서의 시간을 단축할 수 있어, 처리의 효율화를 도모할 수 있다.
게다가, 본 발명은 복수의 처리용기를 이용한 반도체 웨이퍼의 처리 방법에 있어서, 각 처리용기내의 컨디셔닝 종료후에, 해당 처리용기내에 웨이퍼를 반송하여 처리를 실행함과 동시에, 어느 처리용기에 대해서도 컨디셔닝 종료로부터 처리 개시까지의 시간이 동일하게 되도록, 각 처리용기의 컨디셔닝 개시 시기를 조정하는 것을 특징으로 하는 처리 방법을 제공한다.
이에 의하면, 처리용기마다의 컨디셔닝 종료로부터 처리 개시까지의 시간의 격차를 해소할 수 있다.
또한, 본 발명의 처리 방법에 의하면 처리 전체의 효율화에 의해, 사용하는 처리 가스나 전력 등의 에너지 소비를 적게 할 수 있다.
다른 관점에서는, 본 발명은 반도체 웨이퍼에 대하여 서로 상이한 처리를 실행함과 동시에, 각각 처리 개시전의 컨디셔닝을 실행하도록 구성된 복수의 처리용기와, 이들의 처리용기 사이에서 웨이퍼를 반송하는 반송 기구를 구비하고, 상기 반송 기구에 의해 웨이퍼를 각 처리용기에 순차적으로 바꿔 옮겨가면서 처리를 실행하는 순열처리를 실행하도록 구성된 반도체 웨이퍼의 처리 장치에 있어서, 상기 처리용기마다, 전의 처리용기의 처리 종료에 맞추어 다음의 처리용기의 컨디셔닝이종료되도록, 다음의 처리용기의 컨디셔닝 개시 시기를 산출하는 산출 수단과, 이 산출 수단에 의해서 산출된 개시 시기에 대응하여, 각 처리용기의 컨디셔닝을 개시시키는 컨디셔닝 제어 수단을 더 구비한 것을 특징으로 하는 처리 장치를 제공한다.
도면의 간단한 설명
도 1은 본 발명의 일 실시형태에 관한 웨이퍼 처리 방법을 적용하는 장치예를 나타내는 개략 수평 단면도,
도 2는 도 1에 나타낸 웨이퍼 처리 장치의 개략 측면도,
도 3은 도 1에 나타낸 웨이퍼 처리 장치에 의해 순열처리를 실행하는 경우에 있어서의, 각 처리용기의 컨디셔닝 개시 처리를 나타내는 플로우 차트,
도 4는 도 3의 처리를 적용한 경우의 예를 나타내는 타이밍도,
도 5는 도 1에 나타낸 웨이퍼 처리 장치에 의해 병렬처리를 실행하는 경우에 있어서의, 각 처리용기의 컨디셔닝 시간의 비교 처리를 나타내는 플로우 차트,
도 6은 도 5의 처리의 결과, S13<S12<S11로 된 경우에 있어서의 각 처리용기의 컨디셔닝 시간의 비교 처리를 나타내는 플로우 차트,
도 7은 도 5,도 6의 처리를 적용한 경우의 예를 나타내는 타이밍도,
도 7a는 제 2번째 이후의 처리를 실행하는 경우에 있어서의 컨디셔닝 개시 처리의 일부를 나타내는 플로우 차트,
도 8은 종래의 웨이퍼 처리 방법에 있어서의 순열처리의 타이밍도,
도 9는 종래의 웨이퍼 처리 방법에 있어서의 병렬처리의 타이밍도.
본 발명은 반도체 웨이퍼에 성막 등의 처리를 실행하기 위한 복수의 처리용기를 이용한 반도체 웨이퍼의 처리 방법 및 장치에 관한 것이다.
이하, 도면에 근거하여 본 발명의 실시예를 상세히 설명한다.
처리 장치
도 1 및 도 2는 복수의 처리용기(챔버)를 구비한, 이른바 멀티 챔버형인 웨이퍼 처리 장치(1)를 개략적으로 나타내는 수평 단면도 및 측면도이다. 도 1 및 도 2를 참조하면서 이 처리 장치(1)의 전체 구성에 대하여 설명한다.
처리 장치(1)는 진공 반송실(4), 2개의 로드록실(6, 8) 및 4개의 진공 처리용기(프로세스 모듈) A 내지 D를 구비하고 있다. 또한, 도 2는 처리 장치(1)로부터 처리용기 A 내지 D를 분리한 상태를 나타내고 있다. 각 로드록실(6, 8) 및 처리용기 A 내지 D는 각각 게이트 밸브 G1 내지 G6를 거쳐서 반송실(4) 주위에 접속되어 있다. 반송실(4)의 내부에는 반도체 웨이퍼 H를 반송하는 반송 기구로서 각 로드록실(6, 8) 및 처리용기 A 내지 D에 공통의 반송 아암(2)이 설치되어 있다.
처리용기 A 내지 D는 예컨대 서로 상이한 처리를 실행할 수 있도록 구성된다. 서로 상이한 처리로서는 성막이나 에칭 등의 상이한 종류의 처리나, 성막의 처리라 하더라도 Ti, TiN, W, WSi 등 각각 상이한 성분의 막을 형성하는 처리 등이 있다. 이와 같이 구성함으로써, 1장의 웨이퍼 H를 각 처리용기 A 내지 D에 순차적으로 바꿔 옮겨가면서 순열처리를 실행할 수 있다. 또한, 처리용기 A 내지 D를 서로 동일한 처리(예컨대 Ti의 성막 처리)를 실행할 수 있도록 구성하여도 무방하다. 이와 같이 구성함으로써, 각 처리용기 A 내지 D에 웨이퍼 H를 순차적으로 반송하여, 각 처리용기내에서 각각의 웨이퍼 H에 동일한 처리를 실행하는 병렬처리를 실행할 수 있다.
로드록실(6, 8)은 반송실(4)내의 감압 분위기를 유지하면서, 반송실(4) 내부와 반송실(4) 외부의 대기압 분위기 사이에서 웨이퍼 H를 반송하기 위한 것이다. 로드록실(6, 8)의 하부에 설치된 진공 펌프 및 가스 공급계로 이루어지는 압력 조정기구(18)(도 2)에 의해 로드록실(6, 8)내의 압력을 적절히 설정 가능하게 구성되어 있다. 로드록실(6, 8)의 대기측 개구부는 각각 게이트 밸브 G7, G8에 의해 개폐 가능하게 밀폐되어 있다. 게이트 밸브 G1 내지 G8의 개폐 동작은 각 게이트 밸브를 구성하는 밸브체를 구동 장치(도시하지 않음)에 의해 상하 이동시킴으로써 실행된다.
이 처리 장치(1)에는 각 부의 동작 제어나 연산을 실행하기 위한 도시하지 않은 제어부(산출 수단, 컨디셔닝 제어 수단)가 설치되어 있다. 이 제어부는 CPU(중앙 처리 장치), CPU가 각 부의 동작을 제어하기 위한 프로그램 데이터 등을 저장한 ROM, CPU가 실행하는 각종 데이터 처리를 위한 메모리 에리어 등을 마련한 RAM 등으로 구성된다.
순열처리
여기서, 처리용기 A 내지 D를 서로 상이한 처리가 가능하게 구성한 처리 장치(1)에 의해 웨이퍼의 순열처리를 실행하는 경우의 순서에 대하여 설명한다. 이 경우, 제어부의 제어하에서, 반송 아암(2)에 의해 웨이퍼를 각 처리용기 A 내지 D에 순차적으로 바꿔 옮겨가면서 처리를 실행한다. 각 처리용기 A 내지 D에 있어서는, 웨이퍼를 반입함에 앞서서, 크리닝, 프리코트 등을 실행하여, 온도나 압력이나처리용기내 환경 등을 처리가 가능한 상태로 조절하는 컨디셔닝을 실행한다.
여기서는, 복수장의 웨이퍼를 순열 처리해 가는 경우에 있어서의, 1장째의 웨이퍼를 처리하기 전에 실행하는 컨디셔닝에 대하여 설명한다. 이 경우, 제어부에 의한 각 처리용기 A 내지 D의 컨디셔닝의 개시까지의 제어 내용을 도 3에 나타내고, 그것에 근거하는 순열처리의 타이밍도의 예를 도 4에 나타낸다. 도 4에 있어서 S1 내지 S4는 각 처리용기 A 내지 D의 컨디셔닝에 걸리는 시간을 나타내고, P1 내지 P4는 각 처리용기 A 내지 D에서의 처리에 걸리는 시간을 나타낸다. 또한 C1 내지 C4는 각 처리용기 A 내지 D에 웨이퍼를 반송하는 데 걸리는 시간(컨디셔닝 종료부터 처리 개시까지의 시간)을 나타낸다. 또한, D1 내지 D4는 각 처리용기 A 내지 D의 컨디셔닝 개시 시기를 조정하기 위한 대기 시간(후술하는 딜레이 시간)을 나타내고 있다.
도 3에 있어서, 제어부는 단계 ST1 내지 ST16에서 처음으로 컨디셔닝을 실행해야 할 처리용기를 결정한다. 우선 단계 ST1에서, 제어부는 각 처리용기 A 내지 D에 대하여, 현재의 처리용기내의 상태를 검출하고, 이 상태로부터 처리가 가능한 상태로 이행하기 위해 걸리는 컨디셔닝 시간 S1 내지 S4의 산출을 실행한다. 예컨대, 각 처리용기 A 내지 D에 설치된 히터 온도를 검출하여, 현재의 온도와 처리가 가능한 온도와의 차분을 구한다. 이들의 차분값과, 미리 메모리 등에 기억해 놓은 승강 온도레이트에 근거하여, 처리 가능할 때까지의 시간을 산출하여, 이것을 컨디셔닝 시간 S1 내지 S4로 한다.
다음에 단계 ST2에서, 처음으로 처리를 실행하는 처리용기 A의 컨디셔닝 시간 S1, 반송 시간 C1 및 처리 시간 P1의 총합(S1+C1+P1)과, 다음으로 처리를 실행하는 처리용기 B의 컨디셔닝 시간 S2를 비교한다. 그리고, S1+C1+P1<S2일 때에는, 단계 ST3에서, 처리용기 B의 각 시간의 총합(S2+C2+P2)과, 그 다음에 처리를 실행하는 처리용기 C의 컨디셔닝 시간 S3을 비교한다.
단계 ST3에서 S2+C2+P2<S3일 때에는, 단계 ST4에서, 처리용기 C의 각 시간의 총합(S3+C3+P3)과, 그 다음(마지막)에 처리를 실행하는 처리용기 D의 컨디셔닝 시간 S4를 비교한다. 그리고, S3+C3+P3<S4일 때에는, 단계 ST5에서 처음으로 컨디셔닝을 실행하는 처리용기를 D로 결정하고, 단계 ST17에서 처리용기 D의 컨디셔닝을 개시한다. 이 경우, 처음으로 처리용기 D의 컨디셔닝을 개시하는 것은, 처리용기 D의 컨디셔닝을 실행하고 있는 동안에 다른 처리용기 A 내지 C까지의 처리(컨디셔닝에서부터 반송, 처리까지)를 종료시켜 놓을 수 있기 때문이다.
또한, 단계 ST4에서 S3+C3+P3>S4일 때에는, 단계 ST6에서 처음으로 컨디셔닝을 실행하는 처리용기를 C로 결정하고, 단계 ST17에서 처리용기 C의 컨디셔닝을 개시한다. 이 경우, 처음으로 처리용기 C의 컨디셔닝을 개시하는 것은, 처리용기 C의 컨디셔닝을 실행하고 있는 동안에, 처리용기 A 내지 B까지의 처리를 종료하고, 또한 처리용기 C의 컨디셔닝 ∼ 처리까지를 실행하고 있는 동안에 처리용기 D의 컨디셔닝을 종료할 수 있기 때문이다.
한편, 단계 ST3에서 S2+C2+P2>S3일 때에는, 단계 ST7에서, 처리용기 B의 컨디셔닝 시간 S2 및 처리용기 B, C의 반송 시간 및 처리 시간의 총합(S2+C2+P2+C3+P3)과, 처리용기 D의 컨디셔닝 시간 S4를 비교한다. 그리고,S2+C2+P2+C3+P3<S4일 때에는, 단계 ST8에서, 처음으로 컨디셔닝을 실행하는 처리용기를 D로 결정하고, 단계 ST17에서 처리용기 D의 컨디셔닝을 개시한다. 또한, 단계 ST7에서 S2+C2+P2+C3+P3>S4일 때에는, 단계 ST9에서 처음으로 컨디셔닝을 실행하는 처리용기를 B로 결정하고, 단계 ST17에서 처리용기 B의 컨디셔닝을 개시한다.
단계 ST2로 되돌아가서, S1+C1+P1>S2일 때에는, 단계 STl0에서, 처리용기 A의 컨디셔닝 시간 S1 및 처리용기 A, B의 반송 시간 및 처리 시간의 총합(S1+C1+P1+C2+P2)과, 처리용기 C의 컨디셔닝 시간 S3을 비교한다. 그리고, S1+C1+P1+C2+P2<S3일 때에는 단계 ST11에서, 처리용기 C의 각 시간의 총합(S3+C3+P3)과 처리용기 D의 컨디셔닝 시간 S4를 비교한다.
단계 ST11에서 S3+C3+P3<S4일 때에는, 단계 ST12에서 처음으로 컨디셔닝을 실행하는 처리용기를 D로 결정하고, 단계 ST17에서 처리용기 D의 컨디셔닝을 개시한다. 또한, 단계 ST11에서 S3+C3+P3>S4일 때에는, 단계 ST13에서 처음으로 컨디셔닝을 실행하는 처리용기를 C로 결정하고, 단계 ST17에서 처리용기 C의 컨디셔닝을 개시한다.
한편, 단계 STl0에서 S1+C1+P1+C2+P2>S3일 때에는, 단계 ST14에서, 처리용기 A의 컨디셔닝 시간 S1 및 처리용기 A, B, C의 반송 시간 및 처리 시간의 총합(S1+C1+P1+C2+P2+C3+P3)과, 처리용기 D의 컨디셔닝 시간 S4를 비교한다. 그리고, S1+C1+P1+C2+P2+C3+P3<S4일 때에는, 단계 ST15에서 처음으로 컨디셔닝을 실행하는 처리용기를 D로 결정하고, 단계 ST17에서 처리용기 D의 컨디셔닝을 개시한다. 또한, 단계 ST14에서 S1+C1+P1+C2+P2+C3+P3>S4일 때에는, 단계 ST16에서 처음으로컨디셔닝을 실행하는 처리용기를 A로 결정하고, 단계 ST17에서 처리용기 A의 컨디셔닝을 개시한다.
이렇게 해서, 단계 ST17에서 최초의 처리용기의 컨디셔닝을 개시한 후, 단계 ST18에서, 다른 처리용기의 컨디셔닝 개시까지의 대기 시간인 딜레이 시간(D)의 산출을 실행한다. 이 딜레이 시간(D)은 처음으로 컨디셔닝 처리를 실행하는 처리용기가 결정되면, 각 처리용기 A 내지 D의 컨디셔닝 시간 S1 내지 S4, 반송 시간 C1 내지 C4, 처리 시간 P1 내지 P4는 전부 알고 있기 때문에, 기준으로 하는 시점을 정하면, 그 기준시부터 산출할 수 있다.
예컨대, 처리용기 B의 컨디셔닝이 처음으로 개시되는 도 4의 예에서는, 처리용기 C의 처리 종료 시간을 기준시 R로 하고 있다. 이에 의해, 처리용기 A의 딜레이 시간은 D1=R-(S1+C1+P1+C2+P2+C3+P3)로서 구해지고, 처리용기 C의 딜레이 시간은 D3=R-(S3+C3+P3)로서 구해진다. 또한, 처리용기 D의 딜레이 시간은 D4=R-S4로서 구해진다.
계속해서 단계 ST19에서, 다른 처리용기에 대하여, 각각 산출된 딜레이 시간(D)만큼 기다린 후에 컨디셔닝을 개시한다. 도 4의 예에서는, 처음으로 처리용기 B의 컨디셔닝을 개시한 후, 다른 처리용기 A, C, D의 컨디셔닝은 각각 딜레이 시간 D1, D3, D4만큼 기다린 후에 시작된다.
이와 같이, 각 처리용기의 컨디셔닝 시간(S)에 대응하여, 처음으로 컨디셔닝을 개시하는 처리용기를 결정함과 동시에(단계 ST1 내지 ST16), 다른 처리용기에 대해서는 각각의 딜레이 시간(D)을 산출한다(단계 ST18). 이들의 딜레이 시간(D)을 이용하여, 전의 처리용기의 처리 종료에 맞추어 다음의 처리용기의 컨디셔닝이 종료되도록, 컨디셔닝의 개시 시기가 조정된다(단계 ST17, ST19).
이에 의해, 처리용기마다의 컨디셔닝 종료로부터 처리 개시까지의 시간의 격차를 해소할 수 있다. 이로 인해, 컨디셔닝 종료로부터 웨이퍼가 반송될 때까지의 동안에 처리용기마다의 내부의 상태가 변화하여 불균일하게 되는 것을 방지할 수 있다. 따라서, 예컨대 각 처리용기에 의해 실행하는 반도체 웨이퍼에 대한 처리, 예컨대 성막의 균일성(막두께나 막질 등)을 향상시킬 수 있다.
또한, 모든 처리용기 A 내지 D에 대하여, 웨이퍼의 반송 직전에 컨디셔닝을 완료시키도록 딜레이 시간(D)을 산출하고(단계 ST18), 이것에 근거하여 컨디셔닝 개시 시기를 조정하고 있다. 이에 의해, 어느 처리용기에 대해서도 컨디셔닝 종료후의 대기 시간을 지극히 적게(이론상은 제로로) 할 수 있다.
여기서, 본 발명에 근거하는 도 4의 예를 도 8의 종래 예와 비교한다. 도 8의 종래 예에서는, 컨디셔닝 종료후에 처리용기 A 내지 D마다 상이한 대기 시간 WA, WB, WC, WD이 존재하고 있었다. 이에 대하여, 도 4의 예에서는, 딜레이 시간(D)에 의해 조정함으로써, 그와 같은 대기 시간(W)이 없어져 있는 것을 알 수 있다.
또한, 본 발명에서는, 복수의 처리용기 A 내지 D 중 어느 처리용기에서부터 처음으로 컨디셔닝을 개시하는가를 단계적으로 결정함에(도 3의 단계 ST2 내지 ST16), 다음과 같은 기준을 이용하고 있다. 즉, 임의의 특정 처리용기의 컨디셔닝 시간(S)을 그 특정 처리실보다 먼저 처리를 해야 할 처리용기인 1 또는 2 이상의선행 처리용기에 대한 웨이퍼의 반송 시간(C) 및 처리 시간(P)과, 해당 선행 처리용기 중 처음으로 처리를 실행하는 처리용기의 컨디셔닝 시간의 합계 시간(T)과 비교하여, 어느 시간(S, T)쪽이 큰가라고 하는 기준이다.
예를 들어, 어떤 처리실의 컨디셔닝 시간(도 4에 도시한 예에서는 S2)가 그때까지 처리를 실행해야하는 처리실(도 4에 도시한 예에서는 처리실A)에 대해서의 반도체 웨이퍼 반송시간의 총합과 프로세스 처리시간의 총합과 최초로 프로세스 처리를 실행하는 처리실의 컨디셔닝 시간을 합한 시간(도 4에 도시한 예에서는 S1+C1+P1)보다도 긴 때에서는, 그 처리실(도 4에 도시한 예에서는 처리실B)의 컨디셔닝을 먼저 개시하도록 하였기 때문에, 먼저 개시한 처리실B의 컨디셔닝이 종료할 때 까지는 그때까지 처리해야 할 처리실A의 프로세스 처리까지 종료한다. 이렇게 하여, 복수의 처리용기에 대한 처리의 효율화를 도모하여, 순열처리의 스루풋을 향상시킬 수 있다.
병렬처리
다음에, 상기 처리용기 A 내지 D를 서로 동일한 처리가 가능하게 구성된 처리 장치(1)에 의해 웨이퍼의 병렬처리를 하는 경우의 순서에 대하여 설명한다. 이 경우, 제어부의 제어하에서, 각 처리용기 A 내지 D에 웨이퍼를 순차적으로 반송하여, 각 처리용기내에서 각각의 웨이퍼 H에 동일한 처리를 실행한다. 또한, 순열처리의 경우와 마찬가지로, 각 처리용기 A 내지 D에서는, 웨이퍼를 반입하는 것에 앞서서, 클리닝, 프리코트 등을 실행하여, 온도나 압력이나 처리용기내 환경 등을 처리가 가능한 상태로 조절하는 컨디셔닝을 실행한다.
특히, 도 1의 처리 장치(1)와 같이, 각 처리용기 A 내지 D에 공통의 1개의 반송 아암(2)에 의해 순차적으로, 각 처리용기에 웨이퍼를 반송해야 하는 경우에는, 다음과 같은 것이 고려된다. 즉, 임의의 처리용기로의 웨이퍼 반송 종료까지, 다음에 처리를 실행하는 처리용기의 컨디셔닝을 종료하도록 하면, 어느 처리용기에 대해서도 컨디셔닝 종료로부터 처리 개시까지의 시간을 동일하게 할 수 있음과 동시에, 효율적으로 웨이퍼를 반송할 수 있다.
이러한 사고 방식에 근거하여, 병렬처리에 있어서 각 처리용기에 대하여 1장째의 웨이퍼를 처리하기 전에 실행해야 할 컨디셔닝의 개시 시점의 설정에 대하여 설명한다. 여기서는, 도 1의 처리 장치(1)와는 달리, 3개의 처리용기 X, Y, Z를 이용하여 병렬처리를 실행하는 경우에 대하여 설명한다. 이 경우, 제어부에 의한 각 처리용기 X, Y, Z의 컨디셔닝의 개시 시기까지의 제어 내용을 도 5 및 도 6에 나타내고, 그것에 근거하는 병렬처리의 타이밍도의 예를 도 7에 나타낸다. 또한, 도 7에 있어서 S11, S12, S13은 각 처리용기 X, Y, Z의 컨디셔닝에 걸리는 시간을 나타내고, P11, P12, P13은 각 처리용기 X, Y, Z의 처리에 걸리는 시간을 나타낸다. 또한, C11, C12, C13은 각 처리용기 X, Y, Z에 웨이퍼를 반송하는 데 걸리는 시간(컨디셔닝 종료로부터 처리 개시까지의 시간)을 나타낸다.
상기 제어부는, 우선 처음으로 컨디셔닝을 개시하는 처리용기를 결정하기 위해서, 도 5에 도시하는 바와 같이 컨디셔닝 시간 S을 비교한다. 즉, 단계 ST21에서, 도 3의 단계 ST1의 경우와 마찬가지로, 각 처리용기 X, Y, Z의 컨디셔닝 시간 S11, S12, S13을 산출한다. 계속해서, 단계 ST22에서 S11, S12, S13을 비교하여,컨디셔닝 시간(S)이 짧은 처리용기의 순서대로 컨디셔닝을 개시한다. 그 때, 임의의 처리용기의 웨이퍼의 반송 종료에 맞추어, 다음에 웨이퍼가 반송되는 처리용기(이하에서 “다음의 처리용기”라고 함)의 컨디셔닝이 종료되도록 컨디셔닝 개시 시기 조정한다. 구체적으로는, 다음에 웨이퍼가 반송되는 처리용기에 대하여 딜레이 시간(D)을 산출하여, 그 처리용기에 대해서는 해당 딜레이 시간(D)만큼 기다린 후에 컨디셔닝을 개시하도록 컨디셔닝 개시 시기를 조정한다.
도 5의 단계 ST22의 비교 결과에 의해, 딜레이 시간의 산출 처리는 상이하다. 도 6에는, S13<S12<S11로 되는 경우의 예가 나타나 있다. 이 경우, 우선 단계 ST23에서, 가장 짧은 컨디셔닝 시간 S13의 처리용기 Z의 컨디셔닝을 개시한다. 계속해서, 단계 ST24에서, 처리용기 Z의 컨디셔닝 시간과 반송 시간과의 총합(S13+C13)과, 다음의 처리용기 Y의 컨디셔닝 시간 S12을 비교한다.
그리고, 단계 ST24에서 S13+C13<S12일 때에는, 단계 ST25에서 처리용기 Y의 컨디셔닝을 개시한다. 다음에, 단계 ST26에서, 처리용기 Y의 컨디셔닝 시간과 반송 시간과의 총합(S12+ C12)과, 그 다음의 처리용기 X의 컨디셔닝 시간 S11을 비교한다. 그리고 S12+C12<S11일 때에는, 단계 ST27에서 처리용기 X의 컨디셔닝을 개시한다. 또한, 단계 ST26에서 S12+C12>S11일 때에는, 단계 ST28에서 처리용기 X의 딜레이 시간 D11을 D11=S12+C12-S11에 의해 산출한다. 그리고, 단계 ST29에서, 딜레이 시간 D11만큼 기다린 후에 처리용기 X의 컨디셔닝을 개시한다.
한편, 단계 ST24에서 S13+C13>S12일 때에는, 단계 ST30에서 처리용기 Y의 딜레이 시간 D12를 D12=S13+C13-S12에 의해 산출한다. 그리고, 단계 ST31에서, 딜레이 시간 D12만큼 기다린 후에 처리용기 Y의 컨디셔닝을 개시한다.
다음에, 단계 ST32에서, 처리용기 Y의 딜레이 시간, 컨디셔닝 시간 및 반송 시간의 총합(D12+S12+C12)과, 다음의 처리용기 X의 컨디셔닝 시간 S11을 비교한다. 그리고, 단계 ST32에서 D12+S12+C12<S11일 때에는, 단계 ST33에서 처리용기 X의 컨디셔닝을 개시한다. 또한, 단계 ST32에서 D12+S12+C12>S11일 때에는 단계 ST34에서 처리용기 X의 딜레이 시간 D11을 D11=D12+S12+C12-S11에 의해 산출하고, 단계 ST35에서 딜레이 시간 D11만큼 기다린 후에 처리용기 X의 컨디셔닝을 개시한다.
이와 같이, 각 처리용기의 컨디셔닝 시간(S)에 대응하여, 처음으로 컨디셔닝을 개시하는 처리용기를 결정함과 동시에(단계 ST21 내지 ST22), 다른 처리용기에 대해서는 딜레이 시간(D)을 산출한다(단계 ST28, ST30, ST34). 이에 의해, 임의의 처리용기로의 웨이퍼의 반송 종료에 맞추어, 다음의 처리용기의 컨디셔닝이 종료되도록, 다음 처리용기의 컨디셔닝 개시 시기를 조정한다(단계 ST23, ST25, ST27, ST29, ST31, ST33, ST35). 이에 의해, 처리용기마다의 컨디셔닝 종료로부터 처리 개시까지의 시간의 격차를 해소할 수 있다. 이 때문에, 컨디셔닝 종료로부터 웨이퍼가 반송될 때까지의 동안에 처리용기마다의 내부의 상태가 변화하여 불균일하게 되는 것을 방지할 수 있다. 따라서, 예컨대 각 처리용기에 의해 실행하는 반도체 웨이퍼에 대한 처리, 예컨대 성막의 균일성(막두께나 막질 등)을 향상시킬 수 있다.
또한, 여기서는 모든 처리용기 X, Y, Z에 대하여 웨이퍼의 반송 직전에 컨디셔닝을 완료시키도록, 딜레이 시간(D)을 산출하여(단계 ST28, ST30, ST34), 컨디셔닝 개시 시기를 조정하고 있다. 이에 의해, 어느 처리용기에 대해서도 컨디셔닝 종료후의 대기 시간을 지극히 적게 할 수 있음과 동시에, 각 처리용기에 공통의 하나의 반송 아암을 효율적으로 동작시킬 수 있다. 따라서, 각 처리용기에 공통의 하나의 반송 아암을 이용한 병렬처리 전체의 처리 효율을 향상시킬 수 있다.
여기서, 본 발명에 근거한 도 7의 예를 도 9의 종래 예와 비교한다. 도 9의 종래 예에서는, 컨디셔닝 종료후에 처리용기 X, Y, Z마다 상이한 대기 시간 (WX=0), WY, WZ이 존재하고 있었다. 이에 대하여, 도 7의 예에서는, 딜레이 시간(D)에 의해 조정함으로써, 그와 같은 대기 시간(W)이 없어져 있는 것을 알 수 있다.
또한, 본 발명에서는, 컨디셔닝 시간(S)이 짧은 처리용기의 순서대로 컨디셔닝을 개시하도록 했다. 이에 의해, 복수의 처리용기 X, Y, Z에 대한 처리의 효율화를 도모하여, 병렬처리의 스루풋을 향상시킬 수 있다.
다른 실시형태
이상의 실시형태에서는 각 처리용기에서 1장째의 웨이퍼를 처리하는 경우에 대하여 기술했지만, 2장째 이후의 웨이퍼를 처리하는 경우에도 응용이 가능하다. 예컨대, 도 7a에는, 도 4에 도시하는 바와 같은 순열처리에 있어서, 처리용기 C에 의해 2장째 이후(예컨대 α장째)의 웨이퍼의 처리(제 2번째 이후의 처리)를 실행하기 전의 컨디셔닝 개시 처리의 흐름이 예시되어 있다.
도 7a에 있어서, 우선 처리용기 C에서의 (α-1)장째의 웨이퍼의 처리가 종료된 시점에서(단계 ST40), 처리용기 B에서의 α장째의 웨이퍼의 처리의 나머지 시간을 산출한다(단계 ST41). 그리고, 산출한 처리용기 B의 처리의 나머지 시간과, 처리용기 C의 컨디셔닝 시간을 비교한다(단계 ST42). 그 결과, 나머지 시간 쪽이 길었던 경우에는(단계 ST43), 전술한 딜레이 시간을 이용하여, 처리용기 C에서의 α장째의 웨이퍼의 처리전의 컨디셔닝 개시 시기를 설정한다(단계 ST44). 한편, 나머지 시간 쪽이 길지 않은 경우에는(단계 ST43), 처리용기 C의 동일한 컨디셔닝을 즉시 개시한다(단계 ST45).
또한, 2장째 이후의 웨이퍼를 처리하는 경우에는 컨디셔닝 시간이 변동할 수 있으나, 처리용기내의 상태를 검출함으로써, 용이하게 다음 컨디셔닝 시간을 예측하는 것이 가능하다.
변형예
또한, 상기 실시형태에 있어서는, 순열처리, 병렬처리의 어느 경우라 하더라도, 반송 아암(2)이 진공 반송실(4)의 중심에 위치하여, 각 처리용기 A 내지 D(X, Y, Z) 및 로드록실(6, 8)과 거의 등거리에 있는 것을 전제로 하고 있다. 이 때문에, 웨이퍼의 반송 시간 C1 내지 C4(C11 내지 C13)은 서로 거의 동등한 것으로 한다. 그러나, 예컨대 이들의 반송 시간이 서로 크게 상이한 경우, 또는 컨디셔닝 종료로부터 프로세스 개시까지의 시간을 엄밀히 일치시키고자 하는 경우 등에 있어서는, 이하와 같이 하여도 무방하다.
예컨대 도 3 및 도 4의 순열처리에 있어서는, 서로 상이한 C1 내지 C4 중의 최대값을 Cmax로 한 경우, C1=C2=C3=C4=Cmax로 되도록 한다. 이렇게 함으로써, 컨디셔닝 종료로부터 프로세스 개시까지의 시간이 다소 길어지는 처리용기도 나오지만, 컨디셔닝 종료로부터 프로세스 개시까지의 시간을 각 처리용기에서 엄밀히 일치시킬 수 있다. 또한, C1=C2=C3=C4=Cmax+ΔC로 하고, 이 ΔC의 값을 바꿈으로써, 이들의 시간 C1 내지 C4를 임의로 조정할 수도 있다. 또한, 도 6 및 도 7의 병렬처리에 있어서도, C11 내지 C13 중의 최대값을 Cmax로 한 경우에, C11=C12=C13=Cmax로 하여도 무방하다. 이에 의해, 병렬처리에 있어서도 순열처리와 마찬가지로, 컨디셔닝 종료로부터 프로세스 개시까지의 시간을 각 처리용기에서 엄밀히 일치시킬 수 있다.
또한, 전술한 본 발명의 실시형태에 있어서는, 컨디셔닝으로서 클리닝, 프리코트 등을 실행하여, 각 처리용기내의 온도, 압력, 그 밖의 환경 등을 처리가 가능한 상태로 조절하는 경우에 대하여 기술했지만, 반드시 이것에 한정되는 것은 아니다. 즉, 컨디셔닝으로서는, 각 처리용기내의 상태를 각각의 처리가 가능한 상태로 하는 공정이면, 임의의 공정 내용을 포함하고 있어도 무방하다. 또한, 본 발명의 처리 방법은, 서로 상이한 처리를 실행하는 처리용기와, 서로 동일한 처리를 실행하는 처리용기가 조합되어 이용되는 경우에도 적용 가능하다.
또한, 상기 실시형태에서는(다른 실시형태로서 설명한 것을 제외하고), 복수매의 웨이퍼를 처리해 가는 경우에 있어서의 1장째의 웨이퍼를 각 처리용기내에 반송하기 전에, 각 처리용기의 컨디셔닝의 개시 타이밍을 조정하는 것에 대하여 설명했지만, 반드시 이것에 한정되는 것은 아니다. 즉, 처리해야 할 웨이퍼의 반송전에 처리용기의 컨디셔닝이 필요한 경우이면, 2장째 이후의 웨이퍼의 처리(장치의 정지 등에 의해 중단한 처리를 재개하는 경우 등도 포함함)에 적용하더라도 무방하고, 복수장의 웨이퍼를 연속 처리하지 않는 경우에 적용하여도 무방하다. 단지, 복수장의 웨이퍼를 처리해 가는 경우에 있어서의 1장째의 웨이퍼를 각 처리용기내에 반송하기 전의 컨디셔닝을 전제로 하는 방법에 본 발명을 적용하면 특히 유효하다.
또한, 상기 본 실시형태에서는, 복수의 처리용기를 이용하는 경우에 대하여 설명했지만, 단일의 처리용기를 이용하는 경우에 적용하여도 무방하다. 구체적으로는, 단일의 처리용기에 대해서도, 컨디셔닝 개시 시기를 조정함으로써, 컨디셔닝 종료로부터 처리 개시까지의 시간을 지극히 짧게 하여, 그 영향을 작게 하는 것이 가능하다. 이 경우에도, 복수매의 웨이퍼를 처리하여 가는 경우에 있어서의 1장째의 웨이퍼를 처리용기내에 반송하기 전의 컨디셔닝을 전제로 하는 방법에 본 발명을 적용하면 특히 유효하다.
또한, 상기 본 실시형태에서는, 단일의 반송 아암을 이용하는 경우에 대하여 설명했지만, 반송 아암 등의 반송 기구를 복수 이용하는 경우에도, 본 발명을 적용하는 것이 가능하다.
또한, 본 발명에 의하면, 처리 전체의 효율화에 의해, 사용하는 처리 가스나 전력 등의 에너지 소비를 적게 하는 효과도 얻을 수 있다.
이상, 첨부 도면을 참조하면서 본 발명에 관한 바람직한 실시형태에 대하여 설명했지만, 본 발명은 이러한 예에 한정되지 않는 것은 말할 필요도 없다. 당업자라면, 청구의 범위에 기재된 기술적 사상의 범위내에서, 각종의 변경예 또는 수정예에 상당할 수 있는 것은 분명하고, 그것들에 관해서도 당연히 본 발명의 기술적 범위에속하는 것으로 이해된다.

Claims (6)

  1. 서로 다른 처리를 실행하는 복수의 처리용기를 이용하여, 반도체 웨이퍼를 각 처리용기에 순차적으로 바꿔 옮겨가면서 처리를 실행하는 순열처리를 실행하는 반도체 웨이퍼의 처리 방법에 있어서,
    각 처리용기에 있어서의 웨이퍼의 처리는, 해당 처리용기의 컨디셔닝 종료후에 실행됨과 동시에,
    전의 처리용기의 처리 종료에 맞추어 다음의 처리용기의 컨디셔닝이 종료되도록, 다음의 처리용기의 컨디셔닝 개시 시기를 조정하는 것을 특징으로 하는 처리 방법.
  2. 제 1 항에 있어서,
    임의의 특정 처리용기의 컨디셔닝 시간(S)을, 그 특정 처리실보다 먼저 처리를 실행해야 할 처리용기인 1 또는 2 이상의 선행 처리용기에 대한 웨이퍼의 반송 시간 및 처리 시간과, 해당 선행 처리용기 중 처음으로 처리를 실행하는 처리용기의 컨디셔닝 시간과의 합계 시간(T)과 비교하여, 어느 시간(S, T)쪽이 큰 가라고 하는 기준에 근거하여, 상기 처리용기 중 어느 처리용기에서부터 처음으로 컨디셔닝을 개시하는가를 단계적으로 결정하는 것을 특징으로 하는 처리 방법.
  3. 서로 동일한 처리를 실행하는 복수의 처리용기와, 각 처리용기에 공통의 반송 기구를 이용하고, 각 처리용기에 상기 반송 기구에 의해 반도체 웨이퍼를 순차적으로 반송하여, 각 처리용기내에서 각각의 웨이퍼에 처리를 실행하는 병렬처리를 실행하는 반도체 웨이퍼의 처리 방법에 있어서,
    각 처리용기에 있어서의 웨이퍼의 처리는, 해당 처리용기의 컨디셔닝 종료후에 실행됨과 동시에,
    임의의 처리용기로의 웨이퍼의 반송 종료에 맞추어, 다음에 웨이퍼가 반송되는 처리용기의 컨디셔닝이 종료되도록, 후자의 처리용기의 컨디셔닝 개시 시기를 조정하는 것을 특징으로 하는 처리 방법.
  4. 제 3 항에 있어서,
    컨디셔닝 시간이 짧은 처리용기의 순서대로 컨디셔닝을 개시하는 것을 특징으로 하는 처리 방법.
  5. 복수의 처리용기를 이용한 반도체 웨이퍼의 처리 방법에 있어서,
    각 처리용기내의 컨디셔닝 종료후에, 해당 처리용기내로 웨이퍼를 반송하여 처리를 실행함과 동시에,
    어느 처리용기에 대해서도 컨디셔닝 종료로부터 처리 개시까지의 시간이 동일하게 되도록, 각 처리용기의 컨디셔닝 개시 시기를 조정하는 것을 특징으로 하는 처리 방법.
  6. 반도체 웨이퍼에 대하여 서로 상이한 처리를 실행함과 동시에, 각각 처리 개시전의 컨디셔닝을 실행하도록 구성된 복수의 처리용기와,
    이들의 처리용기 사이에서 웨이퍼를 반송하는 반송 기구를 구비하고,
    상기 반송 기구에 의해 웨이퍼를 각 처리용기에 순차적으로 바꿔 옮겨가면서 처리를 실행하는 순열처리를 실행하도록 구성된 반도체 웨이퍼의 처리 장치에 있어서,
    상기 처리용기마다, 전의 처리용기의 처리 종료에 맞추어 다음의 처리용기의 컨디셔닝이 종료되도록, 다음의 처리용기의 컨디셔닝 개시 시기를 산출하는 산출 수단과, 이 산출 수단에 의해 산출된 개시 시기에 대응하여, 각 처리용기의 컨디셔닝을 개시시키는 컨디셔닝 제어 수단을 구비한 것을 특징으로 하는 처리 장치.
KR1020047008213A 2001-11-29 2002-11-29 반도체 웨이퍼의 처리 방법 및 장치 KR100633890B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001365247A JP4076762B2 (ja) 2001-11-29 2001-11-29 半導体ウエハ処理装置
JPJP-P-2001-00365247 2001-11-29
PCT/JP2002/012549 WO2003046960A1 (fr) 2001-11-29 2002-11-29 Procede et dispositif permettant de traiter une tranche semi-conductrice

Publications (2)

Publication Number Publication Date
KR20040053384A true KR20040053384A (ko) 2004-06-23
KR100633890B1 KR100633890B1 (ko) 2006-10-13

Family

ID=19175299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047008213A KR100633890B1 (ko) 2001-11-29 2002-11-29 반도체 웨이퍼의 처리 방법 및 장치

Country Status (4)

Country Link
US (1) US6999830B2 (ko)
JP (1) JP4076762B2 (ko)
KR (1) KR100633890B1 (ko)
WO (1) WO2003046960A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101414427B1 (ko) * 2011-03-31 2014-07-01 도쿄엘렉트론가부시키가이샤 컨디셔닝 방법, 컴퓨터 판독 가능한 기억 매체 및 기판 처리 장치

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101018525B1 (ko) * 2004-03-31 2011-03-03 도쿄엘렉트론가부시키가이샤 기판 처리 장치 및 기판 처리 방법
JP2006278531A (ja) * 2005-03-28 2006-10-12 Toshiba Corp 工程管理システム、工程管理方法及び半導体装置の製造方法
CN101213640B (zh) * 2006-02-07 2010-08-04 东京毅力科创株式会社 基板处理装置的控制装置及基板处理装置的控制方法
WO2011049017A1 (ja) * 2009-10-19 2011-04-28 株式会社アルバック 成膜とクリーニングを行う真空処理方法
JP6216530B2 (ja) * 2013-03-29 2017-10-18 株式会社日立ハイテクノロジーズ 真空処理装置の運転方法
US9606532B2 (en) * 2014-01-29 2017-03-28 Taiwan Semiconductor Manufacturing Company Limited Method and manufacturing system
JP6320457B2 (ja) * 2016-05-31 2018-05-09 キヤノン株式会社 基板処理装置、基板処理方法、プログラム、及び物品製造方法
JP6999410B2 (ja) * 2017-12-25 2022-01-18 東京エレクトロン株式会社 基板処理方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04143819A (ja) * 1989-12-15 1992-05-18 Hitachi Ltd 消費電力制御方法、半導体集積回路装置およびマイクロプロセツサ
US5473572A (en) * 1993-02-16 1995-12-05 Chips And Technologies, Inc. Power saving system for a memory controller
JPH07335616A (ja) 1994-06-06 1995-12-22 Hitachi Ltd ウエハ処理装置
US6073204A (en) * 1997-04-23 2000-06-06 Micron Technology, Inc. Memory system having flexible architecture and method
US5943230A (en) * 1996-12-19 1999-08-24 Applied Materials, Inc. Computer-implemented inter-chamber synchronization in a multiple chamber substrate processing system
US5848022A (en) * 1997-05-02 1998-12-08 Integrated Silicon Solution Inc. Address enable circuit in synchronous SRAM
US6233661B1 (en) * 1998-04-28 2001-05-15 Compaq Computer Corporation Computer system with memory controller that hides the next cycle during the current cycle
US6269433B1 (en) * 1998-04-29 2001-07-31 Compaq Computer Corporation Memory controller using queue look-ahead to reduce memory latency
US6038673A (en) * 1998-11-03 2000-03-14 Intel Corporation Computer system with power management scheme for DRAM devices
US6418356B1 (en) * 1998-12-31 2002-07-09 Silicon Valley Group, Inc. Method and apparatus for resolving conflicts in a substrate processing system
US6111812A (en) * 1999-07-23 2000-08-29 Micron Technology, Inc. Method and apparatus for adjusting control signal timing in a memory device
US6523089B2 (en) * 2000-07-19 2003-02-18 Rambus Inc. Memory controller with power management logic
US6535450B1 (en) * 2000-08-18 2003-03-18 Micron Technology, Inc. Method for selecting one or a bank of memory devices
US6535784B2 (en) * 2001-04-26 2003-03-18 Tokyo Electron, Ltd. System and method for scheduling the movement of wafers in a wafer-processing tool
US6510099B1 (en) * 2001-09-28 2003-01-21 Intel Corporation Memory control with dynamic driver disabling

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101414427B1 (ko) * 2011-03-31 2014-07-01 도쿄엘렉트론가부시키가이샤 컨디셔닝 방법, 컴퓨터 판독 가능한 기억 매체 및 기판 처리 장치
US8980366B2 (en) 2011-03-31 2015-03-17 Tokyo Electron Limited Conditioning method, computer readable storage medium and substrate processing apparatus

Also Published As

Publication number Publication date
JP2003168637A (ja) 2003-06-13
KR100633890B1 (ko) 2006-10-13
US6999830B2 (en) 2006-02-14
US20050015174A1 (en) 2005-01-20
JP4076762B2 (ja) 2008-04-16
WO2003046960A1 (fr) 2003-06-05

Similar Documents

Publication Publication Date Title
US4825808A (en) Substrate processing apparatus
KR100633890B1 (ko) 반도체 웨이퍼의 처리 방법 및 장치
US7201851B2 (en) Vacuum processing apparatus and substrate transfer method
US8246284B2 (en) Stacked load-lock apparatus and method for high throughput solar cell manufacturing
US20040117059A1 (en) Cluster tool and method for controlling transport
KR20080015476A (ko) 처리 시스템 및 그 운전 방법
JPH10326731A (ja) 全プロセス集積化用プロセスレシピと調整レシピのチャンバ間同期化
KR20160115794A (ko) 기판 반송 방법 및 기판 처리 장치
JPH08213442A (ja) マルチチャンバプロセス装置
JP2009164426A (ja) プラズマｃｖｄ装置
JP2005019739A (ja) 被処理体の搬送方法
JP2005534174A (ja) フォトレジスト・アッシング装置
US9904299B2 (en) Gas supply control method
JPH10144659A (ja) 基板の処理装置
JP2000232071A (ja) 基板処理方法および基板処理装置
JPH0355840A (ja) 縦型処理装置における処理方法
JP4748594B2 (ja) 真空処理装置および真空処理方法
US20050092251A1 (en) Vacuum processing apparatus and method for producing an object to be processed
JPH1015378A (ja) 真空処理室の調圧方法
JP2000020138A (ja) 真空圧力制御システム
JP3681128B2 (ja) 真空成膜方法およびその装置
JP2000012649A (ja) 半導体製造方法
WO2021049368A1 (ja) 基板処理装置及び基板処理装置制御方法
JP3025811B2 (ja) 基板処理装置
KR100227844B1 (ko) 막질개선을 위한 반도체 제조용 진공 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee