JP2003168637A - 半導体ウエハ処理装置 - Google Patents
半導体ウエハ処理装置Info
- Publication number
- JP2003168637A JP2003168637A JP2001365247A JP2001365247A JP2003168637A JP 2003168637 A JP2003168637 A JP 2003168637A JP 2001365247 A JP2001365247 A JP 2001365247A JP 2001365247 A JP2001365247 A JP 2001365247A JP 2003168637 A JP2003168637 A JP 2003168637A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- conditioning
- processing chamber
- time
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 106
- 238000011282 treatment Methods 0.000 title abstract description 11
- 230000003750 conditioning effect Effects 0.000 claims abstract description 172
- 238000012545 processing Methods 0.000 claims description 428
- 235000012431 wafers Nutrition 0.000 claims description 107
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 238000000034 method Methods 0.000 description 55
- 101000760620 Homo sapiens Cell adhesion molecule 1 Proteins 0.000 description 10
- 230000001143 conditioned effect Effects 0.000 description 9
- 238000004140 cleaning Methods 0.000 description 6
- 102100035353 Cyclin-dependent kinase 2-associated protein 1 Human genes 0.000 description 2
- 101000737813 Homo sapiens Cyclin-dependent kinase 2-associated protein 1 Proteins 0.000 description 2
- 101000661807 Homo sapiens Suppressor of tumorigenicity 14 protein Proteins 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 108090000237 interleukin-24 Proteins 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000032258 transport Effects 0.000 description 2
- 101000911772 Homo sapiens Hsc70-interacting protein Proteins 0.000 description 1
- 101001139126 Homo sapiens Krueppel-like factor 6 Proteins 0.000 description 1
- 101000710013 Homo sapiens Reversion-inducing cysteine-rich protein with Kazal motifs Proteins 0.000 description 1
- 101000661816 Homo sapiens Suppression of tumorigenicity 18 protein Proteins 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
- G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/32—Operator till task planning
- G05B2219/32239—Avoid deadlock, lockup
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/32—Operator till task planning
- G05B2219/32297—Adaptive scheduling, feedback of actual proces progress to adapt schedule
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/45—Nc applications
- G05B2219/45031—Manufacturing semiconductor wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67276—Production flow monitoring, e.g. for increasing throughput
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Automation & Control Theory (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
態を均一にし,半導体ウエハの膜厚の均一性などをより
高精度にする。 【解決手段】 複数の処理室A〜Dを備えた半導体ウエ
ハ処理装置において,いずれの処理室についてもコンデ
ィショニング終了から処理開始までの時間が同じになる
ようにディレイ時間(D1,D3,D4)を算出し,各
処理室のコンディショニング開始時間を調整することに
より,コンディショニング終了から処理開始までの時間
のばらつきを解消するようにした。
Description
膜などの処理を行う半導体ウエハ処理装置に関する。
(チャンバ)を設け,各処理室に半導体ウエハなどの被
処理体を搬送アームによって搬送して成膜などのプロセ
ス処理を行うようになっている。このような半導体ウエ
ハ処理装置としては,各処理室ごとに異なる処理(例え
ば成膜やエッチングなどの異なる処理や,同じ成膜の処
理であってもTi,TiN,W,WSi など成分の異なる
膜を形成する異なる処理)を可能に構成し半導体ウエハ
を各処理室に順番に搬送して順列処理を行うものや,各
処理室を同様の処理(例えば同様の成膜のプロセス処
理)を可能に構成し各処理室に半導体ウエハを搬送して
並列処理を行うものがある。
においても,各処理室に半導体ウエハを搬送アームで搬
入する前に,クリーニング動作,処理室の雰囲気をプロ
セス時と同じにしていったんガスを充満させて処理室内
をコーティングするプリコート動作などを行い,温度や
圧力や処理室内環境などをプロセス処理が可能な状態に
している。このように,各処理室内の状態を予めそれぞ
れの処理が可能な状態にすることをここではコンディシ
ョニングと呼ぶことにする。
処理室ごとに異なる。これは,例えば各処理室での成膜
温度が異なる場合には温度上昇に必要な時間が異なるか
らである。また,処理室ごとに異なるプロセス処理を行
う場合にはクリーニング時間が異なるのでコンディショ
ニング時間も異なる。さらに,並列処理を行う場合に処
理室で処理された半導体ウエハの枚数に対応してクリー
ニング時間を決定するような場合にも各処理室ごとにク
リーニング時間が異なるのでコンディショニング時間も
異なる。
ス処理を順列して行う半導体ウエハ処理装置において
は,図8に示すようにすべての処理室について同時にコ
ンディショニングを開始し,コンディショニング時間
(S)が最も長い処理室(D)についてコンディショニ
ングが終了した時点で最初の処理室(A)へ半導体ウエ
ハの搬送を行ってプロセス処理を実行し,その後はプロ
セス処理が終了するごとに次の処理室へ半導体ウエハの
搬送(C)を行ってプロセス処理(P)を実行してい
た。
うにコンディショニングを一斉に開始するようにしたの
では,コンディショニングが終了してから半導体ウエハ
搬送処理を行うまでに,各処理室ごとに異なる待ち時間
(WA,WB,WC,WD)が発生してしまう。
(A)であっても,コンディショニング時間が短けれ
ば,最も長い時間がかかる処理室(D)のコンディショ
ニングが終了するまで待ち時間WAが発生する。また,
処理室(D)については,最後にプロセス処理が行われ
るにも拘わらず,最初にコンディショニングが完了して
いるので,他の処理室の処理が終了するまでその状態で
待ち時間WDが発生する。
た状態で処理室ごとに異なる待ち時間(WA,WB,W
C,WD)が発生すると,半導体ウエハが搬入されるま
でに処理室内の状態が各処理室ごとに微妙に変化してし
まう。特に処理室内の温度(処理室内に設けられたサセ
プタの温度やサセプタからの輻射熱による処理室自体の
温度など)は待ち時間が異なると各処理室ごとに微妙に
変化するため,例えば各処理室で同じ成膜のプロセス処
理を行う場合でも,半導体ウエハの膜厚が各処理室ごと
に微妙に異なるという問題があった。
列して行う半導体ウエハ処理装置においても,図9に示
すようにすべての処理室について同時にコンディショニ
ングを開始していたので,各処理室ごとに異なる待ち時
間(WY,WZ)が発生する。このため,順列処理を行う
半導体ウエハ処理装置場合と同様の問題があった。
を連続的に処理する場合における最初の1枚目を各処理
室で処理するときに特に顕著に現れる。これは例えば2
枚目以降の処理室の環境は,1枚目の処理を通じて比較
的安定に維持される一方,1枚目の処理室の環境は未だ
安定していないことがあり得るためと考えられる。
の高い半導体を製造することが要求されることに伴っ
て,半導体ウエハの膜厚及び膜質の均一性などもより高
精度にすることが要求されるようになっている。
てなされたものであり,その目的とするところは,コン
ディショニングが終了してから半導体ウエハが搬送され
る前に処理室内の状態が処理室ごとに変化して不均一と
なることを防止でき,これにより各処理室で形成した膜
厚及び膜質の均一性などを向上させることができる半導
体ウエハ処理装置を提供することにある。
に,本発明は,請求項1に記載のように,複数の処理室
を備え,コンディショニング終了後に各処理室に半導体
ウエハを搬送し処理を行う半導体ウエハ処理装置におい
て,いずれの処理室についてもコンディショニング終了
から処理開始までの時間が同じになるように各処理室の
コンディショニング開始時間を調整することを特徴とす
る半導体ウエハ処理装置を提供する。これによれば,コ
ンディショニング終了から処理開始までの時間の各処理
室によるばらつきを解消することができる。
も異なる処理を行う複数の処理室を備え,コンディショ
ニング終了後に半導体ウエハを各処理室に順次搬送して
処理を行う半導体ウエハ処理装置において,前の処理室
の処理終了に合わせて次の処理室のコンディショニング
が終了するように,次の処理室のコンディショニング開
始時間を調整することを特徴とする半導体ウエハ処理装
置を提供する。これによれば,いずれの処理室について
もコンディショニング終了から処理開始までの時間が同
じになるとともに,コンディショニング終了後の待ち時
間を極力少なくすることができる。さらに,請求項3に
記載のように,ある処理室のコンディショニング時間
が,それまでに処理を行うべき処理室についての半導体
ウエハ搬送時間の総和と処理時間の総和と最初に処理を
行う処理室のコンディショニング時間を加えた時間より
も長いときは,その処理室のコンディショニングを先に
開始するように構成することによって,コンディショニ
ングを先に開始した処理室に半導体ウエハの搬送を行う
までに,それまでの処理室による処理を終了させておく
ことができ,装置全体の処理の効率化を図ることができ
る。
も同様の処理を行う複数の処理室を備え,コンディショ
ニング終了後に各処理室にそれぞれ半導体ウエハを搬送
して処理を行う半導体ウエハ処理装置において,いずれ
かの処理室への半導体ウエハの搬送終了に合わせて次の
処理室のコンディショニングが終了するように,次の処
理室のコンディショニング開始時間を調整することを特
徴とする半導体ウエハ処理装置を提供する。これによれ
ば,いずれの処理室についてもコンディショニング終了
から処理開始までの時間が同じになるとともに,コンデ
ィショニング終了後の待ち時間を極力少なくすることが
できる。さらに,請求項5に記載のように,コンディシ
ョニングにかかる時間が短い処理室から順次コンディシ
ョニングを開始するように構成することによって,装置
全体における処理の時間を短縮することができ,処理の
効率化を図ることができる。
施の形態を詳細に説明する。図1,図2はそれぞれ,複
数の処理室(チャンバ)を備えた,いわゆるマルチチャ
ンバ型の半導体ウエハ処理装置1の概略平面図,概略側
面図である。図1,図2を参照しながらこの処理装置1
の全体構成について説明する。処理装置1では,半導体
ウエハHのような被処理体を搬送する搬送アーム2を備
えた真空搬送室4の周囲に,第1〜第6ゲートバルブG
1〜G6を介して,第1および第2ロードロック室6,
8と,半導体ウエハに各種処理を施すための第1〜第4
の真空処理室(チャンバまたはプロセスモジュールとも
いう)A〜Dが配置されている。
ぞれ異なる処理を行うことができるように構成される。
具体的には成膜やエッチングなどの異なる処理や,同じ
成膜の処理であってもTi,TiN,W,WSi など成分
の異なる膜を形成する異なる処理ができるように構成さ
れる。このように構成することにより,同じ半導体ウエ
ハを順番に搬送して順列処理を行うことができる。
処理を行うことができるように構成してもよい。具体的
にはTiによる成膜のプロセス処理をすべての処理室で
行うことができるように構成してもよい。
真空搬送室4内の減圧雰囲気を維持しながら,真空搬送
室4と大気圧雰囲気の真空搬送室4外部との間で半導体
ウエハを搬送(搬入搬出)するためのものである。第1
および第2ロードロック室6,8の下部に設けられてい
る真空ポンプおよびガス供給系から成る圧力調整機構1
8により,第1および第2ロードロック室6,8内の圧
力を適宜設定可能に構成されている。また,第1および
第2ロードロック室6,8の大気側開口部は,それぞれ
第7および第8ゲートバルブG7,G8により開閉自在
に密閉されている。第1〜第8ゲートバルブG1〜G8
の開閉動作は,駆動機構(未図示)により各ゲートバル
ブを構成する弁体を上下動させることにより行われる。
なお,図2は,処理装置1から第1〜第4の処理室A〜
Dを取り外した状態を示している。
部(未図示)が設けられ,この制御部はその本体を構成
するCPU(中央処理装置),CPUが各部を制御する
ためのプログラムデータ等を格納したROM(リード・
オンリ・メモリ),CPUが行う各種データ処理のため
に使用されるメモリエリア等を設けたRAM(ランダム
・アクセス・メモリ)等から構成される。
各処理室ごとに異なる処理が可能に構成した処理装置1
により半導体ウエハの順列処理を行う場合の上記制御部
の処理について説明する。
部を制御して各処理室A〜Dに半導体ウエハを搬送アー
ム2によって搬送して成膜などのプロセス処理を行う。
この場合,上記各処理室A〜Dに半導体ウエハを搬送ア
ーム2で搬入するのに先立って,クリーニング動作,プ
リコート動作などを行い,温度や圧力や処理室内環境な
どをプロセス処理が可能な状態にするコンディショニン
グを行う。
て連続して処理する場合における最初の1枚目の半導体
ウエハを処理する前に行う処理室A〜Dのコンディショ
ニング開始処理について説明する。この場合,上記制御
部が行う処理を図3に示し,この処理を適用した例を図
4に示す。図4においてS1,S2,S3,S4は各処
理室A〜Dのコンディショニングにかかる時間を示し,
C1,C2,C3,C4は各処理室A〜Dへ半導体ウエ
ハを搬送するのにかかる時間を示している。また,P
1,P2,P3,P4は各処理室A〜Dのプロセス処理
にかかる時間を示している。
16にて最初にコンディショニングを行うべき処理室を
決定する。すなわち,制御部は先ずST1にて各処理室
A〜Dについて現在の処理室内の状態を検出しこの状態
からプロセス処理が可能な状態に移行するためにかかる
コンディショニング時間S1〜S4の算出を行う。例え
ば各処理室A〜Dに設けられたヒータ温度を検出して,
現在の温度とプロセス処理が可能な温度との差分と予め
メモりなどに記憶しておいた昇降温レートに基づいてプ
ロセス処理可能までの時間を算出し,これをS1〜S4
とする。
のコンディショニング時間S1と搬送時間C1及びプロ
セス処理時間P1の総和(S1+C1+P1)と,次に
処理を行う処理室Bのコンディショニング時間S2との
比較を行う。そして,S1+C1+P1<S2のときは
ST3にて処理室Bの各時間の総和(S2+C2+P
2)とその次に処理を行う処理室Cのコンディショニン
グ時間S3との比較を行う。
はST4にて処理室Cの各時間の総和(S3+C3+P
3)と最後に処理を行う処理室Dのコンディショニング
時間S4との比較を行う。そして,S3+C3+P3<
S4のときはST5にて最初にコンディショニングを行
う処理室をDに決定し,ST17にて処理室Dのコンデ
ィショニングを開始する。この場合,最初に処理室Dの
コンディショニングを開始するのは,処理室Dのコンデ
ィショニングを行っている間に他の処理室A〜Cまでの
すべての処理(成膜,搬送,コンディショニング)を終
了させておくことができるためである。
のときはST6にて最初にコンディショニングを行う処
理室をCに決定し,ST17にて処理室Cのコンディシ
ョニングを開始する。この場合,最初に処理室Cのコン
ディショニングを開始するのは,処理室Cのコンディシ
ョニングを行っている間に処理室A〜Bまでの処理を終
了しかつ処理室Dのコンディショニングを終了すること
ができるからである。
は,ST7にて処理室Bのコンディショニング時間S2
と処理室B,Cの搬送時間及びプロセス処理時間の総和
(S2+C2+P2+C3+P3)と処理室Dのコンデ
ィショニング時間S4との比較を行う。そして,S2+
C2+P2+C3+P3<S4のときはST8にて最初
にコンディショニングを行う処理室をDに決定し,ST
17にて処理室Dのコンディショニングを開始する。ま
た,ST7にてS2+C2+P2+C3+P3>S4の
ときはST9にて最初にコンディショニングを行う処理
室をBに決定し,ST17にて処理室Bのコンディショ
ニングを開始する。
ときは,ST10にて処理室Aのコンディショニング時
間S1と処理室A,Bの搬送時間及びプロセス処理時間
の総和(S1+C1+P1+C2+P2)と処理室Cの
コンディショニング時間S3との比較を行う。そして,
S1+C1+P1+C2+P2<S3のときはST11
にて処理室Cの各時間の総和(S3+C3+P3)と処
理室Dのコンディショニング時間S4との比較を行う。
きは,ST12にて最初にコンディショニングを行う処
理室をDに決定し,ST17にて処理室Dのコンディシ
ョニングを開始する。また,ST11にてS3+C3+
P3>S4のときはST13にて最初にコンディショニ
ングを行う処理室をCに決定し,ST17にて処理室C
のコンディショニングを開始する。
2>S3のときはST14にて処理室Aのコンディショ
ニング時間S1と処理室A,B,Cの搬送時間及びプロ
セス処理時間の総和(S1+C1+P1+C2+P2+
C3+P3)と処理室Cのコンディショニング時間S4
との比較を行う。そして,S1+C1+P1+C2+P
2+C3+P3<S4のときは,ST15にて最初にコ
ンディショニングを行う処理室をDに決定し,ST17
にて処理室Dのコンディショニングを開始する。また,
ST14にてS1+C1+P1+C2+P2+C3+P
3>S4のときは,ST16にて最初にコンディショニ
ングを行う処理室をAに決定し,ST17にて処理室A
のコンディショニングを開始する。
理室のコンディショニングを開始した後,ST18にて
他の処理室のコンディショニング開始待ちをするディレ
イ時間Dの算出を行う。このディレイ時間Dは最初にコ
ンディショニング処理を行う処理室が決定すれば,各処
理室A〜Dのコンディショニング時間S1〜S4,搬送
時間C1〜C4,プロセス処理時間P1〜P4はすべて
分かっているので,基準とする時間を決めれば,その基
準時間から算出できる。例えば,図4に示す例では,処
理室Cのプロセス処理終了時間を基準時間Tとしてい
る。これにより,処理室Aのディレイ時間はD1=T−
(S1+C1+P1+C2+P2+C3+P3)として
求められ,処理室Cのディレイ時間はD3=T−(S3
+C3+P3)として求められる。また,処理室Dのデ
ィレイ時間はD4=T−S4として求められる。 続い
てST19にて他の処理室について,算出したディレイ
時間Dだけ待ってからそれぞれコンディショニングを開
始する。
例を図4に示す。上記ST1〜ST17による処理によ
って処理室Bのコンディショニングが最初に開始され
る。その後は,処理室Aのコンディショニングはディレ
イ時間D1だけ待ってから開始され,処理室Cのコンデ
ィショニングはディレイ時間D3だけ待ってから開始さ
れ,処理室Dのコンディショニングはディレイ時間D4
だけ待ってから開始される。
に応じて,最初にコンディショニングを開始する処理室
を決定するとともに(ST1〜ST16)他の処理室に
ついてはディレイ時間Dを算出することにより(ST1
8),前の処理室のプロセス処理終了時間に合わせて次
の処理室のコンディショニングが終了するように,コン
ディショニングを開始時間(開始タイミング)を調整す
る(ST17,ST19)。
プロセス処理開始までの時間のばらつきを解消すること
ができるので,コンディショニングが終了してから半導
体ウエハが搬送される前に処理室内の状態が処理室ごと
に変化して不均一となることを防止できる。従って,例
えば各処理室で成膜処理を行う場合は膜厚及び膜質の均
一性を向上させることができる。
いて半導体ウエハの搬送直前にコンディショニングを完
了させるように,ディレイ時間Dを算出し(ST1
8),コンディショニング開始時間を調整している。こ
れにより,いずれの処理室についてもコンディショニン
グ終了後の待ち時間を極力少なくすることができる。
す従来例とを比較すると,従来はコンディショニング終
了後に各処理室ごとに異なる待ち時間(WA,WB,W
C,WD)が存在していたのに対して,図4に示す例で
は,ディレイ時間Dで調整することにより待ち時間(W
A,WB,WC,WD)がなくなっていることがわか
る。
間(図4に示す例ではS2)が,それまでに処理を行う
べき処理室(図4に示す例では処理室A)についての半
導体ウエハ搬送時間の総和とプロセス処理時間の総和と
最初にプロセス処理を行う処理室のコンディショニング
時間を加えた時間(図4に示す例ではS1+C1+P
1)よりも長いときは,その処理室(図4に示す例では
処理室B)のコンディショニングを先に開始するように
したので,先に開始した処理室(B)のコンディショニ
ングが終了するまでには,それまでに処理すべき処理室
(A)のプロセス処理まで終了しているため,処理の効
率化を図ることができ,装置全体のスループットを向上
させることができる。
様の処理が可能に構成した処理装置1により複数の半導
体ウエハの並列処理を行う場合の上記制御部の処理につ
いて説明する。半導体ウエハの並列処理を行う場合であ
っても,上述した順列処理を行う場合と同様に上記各処
理室A〜Dに半導体ウエハを搬送アーム2で搬入するの
に先立って,コンディショニングを行う。
ム2で複数の半導体ウエハを各処理室へ搬送しなければ
ならない場合には,ある処理室へのウエハ搬送終了まで
に次に処理を行う処理室のコンディショニングを終了す
れば,いずれの処理室についてもコンディショニング終
了からプロセス処理開始までの時間を同じにすることが
できるとともに,効率よく半導体ウエハを搬送すること
ができる。
並列処理によって連続して処理する場合における各処理
室について最初の1枚目の半導体ウエハを処理する前に
行う処理室A〜Dのコンディショニング開始処理につい
て説明する。この場合,制御部が行う処理を図5及び図
6に示し,この処理を適用した例を図7に示す。なお,
図7においてS11,S12,S13は各処理室X〜Z
のコンディショニングにかかる時間を示し,C11,C
12,C13は各処理室X〜Zへ半導体ウエハを搬送す
るのにかかる時間を示している。また,P11,P1
2,P13は各処理室X〜Zのプロセス処理にかかる時
間を示している。
ングを開始する処理室を決定するため,図5に示すよう
にコンディショニング時間Sの比較処理を行う。すなわ
ち,ST21にて図3に示すST1の場合と同様に各処
理室X〜Zのコンディショニング時間S11,S12,
S13を算出する。続いて,ST22にて各S11,S
12,S13を比較し,コンディショニング時間が短い
順にする。
順にコンディショニングを開始する。その際,処理室の
半導体ウエハの搬送終了に合わせて次の処理室のコンデ
ィショニングが終了するように,次の処理室についてデ
ィレイ時間Dを算出しディレイ時間Dだけ待ってからコ
ンディショニングを開始することにより,コンディショ
ニング開始時間を調整する。
イ時間の算出処理が異なるが,その一例としてS13<
S12<S11となる場合のコンディショニング開始処
理を図6に示す。制御部は先ずST23にて最もコンデ
ィショニング時間が短い処理室Zのコンディショニング
を開始する。続いて,ST24にて処理室Zのコンディ
ショニング時間と搬送時間との総和(S13+C13)
と次に処理を行う処理室Yのコンディショニング時間S
12とを比較する。
12のときはST25にて処理室Yのコンディショニン
グを開始し,ST26にて処理室Yのコンディショニン
グ時間と搬送時間との総和(S12+C12)と次に処
理を行う処理室Xのコンディショニング時間S11とを
比較する。そしてS12+C12<S11のときはST
27にて処理室Xのコンディショニングを開始してこの
コンディショニング開始処理を終了する。また,ST2
6にてS12+C12>S11のときはST28にて処
理室Xのディレイ時間D11をD11=S12+C12
−S11により算出し,ST29にてディレイ時間D1
1だけ待ってから処理室Xのコンディショニングを開始
する。
S12のときはST30にて処理室Yのディレイ時間D
12をD12=S13+C13−S12により算出し,
ST31にてディレイ時間D12だけ待ってから処理室
Yのコンディショニングを開始する。
時間とコンディショニング時間と搬送時間との総和(D
12+S12+C12)と次に処理を行う処理室Xのコ
ンディショニング時間S11とを比較する。ST32に
てD12+S12+C12<S11のときはST33に
て処理室Xのコンディショニングを開始する。また,S
T32にてD12+S12+C12>S11のときはS
T34にて処理室Xのディレイ時間D11をD11=D
12+S12+C12−S11により算出し,ST35
にてディレイ時間D11だけ待ってから処理室Xのコン
ディショニングを開始する。
に応じて,最初にコンディショニングを開始する処理室
を決定するとともに(ST21〜ST22)他の処理室
についてはディレイ時間Dを算出することにより(ST
28,ST30,ST34),いずれかの処理室への半
導体ウエハの搬送終了に合わせて次の処理室のコンディ
ショニングが終了するように,その処理室のコンディシ
ョニング開始時間を調整する(ST23,ST25,S
T27,ST29,ST31,ST33,ST35)。
これにより,コンディショニング終了からプロセス処理
開始までの時間のばらつきを解消することができるの
で,コンディショニングが終了してから半導体ウエハが
搬送される前に処理室内の状態が処理室ごとに変化して
不均一となることを防止できる。従って,例えば各処理
室で成膜処理を行う場合は膜厚及び膜質の均一性を向上
させることができる。
いて半導体ウエハの搬送直前にコンディショニングを完
了させるように,ディレイ時間Dを算出し(ST28,
ST30,ST34),コンディショニング開始時間を
調整している。これにより,いずれの処理室についても
コンディショニング終了後の待ち時間を極力少なくする
ことができるとともに,1つの搬送アーム2を効率よく
動作させることができるので装置全体の処理効率を向上
させることができる。
す従来例とを比較すると,従来はコンディショニング終
了後に各処理室ごとに異なる待ち時間(WY,WZ)が存
在していたのに対して,図4に示す例ではディレイ時間
Dで調整することにより待ち時間(WY,WZ)がなくな
っていることがわかる。
短い処理室から順番にコンディショニングを開始するよ
うにしたので,処理の効率化を図ることができ,装置全
体のスループットを向上させることができる。
理,並列処理いずれの場合であっても,半導体ウエハ処
理装置1の搬送アーム2が,真空搬送室4の中心に位置
しロードロック室6,8及び各処理室A〜Dとほぼ等距
離にあるため,ウエハの搬送時間C1〜C4,C11〜
C13はほぼ等しいものとしている。しかしながら,例
えばこれらの値が大きく異なっていた場合,あるいは厳
密にコンディショニング終了からプロセス開始までの時
間を揃えたい場合などにおいては,以下のようにしても
よい。例えば順列処理においては,図3,図4において
C1〜C4のうちの最大値をCmaxとした場合,C1=
C2=C3=C4=Cmaxとする。こうすることによ
り,コンディショニング終了からプロセス開始までの時
間が多少長くなる処理室も出てくるが,これらの時間は
各処理室で厳密に合わせ込むことができる。更にC1=
C2=C3=C4=Cmax+ΔCとし,このΔCの値を
変えることにより,これらの時間は任意に調整すること
もできる。また,並列処理においても,図6,図7にお
いてC11〜C13のうちの最大値をC1maxとした場
合に, C11=C12=C13=Cmaxとしてもよ
い。これにより,並列処理においても上記順列処理と同
様に,コンディショニング終了からプロセス開始までの
時間を各処理室で厳密に合わせ込むことができる。
ては,コンディショニングとしてクリーニング動作,プ
リコート動作などを行い,温度や圧力や処理室内環境な
どをプロセス処理が可能な状態にする場合について述べ
たが,必ずしもこれに限定されるものではなく,コンデ
ィショニングとして各処理室内の状態をそれぞれの処理
が可能な状態にする処理であれば,他の動作を含んでも
よく,また上記動作をすべて含む必要もない。また,本
発明にかかる半導体ウエハ処理装置としては,異なる処
理を行う複数の処理室の他に同様の処理を行う処理室が
含まれていてもよく,同様の処理を行う複数の処理室の
他に異なる処理を行う処理室が含まれていてもよい。
複数枚の半導体ウエハを連続的に処理する場合における
最初の1枚目を各処理室に搬送する場合において,各処
理室のコンディショニングの開始タイミングを調整する
ものについて説明したが,必ずしもこれに限定されるも
のではなく,半導体ウエハの搬送前にコンディショニン
グが必要な場合であれば,2枚目以降の半導体ウエハの
処理に適用してもよく,半導体ウエハを連続処理しない
場合に適用してもよい。但し,複数枚の半導体ウエハを
連続的に処理する場合における最初の1枚目を各処理室
に搬送する場合に本発明を適用すれば特に有効である。
また,本実施の形態では,複数の処理室を設けた場合に
ついて説明したが,必ずしもこれに限定されるものでは
なく,コンディショニング開始時間の調整は単一の処理
室を設けた半導体ウエハ処理装置に適用してもよい。具
体的には,コンディショニング開始時間を調整すること
により,コンディショニング終了からプロセス処理開始
までの時間を極力短くすることができる。この場合も複
数枚の半導体ウエハを連続的に処理する場合における最
初の1枚目を各処理室に搬送する場合に適用すれば特に
有効である。
かる好適な実施形態について説明したが,本発明はかか
る例に限定されないことは言うまでもない。当業者であ
れば,特許請求の範囲に記載された技術的思想の範疇内
において,各種の変更例または修正例に相当し得ること
は明らかであり,それらについても当然に本発明の技術
的範囲に属するものと了解される。
ずれの処理室についてもコンディショニング終了からプ
ロセス処理開始までの時間が同じになるように各処理室
のコンディショニング開始時間を調整することにより,
コンディショニング終了から処理開始までの時間のばら
つきを解消することができる。これにより,コンディシ
ョニングが終了してから半導体ウエハが搬送される前に
処理室内の状態が処理室ごとに変化して不均一となるこ
とを防止できる。
処理室で半導体ウエハを順次搬送して処理する場合にお
いても,前の処理室の処理終了に合わせて次の処理室の
コンディショニングが終了するように,次の処理室のコ
ンディショニング開始時間を調整することによって,い
ずれの処理室についてもコンディショニング終了から処
理開始までの時間を同じにすることができるとともに,
コンディショニング終了後の待ち時間を極力少なくする
ことができる。また,コンディショニングを先に開始し
た処理室に半導体ウエハの搬送を行うまでに,それまで
の処理室による処理を終了させておけば,装置全体の処
理の効率化を図ることができる。
理室でそれぞれ半導体ウエハを搬送して処理する場合に
おいても,いずれかの処理室への半導体ウエハの搬送終
了に合わせて次の処理室のコンディショニングが終了す
るように,次の処理室のコンディショニング開始時間を
調整することによって,いずれの処理室についてもコン
ディショニング終了からプロセス処理開始までの時間を
同じにすることができるとともに,コンディショニング
終了後の待ち時間を極力少なくすることができる。さら
に,コンディショニングにかかる時間が短い処理室から
順番にコンディショニングを開始することによって,装
置全体における処理の時間を短縮することができ,処理
の効率化を図ることができる。
装置の概略平面図。
概略側面図。
を設けた半導体ウエハ処理装置で順列処理を行う場合に
おける各処理室のコンディショニング開始処理を示す流
れ図。
グ図。
を設けた半導体ウエハ処理装置で並列処理を行う場合に
おける各処理室のコンディショニング時間の比較処理を
示す流れ図。
なった場合における各処理室のコンディショニング時間
の比較処理を示す流れ図。
イミング図。
エハの処理を示すタイミング図。
エハの処理を示すタイミング図。
Claims (5)
- 【請求項1】 複数の処理室を備え,コンディショニン
グ終了後に各処理室に半導体ウエハを搬送し処理を行う
半導体ウエハ処理装置において,いずれの処理室につい
てもコンディショニング終了から処理開始までの時間が
同じになるように各処理室のコンディショニング開始時
間を調整することを特徴とする半導体ウエハ処理装置。 - 【請求項2】 少なくとも異なる処理を行う複数の処理
室を備え,コンディショニング終了後に半導体ウエハを
各処理室に順次搬送して処理を行う半導体ウエハ処理装
置において,前の処理室の処理終了に合わせて次の処理
室のコンディショニングが終了するように,次の処理室
のコンディショニング開始時間を調整することを特徴と
する半導体ウエハ処理装置。 - 【請求項3】 請求項2記載の半導体ウエハ処理装置で
あって,ある処理室のコンディショニング時間が,それ
までに処理を行うべき処理室についての各半導体ウエハ
搬送時間と各処理時間と最初に処理を行う処理室のコン
ディショニング時間を加えた時間よりも長いときは,そ
の処理室のコンディショニングを先に開始することを特
徴とする半導体ウエハ処理装置。 - 【請求項4】 少なくとも同様の処理を行う複数の処理
室を備え,コンディショニング終了後に各処理室にそれ
ぞれ半導体ウエハを搬送して処理を行う半導体ウエハ処
理装置において,いずれかの処理室への半導体ウエハの
搬送終了に合わせて次の処理室のコンディショニングが
終了するように,次の処理室のコンディショニング開始
時間を調整することを特徴とする半導体ウエハ処理装
置。 - 【請求項5】 請求項4記載の半導体ウエハ処理装置で
あって,コンディショニングにかかる時間が短い処理室
から順次コンディショニングを開始することを特徴とす
る半導体ウエハ処理装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001365247A JP4076762B2 (ja) | 2001-11-29 | 2001-11-29 | 半導体ウエハ処理装置 |
KR1020047008213A KR100633890B1 (ko) | 2001-11-29 | 2002-11-29 | 반도체 웨이퍼의 처리 방법 및 장치 |
PCT/JP2002/012549 WO2003046960A1 (fr) | 2001-11-29 | 2002-11-29 | Procede et dispositif permettant de traiter une tranche semi-conductrice |
US10/496,980 US6999830B2 (en) | 2001-11-29 | 2002-11-29 | Method and device for processing semiconductor wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001365247A JP4076762B2 (ja) | 2001-11-29 | 2001-11-29 | 半導体ウエハ処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003168637A true JP2003168637A (ja) | 2003-06-13 |
JP4076762B2 JP4076762B2 (ja) | 2008-04-16 |
Family
ID=19175299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001365247A Expired - Fee Related JP4076762B2 (ja) | 2001-11-29 | 2001-11-29 | 半導体ウエハ処理装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6999830B2 (ja) |
JP (1) | JP4076762B2 (ja) |
KR (1) | KR100633890B1 (ja) |
WO (1) | WO2003046960A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011049017A1 (ja) * | 2009-10-19 | 2011-04-28 | 株式会社アルバック | 成膜とクリーニングを行う真空処理方法 |
JP2012216630A (ja) * | 2011-03-31 | 2012-11-08 | Tokyo Electron Ltd | コンディショニング方法、コンピュータ読み取り可能な記憶媒体及び基板処理装置 |
KR20190008374A (ko) * | 2016-05-31 | 2019-01-23 | 캐논 가부시끼가이샤 | 기판 처리 장치, 기판 처리 방법, 프로그램 및 물품 제조 방법 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101018525B1 (ko) * | 2004-03-31 | 2011-03-03 | 도쿄엘렉트론가부시키가이샤 | 기판 처리 장치 및 기판 처리 방법 |
JP2006278531A (ja) * | 2005-03-28 | 2006-10-12 | Toshiba Corp | 工程管理システム、工程管理方法及び半導体装置の製造方法 |
JP4796574B2 (ja) * | 2006-02-07 | 2011-10-19 | 東京エレクトロン株式会社 | 基板処理装置の制御装置および基板処理装置の制御プログラム |
JP6216530B2 (ja) * | 2013-03-29 | 2017-10-18 | 株式会社日立ハイテクノロジーズ | 真空処理装置の運転方法 |
US9606532B2 (en) * | 2014-01-29 | 2017-03-28 | Taiwan Semiconductor Manufacturing Company Limited | Method and manufacturing system |
JP6999410B2 (ja) * | 2017-12-25 | 2022-01-18 | 東京エレクトロン株式会社 | 基板処理方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04143819A (ja) * | 1989-12-15 | 1992-05-18 | Hitachi Ltd | 消費電力制御方法、半導体集積回路装置およびマイクロプロセツサ |
US5473572A (en) * | 1993-02-16 | 1995-12-05 | Chips And Technologies, Inc. | Power saving system for a memory controller |
JPH07335616A (ja) * | 1994-06-06 | 1995-12-22 | Hitachi Ltd | ウエハ処理装置 |
US6073204A (en) * | 1997-04-23 | 2000-06-06 | Micron Technology, Inc. | Memory system having flexible architecture and method |
US5943230A (en) * | 1996-12-19 | 1999-08-24 | Applied Materials, Inc. | Computer-implemented inter-chamber synchronization in a multiple chamber substrate processing system |
US5848022A (en) * | 1997-05-02 | 1998-12-08 | Integrated Silicon Solution Inc. | Address enable circuit in synchronous SRAM |
US6233661B1 (en) * | 1998-04-28 | 2001-05-15 | Compaq Computer Corporation | Computer system with memory controller that hides the next cycle during the current cycle |
US6269433B1 (en) * | 1998-04-29 | 2001-07-31 | Compaq Computer Corporation | Memory controller using queue look-ahead to reduce memory latency |
US6038673A (en) * | 1998-11-03 | 2000-03-14 | Intel Corporation | Computer system with power management scheme for DRAM devices |
US6418356B1 (en) * | 1998-12-31 | 2002-07-09 | Silicon Valley Group, Inc. | Method and apparatus for resolving conflicts in a substrate processing system |
US6111812A (en) * | 1999-07-23 | 2000-08-29 | Micron Technology, Inc. | Method and apparatus for adjusting control signal timing in a memory device |
US6523089B2 (en) * | 2000-07-19 | 2003-02-18 | Rambus Inc. | Memory controller with power management logic |
US6535450B1 (en) * | 2000-08-18 | 2003-03-18 | Micron Technology, Inc. | Method for selecting one or a bank of memory devices |
US6535784B2 (en) * | 2001-04-26 | 2003-03-18 | Tokyo Electron, Ltd. | System and method for scheduling the movement of wafers in a wafer-processing tool |
US6510099B1 (en) * | 2001-09-28 | 2003-01-21 | Intel Corporation | Memory control with dynamic driver disabling |
-
2001
- 2001-11-29 JP JP2001365247A patent/JP4076762B2/ja not_active Expired - Fee Related
-
2002
- 2002-11-29 KR KR1020047008213A patent/KR100633890B1/ko not_active IP Right Cessation
- 2002-11-29 US US10/496,980 patent/US6999830B2/en not_active Expired - Fee Related
- 2002-11-29 WO PCT/JP2002/012549 patent/WO2003046960A1/ja active Application Filing
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011049017A1 (ja) * | 2009-10-19 | 2011-04-28 | 株式会社アルバック | 成膜とクリーニングを行う真空処理方法 |
JP5474082B2 (ja) * | 2009-10-19 | 2014-04-16 | 株式会社アルバック | 成膜とクリーニングを行う真空処理方法 |
JP2012216630A (ja) * | 2011-03-31 | 2012-11-08 | Tokyo Electron Ltd | コンディショニング方法、コンピュータ読み取り可能な記憶媒体及び基板処理装置 |
US8980366B2 (en) | 2011-03-31 | 2015-03-17 | Tokyo Electron Limited | Conditioning method, computer readable storage medium and substrate processing apparatus |
TWI573213B (zh) * | 2011-03-31 | 2017-03-01 | Tokyo Electron Ltd | Adjustment method, computer readable memory media and substrate processing device |
KR20190008374A (ko) * | 2016-05-31 | 2019-01-23 | 캐논 가부시끼가이샤 | 기판 처리 장치, 기판 처리 방법, 프로그램 및 물품 제조 방법 |
KR102120212B1 (ko) | 2016-05-31 | 2020-06-08 | 캐논 가부시끼가이샤 | 기판 처리 장치, 기판 처리 방법, 프로그램 및 물품 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
WO2003046960A1 (fr) | 2003-06-05 |
US6999830B2 (en) | 2006-02-14 |
JP4076762B2 (ja) | 2008-04-16 |
KR20040053384A (ko) | 2004-06-23 |
US20050015174A1 (en) | 2005-01-20 |
KR100633890B1 (ko) | 2006-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10326731A (ja) | 全プロセス集積化用プロセスレシピと調整レシピのチャンバ間同期化 | |
KR101089841B1 (ko) | 기판 처리 장치, 프로그램, 기억 매체 및 컨디셔닝 필요여부 결정 방법 | |
US20040117059A1 (en) | Cluster tool and method for controlling transport | |
US20190181015A1 (en) | Substrate Processing Method and Substrate Processing Apparatus | |
KR20060081377A (ko) | 기판 처리 시스템 및 기판 처리 프로그램 | |
JP2003168637A (ja) | 半導体ウエハ処理装置 | |
WO2006126440A1 (ja) | 成膜方法およびコンピュータにより読み取り可能な記憶媒体 | |
JP3268394B2 (ja) | 処理方法 | |
US6387445B1 (en) | Tungsten layer forming method and laminate structure of tungsten layer | |
US6841489B2 (en) | Method of manufacturing a semiconductor device and method of forming a film | |
WO2018179354A1 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
JP4505915B2 (ja) | 成膜方法 | |
JP2000232071A (ja) | 基板処理方法および基板処理装置 | |
JP4748594B2 (ja) | 真空処理装置および真空処理方法 | |
JP6552552B2 (ja) | 膜をエッチングする方法 | |
WO2022065315A1 (ja) | 凹部埋め込み方法及び基板処理装置 | |
JPH1064848A (ja) | 半導体装置の製造装置および製造方法 | |
JP7324811B2 (ja) | 基板処理装置、半導体装置の製造方法、及びプログラム | |
JP3003610B2 (ja) | 半導体装置の製造方法 | |
JP4082775B2 (ja) | 真空処理方法およびその装置 | |
JP2000306903A (ja) | 基板処理装置 | |
JP2004091813A (ja) | タングステン膜の形成方法およびcvd装置 | |
JP2011071425A (ja) | 基板処理装置 | |
JPH11251395A (ja) | ウエハ処理方法及びウエハ処理装置 | |
JP2005252105A (ja) | 基板処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080130 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4076762 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |