WO2022065315A1 - 凹部埋め込み方法及び基板処理装置 - Google Patents

凹部埋め込み方法及び基板処理装置 Download PDF

Info

Publication number
WO2022065315A1
WO2022065315A1 PCT/JP2021/034622 JP2021034622W WO2022065315A1 WO 2022065315 A1 WO2022065315 A1 WO 2022065315A1 JP 2021034622 W JP2021034622 W JP 2021034622W WO 2022065315 A1 WO2022065315 A1 WO 2022065315A1
Authority
WO
WIPO (PCT)
Prior art keywords
etching
recess
film
embedding
aspect ratio
Prior art date
Application number
PCT/JP2021/034622
Other languages
English (en)
French (fr)
Inventor
宗仁 加賀谷
悠介 鈴木
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Priority to KR1020237013400A priority Critical patent/KR20230067690A/ko
Priority to US18/028,262 priority patent/US20230377876A1/en
Publication of WO2022065315A1 publication Critical patent/WO2022065315A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Definitions

  • the present invention relates to a recess embedding method and a substrate processing apparatus.
  • a liquid phase schiller sol is introduced until the inside of the first recess having an aspect ratio of a predetermined value or more is filled, and a second recess having an aspect ratio of less than a predetermined value is introduced.
  • a method for manufacturing a semiconductor device in which a schiller sol is introduced into the recess of the above-mentioned portion, dehydrated and condensed to convert it into a silicon oxide film, and another insulating film is further embedded in the second recess for example, Patent Document).
  • This disclosure proposes to embed a membrane with a voidless in recesses having different aspect ratios.
  • the recess embedding method is A film forming process of forming a film in recesses formed on the surface of a substrate having different aspect ratios, A combination step including an etching step of etching the film formed in the recess, and a combination step. It has a repeating step of repeating the combination step n times (n is a natural number of 2 or more).
  • the repeating step is a combination step of carrying out the etching step with a first etching amount suitable for embedding the first recess having the first aspect ratio with the film, and the first aspect ratio.
  • FIG. 1 It is a schematic diagram which shows the structural example of the substrate processing apparatus which concerns on embodiment of this disclosure. It is explanatory drawing of the concave part which becomes the embedding target of the concave part embedding method which concerns on this embodiment. It is a figure for demonstrating the embedding state in the concave part with different aspect ratios. It is a figure which showed the state which film-forming and etching performed on the wafer which formed the concave part with different aspect ratios. It is a figure which showed the index which shows the size of a recess and the size of a void. It is a figure which showed the embedding state when the number of times of the combination process which performs film formation and etching once is changed.
  • FIG. 1 is a schematic view showing a configuration example of a substrate processing apparatus according to an embodiment of the present disclosure.
  • the recess embedding method according to the embodiment of the present disclosure can be realized by a substrate processing apparatus having various structures as long as it is an apparatus capable of both film formation and etching processing.
  • a substrate processing apparatus for forming a SiN film by a PE-ALD (Plasma Enhanced Atomic Layer Deposition) method in a processing chamber under reduced pressure will be described as an example.
  • PE-ALD Pasma Enhanced Atomic Layer Deposition
  • the substrate processing apparatus includes a processing chamber 1, a mounting table 2, a shower head 3, an exhaust unit 4, a gas supply mechanism 5, an RF power supply unit 8, and a control unit 9. have.
  • the processing chamber 1 is made of a metal such as aluminum and has a substantially cylindrical shape.
  • the processing chamber 1 accommodates the wafer W.
  • a carry-in outlet 11 for loading or unloading the wafer W is formed on the side wall of the processing chamber 1, and the carry-in outlet 11 is opened and closed by the gate valve 12.
  • An annular exhaust duct 13 having a rectangular cross section is provided on the main body of the processing chamber 1.
  • a slit 13a is formed in the exhaust duct 13 along the inner peripheral surface.
  • An exhaust port 13b is formed on the outer wall of the exhaust duct 13.
  • a top wall 14 is provided on the upper surface of the exhaust duct 13 so as to close the upper opening of the processing chamber 1 via the insulator member 16.
  • the exhaust duct 13 and the insulator member 16 are hermetically sealed with a seal ring 15.
  • the mounting table 2 horizontally supports the wafer W in the processing chamber 1.
  • the mounting table 2 is formed in a disk shape having a size corresponding to the wafer W, and is supported by the support member 23.
  • the mounting table 2 is made of a ceramic material such as AlN or a metal material such as aluminum or nickel alloy, and a heater 21 for heating the wafer W is embedded therein.
  • the heater 21 is supplied with power from a heater power supply (not shown) to generate heat.
  • the wafer W is controlled to a predetermined temperature by controlling the output of the heater 21 by the temperature signal of the thermocouple (not shown) provided near the upper surface of the mounting table 2.
  • the mounting table 2 is provided with a cover member 22 formed of ceramics such as alumina so as to cover the outer peripheral region of the upper surface and the side surface.
  • the mounting table 2 is provided with a lower electrode 60.
  • a high frequency power supply 61 is connected to the lower electrode 60 via a matching unit 62.
  • the high frequency power supply 61 is a power supply that generates the first high frequency power.
  • the first high frequency power is used as a high frequency power for bias for drawing ions into the substrate W.
  • the high frequency power supply 61 is not essential, and the lower electrode 60 may be grounded.
  • a support member 23 for supporting the mounting table 2 is provided on the bottom surface of the mounting table 2.
  • the support member 23 extends from the center of the bottom surface of the mounting table 2 to the bottom of the processing chamber 1 through a hole formed in the bottom wall of the processing chamber 1, and its lower end is connected to the elevating mechanism 24.
  • the elevating mechanism 24 causes the mounting table 2 to move up and down via the support member 23 between the processing position shown in FIG. 1 and the transfer position below which the wafer W can be transferred, which is indicated by the alternate long and short dash line.
  • a flange portion 25 is attached below the processing chamber 1 of the support member 23, and the atmosphere inside the processing chamber 1 is partitioned from the outside air between the bottom surface of the processing chamber 1 and the flange portion 25, and the mounting table 2 is used.
  • a bellows 26 that expands and contracts as the vehicle moves up and down is provided.
  • three wafer support pins 27 are provided so as to project upward from the elevating plate 27a.
  • the wafer support pin 27 is moved up and down via the raising and lowering plate 27a by the raising and lowering mechanism 28 provided below the processing chamber 1.
  • the wafer support pin 27 is inserted into a through hole 2a provided in the mounting table 2 at the transport position so that the wafer support pin 27 can be recessed with respect to the upper surface of the mounting table 2.
  • the wafer W is transferred between the transfer mechanism (not shown) and the mounting table 2.
  • the shower head 3 supplies the processing gas into the processing chamber 1 in the form of a shower.
  • the shower head 3 is made of metal, is provided so as to face the mounting table 2, and has substantially the same diameter as the mounting table 2.
  • the shower head 3 has a main body portion 31 fixed to the top wall 14 of the processing chamber 1 and a shower plate 32 connected under the main body portion 31.
  • a gas diffusion space 33 is formed between the main body 31 and the shower plate 32.
  • the gas diffusion space 33 is provided with a gas introduction hole 36 so as to penetrate the center of the top wall 14 of the processing chamber 1 and the main body 31.
  • An annular protrusion 34 projecting downward is formed on the peripheral edge of the shower plate 32.
  • a gas discharge hole 35 is formed on the flat surface inside the annular protrusion 34.
  • a processing space 38 is formed between the mounting table 2 and the shower plate 32, and the upper surface of the cover member 22 and the annular protrusion 34 are close to each other to form an annular gap 39. Will be done.
  • the exhaust unit 4 exhausts the inside of the processing chamber 1.
  • the exhaust unit 4 has an exhaust pipe 41 connected to the exhaust port 13b, and an exhaust mechanism 42 having a vacuum pump, a pressure control valve, and the like connected to the exhaust pipe 41.
  • the gas in the processing chamber 1 reaches the exhaust duct 13 through the slit 13a, and is exhausted from the exhaust duct 13 through the exhaust pipe 41 by the exhaust mechanism 42.
  • the gas supply mechanism 5 supplies the processing gas into the processing chamber 1.
  • the gas supply mechanism 5 includes a precursor gas supply source 51a, a reaction gas supply source 52a, an Ar gas supply source 53a, an Ar gas supply source 54a, an etching gas supply source 55a, and an Ar gas supply source 56a.
  • the precursor gas supply source 51a, the reaction gas supply source 52a, the Ar gas supply source 53a, and the Ar gas supply source 54a are gas supply mechanisms for film formation.
  • the precursor gas supply source 51a supplies the precursor gas into the processing chamber 1 via the gas supply line 51b.
  • DCS diichlorosilane
  • a flow rate controller 51c and a valve 51e are interposed in the gas supply line 51b from the upstream side.
  • the downstream side of the valve 51e of the gas supply line 51b is connected to the gas introduction hole 36 via the gas supply line 55.
  • the precursor gas supplied from the precursor gas supply source 51a is supplied into the processing chamber 1.
  • the supply and stop of the precursor gas to the processing chamber 1 are performed by opening and closing the valve 51e.
  • the reaction gas supply source 52a supplies the reaction gas into the processing chamber 1 via the gas supply line 52b.
  • NH3 gas is used as the reaction gas.
  • a flow rate controller 52c and a valve 52e are interposed in the gas supply line 52b from the upstream side.
  • the downstream side of the valve 52e of the gas supply line 52b is connected to the gas introduction hole 36 via the gas supply line 55.
  • the reaction gas supplied from the reaction gas supply source 52a is supplied into the processing chamber 1.
  • the supply and stop of the reaction gas to the processing chamber 1 is performed by opening and closing the valve 52e.
  • the Ar gas supply source 53a supplies Ar gas as a purge gas into the processing chamber 1 via the gas supply line 53b.
  • a flow rate controller 53c and a valve 53e are interposed in the gas supply line 53b from the upstream side.
  • the downstream side of the valve 53e of the gas supply line 53b is connected to the gas supply line 51b.
  • the Ar gas supplied from the Ar gas supply source 53a is supplied into the processing chamber 1.
  • the supply and stop of Ar gas to the processing chamber 1 is performed by opening and closing the valve 53e.
  • the Ar gas supply source 54a supplies Ar gas as a purge gas into the processing chamber 1 via the gas supply line 54b.
  • a flow rate controller 54c and a valve 54e are interposed in the gas supply line 54b from the upstream side.
  • the downstream side of the valve 54e of the gas supply line 54b is connected to the gas supply line 52b.
  • the Ar gas supplied from the Ar gas supply source 54a is supplied into the processing chamber 1.
  • the supply and stop of Ar gas to the processing chamber 1 is performed by opening and closing the valve 54e.
  • the etching gas supply source 55a and the Ar gas supply source 56a are gas supply mechanisms for etching.
  • the etching gas supply source 55a supplies the etching gas into the processing chamber 1 via the gas supply line 55b.
  • NF 3 gas is used as the etching gas.
  • a flow rate controller 55c and a valve 55e are interposed in the gas supply line 55b from the upstream side.
  • the downstream side of the valve 55e of the gas supply line 55b is connected to the gas introduction hole 36 via the gas supply line 55.
  • the NF 3 gas supplied from the etching gas supply source 61a is supplied into the processing chamber 1.
  • the supply and stop of the NF 3 gas to the processing chamber 1 is performed by opening and closing the valve 55e.
  • the Ar gas supply source 56a supplies Ar gas into the processing chamber 1 via the gas supply line 56b.
  • a flow rate controller 56c and a valve 56e are interposed in the gas supply line 56b from the upstream side.
  • the downstream side of the valve 56e of the gas supply line 56b is connected to the gas introduction hole 36 via the gas supply line 55.
  • the Ar gas supplied from the Ar gas supply source 56a is supplied into the processing chamber 1.
  • the supply and stop of Ar gas to the processing chamber 1 is performed by opening and closing the valve 56e.
  • the processing device 101 is a capacitively coupled plasma device, in which the mounting table 2 serves as a lower electrode and the shower head 3 serves as an upper electrode.
  • a high-frequency power supply is connected to the mounting table 2 serving as the lower electrode via a matching device.
  • the high frequency power supply is not essential, and the lower electrode may be grounded.
  • High frequency power (hereinafter, also referred to as "RF power”) is applied to the shower head 3 serving as the upper electrode by the RF power supply unit 8.
  • the RF power supply unit 8 includes a power supply line 81, a matching unit 82, and a high frequency power supply 83.
  • the high frequency power supply 83 is a power supply that generates a second high frequency power.
  • the second high frequency power has a frequency suitable for plasma generation.
  • the frequency of the high frequency power is a frequency in the range of 450 KHz in the low frequency band to 2.45 GHz in the microwave band.
  • the high frequency power supply 83 is connected to the main body 31 of the shower head 3 via the matching unit 82 and the feeding line 81.
  • the matching device 82 has a circuit for matching the output reactance of the high frequency power supply 83 and the reactance of the load (upper electrode).
  • the RF power supply unit 8 has been described as applying high frequency power to the shower head 3 serving as the upper electrode, the present invention is not limited to this. High frequency power may be applied to the mounting table 2 serving as the lower electrode.
  • the control unit 9 is, for example, a computer, and includes a CPU (Central Processing Unit), a RAM (RandomAccessMemory), a ROM (ReadOnlyMemory), an auxiliary storage device, and the like.
  • the CPU operates based on a program stored in the ROM or the auxiliary storage device, and controls the operation of the processing device 101.
  • the control unit 9 may be provided inside the processing device 101 or may be provided outside. When the control unit 9 is provided outside the processing device 101, the control unit 9 can control the processing device 101 by a communication means such as wired or wireless.
  • FIG. 2 is a diagram for explaining a recess to be embedded in the recess embedding method according to the present embodiment.
  • the recesses 100 and 101 are recesses formed on the surface of the wafer W, and include a groove-shaped trench and a contact hole of a through hole.
  • the recesses 100 and 101 also include irregularly shaped recesses.
  • a silicon substrate is generally used for the wafer W, but other substrates can also be applied. In this embodiment, an example in which the wafer W is a silicon wafer will be described.
  • recesses 100 and 101 are formed on the surface of the wafer W, but the aspect ratios of the recesses 100 and 101 are different. That is, the aspect ratio of the recess 101 is higher than the aspect ratio of the recess 100.
  • Such a difference in aspect ratio may be intentional or unintentional imbalance due to processing accuracy. In any case, it is required to embed the film in the recesses 100 and 101 without generating voids.
  • a method of embedding a film in a recess 101 having a high aspect ratio a method of forming a film, etching, and forming a film is known. This is a method in which the recess 101 is embedded in the first film formation, then etching is performed to widen the opening, and then the film formation is performed again. This is a method for preventing the generation of voids, and is an effective method for embedding a recess 1010 having a high aspect ratio. That is, in the case of embedding, if the upper end of the recess is closed with the film in a state where the film is not filled in the vicinity of the center, the embedding becomes insufficient and voids are generated. In order to prevent the generation of such voids, it is a method of embedding once, then expanding the opening by etching, and forming a film so that the film is filled from the bottom surface side.
  • FIG. 3 is a diagram for explaining a state of being embedded in recesses having different aspect ratios.
  • the aspect ratio has a magnitude relationship of FIG. 3 (b), (d) ⁇ FIG. 3 (a), (c).
  • FIGS. 3 (a) and 3 (b) show only embedding
  • FIGS. 3 (c) and 3 (d) show the state after embedding and then etching.
  • FIGS. 3 (a) and 3 (b) show the state after only the embedding is completed. Although the recesses 102 and 104 have different L / S, voids are formed in each of them.
  • FIGS. 3 (c) and 3 (d) when the film 123 of FIG. 3 (c) and the film 125 of FIG. 3 (d) are compared, the shape of the film 123 in FIG. 3 (c) after etching ( The V-shape) does not reach the bottom surface of the recess 102. However, the etched shape (V-shape) in the middle of the film 125 in FIG. 3D reaches the bottom surface of the recess 104.
  • the reduction of the film due to etching becomes dominant over the pattern with a high aspect ratio, and as a result, the final residual film amount is reduced. Therefore, when the treatment is performed under etching conditions suitable for a pattern having a high aspect ratio, the recess 104 of the pattern having a low aspect ratio may be exposed and damaged. On the contrary, when the treatment is performed under the etching conditions suitable for the low aspect ratio pattern, the etching amount of the high aspect ratio pattern may be insufficient and the void formation may not be sufficiently suppressed.
  • FIG. 4 is a diagram showing a state in which film formation and etching are performed on a wafer in which recesses 102 and 104 having different aspect ratios as shown in FIG. 3 are formed.
  • recesses 106, 107, 109 in which the film is embedded and recesses 105, 108, 110 in which the film is not embedded are generated. do. It can be seen that if the pattern sizes of the recesses 105 to 110 vary, the embedding will differ.
  • FIG. 5 is a diagram showing an index showing the size of the recess and the size of the void.
  • the recess 111 formed on the surface of the wafer W is shown, but the shape of the recess 111 is shown by the parameters of the opening width W and the depth D.
  • the void is indicated by the size of the void (the size of the largest part of the void) V.
  • FIG. 6 is a diagram showing an embedding state when the number of combination steps is changed, with the step of performing film formation and etching once as one combination step (1 cycle).
  • DE Deposition, Etching
  • D the final embedding
  • the process in which DE was repeated 2 times, 3 times, 4 times, and 5 times to finally form a film was performed by (DE) ⁇ 2 + D, (DE) ⁇ 3 + D, (DE) ⁇ 4 + D, and (DE) ⁇ 5 + D, respectively. It is shown by.
  • the combination process in which the film formation and the etching are performed once may be abbreviated as the DE process.
  • the recesses having a certain opening width or more that is, the recesses having a small aspect ratio, are difficult to fill even if the DE process is repeated.
  • FIG. 7 is a diagram showing a sequence of conventional film formation and etching combination processes.
  • FIG. 7A shows the simplest DE process in which film formation (embedding) and etching are performed once. This is a process in which the DE process is performed once, and the embedding is completed at the end.
  • FIG. 7B is a process in which the same DE process is repeated n times. After repeating the same DE process a plurality of times, embedding is finally performed to end the embedding process. As described with reference to FIG. 6, by performing such a repeating process, recesses having a high aspect ratio can be embedded, but recesses having a low aspect ratio are difficult to completely embed.
  • FIG. 8 is a sequence diagram showing an example of the recess embedding method according to the first embodiment of the present disclosure.
  • the contents of performing the sequence showing an example of the embedding method according to the present embodiment shown in FIG. 8 by using the substrate processing apparatus described with reference to FIG. 1 will be described.
  • the wafer W is carried into the processing chamber 1.
  • the carry-in outlet 11 is opened by the gate valve 12, and the wafer W is carried into the processing chamber 1 by a transfer robot arm (not shown).
  • the wafer support pin 27 rises to support the wafer W, and the wafer support pin 27 descends as it is to mount the wafer W on the mounting table 2.
  • the gate valve 12 is closed after the transfer robot arm comes out.
  • Embedding is performed by, for example, PE-ALD (Plasma Enhanced Atomic Layer Deposition).
  • PE-ALD Pulsma Enhanced Atomic Layer Deposition
  • the precursor gas supply step, the purge step, the reaction gas supply step, the plasma conversion step, and the purge step are repeated for a predetermined cycle, and the precursor gas and the reaction gas are alternately supplied to obtain a desired film thickness on the wafer W.
  • This is the process of forming the SiN film in the recess.
  • the recesses will be described by taking the recesses 102 to 104 in FIG. 3, which describe examples of three types of aspect ratios and opening widths, as an example.
  • Step S100 in FIG. 8 is a first film forming step (embedding step).
  • the precursor gas supply step is a step of supplying the precursor gas to the recesses 102 to 104 of the wafer W.
  • Ar gas is supplied from the Ar gas supply sources 53a and 54a via the gas supply lines 53b and 54b.
  • the precursor gas is supplied from the precursor gas supply source 51a to the processing space 38 in the processing container 1 via the gas supply line 51b.
  • the precursor is adsorbed on the surface of the wafer W, and the adsorption layer of the precursor is formed on the surface of the wafer W.
  • the purge process is a process of purging the wafer W.
  • the valve 51e is closed to stop the supply of the precursor gas while the supply of Ar gas is continued through the gas supply lines 53b and 54b.
  • Ar gas is supplied from the Ar gas supply sources 53a and 54a to the processing space 38 in the processing container 1 via the gas supply lines 53b and 54b.
  • excess precursor gas or the like in the processing space 38 is purged.
  • the reaction gas supply step is a step of supplying NH 3 gas as the reaction gas.
  • the valve 52e is opened while the Ar gas is continuously supplied via the gas supply lines 53b and 54b.
  • the reaction gas is supplied from the reaction gas supply source 52a to the processing space 38 via the gas supply line 52b.
  • the plasma conversion step is a step of plasma-exciting the NH3 gas supplied as a reaction gas.
  • RF is applied to the upper electrode by the high frequency power supply 83 while the supply of Ar gas via the gas supply lines 53b and 54b and the supply of the reaction gas via the gas supply line 52b are continued. Then, plasma is generated in the processing space 38. As a result, the adsorption layer in the recesses 102 to 104 on the surface of the wafer W is nitrided to form a SiN film.
  • the purging step is a step of purging excess reaction gas or the like in the processing space 38.
  • the valve 52e is closed to stop the supply of the reaction gas while the supply of Ar gas is continued through the gas supply lines 53b and 54b.
  • the high frequency power supply 83 stops applying RF to the upper electrode.
  • Ar gas is supplied from the Ar gas supply sources 53a and 54a to the processing space 38 in the processing container 1 via the gas supply lines 53b and 54b.
  • excess reaction gas or the like in the processing space 38 is purged.
  • the SiN film is embedded in the recesses 102 to 104 formed on the surface of the wafer W.
  • step S200 Next, the first etching step of step S200 will be described.
  • the etching process includes a gas lamp process, a gas stabilization process, an etching gas supply process, a plasma conversion process, an etching gas stop process, and a purge process.
  • Ar gas is supplied from the Ar gas supply source 56a to the processing space 38 in the processing container 1 via the gas supply line 56b.
  • the gas stabilization step stabilizes the Ar gas supplied to the processing space 38 while continuing to supply the Ar gas via the gas supply line 56b.
  • the etching gas for example, NF
  • the etching gas for example, NF
  • RF is applied to the upper electrode by the high frequency power supply 83 in a state where the supply of Ar gas via the gas supply line 56b and the supply of the etching gas via the gas supply line 55b are continued. Plasma is generated in the processing space 38. As a result, the SiN film of the wafer W is etched.
  • the valve 55e is closed and the etching gas supply is stopped while the Ar gas supply is continued through the gas supply line 56b. Further, the high frequency power supply 83 stops applying RF to the upper electrode. As a result, the etching gas in the processing space 38 is exhausted to the exhaust unit 4.
  • valve 56e is closed and the supply of Ar gas is stopped.
  • the gas in the processing space 38 is exhausted to the exhaust unit 4, and the pressure in the processing space 38 is reduced.
  • the SiN film embedded in the recesses 102 to 104 is etched. As a result, as shown in FIG. 3D, the SiN film can be formed into a V-shaped opening.
  • Such a first film forming step of step S100 and a first etching step of step S200 are repeated n times.
  • the etching time of the first etching step at this time is T1.
  • the etching time T1 is a condition suitable for embedding the recess 102 having the highest aspect ratio.
  • the recess 102 having a high aspect ratio can be reliably embedded by repeating the DE step.
  • steps S100 and S200 the SiN film is embedded in the recesses 102 having the highest aspect ratio and the narrowest opening among the recesses 102 to 104 formed on the surface of the wafer W.
  • the DE steps of steps S100 and S200 are repeated until the SiN film is embedded in the recess 102 having the highest aspect ratio.
  • the number of times is n 1 time.
  • the second film forming step of step S300 and the second etching step of step S400 are repeated n times.
  • the detailed sequence of the second film forming step of step S300 and the second etching step of step S400 is the same as the first film forming step of S step 100 and the etching step of step S200.
  • the etching step of step S400 is set to the etching time T2 suitable for embedding the recess 103 having the second highest aspect ratio and the narrowest opening.
  • the third film forming step of step S500 and the third etching step of step S600 are repeated n3 times.
  • the detailed sequence of the second film forming step of step S300 and the second etching step of step S400 is the same as the first film forming step of S step 100 and the etching step of step S200.
  • the etching step of step S600 is set to the etching time T3 suitable for embedding the recess 103 having the third highest aspect ratio and narrow opening.
  • the etching time T2 is set to be shorter than the etching time T1.
  • the etching amount of the second etching step can be made smaller than the etching amount of the first etching step.
  • the etching time T3 is set to be shorter than the etching time T2.
  • the etching amount of the third etching step can be made smaller than the etching amount of the second etching step.
  • the recess 102 having a high aspect ratio is first embedded, then the recess 103 having the second highest aspect ratio is used as the embedding target, and finally the recess 103 having the lowest aspect ratio is used.
  • An embedding method in which the recess 104 is the embedding target is adopted.
  • step S700 the final film forming step is carried out.
  • This step is a step for embedding a recess having the lowest aspect ratio, and the film forming step is carried out for the time required for that step.
  • the etching time is set so as not to reach the bottom surface of the recess 104 having the smallest aspect ratio. That is a constraint on the amount of etching in the recess embedding method according to the present embodiment.
  • the first etching step since the recess 102 having the highest aspect ratio is the embedded target, it is necessary to increase the etching amount.
  • the bottom surface of the recess 104 having the lowest aspect ratio is reached, the pattern of the recess 104 is damaged. Therefore, set a high etching amount within a range that does not reach the bottom surface of the recess 104.
  • the parameters for controlling the etching amount include RF power, etching gas concentration, substrate temperature, pressure in the processing chamber 1, and the like.
  • the RF power is the output of the RF power supply unit 8, and the energy of the plasma-ized etching gas can be controlled by changing the output of the RF power supply unit 8. That is, the output may be set to high at first, and the output of the RF power supply unit 8 may be reduced as the recess having a low aspect ratio is embedded and used as the target. Thereby, the etching amount in the etching process of the DE process can be controlled.
  • the etching gas concentration is the concentration of the etching gas, and the etching amount can be reduced by lowering the concentration. Therefore, the etching gas concentration may be set to a high concentration at first, and the etching gas concentration may be lowered as the recesses having a low aspect ratio are embedded and used as the target. Thereby, the etching amount in the etching process of the DE process can be controlled.
  • the plasma state changes due to a change in the concentration of the etching gas, it is not limited to this, and it is necessary to control it in consideration of the magnitude relationship of the etching rate.
  • the substrate temperature is the temperature of the wafer W, and may be considered as the set temperature of the heater 21 heating the wafer W. Since the temperature dependence of the etching amount differs depending on the film material and the type of etching gas, it is necessary to change the control method depending on the process to be performed. For example, if the higher the substrate temperature, the larger the etching amount, the set temperature of the heater 21 may be set to a high temperature, and the set temperature of the heater 21 may be lowered as the recess having a low aspect ratio is embedded as a target. good. Thereby, the etching amount in the etching process of the DE process can be controlled.
  • the set pressure in the processing chamber 1 may be set to a relatively high pressure at first, and the set pressure in the processing chamber 1 may be lowered as the recess having a low aspect ratio is used as the embedding target. Specifically, the displacement of the exhaust mechanism 42 is increased and the pressure in the processing chamber 1 is decreased. Thereby, the etching amount in the etching process of the DE process can be controlled.
  • the plasma stability fluctuates due to the fluctuation of the pressure, it is not limited to this, and it is necessary to control it in consideration of the magnitude relation of the etching rate.
  • control unit 9 may issue a command to each unit to set specific conditions.
  • the embedded film In the recess 102 once embedded, the embedded film is not cut off when the next recess 103 is embedded. In order to scrape a film with a high aspect ratio, it is necessary to set a long etching time, but since the etching time gradually shortens, the amount of residual film in the recess 102 once embedded is the residual film in the recess 103. None less than the amount.
  • the recess 104 it is not possible to embed the recess 104 with a low aspect ratio first. If the recesses 104 having a low aspect ratio are embedded and then the recesses 102 and 103 having a high aspect ratio are to be embedded, the amount of etching is large, so that the recesses 104 having a low aspect ratio are not embedded.
  • recesses 102 to 104 having different aspect ratios can be embedded in order from the highest aspect ratio, and all the recesses can be embedded without voids.
  • FIG. 9 is a sequence diagram showing an example of the recess embedding method according to the second embodiment of the present disclosure.
  • the recess embedding method according to the second embodiment eliminates the repeated n 1 to n 3 .
  • the etching time may be gradually shortened each time without repeating steps S100 and S200 as a loop or a cycle.
  • the degree of shortening of the etching times T1 to T3 at this time is preferably smaller than the sequence of the recess embedding method according to the first embodiment.
  • the sequence may be set so that all the recesses 104 having the lowest aspect ratio can be embedded from the recess 102 having the highest aspect ratio in the entire sequence.
  • the film forming conditions may be constant or may be changed.
  • etching has a greater effect on the shape of the film at the time of embedding than film formation, but it contributes to the control of embedding by changing the conditions of the film formation process. It is possible. However, if the parameters of both etching and film formation are moved, the control becomes complicated. Therefore, it is preferable to keep the film formation conditions constant and control the parameters by the etching conditions.
  • the etching amount is controlled by the etching time
  • the etching time is equal in each DE step.
  • the sequence diagram is similar to the conventional technique, but the etching content is different.
  • control parameters such as controlling the etching conditions with parameters other than the etching time and adding the etching time as a parameter.
  • control parameters such as controlling the etching conditions
  • parameters other than the etching time and adding the etching time may be grasped in advance, and an appropriate control condition may be set according to the aspect ratio.
  • the concept is the amount of etching, but in the case of other parameters, it may be replaced with the etching rate. That is, when the etching amount is controlled by the etching time, the etching rate is constant, but in the case of other RF power or gas concentration, the etching rate changes and the etching time becomes constant. Slightly different. Including the whole, the etching amount is a control parameter.
  • the present invention is not limited to this.
  • the recesses having different aspect ratios formed in the substrate for example, two steps of a first DE step and a second DE step may be used, or three or more steps may be combined. That is, it suffices that recesses having different aspect ratios can be embedded by combining the first DE step to the nth DE step. Further, from the viewpoint of embedding recesses having different aspect ratios, it is sufficient that the first DE step and the second DE step are carried out and the recesses can be embedded.
  • FIG. 10 is a diagram for explaining the recess embedding method according to the embodiment and the recess embedding method according to the comparative example.
  • FIG. 10A is a diagram showing a sequence of recessed embedding methods according to an embodiment. As shown in FIG. 10A, the first DE step, the second DE step, and the third DE step were all repeated 5 times each. Further, the etching time was gradually shortened in the order of the first DE process> the second DE process> the third DE process.
  • FIG. 10B is a diagram showing a sequence of recess embedding methods according to a comparative example. As shown in FIG. 10B, the etching time was fixed at the same time as the etching time of the first DE step of the example, and the DE step of film formation and etching was repeated 5 times.
  • FIG. 11 is a diagram showing the implementation results of the recess embedding method according to the example and the comparative example.
  • the horizontal axis indicates the opening width
  • the vertical axis indicates the size of the void.
  • the recess embedding method according to the embodiment can embed a recess having a wide opening width, that is, a recess having a low aspect ratio. This is an example in which the conditions are limited, but in an actual process, if the optimum conditions are determined, it is possible to completely embed a recess having a larger opening width.
  • the recess embedding method according to the comparative example the recess having a narrow opening width and a high aspect ratio can be embedded, but when the opening is wide, the void becomes large and it is difficult to embed. You can see that.
  • the recess embedding method according to the embodiment can be embedded with a voidless even in a recess having a wide opening width and a low aspect ratio.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

凹部埋め込み方法であって、　基板の表面に形成されたアスペクト比が異なる凹部内に膜を形成する成膜工程と、　前記凹部内に形成された前記膜をエッチングするエッチング工程と、を含む組み合わせ工程と、　前記組み合わせ工程をｎ回（ｎは２以上の自然数）繰り返す繰り返し工程と、を有し、　前記繰り返し工程は、第１のアスペクト比を有する第１の凹部を前記膜で埋め込むのに適した第１のエッチング量で前記エッチング工程を実施する第１の組み合わせ工程と、前記第１のアスペクト比よりも低い第２のアスペクト比を有する第２の凹部に前記膜を埋め込むのに適した前記第１のエッチング量よりも低い第２のエッチング量で前記エッチング工程を実施する第２の組み合わせ工程と、を含む。

Description

凹部埋め込み方法及び基板処理装置
　本発明は、凹部埋め込み方法及び基板処理装置に関する。
　従来から、高アスペクト比ギャップ内に誘電酸化物を蒸着する方法として、ボイドの生成を回避すべく、蒸着－エッチング－蒸着サイクルを１回以上繰り返してギャップの埋め込みを行うようにした蒸着方法が知られている（例えば、特許文献１参照）。
　また、基板上に設けられたアスペクト比が異なる複数の凹部のうち、アスペクト比が所定値以上の第１の凹部内を満たすまで液相のシラーソルを導入するとともにアスペクト比が所定値未満の第２の凹部に中間部までシラーソルを導入し、脱水縮合させてシリコン酸化膜に転換し、第２の凹部には別の絶縁膜を更に埋め込む半導体装置の製造方法が知られている（例えば、特許文献２参照）。
特開２０１４－１１２６６８号公報 特開２００７－３３５８０７号公報
　本開示は、アスペクト比の異なる凹部にボイドレスで膜を埋め込むことを提案する。
　上記目的を達成するため、本開示の一態様に係る凹部埋め込み方法は、
　基板の表面に形成されたアスペクト比が異なる凹部内に膜を形成する成膜工程と、
　前記凹部内に形成された前記膜をエッチングするエッチング工程と、を含む組み合わせ工程と、
　前記組み合わせ工程をｎ回（ｎは２以上の自然数）繰り返す繰り返し工程と、を有し、
　前記繰り返し工程は、第１のアスペクト比を有する第１の凹部を前記膜で埋め込むのに適した第１のエッチング量で前記エッチング工程を実施する第１の組み合わせ工程と、前記第１のアスペクト比よりも低い第２のアスペクト比を有する第２の凹部に前記膜を埋め込むのに適した前記第１のエッチング量よりも低い第２のエッチング量で前記エッチング工程を実施する第２の組み合わせ工程と、を含む。
　本開示によれば、アスペクト比の異なる凹部にボイドレスで埋め込みを行うことができる。
本開示の実施形態に係る基板処理装置の構成例を示す概略図である。 本実施形態に係る凹部埋め込み方法の埋め込み対象となる凹部についての説明図である。 アスペクト比の異なる凹部への埋め込み状態を説明するための図である。 アスペクト比が異なる凹部が形成されたウエハに、成膜とエッチングを行った状態を示した図である。 凹部のサイズとボイドのサイズを示す指標を示した図である。 成膜、エッチングを１回ずつ行う組み合わせ工程の回数を変化させた場合の埋め込み状態を示した図である。 従来の成膜及びエッチング組み合わせ工程のシーケンスを示した図である。 本開示の実施形態に係る凹部埋め込み方法の一例を示したシーケンス図である。 本開示の実施形態に係る凹部埋め込み方法の一例を示したシーケンス図である。 実施例に係る凹部埋め込み方法と比較例に係る凹部埋め込み方法を説明するための図である。 実施例及び比較例に係る凹部埋め込み方法の実施結果を示した図である。
　以下、図面を参照して、本発明を実施するための形態の説明を行う。
　［基板処理装置］
　図１は、本開示の実施形態に係る基板処理装置の構成例を示す概略図である。本開示の実施形態に係る凹部埋め込み方法は、成膜とエッチングの双方の処理が可能な装置であれば、種々の構造を有する基板処理装置により実現可能である。本実施形態においては、減圧状態の処理室内でＰＥ－ＡＬＤ（Plasma Enhanced Atomic Layer Deposition）法によりＳｉＮ膜を形成する基板処理装置を例に挙げて説明する。
　図１に示されるように、基板処理装置は、処理室１と、載置台２と、シャワーヘッド３と、排気部４と、ガス供給機構５と、ＲＦ電力供給部８と、制御部９とを有している。
　処理室１は、アルミニウム等の金属により構成され、略円筒状を有している。処理室１は、ウエハＷを収容する。処理室１の側壁にはウエハＷを搬入又は搬出するための搬入出口１１が形成され、搬入出口１１はゲートバルブ１２により開閉される。処理室１の本体の上には、断面が矩形状をなす円環状の排気ダクト１３が設けられている。排気ダクト１３には、内周面に沿ってスリット１３ａが形成されている。排気ダクト１３の外壁には、排気口１３ｂが形成されている。排気ダクト１３の上面には、絶縁体部材１６を介して処理室１の上部開口を塞ぐように天壁１４が設けられている。排気ダクト１３と絶縁体部材１６との間はシールリング１５で気密に封止されている。区画部材１７は、載置台２（およびカバー部材２２）が後述する処理位置へと上昇した際、処理室１の内部を上下に区画する。
　載置台２は、処理室１内でウエハＷを水平に支持する。載置台２は、ウエハＷに対応した大きさの円板状に形成されており、支持部材２３に支持されている。載置台２は、ＡｌＮ等のセラミックス材料や、アルミニウムやニッケル合金等の金属材料で形成されており、内部にウエハＷを加熱するためのヒータ２１が埋め込まれている。ヒータ２１は、ヒータ電源（図示せず）から給電されて発熱する。そして、載置台２の上面の近傍に設けられた熱電対（図示せず）の温度信号によりヒータ２１の出力を制御することで、ウエハＷが所定の温度に制御される。載置台２には、上面の外周領域及び側面を覆うようにアルミナ等のセラミックスにより形成されたカバー部材２２が設けられている。
　また、載置台２には、下部電極６０が設けられている。下部電極６０は、整合器６２を介して高周波電源６１が接続される。高周波電源６１は、第１の高周波電力を発生する電源である。第１の高周波電力は、基板Ｗにイオンを引き込むためのバイアス用の高周波電力として用いられる。なお、高周波電源６１は必須ではなく、下部電極６０が接地されていてもよい。
　載置台２の底面には、載置台２を支持する支持部材２３が設けられている。支持部材２３は、載置台２の底面の中央から処理室１の底壁に形成された孔部を貫通して処理室１の下方に延び、その下端が昇降機構２４に接続されている。昇降機構２４により載置台２が支持部材２３を介して、図１で示す処理位置と、その下方の二点鎖線で示すウエハＷの搬送が可能な搬送位置との間で昇降する。支持部材２３の処理室１の下方には、鍔部２５が取り付けられており、処理室１の底面と鍔部２５の間には、処理室１内の雰囲気を外気と区画し、載置台２の昇降動作にともなって伸縮するベローズ２６が設けられている。
　処理室１の底面の近傍には、昇降板２７ａから上方に突出するように３本（２本のみ図示）のウエハ支持ピン２７が設けられている。ウエハ支持ピン２７は、処理室１の下方に設けられた昇降機構２８により昇降板２７ａを介して昇降する。ウエハ支持ピン２７は、搬送位置にある載置台２に設けられた貫通孔２ａに挿通されて載置台２の上面に対して突没可能となっている。ウエハ支持ピン２７を昇降させることにより、搬送機構（図示せず）と載置台２との間でウエハＷの受け渡しが行われる。
　シャワーヘッド３は、処理室１内に処理ガスをシャワー状に供給する。シャワーヘッド３は、金属製であり、載置台２に対向するように設けられており、載置台２とほぼ同じ直径を有している。シャワーヘッド３は、処理室１の天壁１４に固定された本体部３１と、本体部３１の下に接続されたシャワープレート３２とを有している。本体部３１とシャワープレート３２との間にはガス拡散空間３３が形成されている。ガス拡散空間３３には処理室１の天壁１４及び本体部３１の中央を貫通するようにガス導入孔３６が設けられている。シャワープレート３２の周縁部には下方に突出する環状突起部３４が形成されている。環状突起部３４の内側の平坦面には、ガス吐出孔３５が形成されている。載置台２が処理位置に存在した状態では、載置台２とシャワープレート３２との間に処理空間３８が形成され、カバー部材２２の上面と環状突起部３４とが近接して環状隙間３９が形成される。
　排気部４は、処理室１の内部を排気する。排気部４は、排気口１３ｂに接続された排気配管４１と、排気配管４１に接続された真空ポンプや圧力制御バルブ等を有する排気機構４２とを有する。処理に際しては、処理室１内のガスがスリット１３ａを介して排気ダクト１３に至り、排気ダクト１３から排気配管４１を通って排気機構４２により排気される。
　ガス供給機構５は、処理室１内に処理ガスを供給する。ガス供給機構５は、プリカーサガス供給源５１ａ、反応ガス供給源５２ａ、Ａｒガス供給源５３ａ、Ａｒガス供給源５４ａ、エッチングガス供給源５５ａ、Ａｒガス供給源５６ａを有する。
　ガス供給機構５のうち、プリカーサガス供給源５１ａ、反応ガス供給源５２ａ、Ａｒガス供給源５３ａ、Ａｒガス供給源５４ａは成膜用のガス供給機構である。
　プリカーサガス供給源５１ａは、ガス供給ライン５１ｂを介してプリカーサガスを処理室１内に供給する。なお、図１に示す例において、プリカーサガスとして、ＤＣＳ（ジクロロシラン）ガスを用いる。ガス供給ライン５１ｂには、上流側から流量制御器５１ｃ及びバルブ５１ｅが介設されている。ガス供給ライン５１ｂのバルブ５１ｅの下流側は、ガス供給ライン５５を介してガス導入孔３６に接続されている。プリカーサガス供給源５１ａから供給されるプリカーサガスは処理室１内に供給される。処理室１へのプリカーサガスの供給及び停止は、バルブ５１ｅの開閉により行われる。
　反応ガス供給源５２ａは、ガス供給ライン５２ｂを介して反応ガスを処理室１内に供給する。なお、図１に示す例において、反応ガスとして、ＮＨ３ガスを用いる。ガス供給ライン５２ｂには、上流側から流量制御器５２ｃ及びバルブ５２ｅが介設されている。ガス供給ライン５２ｂのバルブ５２ｅの下流側は、ガス供給ライン５５を介してガス導入孔３６に接続されている。反応ガス供給源５２ａから供給される反応ガスは処理室１内に供給される。処理室１への反応ガスの供給及び停止は、バルブ５２ｅの開閉により行われる。
　Ａｒガス供給源５３ａは、ガス供給ライン５３ｂを介してパージガスとしてのＡｒガスを処理室１内に供給する。ガス供給ライン５３ｂには、上流側から流量制御器５３ｃ及びバルブ５３ｅが介設されている。ガス供給ライン５３ｂのバルブ５３ｅの下流側は、ガス供給ライン５１ｂに接続されている。Ａｒガス供給源５３ａから供給されるＡｒガスは処理室１内に供給される。処理室１へのＡｒガスの供給及び停止は、バルブ５３ｅの開閉により行われる。
　Ａｒガス供給源５４ａは、ガス供給ライン５４ｂを介してパージガスとしてのＡｒガスを処理室１内に供給する。ガス供給ライン５４ｂには、上流側から流量制御器５４ｃ及びバルブ５４ｅが介設されている。ガス供給ライン５４ｂのバルブ５４ｅの下流側は、ガス供給ライン５２ｂに接続されている。Ａｒガス供給源５４ａから供給されるＡｒガスは処理室１内に供給される。処理室１へのＡｒガスの供給及び停止は、バルブ５４ｅの開閉により行われる。
　ガス供給機構５のうち、エッチングガス供給源５５ａ、Ａｒガス供給源５６ａはエッチング用のガス供給機構である。
　エッチングガス供給源５５ａは、ガス供給ライン５５ｂを介してエッチングガスを処理室１内に供給する。なお、図１に示す例において、エッチングガスとして、ＮＦ３ガスを用いる。ガス供給ライン５５ｂには、上流側から流量制御器５５ｃ及びバルブ５５ｅが介設されている。ガス供給ライン５５ｂのバルブ５５ｅの下流側は、ガス供給ライン５５を介してガス導入孔３６に接続されている。エッチングガス供給源６１ａから供給されるＮＦ３ガスは処理室１内に供給される。処理室１へのＮＦ３ガスの供給及び停止は、バルブ５５ｅの開閉により行われる。
　Ａｒガス供給源５６ａは、ガス供給ライン５６ｂを介してＡｒガスを処理室１内に供給する。ガス供給ライン５６ｂには、上流側から流量制御器５６ｃ及びバルブ５６ｅが介設されている。ガス供給ライン５６ｂのバルブ５６ｅの下流側は、ガス供給ライン５５を介してガス導入孔３６に接続されている。Ａｒガス供給源５６ａから供給されるＡｒガスは処理室１内に供給される。処理室１へのＡｒガスの供給及び停止は、バルブ５６ｅの開閉により行われる。
　本実施形態に係る凹部埋め込み方法では、成膜とエッチングを交互に行うため、成膜用のガスとエッチング用のガスを供給する機構を両方とも備える。
　また、処理装置１０１は、容量結合プラズマ装置であって、載置台２が下部電極となり、シャワーヘッド３が上部電極となる。下部電極となる載置台２は、整合器を介して高周波電源が接続される。なお、高周波電源は必須ではなく、下部電極が接地されていてもよい。
　上部電極となるシャワーヘッド３は、ＲＦ電力供給部８によって高周波電力（以下、「ＲＦパワー」ともいう。）が印加される。ＲＦ電力供給部８は、給電ライン８１、整合器８２及び高周波電源８３を有する。高周波電源８３は、第２の高周波電力を発生する電源である。第２の高周波電力は、プラズマの生成に適した周波数を有する。高周波電力の周波数は、低周波数帯の４５０ＫＨｚからマイクロ波帯の２．４５ＧＨｚの範囲内の周波数である。高周波電源８３は、整合器８２及び給電ライン８１を介してシャワーヘッド３の本体部３１に接続されている。整合器８２は、高周波電源８３の出力リアクタンスと負荷（上部電極）のリアクタンスを整合させるための回路を有する。なお、ＲＦ電力供給部８は、上部電極となるシャワーヘッド３に高周波電力を印加するものとして説明したが、これに限られるものではない。下部電極となる載置台２に高周波電力を印加する構成であってもよい。
　制御部９は、例えばコンピュータであり、ＣＰＵ（Central Processing Unit）、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、補助記憶装置等を備える。ＣＰＵは、ＲＯＭ又は補助記憶装置に格納されたプログラムに基づいて動作し、処理装置１０１の動作を制御する。制御部９は、処理装置１０１の内部に設けられていてもよく、外部に設けられていてもよい。制御部９が処理装置１０１の外部に設けられている場合、制御部９は、有線又は無線等の通信手段によって、処理装置１０１を制御できる。
　［凹部埋め込み方法］
　次に、本開示の実施形態に係る凹部埋め込み方法について説明する。
　図２は、本実施形態に係る凹部埋め込み方法の埋め込み対象となる凹部について説明するための図である。凹部１００、１０１は、ウエハＷの表面に形成された窪みであり、溝状のトレンチと、貫通孔のコンタクトホールとを含む。凹部１００、１０１は、その他、不規則な形状の窪みも含む。また、ウエハＷには、シリコン基板が一般的に用いられるが、他の基板も適用可能である。本実施形態では、ウエハＷがシリコンウエハである例を挙げて説明する。
　図２に示されるように、ウエハＷの表面には、凹部１００、１０１が形成されているが、凹部１００、１０１のアスペクト比は異なっている。つまり、凹部１０１のアスペクト比の方が、凹部１００のアスペクト比よりも高い。近年、このような同一のウエハＷの表面上に異なるアスペクト比を有する凹部１００、１０１に膜の埋め込みを行う需要が高まっている。このようなアスペクト比の相違は、意図的な場合もあるし、加工精度に起因する意図的でない不均衡の場合もある。いずれの場合であっても、ボイドを発生させることなく、凹部１００、１０１に膜を埋め込むことが要求されている。
　また、高アスペクト比の凹部１０１に膜を埋め込む手法として、成膜、エッチング、成膜を行う手法が知られている。これは、最初の成膜で凹部１０１を埋め込んだ後、開口部を広く開けるためにエッチングを行い、再度成膜を行う手法である。これは、ボイドの発生を防ぐ手法であり、高アスペクト比の凹部１０１０を埋め込む場合に有効な手法である。即ち、埋め込みを行う場合、真ん中付近に膜が充填されない状態で凹部の上端部が膜で塞がってしまうと、埋め込みが不十分となりボイドが発生してしまう。かかるボイドの発生を防ぐべく、一旦埋め込みを行った後、開口をエッチングで拡げ、底面側から膜が充填されるように成膜を行う手法である。
　図３は、アスペクト比の異なる凹部への埋め込み状態を説明するための図である。図３（ａ）、（ｃ）は、ライン／スペース（Ｌ／Ｓ）＝３０／７５、図３（ｂ）、（ｄ）は、ライン／スペース＝３０／９０の凹部をそれぞれ示す。アスペクト比については、図３（ｂ）、（ｄ）＜図３（ａ）、（ｃ）という大小関係を有する。
　また、図３（ａ）、（ｂ）は埋め込みのみ、図３（ｃ）、（ｄ）は埋め込みをやってからエッチングを行った後の状態を示している。
　図３（ａ）、（ｂ）では、埋め込みのみを終えた後の状態を示しているが、凹部１０２、１０４は、Ｌ／Ｓが異なっているものの、いずれもボイドが形成される。
　一方、図３（ｃ）、（ｄ）では、図３（ｃ）の膜１２３及び図３（ｄ）の膜１２５を比較すると、図３（ｃ）の膜１２３の真ん中のエッチング後の形状（Ｖ字形状）は、凹部１０２の底面までは到達していない。しかしながら、図３（ｄ）の膜１２５の真ん中のエッチング後の形状（Ｖ字形状）は、凹部１０４の底面まで到達している。
　つまり、開口幅が広く、低アスペクト比のパターンにおいては、高アスペクト比のパターンよりもエッチングによる膜の減少が優勢となり、結果的に最終的な残膜量が少なくなる。そのため、高アスペクト比のパターンに適したエッチング条件で処理を行う場合、低アスペクト比のパターンの凹部１０４が露出し、損傷するおそれがある。逆に、低アスペクト比のパターンに適したエッチング条件で処理を行う場合、高アスペクト比のパターンのエッチング量が不足し、ボイド形成を十分に抑制できない可能性がある。
　図４は、図３のようなアスペクト比が異なる凹部１０２、１０４が形成されたウエハに、成膜とエッチングを行った状態を示した図である。
　図４（ａ）、（ｂ）に示されるように、初期状態から埋め込みを行い、エッチングを行うと、膜が埋まる凹部１０６、１０７、１０９と、膜が埋まらない凹部１０５、１０８、１１０が発生する。凹部１０５～１１０のパターンサイズにバラつきがあると、埋め込みに差が出てしまうことが分かる。
　図５は、凹部のサイズとボイドのサイズを示す指標を示した図である。図５において、ウエハＷの表面に形成された凹部１１１が示されているが、凹部１１１の形状については、開口幅Ｗと、深さＤのパラメータで示す。また、ボイドについては、ボイドの大きさ（ボイドの最も大きい部分のサイズ）Ｖで示すこととする。
　図６は、成膜、エッチングを1回ずつ行う工程を１つの組み合わせ工程（１サイクル）として、組み合わせ工程の回数を変化させた場合の埋め込み状態を示した図である。
　図６において、成膜、エッチングの組み合わせの１回の組み合わせをＤＥ（Deposition, Etching）で示し、最後の埋め込みをＤで表現している。ＤＥを２回、３回、４回、５回と繰り返して最後に成膜を行ったプロセスを、各々（ＤＥ）×２＋Ｄ、（ＤＥ）×３＋Ｄ、（ＤＥ）×４＋Ｄ、（ＤＥ）×５＋Ｄで各々示している。なお、以下、成膜とエッチングを1回ずつ行う組み合わせ工程を、ＤＥ工程と省略して記載する場合がある。
　図６に示されるように、ＤＥ工程の回数を増加させると、開口幅が小さい場合には埋め込みが完全になされるが、開口幅が大きくなると、ＤＥの回数を増加させても埋め込みが完全とならない点が示されている。即ち、（ＤＥ）×５では、開口幅が小さい凹部は完全に埋め込むことができているが、開口幅が大きくなると、（ＤＥ）×５であっても、完全な埋め込みはできなくなっている。
　このことから、開口幅が一定以上の凹部、つまりアスペクト比が小さい凹部は、ＤＥ工程を繰り返しても凹部が埋まり難いことを示している。
　図７は、従来の成膜及びエッチング組み合わせ工程のシーケンスを示した図である。図７（ａ）は、成膜（埋め込み）とエッチングが１回ずつの最も簡素なＤＥ工程を示している。ＤＥ工程を１回行い、最後に埋め込んで埋め込みを終了するプロセスである。
　図７（ｂ）は、同じＤＥ工程をｎ回繰り返すプロセスである。同じＤＥ工程を複数回繰り返した後、最後に埋め込みを行って埋め込みプロセスを終了する。図６で説明したように、このような繰り返しプロセスを行うことにより、アスペクト比の高い凹部は埋め込むことができるが、アスペクト比の低い凹部は、完全に埋め込むことが困難である。
　［第１の実施形態］
　図８は、本開示の第１の実施形態に係る凹部埋め込み方法の一例を示したシーケンス図である。以下、図８に示す本実施形態に係る埋め込み方法の一例を示すシーケンスを、図１で説明した基板処理装置を用いて実施する内容について説明する。
　まず、処理室１内にウエハＷを搬入する。ウエハの搬入は、搬入出口１１がゲートバルブ１２により開放とされ、図示しない搬送用ロボットアームによりウエハＷが処理室１内に搬入される。
　ウエハＷは、ウエハ支持ピン２７が上昇してウエハＷを支持し、そのままウエハ支持ピン２７が下降してウエハＷを載置台２上に載置する。ゲートバルブ１２は、搬送用ロボットアームが出た後に閉とされる。
　凹部内に、ＳｉＮ膜を埋め込む場合を例に挙げて説明する。埋め込みは、例えば、ＰＥ－ＡＬＤ（Plasma Enhanced Atomic Layer Deposition）により行う。ＰＥ－ＡＬＤプロセスは、プリカーサガス供給工程、パージ工程、反応ガス供給工程、プラズマ化工程及びパージ工程を所定サイクル繰り返し、プリカーサガスと反応ガスを交互に供給してウエハＷの上に所望の膜厚のＳｉＮ膜を凹部内に形成するプロセスである。なお、凹部については、３種類のアスペクト比及び開口幅の例が記載されている図３の凹部１０２～１０４を例に挙げて説明する。
　図８におけるステップＳ１００は、第１の成膜工程（埋め込み工程）である。以下、ステップＳ１００の成膜工程の内容について詳細に説明する。なお、凹部については、
　プリカーサガス供給工程は、プリカーサガスをウエハＷの凹部１０２～１０４に供給する工程である。プリカーサガス供給工程では、まず、バルブ５３ｅ，５４ｅを開いた状態で、Ａｒガス供給源５３ａ，５４ａから、ガス供給ライン５３ｂ，５４ｂを経てＡｒガスを供給する。また、バルブ５１ｅを開くことにより、プリカーサガス供給源５１ａからガス供給ライン５１ｂを経てプリカーサガスを処理容器１内の処理空間３８に供給する。これにより、プリカーサがウエハＷの表面に吸着され、ウエハＷの表面にプリカーサの吸着層が形成される。
　パージ工程は、ウエハＷをパージする工程である。パージ工程では、ガス供給ライン５３ｂ，５４ｂを介してのＡｒガスの供給を継続した状態で、バルブ５１ｅを閉じてプリカーサガスの供給を停止する。これにより、Ａｒガス供給源５３ａ，５４ａからガス供給ライン５３ｂ，５４ｂを経てＡｒガスを処理容器１内の処理空間３８に供給する。これにより、処理空間３８の余剰のプリカーサガス等をパージする。
　反応ガス供給工程は、反応ガスとしてＮＨ３ガスを供給する工程である。反応ガス供給工程では、ガス供給ライン５３ｂ，５４ｂを介してのＡｒガスの供給を継続した状態で、バルブ５２ｅを開く。これにより、反応ガス供給源５２ａからガス供給ライン５２ｂを経て反応ガスを処理空間３８に供給する。
　プラズマ化工程は、反応ガスとして供給されているＮＨ３ガスをプラズマ励起する工程である。プラズマ化工程では、ガス供給ライン５３ｂ，５４ｂを介してのＡｒガスの供給及びガス供給ライン５２ｂを介しての反応ガスの供給を継続した状態で、高周波電源８３により、上部電極にＲＦを印加して、処理空間３８にプラズマを生成する。これにより、ウエハＷの表面の凹部１０２～１０４内の吸着層が窒化され、ＳｉＮ膜を生成する。
　パージする工程は、処理空間３８の余剰の反応ガス等をパージする工程である。パージする工程では、ガス供給ライン５３ｂ，５４ｂを介してのＡｒガスの供給を継続した状態で、バルブ５２ｅを閉じて反応ガスの供給を停止する。また、高周波電源８３により、上部電極にＲＦを印加することを停止する。これにより、Ａｒガス供給源５３ａ，５４ａからガス供給ライン５３ｂ，５４ｂを経てＡｒガスを処理容器１内の処理空間３８に供給する。これにより、処理空間３８の余剰の反応ガス等をパージする。
　以上のサイクルを繰り返すことで、ウエハＷの表面に形成された凹部１０２～１０４内にＳｉＮ膜を埋め込む。
　なお、これらの動作は、制御部９が基板処理装置の各部を制御することに行う。
　次に、ステップＳ２００の第１のエッチング工程について説明する。
　エッチング工程は、ガスランプ工程、ガス安定化工程、エッチングガス供給工程、プラズマ化工程、エッチングガス停止工程及びパージ工程を有する。
　ガスランプ工程は、バルブ５６ｅを開くことにより、Ａｒガス供給源５６ａから、ガス供給ライン５６ｂを経てＡｒガスを処理容器１内の処理空間３８に供給する。
　ガス安定化工程は、ガス供給ライン５６ｂを介してのＡｒガスの供給を継続した状態で、処理空間３８に供給するＡｒガスを安定化させる。
　エッチングガス供給工程は、ガス供給ライン５６ｂを介してのＡｒガスの供給を継続した状態で、バルブ５５ｅを開くことにより、エッチングガス供給源５５ａから、ガス供給ライン５５ｂを経てエッチングガス（例えば、ＮＦ３ガス）を処理容器１内の処理空間３８に供給する。
　プラズマ化工程は、ガス供給ライン５６ｂを介してのＡｒガスの供給及びガス供給ライン５５ｂを介してのエッチングガスの供給を継続した状態で、高周波電源８３により、上部電極にＲＦを印加して、処理空間３８にプラズマを生成する。これにより、ウエハＷのＳｉＮ膜にエッチング処理を施す。
　エッチングガス停止工程は、ガス供給ライン５６ｂを介してのＡｒガスの供給を継続した状態で、バルブ５５ｅを閉じてエッチングガスの供給を停止する。また、高周波電源８３により上部電極にＲＦを印加することを停止する。これにより、処理空間３８内のエッチングガスは、排気部４に排気される。
　パージ工程は、バルブ５６ｅを閉じてＡｒガスの供給を停止する。これにより、処理空間３８内のガスは、排気部４に排気され、処理空間３８内の圧力が減少する。
　以上の処理を行うことで、凹部１０２～１０４内に埋め込まれたＳｉＮ膜をエッチングする。これにより、図３（ｄ）に示すように、ＳｉＮ膜をＶ字状に開口する形状とすることができる。
　このような、ステップＳ１００の第１の成膜工程と、ステップＳ２００の第１のエッチング工程を、ｎ１回繰り返す。この時の第１のエッチング工程のエッチング時間をＴ１とする。このエッチング時間Ｔ１は、最も高いアスペクト比を有する凹部１０２を埋め込むのに適した条件とする。
　図６で説明したように、高アスペクト比を有する凹部１０２は、ＤＥ工程を繰り返すことにより、確実に埋め込むことができる。ステップＳ１００、Ｓ２００では、ウエハＷの表面に形成された凹部１０２～１０４の中で、最も高アスペクト比で開口が最も狭い凹部１０２にＳｉＮ膜を埋め込む。ステップＳ１００、Ｓ２００のＤＥ工程は、最もアスペクト比が高い凹部１０２にＳｉＮ膜が埋め込まれるまで繰り返す。その回数が、ｎ１回となる。
　次いで、ステップＳ３００の第２の成膜工程と、ステップＳ４００の第２のエッチング工程をｎ２回繰り返す。ステップＳ３００の第２の成膜工程と、ステップＳ４００の第２のエッチング工程の詳細シーケンスについてはＳステップ１００の第１の成膜工程及びステップＳ２００のエッチング工程と同様である。ただし、この時、ステップＳ４００のエッチング工程は、２番目にアスペクト比が高く開口が狭い凹部１０３を埋め込むのに適したエッチング時間Ｔ２に設定する。
　次いで、ステップＳ５００の第３の成膜工程と、ステップＳ６００の第３のエッチング工程をｎ３回繰り返す。ステップＳ３００の第２の成膜工程と、ステップＳ４００の第２のエッチング工程の詳細シーケンスについてはＳステップ１００の第１の成膜工程及びステップＳ２００のエッチング工程と同様である。ただし、この時、ステップＳ６００のエッチング工程は、３番目にアスペクト比が高く開口が狭い凹部１０３を埋め込むのに適したエッチング時間Ｔ３に設定する。
　エッチング時間Ｔ２は、エッチング時間Ｔ１よりも短い時間に設定する。エッチング時間Ｔ２をエッチング時間Ｔ１よりも短くすることにより、第２のエッチング工程のエッチング量を、第１のエッチング工程のエッチング量よりも小さくすることができる。またエッチング時間Ｔ３は、エッチング時間Ｔ２よりも短い時間に設定する。エッチング時間Ｔ３をエッチング時間Ｔ２よりも短くすることにより、第３のエッチング工程のエッチング量を、第２のエッチング工程のエッチング量よりも小さくすることができる。図３で説明したように、同じエッチング量でエッチングを行うと、低アスペクト比の凹部１０４に埋め込まれた膜１２５が先に削れる。つまり、低アスペクト比で開口幅が広い凹部１０４を埋め込むためには、エッチング量を少なくしてＤＥ工程を実施する必要がある。
　このため、本実施形態に係る凹部埋め込み方法では、高アスペクト比の凹部１０２をターゲットとする埋め込みをまず行い、次いで２番目にアスペクト比の高い凹部１０３を埋め込みターゲットとし、最後にアスペクト比が最も低い凹部１０４を埋め込みターゲットとする埋め込み方法を採用する。
　ステップＳ７００では、最後の成膜工程が実施される。この工程は、最もアスペクト比の低い凹部を埋め込むための工程であり、そのために必要な時間、成膜工程を実施する。
　なお、ステップＳ１００及びステップＳ２００の第１のＤＥ工程では、第１のエッチング工程を実施する際、最もアスペクト比の小さい凹部１０４の底面に到達しないエッチング時間に設定する。それが、本実施形態に係る凹部埋め込み方法におけるエッチング量の制約条件となる。第１のエッチング工程は、最もアスペクト比が高い凹部１０２が埋め込みターゲットなので、エッチング量も多くする必要があるが、最もアスペクト比の低い凹部１０４の底面に到達すると、凹部１０４のパターンを損傷してしまうので、凹部１０４の底面に到達しない範囲で高くエッチング量を設定する。
　なお、エッチング量を制御するパラメータとしては、ＲＦパワー、エッチングガス濃度、基板温度、処理室１内の圧力等がある。
　ＲＦパワーは、ＲＦ電力供給部８の出力であり、ＲＦ電力供給部８の出力を変化させることにより、プラズマ化したエッチングガスのエネルギーを制御することができる。即ち、最初は高出力としておき、低アスペクト比の凹部を埋め込みターゲットとするにつれて、ＲＦ電力供給部８の出力を低下させてゆけばよい。これにより、ＤＥ工程のエッチング工程におけるエッチング量を制御することができる。
　エッチングガス濃度は、エッチングガスの濃度であり、濃度を低下させることにより、エッチング量を低下させることができる。よって、最初はエッチングガスを高濃度としておき、低アスペクト比の凹部を埋め込みターゲットとするにつれて、エッチングガスの濃度を低下させてゆけばよい。これにより、ＤＥ工程のエッチング工程におけるエッチング量を制御することができる。ただし、エッチングガスの濃度の変動によりプラズマ状態が変化する場合には、この限りではなく、エッチングレートの大小関係を考慮して制御する必要がある。
　基板温度は、ウエハＷの温度であり、ウエハＷを加熱しているヒータ２１の設定温度で考えてもよい。エッチング量の温度依存性は膜の材質とエッチングガスの種類により異なるため、行うプロセスにより制御方法を変える必要がある。たとえば、基板温度が高い方がエッチング量が多くなる場合には、ヒータ２１の設定温度を高温としておき、低アスペクト比の凹部を埋め込みターゲットとするにつれて、ヒータ２１の設定温度を低下させてゆけばよい。これにより、ＤＥ工程のエッチング工程におけるエッチング量を制御することができる。
　処理室１内の圧力が高い程、エッチングガスのフラックスが大きくなり、エッチング量が大きくなる。よって、最初は処理室１内の設定圧力を比較的高圧としておき、低アスペクト比の凹部を埋め込みターゲットとするにつれて、処理室１内の設定圧力を低下させてゆけばよい。具体的には、排気機構４２の排気量を上げてゆき、処理室１内の圧力を低下させてゆく。これにより、ＤＥ工程のエッチング工程におけるエッチング量を制御することができる。ただし、圧力の変動によりプラズマ安定性が変動する場合には、この限りではなく、エッチングレートの大小関係を考慮して制御する必要がある。
　なお、これらの制御は、制御部９が各部に指令を出し、具体的な条件を設定するようにしてよい。
　なお、一旦埋め込んだ凹部１０２は、次の凹部１０３を埋め込む際に埋め込まれた膜が削り切られることはない。高アスペクト比の膜を削るためには、エッチング時間を長く設定する必要があるが、エッチング時間は徐々に短くなってゆくので、一旦埋め込みがなされた凹部１０２の残膜量が凹部１０３の残膜量を下回ることはない。
　一方、低アスペクト比の凹部１０４から先に埋め込む、ということはできない。低アスペクト比の凹部１０４を埋め込んだ後、高アスペクト比の凹部１０２、１０３を埋め込もうとすると、エッチング量が多いので、低アスペクト比の凹部１０４の埋め込みが進行しない。
　第１の実施形態に係る凹部埋め込み方法によれば、異なるアスペクト比を有する凹部１０２～１０４を高アスペクト比から順に埋め込むことでき、全ての凹部をボイドなく埋め込むことができる。
　［第２の実施形態］
　図９は、本開示の第２の実施形態に係る凹部埋め込み方法の一例を示したシーケンス図である。
　図９に示されるように、第２の実施形態に係る凹部埋め込み方法は、繰り返しのｎ１～ｎ３が無くなっている。ステップＳ１００、Ｓ２００をループ又はサイクルとして繰り返さずに、毎回エッチング時間を徐々に短くするようなシーケンスとしてもよい。この時のエッチング時間Ｔ１～Ｔ３の短縮度合いは、第１の実施形態に係る凹部埋め込み方法のシーケンスよりも、小さくすることが好ましい。シーケンス全体で、最も高いアスペクト比を有する凹部１０２から、最も低いアスペクト比を有する凹部１０４の全てを埋め込むことが可能なようにシーケンスが設定されていればよい。
　その他、成膜工程について、成膜条件は一定でもよいし、変化させてもよい。図３で説明したように、ＤＥ工程において、成膜よりもエッチングの方が埋め込み時の膜の形状に与える影響は大きいが、成膜工程の条件を変化させることにより、埋め込みの制御に寄与することは可能である。但し、エッチングと成膜の双方のパラメータを動かすと、制御的には複雑になるので、成膜条件は一定とし、エッチング条件でパラメータを制御することが制御的には好ましい。
　また、第１及び第２の実施形態においては、エッチング時間でエッチング量を制御する例を挙げて説明したが、他のパラメータでエッチング量を制御する場合には、エッチング時間を各ＤＥ工程で等しくし、選択したパラメータでエッチング量を制御するので、シーケンス図としては従来技術に類似するが、エッチングの内容が異なる実施形態となる。
　また、エッチング時間以外のパラメータでエッチング条件を制御するとともに、エッチング時間も加えてパラメータとする、というような、制御パラメータを組み合わせることも可能である。この場合には、予め設定条件と凹部を埋め込む条件の相関関係を把握しておき、アスペクト比に応じて適切な制御条件を設定すればよい。
　このように、エッチング量を大から小へと段階的に変化させることにより、高アスペクト比から低アスペクト比の凹部を順次ボイドレスで埋め込むことができる。
　また、エッチング時間の場合は、エッチング量という概念となるが、他のパラメータの場合は、エッチングレートと置き換えてもよい。即ち、エッチング時間によりエッチング量を制御する場合には、エッチングレートは一定であるが、他のＲＦパワーやガス濃度の場合には、エッチングレートが変化し、エッチング時間は一定となるので、性質が若干異なる。全体を包括すると、エッチング量が制御パラメータとなる。
　また、第１及び第２の実施形態において、第１のＤＥ工程、第２のＤＥ工程、第３のＤＥ工程の３つの工程について説明してきたがこの限りではない。基板に形成される異なるアスペクト比を有する凹部を埋め込むことができれば、例えば第１のＤＥ工程、第２のＤＥ工程の２つの工程でもよいし、３つ以上の工程を組み合わせてよい。つまり、第１のＤＥ工程から第ｎのＤＥ工程を組み合わせることでアスペクト比の異なる凹部を埋め込むことができればよい。またアスペクト比が異なる凹部を埋め込む観点から、第１のＤＥ工程、第２のＤＥ工程の２つの工程が実施され、凹部を埋め込むことができればよい。
　［実施例］
　次に、第１の実施形態に係る凹部埋め込み方法を実施した実施例について説明する。
　図１０は、実施例に係る凹部埋め込み方法と比較例に係る凹部埋め込み方法を説明するための図である。
　図１０（ａ）は、実施例に係る凹部埋め込み方法のシーケンスを示した図である。図１０（ａ）に示される通り、第１のＤＥ工程、第２のＤＥ工程、第３のＤＥ工程を全て５回ずつ繰り返した。また、エッチング時間は、第１のＤＥ工程 ＞ 第２のＤＥ工程 ＞ 第３のＤＥ工程というように、徐々に短くした。
　図１０（ｂ）は、比較例に係る凹部埋め込み方法のシーケンスを示した図である。図１０（ｂ）に示される通り、エッチング時間は実施例の第１のＤＥ工程のエッチング時間と同じ時間で固定とし、成膜とエッチングのＤＥ工程を５回繰り返した。
　図１１は、実施例及び比較例に係る凹部埋め込み方法の実施結果を示した図である。図１１において、横軸は開口幅、縦軸はボイドの大きさを示す。図１１に示される通り、実施例に係る凹部埋め込み方法は、開口幅が広い、つまり低アスペクト比の凹部を埋め込むことができている。これは、条件を限定した実施例であるが、実際のプロセスで、最適条件を割り出せば更に開口幅が大きい凹部も完全に埋め込むことが可能となる。
　これに対し、比較例に係る凹部埋め込み方法は、開口幅が狭い、アスペクト比が高い凹部については埋め込むことができているが、開口が広くなると、ボイドが大きくなり、埋め込みが困難となっていることが分かる。
　このように、実施例に係る凹部埋め込み方法は、開口幅が広い低アスペクト比の凹部にもボイドレスで埋め込みが可能であることが示された。
　以上、本発明の好ましい実施形態及び実施例について詳説したが、本発明は、上述した実施形態及び実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態及び実施例に種々の変形及び置換を加えることができる。
　本願は、日本特許庁に２０２０年９月２８日に出願された基礎出願２０２０－１６１８００号の優先権を主張するものであり、その全内容を参照によりここに援用する。
Ｗ　　　　　ウエハ
１　　　　　処理容器
２　　　　　載置台
３　　　　　シャワーヘッド
４　　　　　排気部
９　　　　　制御部
５，６　　　ガス供給機構
５１ａ　　　プリカーサガス供給源
５２ａ　　　反応ガス供給源
５３ａ　　　Ａｒガス供給源
５４ａ　　　Ａｒガス供給源
５５ａ　　　エッチングガス供給源
５６ａ　　　Ａｒガス供給源
８　　　　　ＲＦ電力供給部（高周波電力供給部）
８３　　　　高周波電源
１００～１１１　　凹部
１２０～１２５　　膜

Claims (18)

  1. 　凹部埋め込み方法であって、
    　基板の表面に形成されたアスペクト比が異なる凹部内に膜を形成する成膜工程と、
    　前記凹部内に形成された前記膜をエッチングするエッチング工程と、を含む組み合わせ工程と、
    　前記組み合わせ工程をｎ回（ｎは２以上の自然数）繰り返す繰り返し工程と、を有し、
    　前記繰り返し工程は、第１のアスペクト比を有する第１の凹部を前記膜で埋め込むのに適した第１のエッチング量で前記エッチング工程を実施する第１の組み合わせ工程と、前記第１の組み合わせ工程よりも後に実施され、前記第１のアスペクト比よりも低い第２のアスペクト比を有する第２の凹部に前記膜を埋め込むのに適した前記第１のエッチング量よりも低い第２のエッチング量で前記エッチング工程を実施する第２の組み合わせ工程と、を含む凹部埋め込み方法。
  2. 　前記第１の組み合わせ工程は、複数回の前記組み合わせ工程の繰り返しを含む請求項１に記載の凹部埋め込み方法。
  3. 　前記第２の組み合わせ工程は、複数回の前記組み合わせ工程の繰り返しを含む請求項１又は２に記載の凹部埋め込み方法。
  4. 　前記繰り返し工程は、前記第２の組み合わせ工程よりも後に実施され、前記第２のアスペクト比より低い第３のアスペクト比を有する第３の凹部を前記膜で埋め込むのに適した第３のエッチング量で前記エッチング工程を実施する第３の組み合わせ工程を更に含む請求項１～３のいずれか一項に記載の凹部埋め込み方法。
  5. 　前記第３の組み合わせ工程は、複数回の前記組み合わせ工程の繰り返しを含む請求項４に記載の凹部埋め込み方法。
  6. 　前記アスペクト比が異なる凹部はｍ個（ｍは２以上ｎ以下の自然数）のアスペクト比を有し、
    　前記繰り返し工程は、第（ｍ－１）のアスペクト比よりも低い第ｍのアスペクト比を有する第ｍの凹部に前記膜を埋め込むのに適しており、第（ｍ－１）の組み合わせ工程における第（ｍ－１）のエッチング量よりも低い第ｍのエッチング量で前記エッチング工程を前記第（ｍ－１）の組み合わせ工程よりも後に実施する第ｍの組み合わせ工程と、を含む請求項１～３のいずれか一項に記載の凹部埋め込み方法。
  7. 　前記第ｍの組み合わせ工程は、複数回の前記組み合わせ工程の繰り返しを含む請求項６に記載の凹部埋め込み方法。
  8. 　前記ｎ回繰り返す繰り返し工程の後、成膜を行う後処理工程を更に含む請求項７に記載の凹部埋め込み方法。
  9. 　前記第２のエッチング量の低下は、エッチング時間を減少させること、エッチングガスをプラズマ化する高周波電源の出力を低下させること、エッチングガスの濃度を低下させること、前記基板の温度を低下させること、及び前記エッチング工程を行う処理室内の圧力を低下させることの少なくとも１つにより実現される請求項１～８のいずれか一項に記載の凹部埋め込み方法。
  10. 　前記第３のエッチング量の低下は、エッチング時間を減少させること、エッチングガスをプラズマ化する高周波電源の出力を低下させること、エッチングガスの濃度を低下させること、前記基板の温度を低下させること、及び前記エッチング工程を行う処理室内の圧力を低下させることの少なくとも１つにより実現される請求項４又は５に記載の凹部埋め込み方法。
  11. 　前記第ｎのエッチング量の低下は、エッチング時間を減少させること、エッチングガスをプラズマ化する高周波電源の出力を低下させること、エッチングガスの濃度を低下させること、前記基板の温度を低下させること、及び前記エッチング工程を行う処理室内の圧力を低下させることの少なくとも１つにより実現される請求項６～８のいずれか一項に記載の凹部埋め込み方法。
  12. 　前記エッチング工程は、ハロゲンガスを活性化して前記凹部内に形成された前記膜をエッチングする工程を含む請求項１～１１のいずれか一項に記載の凹部埋め込み方法。
  13. 　前記ハロゲンガスは、熱又はプラズマにより活性化される請求項１２に記載の凹部埋め込み方法。
  14. 　前記成膜工程の成膜条件は、前記繰り返し工程において全て同一である請求項１～１３のいずれか一項に記載の凹部埋め込み方法。
  15. 　前記繰り返し工程は、前記成膜工程の成膜条件が異なる前記組み合わせ工程を含む請求項１～１４のいずれか一項に記載の凹部埋め込み方法。
  16. 　前記凹部内に埋め込む前記膜は、絶縁膜、誘電体膜及び金属含有膜のいずれかである請求項１～１５のいずれか一項に記載の凹部埋め込み方法。
  17. 　前記凹部内に埋め込む前記膜は、シリコン窒化膜である請求項１～１６のいずれか一項に記載の凹部埋め込み方法。
  18. 　基板の表面に形成されたアスペクト比が異なる凹部内に膜を埋め込む基板処理装置であって、
    　処理室と、
    　前記処理室内に設けられ、表面に凹部が形成された基板を支持する載置台と、
    　前記載置台に支持された前記基板の前記凹部内に前記膜を形成する成膜部と、
    　前記凹部内に形成された前記膜をエッチングするエッチング部と、
    　前記成膜部により実施され前記凹部内に前記膜を形成する成膜工程と、前記エッチング部により実施され前記凹部内に形成された前記膜をエッチングするエッチング工程とを組み合わせた組み合わせ工程をｎ回（ｎは２以上の自然数）実施する繰り返し工程を実施するとともに、前記繰り返し工程が、第１のアスペクト比を有する第１の凹部を前記膜で埋め込むのに適した第１のエッチング条件で前記組み合わせ工程を実施する第１の組み合わせ工程と、前記第１のアスペクト比よりも低い第２のアスペクト比を有する第２の凹部に前記膜を埋め込むのに適した第２のエッチング条件で前記組み合わせ工程を実施する第２の組み合わせ工程と、を含むように前記成膜部及び前記エッチング部を制御する制御部と、を有する基板処理装置。
PCT/JP2021/034622 2020-09-28 2021-09-21 凹部埋め込み方法及び基板処理装置 WO2022065315A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020237013400A KR20230067690A (ko) 2020-09-28 2021-09-21 오목부 매립 방법 및 기판 처리 장치
US18/028,262 US20230377876A1 (en) 2020-09-28 2021-09-21 Recess filling method and substrate processing apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-161800 2020-09-28
JP2020161800A JP2022054653A (ja) 2020-09-28 2020-09-28 凹部埋め込み方法及び基板処理装置

Publications (1)

Publication Number Publication Date
WO2022065315A1 true WO2022065315A1 (ja) 2022-03-31

Family

ID=80845510

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/034622 WO2022065315A1 (ja) 2020-09-28 2021-09-21 凹部埋め込み方法及び基板処理装置

Country Status (4)

Country Link
US (1) US20230377876A1 (ja)
JP (1) JP2022054653A (ja)
KR (1) KR20230067690A (ja)
WO (1) WO2022065315A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291178A (ja) * 1993-03-31 1994-10-18 Canon Inc 半導体装置の製造方法
JP2003031649A (ja) * 2001-07-13 2003-01-31 Toshiba Corp 半導体装置の製造方法
JP2008141124A (ja) * 2006-12-05 2008-06-19 Sekisui Chem Co Ltd 半導体装置及びその製造方法
JP2015018879A (ja) * 2013-07-09 2015-01-29 東京エレクトロン株式会社 基板処理方法及び制御装置
JP2016051884A (ja) * 2014-09-02 2016-04-11 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335807A (ja) 2006-06-19 2007-12-27 Toshiba Corp 半導体装置の製造方法
SG2013083241A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Conformal film deposition for gapfill

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291178A (ja) * 1993-03-31 1994-10-18 Canon Inc 半導体装置の製造方法
JP2003031649A (ja) * 2001-07-13 2003-01-31 Toshiba Corp 半導体装置の製造方法
JP2008141124A (ja) * 2006-12-05 2008-06-19 Sekisui Chem Co Ltd 半導体装置及びその製造方法
JP2015018879A (ja) * 2013-07-09 2015-01-29 東京エレクトロン株式会社 基板処理方法及び制御装置
JP2016051884A (ja) * 2014-09-02 2016-04-11 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Also Published As

Publication number Publication date
US20230377876A1 (en) 2023-11-23
JP2022054653A (ja) 2022-04-07
KR20230067690A (ko) 2023-05-16

Similar Documents

Publication Publication Date Title
JP4509864B2 (ja) プラズマ処理方法およびプラズマ処理装置
US9508546B2 (en) Method of manufacturing semiconductor device
JP2016145409A (ja) タングステン膜の成膜方法
JP2021510932A (ja) 遠隔プラズマによる酸化へのアルゴン添加
JP7300898B2 (ja) 基板処理方法及び基板処理装置
WO2021100560A1 (ja) 基板処理方法及び基板処理装置
WO2022065315A1 (ja) 凹部埋め込み方法及び基板処理装置
WO2021100594A1 (ja) 基板処理方法及び基板処理装置
WO2024018968A1 (ja) 基板処理方法及び基板処理装置
WO2022059505A1 (ja) ＳｉＮ膜埋め込み方法及び成膜装置
WO2022224863A1 (ja) 成膜方法及び成膜装置
JP7257930B2 (ja) 基板処理方法及び基板処理装置
WO2022158332A1 (ja) シリコン窒化膜の形成方法及び成膜装置
WO2023157678A1 (ja) シリコン窒化膜の形成方法及び成膜装置
WO2022085499A1 (ja) 成膜方法及び成膜装置
WO2022080192A1 (ja) 基板処理方法及び基板処理装置
WO2022085484A1 (ja) 基板処理方法及び基板処理装置
US20230077599A1 (en) Film forming method and film forming apparatus
WO2023153298A1 (ja) 基板処理方法
KR20210075158A (ko) 성막 장치 및 성막 방법
JP2024044428A (ja) エッチング方法およびエッチング装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21872444

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20237013400

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21872444

Country of ref document: EP

Kind code of ref document: A1