JPH10144659A - 基板の処理装置 - Google Patents

基板の処理装置

Info

Publication number
JPH10144659A
JPH10144659A JP8301400A JP30140096A JPH10144659A JP H10144659 A JPH10144659 A JP H10144659A JP 8301400 A JP8301400 A JP 8301400A JP 30140096 A JP30140096 A JP 30140096A JP H10144659 A JPH10144659 A JP H10144659A
Authority
JP
Japan
Prior art keywords
load lock
lock chamber
chamber
processing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8301400A
Other languages
English (en)
Other versions
JP3784117B2 (ja
Inventor
Hisashi Hori
尚志 堀
Yoshiji Kawamura
芳次 川村
Kazuto Obuchi
一人 大淵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Ohka Kogyo Co Ltd
Original Assignee
Tokyo Ohka Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Ohka Kogyo Co Ltd filed Critical Tokyo Ohka Kogyo Co Ltd
Priority to JP30140096A priority Critical patent/JP3784117B2/ja
Priority to US08/965,437 priority patent/US5980684A/en
Publication of JPH10144659A publication Critical patent/JPH10144659A/ja
Application granted granted Critical
Publication of JP3784117B2 publication Critical patent/JP3784117B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/564Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
    • C23C14/566Means for minimising impurities in the coating chamber such as dust, moisture, residual gases using a load-lock chamber

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 ロードロック室を備えた処理装置における当
該ロードロック室への不活性ガスの導入時間を短縮す
る。 【解決手段】 処理装置のロードロック室3に窒素ガス
等を導入する配管18の途中にロードロック室よりも大
容量のバッファタンク19を設け、処理室2内でアッシ
ング処理等を行っている間に、弁機構21を操作し、バ
ッファタンク19よりロードロック室3内に窒素ガスを
導入し、ロードロック室3内を大気圧にする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体ウェーハやガ
ラス基板等の基板に減圧下でアッシング処理等を行う処
理装置に関する。
【0002】
【従来の技術】基板に対するアッシング処理等の減圧下
での処理を効率良く行うため、従来から処理室にロード
ロック室を付設した処理装置が知られている。この処理
装置による処理の手順は、処理室で基板に処理を施して
いる間に、次に処理する基板をロードロック室に入れ、
ロードロック室を処理室と同圧程度まで減圧して待機
し、処理室での処理が終了したら、処理室内の基板を取
り出すとともにロードロック室で待機していた未処理の
基板を処理室内に搬入し、処理室とロードロック室間を
シャッターで遮断し、この後、ロードロック室と外部と
を遮断しているシャッターを開けてロードロック室内に
ある既処理の基板を外部に搬出するとともに新たな基板
をロードロック室内に取り入れるようにしている。
【0003】
【発明が解決しようとする課題】上述した処理装置で、
ロードロック室内の既処理の基板を外部に搬出するとと
もに新たな基板を搬入するにあたっては、ロードロック
室内に窒素ガス等の不活性ガスを導入し、ロードロック
室内を大気圧にしてから外部との間のシャッタを開けて
搬出・搬入を行うようにしている。
【0004】そして従来にあっては、ロードロック室内
に窒素ガス等を導入するために、ガスボンベから配管を
介して直接窒素ガス等を導入するようにしている。しか
しながら、ガスボンベから直接導入した場合にはロード
ロック室内を大気圧にするまでにガスボンベの配管が細
い為時間がかかってしまう。この傾向は複数の処理装置
を併設し、1本のガスボンベで全ての処理装置のロード
ロック室に窒素ガス等を導入する場合に顕著となる。
【0005】
【課題を解決するための手段】上記課題を解決すべく本
発明は、処理装置のロードロック室に窒素ガス等を導入
する配管の途中にロードロック室よりも大容量のバッフ
ァタンクを設けた。尚、ロードロック室が複数の場合に
は、全てのロードロック室の容量を合計した容量よりも
バッファタンクの容量が大きいことが必要である。ま
た、ロードロック室の不活性ガス導入口からは短時間の
うちに大容量の不活性ガスが導入されるので、導入口に
はフィルタを設けておくのが好ましい。
【0006】
【発明の実施の形態】以下に本発明の実施の形態を添付
図面に基づいて説明する。ここで、図1は本発明に係る
基板の処理装置の概略構成図、図2は同基板の処理装置
の処理室とロードロック室の斜視図である。
【0007】この実施例にあっては基板の処理装置1を
2台併設している。各処理装置1は処理室2とロードロ
ック室3から構成され、処理室2とロードロック室3と
の間はシャッタ4で、ロードロック室3と外部との間は
シャッタ5で気密に閉塞される。
【0008】処理室2にはチャンバー6が設けられ、こ
のチャンバー6の小径の上半部には図示しない電極が設
けられ、上半部内をプラズマの発生領域とし、チャンバ
ー6の大径の下半部を処理領域としている。
【0009】また、ロードロック室3内には基板Wを処
理室2内に搬入し、また処理室2内から基板Wを搬出す
るハンドラーユニット7を配置している。このハンドラ
ーユニット7は軸8に上下2本の湾曲したアーム9の基
端部を水平面内で回動自在に支持し、各アーム9の先端
にはハンド部10を設けている。
【0010】また、2台の処理装置1の間には1台の搬
送ロボット11が設けられ、この搬送ロボット11によ
ってハンドラーユニット7とカセット12との間で基板
Wの受け渡しを行うようにしている。
【0011】次に配管系について説明する。先ず、チャ
ンバー6の上部には反応ガスの導入管13が接続され、
チャンバー6の下部には真空ポンプ14につながる排気
管15が接続されている。
【0012】一方、ロードロック室3には真空ポンプ1
6につながる排気管17が接続され、更にロードロック
室3には窒素ガス等の不活性ガス導入管18が接続され
ている。この不活性ガス導入管18の途中にはバッファ
タンク19が設けられ、このバッファタンク19にガス
ボンベ20から不活性ガスが供給される。尚、バッファ
タンク19の容量は2つのロードロック室3の容量を合
計したものより大きく設定されている。ここで容量と
は、実質的に容積を意味するが、バッファタンク19の
容積を小さくして、基板の処理装置を小さくするために
は、バッファタンク19内に加圧下で不活性ガスを導入
すればよい。また加圧しておくと、ロードロック室3内
に不活性ガスを導入する時に短時間で行えるという効果
を奏することができる。なお、バッファタンク19は各
ロードロック室3に1個ずつ設けてもよい。
【0013】更に、不活性ガス導入管18のバッファタ
ンク19よりも下流側には弁機構21を設け、ロードロ
ック室3の不活性ガス導入口にはフィルタ22を設けて
いる。
【0014】以上の構成からなる処理装置による処理手
順を説明する。尚、説明は一方の処理室2とロードロッ
ク室3について行い、また処理室2には未処理の基板W
が収納され、シャッタ4,5はいずれも減圧下で閉状態
を出発点として説明する。
【0015】上記の状態のまま、処理室2内で未処理の
基板Wに対し、減圧下でアッシング等の所定の処理を行
い、この処理が終了したならば、シャッタ4を開ける。
このとき処理室2とロードロック室3の内部圧力は等し
くなっている。
【0016】次いで、ハンドラーユニット7を操作して
処理室2内で処理済の基板Wを受け取り、処理済の基板
Wをロードロック室3内に戻す。この後、再びハンドラ
ーユニット7を操作して待機する未処理の基板Wを処理
室2内に挿入して処理室2内のチャックに未処理の基板
Wを受け渡す。次いで、シャッタ4を閉じ、所定の圧力
にした処理室2内でアッシング処理等を行う。
【0017】そして、上記の処理の間に、弁機構21を
操作し、バッファタンク19よりロードロック室3内に
窒素ガスを導入し、ロードロック室3内を大気圧にす
る。この後、シャッタ5を開け、搬送ロボット11を操
作してロードロック室3内から処理済の基板Wを受け取
り、この処理済の基板Wをカセット12に戻し、これと
並行してカセット12内の未処理の基板Wをロードロッ
ク室3内に搬入する。
【0018】以上の処理が終了したら、シャッタ5を閉
じロードロック室3内を処理室2と同圧程度になるまで
減圧し、処理室2内での処理が終了するまで待機し、処
理室2内での処理が終了したら、前記と同様の操作を繰
り返す。
【0019】
【発明の効果】以上に説明したように本発明によれば、
基板の処理装置のロードロック室に窒素ガス等を導入す
る配管を接続し、この配管の途中にロードロック室より
も大容量のバッファタンクを設けたので、極めて短時間
の間にロードロック室を窒素ガス等によって大気圧にす
ることができ、処理装置によるトータルの処理時間を短
縮することが可能になる。また、バッファタンク内を加
圧することで、さらに短時間でロードロック室を大気圧
にすることが可能となる。
【0020】また、本発明によれば極めて短時間のうち
にロードロック室内に窒素ガス等が導入されるので、導
入口にフィルタを設けておくことで、ロードロック室内
の雰囲気の乱れを防止することができる。
【図面の簡単な説明】
【図1】本発明に係る基板の処理装置の概略構成図
【図2】同基板の処理装置の処理室とロードロック室の
斜視図
【符号の説明】
1…基板の処理装置、2…処理室、3…ロードロック
室、4,5…シャッタ、6…チャンバー、7…ハンドラ
ーユニット、11…ロボット、12…カセット、13…
反応ガスの導入管、14,16…真空ポンプ、15,1
7…排気管、19…バッファタンク、20…ガスボン
ベ、21…弁機構、22…フィルタ、W…基板

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 基板を減圧下で処理する処理室と、この
    処理室に隣接するロードロック室とを備えた基板の処理
    装置において、前記ロードロック室には不活性ガスを導
    入するための配管が接続され、この配管の途中にはロー
    ドロック室よりも大容量のバッファタンクが設けられて
    いることを特徴とする基板の処理装置。
  2. 【請求項2】 請求項1に記載の基板の処理装置におい
    て、前記処理室及びロードロック室は複数配置され、バ
    ッファタンクの容量は複数のロードロック室の容量の合
    計よりも大容量であることを特徴とする基板の処理装
    置。
  3. 【請求項3】 請求項1または請求項2に記載の基板の
    処理装置において、前記ロードロック室の不活性ガス導
    入口にはフィルタが設けられていることを特徴とする基
    板の処理装置。
JP30140096A 1996-11-13 1996-11-13 基板の処理装置 Expired - Fee Related JP3784117B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP30140096A JP3784117B2 (ja) 1996-11-13 1996-11-13 基板の処理装置
US08/965,437 US5980684A (en) 1996-11-13 1997-11-06 Processing apparatus for substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30140096A JP3784117B2 (ja) 1996-11-13 1996-11-13 基板の処理装置

Publications (2)

Publication Number Publication Date
JPH10144659A true JPH10144659A (ja) 1998-05-29
JP3784117B2 JP3784117B2 (ja) 2006-06-07

Family

ID=17896420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30140096A Expired - Fee Related JP3784117B2 (ja) 1996-11-13 1996-11-13 基板の処理装置

Country Status (2)

Country Link
US (1) US5980684A (ja)
JP (1) JP3784117B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332700A (ja) * 2006-08-07 2006-12-07 Toshiba Corp 半導体製造装置、半導体製造システム及び基板処理方法
KR100759363B1 (ko) * 2001-02-09 2007-09-19 도쿄 오카 고교 가부시키가이샤 기판의 처리방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6267545B1 (en) 1999-03-29 2001-07-31 Lam Research Corporation Semiconductor processing platform architecture having processing module isolation capabilities
US6244811B1 (en) * 1999-06-29 2001-06-12 Lam Research Corporation Atmospheric wafer transfer module with nest for wafer transport robot
US6364762B1 (en) 1999-09-30 2002-04-02 Lam Research Corporation Wafer atmospheric transport module having a controlled mini-environment
JP2001127044A (ja) * 1999-10-29 2001-05-11 Hitachi Ltd 真空処理装置および真空処理システム
US6630053B2 (en) * 2000-08-22 2003-10-07 Asm Japan K.K. Semiconductor processing module and apparatus
KR100417245B1 (ko) * 2001-05-02 2004-02-05 주성엔지니어링(주) 웨이퍼 가공을 위한 클러스터 툴
EP2876674A1 (de) * 2013-11-25 2015-05-27 Roth & Rau AG Vorrichtung zur Rückgewinnung von Inertgas aus Schleusenkammern

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4433951A (en) * 1981-02-13 1984-02-28 Lam Research Corporation Modular loadlock
JPS59222922A (ja) * 1983-06-01 1984-12-14 Nippon Telegr & Teleph Corp <Ntt> 気相成長装置
KR900001666B1 (ko) * 1985-07-19 1990-03-17 후지쓰가부시끼가이샤 화합물 반도체의 에피택셜층 성장용의 화학적 유기 금속 기상 성장장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759363B1 (ko) * 2001-02-09 2007-09-19 도쿄 오카 고교 가부시키가이샤 기판의 처리방법
JP2006332700A (ja) * 2006-08-07 2006-12-07 Toshiba Corp 半導体製造装置、半導体製造システム及び基板処理方法

Also Published As

Publication number Publication date
US5980684A (en) 1999-11-09
JP3784117B2 (ja) 2006-06-07

Similar Documents

Publication Publication Date Title
US6332280B2 (en) Vacuum processing apparatus
JP3874610B2 (ja) 真空処理のための同期的多重化型略零オーバーヘッドのアーキテクチャ
JP2665202B2 (ja) 半導体ウェハ処理装置
JPH07211761A (ja) 処理装置内の被処理体の搬送方法
JPH04229633A (ja) 真空ウェハ搬送処理装置及び方法
JPH10144659A (ja) 基板の処理装置
JPH1030183A (ja) ロードロック室を備えた基板の処理装置
US20040089227A1 (en) Dual chamber vacuum processing system
JPH07325279A (ja) 減圧処理装置及び方法
JPH0517879Y2 (ja)
JPS62106627A (ja) 半導体製造装置
JP2001239144A (ja) ロードロック式真空装置
KR20020081730A (ko) 흄제거를 위한 반도체 제조장치
JP3470701B2 (ja) ロードロック装置とその運転方法
JPH08181183A (ja) 試料の搬送装置
JPS61271836A (ja) ドライエツチング装置
JPH09134913A (ja) 熱処理装置及びその方法
JPH11230034A (ja) 真空排気システム及びその運転方法
JP3388654B2 (ja) 真空処理方法と装置
JP2000114186A (ja) 半導体製造装置及びウエハ処理方法
JP2003109995A (ja) 基板処理方法
JPH04215429A (ja) 半導体製造装置
JPH02305964A (ja) 真空処理装置
JPH08288191A (ja) 半導体製造装置
JP2000277489A (ja) プラズマ処理装置

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060314

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130324

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140324

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees