CN102732850A - 调整方法和基板处理装置 - Google Patents

调整方法和基板处理装置 Download PDF

Info

Publication number
CN102732850A
CN102732850A CN2012100918635A CN201210091863A CN102732850A CN 102732850 A CN102732850 A CN 102732850A CN 2012100918635 A CN2012100918635 A CN 2012100918635A CN 201210091863 A CN201210091863 A CN 201210091863A CN 102732850 A CN102732850 A CN 102732850A
Authority
CN
China
Prior art keywords
value
treatment chamber
adjustment
processing module
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100918635A
Other languages
English (en)
Other versions
CN102732850B (zh
Inventor
茅野孝
青木洋治郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN102732850A publication Critical patent/CN102732850A/zh
Application granted granted Critical
Publication of CN102732850B publication Critical patent/CN102732850B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明提供一种调整方法和基板处理装置，能够提高基板处理装置的生产率。基板处理装置(1)包括：相互组合而进行一系列的工序的处理模块(10A、10B)；和控制部(70)。当由于处理模块(10A)的调整的开始而中断所述一系列的工序时，处理模块(10B)成为待机状态，并且以至少在处理模块(10B)中与基板(W)的处理相关联而设定的第二累计值在设定值N2以上为条件，在处理模块(10B)中开始第三累计值的计数，当该第三累计值超过设定值N3时，实施处理模块(10B)的调整。

Description

调整方法和基板处理装置
技术领域
本发明涉及对基板进行规定的处理的多个处理室的内部的调整方法和基板处理装置。
背景技术
在半导体器件的制造过程中，对作为被处理基板的半导体晶片实施成膜或蚀刻等规定的处理。另外，FPD(Flat Panel Display：平板显示器)的制造过程中，对FPD用的玻璃基板实施成膜或蚀刻等规定的处理。这些处理使用具备多个对基板进行规定的处理的处理室的多腔室型的基板处理装置。通过使用该基板处理装置，能够在始终如一的气氛中对基板进行多个处理。
但是，在半导体器件和FPD的制造过程中，有时在基板处理装置中连续进行种类不同的多个工序。一系列的工序能够通过组合条件不同的多个处理室进行。例如，通过将在规定的条件下进行基板的处理的处理室和在与该处理室不同的条件下进行基板的处理其他的处理室组合，能够连续进行种类不同的两个工序。
在专利文献1记载有在接触孔内形成作为接触层的Ti膜和作为屏蔽层的TiN膜的技术。在专利文献1中，为了形成这些膜，使用具备利用化学气相沉积法(CVD法)成膜Ti膜的两个Ti成膜装置和利用CVD法成膜TiN膜的两个TiN成膜装置的多腔室型的成膜系统。Ti膜的成膜，将晶片搬入Ti成膜装置来进行。TiN膜的成膜，将成膜过Ti膜之后的晶片继续装入TiN成膜装置来进行。
现有技术文献
专利文献1：特开2003-221671号公报
发明内容
发明要解决的问题
在进行成膜或蚀刻等的处理的处理室的内壁和部件上，每当重复进行处理时，会附着堆积反应生成物。这样的附着物，当剥离时成为颗粒而附着于基板，成为使产品质量降低的原因。
为了除去了上述的附着物，需要对处理室的内部进行清洁。进行成膜处理的处理室的清洁，例如通过在将处理室内的温度保持为规定的温度之后，向处理室内供给ClF3气体、NF3气体、Cl2气体等的清洁气体来进行。另外，在实施过清洁之后，为了使在后续工艺的第一个晶片和第二个以后的晶片的处理条件一致，进行使薄膜在处理室内堆积的预敷处理。将包含这样的清洁和预敷，修整处理室内的环境的处理称为调整。通过定期进行这样的调整，能够防止颗粒的产生。进行调整的周期根据成膜条件和蚀刻条件而变化。
在具备多个处理室的多腔室型的基板处理装置中，在各处理室中，在各自的定时进行调整。各处理室中进行调整的定时并不必一致。特别是，通过组合成膜条件不同的多个处理室，连续进行种类不同的多个成膜工序时，每个处理室进行调整的周期不同，因此在各处理室中进行调整的定时并不一致。在连续进行种类不同的多个成膜工序的情况下，当处理室中进行调整的定时不一致时，产生以下那样的问题。在该情况下，在先进行成膜处理的处理室(以下称为在先处理室。)中进行调整的期间，在后进行成膜处理的处理室(以下称为在后处理室。)中，不从在先处理室搬入基板，因此不能进行基板的成膜处理。另外，在后处理室中进行调整的期间，在先处理室中不能向在后处理室输送基板，因此不能进行下一个基板的成膜处理。
这样，当多个处理室中的任一的处理室中进行调整时，在与进行调整的处理室有关的其他的处理室中，不能进行基板的成膜处理。因此，各处理室的生产率(在单位时间内能够处理的基板的个数)，除了降低在该处理室中的调整所需要的时间对应的量之外，而且还降低在其他的处理室中的调整所需要的时间对应的量。其结果，基板处理装置整体的生产率降低。
本发明是鉴于该问题而完成的，其目的在于，提供一种调整方法和基板处理装置，在具备对基板进行规定处理的多个处理室的基板处理装置中，周期地调整处理室的内部，能够提高基板处理装置的生产率。
用于解决课题的方法
本发明的调整方法是在具有对基板进行规定的处理的多个处理室的基板处理装置中调整上述处理室的内部的方法。在本发明的调整方法中，上述多个处理室包含组合对基板进行一系列的工序的第一处理室和第二处理室，在上述第一处理室中，当与基板的处理相关联设定的第一累计值达到设定值N1时，实施调整。
本发明的调整方法，当由于上述第一处理室的调整的开始而中断上述一系列的工序时，上述第二处理室成为待机状态，并且以至少在上述第二处理室中与基板的处理相关联而设定的第二累计值为设定值N2以上作为条件，在上述第二处理室中开始第三累计值的计数，当该第三累计值超过设定值N3时，实施上述第二处理室的调整。
本发明的调整方法中，上述一系列的工序包括：在上述第一处理室中，对基板进行规定处理的工序；和在上述第二处理室中，对在上述第一处理室中已进行过规定的处理的基板进行与上述第一处理室不同的处理的工序，上述第一累计值是伴随上述第一处理室中的基板的处理进行累计并且通过进行上述第一处理室的调整而成为0的值，上述第二累计值是伴随上述第二处理室中的基板的处理进行累计并且通过进行上述第二处理室的调整而成为0的值，上述第二处理室设定为，当上述第二累计值达到设定值N4时，与上述第一处理室独立地实施调整，并且上述设定值N4也可以是比上述设定值N1大的值。
在本发明的调整方法中，上述第一累计值是在上述第一处理室中在上一次的调整结束后已进行过处理的基板的累计个数，上述第二累计值也可以是在上述第二处理室中在上一次的调整结束后已进行过处理的基板的累计个数。
在本发明的调整方法中，上述设定值N2也可以为与从上述设定值N4减去上述设定值N1所得的值相等。
在本发明的调整方法中，上述第三累计值也可以是上述第二处理室处于待机状态所经过的时间。
在本发明的调整方法中，上述第一处理室的调整所需要的时间也可以比上述第二处理室的调整所需要的时间长。
在本发明的调整方法中，上述设定值N3，也可以与从上述第一处理室的调整所需要的时间减去上述第二处理室的调整所需要的时间所得的时间相同或比其短。或者，上述设定值N3，也可以仅比从上述第一处理室的调整所需要的时间减去上述第二处理室的调整所需要的时间所得的时间长出在上述第一处理室中对一个基板进行规定处理所需要的时间的量。
本发明的调整方法，在开始上述第三累计值的计数之前，至少将上述第二累计值与上述设定值N2进行比较，判定是否进行上述第二处理室的调整。或者，也可以根据上述第三累计值是否超过设定值N3，判定是否进行上述第二处理室的调整。
在本发明的调整方法中，上述调整也可以是包括除去上述处理室内的附着物的清洁处理和使薄膜堆积到上述处理室内的预敷处理中的至少任一个的处理。
本发明的基板处理装置具备：对基板进行规定处理的多个处理室；和控制上述多个处理室中的动作的控制部，周期地调整处理室的内部，该基板处理装置的特征在于：
上述多个处理室包括：相互组合而对基板进行一系列的工序的第一处理室和第二处理室，上述控制部以如下方式进行控制：在上述第一处理室中，当与基板的处理相关联而设定的第一累计值达到设定值N1时实施调整，当由于上述第一处理室的调整的开始而中断上述一系列的工序时，使上述第二处理室为待机状态，并且以至少在上述第二处理室中与基板的处理相关联而设定的第二累计值为设定值N2以上作为条件，在上述第二处理室中开始第三累计值的计数，当该第三累计值超过设定值N3时实施上述第二处理室的调整。
在本发明的基板处理装置中，上述多个处理室还包括相互组合而对基板进行一系列的工序的第三处理室和第四处理室，在上述第三处理室和第四处理室中，也可以通过进行与上述第一处理室和第二处理室相同的控制实施调整。
发明效果
本发明的调整方法和基板处理装置，能够使第二处理室的调整与第一处理室的调整相关联进行。因此，根据本发明，使在第二处理室中进行调整的时间与在第一处理室中进行调整的时间相一致。通过在第一处理室中进行调整的期间，实施第二处理室的调整，能够提高基板处理的生产率。
附图说明
图1是表示本发明的一个实施方式涉及的基板处理装置的概略结构的俯视图。
图2是表示本发明的一个实施方式中的处理模块的结构的截面图。
图3是表示图1的基板处理装置的控制部的整体的结构例的图。
图4是表示图1的基板处理装置的控制部的一部分的结构例的图。
图5是表示本发明的一个实施方式涉及的基板处理装置的动作的说明图。
图6是模式地表示本发明的一个实施方式中的处理模块的处理流程的说明图。
图7是表示含有本发明的一个实施方式涉及的包括调整方法的控制顺序的一个例子的流程图。
图8是模式地表示比较例的处理模块的处理的流程的说明图。
符号说明
1基板处理装置
10、10A、10B、10C、10D处理模块
11第一输送室
12A、12B负载锁定室
14第二输送室
21第一输送装置
25第二输送装置
30处理室
40排气室
51排气装置
55基座
61喷淋头
63气体供给源
66高频电源
具体实施方式
以下，参照附图对本发明的实施方式详细地进行说明。首先，参照图1，对本发明的一个实施方式涉及的基板处理装置的结构进行说明。图1是表示本实施方式涉及的基板处理装置的概略的结构的俯视图。本实施方式涉及的基板处理装置1是伴随连续的多个动作，对例如半导体器件制造用的基板W实施成膜处理、扩散处理、蚀刻处理等的规定的处理的装置。
基板处理装置1具备对基板W进行规定的处理的多个处理模块。在本实施方式中，基板处理装置1具备4个处理模块10A、10B、10C、10D。处理模块10A、10B、10C、10D各自具有：以能够将其内部空间维持为规定的减压气氛(真空状态)的方式构成的处理室；和用于在各处理室内进行处理的装置。对于处理模块10A、10B、10C、10D的结构，在后面详细说明。
基板处理装置1还具备第一输送室11和两个负载锁定室12A、12B。在本实施方式中，第一输送室11具有六个侧面。处理模块10A、10B、10C、10D和负载锁定室12A、12B配置为各自与第一输送室11的各侧面相邻。在图1所示的例中，处理模块10A、10B、10C、10D和负载锁定室12A、12B配置为，以包围第一输送室11的方式，按处理模块10A、10B、10C、10D和负载锁定室12B、12A的顺序在图1中的顺时针方向上排列。第一输送室11构成为，与处理模块10A、10B、10C、10D的各处理室相同，能够保持为规定的减压气氛。
负载锁定室12A、12B构成为，能够将其内部空间切换为大气压状态和真空状态。在负载锁定室12A内配置有载置基板W的基板载置台13A。在负载锁定室12B内配置有载置基板W的基板载置台13B。
基板处理装置1还具备闸阀G1A、G1B、G1C、G1D、G2A、G2B。闸阀G1A配置于第一输送室11和处理模块10A的处理室之间。闸阀G1B配置于第一输送室11和处理模块10B的处理室之间。闸阀G1C配置于第一输送室11和处理模块10C的处理室之间。闸阀G1D配置于第一输送室11和处理模块10D的处理室之间。闸阀G2A配置于第一输送室11和负载锁定室12A之间。闸阀G2B配置于第一输送室11和负载锁定室12B之间。
闸阀G1A～G1D、G2A、G2B都具有对设置于分隔相邻的两个空间的壁的开口部进行开闭的功能。闸阀G1A～G1D，在关闭状态下气密地密封处理模块10A、10B、10C、10D的各处理室，并且在打开状态下能够在各处理室和第一输送室11之间移送基板W。闸阀G2A、G2B，在关闭状态下维持第一输送室11的气密性，并且在打开状态下能够在第一输送室11和负载锁定室12A、12B之间移送基板W。
基板处理装置1还具备第二输送室14。第二输送室14具有水平方向的截面在一个方向(图1中的左右方向)上较长的矩形形状，第二输送室14以在其与第一输送室11之间夹持负载锁定室12A、12B的方式配置。第二输送室14的一个侧面与负载锁定室12A、12B相邻。虽然未图示，但第二输送室14例如具有使氮气气体或清洁空气以向下流动的方式向其内部空间供给的循环设备。
基板处理装置1还具备闸阀G3A、G3B。闸阀G3A配置于负载锁定室12A和第二输送室14之间。闸阀G3B配置于负载锁定室12B和第二输送室14之间。闸阀G3A、G3B都具有打开和关闭设置于分隔相邻的两个空间的壁的开口部的功能。闸阀G3A、G3B，在关闭状态下维持负载锁定室12A、12B的气密性，并且在打开状态下能够在负载锁定室12A、12B与第二输送室14之间移送基板W。
基板处理装置1还具备作为进行基板W的校对位置的装置的校准器15。校准器15与第二输送室14的长边方向的一个端部连结。校准器15具有：旋转板16，通过未图示的驱动电动机旋转的旋转板16；和光学传感器17，该光学传感器17设置于该旋转板16的外周位置，用于检测基板W的周缘部。
基板处理装置1还具备多个负载港。在图1所示的例中，基板处理装置1具备3个负载港18A、18B、18C。负载港18A、18B、18C配置为与第二输送室14的侧面相邻，上述第二输送室14的侧面是其与负载锁定室12A、12B相邻的侧面的相反一侧的侧面。负载港18A、18B、18C分别能够载置盒容器19A、19B、19C。在各盒容器19A、19B、19C内能够上下隔开间隔地多层配置基板W。
基板处理装置1还具备：配置于第一输送室11内的第一输送装置21；和配置于第二输送室14内的第二输送装置25。第一输送装置21是用于在处理模块10A、10B、10C、10D的各处理室与负载锁定室12A、12B之间输送基板W的装置。第二输送装置25是用于在负载港18A、18B、18C的各盒容器19A、19B、19C、负载锁定室12A、12B和校准器15之间输送基板W的装置。
第一输送装置21具有：基部22；与该基部22连结，以相互相对的方式配置的一对输送臂部23a、23b；设置于输送臂部23a的前端的叉24a；和设置于输送臂部23b的前端的叉24b。输送臂部23a、23b分别构成为，以基部22的旋转轴为中心，能够伸缩和旋转。叉24a，24b作为载置并保持基板W的保持部件发挥功能。第一输送装置21以在叉24a、24b载置有基板W的状态输送基板W。
第二输送装置25构成为，沿配置于第二输送室14内的导轨28，能够在第二输送室14的长度方向(图1中的左右方向)上移动。另外，第二输送装置25具有：配置为上下两层的一对输送臂部26a、26b；设置于输送臂部26a的前端的叉27a；和设置于输送臂部26b的前端的叉27b。输送臂部26a、26b分别构成为能够伸缩和旋转。叉27a、27b作为载置并保持基板W的保持部件发挥功能。第二输送装置25以在叉27a、27b载置有基板W的状态输送基板W。
基板处理装置1还具备控制部70，控制部70与基板处理装置1的各构成部连接，并控制各结构部。对于控制部70的结构在后文述说。
接着，参照图2，对处理模块10A、10B、10C、10D的结构详细进行说明。图2是表示本实施方式中的处理模块的结构的截面图。在处理模块10A、10B、10C、10D中，对基板W进行成膜处理、扩散处理、蚀刻处理等规定的处理。在本实施方式中，处理模块10A、10B、10C、10D中的至少两个处理模块中，进行相互不同的内容的处理。另外，在本实施方式中，处理模块10A、10B、10C、10D具有相同的结构。以下，关于任意的处理模块，附加符号10进行表示。
处理模块10具备：对基板W进行规定的处理的处理室30；和与该处理室30连结的排气室40。处理模块10A的处理室30与本发明中的第一处理室对应。处理模块10B的处理室30与本发明中的第二处理室对应。处理模块10C的处理室30与本发明中的第三处理室对应。处理模块10D的处理室30与本发明中的第四处理室对应。
处理室30具有：板状的顶部31和底部33；以及连结顶部31与底部33的侧壁部32。处理室30例如呈大致圆筒形形状。虽然未图示，但在处理模块10的侧壁部32形成有用于在处理模块10与第一输送室11(图1参照)之间进行基板W的搬入搬出的搬入搬出口。通过使配置于处理模块10的处理室30与第一输送室11之间的闸阀(图1参照)为打开状态，能够通过该搬入搬出口对基板W进行搬入搬出。在底部33的中央形成有开口部33a。排气室40以覆盖开口部33a的方式与底部33连结。
排气室40具有：环状的凸缘部41；板状的底部43；和连结凸缘部41与底部43的侧壁部42。凸缘部41与处理室30的底部33接合。在侧壁部42形成有排气孔44。
处理室30和排气室40构成为，能够将其内部空间维持为规定的减压气氛(真空状态)。为了确保接合部分的气密性，在处理室30与排气室40的接合部分、以及构成处理室30和排气室40的各部件的接合部分配置有作为密封部件的O形环。在图2所示的例中，在处理室30与排气室40的接合部分、即处理室30的底部33与排气室40的凸缘部41的接合部分配置有环状的O形环35。另外，在处理室30的顶部31和侧壁部32的接合部分配置有环状的O形环36。
处理模块10还具备：配置于处理室30和排气室40的外部的排气置51；连接排气孔44与排气装置51的排气管52；和设置于排气管52的中途的阀53。阀53在关闭状态下维持处理室30和排气室40的气密性，并且在打开状态下能够利用排气装置51进行处理室30和排气室40的减压。通过使排气装置51工作，处理室30和排气室40的内部空间被减压至规定的真空度。
处理模块10还具备：配置于处理室30内的基座55；和在处理室30内和排气室40内支承基座55的支承部件56。基座55是水平支承基板W的基板载置台。基座55具有：载置基板W的基板载置面S和其相反侧的下表面。在基座55的下表面的中央部固定支承部件56的一端部。支承部件56的另一端部固定于排气室40的底部43。
虽然未图示，但基座55具有设置为相对于基板载置面S能够伸出和收回的多个支承销。多个支承销构成为，通过任意的升降机构上下移位，并在上升位置能够在与第一输送装置21之间进行基板W的交接。
处理模块10还具备：加热器57；加热器电源58；和热电偶(在图2记为TC。)59。加热器57和热电偶59的测温部分59a埋设于基座55。加热器电源58配置在处理室30和排气室40的外部。加热器57例如经由通过支承部件56的内部的配线与加热器电源58连接。加热器电源58，对加热器57供给用于将载置于基座55的基板W加热至规定的温度的电力的输出。基座55的温度通过热电偶59测量。
处理模块10还具备设置于处理室30的顶部31的喷淋头61。喷淋头61具有：形成于其内部的气体扩散空间61a；和以从气体扩散空间61a向基座55贯通的方式形成的多个气体喷出孔61b。
处理模块10还具备：在与喷淋头61的多个气体喷出孔61b的相反侧设置的、与气体扩散空间61a连通的气体导入管62；配置于处理室30和排气室40的外部的气体供给源63；连接气体导入管62与气体供给源63的气体配管64；设置于气体配管64的中途的MFC(质量流量控制器)65；和未图示的阀。气体供给源63对喷淋头61供给：用于成膜处理的成膜原料气体、用于清洁处理室30内和排气室40内的清洁气体、和置换处理室30内和排气室40内的气氛的净化气体等。这些气体经由气体配管64和气体导入管62供给到气体扩散空间61a，从多个气体喷出孔61b被喷出到处理室30内。
处理模块10还具备：配置于处理室30和排气室40的外部的高频电源66；连接喷淋头61与高频电源66的配线67；和设置于配线67的中途的匹配器68。高频电源66对喷淋头61供给用于对供给到处理室30内的成膜原料气体进行等离子体化的高频电力。
在以上那样结构的处理模块10中，例如能够通过化学气相沉积法(以下记为CVD法。)对基板W的表面进行Ti膜、TiN膜等的规定的薄膜的成膜。在此，对薄膜的成膜方法的一个例子进行说明。在该方法中，首先，使处理室30内和排气室40内为真空状态。接着，将基板W载置于基座55。接着，通过加热器57加热基板W。接着，从喷淋头61(气体喷出孔61b)向基板W供给原料气体。这样，在基板W的表面形成薄膜。另外，为了促进成膜反应，也可以从高频电源66对喷淋头61供给高频电力。在该情况下，能够使经由喷淋头61供给到处理室30内的原料气体等离子体化，进行成膜。
图3和图4表示基板处理装置1中的控制系统的概略结构。基板处理装置1中的整体的控制和构成作为处理室的处理模块10的各结构部即末端器件201的控制，通过控制部70进行。在此，作为末端器件201，例如能够列举图2所示的处理模块10中的加热器电源58、MFC65、高频电源66、排气装置51等。
如图3所示，作为控制部70的主要结构包括：作为与处理模块10对应设置的单独的控制部的四个MC(模块控制器)401A、401B、401C、401D(以下也将模块控制器记为“MC401”)；作为控制基板处理装置1整体的统一控制部的EC(装置控制器：Equipment Controller)301；和与EC301连接的用户界面501。此外，MC401不仅仅配置于处理模块10，例如也能配置于负载锁定室12A、12B等，虽然这些也在EC301下进行统一控制，但在此省略图示和说明。
EC301与各MC401通过系统内LAN(Local Area Network)503进行连接。系统内LAN503具有开关集线器(HUB)505。该开关集线器505根据来自EC301的控制信号进行作为EC301的连接目标的MC401的切换。
EC301是统一各MC401控制基板处理装置1整体的动作的统一控制部。EC301具有：CPU(中央演算装置)303；作为挥发性存储器的RAM305；和作为存储部的硬盘装置(HDD)307。此外，作为存储部并不限于硬盘装置307，也能够使用其他的非挥发性存储器。
另外，EC301经由LAN601与作为管理设置有基板处理装置1的工厂整体的制造工序的MES(Manufacturing Execution System)的主机603连接。主机603与控制部70合作将工厂中的各种与工序有关的实时信息向核心业务系统(省略图示)反馈，并考虑工厂整体的负荷等进行与工序有关的判断。
另外，EC301也与用户界面501连接。用户界面501具有：工序管理者用于管理基板处理装置1进行指令的输入操作等的键盘；将基板处理装置1的运行状況可视化显示的显示器；和向EC301发出指令的机械开关等。
EC301能够对计算机可读取的存储介质(以下单独记为存储介质。)507记录信息，另外能够从存储介质507读取信息。上述的控制程序和方案，例如通过以收纳于存储介质507的状态安装于作为存储部的硬盘装置307能够进行利用。作为存储介质507例如能够使用CD-ROM、硬盘、软盘、闪存、DVD等。另外，上述的方案也能够从其他的装置例如经由专用线路随时传送而在线利用。
在EC301中，CPU303从硬盘装置307或存储介质507读出含有与由在用户界面501中用户等指定的基板W的处理方法有关的方案的程序(软件)。而且，通过从EC301向各MC401发送该程序，能够控制在处理模块10A～10D的处理。
MC401作为控制各处理模块10A～10D的动作的单独的控制部进行设置。分别单独地进行控制，即，MC401A控制处理模块10A，MC401B控制处理模块10B，MC401C控制处理模块10C，MC401D控制处理模块10D。
例如如图4所示，MC401具有：CPU403；RAM等的挥发性存储器部405A；非挥发性存储器部405B；计数器部407；I/O控制部409；和开关部(SW)410。MC401的非挥发性存储器部405B例如由SRAM、MRAM、EEPROM、闪存等的非挥发性存储器构成。在非挥发性存储器部405B中保存有各处理模块10A～10D中的各种经历信息，例如基板W的处理个数、来自气体供给源63的各处理气体每种的累计的供给量等。
计数器部407，如后所述，保持将各处理模块10的末端器件201维持为待机状态的原样，对作为第三累计值的时间的经过进行计数。
MC401的I/O控制部409，向后述的I/O模块413送出各种控制信号，或从I/O模块413接收关于各末端器件201的状况信息等的信号。
基于MC401的各末端器件201的控制，经由I/O(输入输出)模块413进行。I/O模块413传递向各末端器件201的控制信号和来自末端器件201的输入信号。各MC401网络411分别与I/O模块413连接。与各MC401连接的网络411具有例如频道CH0、CH1、CH2那样的多个系统。
I/O模块413具有与构成处理模块10A～10D的各末端器件201连接的多个I/O插板415(在图3仅仅图示4个)。I/O模块413中的数字信号、模拟信号和串联信号的输入输出的控制，在这些I/O插板415中进行。此外，在图3中，为了说明的方便，仅仅代表性地图示一部分的末端器件201和I/O插板415的连接。
在I/O插板415中进行管理的输入输出信息，包含数字·输入信息DI、数字·输出信息DO、模拟·输入信息AI、模拟·输出信息AO的4种。数字·输入信息DI与从位于控制系统的下级的各末端器件201向位于控制系统的上级的MC401输入的数字信息有关。数字·输出信息DO与从位于控制系统的上级的MC401向位于控制系统的下级的各末端器件201输出的数字信息有关。模拟·输入信息AI与从各末端器件201向MC401输入的模拟信息有关。模拟·输出信息AO与从MC401向各末端器件201输出的模拟信息有关。
数字·输入信息DI和模拟·输入信息AI例如包含与各末端器件201的状况有关的信息。数字·输出信息DO和模拟·输出信息AO例如包含与对各末端器件201的设定工艺条件等有关的指令(命令)。此外，作为数字信息，例示有加热器电源58的导通/关闭(ON/OFF)、MFC65的阀(未图示)的开闭、高频电源66的导通/关闭(ON/OFF)、排气装置51的导通/关闭(ON/OFF)和排气系统中的阀(未图示)的开闭等的信息。另外，作为模拟信息，例示有加热器57的设定温度、MFC65中的设定流量等的信息。
在具有以上的结构的控制部70中，将与多个末端器件201连接的I/O插板415模块化，构成I/O模块413。而且，该I/O模块413经由MC401和开关集线器505与EC301连接。这样，多个末端器件201并不与EC301直接连接，而通过隔着I/O模块413和MC401进行连接的结构，实现控制系统的层级化。
接着，参照图5，对基板处理装置1的动作进行说明。图5是表示基板处理装置1的动作的说明图。图5中附加符号P1、P2、P3、P4、P5、P6的箭头表示基板W的路径。在本实施方式中，基板W的一系列的工序，通过组合处理模块10A、10B来进行。另外，对于基板W的一系列的工序也通过组合处理模块10C、10D来进行。在本实施方式中，处理模块10C、10D中的一系列的工序与处理模块10A、10B中的一系列的工序相同。在以下的说明中，代表这些一系列的工序，对处理模块10A、10B中的一系列的工序进行说明。另外，作为对于基板W的一系列的工序，以通过CVD法对基板W的表面连续进行Ti膜和TiN膜的成膜工序为例进行说明。
对于基板W的一系列的工序包括：在处理模块10A中对基板W进行Ti膜的成膜的成膜处理(以下称为第一成膜处理。)的工序；和在处理模块10B中，对处理模块10A中已进行过第一成膜处理的基板W，进行TiN膜的成膜的成膜处理(以下称为第二成膜处理。)的工序。
如图5所示，在该一系列的工序中，首先，通过第二输送装置25(参照图1)，从盒容器19A取出一个基板W，然后将基板W搬入校准器15(路径P1)。接着，在校准器15中，进行基板W的定位。接着，通过第二输送装置25，从校准器15搬出基板W，接着，将基板W搬入负载锁定室12A(路径P2)。将基板W载置于基板载置台13A。
接着，通过第一输送装置21(参照图1)，将载置于基板载置台13A的基板W从负载锁定室12A搬出，然后，将基板W搬入处理模块10A的处理室30(路径P3)。将基板W载置于处理模块10A的基座55。接着，在处理模块10A中，对基板W进行第一成膜处理。
接着，通过第一输送装置21，从处理模块10A的处理室30搬出基板W，然后将基板W搬入处理模块10B的处理室30(路径P4)。将基板W载置于处理模块10B的基座55。接着，在处理模块10B中，对基板W进行第二成膜处理。
接着，通过第一输送装置21，将基板W从处理模块10B的处理室30搬出，然后将基板W搬入负载锁定室12A(路径P5)。将基板W载置于基板载置台13A。接着，通过第二输送装置25，将载置于基板载置台13A的基板W从负载锁定室12A搬出，然后将基板W收纳于盒容器19A(路径P6)。
此外，在处理模块10C、10D中，能够与处理模块10A、10B中的上述的一系列的工序同时进行，对其他的基板W进行与该一系列的工序相同的工序。
接着，对本实施方式涉及的调整方法进行说明。本实施方式涉及的调整方法是，在隔开间隔(优选按照规定的周期)重复调整处理模块10的处理室30的内部的情况下，开始处理模块10A的调整而中断一系列的工序时，对形成一系列的工序的组的处理模块10B在适当的定时进行调整的方法(以下记为“关联调整”)。在此，作为一系列的工序，以在处理模块10A中，对基板W进行上述的第一成膜处理，在处理模块10B中，对基板W进行上述的第二成膜处理的情况为例进行说明。此外，在处理模块10A或者处理模块10B中，分别使在某次调整之后到下一次的调整之间(不进行调整)完成处理的基板W的个数为“连续处理个数”。
处理模块10的清洁是为了将通过成膜处理而附着于处理室30和排气室40的内壁和配置于处理室30内和排气室40内的各部件的反应生成物除去而进行的。处理室30和排气室40的内部的清洁，例如通过在将处理室30内和排气室40内的温度保持为规定的温度后，从喷淋头61(气体喷出孔61b)对处理室30内和排气室40内供给ClF3气体等的清洁气体进行。在实施过清洁之后，为了使后续工序的第一个的基板W和第二个以后的基板W的处理条件一致，处理室30内进行使薄膜堆积到的预敷。预敷通过从喷淋头61(气体喷出孔61b)供给成膜原料气体来进行。由这样的清洁和预敷构成的调整，在处理了多个基板W后，隔开间隔进行。通常的调整，以与基板W的处理相关联设定的值，例如基板W的处理个数、处理气体的累计的流量等为基准，设定其间隔。
(累计值、设定值)
在此，对与处理模块10A、10B的调整有关的累计值和设定值进行说明。在本实施方式中，关于处理模块10A、10B的调整，规定第一～第三累计值和4个设定值N1～N4。第一累计值是在处理模块10A中与基板W的处理相关联而设定的值。第二累计值是在处理模块10B中与基板W的处理相关联而设定的值。在本实施方式中，作为“与基板W的处理相关联而设定的值”，例如能够列举基板W的处理个数、使用于多个基板W的处理的气体的累计流量、向多个基板W上的成膜的累计膜厚等。其中，在一系列的工序包含蚀刻处理的情况下，作为“与基板W的处理相关联而设定的值”，例如也能够使用多个基板W的累计的蚀刻量。在本实施方式中，第一累计值和第二累计值分别通过从上一次的调整开始连续处理的基板W的个数来规定。例如，第一累计值，在处理模块10A中按照每处理一个基板W进行累计，并通过进行处理模块10A的调整而成为0。第二累计值，通过在处理模块10B中按照每处理一个的基板W进行累计，并通过进行处理模块10B的调整而成为0。此外，关于第一累计值、第二累计值的信息例如保存于MC401的非挥发性存储器部405B。
设定值N1对应第一累计值，是与基板W的处理相关联而设定的值。在处理模块10A中，当第一累计值达到设定值N1时实施调整。在本实施方式中，设定值N1，相当于在处理模块10A中在某次调整和下一次调整之间完成处理的基板W的个数。
设定值N2对应第二累计值，是与基板W的处理相关联而设定的值。设定值N2用于，在开始处理模块10A的调整，而中断一系列的工序时，在处理模块10B中在适当的定时进行关联调整。具体而言，以第二累计值在设定值N2以上为条件，作为用于在处理模块10B中实施调整的预备阶段，开始第三累计值的计数。在此，为了处理模块10A的调整周期和处理模块10B的调整周期没有较大偏差，优选设定值N2是与设定值N1相同的值(N2＝N1)。
第三累计值是，当在处理模块10B中开始处理模块10A的调整，而中断一系列的工序时，处理模块10B成为等待状态(待机状态)期间计数的经过时间的累计值。第三累计值的计数例如在MC401的计数器部407中进行。设定值N3对应第三累计值，是与经过时间有关的值。设定值N3用于，在开始处理模块10A的调整，而中断一系列的工序时，在处理模块10B中在适当的定时进行关联调整。当第三累计值超过设定值N3时，在处理模块10B中实施调整。
设定值N4对应第二累计值，是与基板W的处理相关联而设定的值。在处理模块10B中，当第二累计值达到设定值N4时，与处理模块10A的调整独立地实施调整。在本实施方式中，设定值N4相当于当在处理模块10B中与处理模块10A的调整独立地实施调整时，在某次调整和下一次调整之间完成处理的基板W的个数。
如上所述，在本实施方式中，当与基板W的处理相关联而设定的第一累计值达到设定值N1时，实施处理模块10A的调整。另外，在本实施方式中，处理模块10B的调整被区分为二个类型。第一类型是，当开始处理模块10A中的调整，而中断一系列的工序时，使用上述第二和第三累计值以及设定值N3在适当的定时进行的关联调整。第二类型是使用上述第二累计值和设定值N4进行的通常的调整。此外，本实施方式的调整方法，优选适用于，作为在处理模块10A中不进行调整就处理的基板W的个数的设定值N1，小于作为在处理模块10B中不进行调整就处理的基板W的个数的设定值N4(N1＜N4)的情况。例如能够列举处理模块10A的设定值N1是500个，处理模块10B的设定值N4是1000个的情况。
另外，在本实施方式中，作为设定值N2，优选使用，从处理模块10B的设定值N4减去处理模块10A的设定值N1的值。根据上述例子，设定值N2是500个(N4(1000个)-N1(500个))。此外，关于使设定值N2与从处理模块10B的设定值N4减去处理模块10A的设定值N1的值相等的理由在后文述说。
接着，对于在处理模块10B中是否进行关联调整的判定进行具体说明。在此，对处理模块10A的设定值N1是500个、处理模块10B的设定值N4是1000个的情况进行说明。如上所述，在处理模块10B中是否进行关联调整的判定通过控制部70来进行。
图6是模式地表示处理模块10A、10B的处理的流程的说明图。在图6中，(a)表示处理模块10A的处理的流程。在图6中，(b)表示处理模块10B的处理的流程。符号81a、81b表示在处理模块10A中重复对多个基板W进行第一成膜处理的期间。符号82a、82b表示进行处理模块10A的调整的期间。符号83a、83b表示在处理模块10B中重复对多个基板W进行第二成膜处理的期间。符号84a、84b表示进行处理模块10B的调整的期间。在图6中，不进行第一和第二成膜处理以及调整的期间，是处理模块10A或者处理模块10B呈等待状态(待机状态)的期间。
在处理模块10A中，一次调整所需要的时间(以下记为“第一调整时间Pc1”)根据第一成膜处理的成膜条件等而变化。同样，在处理模块10B中，一次调整所需要的时间(以下记为“第二调整时间Pc2”)根据第二成膜处理的成膜条件等而变化。在进行第一成膜处理的处理模块10A中，第一调整时间Pc1例如是6.5个小时。另外，在进行第二成膜处理的处理模块10B中，第二调整时间Pc2例如是3.5个小时。
这样，在本实施方式中，第一调整时间Pc1比第二调整时间Pc2长。在该情况下，处理模块10B的调整优选：至少从时刻T1开始实施，该时刻T1是从开始处理模块10A的调整，而中断一系列的工序的时刻起，仅仅经过了从第一调整时间Pc1减去第二调整时间Pc2的时间(Pc1-Pc2)的时刻。在上述的例中，处理模块10B的调整优选：至少在从开始处理模块10A的调整的时刻起仅仅经过3个小时的时刻开始实施。其结果，能够使处理模块10A、10B的调整大致同时完成，因此，能够不停滞地过渡到调整后的下一次成膜处理。
处理模块10A的连续处理个数，例如在到达设定值N1的时刻，如图6所示，在处理模块10A中开始调整(符号82a)。控制部70检测到处理模块10A的调整的开始时，使作为形成一系列的工序的组的其他的处理模块的处理模块10B为等待状态。在处理模块10B中，以至少处理模块10B的连续处理个数在设定个数(设定值N2)以上为条件，当等待状态持续规定的时间(在上述的例中为3个小时)时，开始处理模块10B的调整(符号84a)。处理模块10A、10B的调整完成后，在处理模块10A中开始下一个循环的第一成膜处理(符号81b)，大致同步地在处理模块10B开始下一个循环的第二成膜处理(符号83b)。接着，在处理模块10A的连续处理个数到达设定值N1的时刻，在处理模块10A中开始调整(符号82b)，控制部70使处理模块10B为等待状态。在处理模块10B中，等待状态持续规定的时间。在经过了该规定的时间之后，当处理模块10B的连续处理个数在设定个数(设定值N2)以上时，开始处理模块10B的调整(符号84b)。
在处理模块10B中，关联调整实施的定时，如下所述，由控制部70决定。图7是表示处理的次序的流程图，该处理包含在处理模块10B中进行的关联调整。
作为前提，使用上述第一累计值和设定值N1，开始处理模块10A的调整。基于该信息，EC301识别与处理模块10A构成组的处理模块10B，对于处理模块10B以使模块的状况变更为等待状态的方式对MC401B送出指令。
在STEP1，MC401B接收来自EC301的指令，使处理模块10B成为等待状态(等待控制)。该处理，在基板处理装置1中是既定的设定，在此省略详细说明。
接着，在STEP2，MC401B判定是否满足用于实施关联调整的条件(关联调整实施条件)。在此，关联调整实施条件至少包含处理模块10B的连续处理个数是否在设定个数(设定值N2)以上的判断。在优选的方式中，关联调整实施条件，以下例示的项目中，(1)作为必须包含2个以上，在更优选的方式中，能够包含(1)～(5)的全部。
(1)处理模块10B的连续处理个数在设定个数(设定值N2)以上。
(2)处理模块10B是等待状态。
(3)处理模块10A在调整中。
(4)关联调整的功能是有效(ON)的。
(5)处理模块10B的处理室30内不是不需要调整的状态(清洁状态)。在此，作为清洁状态，例如能够列举处理基板W前的预敷完成的状态。
当满足上述关联调整实施条件(Yes)时，MC401B，作为在STEP3中至开始处理模块10B的调整的经过时间，开始第三累计值的计数。通过进行第三累计值的计数，使处理模块10B的关联调整的开始时刻延迟，优选：能够使处理模块10A的调整的结束和处理模块10B的调整的结束大致同步。因此，在处理模块10A和10B中，能够使调整后的成膜处理不延迟地开始。另外，即使在使处理模块10A的调整结束和处理模块10B的调整的结束不同步的情况下，通过第三累计值的计数(和设定值N3的值)，能够任意调节处理模块10B中的调整的开始和结束的定时，因此能够适当进行处理模块10B中的调整的时间管理。例如，通过使处理模块10B中的调整的结束时期只延迟在处理模块10A中的一个基板W的处理所需要的时间，能够使处理模块10B的调整结束的时间和处理模块10A中的调整后的对第一个基板W的处理结束的时间相一致。进而，也具有如下优点：在先开始调整的处理模块10A中，万一发生错误使调整中断时，通过停止第三累计值的计数，在处理模块10B不进行无用的调整。该STEP3的处理，在MC401B的计数器部407中进行。此外，在STEP3中，当已经进行第三累计值的计数时，就保持原样继续计数。
另一方面，在STEP2不满足关联调整实施条件(No)时，在STEP6，MC401B使处理模块10B的等待状态继续。在该情况下，将关于第三累计值的计数器部407的计数器(未图示)重置为0(零)。当不满足上述关联调整条件(1)时，处理模块10B例如被认为是，上一次的调整实施后的基板W的处理个数较少，不需要进行调整的状态。所以，通过在该阶段中不实施关联调整，能够节省清洁气体和消耗电力等的浪费。
接着，在STEP4，MC401B判定对应经过时间的第三累计值是否超过规定的设定值N3。在此，设定值N3如上述的那样能够考虑第一调整时间Pc1和第二调整时间Pc2设定为任意的时间，但优选设定值N3设定为与从第一调整时间Pc1减去第二调整时间Pc2的时间(Pc1-Pc2)相同(N3＝(Pc1-Pc2))。通过这样决定设定值N3，能够大致同时结束处理模块10A、10B的调整。另外，通过将设定值N3设定为比从第一调整时间Pc1减去第二调整时间Pc2的时间短，能够使处理模块10B的调整比处理模块10A的调整先完成。另外，相反地，通过将设定值N3设定为比从第一调整时间Pc1减去第二调整时间Pc2的时间仅长出在处理模块10A中的一个基板W的处理所需要的时间的量，也能够使处理模块10B的调整的结束和在处理模块10A的调整后的第一个基板W的处理的结束一致。
在STEP4，当第三累计值超过设定值N3(Yes)时，控制部70在STEP5实施处理模块10B中的调整(控制实施调整)。该STEP5的处理是在基板处理装置1中为既定的设定，在此省略详细说明，但例如能够按以下的次序进行。首先，控制部70的MC401B向EC301送出处理模块10B的调整的实施要求。接收这些信息，EC301从作为存储部的硬盘装置307读出含有调整条件的方案，与调整实施的许可指令一起向MC401B送出。MC401B根据读出的方案，实施处理模块10B的调整。该时刻是实施处理模块10B的调整的定时。另一方面，在STEP4，当第三累计值未超过设定值N3(No)时，重复上述STEP2～STEP4，直到第三累计值超过设定值N3。
在本实施方式的调整方法中，是否进行调整的最终的判定，可以在STEP2的判断的时刻进行，也可以在STEP4的判断的时刻进行。在STEP2满足调整实施条件(Yes)为是否进行调整的最终的判定时，STEP4中第三累计值是否超过设定值N3的判断，能够确认为形式的判断。另一方面，当使在STEP4中第三累计值超过设定值N3(Yes)为是否进行调整的最终的判定时，是否满足STEP2的调整实施条件的判断，能够确认为预备的判断。
在此，列举成为处理模块10B的是否进行关联调整的基准的设定值N2为从处理模块10B的设定值N4减去处理模块10A的设定值N1的个数即500个的情况为例，对关联调整，进一步具体说明。
在关联调整的功能为有效的状态中，当初次实施处理模块10A的调整时，处理模块10B的连续处理个数是500个，与设定值N2相等，所以控制部70判定进行处理模块10B的关联调整。另外，当接着实施处理模块10A的调整时，再次根据处理模块10B的连续处理个数是500个，与设定值N2相等，控制部70判定进行处理模块10B的调整。在该例中，处理模块10B的调整与处理模块10A的调整同步进行。
在上述的例中，处理模块10B的连续处理个数基本上与处理模块10A的连续处理个数一致。但是，由于某种原因，有时这些个数不一致。作为其原因，例如能够列举在处理模块10A、10B重复进行连续的处理的途中采用本实施方式涉及的关联调整方法的情况。即，在适用关联调整以前，在处理模块10A中，根据第一累计值和设定值N1实施通常的调整，与其相独立，在处理模块10B中，根据第二累计值和设定值N4实施通常的调整。另外，也能够列举处理模块10A中，在进行第一成膜处理期间发生任何的异常，在处理模块10A中处理的基板W没被输送到处理模块10B的情况。在该情况下，处理模块10B的连续处理个数比处理模块10A的连续处理个数少。其结果，当实施处理模块10A的调整时，处理模块10B的连续处理个数少于500个。例如在实施处理模块10A的调整时的处理模块10B的连续处理个数为475个的情况下，因为连续处理个数比设定值N2少，所以控制部70使处理模块10B不实施关联调整。但是，在直到下次实施处理模块10A的调整的期间，处理模块10B的连续处理个数累计在此期间处理的基板W的个数(例如500个)，比设定值N2多(例如975个)。因此，当接着实施处理模块10A的调整时，控制部70使处理模块10B实施关联调整。
在此，对优选使上述的设定值N2与从处理模块10B的设定值N4减去处理模块10A的设定值N1的个数相等的理由进行说明。
控制部70判定不进行处理模块10B的调整(以下称为第一次调整。)时，在直到进行处理模块10A的下一次调整(以下称为第二次调整。)的期间，需要使处理模块10B的连续处理个数不超过处理模块10B的设定值N4。在实施处理模块10A的调整之前，超过处理模块10B的设定值N4时，则与处理模块10A的调整独立地实施处理模块10B的通常的调整。在处理模块10B的调整的期间，不能在处理模块10B处理在处理模块10A处理过的基板，因此处理模块10A也出于等待状态，使生产率降低。
控制部70判定为不进行处理模块10B的调整的时刻的处理模块10B的连续处理个数，当然比设定值N2少。在此，将在该时刻的连续处理个数用记号nB1表示时，连续处理个数n B1和设定值N2的关系，由下述的式(1)表示。
n B1＜N2...(1)
另外，从该时刻到进行第二次调整的期间，处理模块10B处理的基板W的个数在处理模块10A的设定值N1以下。在此，将进行第二次调整的时刻的处理模块10B的连续处理个数用记号nB2表示。根据设定值N1和连续处理个数nB1、nB2的关系，能够获得下述的式(2)。
nB2≤nB1+N1
nB1≥nB2-N1...(2)
根据式(1)、(2)，能够获得下述的式(3)。
nB2-N1≤nB1＜N2...(3)
在此，设定值N2假定为与从处理模块10B的设定值N4减去处理模块10A的设定值N1的个数相等。设定值N2和设定值N1、N4和的关系，由下述的式(4)表示。
N2＝N4-N1...(4)
当将式(4)代入式(3)时，能够获得下述的式(5)。
nB2-N1≤nB1＜N4-N1
nB2≤nB1+N1＜N4...(5)
如根据式(5)理解那样，当使设定值N2与从处理模块10B的设定值N4减去处理模块10A的设定值N1的个数相等时，能够使连续处理个数nB2比最大处理个数N4小。当连续处理个数nB2在设定值N2以上时，控制部70判定为进行处理模块10B的调整。另外，当连续处理个数nB2小于设定值N2时，控制部70再次判定为不进行处理模块10B的调整。在该情况下，根据与参照式(1)至(5)的上述的说明相同的理由，在进行处理模块10A的第三次调整的时刻的处理模块10B的连续处理个数比设定值N4小。
这样，通过使设定值N2与从处理模块10B的设定值N4减去处理模块10A的设定值N1的个数相等，能够防止处理模块10B的连续处理个数超过处理模块10B的设定值N4。由此，当在处理模块10B中实施调整时，处理模块10A的调整不被实施，能够提高基板处理装置1中的生产率。
此外，参照式(1)至(5)的上述的说明，也适合于代替设定值N1而使用比设定值N1少的任意的个数的情况。所以，上述的说明，对于处理模块10A的连续处理个数比处理模块10A的设定值N1小的情况也适合。
接着，对本实施方式的基板处理装置1和调整方法的效果进行说明。本实施方式涉及的基板处理装置1具备：分别对基板W进行规定的处理的处理模块10A、10B、10C、10D；和控制处理模块10A、10B、10C、10D的动作的控制部70。处理模块10A、10B组合对基板W实施一系列的工序。处理模块10C、10D组合对基板W实施一系列的工序。但是，在处理模块10B中进行调整的期间，在处理模块10A中，不能对处理模块10B输送基板W，因此不能对下一个基板W进行第一成膜处理。所以，假如如果形成一系列的工序的组的处理模块10A和处理模块10B的调整全无关系地实施，则处理模块10A的生产率，除了降低处理模块10A的调整需要的时间的部分之外，还会降低处理模块10B的调整需要的时间的部分。
因此，在本实施方式的关联调整中，当与处理模块10B形成一系列的工序的组的处理模块10A开始调整，而中断一系列的工序时，判定是否进行处理模块10B的调整。因此，根据本实施方式，能够使在处理模块10B中进行调整的期间与在处理模块10A中进行调整的期间相一致。即，在关联调整中，能够使处理模块10A和处理模块10B的调整的期间重合，因此，在处理模块10A中进行调整的期间，能够实施处理模块10B的调整。其结果，在处理模块10A中，直到第一累计值达到设定值N1为止，不会因处理模块10B的调整而中断，而能够连续进行基于连续工序的基板W的处理。由此，能够提高处理模块10A和10B的生产率。这样，根据本实施方式，通过提高处理模块10A和10B的生产率，能够提高基板处理装置1的生产率。
另外，在本实施方式中，是否进行处理模块10B的调整的判定，使用第二累计值来进行，该第二累计值，伴随处理模块10B中的基板W的处理进行累计且通过进行处理模块10B的调整而成为0。具体而言，当上述的第二累计值为预先决定的设定值N2以上时进行处理模块10B的调整。所以，当处理模块10B的处理个数较少，处理室30内为不需要调整的清洁的状态时，不实施关联调整。由此，能够抑制比较昂贵的清洁气体的使用量。
另外，在本实施方式中，上述的第二累计值是在处理模块10B中被处理过的基板W的个数的累计值，是否进行处理模块10B的调整的判定使用第二累计值和设定值N2来进行。在此，优选：设定值N2与从设定值N4减去设定值N1的值相等，该设定值N4为在处理模块10B中不进行调整而进行处理的基板W的个数，设定值N1为在处理模块10A中不进行调整而进行处理的基板W的个数。由此，采用本实施方式，根据参照式(1)至(5)说明的理由，能够防止在处理模块10B中不调进行整而进行处理的基板W的个数(连续处理个数)超过处理模块10B的设定值N4(即，在处理模块10B独立实施通常的调整)。
另外，在本实施方式中，作为处理模块10A的调整所需要的时间的第一调整时间Pc1比处理模块10B的调整所需要的时间的第二调整时间Pc2长。因此，根据本实施方式，通过在处理模块10A中进行调整的期间实施处理模块10B的调整，能够在直到处理模块10A的调整完成的期间，完成处理模块10B的调整。由此，根据本实施方式，能够使仅由处理模块10B的调整引起的等待时间实质上为0。
另外，在本实施方式中，处理模块10B的调整至少从处理模块10A的调整开始的时刻起，在第三累计值超过了设定值N3的时刻以后实施。通过将设定值N3设定为与从第一调整时间Pc1减去第二调整时间Pc2的时间相同、或者比其短、或者比其长，能够使处理模块10B的调整与处理模块10A的调整的结束大致同时、或者在其前后的所望的时刻结束。这样，根据本实施方式，能够使上述的处理模块10B的调整引起的生产率的降低为0。另外，优选：能够使处理模块10A的调整完成的定时和处理模块10B的关联调整完成的定时相一致。所以，能够使处理模块10A和10B无停滞地过渡到下一次进行的第一成膜处理和第二成膜处理，能够防止生产率的降低。
此外，关于上述的处理模块10A、10B的说明，也适用于处理模块10C、10D。
另外，在本实施方式中，处理模块10C、10D中的一系列的工序与处理模块10A、10B中的一系列的工序相同。因此，根据本实施方式，在进行处理模块10A、10B的调整的期间，能够通过处理模块10C、10D对基板W进行一系列的工序。由此，根据本实施方式，能够提高基板处理装置1的生产率。
接着，与比较例的调整方法进行比较，对本实施方式的调整方法的效果进一步详细说明。图8是模式的表示比较例中的处理模块10A、10B的处理的流程的说明图。在图8中，(a)表示处理模块10A的处理的流程。在图8中，(b)表示处理模块10B的处理的流程。符号91a、91b1、91b2表示在处理模块10A中进行第一成膜处理的期间。符号92a、92b表示进行处理模块10A的调整的期间。符号93a1、93a2、93b1表示在处理模块10B中进行第二成膜处理的期间。符号94a表示进行处理模块10B的调整的期间。在图8中，没有进行第一和第二成膜处理以及调整的期间，是处理模块10A或者处理模块10B呈等待状态(待机状态)的期间。
在比较例中，当处理模块10A的连续处理个数达到处理模块10A的设定值N1(例如500个)时，进行处理模块10A的调整。另外，处理模块10B的调整仅仅当处理模块10B的连续处理个数达到处理模块10B的设定值N4(例如1000个)时进行(通常的调整)。
当在处理模块10A的连续处理个数达到设定值N1的时刻，处理模块10B的连续处理个数在设定值N4以下(例如975个)时，如图8所示，在处理模块10A中开始调整(符号92a)，在处理模块10B中，第二成膜处理(符号93a1)停止。在处理模块10A调整的期间，处理模块10B为等待状态。在处理模块10A的调整完成之后，在处理模块10A中开始下一个循环的第一成膜处理(符号91b1)，在处理模块10B中再次开始第二成膜处理(符号93a2)。
接着，在处理模块10B的连续处理个数达到设定值N4的时刻，即使在处理模块10A的连续处理个数在设定值N1以下(例如25个)的情况下，在处理模块10A中也停止第一成膜处理(符号91b1)，在处理模块10B开始调整(符号94a)。在处理模块10B进行调整的期间，处理模块10A呈等待状态。在处理模块10B的调整完成之后，在处理模块10A再次开始第一成膜处理(符号91b2)，在处理模块10B中开始下一个循环的第二成膜处理(符号93b1)。接着，在处理模块10A的连续处理个数达到设定值N1的时刻，当处理模块10B的连续处理个数在设定值N4以下(例如475个)时，在处理模块10A中开始调整(符号92b)，在处理模块10B中使第二成膜处理(符号93b1)停止。
这样，在比较例的调整方法中，不能使处理模块10B的调整的期间与处理模块10A的调整的期间相一致。因此，在比较例的调整方法中，在处理模块10A调整期间，处理模块10B为等待状态，在处理模块10B进行调整的期间，处理模块10A呈等待状态。其结果，使生产率降低。
相对于此，在本实施方式中，如参照图6说明的那样，在处理模块10A进行调整的期间，也实施处理模块10B的调整。其结果，根据本实施方式，与比较例的调整方法相比，能够提高处理模块10A和处理模块10B的生产率。
此外，本发明并不限定于上述实施方式，能够进行各种变更。例如，在实施方式中，对基板处理装置1具有4个处理模块10的情况进行了说明，但处理模块10的数量可以为2个以上。另外，对于基板W的一系列的工序，也可以组合3个以上的处理模块10来进行。另外，处理模块10C、10D中的一系列的工序也可以与处理模块10A、10B中的一系列的工序不同。
另外，在实施方式中，说明了对于基板W的一系列的工序按处理模块10A、10B的顺序进行的情况，但对于基板W的一系列的工序也可以按处理模块10B、10A的顺序来进行。另外，对于基板W的一系列的工序也可以包含成膜处理以外的处理。
另外，本发明并不限于图1所示的结构的基板处理装置1，能够适用于各种结构的基板处理装置。另外，作为在基板处理装置1中成为处理对象的基板W并不限于半导体器件制造用的基板，例如也可以为平板显示器制造用的玻璃基板、太阳能电池面板制造用的基板等。

Claims (13)

1.一种调整方法，在具备对基板进行规定处理的多个处理室的基板处理装置中对所述处理室的内部进行调整，该调整方法的特征在于，包括：
所述多个处理室包括相互组合而对基板实施一系列的工序的第一处理室和第二处理室，
在所述第一处理室中，在与基板的处理相关联而设定的第一累计值达到设定值N1时，实施调整，
当由于所述第一处理室的调整的开始而中断所述一系列的工序时，所述第二处理室成为待机状态，并且以至少在所述第二处理室中与基板的处理相关联而设定的第二累计值为设定值N2以上作为条件，在所述第二处理室中开始第三累计值的计数，当该第三累计值超过设定值N3时，实施所述第二处理室的调整。
2.如权利要求1所述的调整方法，其特征在于：
所述一系列的工序包括：在所述第一处理室中，对基板进行规定的处理的工序；和在所述第二处理室中，对在所述第一处理室中已进行过规定的处理的基板进行与所述第一处理室不同的处理的工序，
所述第一累计值是伴随所述第一处理室中的基板的处理进行累计并且通过进行所述第一处理室的调整而成为0的值，
所述第二累计值是伴随所述第二处理室中的基板的处理进行累计并且通过进行所述第二处理室的调整而成为0的值，
所述第二处理室设定为，当所述第二累计值达到设定值N4时，与所述第一处理室独立地实施调整，并且所述设定值N4是比所述设定值N1大的值。
3.如权利要求2所述的调整方法，其特征在于：
所述第一累计值是在所述第一处理室中在上一次的调整结束后已进行过处理的基板的累计个数，
所述第二累计值是在所述第二处理室中在上一次的调整结束后已进行过处理的基板的累计个数。
4.如权利要求3所述的调整方法，其特征在于：
所述设定值N2与从所述设定值N4减去所述设定值N1所得的值相等。
5.如权利要求1至4中任一项所述的调整方法，其特征在于：
所述第三累计值是所述第二处理室处于待机状态所经过的时间。
6.如权利要求1至4中任一项所述的调整方法，其特征在于：
所述第一处理室的调整所需要的时间比所述第二处理室的调整所需要的时间长。
7.如权利要求6所述的调整方法，其特征在于：
所述设定值N3与从所述第一处理室的调整所需要的时间减去所述第二处理室的调整所需要的时间所得的时间相同或比其短。
8.如权利要求6所述的调整方法，其特征在于：
所述设定值N3仅比从所述第一处理室的调整所需要的时间减去所述第二处理室的调整所需要的时间所得的时间长出在所述第一处理室中对一个基板进行规定处理所需要的时间的量。
9.如权利要求1至4中任一项所述的调整方法，其特征在于：
在开始所述第三累计值的计数之前，至少将所述第二累计值与所述设定值N2进行比较，判定是否进行所述第二处理室的调整。
10.如权利要求1至4中任一项所述的调整方法，其特征在于：
根据所述第三累计值是否超过设定值N3，判定是否进行所述第二处理室的调整。
11.如权利要求1至4中任一项所述的调整方法，其特征在于：
所述调整是包括除去所述处理室内的附着物的清洁处理和在所述处理室内堆积薄膜的预敷处理中的至少任一个的处理。
12.一种基板处理装置，其包括：
对基板进行规定处理的多个处理室；和
控制所述多个处理室中的动作的控制部，
所述基板处理装置周期地对处理室的内部进行调整，
该基板处理装置的特征在于：
所述多个处理室包括相互组合而对基板进行一系列的工序的第一处理室和第二处理室，
所述控制部，以如下方式进行控制：
在所述第一处理室中，当与基板的处理相关联而设定的第一累计值达到设定值N1时实施调整，当由于所述第一处理室的调整的开始而中断所述一系列的工序时，使所述第二处理室成为待机状态，并且以至少在所述第二处理室中与基板的处理相关联而设定的第二累计值为设定值N2以上作为条件，在所述第二处理室中开始第三累计值的计数，当该第三累计值超过设定值N3时实施所述第二处理室的调整。
13.如权利要求12所述的基板处理装置，其特征在于：
所述多个处理室还包括相互组合而对基板进行一系列的工序的第三处理室和第四处理室，在所述第三处理室和第四处理室中，通过进行与所述第一处理室和第二处理室相同的控制实施调整。
CN201210091863.5A 2011-03-31 2012-03-30 调整方法和基板处理装置 Active CN102732850B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-080074 2011-03-31
JP2011080074A JP5695956B2 (ja) 2011-03-31 2011-03-31 コンディショニング方法、コンピュータ読み取り可能な記憶媒体及び基板処理装置

Publications (2)

Publication Number Publication Date
CN102732850A true CN102732850A (zh) 2012-10-17
CN102732850B CN102732850B (zh) 2014-11-05

Family

ID=46927596

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210091863.5A Active CN102732850B (zh) 2011-03-31 2012-03-30 调整方法和基板处理装置

Country Status (5)

Country Link
US (1) US8980366B2 (zh)
JP (1) JP5695956B2 (zh)
KR (1) KR101414427B1 (zh)
CN (1) CN102732850B (zh)
TW (1) TWI573213B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103074598A (zh) * 2012-12-29 2013-05-01 光达光电设备科技（嘉兴）有限公司 化学气相沉积设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6105436B2 (ja) * 2013-08-09 2017-03-29 東京エレクトロン株式会社 基板処理システム
JP6877200B2 (ja) * 2017-03-15 2021-05-26 東京エレクトロン株式会社 基板処理装置の制御装置及び基板処理表示方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5943230A (en) * 1996-12-19 1999-08-24 Applied Materials, Inc. Computer-implemented inter-chamber synchronization in a multiple chamber substrate processing system
CN100398694C (zh) * 2002-03-25 2008-07-02 爱发科股份有限公司 光学薄膜厚度控制方法及装置，绝缘多层薄膜及制造装置
CN101365822A (zh) * 2006-07-31 2009-02-11 东京毅力科创株式会社 基板处理装置、程序、存储介质和决定是否需要调节的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3613181B2 (ja) * 2001-01-22 2005-01-26 松下電器産業株式会社 マルチチャンバ装置における生産管理方法
JP2003045766A (ja) * 2001-08-02 2003-02-14 Hitachi Kokusai Electric Inc 半導体製造装置及び半導体製造装置の保守判断方法
JP4076762B2 (ja) * 2001-11-29 2008-04-16 東京エレクトロン株式会社 半導体ウエハ処理装置
JP2003221671A (ja) 2002-01-30 2003-08-08 Tokyo Electron Ltd ガス処理方法
KR101001309B1 (ko) 2008-11-16 2010-12-14 세메스 주식회사 공정챔버 클리닝 시스템 및 공정챔버 클리닝 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5943230A (en) * 1996-12-19 1999-08-24 Applied Materials, Inc. Computer-implemented inter-chamber synchronization in a multiple chamber substrate processing system
CN100398694C (zh) * 2002-03-25 2008-07-02 爱发科股份有限公司 光学薄膜厚度控制方法及装置，绝缘多层薄膜及制造装置
CN101365822A (zh) * 2006-07-31 2009-02-11 东京毅力科创株式会社 基板处理装置、程序、存储介质和决定是否需要调节的方法
KR20090038444A (ko) * 2006-07-31 2009-04-20 도쿄엘렉트론가부시키가이샤 기판 처리 장치, 프로그램, 기억 매체 및 컨디셔닝 필요여부 결정 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103074598A (zh) * 2012-12-29 2013-05-01 光达光电设备科技（嘉兴）有限公司 化学气相沉积设备

Also Published As

Publication number Publication date
US20120251704A1 (en) 2012-10-04
US8980366B2 (en) 2015-03-17
JP2012216630A (ja) 2012-11-08
JP5695956B2 (ja) 2015-04-08
CN102732850B (zh) 2014-11-05
KR20120112251A (ko) 2012-10-11
KR101414427B1 (ko) 2014-07-01
TWI573213B (zh) 2017-03-01
TW201301424A (zh) 2013-01-01

Similar Documents

Publication Publication Date Title
TWI608560B (zh) Substrate processing apparatus, manufacturing method of semiconductor apparatus, program, and recording medium
JP6105436B2 (ja) 基板処理システム
CN103173739B (zh) 基板处理装置、程序、存储介质和决定是否需要调节的方法
JP6026801B2 (ja) 基板処理装置、基板搬送方法及び半導体装置の製造方法
CN106486393A (zh) 衬底处理装置及半导体器件的制造方法
CN107068585A (zh) 用于原子层沉积的动态前体投配
JP6600081B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
JP2012109333A (ja) 基板処理装置
CN102732850A (zh) 调整方法和基板处理装置
JP2003209058A (ja) 半導体製造装置
JP6844263B2 (ja) 基板処理装置
JP6169365B2 (ja) 半導体装置の製造方法及び基板処理装置
CN100533656C (zh) 成膜装置及其使用方法
WO2019064384A1 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
WO2018179353A1 (ja) 基板処理装置およびその表示方法
JP2008288282A (ja) 基板処理装置
JPH02125421A (ja) 熱処理装置
US20230187243A1 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium
US20210134683A1 (en) Method of Manufacturing Semiconductor Device, Non-transitory Computer-readable Recording Medium and Substrate Processing Apparatus
TWI775142B (zh) 基板處理裝置，半導體裝置的製造方法及程式
JP2023135420A (ja) 基板処理装置及び基板処理方法
JP2005123308A (ja) 基板処理装置
JP2005259931A (ja) 基板処理装置
JP2004152961A (ja) 搬送制御システム及び搬送制御方法並びに搬送制御プログラム
JP2006332700A (ja) 半導体製造装置、半導体製造システム及び基板処理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant