CN107204337A - 半导体存储装置及其制造方法 - Google Patents

半导体存储装置及其制造方法 Download PDF

Info

Publication number
CN107204337A
CN107204337A CN201710017835.1A CN201710017835A CN107204337A CN 107204337 A CN107204337 A CN 107204337A CN 201710017835 A CN201710017835 A CN 201710017835A CN 107204337 A CN107204337 A CN 107204337A
Authority
CN
China
Prior art keywords
film
laminate
semiconductor
semiconductor storage
conducting film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710017835.1A
Other languages
English (en)
Other versions
CN107204337B (zh
Inventor
荒井史隆
加藤竜也
永嶋贤史
関根克行
渡边优太
菊谷圭介
村越笃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN107204337A publication Critical patent/CN107204337A/zh
Application granted granted Critical
Publication of CN107204337B publication Critical patent/CN107204337B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region

Abstract

本发明涉及一种半导体存储装置及其制造方法。该半导体存储装置具备：半导体衬底；第1绝缘膜，设置在半导体衬底上；第1导电膜，设置在第1绝缘膜上的第1区域；第2导电膜，设置在第1绝缘膜上的第2区域；第1积层体，设置在第1导电膜上；第2积层体，设置在第2导电膜及其周边的区域上；第1半导体支柱；2根导电体支柱；及设置在第1半导体支柱与电极膜之间电荷累积部件。在第1积层体，沿着从半导体衬底朝向第1绝缘膜的第1方向交替地积层有第2绝缘膜及电极膜。在第2积层体，沿着第1方向交替地积层有第3绝缘膜及第1膜。第1、2半导体支柱分别在第1、2积层体内沿第1方向延伸，且下端分别与第1导电膜或与半导体衬底连接。

Description

半导体存储装置及其制造方法
相关申请
本申请享有以美国临时专利申请62/310,224号(申请日：2016年3月18日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
实施方式涉及一种半导体存储装置及其制造方法。
背景技术
提出有一种积层型半导体存储装置，该积层型半导体存储装置包含：积层体，包含交替地积层的导电膜与绝缘膜；半导体支柱，贯通该积层体内；及晶体管，配置在积层体的周边部。在积层型半导体存储装置中，期望削减制造步骤。
发明内容
本发明的实施方式提供一种能够削减制造步骤的半导体存储装置及其制造方法。
实施方式的半导体存储装置包括：半导体衬底；第1绝缘膜，设置在所述半导体衬底上；第1导电膜，设置在所述第1绝缘膜上的第1区域；第2导电膜，设置在所述第1绝缘膜上的第2区域；第1积层体，设置在所述第1导电膜上；第2积层体，设置在所述第2导电膜及其周边的区域上；第1半导体支柱；2根导电体支柱；及电荷累积部件。在所述第1积层体，沿着从所述半导体衬底朝向所述第1绝缘膜的第1方向交替地积层着第2绝缘膜及电极膜。在所述第2积层体，沿着所述第1方向交替地积层着第3绝缘膜及第1膜。所述第1半导体支柱在所述第1积层体内沿所述第1方向延伸，且下端与所述第1导电膜连接。所述2根导电体支柱在所述第2积层体内沿所述第1方向延伸，与所述第2导电膜隔开，夹隔所述第2导电膜，且下端与所述半导体衬底连接。所述电荷累积部件设置在所述第1半导体支柱与所述电极膜之间。
附图说明
图1是例示实施方式的半导体存储装置的立体图。
图2是图1所示的B1-B2线上的示意性剖视图。
图3是图2所示的C1-C2线上的示意性剖视图。
图4是例示实施方式的半导体存储装置的一部分的剖视图。
图5A、5B、5C～图21是例示实施方式的半导体存储装置的制造方法的剖视图。
具体实施方式
以下，一边参照附图，一边对本发明的实施方式进行说明。
图1是例示实施方式的半导体存储装置的立体图。
如图1所示，在实施方式的半导体存储装置1，设置着多根硅支柱SP(支柱)。多根硅支柱SP沿第1方向延伸。将第1方向设为Z方向。将相对于Z方向垂直的1个方向设为X方向(第2方向)。将相对于Z方向与X方向垂直的方向设为Y方向(第3方向)。
例如，在半导体存储装置1，设置着硅衬底10，且在硅衬底10之上，设置着多根硅支柱SP。
在本案说明书中，第2要素设置在第1要素之上的状态包含第2要素与第1要素物理性地相接的状态、及在第2要素与第1要素之间设置着第3要素的状态。
在半导体存储装置1的例子中，设置着硅衬底10，且在硅衬底10上设置着绝缘膜11。在绝缘膜11上设置着源极线SL。
在源极线SL上，设置着沿Z方向延伸的硅支柱SP。硅支柱SP与源极线SL电连接。在硅支柱SP的周围，设置着积层体32。积层体32包含交替排列的电极膜13与绝缘膜33。在积层体32与源极线SL之间，设置着绝缘膜17及绝缘部件18。
在硅支柱SP与积层体32之间，设置着隧道绝缘膜31。在隧道绝缘膜31与电极膜13之间，设置着浮栅电极膜FG。浮栅电极膜FG在X方向上与硅支柱SP隔开而设置。在浮栅电极膜FG与电极膜13之间，设置着阻挡绝缘膜50。将包含隧道绝缘膜31、浮栅电极膜FG及阻挡绝缘膜50的积层膜称为存储膜30。
在硅支柱SP上，设置着位线BL。位线BL沿X方向延伸。在硅支柱SP与位线BL之间，设置着沿Z方向延伸的接触器28。
将积层体32下部的电极膜13称为源极侧选择栅极电极SGS。源极侧选择栅极电极SGS沿Y方向延伸。将积层体32上部的电极膜13称为漏极侧选择栅极电极SGD。漏极侧选择栅极电极SGD沿Y方向延伸。将漏极侧选择栅极电极SGD与源极侧选择栅极电极SGS之间的电极膜13称为字线WL。字线WL沿Y方向延伸。流至硅支柱SP的电流根据对字线WL施加的电压而变化。
在源极线SL上的未配置硅支柱SP的部分，设置着沿Z方向延伸的接触器39。在接触器39上设置着沿Y方向延伸的配线L4。
图2是图1所示的B1-B2线上的示意性剖视图。
图3是图2所示的C1-C2线上的示意性剖视图。
如图2及图3所示，在积层体32的Y方向侧，设置着积层体35。积层体35与积层体32隔开。在积层体35，交替地积层着例如包含硅氧化物的绝缘膜33与例如包含硅氮化物的填充膜34，且未设置电极膜13。积层体32的绝缘膜33与积层体35的绝缘膜33是将相同的膜分断而成的，其膜厚及平均组成相互相等。
在积层体35，设置着导电柱CP。导电柱的XY平面上的形状例如为椭圆。导电柱CP的沿着X方向的最大宽度与导电柱CP的沿着Y方向的最大宽度不同。
硅支柱SP的XY平面上的形状例如为椭圆。硅支柱SP的沿着X方向的最大宽度与硅支柱SP的沿着Y方向的最大宽度不同。浮栅电极膜FG的XY平面上的形状为无半圆的中心部分的大致弧形。在沿Y方向排列的2根硅支柱SP之间，设置着绝缘部件81。绝缘部件81设置在源极线SL上且沿Z方向延伸。绝缘部件81从Y方向观察时与硅支柱SP重合。在源极线SL上，设置着在X方向上与硅支柱SP隔开且沿着YZ平面扩展的绝缘部件73。
绝缘部件81设置着多个，例如为绝缘部件81a与绝缘部件81b。绝缘部件81b在Y方向上与绝缘部件81a隔开且沿Z方向延伸。在绝缘部件81a与绝缘部件81b之间，设置着沿Z方向延伸的绝缘部件86。
如图3所示，积层体32中的积层体35侧的端部的形状为在每一电极膜13形成有台阶的阶梯状。在Z方向相互隔开的多个电极膜13的Y方向的端部E的位置互不相同。多个电极膜13的各者的沿着Y方向的长度互不相同。
在源极侧选择栅极电极SGS的端部E上设置着接触器37。接触器37沿Z方向延伸。在接触器37上设置着配线L1。配线L1沿Y方向延伸。
在漏极侧选择栅极电极SGD的端部E上设置着接触器27。接触器27沿Z方向延伸。在接触器27上设置着配线L3。配线L3沿Y方向延伸。
Z方向上的位置相互相同的多条字线WL在端部E被捆扎为1个。在捆扎为1个的字线WL的端部E上设置着接触器38。接触器38沿Z方向延伸。在接触器38上设置着配线L2。配线L2沿Y方向延伸。在绝缘膜17上，设置着层间绝缘膜36。
另一方面，积层体35中的积层体32侧的端部的形状并非阶梯状，而成为大致垂直的侧面。
在积层体35内，导电柱CP沿Z方向延伸。在导电柱CP与积层体32之间，设置着绝缘部件92。导电柱CP与硅衬底10电连接。绝缘部件92的沿着X方向的长度大于导电柱CP的沿着X方向的长度。绝缘部件92的组成与绝缘部件81的组成相同，例如为硅氧化物。绝缘部件73的沿着X方向的长度长于绝缘部件81的沿着X方向的长度。
在导电柱CP上设置着接触器88。接触器88沿Z方向延伸。在接触器88上设置着配线L5。
导电柱CP例如设置着2根。将2根导电柱CP中的一根称为源极电极S，将另一根称为漏极电极D。在积层体35与硅衬底10之间，在源极电极S与漏极电极D之间，设置着栅极电极G。2根导电柱CP与栅极电极G隔开。
栅极电极G与存储区域中的源极线SL为同层。也就是说，衬底10与栅极电极G的距离和衬底10与源极线SL的距离相等。另外，栅极电极G的膜厚、膜构成及平均组成与源极线SL的膜厚、膜构成及平均组成大致相同。源极线SL与栅极电极G例如为依序积层有硅层、钨层及硅层的3层膜。栅极电极G与源极线SL分断。在栅极电极G与硅衬底10之间，延伸有绝缘膜11。通过栅极电极G、硅衬底10、源极电极S及漏极电极D形成晶体管Tr。位于栅极电极G与硅衬底10之间的绝缘膜11成为晶体管Tr的栅极绝缘膜。经由源极电极S(导电柱CP的1根)及漏极电极D(导电柱CP的另1根)流至硅衬底10的电流根据对栅极电极G施加的电位而变化。从源极电极S与硅衬底10的连接点到漏极电极D与硅衬底10的连接点的硅衬底10的电阻根据对栅极电极G施加的电位而变化。
也可在硅衬底10的上层部分以包围与源极电极S的连接点、与漏极电极D的连接点、及栅极电极G的正下方区域的方式，设置STI(Shallow Trench Isolation：浅沟槽隔离)91。
图4是例示实施方式的半导体存储装置的一部分的剖视图。
如图4所示，在图1的部分PA，于在X方向上相邻的2根硅支柱SP之间，介置有电极膜13。在电极膜13，设置着导电部件24及障壁金属膜23。障壁金属膜23设置在导电部件24的上表面上、下表面上、及朝向硅支柱SP的侧面上。在电极膜13与隧道绝缘膜31之间设置着浮栅电极膜FG。在浮栅电极膜FG与电极膜13之间、及浮栅电极膜FG与绝缘膜33之间，设置着阻挡绝缘膜51。
在阻挡绝缘膜51与导电部件24之间、及导电部件24与绝缘膜33之间，设置着阻挡绝缘膜52。在阻挡绝缘膜52与导电部件24之间、及导电部件24与绝缘膜52之间，设置着阻挡绝缘膜53。阻挡绝缘膜52及53设置在浮栅电极膜FG与电极膜13之间、及绝缘部件81与电极膜13之间，但未设置在绝缘部件86与电极膜13之间。
将包含阻挡绝缘膜51、阻挡绝缘膜52及阻挡绝缘膜53的积层膜称为阻挡绝缘膜50。字线WL包含障壁金属膜23及导电部件24。
以下，表示各部的材料的一例。
硅衬底10例如由包含硅(Si)的半导体材料形成。绝缘膜33例如由硅氧化物(SiO2)形成。配线L1～配线L6、位线BL、字线WL、源极电极S、漏极电极D例如由钨(W)形成。隧道绝缘膜31例如由硅氧化物形成。
对本实施方式的半导体存储装置的制造方法的例子进行说明。
图5A至图19是例示本实施方式的半导体存储装置的制造方法的剖视图。
首先，如图5A所示，在硅衬底10的上层部分选择性地形成STI91。接着，在硅衬底10上，例如堆积氧化硅膜而形成绝缘膜11。硅衬底10包含周边区域Rs与存储区域Rm。在绝缘膜11上堆积导电材料而形成导电层12。
接着，如图5B所示，例如，实施干式蚀刻，对导电层12选择性地进行去除。由此，在存储区域Rm形成源极线SL，且在周边区域Rs的一部分形成栅极电极G(在图5B中未图示)。将源极线SL与栅极电极G之间利用绝缘材料填埋后，进行平坦化。
接着，如图5C所示，在绝缘膜11的上表面上、源极线SL的上表面上及栅极电极G的上表面上堆积绝缘材料而形成绝缘部件18。在绝缘部件18之上形成绝缘膜17。
接着，如图6所示，在绝缘膜17上，例如通过CVD(Chemical Vapor Deposition：化学气相沉积)法积层绝缘膜33及填充膜34而形成积层体35。绝缘膜33例如包含硅氧化物。填充膜34例如包含硅氮化物。
接着，如图7所示，在积层体35上，例如通过以TEOS(Tetra Ethyl OrthoSilicate：Si(OC2H5)4)为原料的CVD法堆积硅氧化物(SiO2)而形成掩模41。在掩模41上，形成图案膜45。图案膜45为例如包含碳(C)的膜。在图案膜45上形成抗反射膜ARC(AntiReflective Coating，抗反射涂层)46。在抗反射膜46上形成抗蚀剂膜47。
然后，对抗蚀剂膜47进行曝光及显影而形成抗蚀剂图案47a。抗蚀剂图案47a沿Y方向延伸。实施蚀刻而形成抗反射膜46a及图案膜45a。抗反射膜46a及图案膜45a沿Y方向延伸。
接着，如图8所示，将掩模41图案化而形成掩模41a。
图9是图8所示的F1-F2线上的示意性剖视图。
如图9所示，在掩模41a设置着开口部64～67。开口部64沿X方向延伸。开口部65及开口部66沿Y方向延伸。开口部65及开口部66未沿Y方向延伸到开口部67的位置。开口部67的XY平面上的形状例如为圆形。
接着，如图10及图11所示，将图8及图9所示的掩模41a作为掩模，例如实施湿式蚀刻而在Z方向上贯穿积层体35及绝缘膜17。由此，在存储区域Rm形成贯穿积层体35并到达至源极线SL的存储单元沟槽MT、狭缝ST、横向狭缝STh，且在周边区域Rs形成贯穿积层体35并到达至硅衬底10的2个孔68。存储单元沟槽MT、狭缝ST、横向狭缝STh及2个孔68同时形成。利用开口部64形成横向狭缝STh。利用开口部65形成存储单元沟槽MT。利用开口部66形成狭缝ST。利用开口部67形成孔68。
接着，如图12及图13所示，例如通过涂布法使硅氧化物等绝缘材料堆积。由此，在存储单元沟槽MT内形成绝缘部件81，在狭缝ST内形成绝缘部件73，在横向狭缝SHh内形成绝缘部件99，在2个孔68内形成绝缘部件92。
接着，形成在Z方向上贯穿绝缘部件81的存储孔MH。通过存储孔MH，将绝缘部件81在Y方向上分断。
接着，如图14所示，经由存储孔MH，例如进行使用将硅氮化物溶解的药液即热磷酸(H3PO4)作为蚀刻剂的湿式蚀刻。由此，将填充膜34的存储孔MH侧的一部分去除，而在存储孔MH的侧面形成凹处44。
接着，如图15及图16所示，在存储孔MH的侧面上及凹处44的内表面上，例如堆积绝缘材料而形成阻挡绝缘膜51。在阻挡绝缘膜51的表面上，例如堆积多晶硅而形成浮栅电极膜FG。在存储孔MH的侧面上，例如堆积硅氧化物而形成隧道绝缘膜31。将存储孔MH内例如利用非晶硅埋入。实施退火处理使非晶硅结晶化而形成硅支柱SP。
如图17所示，在掩模41a上形成硬掩模72。在硬掩模72设置着开口部72a。硬掩模72的开口部72a配置在绝缘部件81之上。
如图18所示，将硬掩模72作为掩模，例如实施湿式蚀刻，而将绝缘膜33的一部分、填充膜34的一部分及绝缘部件81的一部分去除。由此，在硬掩模72的开口部之下形成贯通孔85。绝缘部件81通过贯通孔85而在Y方向上分断。
如图19所示，通过经由贯通孔85实施湿式蚀刻，而将与贯通孔85相连的填充膜34去除。在湿式蚀刻时，例如使用热磷酸。此时，蚀刻液被绝缘部件73及绝缘部件99阻挡，因此，滞留在存储区域Rm内，而不会进入至周边区域Rs内。其结果，在存储区域Rm内，在去除填充膜34后，形成空间。另一方面，在周边区域Rs内，填充膜34未被去除。
接着，经由贯通孔85，在空间的内表面上形成阻挡绝缘膜52。在阻挡绝缘膜52的表面上形成阻挡绝缘膜53。在阻挡绝缘膜53的表面上形成障壁金属膜23。在障壁金属膜23的表面上形成导电部件24。通过障壁金属膜23及导电部件24形成电极膜13。由此，在存储区域Rm，填充膜34置换为电极膜13，形成字线WL与绝缘膜33交替地积层而成的积层体32。另一方面，在周边区域Rs，仍然为积层体35。
接着，将贯通孔85内例如利用硅氧化物填埋而形成绝缘部件86。将积层体32上的硬掩模72去除。
如图20及图21所示，将积层体32的Y方向端部加工成阶梯状。此时，周边区域Rs的积层体35未被去除而残留。因此，在周边区域Rs与存储区域Rm之间不会产生较大的阶差。由此，无需用于消除阶差的多个步骤。积层体35中的积层体32侧的端部未加工成阶梯状，而设为大致垂直的侧面。
接着，通过堆积绝缘材料，而形成层间绝缘膜36。接着，对层间绝缘层36的上表面实施CMP(Chemical Mechanical Polishing，化学机械抛光)等平坦化处理。如所述般，在存储区域Rm形成着积层体32，且在周边区域Rs形成着积层体35，因此，在存储区域Rm与周边区域Rs之间不存在较大的阶差。因此，平坦化处理较容易。另外，以下，绝缘部件99作为层间绝缘膜36的一部分而进行说明。
接着，形成在Z方向上贯穿2个绝缘部件92的各者的内部并到达至硅衬底10的2个孔95。使绝缘部件92残留在孔95的周围。将2个孔95内分别利用导电材料填埋而形成到达至硅衬底10的2根导电柱CP。
如图1～图3所示，形成在Z方向上贯穿绝缘部件73并到达至源极线SL的接触孔39h。将接触孔39h内例如利用钨埋入而形成接触器39。在接触器39之上形成配线L4。在积层体32、配线L4及层间绝缘膜36上形成绝缘部件71。
形成在Z方向上贯穿绝缘部件71并到达至硅支柱SP的接触孔28h。将接触孔28h内例如利用钨埋入而形成接触器28。在接触器28之上形成沿X方向延伸的位线BL。
在漏极侧选择栅极电极SGD的端部E上，形成贯穿绝缘部件71并沿Z方向延伸至漏极侧选择栅极电极SGD的接触器27。在接触器27之上形成沿Y方向延伸的配线L3。同样地，形成接触器38、配线L2、接触器37及配线L1。
形成在Z方向上贯穿绝缘部件71并到达至导电柱CP的接触孔88h。将接触孔88h内例如利用钨埋入而形成接触器88。在接触器88之上形成沿X方向延伸的配线L5。
由此，形成半导体存储装置1。
在本实施方式中，在图6所示的步骤中，使包含硅氧化物的绝缘膜33及包含硅氮化物的填充膜34交替地堆积，而形成积层体35，且在图19所示的步骤中，只在存储区域Rm将填充膜34置换为电极膜13而形成积层体32。此时，在周边区域Rs，使积层体35残留。由此，消除周边区域Rs与存储区域Rm的阶差。其结果，层间绝缘膜36的上表面的平坦化变得容易。另外，无需用于消除阶差的多个步骤。其结果，能够削减制造步骤。
相对于此，如果从周边区域Rs去除积层体35，则在周边区域Rs与存储区域Rm的界面形成较大的阶差。其结果，层间绝缘膜36的平坦化变得困难。
另外，在周边区域Rs，未将绝缘性的填充膜34置换为电极膜13，因此，导电柱CP与电极膜13之间的耐受电压或短路不会成为问题。
进而，在本实施方式中，通过将导电层12分割，而同时形成源极线SL与晶体管Tr的栅极电极G。由此，在周边区域Rs保留积层体35的情况下，能够容易地形成栅极电极G。另外，无需用于制作晶体管Tr的栅极电极G的专用的步骤。由此，能够削减半导体存储装置的制造步骤。
进而，在本实施方式中，在图18所示的步骤中，形成孔状的贯通孔85，且在图19所示的步骤中，经由贯通孔85将填充膜34置换为电极膜13。由此，与形成沿Y方向延伸的线状的贯通孔的情况相比，可提高X方向的硅支柱SP的集成度。其结果，可提高半导体存储装置1中的存储单元的集成度。
根据实施方式，可提供一种能够削减制造步骤的半导体存储装置及其制造方法。
已对本发明的若干实施方式进行了说明，但这些实施方式是作为例子而提出，并不意图限定发明的范围。这些新颖的实施方式能以其他多种方式实施，可以在不脱离发明主旨的范围内进行各种省略、置换、变更。这些实施方式或其变化包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及其均等的范围内。

Claims (19)

1.一种半导体存储装置，其特征在于具备：
半导体衬底；
第1绝缘膜，设置在所述半导体衬底上；
第1导电膜，设置在所述第1绝缘膜上的第1区域；
第2导电膜，设置在所述第1绝缘膜上的第2区域；
第1积层体，设置在所述第1导电膜上，且沿着从所述半导体衬底朝向所述第1绝缘膜的第1方向交替地积层第2绝缘膜及电极膜而成；
第2积层体，设置在所述第2导电膜及其周围的区域上，且沿着所述第1方向交替地积层第3绝缘膜及第1膜而成；
第1半导体支柱，在所述第1积层体内沿所述第1方向延伸，且下端与所述第1导电膜连接；
2根导电体支柱，在所述第2积层体内沿所述第1方向延伸，与所述第2导电膜隔开，夹隔所述第2导电膜，且下端与所述半导体衬底连接；及
电荷累积部件，设置在所述第1半导体支柱与所述电极膜之间。
2.根据权利要求1所述的半导体存储装置，其特征在于所述半导体衬底与所述第1导电膜的距离和所述半导体衬底与所述第2导电膜的距离相等。
3.根据权利要求1所述的半导体存储装置，其特征在于所述第1导电膜的厚度与所述第2导电膜的厚度相等。
4.根据权利要求1所述的半导体存储装置，其特征在于所述第1导电膜的平均组成与所述第2导电膜的平均组成相等。
5.根据权利要求1所述的半导体存储装置，其特征在于所述第2绝缘膜的厚度与所述第3绝缘膜的厚度相等。
6.根据权利要求1所述的半导体存储装置，其特征在于所述第2绝缘膜的组成与所述第3绝缘膜的组成相等。
7.根据权利要求1所述的半导体存储装置，其特征在于还具备：
第2半导体支柱，在所述第1积层体内沿所述第1方向延伸，以所述第1半导体支柱为基准设置在相对于所述第1方向交叉的第2方向侧，且下端与所述第1导电膜连接；及
第1绝缘部件，设置在所述第1半导体支柱与所述第2半导体支柱之间，且贯穿所述第1积层体。
8.根据权利要求7所述的半导体存储装置，其特征在于还具备：
第2绝缘部件，贯穿所述第1积层体；及
第4绝缘膜，设置在所述电荷累积部件与所述电极膜之间、及所述第1绝缘部件与所述电极膜之间，且未设置在所述第2绝缘部件与所述电极膜之间。
9.根据权利要求1所述的半导体存储装置，其特征在于还具备第5绝缘膜，该第5绝缘膜设置在各所述导电体支柱的周围。
10.根据权利要求9所述的半导体存储装置，其特征在于还具备：
第2半导体支柱，在所述第1积层体内沿所述第1方向延伸，以所述第1半导体支柱为基准设置在相对于所述第1方向交叉的第2方向侧，且下端与所述第1导电膜连接；及
第1绝缘部件，设置在所述第1半导体支柱与所述第2半导体支柱之间，且贯穿所述第1积层体；且
所述第1绝缘部件的组成与所述第5绝缘膜的组成相等。
11.根据权利要求1所述的半导体存储装置，其特征在于所述第1膜为绝缘性。
12.根据权利要求1所述的半导体存储装置，其特征在于所述第1积层体中的所述第2积层体侧的端部的形状为在所述电极膜中的每一个形成有台阶的阶梯状，且
所述第2积层体中的所述第1积层体侧的端部的形状为大致垂直的侧面。
13.一种半导体存储装置的制造方法，其特征在于具备如下步骤：
在半导体衬底上形成第1绝缘膜；
在所述第1绝缘膜上形成导电膜；
将所述导电膜分割为第1导电膜与第2导电膜；
在所述第1导电膜上及所述第2导电膜上，通过使第2绝缘膜与第1膜交替地积层而形成积层体；
在所述积层体的第1部分，形成沿所述第2绝缘膜与所述第1膜积层的第1方向延伸且与所述第1导电膜连接的第1半导体支柱、及设置在所述第1半导体支柱与所述第1膜之间的电荷累积部件；
将所述积层体分割为所述第1部分与第2部分；
形成覆盖所述第1部分及所述第2部分的层间绝缘膜；
对所述层间绝缘膜的上表面实施平坦化处理；及
在所述第2部分形成2根导电体支柱，所述导电体支柱沿所述第1方向延伸，与所述第2导电膜隔开，夹隔所述第2导电膜，且与所述半导体衬底连接。
14.根据权利要求13所述的半导体存储装置的制造方法，其特征在于还具备对所述层间绝缘膜的上表面实施平坦化处理的步骤。
15.根据权利要求13所述的半导体存储装置的制造方法，其特征在于还具备如下步骤：
在所述第1部分形成第1贯通孔；
经由所述第1贯通孔，将所述第1膜中的配置在所述第1部分内的部分去除；及
经由所述第1贯通孔，在去除所述第1膜后的空间内形成电极膜。
16.根据权利要求15所述的半导体存储装置的制造方法，其特征在于在将所述第1膜中的配置在第1部分内的部分去除的步骤中，不将所述第1膜中的配置在所述第2部分内的部分去除。
17.根据权利要求15所述的半导体存储装置的制造方法，其特征在于还具备如下步骤，即，在形成所述电极膜的步骤之后，在所述第1贯通孔内埋入第1绝缘部件。
18.根据权利要求13所述的半导体存储装置的制造方法，其特征在于，
形成所述电荷累积部件的步骤包含如下步骤：
在所述第1部分，形成沿着从所述第1导电膜朝向所述第2导电膜的第2方向延伸的沟槽，并且在所述第2部分，形成到达至所述半导体衬底的2个孔；
通过使绝缘材料堆积，而在所述沟槽内埋入第2绝缘部件，并且在所述孔内埋入第3绝缘部件；
以将所述第2绝缘部件在所述第2方向上分断的方式形成第2贯通孔；
经由所述第2贯通孔使所述第1膜凹陷，由此在所述第2贯通孔的侧面形成凹处；
在所述凹处内形成所述电荷累积部件；及
在所述第2贯通孔内形成所述半导体支柱；且
形成所述导电体支柱的步骤包含如下步骤：
在所述第3绝缘部件形成第3贯通孔；及
在所述第3贯通孔内埋入导电性材料。
19.根据权利要求18所述的半导体存储装置的制造方法，其特征在于还具备如下步骤：
以将所述第2绝缘部件在所述第2方向上分断的方式形成第1贯通孔；
经由所述第1贯通孔，将所述第1膜中的配置在所述第1部分内的部分去除；及
经由所述第1贯通孔，在去除所述第1膜后的空间内形成电极膜。
CN201710017835.1A 2016-03-18 2017-01-11 半导体存储装置及其制造方法 Active CN107204337B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662310224P 2016-03-18 2016-03-18
US62/310,224 2016-03-18

Publications (2)

Publication Number Publication Date
CN107204337A true CN107204337A (zh) 2017-09-26
CN107204337B CN107204337B (zh) 2021-02-09

Family

ID=59856029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710017835.1A Active CN107204337B (zh) 2016-03-18 2017-01-11 半导体存储装置及其制造方法

Country Status (3)

Country Link
US (1) US9966381B2 (zh)
CN (1) CN107204337B (zh)
TW (1) TWI622131B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108598081A (zh) * 2018-04-25 2018-09-28 长江存储科技有限责任公司 三维存储器件及其制造方法
CN110277401A (zh) * 2018-03-14 2019-09-24 东芝存储器株式会社 半导体装置
CN110299363A (zh) * 2018-03-22 2019-10-01 东芝存储器株式会社 半导体存储装置
CN110854124A (zh) * 2018-08-21 2020-02-28 东芝存储器株式会社 半导体存储装置及其制造方法
CN110875298A (zh) * 2018-09-04 2020-03-10 东芝存储器株式会社 半导体装置
CN110880513A (zh) * 2018-09-06 2020-03-13 东芝存储器株式会社 半导体装置
CN111213238A (zh) * 2018-09-14 2020-05-29 东芝存储器株式会社 集成电路装置及集成电路装置的制造方法
CN111668226A (zh) * 2019-03-08 2020-09-15 东芝存储器株式会社 半导体存储装置
CN112310093A (zh) * 2019-08-02 2021-02-02 铠侠股份有限公司 半导体存储装置及半导体存储装置的制造方法
CN112510047A (zh) * 2019-09-13 2021-03-16 铠侠股份有限公司 半导体存储装置
CN113380810A (zh) * 2020-03-09 2021-09-10 铠侠股份有限公司 半导体存储装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI691050B (zh) 2018-07-31 2020-04-11 日商東芝記憶體股份有限公司 半導體記憶裝置
JP2020047754A (ja) * 2018-09-19 2020-03-26 東芝メモリ株式会社 半導体記憶装置
JP2020047819A (ja) 2018-09-20 2020-03-26 キオクシア株式会社 半導体記憶装置
JP7134901B2 (ja) * 2019-03-04 2022-09-12 キオクシア株式会社 半導体記憶装置の製造方法
JP2020155714A (ja) 2019-03-22 2020-09-24 キオクシア株式会社 半導体記憶装置
JP2021150573A (ja) 2020-03-23 2021-09-27 キオクシア株式会社 半導体記憶装置
JP2022049543A (ja) 2020-09-16 2022-03-29 キオクシア株式会社 半導体記憶装置
TWI786797B (zh) * 2021-09-01 2022-12-11 旺宏電子股份有限公司 記憶體元件及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090230450A1 (en) * 2008-03-17 2009-09-17 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage device
CN103681684A (zh) * 2012-08-29 2014-03-26 爱思开海力士有限公司 非易失性存储器件及其制造方法
CN104779253A (zh) * 2014-01-10 2015-07-15 株式会社东芝 半导体存储装置及其制造方法
CN104900648A (zh) * 2014-03-07 2015-09-09 三星电子株式会社 三维半导体器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016400A (ja) 2007-06-29 2009-01-22 Toshiba Corp 積層配線構造体及びその製造方法並びに半導体装置及びその製造方法
JP4922370B2 (ja) 2009-09-07 2012-04-25 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
JP2013187335A (ja) 2012-03-07 2013-09-19 Toshiba Corp 半導体装置及びその製造方法
JP2015028989A (ja) 2013-07-30 2015-02-12 株式会社東芝 不揮発性記憶装置
US20160079252A1 (en) * 2014-09-11 2016-03-17 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
CN107533977B (zh) 2015-03-02 2021-01-08 东芝存储器株式会社 半导体存储装置及其制造方法
TWI611560B (zh) * 2015-07-06 2018-01-11 Toshiba Memory Corp 半導體記憶裝置及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090230450A1 (en) * 2008-03-17 2009-09-17 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage device
CN103681684A (zh) * 2012-08-29 2014-03-26 爱思开海力士有限公司 非易失性存储器件及其制造方法
CN104779253A (zh) * 2014-01-10 2015-07-15 株式会社东芝 半导体存储装置及其制造方法
CN104900648A (zh) * 2014-03-07 2015-09-09 三星电子株式会社 三维半导体器件

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110277401A (zh) * 2018-03-14 2019-09-24 东芝存储器株式会社 半导体装置
CN110299363B (zh) * 2018-03-22 2023-10-10 铠侠股份有限公司 半导体存储装置
CN110299363A (zh) * 2018-03-22 2019-10-01 东芝存储器株式会社 半导体存储装置
CN108598081B (zh) * 2018-04-25 2019-12-10 长江存储科技有限责任公司 三维存储器件及其制造方法
CN108598081A (zh) * 2018-04-25 2018-09-28 长江存储科技有限责任公司 三维存储器件及其制造方法
CN110854124A (zh) * 2018-08-21 2020-02-28 东芝存储器株式会社 半导体存储装置及其制造方法
CN110854124B (zh) * 2018-08-21 2023-11-24 铠侠股份有限公司 半导体存储装置及其制造方法
CN110875298A (zh) * 2018-09-04 2020-03-10 东芝存储器株式会社 半导体装置
CN110875298B (zh) * 2018-09-04 2024-01-09 铠侠股份有限公司 半导体装置
CN110880513B (zh) * 2018-09-06 2023-06-09 铠侠股份有限公司 半导体装置
CN110880513A (zh) * 2018-09-06 2020-03-13 东芝存储器株式会社 半导体装置
CN111213238B (zh) * 2018-09-14 2023-12-22 铠侠股份有限公司 集成电路装置及集成电路装置的制造方法
CN111213238A (zh) * 2018-09-14 2020-05-29 东芝存储器株式会社 集成电路装置及集成电路装置的制造方法
CN111668226B (zh) * 2019-03-08 2023-12-19 铠侠股份有限公司 半导体存储装置
CN111668226A (zh) * 2019-03-08 2020-09-15 东芝存储器株式会社 半导体存储装置
CN112310093A (zh) * 2019-08-02 2021-02-02 铠侠股份有限公司 半导体存储装置及半导体存储装置的制造方法
CN112310093B (zh) * 2019-08-02 2024-02-13 铠侠股份有限公司 半导体存储装置
CN112510047B (zh) * 2019-09-13 2023-09-05 铠侠股份有限公司 半导体存储装置
CN112510047A (zh) * 2019-09-13 2021-03-16 铠侠股份有限公司 半导体存储装置
CN113380810A (zh) * 2020-03-09 2021-09-10 铠侠股份有限公司 半导体存储装置
CN113380810B (zh) * 2020-03-09 2024-01-12 铠侠股份有限公司 半导体存储装置

Also Published As

Publication number Publication date
TWI622131B (zh) 2018-04-21
US20170271348A1 (en) 2017-09-21
US9966381B2 (en) 2018-05-08
TW201735269A (zh) 2017-10-01
CN107204337B (zh) 2021-02-09

Similar Documents

Publication Publication Date Title
CN107204337A (zh) 半导体存储装置及其制造方法
CN103594473B (zh) 非易失性存储器件及其制造方法
TWI635598B (zh) 半導體裝置及其製造方法
CN106611745B (zh) 半导体存储装置及其制造方法
CN103426824B (zh) 制造非易失性存储器件的方法
US9030016B2 (en) Semiconductor device with copper interconnects separated by air gaps
TWI653745B (zh) Semiconductor device and method of manufacturing same
KR101096186B1 (ko) 패턴의 무너짐을 방지하는 반도체장치 제조 방법
CN105720058A (zh) 用于HKMG CMOS技术的嵌入式多晶SiON CMOS或NVM的边界方案
CN103594423B (zh) 制造非易失性存储器件的方法
CN111403397B (zh) 一种3d nand存储器及其制造方法
TWI456702B (zh) 具有埋入式字元線的ｄｒａｍ結構及其製造方法與ｉｃ結構及其製造方法
CN110741474A (zh) 具有由粘合层连接的源极触点的三维存储器件及其形成方法
CN111180462A (zh) 存储器装置以及制造该存储器装置的方法
TWI654747B (zh) Semiconductor memory device
CN104377202B (zh) 嵌入式存储元件及其制造方法
CN113013174A (zh) 一种三维存储器及其制备方法
US8877622B2 (en) Process for producing an integrated circuit
CN104377160B (zh) 金属内连线结构及其工艺
CN104425385B (zh) 嵌入式存储元件的制造方法
CN109524409B (zh) 形成三维存储器的方法
TWI538106B (zh) 三維記憶體及其製造方法
US20220077187A1 (en) Method for fabricating memory device
KR20230042963A (ko) 카본 함유의 콘택-펜스를 포함한 반도체 소자
CN102738085B (zh) 图案化非易失性存储器（nvm）的栅堆叠

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Patentee before: Pangea Co.,Ltd.

Address after: Tokyo

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220130

Address after: Tokyo

Patentee after: Pangea Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.