CN111180462A - 存储器装置以及制造该存储器装置的方法 - Google Patents

存储器装置以及制造该存储器装置的方法 Download PDF

Info

Publication number
CN111180462A
CN111180462A CN201910738371.2A CN201910738371A CN111180462A CN 111180462 A CN111180462 A CN 111180462A CN 201910738371 A CN201910738371 A CN 201910738371A CN 111180462 A CN111180462 A CN 111180462A
Authority
CN
China
Prior art keywords
supports
support
memory device
contact
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910738371.2A
Other languages
English (en)
Other versions
CN111180462B (zh
Inventor
严大成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111180462A publication Critical patent/CN111180462A/zh
Application granted granted Critical
Publication of CN111180462B publication Critical patent/CN111180462B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

存储器装置以及制造该存储器装置的方法。一种垂直存储器装置包括：基板，其包括存储器单元区域和接触区域；多个栅极，其从存储器单元区域延伸到接触区域并且包括焊盘部分，多个所述焊盘部分是在接触区域中按照阶梯形状层叠的多个端部；多个接触插塞，其联接到栅极的焊盘部分；以及多个支撑件，其形成在栅极的焊盘部分下方。

Description

存储器装置以及制造该存储器装置的方法
技术领域
各种实施方式总体上涉及半导体装置，更具体地，涉及一种垂直半导体装置以及制造该垂直半导体装置的方法。
背景技术
最近，由于存储器装置的集成度的增加，正在开发具有三维结构的存储器装置。三维存储器装置可包括垂直地层叠在基板上方的存储器单元。由于存储器装置的容量的增加，制造存储器装置的工艺的难度逐渐增加。
发明内容
根据实施方式，一种垂直存储器装置包括：基板，其包括存储器单元区域和接触区域；多个栅极，其从存储器单元区域延伸到接触区域并且包括焊盘部分，多个所述焊盘部分是在接触区域中按照阶梯形状层叠的端部；多个接触插塞，其联接到栅极的焊盘部分；以及多个支撑件，其形成在栅极的焊盘部分下方。
根据实施方式，一种制造垂直存储器装置的方法包括以下步骤：在基板上方形成多个介电层和多个牺牲层交替地层叠的交替层叠物；在交替层叠物的一部分中形成阶梯结构；形成分别覆盖阶梯结构并且联接到牺牲层的多个牺牲焊盘；分别利用栅极和焊盘部分替换牺牲层和牺牲焊盘；形成分别联接到焊盘部分的多个接触插塞；以及在各个焊盘部分下方分别形成两个或更多个支撑件。
根据实施方式，一种制造垂直存储器装置的方法包括以下步骤：在限定有存储器单元区域和接触区域的基板上方形成多个介电层和多个牺牲层交替地层叠的交替层叠物；在接触区域的交替层叠物中形成嵌入有多对支撑件的阶梯结构；形成分别覆盖成对的支撑件并且联接到存储器单元区域的牺牲层的多个牺牲焊盘；分别利用栅极替换存储器单元区域的牺牲层；分别利用焊盘部分替换接触区域的牺牲焊盘；以及形成分别联接到焊盘部分的多个接触插塞，其中，所述多对支撑件分别被定位在焊盘部分下方。
根据实施方式，一种垂直存储器装置包括：基板，其包括第一区域和第二区域；多个水平介电层和多个水平导电层，其从第一区域延伸到第二区域并且具有在第二区域中按照阶梯形状层叠的端部；多个垂直导电层，其联接到水平导电层的端部；以及至少一对介电支撑件，其形成在水平导电层的各个端部下方并且穿透水平介电层。
附图说明
图1A是示出根据实施方式的垂直存储器装置的平面图。
图1B是沿着图1A所示的线A-A’截取的垂直存储器装置的横截面图。
图2A至图2M示出支撑结构的各种应用示例。
图3A至图3G示出支撑结构的其它应用示例。
图4A至图4K是示出根据实施方式的垂直存储器装置的制造方法的横截面图。
具体实施方式
下面将参照附图描述实施方式的示例。然而，实施方式可按照不同的形式具体实现，不应被解释为限于本文所阐述的实施方式。相反，提供这些实施方式以使得本公开将彻底和完整，并且将向本领域技术人员充分传达范围。贯穿本公开，相似的标号贯穿各种附图和实施方式表示相似的部件。
附图未必按比例，在一些情况下，比例可能被夸大以便清楚地示出实施方式的特征。当第一层被称为在第二层“上”或在基板“上”时，其不仅指第一层直接形成在第二层或基板上的情况，而且指在第一层与第二层或基板之间存在第三层的情况。
本发明的实施方式涉及一种具有优异电特性和高集成度的垂直半导体装置以及制造该垂直半导体装置的方法。
图1A是示出根据实施方式的垂直存储器装置的平面图。图1B是沿着图1A所示的线A-A’截取的垂直存储器装置的横截面图。
参照图1A和图1B，垂直存储器装置100可被第一狭缝SL1划分成多个块BLK，并且一个块BLK可包括多个层叠结构110。邻近层叠结构110可通过第二狭缝SL2分离。第一狭缝SL1和第二狭缝SL2可填充有介电材料(未示出)。
垂直存储器装置100可包括：基板101，其包括存储器单元区域MC和接触区域CT；层叠结构110，其在基板101上方；多个垂直沟道结构120，其穿透存储器单元区域MC的层叠结构110；多个支撑结构130，其穿透接触区域CT的层叠结构110；以及插塞结构140，其被定位在支撑结构130的上部中。
接触区域CT可包括多个接触区域CT1至CT6。接触区域CT1至CT6可具有阶梯形状。
基板101可包括半导体基板。基板101可由包含硅的材料形成。基板101可包括硅、单晶硅、多晶硅、非晶硅、硅锗、单晶硅锗、多晶硅锗、碳掺杂硅、其组合或其多层。基板101可包括其它半导体材料，例如锗。基板101可包括III/V族半导体基板，例如诸如GaAs的化合物半导体基板。基板101可包括SOI(绝缘体上硅)基板。
层叠结构110可包括多个介电层102和多个栅极103。层叠结构110可通过交替地层叠多个介电层102和多个栅极103来形成。层叠结构110的最上层可以是介电层102。多个介电层102当中的最下层中的介电层102可接触基板101。栅极103可从存储器单元区域MC延伸到接触区域CT，并且作为接触区域CT中的端部103P的焊盘部分103P可层叠以具有阶梯形状104。
栅极103可包括硅、金属、金属氮化物、金属硅化物、或其组合。栅极103可通过化学气相沉积(CVD)或原子层沉积(ALD)形成。栅极103可包括含钨材料。栅极103可包括钨层。可使用WF6作为钨源材料并使用H2、SiH4和B2H6当中的至少一种作为还原气体来沉积钨层。根据其它实施方式，可使用诸如W(CO)6的无氟钨源来沉积钨层。
支撑结构130可形成在接触区域CT中。支撑结构130可包括多个支撑件131和132。支撑件131和132可形成在多个接触区域CT1至CT6中的每一个中。支撑件131和132中的每一个可包括至少一对介电支撑件。在实施方式中，支撑件131和132中的每一个可包括介电材料。支撑件131和132可包括第一支撑件131和第二支撑件132。第一支撑件131可与接触插塞141垂直地交叠(参考标号“VO”)。第二支撑件132可与第一支撑件131间隔开并且可能不与接触插塞141垂直地交叠。根据其它实施方式，第一支撑件131可能不与接触插塞141垂直地交叠。根据其它实施方式，第一支撑件131可与第二支撑件132间隔开并且可能不与接触插塞141垂直地交叠，并且第二支撑件(尽管未示出)可与接触插塞141交叠。
支撑件131和132可具有垂直于基板101的表面延伸的形状。支撑件131和132的上表面可在基本上垂直于基板101的表面的方向上具有不同的水平高度。在实施方式中，支撑件131和132的上表面可具有距基板101的表面的不同高度。在一些实施方式中，第一接触区域的支撑件131和132的上表面可具有从基板的表面到焊盘部分103P的不同高度。在其它实施方式中，与第二接触区域(即，CT2)的支撑件131和132的上表面所具有的从基板的表面到该第二接触区域的焊盘部分103P的高度相比，第一接触区域(即，CT1)的支撑件131和132的上表面可具有从基板的表面到焊盘部分103P的不同高度。支撑件131和132的底表面可接触基板101的表面。在实施方式中，支撑件131和132中的每一个的底表面可在基板的表面的不同位置处接触基板101的表面。参照图1A，支撑件131和132的横截面形状可为大致矩形。支撑件131和132的横截面形状可包括闭合弯曲形状，例如圆形形状或椭圆形状等。除了矩形之外，支撑件131和132的横截面形状可包括圆形、椭圆形或多边形等、或其组合。支撑件131和132的横截面积可大于接触插塞141的横截面积。在最下栅极103的焊盘部分103P下方可不形成支撑件131和132。根据其它实施方式，可在一个接触插塞141下方形成至少三个或更多个支撑件。例如，不管接触插塞141在端部103P上着陆或定位的位置如何，可形成多个支撑件。
插塞结构140可包括多个接触插塞141。各个接触插塞141可联接到各个栅极103的焊盘部分103P。接触插塞141可具有不同的高度，并且其上表面可被定位在相同的水平高度。接触插塞141可通过穿透层间介电层142来联接到焊盘部分103P。
介电层102以及支撑件131和132可由相同的材料形成。介电层102以及支撑件131和132可包括诸如氧化硅的氧化物。
垂直沟道结构120可形成在存储器单元区域MC中。从俯视图的角度，垂直沟道结构120可规则地排列。接触插塞141也可形成在垂直沟道结构120的上部中。
栅极103可以是字线、控制栅极或选择栅极的一部分。字线、控制栅极和选择栅极可以是非易失性存储器装置的一部分。字线、控制栅极和选择栅极可以是垂直NAND的一部分。垂直存储器装置100可以是垂直NAND。
图2A至图2M示出支撑结构的各种应用示例。
参照图2A，一对支撑件131和132可具有不同的宽度。一对支撑件131和132可彼此平行或基本上平行。一对支撑件131和132可以是在一个方向上延伸的线形状。一对支撑件131和132可具有相同的长度或基本上相同的长度。与接触插塞141交叠的第一支撑件131可具有比第二支撑件132窄的宽度(W1<W2)。第二支撑件132可具有比接触插塞141宽的宽度。
根据实施方式，第一支撑件131的宽度可比第二支撑件132的宽度宽。
参照图2B至图2D，一对支撑件131和132可具有不同的长度。与接触插塞141交叠的第一支撑件131可具有比第二支撑件132长的长度(L1>L2)。第一支撑件131还可包括至少一个延伸部分131E。如图2B和图2C所示，延伸部分131E可从第一支撑件131的一端延伸。如图2D所示，延伸部分131E可分别从第一支撑件131的两端延伸。
第一支撑件131的延伸部分131E可不与第二支撑件132接触。
如上所述，由于进一步包括延伸部分131E，所以可增强第一支撑件131的支撑力。
参照图2E至图2G，一对支撑件131和132可具有不同的长度。与接触插塞141交叠的第一支撑件131可具有比第二支撑件132短的长度。第二支撑件132还可包括至少一个延伸部分132E。如图2E和图2F所示，延伸部分132E可从第二支撑件132的一端延伸。如图2G所示，延伸部分132E可分别从第二支撑件132的两端延伸。
第二支撑件132的延伸部分132E可能不与第一支撑件131接触。
如上所述，由于进一步包括延伸部分132E，所以可增强第二支撑件132的支撑力。
参照图2H和图2I，一对支撑件131和132可分别包括延伸部分131E和132E。延伸部分131E可从第一支撑件131的一端延伸。延伸部分132E可从第二支撑件132的一端延伸。
如上所述，由于进一步包括延伸部分131E和132E，所以可增强第一支撑件131和第二支撑件132的支撑力。
参照图2J和图2K，第二支撑件132的延伸部分132E可联接到第一支撑件131。
参照图2L，第一支撑件131的延伸部分131E可联接到第二支撑件132，并且第二支撑件132的延伸部分132E可联接到第一支撑件131。
参照图2M，可在第一支撑件131的末端与第二支撑件132的末端之间进一步设置附加支撑件133。附加支撑件133可能不与第一支撑件131和第二支撑件132接触。
图3A至图3G示出支撑结构的其它应用示例。
参照图3A，一对支撑件131和132可具有不同的形状。一对支撑件131和132可彼此平行或基本上平行。一对支撑件131和132可以是在一个方向上延伸的线的形状。第二支撑件132可在两端具有突起132P。与接触插塞141交叠的第一支撑件131可能不在两端具有突起。
根据实施方式，在第一支撑件131的两端也可形成突起。
参照图3B至图3D，一对支撑件131和132可具有不同的形状。一对支撑件131和132可彼此平行或基本上平行。一对支撑件131和132中的第一支撑件131可以是在一个方向上延伸的线形状的形式。第二支撑件132可包括多个孤立支撑件132S。孤立支撑件132S可彼此间隔开。孤立支撑件132S的形状可为矩形、圆形、椭圆形或多边形等、或其组合。孤立支撑件132S的形状可包括闭合弯曲形状，例如圆形形状或椭圆形状等。
参照图3E，第二支撑件132可具有波浪形状、锯齿形形状或其组合。第一支撑件131可具有线形状。
参照图3F和图3G，第一支撑件131可具有线形状。第二支撑件132可包括线支撑件132L和多个分支支撑件132B。多个分支支撑件132B可具有按照规则的间隔或基本上规则的间隔穿透一个线支撑件132L的形状。线支撑件132L的形状可为矩形、圆形、椭圆形或多边形等、或其组合。线支撑件132L的形状可包括闭合弯曲形状，例如圆形形状或椭圆形状等。分支支撑件132B的形状可为矩形、圆形、椭圆形或多边形等、或其组合。分支支撑件132B的形状可包括闭合弯曲形状，例如圆形形状或椭圆形状等。
如图1A至图3G所示，可通过形成支撑件131和132来保护层叠结构110免于弯曲。通过在接触插塞141下方形成多个支撑件131和132，可防止接触插塞141穿通。由于可形成支撑件131和132而不管接触插塞141的着陆位置，所以支撑件131和132的数量可增加。结果，可进一步保护层叠结构110免于弯曲、扭曲、变形、翘曲等。
因此，可改进垂直存储器装置100的集成度，同时仍提供高度可靠的存储器装置。
图4A至图4K是示出根据实施方式的垂直存储器装置的制造方法的横截面图。
参照图4A，可准备包括存储器单元区域MC和接触区域CT的基板11。基板11可包括半导体材料。基板11可包括半导体基板。基板11可由含硅材料形成。基板11可包括硅、单晶硅、多晶硅、非晶硅、硅锗、单晶硅锗、多晶硅锗、碳掺杂硅、其组合或其多层。基板11可包括其它半导体材料(例如，锗)。基板11可包括III/V族半导体基板，例如诸如GaAs的化合物半导体基板。基板11可包括SOI(绝缘体上硅)基板。基板11可具有层叠结构，其包括半导体基板、形成在半导体基板上方的晶体管以及多层金属线。
可在基板11上方形成交替层叠物ST。可通过交替地层叠多个介电层12和多个牺牲层13来形成交替层叠物ST。介电层12可包括氧化硅。牺牲层13可包括相对于介电层12具有蚀刻选择性的材料。牺牲层13可包括湿法蚀刻性质不同于介电层12的湿法蚀刻性质的材料。牺牲层13可包括氮化硅、氮氧化硅、多晶硅或硅锗。交替层叠物ST的最上层可以是介电层12。
随后，可在交替层叠物ST中形成多个沟道孔14。沟道孔14可穿透存储器单元区域MC的交替层叠物ST。
参照图4B，可在各个沟道孔14中形成垂直沟道结构15。可在存储器单元区域MC中形成多个垂直沟道结构15。各个垂直沟道结构15可包括阻挡层15A、电荷存储层15B、隧道介电层15C、沟道层15D和芯介电层15E。阻挡层15A可由氧化物形成，并且电荷存储层15B可由氮化物形成。隧道介电层15C可由氧化物形成。
沟道层15D可包括半导体材料。例如，沟道层15D可包括多晶半导体材料、非晶半导体材料或单晶半导体材料当中的一种。沟道层15D可包括硅(Si)、锗(Ge)、硅锗(SiGe)、III-V族化合物或II-VI族化合物。沟道层15D可包括多晶硅。
沟道层15D、隧道介电层15C、电荷存储层15B和阻挡层15A可按照间隔物形状形成在沟道孔14的侧壁上。根据实施方式，沟道层15D、隧道介电层15C、电荷存储层15B和阻挡层15A可具有顶部和底部开放的形状。
根据实施方式，沟道层15D可为具有内部空间的管形状。根据实施方式，沟道层15D可具有顶部和底部开放的形状。
沟道层15D的内部空间可由芯介电层15E完全填充。芯介电层15E可包括氧化硅或氮化硅。垂直沟道结构15还可包括导电焊盘15F。导电焊盘15F可形成在芯介电层15E上方。在使芯介电层15E的一部分凹陷之后，可形成导电焊盘15F。沟道层15D的内部空间可由芯介电层15E和导电焊盘15F填充。导电焊盘15F可包括掺杂有杂质的多晶硅。导电焊盘15F可电连接到沟道层15D。
垂直沟道结构15可被称为“柱结构”。
根据实施方式，沟道层15D可被嵌入在沟道孔14的内部以填充沟道孔14的中心区域。本文中，芯介电层15E可被省略，并且可通过利用杂质对沟道层15D的顶部进行掺杂来形成导电焊盘15F。
参照图4C，可在接触区域CT的交替层叠物ST中形成多个开口16。例如，可通过蚀刻交替层叠物ST来形成多个开口16。多个开口16可暴露基板11的一些表面。为了形成开口16，可使用掩模层(未示出)来蚀刻交替层叠物ST。可在形成图1A的第一狭缝SL1时同时形成开口16。
开口16可具有垂直于基板11的表面延伸的垂直形状。这可被称为“垂直开口”。从俯视图的角度，开口16可为矩形。根据实施方式，开口16可为圆形、矩形、椭圆形或多边形等、或其组合。开口16的形状可包括闭合弯曲形状，例如圆形形状或椭圆形状等。开口16可按照与图2A至图3G所示的第一支撑件131和第二支撑件132相同的形状形成。
参照图4D，可在开口16中形成预备支撑件17’。预备支撑件17’可填充多个开口16中的每一个。为了形成预备支撑件17’，可依次执行支撑材料的形成和平坦化。例如，在交替层叠物ST上方形成支撑材料以填充开口16之后，可将支撑材料平坦化以暴露交替层叠物ST的顶表面。预备支撑件17’可由支撑材料形成，并且支撑材料可包括相对于牺牲层13具有蚀刻选择性的材料。支撑材料可包括氧化硅。支撑材料和介电层12可以是相同的材料。预备支撑件17’可具有填充开口16的垂直形状。
预备支撑件17’可具有相同的高度或基本上相同的高度。预备支撑件17’的底表面可接触基板11。预备支撑件17’的顶表面可被定位在相同的水平高度或基本上相同的水平高度。
参照图4E，可执行减薄工艺。可在接触区域CT中通过减薄工艺形成阶梯结构18。减薄工艺可在接触区域CT中以阶梯的形式蚀刻介电层12和牺牲层13。接触区域CT中层叠的介电层12和牺牲层13的高度可朝着边缘逐渐减小。
当在接触区域CT中以阶梯的形式蚀刻介电层12和牺牲层13时，预备支撑件17’也可被一起蚀刻。结果，可形成多个支撑件17。支撑件17的高度可沿着阶梯结构18朝着接触区域CT的边缘依次减小。
介电层12和牺牲层13可在接触区域CT中具有连续阶梯的形状。结果，介电层12的水平长度可彼此不同，并且牺牲层13的水平长度可彼此不同。各个介电层12的水平长度可随着从基板11垂直地朝着上部而变短。例如，最下介电层12的水平长度可最长，最上介电层12的水平长度可最短。各个牺牲层13的水平长度可基本上等于定位在牺牲层13上方的介电层12的水平长度。
接触区域CT可包括多个接触区域CT1至CT6。接触区域CT1至CT6的数量可等于牺牲层13的数量。接触区域CT1至CT6中的一个可包括一对支撑件17A和17B，并且这一对支撑件17A和17B可具有相同的高度或基本上相同的高度。后续接触插塞可着陆在一对支撑件17A和17B中的一个支撑件17A上。后续接触插塞可能不着陆在一对支撑件17A和17B中的另一支撑件17B上。
阶梯结构18可被称为嵌入有支撑件17的“支撑件嵌入阶梯结构”。
参照图4F，可形成多个牺牲焊盘19。牺牲焊盘19可联接到牺牲层13的末端。牺牲焊盘19可分别定位在接触区域CT1至CT6中。因此，一对支撑件17A和17B可由一个牺牲焊盘19覆盖。牺牲焊盘19和牺牲层13可具有相同的厚度。牺牲焊盘19和牺牲层13可具有相同的材料。牺牲焊盘19可包括相对于介电层12具有蚀刻选择性的材料。牺牲焊盘19可包括氮化硅。
可通过选择性地蚀刻牺牲材料19A来在包括接触区域CT的基板11的轮廓上方形成牺牲材料19A，从而形成牺牲焊盘19。可通过回蚀工艺来选择性地蚀刻牺牲材料19A。根据实施方式，牺牲焊盘19的厚度可比牺牲层13的厚度厚。
参照图4G，可形成层间介电层20。可在包括接触区域CT的基板11的轮廓上方形成层间介电层20。层间介电层20可包括氧化硅。
随后，可形成狭缝21。狭缝21可对应于图1A所示的第二狭缝SL2。可蚀刻存储器单元区域MC的交替层叠物ST和层间介电层20以形成狭缝21。狭缝21可具有沟槽的形式。狭缝21可暴露基板11的表面。
参照图4H，可通过狭缝21去除牺牲层13。因此，可在介电层12之间形成凹陷22。可通过湿法蚀刻工艺去除牺牲层13。例如，当牺牲层13包括氮化硅时，可使用磷酸(H3PO4)溶液通过湿法蚀刻工艺去除牺牲层13。凹陷22可平行于基板11的表面。凹陷22可被称为水平凹陷。凹陷22可暴露垂直沟道结构15的侧壁。凹陷22可平行于基板11的表面。
作为凹陷22的末端的多个预备焊盘部分22P可被定位在接触区域CT中。例如，在去除牺牲层13的同时所有牺牲焊盘19可被去除，因此，可形成预备焊盘部分22P。
参照图4I，可形成多个栅极23。为了形成栅极23，可利用导电材料填充凹陷22。栅极23可具有围绕垂直沟道结构15的形状。
栅极23可包括低电阻材料。栅极23可包括基于金属的材料。栅极23可包括金属、金属硅化物、金属氮化物或其组合。例如，金属可包括镍、钴、铂、钛、钽或钨等。金属硅化物可包括硅化镍、硅化钴、硅化铂、硅化钛、硅化钽或硅化钨等。栅极23可包括钨层。可使用WF6作为钨源材料并使用H2、SiH4和B2H6当中的至少一种作为还原气体来沉积钨层。根据实施方式，可使用诸如W(CO)6的无氟钨源来沉积钨层。根据实施方式，栅极23可以是氮化钛/钨(TiN/W)层叠物，并且氮化钛可用作屏障。在凹陷22上方适形地沉积薄氮化钛之后，可利用钨层填充凹陷22。
多个栅极23可垂直地层叠并且多个介电层12插置在其间。可形成多个介电层12和多个栅极23交替地层叠的层叠结构VS。
栅极23的末端可被定义为焊盘部分23P。例如，栅极23的末端可通过利用导电材料填充预备焊盘部分22P来形成，其可被称为焊盘部分23P。因此，焊盘部分23P可被限定在接触区域CT中。一对支撑件17A和17B可被定位在各个焊盘部分23P下方。一对支撑件17A和17B可对应于一个焊盘部分23P。支撑件17A和17B可具有穿透除了最上栅极23和最上介电层12之外的栅极23和介电层12的形状。在最下栅极23下方可能不形成支撑件17A和17B。
参照图4J，可形成多个接触孔24。可在接触区域CT1至CT6中的每一个中形成多个接触孔24。接触孔24可形成为穿透接触区域CT1至CT6中的每一个中的层间介电层20。可通过在层间介电层20上方形成掩模(未示出)并使用该掩模作为蚀刻掩模蚀刻层间介电层20来形成接触孔24。接触孔24可着陆在接触区域CT1至CT6中的每一个中所形成的焊盘部分23P的表面上。接触孔24可能不穿透焊盘部分23P，以使得一对支撑件17A和17B可能不暴露。
在接触区域CT中形成接触孔24的同时，可在存储器单元区域MC中形成接触孔24以暴露垂直沟道结构15的上部。接触孔24的宽度可比支撑件17A的宽度宽。此外，即使在形成接触孔24时上焊盘部分23P被蚀刻，下支撑件17A也可保护下栅极23不被穿透。
参照图4K，可形成多个接触插塞25。为了形成多个接触插塞25，可利用诸如金属层的导电材料来填充多个接触孔24，然后平坦化。多个接触插塞25可具有不同的高度。也可在存储器单元区域MC中形成接触插塞25。
根据实施方式，可通过在接触区域中形成多个支撑件来防止存储器单元层叠物的弯曲。
根据实施方式，可通过在接触插塞下方形成多个支撑件来防止接触插塞的穿通。
因此，可在维持高度可靠的存储器装置和制造存储器装置的方式的同时改进垂直存储器装置的集成度。
尽管已关于特定实施方式描述了示例，但是对于本领域技术人员而言将显而易见的是，在不脱离如所附权利要求中限定的本公开的精神和范围的情况下，可进行各种改变和修改。
相关申请的交叉引用
本申请要求2018年11月9日提交的韩国专利申请No.10-2018-0137423的优先权，其整体通过引用并入本文。

Claims (28)

1.一种垂直存储器装置，该垂直存储器装置包括：
基板，该基板包括存储器单元区域和接触区域；
多个栅极，所述多个栅极从所述存储器单元区域延伸到所述接触区域并且包括焊盘部分，多个所述焊盘部分是在所述接触区域中按照阶梯形状层叠的多个端部；
多个接触插塞，所述多个接触插塞联接到所述栅极的所述焊盘部分；以及
多个支撑件，所述多个支撑件联接在所述栅极的所述焊盘部分与所述基板之间。
2.根据权利要求1所述的垂直存储器装置，其中，多个所述焊盘部分中的至少一个焊盘部分通过两个或更多个支撑件联接到所述基板，所述两个或更多个支撑件包括介电材料。
3.根据权利要求1所述的垂直存储器装置，其中，对于通过两个或更多个支撑件联接到所述基板并且联接到所述多个接触插塞中的接触插塞的各个所述焊盘部分，所述两个或更多个支撑件中的第一支撑件与所述接触插塞垂直地交叠，并且所述两个或更多个支撑件中的第二支撑件与所述第一支撑件间隔开。
4.根据权利要求1所述的垂直存储器装置，其中，各个所述支撑件从所述基板的表面基本上垂直地延伸以与所述多个栅极中的栅极联接。
5.根据权利要求1所述的垂直存储器装置，其中，联接在所述基板的表面与所述多个栅极中的栅极之间的两个或更多个支撑件的上表面具有距所述基板的所述表面的不同高度。
6.根据权利要求1所述的垂直存储器装置，其中，各个所述支撑件的底表面接触所述基板的表面。
7.根据权利要求1所述的垂直存储器装置，其中，联接到多个所述焊盘部分中的焊盘部分的各个所述支撑件的横截面积大于所述多个接触插塞中的联接到所述焊盘部分的接触插塞的横截面积。
8.根据权利要求1所述的垂直存储器装置，该垂直存储器装置还包括：
形成在多个所述栅极之间的多个介电层。
9.根据权利要求8所述的垂直存储器装置，其中，所述介电层和所述支撑件由基本上相同的材料形成。
10.根据权利要求1所述的垂直存储器装置，该垂直存储器装置还包括：
多个垂直沟道结构，所述多个垂直沟道结构穿透层叠在所述存储器单元区域中的多个所述栅极。
11.根据权利要求1所述的垂直存储器装置，其中，各个所述支撑件的横截面具有大致圆形、椭圆形或多边形形状。
12.一种用于制造垂直存储器装置的方法，该方法包括以下步骤：
在基板上方形成多个介电层和多个牺牲层交替地层叠的交替层叠物；
在所述交替层叠物的一部分中形成阶梯结构；
形成分别覆盖所述阶梯结构并且联接到所述牺牲层的多个牺牲焊盘；
分别利用栅极和焊盘部分替换所述牺牲层和所述牺牲焊盘；
形成分别联接到所述焊盘部分的多个接触插塞；以及
分别在各个所述焊盘部分下方形成两个或更多个支撑件。
13.根据权利要求12所述的方法，其中，在分别在各个所述焊盘部分下方形成所述两个或更多个支撑件的步骤中，
所述两个或更多个支撑件当中的至少一个支撑件形成为与联接到相应焊盘部分的所述接触插塞垂直地交叠，并且所述两个或更多个支撑件当中的其它支撑件形成为不与联接到相应焊盘部分的所述接触插塞交叠。
14.根据权利要求12所述的方法，其中，在分别在各个所述焊盘部分下方形成所述两个或更多个支撑件的步骤中，
分别形成在各个所述焊盘部分下方的所述两个或更多个支撑件中的至少一个支撑件包括与用于相应焊盘部分的接触插塞垂直地交叠的至少一个支撑件以及不与用于相应焊盘部分的所述接触插塞交叠的至少一个支撑件。
15.根据权利要求12所述的方法，其中，在所述交替层叠物的所述一部分中形成所述阶梯结构的步骤包括以下步骤：
通过使所述支撑件穿透所述交替层叠物来形成支撑件嵌入阶梯结构。
16.根据权利要求15所述的方法，其中，形成所述支撑件嵌入阶梯结构的步骤包括以下步骤：
通过蚀刻所述交替层叠物的一部分来形成多个开口；
形成分别填充所述开口的多个预备支撑件；以及
按照阶梯的形式蚀刻所述交替层叠物的形成有所述预备支撑件的部分。
17.根据权利要求12所述的方法，其中，所述支撑件包括相对于所述牺牲层具有蚀刻选择性的介电材料。
18.一种用于制造垂直存储器装置的方法，该方法包括以下步骤：
在限定有存储器单元区域和接触区域的基板上方形成多个介电层和多个牺牲层交替地层叠的交替层叠物；
在所述接触区域的所述交替层叠物中形成嵌入有多对支撑件的阶梯结构；
形成分别覆盖成对的所述支撑件并且联接到所述存储器单元区域的所述牺牲层的多个牺牲焊盘；
分别利用栅极替换所述存储器单元区域的多个所述牺牲层；
分别利用焊盘部分替换所述接触区域的多个所述牺牲焊盘；以及
形成分别联接到所述焊盘部分的多个接触插塞，
其中，所述多对支撑件分别定位在所述焊盘部分下方。
19.根据权利要求18所述的方法，其中，各对支撑件中的至少一个支撑件形成为与所述多个接触插塞中的与多个焊盘部分中的联接到所述支撑件的焊盘部分联接的接触插塞垂直地交叠，并且各对支撑件中的其它支撑件形成为不与所述多个接触插塞中的所述接触插塞垂直地交叠。
20.根据权利要求18所述的方法，其中，在所述接触区域的所述交替层叠物中形成嵌入有所述多对支撑件的所述阶梯结构的步骤包括以下步骤：
通过蚀刻所述接触区域的所述交替层叠物来形成多个开口；
形成分别填充所述开口的多个预备支撑件；以及
按照阶梯的形式蚀刻形成有所述预备支撑件的所述交替层叠物。
21.根据权利要求18所述的方法，其中，所述支撑件包括介电材料。
22.一种垂直存储器装置，该垂直存储器装置包括：
基板，该基板包括第一区域和第二区域；
多个水平介电层和多个水平导电层，所述多个水平介电层和所述多个水平导电层从所述第一区域延伸到所述第二区域并且具有在所述第二区域中按照阶梯形状层叠的多个端部；
多个垂直导电层，所述多个垂直导电层联接到所述水平导电层的所述端部；以及
至少一对介电支撑件，所述至少一对介电支撑件形成在所述水平导电层的各个所述端部下方并且穿透所述水平介电层。
23.根据权利要求22所述的垂直存储器装置，其中，各对支撑件包括与所述垂直导电层垂直地交叠的第一支撑件以及与所述第一支撑件间隔开并且不与所述垂直导电层垂直地交叠的第二支撑件。
24.根据权利要求22所述的垂直存储器装置，其中，各对支撑件从所述基板的表面基本上垂直地延伸。
25.根据权利要求22所述的垂直存储器装置，其中，所述水平导电层和所述垂直导电层包括金属材料。
26.根据权利要求22所述的垂直存储器装置，其中，所述水平介电层和所述支撑件包括氧化物。
27.根据权利要求22所述的垂直存储器装置，该垂直存储器装置还包括：
多个导电垂直结构，所述多个导电垂直结构在所述第一区域中穿透所述水平导电层和所述水平介电层。
28.根据权利要求22所述的垂直存储器装置，其中，所述第一区域是存储器单元区域，并且第二区域是接触区域。
CN201910738371.2A 2018-11-09 2019-08-12 存储器装置以及制造该存储器装置的方法 Active CN111180462B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180137423A KR20200053919A (ko) 2018-11-09 2018-11-09 수직형 메모리 장치 및 그 제조 방법
KR10-2018-0137423 2018-11-09

Publications (2)

Publication Number Publication Date
CN111180462A true CN111180462A (zh) 2020-05-19
CN111180462B CN111180462B (zh) 2023-10-24

Family

ID=70550779

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910738371.2A Active CN111180462B (zh) 2018-11-09 2019-08-12 存储器装置以及制造该存储器装置的方法

Country Status (3)

Country Link
US (1) US10985112B2 (zh)
KR (1) KR20200053919A (zh)
CN (1) CN111180462B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111837224A (zh) * 2020-06-05 2020-10-27 长江存储科技有限责任公司 接触焊盘结构及其形成方法
CN112928117A (zh) * 2021-03-15 2021-06-08 长江存储科技有限责任公司 三维存储器件及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11532580B2 (en) * 2019-08-29 2022-12-20 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure, semiconductor structure including interconnect structure and method for forming the same
KR20220060256A (ko) 2020-11-04 2022-05-11 삼성전자주식회사 더미 필라를 갖는 반도체 소자 및 전자 시스템
CN113950743A (zh) * 2021-09-13 2022-01-18 长江存储科技有限责任公司 三维存储器装置及其形成方法
US20230277682A1 (en) 2022-01-14 2023-09-07 Regeneron Pharmaceuticals, Inc. Verrucarin a derivatives and antibody drug conjugates thereof
US20240107758A1 (en) * 2022-09-28 2024-03-28 Sandisk Technologies Llc Three-dimensional memory device containing memory opening monitoring area and methods of making the same

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100133599A1 (en) * 2008-12-03 2010-06-03 Samsung Electronics Co., Ltd. Nonvolatile memory device and method for fabricating the same
CN103165619A (zh) * 2011-12-19 2013-06-19 爱思开海力士有限公司 半导体器件的电容器和寄存器、存储系统及制造方法
US20150372101A1 (en) * 2014-06-24 2015-12-24 Jae Goo Lee Semiconductor device
CN105448840A (zh) * 2014-08-28 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US20160322381A1 (en) * 2015-04-30 2016-11-03 Sandisk Technologies Inc. Multilevel memory stack structure employing support pillar structures
US20170098658A1 (en) * 2015-10-06 2017-04-06 Kabushiki Kaisha Toshiba Semiconductor memory device
US9881929B1 (en) * 2016-10-27 2018-01-30 Sandisk Technologies Llc Multi-tier memory stack structure containing non-overlapping support pillar structures and method of making thereof
US20180083032A1 (en) * 2015-03-18 2018-03-22 Toshiba Memory Corporation Semiconductor memory device with first and second semicondutor films in first and second columnar bodies
WO2018071143A2 (en) * 2016-10-10 2018-04-19 Monolithic 3D Inc. 3d semiconductor device and structure
US10103169B1 (en) * 2017-08-21 2018-10-16 Sandisk Technologies Llc Method of making a three-dimensional memory device using a multi-step hot phosphoric acid wet etch process
US10115730B1 (en) * 2017-06-19 2018-10-30 Sandisk Technologies Llc Three-dimensional memory device containing structurally reinforced pedestal channel portions and method of making thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101738103B1 (ko) * 2010-09-10 2017-05-22 삼성전자주식회사 3차원 반도체 기억 소자
US9754963B1 (en) * 2016-08-22 2017-09-05 Sandisk Technologies Llc Multi-tier memory stack structure containing two types of support pillar structures
US9853038B1 (en) 2017-01-20 2017-12-26 Sandisk Technologies Llc Three-dimensional memory device having integrated support and contact structures and method of making thereof
KR102368932B1 (ko) * 2017-06-01 2022-03-02 삼성전자주식회사 반도체 메모리 장치
US10622367B1 (en) * 2018-09-26 2020-04-14 Sandisk Technologies Llc Three-dimensional memory device including three-dimensional bit line discharge transistors and method of making the same
US10741579B2 (en) * 2018-12-11 2020-08-11 Sandisk Technologies Llc Three-dimensional memory device including different height memory stack structures and methods of making the same

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100133599A1 (en) * 2008-12-03 2010-06-03 Samsung Electronics Co., Ltd. Nonvolatile memory device and method for fabricating the same
CN103165619A (zh) * 2011-12-19 2013-06-19 爱思开海力士有限公司 半导体器件的电容器和寄存器、存储系统及制造方法
US20150372101A1 (en) * 2014-06-24 2015-12-24 Jae Goo Lee Semiconductor device
CN105448840A (zh) * 2014-08-28 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US20180083032A1 (en) * 2015-03-18 2018-03-22 Toshiba Memory Corporation Semiconductor memory device with first and second semicondutor films in first and second columnar bodies
US20160322381A1 (en) * 2015-04-30 2016-11-03 Sandisk Technologies Inc. Multilevel memory stack structure employing support pillar structures
US20170098658A1 (en) * 2015-10-06 2017-04-06 Kabushiki Kaisha Toshiba Semiconductor memory device
WO2018071143A2 (en) * 2016-10-10 2018-04-19 Monolithic 3D Inc. 3d semiconductor device and structure
US9881929B1 (en) * 2016-10-27 2018-01-30 Sandisk Technologies Llc Multi-tier memory stack structure containing non-overlapping support pillar structures and method of making thereof
US10115730B1 (en) * 2017-06-19 2018-10-30 Sandisk Technologies Llc Three-dimensional memory device containing structurally reinforced pedestal channel portions and method of making thereof
US10103169B1 (en) * 2017-08-21 2018-10-16 Sandisk Technologies Llc Method of making a three-dimensional memory device using a multi-step hot phosphoric acid wet etch process

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111837224A (zh) * 2020-06-05 2020-10-27 长江存储科技有限责任公司 接触焊盘结构及其形成方法
TWI741710B (zh) * 2020-06-05 2021-10-01 大陸商長江存儲科技有限責任公司 三維記憶體元件的接觸墊結構及其形成方法
CN112928117A (zh) * 2021-03-15 2021-06-08 长江存储科技有限责任公司 三维存储器件及其制造方法

Also Published As

Publication number Publication date
US20200152585A1 (en) 2020-05-14
KR20200053919A (ko) 2020-05-19
US10985112B2 (en) 2021-04-20
CN111180462B (zh) 2023-10-24

Similar Documents

Publication Publication Date Title
CN111180462B (zh) 存储器装置以及制造该存储器装置的方法
US10854622B2 (en) Vertical memory devices and methods of manufacturing the same
EP3420595B1 (en) Within-array through-memory-level via structures
US10453859B2 (en) Methods of manufacturing vertical memory devices
EP3420591B1 (en) Through-memory-level via structures between staircase regions in a three-dimensional memory device and method of making thereof
US10559591B2 (en) Vertical memory devices and methods of manufacturing the same
EP3557622B1 (en) Vertical memory devices
US10177164B2 (en) Semiconductor device
KR102190350B1 (ko) 반도체 메모리 장치 및 그 제조 방법
US8697498B2 (en) Methods of manufacturing three dimensional semiconductor memory devices using sub-plates
US10892278B2 (en) Three-dimensional semiconductor devices
KR102433893B1 (ko) 수직형 메모리 장치
CN107611132B (zh) 垂直存储器件
KR20170027924A (ko) 반도체 메모리 소자
US10559584B2 (en) Semiconductor device including a dielectric layer
CN108155188B (zh) 半导体存储器件
KR102148819B1 (ko) 수직형 메모리 장치 및 그 제조 방법
CN110610944B (zh) 垂直存储器装置及其制造方法
US11792990B2 (en) Methods of manufacturing vertical memory devices
CN113823634A (zh) 垂直存储器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant