CN113950743A - 三维存储器装置及其形成方法 - Google Patents

三维存储器装置及其形成方法 Download PDF

Info

Publication number
CN113950743A
CN113950743A CN202180003193.4A CN202180003193A CN113950743A CN 113950743 A CN113950743 A CN 113950743A CN 202180003193 A CN202180003193 A CN 202180003193A CN 113950743 A CN113950743 A CN 113950743A
Authority
CN
China
Prior art keywords
memory device
support structure
region
shaped support
extending
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180003193.4A
Other languages
English (en)
Inventor
谢炜
王迪
赵婷婷
周文犀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of CN113950743A publication Critical patent/CN113950743A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout

Abstract

公开了三维(3D)存储器装置及其形成方法。在某些方面中，一种3D存储器装置包括包含核心区和阶梯区的堆叠结构、在核心区中延伸穿过堆叠结构的沟道结构、以及在阶梯区中延伸穿过堆叠结构的第一支撑结构。第一支撑结构包括沿第一方向延伸的第一部分以及沿垂直于第一方向的第二方向从第一部分突出的第二部分。

Description

三维存储器装置及其形成方法
背景技术
本公开涉及三维(3D)存储器装置及其制造方法。
通过改进工艺技术、电路设计、编程算法和制造工艺，平面存储单元被缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高。结果，平面存储单元的存储密度接近上限。
3D存储器架构可以解决平面存储单元中的密度限制。3D存储器架构包括存储阵列和用于控制到存储阵列以及来自存储阵列的信号的外围装置。
发明内容
本文公开了3D存储器装置及其制造方法。
在一个方面中，一种3D存储器装置包括包含核心区和阶梯区的堆叠结构、在核心区中延伸穿过堆叠结构的沟道结构、以及在阶梯区中延伸穿过堆叠结构的第一支撑结构。第一支撑结构包括沿第一方向延伸的第一部分以及沿垂直于第一方向的第二方向从第一部分突出的第二部分。
在另一方面中，一种3D存储器装置包括包含核心区和阶梯区的堆叠结构、在核心区中延伸穿过堆叠结构的沟道结构、以及在阶梯区中延伸穿过堆叠结构的第一支撑结构。第一支撑结构在平面视图中具有嵌珠条带形状。
在另一方面中，一种用于形成三维(3D)存储器装置的方法包括：形成堆叠结构，该堆叠结构包括核心区和阶梯区；形成在核心区中延伸穿过堆叠结构的沟道结构；以及形成在阶梯区中延伸穿过堆叠结构的第一支撑结构。第一支撑结构在平面视图中具有嵌珠条带形状。
在又一方面中，一种系统包括被配置为存储数据的3D存储器装置和耦合到3D存储器装置并被配置为控制3D存储器装置的存储器控制器。3D存储器装置包括包含核心区和阶梯区的堆叠结构、在核心区中延伸穿过堆叠结构的沟道结构、以及在阶梯区中延伸穿过堆叠结构的第一支撑结构。第一支撑结构在平面视图中具有嵌珠条带形状。
附图说明
并入本文并形成说明书的一部分的附图示出了本公开的各方面，并且与文字描述一起进一步用于解释本公开的原理并使相关领域的技术人员能够做出和使用本公开。
图1A示出了根据本公开的一些实施方式的示例性3D存储器装置的截面的侧视图。
图1B示出了根据本公开的一些实施方式的包括条带形状支撑结构的示例性3D存储器装置的阶梯区的截面的俯视图。
图1C示出了根据本公开的一些实施方式的包括嵌珠条带形状支撑结构的示例性3D存储器装置的阶梯区的截面的俯视图。
图2A示出了根据本公开的一些实施方式的嵌珠条带形状支撑结构上的接缝(seam)断开的示意图。
图2B示出了根据本公开的一些实施方式的嵌珠条带形状支撑结构上的应力分布示意图。
图2C示出了根据本公开的一些实施方式的没有嵌入珠的条带形状支撑结构上的应力分布的示意图。
图3A示出了根据本公开的一些实施方式的具有不同接缝长度的条带形状支撑结构所经受的应力的模拟结果。
图3B示出了根据本公开的一些实施方式的没有嵌入珠的条带形状支撑结构和两个嵌珠条带形状支撑结构所经受的应力的模拟结果。
图4A示出了根据本公开的一些实施方式的示例性3D存储器装置的截面的侧视图。
图4B示出了根据本公开的一些实施方式的示例性3D存储器装置的截面的俯视图。
图4C示出了根据本公开的一些实施方式的示例性3D存储器装置的阶梯区的截面的俯视图。
图4D示出了根据本公开的一些实施方式的3D存储器装置的阶梯区中的支撑结构的示例性设计图案。
图5A-5M示出了根据本公开的一些实施方式的用于形成示例性3D存储器装置的制造工艺。
图6示出了根据本公开的一些实施方式的用于形成示例性3D存储器装置的方法的流程图。
图7示出了根据本公开的一些实施方式的具有3D存储器装置的示例性系统的块图。
图8A示出了根据本公开的一些实施方式的具有3D存储器装置的示例性存储卡的示意图。
图8B示出了根据本公开的一些实施方式的具有3D存储器装置的示例性固态驱动器(SSD)的示意图。
将参考附图描述本公开。
具体实施方式
尽管讨论了具体的构造和布置，但是应当理解，这样做仅出于说明的目的。这样，在不脱离本公开的范围的情况下，可以使用其他构造和布置。而且，本公开还可以用于多种其他应用中。如在本公开中描述的功能和结构特征可以以未在附图中具体描绘的方式彼此组合、调整和修改，使得这些组合、调整和修改在本公开的范围内。
通常，可以至少部分地根据上下文中的使用来理解术语。例如，至少部分地取决于上下文，本文所使用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，至少部分地取决于上下文，诸如“一”或“所述”的术语可以同样被理解为传达单数用法或传达复数用法。另外，同样至少部分地取决于上下文，术语“基于”可以被理解为不一定旨在传达一组排他的因素，并且可以代替地允许存在不一定明确描述的附加因素。
应该容易理解，本公开中“上”、“上方”和“之上”的含义应该以最广义的方式解释，使得“上”不仅意味着直接在某物“上”，而且还包括在某物“上”并且其间具有中间特征或层的含义，并且“上方”或“之上”不仅意味着在某物“上方”或“之上”的含义，还可以包括在某物“上方”或“之上”并且其间没有中间特征或层(即，直接在某物上)的含义。
此外，为了便于描述，在本文中可以使用诸如“下面”、“下方”、“下部”、“上方”、“上部”等空间相对术语，以描述一个元件或特征相对于另一个元件或特征的如图中所示的关系。除了在图中描述的取向之外，空间相对术语还旨在涵盖装置在使用或操作中的不同取向。设备可以以其他方式定向(旋转180度或以其他取向)，并且本文中使用的空间相对描述语可以类似地被相应地解释。
如本文中使用的，术语“层”是指包括具有厚度的区的材料部分。层可以在整个下层或上层结构之上延伸，或者可以具有小于下层或上层结构的范围或整体的范围。此外，层可以是均质或非均质连续结构的区，其厚度小于连续结构的厚度。例如，层可以位于连续结构的顶表面和底表面之间、或在连续结构的顶表面和底表面处的任何一对水平平面之间。层可以水平、垂直和/或沿锥形表面延伸。衬底可以是层，可以在其中包括一个或多个层，和/或可以在其上、上方和/或下方具有一个或多个层。层可以包括多层。例如，互连层可以包括一个或多个导体和接触层(在其中形成互连线和/或垂直互连接入(过孔)接触部)和一个或多个电介质层。
NAND闪存装置广泛应用于各种电子产品中，其是非易失性的、重量轻、功耗低，并且具有良好的性能。目前，平面NAND闪存装置已达到其存储极限。为了进一步增加存储容量并降低每位的存储成本，已经提出了3D NAND存储器装置。如图1A所示，3D NAND存储器装置100可以包括衬底102、衬底102之上的堆叠结构120和堆叠结构120之上的外绝缘层122，使得堆叠结构120位于外绝缘层内部。堆叠结构120可以包括彼此交错的多个导电层126和多个电介质层128，从而形成多个导体/电介质层对。3D存储器装置100可以包括核心区121和与核心区邻近的一个或多个阶梯区123(3D NAND存储器装置100示出两个阶梯区)。在核心区121中，3D存储器装置100可以包括沿垂直方向穿过堆叠结构120延伸到衬底102中的多个沟道结构110，如图1A所示。在阶梯区123中，堆叠结构120可以包括具有在平面方向上横向延伸的多个台阶112的阶梯。3D存储器装置100可以包括多个接触插塞124，这些接触插塞在外绝缘层122中延伸并且均着陆在相应的台阶112上并与相应的导电层126接触。在一些实施方式中，3D存储器装置100还可以包括形成在阶梯区123中的多个栅缝隙(GLS)(图中未示出)。
在3D NAND存储器装置中，堆叠结构120中的导体/电介质层对112的数量确定了3D存储器装置100中的存储单元的数量。随着导体/电介质层对112的数量增加以实现更高的存储，由于导电层的重量和分布，更多的应力被引入到3D NAND存储器装置中，导致现有的支撑结构变形，例如弯曲。有时，甚至沟道结构110也由于应力而变形。为了减小导电层中的应力，可以在3D NAND存储器装置中形成支撑结构，例如虚设沟道结构。例如，可以在3DNAND存储器装置100的阶梯区123中形成一定数量的支撑结构125，以平衡导电层126中的机械应力、以及阶梯区123和核心区121之间的机械负载/应力。
然而，在现有的3D NAND存储器装置中，由于阶梯区中的栅缝隙(GLS)和接触插塞所占据的空间，支撑结构的密度(例如，单元区域中的支撑结构的数量)可能受到限制，并且因此不足够高，不能为导电层提供期望的支撑。结果，导电层仍然容易弯曲，并且支撑结构可能横向偏移，尤其是在阶梯区中的台阶延伸的横向方向上偏移。支撑结构可能不期望地偏离其声称的位置。因此，横向平面中的偏差/偏移可能导致支撑结构与形成在用于形成接触插塞的外绝缘层中的开口重叠。即，至少一些开口可以完全或部分地着陆在支撑结构上。因为外绝缘层和支撑结构可以包括相似或相同的材料，所以充当用于开口的蚀刻停止层的导电层可能不会使重叠区域中的开口的蚀刻停止。结果，可能蚀刻了支撑结构。对支撑结构的损坏可能影响应力平衡。当沉积导电材料以填充用于形成接触插塞的开口时，也可能发生短路。
在一些实施方式中，伸长的条带形状支撑结构然后可以被包括在3D存储器装置100的阶梯区中，以提供对3D存储器装置100的导电层的改进的支撑。图1B示出了根据一些实施方式的阶梯区123沿A-A’方向的截面的俯视图130。为了便于说明，也在图1A中示出了A-A’方向作为示例。应理解，图1B仅旨在示出本公开中的支撑结构、接触插塞和GLS的结构，并不意味着限制这些结构的数量和确切位置。如图1B所示，3D NAND存储器装置100的阶梯区包括支撑结构113/103、接触插塞124和GLS 105。截面示出了支撑结构113/103、接触插塞124和GLS 105的横向平面。横向平面由两个横向方向限定，即x方向(阶梯区中的台阶延伸的方向)和y方向(垂直于x方向的另一横向方向)。垂直方向(即z方向)垂直于横向平面，并且因此垂直于x方向和y方向两者。除非另有说明，否则在整个本公开中应用用于描述空间关系的相同概念。
在3D NAND存储器装置100中，接触插塞124与导电层接触，从而通过形成的接触插塞将电信号提供给半导体结构或将电信号传输出半导体结构。如图1B所示，每个接触插塞124被支撑结构113/103从不同侧包围，支撑结构113/103支撑半导体结构并防止当外力施加超过可容忍水平时，靠近该接触插塞124的区域中的导电层弯曲。如图1B所示，支撑结构113/103可以包括第一支撑结构103和一组第二支撑结构113。第一支撑结构103可以是条带形状支撑结构，其具有沿第一方向(例如，x方向)延伸的伸长的条带形状。第一支撑结构因此可以被称为条带形状支撑结构103。第二支撑结构113可以包括采用块形状的多个支撑结构。这里，块形状可以表示方形、矩形、L形、五边形、六边形、菱形等。如图1B所示，这些块形状在形状和尺寸上可以相同或不同，即使在同一阶梯区123内也是如此。在一些实施方式中，由于衍射、工艺效应或通常伴随纳米级光刻的其他原因，制造的3D NAND存储器装置中的块形状支撑结构113的精确形状可以更圆，例如接近圆形、椭圆等，但不是如上所述的精确的有角形状。对于第一支撑结构103，在用于形成条带形状支撑结构的光刻中使用的设计图案中的缝隙在平面视图(平行于晶片平面)中可以以直线图案沿字线方向横向延伸。因此，第一支撑结构103可以在阶梯区中沿字线延伸。在一些实施方式中，通过包括多个条带形状支撑结构103，3D NAND存储器装置也可以被这些条带形状支撑结构划分成不同的存储区，例如不同的存储指状物或块。即，除了为导电层提供支撑之外，条带形状支撑结构103还可以将3D NAND存储器装置划分成多个块和/或指状物，如图4B中进一步详细描述的。
在一些实施方式中，用于形成第一支撑结构103的制造工艺可以包括光刻、蚀刻堆叠结构120和外绝缘层122中的沟槽、将绝缘材料沉积到沟槽中、以及化学机械抛光(CMP)。由于化学气相沉积(CVD)在窄沟槽中进行绝缘沉积的性质，在化学气相沉积后很可能形成接缝和空隙。例如，在化学气相沉积之后，可以在第一支撑结构103内部形成伸长的接缝104，如图1B所示。在一些实施方式中，由于置于形成的接缝上的某些应力(例如，热应力)，如此形成的伸长的接缝104可能导致第一支撑结构103破裂。例如，如此形成的伸长的接缝104可能导致第一支撑结构103在3D NAND存储器装置的制造中的随后的栅极线退火工艺、用于在形成导电层之后去除氢或其他残留物的热处理工艺中破裂。破裂的支撑结构可能导致由第一支撑结构103提供给半导体结构的支撑的退化或甚至丢失。
在一些实施方式中，为了防止由置于形成的接缝104上的应力导致的第一支撑结构的一个或多个破裂的形成，根据本公开的一些实施方式，第一支撑结构103的形状可以修改为具有包括沿条带形状支撑结构对准的珠串的形状。图1C示出了根据本公开的一些实施方式的具有嵌珠条带形状支撑结构的示例性3D存储器装置的阶梯区的截面150的俯视图。如图所示，替代仅包括伸长的条带形状支撑结构，3D NAND存储器装置的阶梯区中包括的第一支撑结构131包括两个不同的部分。第一部分133可以包括沿第一方向(例如，x方向)延伸的伸长的中央条带形状部分，类似于图1B中所示的第一支撑结构103。第二部分可以包括从伸长的中央条带形状部分的两个相对侧突出的多个弯曲部分116。这些弯曲部分116可以沿第一部分133成对地对准，并且每一对可以整体上看起来像“珠”，如图1B所示。为了将其与图1B所示的第一支撑结构103区分，图1C中所示的第一支撑结构131也可以被称为“嵌珠条带形状支撑结构”，其中每对弯曲部分连同相应的中央条带区段可以被称为“珠”。在一些实施方式中，弯曲部分116可以沿第二方向(例如，y方向)延伸到不同程度。因此，嵌珠条带形状支撑结构中所指的珠可以是圆形、不同形状的椭圆形等的形状。
在一些实施方式中，为了形成这种嵌珠条带形状支撑结构，可以修改在光刻工艺中使用的设计图案以包括用于形成嵌珠条带形状支撑结构的珠串。因此，当在外绝缘层和堆叠结构中蚀刻伸长的沟槽以形成条带形状支撑结构时，蚀刻的沟槽还可以包括在伸长的沟槽的两个相对侧上的弯曲部分。为便于解释，具有弯曲部分的第一支撑结构131的区段135在下文中可以被称为“弯曲区段”，如图1C所示。当与第一支撑结构131的没有弯曲部分的区段134(下文可以被称为“窄区段”)相比，这些弯曲区段具有更多的空间来进行气体沉积工艺。因此，在沉积工艺期间中，由于这些区段中的更多的开放空间，将会有更多的气体进入弯曲区段。在一些实施方式中，填充弯曲区段的气体也将在x方向上从窄区段的两侧进入窄区段，这然后导致更多的气态电介质材料进入并沉积在与弯曲区段相邻的窄区段的边缘上。由于在窄区段的边缘上沉积了更多的电介质材料，在这些边缘中形成接缝的可能性大大降低，由此防止了如图1B所示的通常形成在条带形状支撑结构中的伸长的接缝的形成。相反，较短的接缝段形成在嵌珠条带结构131内部，如图1C所示，所述较短的接缝段包括多个短接缝114。在此，接缝是指在某些材料由于蒸发工艺而冷凝之后在结构(例如，条带形状支撑结构)的内部和/或表面上沿某一方向(例如，在所形成的接缝104或114中的x方向)形成的窄开口。应理解，形成的接缝(图1B中的伸长的接缝104或图1C中的短接缝114)不一定在z方向上在整个支撑结构之上延伸。此外，每个接缝在y方向上的宽度也可以在z方向上在整个支撑结构之上变化。例如，形成的接缝(伸长的接缝104或短接缝114)可能更窄，或者在靠近衬底102的垂直位置处根本没有接缝。
在一些实施方式中，通过借由沿伸长的中央条带形状部分133引入弯曲部分116而导致的将伸长的接缝104断开成较短接缝114，沿嵌珠条带形状支撑结构131形成破裂的风险可以大大降低，如下面在图2A-3B中进一步更详细地描述的。
图2A示出了根据本公开的一些实施方式的嵌珠条带形状支撑结构上的接缝断开的示意图。在图1A所示的条带形状支撑结构中，在沉积工艺后，在条带形状支撑结构内形成伸长的接缝，与此不同，在嵌珠条带形状支撑结构中，在嵌珠条带形状支撑结构内部形成有多个较短的接缝214，如图2A所示。伸长的接缝断开成多个较短的接缝主要是由于在沉积工艺期间电介质材料的不均匀分布。电介质材料的不均匀分布主要是由于沿伸长的中央条带形状支撑结构引入了弯曲部分，这使沉积的气态电介质材料从弯曲区段流入窄区段，从而导致更多的电介质材料沉积在窄区段的瓶颈边缘区域中(这样的区域之一由图2A中的虚线框216指示)。随着沉积在这些边缘区域中的电介质材料更多，在这些区域中形成接缝的可能性大大降低，因此通常在没有弯曲部分的条带形状支撑结构中形成的伸长的接缝可以通过沿条带形状支撑结构包括弯曲部分而断开成多条接缝，如图1B所示。
在一些实施方式中，当伸长的接缝断开成多个较短的接缝时，每个接缝所经受的应力可以降低，因此嵌珠条带形状支撑结构所经受的总应力也降低，从而降低了在3D存储器装置的制造工艺中的栅极线退火工艺或其他加热处理工艺期间形成破裂的风险。
图3A示出了具有不同长度的条带形状支撑结构所经受的应力的模拟结果。如果具有不同长度的支撑结构被并入3D NAND存储器装置，黑框301、303和305对应于这些支撑结构的模拟结果。在一些实施方式中，当条带形状支撑结构的长度较短时，形成的接缝长度也较短(或者甚至在沉积工艺之后没有形成接缝)。也就是说，如果宽度保持不变，则接缝长度与条带形状支撑结构的长度具有正相关。在图3A中，模拟结果的中央部分(由框302、304和306指示)的暗度指示对应支撑结构所经受的应力，因此框302、304和306也可以被称为应力集中区302、304和306。应力集中区越大，对应支撑结构所经受的应力越大。从图3A可以看出，当支撑结构的长度较短时，如框301所示，其实际上是方形支撑结构，形成的接缝长度也较短(或没有形成接缝)，并且支撑结构可能完全不经受应力。当形成的接缝由于更长的支撑结构而变得更长时，对应的条带形状支撑结构所经受的应力也增加，因为这些框304和306中的应力集中区更大。因此，条带形状支撑结构越长，形成的接缝越长，应力集中区越大，并且对应的条带形状支撑结构所经受的应力也越大。从图3A所示的模拟结果可以看出，通过沿伸长的中央条带形状支撑结构引入弯曲部分，形成了多个较短的接缝，而不是伸长的接缝，其因此降低了嵌珠条带形状支撑结构所经受的应力。然后可以降低在栅极线退火工艺或其他热处理工艺期间形成破裂的风险。
在一些实施方式中，由于鲁珀特之泪效应(Prince Rupert’s Drop effect)，应力分布可以进一步降低嵌珠条带形状支撑结构所经受的应力。根据鲁珀特之泪理论，弯曲区段中的大的压缩残余应力分布在珠的外表面附近，这导致y方向上的应力减小。由于分布的残余压缩应力，沿条带形状支撑结构的弯曲部分具有高的断裂韧性，从而大大降低了嵌珠条带形状支撑结构的断裂风险。
图2B示出了根据本公开的一些实施方式的嵌珠条带形状支撑结构的截面中的应力分布示意图，并且图2C示出了根据本公开的一些实施方式的没有嵌珠的条带形状支撑结构的截面中的应力分布的示意图。可以看出，在具有嵌珠220的条带形状支撑结构218中，应力分布到珠的表面，这然后导致嵌珠条带形状支撑结构的y方向应力减小。在其中没有嵌珠的条带形状支撑结构222中，y方向应力沿条带形状支撑结构维持，因此在对应的条带形状支撑结构中形成破裂的风险保持较高。
图3B进一步示出了具有或不具有嵌珠的条带形状支撑结构所经受的应力的模拟结果。在框311所指示的条带形状支撑结构中，没有嵌珠，因此模拟的y方向应力沿对应的条带形状支撑结构保持较高，如相应内框312内部的应力集中区所指示的。在框313和315所指示的嵌珠条带形状支撑结构中，由于鲁珀特之泪效应引起的应力分布，y方向上的模拟的应力大大降低。从图3B中的相应的内框314和316中的应力集中区也可以看出，与框315中指示的条带形状支撑结构相比，框313所指示的条带形状支撑结构具有较小的应力，这主要是由于沿条带形状支撑结构嵌入的珠320的密度更高。因此，通过调整嵌珠的密度，也可以修改嵌珠支撑结构所经受的应力。
在一些实施方式中，除了密度之外，珠的形状和尺寸也可能影响嵌珠条带形状支撑结构所经受的应力。例如，在一定范围内，通过增大嵌珠的尺寸，可以进一步减小嵌珠条带形状支撑结构所经受的应力。又例如，通过改变嵌珠的曲率，也可以修改嵌珠条带形状支撑结构所经受的应力。也可以调整与珠相关的某些其他参数。相应地，通过调节嵌珠的不同参数，可以优化嵌珠条带形状支撑结构所经受的应力，从而将在栅极线退火工艺或其他可能导致沿支撑结构形成破裂的类似工艺期间形成破裂的风险降至最低。
鉴于上述内容，嵌珠条带形状支撑结构所经受的降低的应力可能是由于嵌珠结构引起的应力重新分布以及伸长的接缝断裂成多个短接缝。由于在对应的支撑结构之间形成破裂的风险降低，可以改进所公开的3D存储器装置的性能。
图4A示出了根据本公开的一些方面的示例性3D存储器装置400的截面的侧视图。应理解，图4A示出了在制造工艺期间的3D存储器装置400，其可以包括衬底402和横向形成在衬底402上的堆叠结构420。衬底402可以包括硅(例如，单晶硅)、硅锗(SiGe)、砷化镓(GaAs)、锗(Ge)、绝缘体上硅(SOI)、绝缘体上锗(GOI)或任何其他合适的材料。在一些实施方式中，衬底402是减薄的衬底(例如，半导体层)，其通过研磨、蚀刻、化学机械抛光(CMP)或其任何组合而被减薄。3D存储器装置400的衬底402可以包括在由x方向和y方向限定的平面中横向延伸的两个横向表面(例如，顶表面和底表面)。
与本公开一致，堆叠结构420可以包括核心区421和在与核心区421相邻的两个相对侧上的两个阶梯区423-1和423-2。应理解，尽管在仅示出3D存储器装置400的一个截面的图4A中示出两个阶梯区423-1和423-2，但根据本公开的3D存储器装置可以包括包围核心区的三个或更多个阶梯区。此外，在一些实施方式中，阶梯区可以替代地位于两个核心区之间。
图4B示出了根据本公开的一些实施方式的具有位于两个核心区之间的阶梯区的示例性3D存储器装置440的截面的俯视图。如图所示，示例性3D存储器装置440可以包括核心区421-1和421-2以及阶梯区423。阶梯区423可以是中央阶梯区，其将核心区421-1/421-2等分成第一和第二核心区。例如，第一和第二核心区421-1和421-2可以在x方向上关于中央阶梯区423对称。应理解，在一些示例中，阶梯区423可以在中间，但是不在核心区421-1和421-2的中间(中央)，使得第一和第二核心区421-1和421-2可以具有不同的尺寸。如图4B所示并且如前所述，阶梯区423可以包括接触插塞、支撑结构和GLS。支撑结构可包括一个或多个嵌珠条带形状支撑结构。例如，三个嵌珠条带形状支撑结构413可以包括在阶梯区的一部分中，如图4B所示。
在一些实施方式中，除了提供机械支撑之外，这些嵌珠条带形状支撑结构413还可以将3D存储器装置440分成不同的块和/或指状物，如前所述。例如，如图4B所示，当与核心区421-1和421-2中的GLS 438组合时，阶梯区423中的嵌珠条带形状支撑结构413可以将3D存储器装置440分成不同的块433。在3D存储器装置440是NAND闪存装置的一些实施方式中，块433是NAND闪存装置的最小可擦除单元。在一些实施方式中，每个块433还可以包括在y方向上由某些GLS(例如，GLS 438)分开的多个指状物(例如，指状物431)。应理解，虽然GLS438被示为将3D存储器装置440分成核心区421-1和421-2中的不同指状物，但在一些实施方式中，一个或多个嵌珠条带形状支撑结构413也可以延伸到或者被包括在核心区421-1和421-2中，以替换核心区中的GLS以将3D存储器装置440分成块和/或指状物。即，用于在核心区中分隔3D存储器装置440的GLS可以部分或完全由嵌珠条带形状支撑结构413替换。在一些实施方式中，GSL还可以从核心区421-1/421-2延伸到阶梯区423中，以将3D存储器装置440分成不同的块433。例如，如图4B所示，GLS 436可以连续地跨核心区421-1和421-2以及阶梯区423延伸以将3D存储器装置440分成不同的块433。当GLS 436和嵌珠条带形状支撑结构413都用于将3D存储器装置440分成块433时，GLS 436和嵌珠条带形状支撑结构413可以交替地在阶梯区423中的相邻块之间对准，GLS 436和嵌珠条带形状支撑结构413的其他布置也是可能的并且被设想。
返回参考图4A，在一些实施方式中，多个沟道结构422可以进一步形成在核心区(例如，图4A中的核心区421或图4B中的核心区421-1和421-2)中，沟道结构422垂直延伸穿过堆叠结构420。在一些实施方式中，每个沟道结构422包括存储膜4220，其依次包括隧穿层4226、存储层4224(也称为“电荷陷阱层”)和阻挡层4222。沟道结构422还可以包括半导体沟道4228，其通过在沟道结构422中填充半导体材料而形成。在一些实施方式中，沟道结构422具有圆柱形状，并且半导体沟道4228和存储膜4220的隧穿层4226、存储层4224和阻挡层4222以这种顺序从圆柱的中央向外表面沿径向布置。可以在沟道结构422的下部部分中提供半导体插塞(未示出)，其与半导体沟道4228接触并且充当由沟道结构422的源选择栅控制的沟道。
在一些实施方式中，堆叠结构420还可以包括多个交错的导电层426和电介质层428，这些导电层426和电介质层428以台阶方式垂直堆叠在阶梯区423中，如图4A所示。交错的导电层426和电介质层428是存储器堆叠体(未示出)的一部分。存储器堆叠体中的导电层426和电介质层428对的数量决定了3D存储器装置400中的存储单元的数量。应理解，在一些实施方式中，存储器堆叠体可以具有多层叠架构(未示出))，其包括堆叠在彼此之上的多个存储层叠。每个存储层叠中的导电层426和电介质层428对的数量可以相同或不同。
堆叠结构420中的导电层426和电介质层428可以在垂直方向上交替。换言之，除了在存储器堆叠体顶部或底部的层之外，每个导电层426可以在两侧上邻接两个电介质层428，并且每个电介质层428可以在两侧上邻接两个导电层426。导电层426和电介质层428可以形成阶梯区423中的多个台阶。导电层426可以包括导电材料，包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、钽(Ta)、多晶硅、掺杂硅、硅化物或其任何组合。每个导电层426可以包括被粘合层和栅极电介质层包围的栅电极(栅极线)。导电层426的栅电极可以作为字线横向延伸，在阶梯区423中的一个或多个阶梯结构处结束。每个电介质层428可以包括电介质材料，包括但不限于氧化硅、氮化硅、氮氧化硅、或其任何组合。它可以充当将导电层和/或线分离以免彼此接触的绝缘层，这种接触在其他情况下会导致半导体装置的短路或故障。沟道结构422可以延伸穿过多对，每对包括导电层426和电介质层428(在本文中称为“导电/电介质层对”)。堆叠结构420中的导电/电介质层对的数量(例如，32、64或任何其他数量)决定了3D存储器装置400中的存储单元的数量。
在一些实施方式中，3D存储器装置400还包括形成在阶梯区423中的多个接触插塞424，其电连接到堆叠结构420，如图4A所示。每个接触插塞424可以垂直延伸穿过覆盖堆叠结构420的外绝缘层427，直到它到达堆叠结构420的导电层426并与其形成接触，因此电连接到导电层426。接触插塞424距堆叠结构420的核心区421越远，接触插塞424垂直延伸穿过堆叠结构420以到达其对应的导电层426的深度越大。接触插塞424可以包括一个或多个导电层，例如金属层(例如，W、Co、Cu、Al或Ta)或被粘合层(例如，TiN)包围的硅化物层。在一些实施方式中，3D存储器装置400另外包括阶梯区中的多个支撑结构425。这些支撑结构425可以具有不同的形状和尺寸，如下面在图4C中进一步描述的。
图4C示出了根据本公开的一些方面的图4A/4B中所示的3D存储器装置400的阶梯区的截面的俯视图460。如图所示，阶梯区包括接触插塞424的多个阵列、块形状(例如，方形或矩形形状)支撑结构412的多个阵列、和多个嵌珠条带形状支撑结构413(图4C中仅示出一个)。尽管仅使用一个阶梯区作为本公开的示例性实施方式，但是应理解，根据本公开，相同的支撑结构设计可以同样地应用于3D存储器装置的其他阶梯区或甚至核心区。例如，3D存储器装置400的核心区421可以包括一个或多个嵌珠条带形状支撑结构。
在一些实施方式中，基于用于支撑结构的设计图案，每个嵌珠414，包括其中央条带区段416，可以具有圆形形状。替代地，伸长的中央条带区段上方或下方的每个弯曲部分可以是半圆。其他形状的嵌珠也是可能的。例如，伸长的中央条带区段上方或下方的每个弯曲部分可以大于圆的一半、小于圆的一半，或者可以是半椭圆、大于半椭圆、小于半椭圆等。在一些实施方式中，上述圆或椭圆的半径r也可以变化，并且可以关于伸长的中央条带区段的宽度d1具有特定比例。例如，上述圆或椭圆的半径r可以介于d1的1/4和d1的两倍之间。另外，相邻嵌珠的边缘之间的距离d2也可以变化，并且可以在特定范围内(例如，介于d1的1/6和d1的三倍之间)，并且可以优化为特定值，取决于嵌珠的形状和大小。在一些实施方式中，沿单个条带形状支撑结构的嵌珠可以具有相同的形状和尺寸。在一些实施方式中，沿单个条带形状支撑结构的嵌珠可以具有不同的形状和尺寸。例如，可能有两种类型的珠沿条带形状支撑结构交替对准。在一些实施方式中，相同或不同阶梯区中的两个不同的条带形状支撑结构可以具有相同或不同类型的嵌珠。
在一些实施方式中，3D存储器装置400的阶梯区可以进一步包括多个栅缝隙405。多个栅缝隙405可以沿第一方向(例如，x方向)平行地延伸，同时沿垂直于第一方向的第二方向(例如，y方向)以一定距离彼此对准，如图4C所示。
根据本公开，3D存储器装置400的阶梯区，包括接触插塞、支撑结构和栅缝隙，可以通过各种改进来调整。在一些实施方式中，通过用绝缘材料填充孔而产生的块形状支撑结构可以布置成二维阵列，如图4C所示。类似地，通过用导电材料填充接触孔而产生的接触插塞也可以在俯视图中布置成二维阵列。接触插塞阵列的每一行可以被块形状支撑结构阵列的一行或多行(例如，被块形状支撑结构的相邻两行)和一个嵌珠条带形状支撑结构包围，如图4C所示。支撑结构和接触插塞的这种布置可以在这种支撑结构和接触插塞所在的整个阶梯区之上提供结构支撑。在一些实施方式中，每个接触插塞424被来自三个不同侧的三个或更多个块形状支撑结构412和在阶梯区423中的第四侧上的嵌珠条带形状支撑结构413包围，如图4C所示。这提供了对接触插塞424的垂直结构的全方位保护，以防止当堆叠结构420被制造得非常高时产生的不期望的挤压或弯曲力，因此防止对3D存储器装置的内部部件施加巨大压力。应理解，阵列中的支撑结构412不限于块形状，而是可以采用许多其他形状(例如，椭圆、圆形)。
在一些实施方式中，三个或更多个块形状支撑结构和嵌珠条带形状支撑结构可以沿包围阶梯区的横向平面上的接触插塞的圆均等地分开。应理解，上述还应包括三个或更多块形状支撑结构和嵌珠条带形状支撑结构沿圆周基本上均等地分开的情况。术语“基本上”，当用于描述支撑结构之间的分开时，意味着相邻支撑结构之间的距离或朝向被包围的接触插塞424的角度的变化不超过诸如±10％的范围。例如，当存在三个块形状支撑结构412和一个嵌珠条带形状支撑结构413时，它们可以在每对相邻支撑结构之间以90度分开。这对接触插塞424的垂直结构提供了均等的保护以抵抗来自所有方向的力。在一些实施方式中，三个或更多个块形状支撑结构和嵌珠条带形状支撑结构沿其均等分开的圆周的直径等于或小于相邻接触插塞424之间的横向距离的一半。因此，可以降低接触插塞424与其周围的支撑结构之间的重叠的情况。
图7示出了根据本公开的一些方面的具有3D存储器装置的示例性系统700的块图。系统700可以是移动电话、台式计算机、膝上型计算机、平板电脑、车载计算机、游戏控制台、打印机、定位装置、可穿戴电子装置、智能传感器、虚拟现实(VR)装置、增强现实(AR)装置、或其中具有存储装置的任何其他合适的电子装置。如图7所示，系统700可以包括主机708和具有一个或多个3D存储器装置704和存储器控制器706的存储器系统702。主机708可以是电子装置的处理器，例如中央处理单元(CPU)、或片上系统(SoC)，例如应用处理器(AP)。主机708可以被配置为发送或接收存储在存储器装置704中的数据。
3D存储器装置704可以是本文公开的任何3D存储器装置，例如图4A中所示的3D存储器装置400。在一些实施方式中，每个3D存储器装置704包括NAND闪存。与本公开的范围一致，3D存储器装置704可以通过在衬底上横向形成堆叠结构来制造。堆叠结构可以具有中央区和阶梯区。随后，可以形成在阶梯区中垂直延伸的多个支撑结构和在中央区中垂直延伸的多个沟道结构。支撑结构中的至少一个在沉底的横向表面上的垂直投影可以具有嵌珠条带形状。因此，可以大大降低在3D存储器装置中由于栅极线退火工艺或其他类似工艺而形成破裂的风险。结果，3D存储器装置704的电性能可以得到改进，这又改进了存储器系统702和系统700的性能，例如，实现了更稳定的电特性并提高了其使用周期。
根据一些实施方式，存储器控制器706耦合到3D存储器装置704和主机708并且被配置为控制3D存储器装置704。存储器控制器706可以管理存储在3D存储器装置704中的数据并与主机708通信。在一些实施方式中，存储器控制器706被设计用于在低占空比环境中操作，例如安全数字(SD)卡、紧凑型闪存(CF)卡、通用串行总线(USB)闪存驱动器、或用于诸如个人计算机、数码相机、移动电话等电子装置中的其他介质。在一些实施方式中，存储器控制器706被设计用于在高占空比环境SSD中、或用作诸如智能电话、平板电脑、膝上型计算机等移动装置、以及企业存储阵列的数据存储装置的嵌入式多媒体卡(eMMC)中进行操作。存储器控制器706可以被配置为控制3D存储器装置704的操作，例如读取、擦除和编程操作。存储器控制器706还可以被配置为管理关于存储在或将要存储在3D存储器装置704中的数据的各种功能，包括但不限于坏块管理、垃圾收集、逻辑到物理地址转换、磨损均衡等。在一些实施方式中，存储器控制器706还被配置为处理关于从3D存储器装置704读取或写入到3D存储器装置704的数据的纠错码(ECC)。存储器控制器706也可以执行任何其他合适的功能，例如，格式化3D存储器装置704。存储器控制器706可以根据特定的通信协议与外部装置(例如，主机708)通信。例如，存储器控制器706可以通过各种接口协议中的至少一种与外部装置通信，所述接口协议例如USB协议、MMC协议、外围部件互连(PCI)协议、PCI-快速(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小型接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议、集成驱动电子(IDE)协议，火线协议等。
存储器控制器706和一个或多个3D存储器装置704可以集成到各种类型的存储装置中，例如，被包括在诸如通用闪存(UFS)封装或eMMC封装的同一封装中。也就是说，存储器系统702可以被实施为并封装到不同类型的终端电子产品中。在如图8A所示的一个示例中，存储器控制器706和单个3D存储器装置704可以集成到存储卡802中。存储卡802可以包括PC卡(PCMCIA，个人计算机存储卡国际协会)、CF卡、智能媒体(SM)卡、记忆棒、多媒体卡(MMC、RS-MMC、MMCmicro)、SD卡(SD、miniSD、microSD、SDHC)、UFS等。存储卡802还可以包括将存储卡802与主机(例如，图7中的主机708)耦合的存储卡连接器804。在如图8B所示的另一示例中，存储器控制器706和多个存储器装置704可以集成到SSD 806中。SSD 806还可以包括将SSD 806与主机(例如，图7中的主机708)耦合的SSD连接器808。在一些实施方式中，SSD 806的存储容量和/或操作速度大于存储卡802的存储容量和/或操作速度。
图5A-5M示出了根据本公开的一些实施方式的用于形成示例性3D存储器装置500的制造工艺。图6示出了根据本公开的一些实施方式的用于形成示例性3D存储器装置500的方法600的流程图。在图5A-5M和图6中描绘的3D存储器装置500的示例包括图4A中描绘的3D存储器装置400。将一起描述图5A-5M和图6。应理解，方法600中所示的操作并非穷尽的，并且也可以在任何所示操作之前、之后或之间执行其他操作。此外，一些操作可以同时执行，或者以与图6所示不同的顺序执行。
参考图6，方法600开始于操作602，其中提供衬底502。衬底502可以包括硅(例如，单晶硅)、硅锗(SiGe)、砷化镓(GaAs)、锗(Ge)、绝缘体上硅(SOI)、绝缘体上锗(GOI)或任何其他合适的材料。在一些实施方式中，衬底502是减薄的衬底(例如，半导体层)，其通过研磨、蚀刻、化学机械抛光(CMP)或其任何组合而被减薄。3D存储器装置500的衬底502可以包括在由x方向和y方向限定的平面中横向延伸的两个横向表面(例如，顶表面和底表面)，x方向和y方向都垂直于z方向。在一些实施方式中，可以使用包括但不限于CVD、物理气相沉积(PVD)、原子层沉积(ALD)或其任何组合的一种或多种薄膜沉积工艺在衬底502的顶表面上形成停止层(未示出)。停止层可以用作蚀刻停止部。停止层可以包括任何电介质材料，包括但不限于氧化硅、氮化硅、氮氧化硅、低k电介质材料或其任何组合。应理解，在一些示例中，可以在衬底502和停止层之间形成焊盘氧化物层(例如，氧化硅层)以缓和不同层之间的应力并且避免剥离。应理解，在一些示例中，可以从3D存储器装置的最终产品中去除衬底502。例如，衬底502可以由通过薄膜沉积工艺形成的诸如多晶硅层的半导体层替换。
方法600进行到操作604，其中可以在衬底502上形成堆叠结构，如图5A所示。在该操作开始时，包括第一电介质层525(本文称为“牺牲层”)和第二电介质层528(本文称为“电介质层”，在本文中一起被称为“电介质层对”)的多个对的电介质堆叠体529可以形成在衬底502上。根据一些实施方式，电介质堆叠体529可以包括交错的牺牲层525和电介质层528。在一些实施方式中，牺牲层525随后被导电层526替换，这将在下面详细描述。电介质层528和牺牲层525可以交替地沉积在衬底502上以形成电介质堆叠体529。在一些实施方式中，每个电介质层528包括氧化硅层，并且每个牺牲层525包括氮化硅层。电介质堆叠体529可以通过包括但不限于CVD、PVD、ALD或其任何组合的一种或多种薄膜沉积工艺而形成。
在一些实施方式中，电介质堆叠体529可以包括在中间的核心区521和在与核心区521相邻的侧面上的两个阶梯区523-1、523-2。应理解，虽然在仅示出了制造中间的3D存储器装置500的一个截面的图5A中示出两个阶梯区523-1、523-2，但是根据本公开的3D存储器装置500可以包括包围核心区的三个或四个阶梯区。两个或多个阶梯区统称为阶梯区523。如下文将进一步详细描述的，多个沟道结构522形成在核心区中，并且多个支撑结构(未示出)和多个接触插塞524形成在阶梯区中。
在一些实施方式中，阶梯结构540可以进一步形成在电介质堆叠体529的阶梯区523-1、523-2中，如图5B所示。可以通过朝向衬底502对电介质堆叠体529的电介质层对执行多个所谓的“修整蚀刻”周期来形成阶梯结构540。由于施加到电介质堆叠体529的电介质层对的重复的修整蚀刻周期，电介质堆叠体529可以具有一个或多个倾斜边缘，并且上部电介质层比下部电介质层短。
方法600然后进行到操作606，其中形成在核心区521中垂直延伸的多个沟道结构。如图5C所示，在核心区521中垂直蚀刻多个沟道孔533。在一些实施方式中，形成多个开口，使得每个开口成为在后续工艺中生长个体的沟道结构522的位置(如图5D所示)。用于形成沟道孔533的制造工艺可以包括湿法蚀刻和/或干法蚀刻，例如深反应离子蚀刻(DRIE)。沟道孔533的蚀刻可以继续直到它到达衬底502。在一些实施方式中，可以控制蚀刻条件，例如蚀刻速率和时间，以确保每个沟道孔533已经到达衬底502，这有时借助于停止层，以最小化其中形成的沟道孔533和沟道结构522之间的凿孔变化。
在一些实施方式中，每个沟道结构522可以包括存储膜5220和半导体沟道5228。如图5D所示，为了形成沟道结构522，可以沿沟道孔533的侧壁和底面依次形成存储膜5220和半导体沟道5228。在一些实施方式中，存储膜5220可以包括阻挡层5222、存储层5224和隧穿层5226。在一些实施方式中，阻挡层5222、存储层5224和隧穿层5226首先使用诸如ALD、CVD、PVD、任何其他合适的工艺、或其任何组合的一种或多种薄膜沉积工艺沿沟道孔533的侧壁和底表面按此顺序沉积，以形成存储膜5220。然后可以通过使用诸如ALD、CVD、PVD、任何其他合适的工艺、或其任何组合的一种或多种薄膜沉积工艺在隧穿层5226之上沉积诸如多晶硅(例如，未掺杂多晶硅)之类的半导体材料来形成半导体沟道5228。在一些实施方式中，顺序沉积第一氧化硅层、氮化硅层、第二氧化硅层和多晶硅层(“SONO”结构)以形成半导体沟道5228和存储膜5220的阻挡层5222、存储层5224和隧穿层5226。
在一些实施方式中，外绝缘层560可以形成在电介质堆叠体529上，如图5E所示。在一些实施方式中，外绝缘层560可以至少覆盖阶梯区523。在一些其他实施方式中，外绝缘层560可以对阶梯区523和核心区521两者进行整体覆盖。外绝缘层560可以保护沟道结构522免受后续制造工艺的损坏。
方法600然后进行到操作608，其中穿过外绝缘层560和阶梯区523中的堆叠结构形成多个支撑结构。在一些实施方式中，为了在电介质堆叠体529中形成支撑结构，在阶梯区523中垂直蚀刻多个孔531，如图5F所示。
根据本公开的一些实施方式，可以通过使用具有嵌珠条带形状435(无接缝)和块形状的设计图案的光掩模(未示出)来执行孔531的蚀刻，如图4D所示，图4D示出了根据一些实施方式的在阶梯区的一部分中的支撑结构的设计图案。因此，所形成的孔531可以具有某些方形或矩形形状孔、以及嵌珠条带形状孔(或沟槽)、或某些其他类型的孔。在一些实施方式中，可以优化光掩模的图案以获得具有合适形状和尺寸的孔(例如，采用嵌珠条带形状孔的合适的珠形状和尺寸)。用于形成孔531的制造工艺可以包括湿法蚀刻和/或干法蚀刻，例如DRIE。可以将孔531蚀刻为穿过电介质堆叠体529的整个高度并到达衬底502，如图5F所示。
在一些实施方式中，可以用绝缘材料填充孔531以形成多个支撑结构532，如图5G所示。绝缘材料可以包括但不限于氧化硅、氮化硅、氮氧化硅、低介电常数(低k)电介质、或其任何组合。已填充的支撑结构532可以支撑堆叠结构的整体结构鲁棒性并且防止各种内部部件(例如待形成的字线)弯曲。在一些实施方式中，已填充的支撑结构(例如，条带形状支撑结构)可以另外将3D存储器装置500分成多个块或指状物。在其他实施方式中，取决于制造商的需要和/或3D存储器装置500的应用，支撑结构532也可以形成在核心区521中。
在一些实施方式中，多个栅缝隙535可以进一步形成在外绝缘层560和电介质堆叠体529中并垂直延伸穿过外绝缘层560和电介质堆叠体529，如图5H的从3D存储器装置500的阶梯区的截面的俯视图550所示的。在一些实施方式中，用于形成栅缝隙535的制造工艺包括湿法蚀刻和/或干法蚀刻，例如DRIE。在一些实施方式中，栅缝隙535可以在由x方向和y方向限定的平面上在第一方向(例如，x方向)上横向延伸穿过核心区521和阶梯区523两者。栅缝隙535可以沿垂直于第一方向的第二方向(例如，y方向)彼此间隔开。尽管栅缝隙535在图5H中被示为在其间具有一个或多个间隙，但应理解，根据本公开还设想了连续的栅缝隙535，这意味着沿延伸的栅缝隙535不产生间隙。
随后，可以通过栅缝隙535执行栅极替换工艺以替换堆叠结构520内的电介质堆叠体529，其也称为存储器堆叠体(如图5J所示)。具体地，首先通过栅缝隙535去除牺牲层525来形成横向凹陷537，如图5I所示。在一些实施方式中，通过穿过栅缝隙535(图5I中未示出)施加蚀刻剂来去除牺牲层525，以产生在电介质层528之间交错的横向凹陷537。蚀刻剂可以包括相对于电介质层528有选择性地蚀刻牺牲层525的任何合适的蚀刻剂。在一些实施方式中，牺牲层525的去除可能导致堆叠结构上的应力不平衡，尤其是在阶梯区523中。在去除牺牲层525时，形成的支撑结构532可以向阶梯区种的堆叠结构提供必要的支撑。在一些实施方式中，在去除牺牲层525之后，导电层526(包括栅电极和粘合层)可以通过栅缝隙535进一步沉积到横向凹陷537中，如图5J所示。在一些实施方式中，在导电层526之前将栅极电介质层(未示出)沉积到横向凹陷537中，使得导电层526沉积在栅极电介质层上。诸如金属层的导电层526可以使用诸如ALD、CVD、PVD、任何其他合适的工艺、或其任何组合的一种或多种薄膜沉积工艺来沉积。在一些实施方式中，诸如高k电介质层的栅极电介质层也沿栅缝隙535的侧壁并在栅缝隙535的底部形成。根据一些实施方式，由此形成了包括交错的导电层526和电介质层528的堆叠结构520，以替换电介质堆叠体529。在一些实施方式中，经由栅缝隙535用导电材料替换了衬底502的一部分。因此，衬底502可以与沟道结构522电连接。随后，可以用绝缘材料填充栅缝隙535以形成栅极线。类似于栅缝隙535，栅极线可以连续或分立地延伸穿过核心区521和阶梯区523。
在一些实施方式中，在形成栅极线之后，还可以执行栅极线退火工艺以去除氢或其他残留物。然而，栅极线退火工艺可能对沿条带形状支撑结构形成的接缝施加压力，如果沿条带形状支撑结构形成的接缝不具有抗应力性，这可能导致形成破裂的风险。在所公开的3D存储器装置中，由于在光刻工艺期间沿伸长的中央条带形状支撑结构435的嵌珠被包括在图4D中的设计图案480中，形成的嵌珠条带形状支撑结构可以有效地降低置于支撑结构上的应力，从而降低在栅极线退火工艺或可能在形成的条带形状支撑结构上导致增大的应力的其他类似或不同工艺中形成破裂的风险。
方法600然后进行到操作610，其中在阶梯区523中形成电连接到堆叠结构520的多个接触插塞。在一些实施方式中，可以通过在堆叠结构520的阶梯区523中垂直蚀刻来形成多个接触孔539，如图5K所示。这种形成工艺可以包括湿法蚀刻和/或干法蚀刻，例如DRIE。可以蚀刻每个接触孔539直到其底部到达导电层526。因此，可以经由接触插塞524在堆叠结构520的字线和3D存储器装置500的外围电路(未示出)之间建立电连接，如图5L所示，其通过使用诸如ALD、CVD、PVD、任何其他合适的工艺或其任何组合的一种或多种薄膜沉积工艺用导电材料填充接触孔539而形成。接触材料可以包括但不限于W、Co、Cu、Al、硅化物或其任何组合。在一些实施方式中，接触插塞524的上表面与电介质覆盖层560(未示出)的上表面齐平。
图5M示出了根据本公开的一些实施方式的在阶梯区中形成支撑结构和接触插塞之后的3D存储器装置500的阶梯区523-1的截面的俯视图。如图所示，阶梯区523-1可以包括接触插塞524的多个阵列和各种支撑结构512/513。尽管仅阶梯区523-1被用作本公开的示例性实施方式，但是应理解，根据本公开，相同的支撑结构可以同样地应用于3D存储器装置500的其他阶梯区或甚至某些核心区521。
根据本公开的支撑结构可以包括至少一个嵌珠条带形状支撑结构513。在一些实施方式中，根据本公开的支撑结构可以另外包括块形状支撑结构512，该块形状支撑结构512连同至少一个嵌珠条带形状支撑结构513一起为3D存储器装置中的导电层提供支撑。
在一些实施方式中，3D存储器装置500还包括至少一个栅缝隙530。在一些实施方式中，栅缝隙530连续地延伸穿过核心区521和阶梯区523。在其他实施方式中，栅缝隙530分立地延伸穿过相同区域，这意味着沿延伸的至少一个栅缝隙530产生一个或多个间隙。多个栅缝隙530可以沿第一方向(例如，x方向)平行延伸，同时沿与第一方向垂直的第二方向(例如，y方向)以一定距离彼此对准，如图5M所示。
根据本公开，可以通过各种改进来调整包括接触插塞和支撑结构的阶梯区，例如阶梯区570。在一些实施方式中，块形状支撑结构512可以布置成二维阵列，如图5M所示。类似地，接触插塞524也可以布置成二维阵列。接触插塞524的阵列的每一行可以由块形状支撑结构阵列的一行或多行分开。在一些实施方式中，支撑结构阵列的某些相邻行之间没有形成接触插塞524(图5M中未示出)。例如，在块形状支撑结构的当前行和延伸的栅缝隙530之间存在对准的附加的一行块形状支撑结构512。支撑结构和接触插塞的这种布置可以在这种支撑结构和接触插塞所在的衬底区域的整体之上提供结构支撑。在一些实施方式中，每个接触插塞524在阶梯区523中被三个或更多个块形状支撑结构512和一个嵌珠条带形状支撑结构513包围。这提供了对接触插塞524的垂直结构的全方位保护以防止当堆叠结构520被制造得非常高时产生的不期望的挤压或弯曲力，从而防止对衬底的内部部件施加巨大压力。
在一些实施方式中，三个或更多个块形状支撑结构512和嵌珠条带形状支撑结构513可以沿堆叠结构的横向表面上的包围接触插塞524的圆周等距分开。应理解，上述还应包括三个或更多个块形状支撑结构和嵌珠条带形状支撑结构沿圆周基本上等距分开的情况。术语“基本上”，当用于描述支撑结构之间的分开时，意味着相邻支撑结构之间的距离或朝向被包围的接触插塞524的角度的变化不超过诸如±10％的范围。例如，当存在三个块形状支撑结构和一个条带形状支撑结构时，它们可以在每对相邻支撑结构之间以90度分开。这对接触插塞524的垂直结构提供了均等的保护以抵抗来自所有方向的力。在一些实施方式中，三个或更多个块形状支撑结构和嵌珠条带形状支撑结构沿其均等分开的圆周的直径等于或小于相邻接触插塞524之间的横向距离的一半。因此，可以降低接触插塞524与其周围的支撑结构之间的重叠的情况。
根据本公开的一个方面，一种3D存储器装置包括包含核心区和阶梯区的堆叠结构、在核心区中延伸穿过堆叠结构的沟道结构、以及在阶梯区中延伸穿过堆叠结构的第一支撑结构。第一支撑结构包括沿第一方向延伸的第一部分以及沿垂直于第一方向的第二方向从第一部分突出的第二部分。
在一些实施方式中，第一支撑结构位于3D存储器装置的两个块之间。
在一些实施方式中，3D存储器装置进一步包括第二支撑结构。第二支撑结构包括布置成二维阵列的一组块形状支撑结构。
在一些实施方式中，第二支撑结构位于同一存储块内。
在一些实施方式中，块形状支撑结构中的至少一个具有方形形状、矩形形状或L形形状中的一种。
在一些实施方式中，第一支撑结构的第二部分包括从第一支撑结构的第一部分的两个相对侧突出的多个弯曲部分。
在一些实施方式中，多个弯曲部分沿第一支撑结构的第一部分的两个相对侧成对地对准。
在一些实施方式中，相邻的两个弯曲部分之间沿第一方向具有相同的距离。
在一些实施方式中，弯曲部分的半径介于第一部分在第二方向上的宽度的1/4和第一部分在第二方向上的宽度的两倍之间。
在一些实施方式中，相邻的两个弯曲部分的边缘之间的距离介于第一部分在第二方向上的宽度的1/6和第一部分在第二方向上的宽度的三倍之间。
在一些实施方式中，每个弯曲部分具有相同的形状。
在一些实施方式中，每个弯曲部分具有圆形的一部分的形状。
在一些实施方式中，每个弯曲部分具有椭圆的一部分的形状。
在一些实施方式中，3D存储器装置还包括沿第一方向间断地延伸的多个栅缝隙。多个栅缝隙位于3D存储器装置的同一存储块中。
根据本公开的另一方面，3D存储器装置包括包含核心区和阶梯区的堆叠结构、在核心区中延伸穿过堆叠结构的沟道结构、以及在阶梯区中延伸穿过堆叠结构的第一支撑结构。第一支撑结构在平面视图中具有嵌珠条带形状。
在一些实施方式中，第一支撑结构包括沿第一方向延伸的一个伸长的中央条带。
在一些实施方式中，第一支撑结构还包括沿伸长的中央条带成对地对准的一个或多个珠。
在一些实施方式中，一个或多个珠具有相同的形状。
在一些实施方式中，一个或多个珠包括具有不同形状的两组珠，每一组珠具有相同的形状。
在一些实施方式中，相邻珠的边缘之间沿第一方向具有相同的距离。
在一些实施方式中，第一支撑结构包括在伸长的中央条带结构内的一个或多个接缝。
在一些实施方式中，3D存储器装置还包括沿第一方向间断地延伸的多个栅缝隙。多个栅缝隙位于3D存储器装置的同一存储块中。
在一些实施方式中，3D存储器装置还包括第二支撑结构。第二支撑结构包括布置成二维阵列的一组块形状支撑结构。
在一些实施方式中，3D存储器装置还包括形成在阶梯区中的多个接触插塞。
在一些实施方式中，每个接触插塞被三个或更多个块形状支撑结构和阶梯区中的第一支撑结构包围。
根据本公开的另一方面，一种用于形成三维(3D)存储器装置的方法包括：形成堆叠结构，该堆叠结构包括核心区和阶梯区；形成在核心区中延伸穿过堆叠结构的沟道结构；以及形成在阶梯区中延伸穿过堆叠结构的第一支撑结构。第一支撑结构在平面视图中具有嵌珠条带形状。
在一些实施方式中，形成第一支撑结构还包括形成在阶梯区中穿过堆叠结构的伸长的沟槽并且用绝缘材料填充在伸长的沟槽中以形成第一支撑结构。伸长的沟槽包括从伸长的缝隙的两个相对侧突出的多个弯曲部分。
在一些实施方式中，嵌珠条带形状是包括一个伸长的中央条带形状的形状，该伸长的中央条带形状沿所述伸长的中央条带形状嵌入有一个或多个珠。
在一些实施方式中，在3D存储器装置的相邻两个块之间的堆叠结构的位置处蚀刻伸长的沟槽。
在一些实施方式中，该方法还包括形成第二支撑结构。第二支撑结构包括布置成二维阵列的一组块形状支撑结构。
在一些实施方式中，该方法还包括在核心区中穿过堆叠结构蚀刻多个沟道孔，并用半导体层和复合电介质层填充在沟道孔中以形成多个沟道结构。
在一些实施方式中，该方法还包括在阶梯区中形成多个接触插塞。
根据本公开的另一方面，一种系统包括被配置为存储数据的3D存储器装置和耦合到3D存储器装置并被配置为控制3D存储器装置的存储器控制器。3D存储器装置包括包含核心区和阶梯区的堆叠结构、在核心区中延伸穿过堆叠结构的沟道结构、以及在阶梯区中延伸穿过堆叠结构的第一支撑结构。第一支撑结构在平面视图中具有嵌珠条带形状。
特定实施方式的前述描述可以容易地被修改和/或改编以用于各种应用。因此，基于本文提出的教导和指导，这样的改编和修改旨在处于所公开的实施方式的等同物的含义和范围内。
本公开的广度和范围不应由任何上述示例性实施方式来限制，而应仅根据所附权利要求及其等同物来限定。

Claims (33)

1.一种三维(3D)存储器装置，包括：
堆叠结构，包括核心区和阶梯区；
沟道结构，在所述核心区中延伸穿过所述堆叠结构；以及
第一支撑结构，在所述阶梯区中延伸穿过所述堆叠结构，
其中，所述第一支撑结构包括沿第一方向延伸的第一部分和沿垂直于所述第一方向的第二方向从所述第一部分突出的第二部分。
2.根据权利要求1所述的3D存储器装置，其中，所述第一支撑结构位于所述3D存储器装置的两个块之间。
3.根据权利要求1所述的3D存储器装置，还包括第二支撑结构，其中，所述第二支撑结构包括布置成二维阵列的一组块形状支撑结构。
4.根据权利要求3所述的3D存储器装置，其中，所述第二支撑结构位于同一存储块内。
5.根据权利要求3所述的3D存储器装置，其中，所述块形状支撑结构中的至少一个具有方形形状、矩形形状或L形形状中的一种。
6.根据权利要求1-5中任一项所述的3D存储器装置，其中，所述第一支撑结构的所述第二部分包括从所述第一支撑结构的所述第一部分的两个相对侧突出的多个弯曲部分。
7.根据权利要求6所述的3D存储器装置，其中，所述多个弯曲部分沿所述第一支撑结构的所述第一部分的所述两个相对侧成对地对准。
8.根据权利要求6或7所述的3D存储器装置，其中，相邻的两个弯曲部分之间沿所述第一方向具有相同的距离。
9.根据权利要求6-8中任一项所述的3D存储器装置，其中，弯曲部分的半径介于所述第一部分在所述第二方向上的宽度的1/4与所述第一部分在所述第二方向上的所述宽度的两倍之间。
10.根据权利要求6-8中任一项所述的3D存储器装置，其中，相邻两个弯曲部分的边缘之间的距离介于所述第一部分在所述第二方向上的宽度的1/6与所述第一部分在所述第二方向上的所述宽度的三倍之间。
11.根据权利要求6-10中任一项所述的3D存储器装置，其中，每个所述弯曲部分具有相同的形状。
12.根据权利要求6-11中任一项所述的3D存储器装置，其中，每个所述弯曲部分具有圆形的一部分的形状。
13.根据权利要求6-11中任一项所述的3D存储器装置，其中，每个所述弯曲部分具有椭圆的一部分的形状。
14.根据权利要求1-13中任一项所述的3D存储器装置，还包括沿所述第一方向间断地延伸的多个栅缝隙，其中，所述多个栅缝隙位于所述3D存储器装置的同一存储块中。
15.一种三维(3D)存储器装置，包括：
堆叠结构，包括核心区和阶梯区；
沟道结构，在所述核心区中延伸穿过所述堆叠结构；以及
第一支撑结构，在所述阶梯区中延伸穿过所述堆叠结构，
其中，所述第一支撑结构在平面视图中具有嵌珠条带形状。
16.根据权利要求15所述的3D存储器装置，其中，所述第一支撑结构包括沿第一方向延伸的一个伸长的中央条带。
17.根据权利要求16所述的3D存储器装置，其中，所述第一支撑结构还包括沿所述伸长的中央条带成对地对准的一个或多个珠。
18.根据权利要求17所述的3D存储器装置，其中，所述一个或多个珠具有相同的形状。
19.根据权利要求17所述的3D存储器装置，其中，所述一个或多个珠包括具有不同形状的两组珠，每一组珠具有相同的形状。
20.根据权利要求17所述的3D存储器装置，其中，相邻珠的边缘之间沿第一方向具有相同的距离。
21.根据权利要求15-20中任一项所述的3D存储器装置，其中，所述第一支撑结构包括在伸长的中央条带结构内的一个或多个接缝。
22.根据权利要求15-21中任一项所述的3D存储器装置，还包括沿第一方向间断地延伸的多个栅缝隙，其中，所述多个栅缝隙位于所述3D存储器装置的同一存储块中。
23.根据权利要求15-22中任一项所述的3D存储器装置，还包括第二支撑结构，其中，所述第二支撑结构包括布置成二维阵列的一组块形状支撑结构。
24.根据权利要求15-22中任一项所述的3D存储器装置，还包括形成在所述阶梯区中的多个接触插塞。
25.根据权利要求24所述的3D存储器装置，其中，每个接触插塞被三个或更多个块形状支撑结构以及所述阶梯区中的所述第一支撑结构包围。
26.一种用于形成三维(3D)存储器装置的方法，包括：
形成堆叠结构，所述堆叠结构包括核心区和阶梯区；
形成在所述核心区中延伸穿过所述堆叠结构的沟道结构；以及
形成在所述阶梯区中延伸穿过所述堆叠结构的第一支撑结构，其中，所述第一支撑结构在平面视图中具有嵌珠条带形状。
27.根据权利要求26所述的方法，其中，所述嵌珠条带形状是包括一个伸长的中央条带形状的形状，其中，所述伸长的中央条带形状沿所述伸长的中央条带形状嵌入有一个或多个珠。
28.根据权利要求26或27所述的方法，其中，形成所述第一支撑结构还包括：
形成在所述阶梯区中穿过所述堆叠结构的伸长的沟槽，其中，所述伸长的沟槽包括从伸长的缝隙的两个相对侧突出的多个弯曲部分；以及
用绝缘材料填充所述伸长的沟槽以形成所述第一支撑结构。
29.根据权利要求28所述的方法，其中，在所述3D存储器装置的相邻两个块之间的所述堆叠结构的位置处蚀刻所述伸长的沟槽。
30.根据权利要求26-29中任一项所述的方法，还包括：
形成第二支撑结构，其中，所述第二支撑包括布置成二维阵列的一组块形状支撑结构。
31.根据权利要求26-30中任一项所述的方法，还包括：
在所述核心区中穿过所述堆叠结构蚀刻多个沟道孔；以及
用半导体层和复合电介质层填充所述沟道孔以形成多个沟道结构。
32.根据权利要求26-31中任一项所述的方法，还包括：
在所述阶梯区中形成多个接触插塞。
33.一种系统，包括：
三维(3D)存储器装置，被配置为存储数据，所述3D存储器装置包括：
堆叠结构，包括核心区和阶梯区；
沟道，在所述核心区中延伸穿过所述堆叠结构；以及
第一支撑结构，在所述阶梯区中延伸穿过所述堆叠结构，其中，所述第一支撑结构在平面视图中具有嵌珠条带形状；以及
存储器控制器，耦合到所述3D存储器装置并被配置为控制所述3D存储器装置。
CN202180003193.4A 2021-09-13 2021-09-13 三维存储器装置及其形成方法 Pending CN113950743A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/117882 WO2023035259A1 (en) 2021-09-13 2021-09-13 Three-dimensional memory devices and methods for forming the same

Publications (1)

Publication Number Publication Date
CN113950743A true CN113950743A (zh) 2022-01-18

Family

ID=79339320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180003193.4A Pending CN113950743A (zh) 2021-09-13 2021-09-13 三维存储器装置及其形成方法

Country Status (3)

Country Link
US (1) US20230084615A1 (zh)
CN (1) CN113950743A (zh)
WO (1) WO2023035259A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180106727A (ko) * 2017-03-21 2018-10-01 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US10115632B1 (en) * 2017-04-17 2018-10-30 Sandisk Technologies Llc Three-dimensional memory device having conductive support structures and method of making thereof
US10141331B1 (en) * 2017-05-29 2018-11-27 Sandisk Technologies Llc Three-dimensional memory device containing support pillars underneath a retro-stepped dielectric material and method of making thereof
KR20200053919A (ko) * 2018-11-09 2020-05-19 에스케이하이닉스 주식회사 수직형 메모리 장치 및 그 제조 방법
KR20200079145A (ko) * 2018-12-24 2020-07-02 삼성전자주식회사 워드라인 컷을 포함하는 반도체 장치
JP2021125650A (ja) * 2020-02-07 2021-08-30 キオクシア株式会社 半導体記憶装置
JP7317995B2 (ja) * 2020-04-24 2023-07-31 長江存儲科技有限責任公司 ドレイン選択ゲートカット構造を備えた三次元メモリデバイスおよびこれを形成するための方法
CN112272868B (zh) * 2020-07-31 2022-04-29 长江存储科技有限责任公司 具有用于阶梯区域的支持结构的三维存储器件

Also Published As

Publication number Publication date
WO2023035259A1 (en) 2023-03-16
US20230084615A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
US9087688B2 (en) Semiconductor device and method of manufacturing the same
US9799674B2 (en) Semiconductor devices including field effect transistors
CN113892179A (zh) 三维存储器器件及其形成方法
CN113169184A (zh) 三维存储器件及其形成方法
CN113519056B (zh) 三维存储装置及其形成方法
CN113950743A (zh) 三维存储器装置及其形成方法
US20240107762A1 (en) Three-dimensional memory devices and methods for forming the same
CN113228277B (zh) 三维存储器件及其形成方法
US20240074181A1 (en) Three-dimensional memory devices and methods for forming the same
CN113924647B (zh) 三维存储器器件以及用于形成所述三维存储器器件的方法
US20230020017A1 (en) Method of manufacturing semiconductor device
US20230059524A1 (en) Three-dimensional memory devices and methods for forming the same
US20240098989A1 (en) Three-dimensional memory devices and methods for forming the same
US20230056340A1 (en) Three-dimensional memory devices and methods for forming the same
US20230225124A1 (en) Three-dimensional memory devices and methods for forming the same
US20230413570A1 (en) Three-dimensional memory device and method for forming the same
US20230411285A1 (en) Three-dimensional memory devices and methods for forming the same
US20240098994A1 (en) Three-dimensional memory devices and methods for forming the same
US20240064978A1 (en) Three-dimensional memory devices, systems, and methods for forming the same
WO2023024342A1 (en) Three-dimensional memory devices and methods for forming the same
TW202415258A (zh) 三維記憶體裝置及其形成方法
TW202415237A (zh) 三維記憶體裝置及其系統
TW202404033A (zh) 三維記憶體裝置及其形成方法
TW202410413A (zh) 三維記憶體裝置及其製造方法，以及系統
KR20230074415A (ko) 3d 메모리 디바이스 및 그 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination