CN106098639B - 晶片封装体及其制造方法 - Google Patents

晶片封装体及其制造方法 Download PDF

Info

Publication number
CN106098639B
CN106098639B CN201610269194.4A CN201610269194A CN106098639B CN 106098639 B CN106098639 B CN 106098639B CN 201610269194 A CN201610269194 A CN 201610269194A CN 106098639 B CN106098639 B CN 106098639B
Authority
CN
China
Prior art keywords
layer
wafer
encapsulation body
wafer encapsulation
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610269194.4A
Other languages
English (en)
Other versions
CN106098639A (zh
Inventor
沈信隆
赖俊谚
黄郁庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Publication of CN106098639A publication Critical patent/CN106098639A/zh
Application granted granted Critical
Publication of CN106098639B publication Critical patent/CN106098639B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
    • H01L31/02164—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors for shielding light, e.g. light blocking layers, cold shields for infrared detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Automation & Control Theory (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种晶片封装体及其制造方法。晶片封装体包含一晶片、一间隔层、一乘载基板以及一遮光保护层。晶片具有相对的一第一表面与一第二表面，以及一侧面位于第一表面与第二表面之间。间隔层位于第一表面上，而乘载基板位于间隔层上。遮光保护层位于晶片的第二表面下，且遮光保护层延伸入乘载基板中并覆盖晶片的侧面。本发明不仅能够有效阻隔水气，还可以遮蔽自乘载基板的侧面处进入的光线，由此提高了制程的良率与晶片封装体的侦测精度。

Description

晶片封装体及其制造方法
技术领域
本发明是有关一种晶片封装体及一种晶片封装体的制造方法。
背景技术
在各项电子产品要求多功能且外型尚须轻薄短小的需求之下，各项电子产品所对应的半导体晶片，不仅其尺寸微缩化，当中的布线密度亦随之提升，因此后续在制造半导体晶片封装体的挑战亦渐趋严峻。其中，晶圆级晶片封装是半导体晶片封装方式的一种，是指晶圆上所有晶片生产完成后，直接对整片晶圆上所有晶片进行封装制程及测试，完成之后才切割制成单颗晶片封装体的晶片封装方式。
在半导体晶片尺寸微缩化、布线密度提高的情形之下，晶片封装体的绝缘性质是当今晶片封装技术重要的研发方向之一，以防止水气、温度或压力影响晶片封装体的内部线路，造成良率与可靠度的下降。通常在线路布局完成后，会再形成保护层覆盖此线路以阻隔空气，并切割成独立的晶片封装体。然而，晶片封装体的侧面不具有任何保护层，自侧面进入的水气将使得晶片封装体的内部线路产生氧化，更甚者会挤压晶片封装体的硅穿孔造成错误的电性连接。
发明内容
因此，本发明提供一种晶片封装体与其制备方法，以提升晶片封装体的良率与可靠度。
本发明的一态样提供一种晶片封装体，包含一晶片、一间隔层、一乘载基板以及一遮光保护层。晶片具有相对的一第一表面与一第二表面，以及一 侧面位于第一表面与第二表面之间。间隔层位于第一表面上，而乘载基板位于间隔层上。遮光保护层位于晶片的第二表面下，且遮光保护层延伸入乘载基板中并覆盖晶片的侧面。
根据本发明一或多个实施方式，遮光保护层的材质包含环氧树脂或低透光率材料。
根据本发明一或多个实施方式，晶片还包含一感测层、一第一绝缘层、一导电垫区、一测试电路与一穿孔。感测层位于第一表面上，且间隔层环绕感测层。第一绝缘层位于第一表面下，而导电垫区与测试电路位于第一绝缘层中，且彼此电性分离。穿孔则自晶片的第二表面朝第一表面延伸，并暴露导电垫区。
根据本发明一或多个实施方式，测试电路暴露于晶片的侧面，而遮光保护层覆盖测试电路。
根据本发明一或多个实施方式，第一绝缘层暴露于晶片的侧面，而遮光保护层覆盖第一绝缘层。
根据本发明一或多个实施方式，乘载基板具有位于感测层上的一第一开口。
根据本发明一或多个实施方式，晶片封装体还包含：一第二绝缘层，位于第二表面下，并延伸至穿孔中覆盖穿孔的侧壁；以及一导电层，位于第二绝缘层与遮光保护层之间，并延伸至穿孔中接触导电垫区。
根据本发明一或多个实施方式，第一绝缘层与第二绝缘层的材质包含氧化硅、氮化硅、氮氧化硅、或其组合。
根据本发明一或多个实施方式，第二绝缘层还延伸覆盖侧面，并夹设于晶片的侧面与遮光保护层之间。
根据本发明一或多个实施方式，遮光保护层具有一第二开口暴露部分该导电层。
根据本发明一或多个实施方式，晶片封装体还包含一外部导电结构位于第二开口中，并接触导电层。
本发明的一态样提供一种晶片封装体的制造方法，包含下列步骤：先提供一晶圆，其具有相对的一第一表面与一第二表面；接着形成一间隔层于第一表面上，并形成一乘载基板于间隔层上；移除部分晶圆、部分间隔层与部分乘载基板以形成一缺口暴露晶圆的一侧面；最后形成一遮光保护层于第二表面下与缺口中，且遮光保护层延伸入乘载基板中并覆盖晶圆的侧面。
根据本发明一或多个实施方式，还研磨晶圆的第二表面。
根据本发明一或多个实施方式，晶圆还包含一感测层、一第一绝缘层、一导电垫区、一测试电路。感测层位于第一表面上，且间隔层环绕感测层。第一绝缘层位于第一表面下，而导电垫区与测试电路位于第一绝缘层中，且彼此电性分离。
根据本发明一或多个实施方式，测试电路暴露于晶片的侧面，而位于缺口中的遮光保护层覆盖测试电路。
根据本发明一或多个实施方式，晶片封装体的制造方法还包含下列步骤。形成一穿孔自晶圆的第二表面朝第一表面延伸，以暴露导电垫区。接着形成一第二绝缘层于第二表面下与穿孔中，并移除穿孔中的部分第二绝缘层以暴露导电垫区。最后形成一导电层于第二绝缘层下与穿孔中，其中遮光保护层覆盖导电层。
根据本发明一或多个实施方式，晶片封装体的制造方法还包含下列步骤：图案化遮光保护层以形成一第二开口暴露导电层；以及形成一外部导电结构于第二开口中。
根据本发明一或多个实施方式，晶片封装体的制造方法还包含研磨乘载基板以形成一第一开口。
根据本发明一或多个实施方式，晶片封装体的制造方法还包含沿缺口切 割遮光保护层与乘载基板，以形成一晶片封装体。
根据本发明一或多个实施方式，保护层以涂布、沉积或印刷的方式形成。
本发明不仅能够有效阻隔水气，还可以遮蔽自乘载基板的侧面处进入的光线，由此提高了制程的良率与晶片封装体的侦测精度。
附图说明
图1绘示根据本发明部分实施方式的一种晶片封装体的剖面图；
图2绘示根据本发明其他部分实施方式的一种晶片封装体的剖面图；
图3绘示根据本发明其他部分实施方式的一种晶片封装体的剖面图；
图4绘示根据本发明其他部分实施方式的一种晶片封装体的剖面图；
图5绘示根据本发明部分实施方式的晶片封装体的制造方法流程图；
图6A-6G绘示图1的晶片封装体在制程各个阶段的剖面图；
图7绘示根据本发明部分实施方式的晶片封装体的制造方法流程图；
图8A-8G绘示图2的晶片封装体在制程各个阶段的剖面图；以及
图9A-9G绘示图4的晶片封装体在制程各个阶段的剖面图。
其中，附图中符号的简单说明如下：
100：晶片封装体
110：晶片
112：第一表面
113、313：侧面
114：第二表面
115：感测层
115a：感测区
116：导电垫区
117：测试电路
118：第一绝缘层
119：穿孔
120：间隔层
130：乘载基板
130T：上表面
130S：侧面
132：第一开口
140、240：第二绝缘层
150：导电层
160、360、460：保护层
162：第二开口
164：接触面
170：外部导电结构
464：底部
600、800、900：晶圆
610、810、910：凹洞
620、820、920：缺口
621、821、921：底部
630、830、930：暂时粘着层
640、840、940：切割道
915：暂时乘载层
510～590：步骤
710～790：步骤。
具体实施方式
以下将以图式揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些已知惯用的结构与元件在图式中将以简单示意的方式绘示。
此外，相对词汇，如“下”或“底部”与“上”或“顶部”，用来描述文中在附图中所示的一元件与另一元件的关系。相对词汇是用来描述装置在附图中所描述之外的不同方位是可以被理解的。例如，如果一附图中的装置被翻转，元件将会被描述原为位于其它元件的“下”侧将被定向为位于其他元件的“上”侧。例示性的词汇“下”，根据附图的特定方位可以包含“下”和“上”两种方位。同样地，如果一附图中的装置被翻转，元件将会被描述原为位于其它元件的“下方”或“之下”将被定向为位于其他元件上的“上方”。例示性的词汇“下方”或“之下”，可以包含“上方”和“上方”两种方位。
图1绘示根据本发明部分实施方式的一种晶片封装体100的剖面图。如图1所示，一晶片封装体100包含一晶片110、一间隔层120、一乘载基板130、一第二绝缘层140、一导电层150、一遮光保护层160与一外部导电结构170。晶片110具有相对的一第一表面112与一第二表面114，以及一侧面113位于第一表面112与第二表面114之间。间隔层120则位于第一表面112上，而乘载基板130位于间隔层120上。遮光保护层160位于晶片110的第二表面114下，且延伸入乘载基板130中并覆盖晶片110的侧面113。换言之，遮光保护层160覆盖晶片110的第二表面114，并延伸至晶片封装体100的两侧以覆盖晶片110的侧面113、间隔层120的侧面与乘载基板130。值得注意的是，部分的遮光保护层160嵌入乘载基板130中，使两者之间的一接触面164具有阶状轮廓，但不以此为限。在本发明的部分实施例中，接触面164亦可具有弧状轮廓，或其他合适的形状。
具体而言，晶片110包含一导电垫区116、一测试电路117与一第一绝缘层118。第一绝缘层118位于第一表面112下，而导电垫区116与测试电路117位于第一绝缘层118中，且彼此电性分离。此处的测试电路117意指在前段制程时用于测试的金属层，但其在晶片封装体100中不具有任何功能性(functionality)。然而，在切割成独立的晶片封装体100后，此测试电路117会暴露于晶片100的侧面113并直接与空气接触。空气中的水气将使得测试电路117氧化膨胀，而产生高伸张应力挤压晶片封装体100的内部电路，例如：穿孔119中的导电层150，而导致良率的下降。为解决上述的问题，位于第二表面114的遮光保护层160还延伸至晶片110的侧面113覆盖暴露的测试电路117，以防止水气进入测试电路117中。另一方面，间隔层120与晶片110的接合处亦易受水气影响而造成剥离，遮光保护层160还覆盖间隔层120的侧面以使间隔层120不易吸收水气。在本发明的其他实施例中，晶片110中不具有测试电路117，而第一绝缘层118暴露于晶片110的侧面113。因第一绝缘层118亦会吸收水气并产生应力挤压内部电路，遮光保护层160还延伸至晶片110的侧面113覆盖暴露的第一绝缘层118，以防止水气进入第一绝缘层118中。
在本发明的部分实施例中，晶片110包含半导体元件、内层介电层(ILD)、内金属介电层(IMD)、钝化层(passivation layer)与内连金属结构。值得注意的是，导电垫区116与测试电路117为晶片110中的内连金属结构，其具有多个平行排列的金属层与连接此些金属层的连通柱(via)。且部分的第一绝缘层118位于此些金属层间以作为内金属介电层，而连通柱通过第一绝缘层118以电性连接相邻的金属层。此外，第一绝缘层118还使导电垫区116与测试电路117电性绝缘。在本发明的其他部分实施例中，第一绝缘层118的材质包含氧化硅、氮化硅、或其他合适的绝缘材料，而遮光保护层160的材质包含环氧树脂或低透光度材料。在本发明的其他部分实施例中，乘载基板130为空白的硅基板。
晶片110还具有一感测层115位于晶片110的第一表面112上，间隔层120环绕此感测层115，且此感测层115电性连接至导电垫区116。间隔层120可如图1所示跨至感测层115上，但不以此为限。间隔层120亦可与感测层115维持一间距，而不影响本发明的精神。感测层115为湿度感测层、光感测层或压力感测层，但不以此为限。在本实施例中，感测层115为湿度感测层，其材质包含湿度感测高分子。因此，乘载基板130还具有一第一开口132于感测层115上，且第一开口132在垂直投影方向重叠于感测层115的感测区115a。自第一开口132进入的水气使感测区115a中的湿度感测高分子的性质(电阻值、电容值)产生变化，感测区115a并将此信号传至晶片110以换算湿度值。本发明的遮光保护层160除了能保护测试电路117外，其还阻挡外部能量进入乘载基板130中。详细而言，进入乘载基板130的光线具有一定的能量，并会往感测层115方向扩散，而影响感测区115a所侦测到的数值(尤其是当感测层为光感测层或湿度感测层时)。据此，本发明提供的遮光保护层160至少会延伸至乘载基板130中，以阻档大部分的光线自乘载基板130的侧面进入，进一步提高感测的精准度。
晶片110还具有一穿孔119自第二表面114朝第一表面112延伸，并暴露导电垫区116。第二绝缘层140位于第二表面114下，并延伸至穿孔119中覆盖穿孔119的侧壁，而导电层150位于第二绝缘层140与遮光保护层160之间，并延伸至穿孔119中接触导电垫区116。具体而言，导电层150接触导电垫区116中的金属层。在本发明的部分实施例中，导电层150的材质包含铝、铜、镍、或任何合适的导电材料，而第二绝缘层140的材质包含氧化硅、氮化硅、或其他合适的绝缘材料。遮光保护层160还具有一第二开口162暴露部分的导电层150，而一外部导电结构170结位于第二开口162中，并接触导电层150。借此，外部导电结构170通过导电层150与导电垫区116电性连接，以将晶片110运算后的湿度值传送至外部装置，例如：印刷电路板。外部导电结构170为 焊球、凸块等业界熟知的结构，且形状可以为圆形、椭圆形、方形、长方形，并不用以限制本发明。
请继续参阅图2，图2为本发明其他部分实施方式中一种晶片封装体的剖面图。此处需注意的是相同元件的材质并不再做详述。图2的晶片封装体200与图1的晶片封装体100的差别在于，晶片封装体200的第二绝缘层240位于第二表面114下，且延伸入乘载基板130中并覆盖晶片110的侧面113与间隔层120的侧面。如图2所示，第二绝缘层240夹设于晶片110的侧面113与遮光保护层160之间，并覆盖暴露于侧面113的测试电路117。具体而言，设置第二绝缘层240与遮光保护层160于晶片封装体200的两侧，以阻隔暴露于侧面113的测试电路117与水气接触的机会，进一步提升晶片封装体200的良率。
请继续参阅图3，图3为本发明其他部分实施方式中一种晶片封装体的剖面图。此处需注意的是相同元件的材质并不再做详述。图3的晶片封装体300与图1的晶片封装体100的差别在于，晶片封装体300的遮光保护层360位于第二表面114下，且延伸通过晶片110、间隔层120与部分乘载基板130，以覆盖晶片110中的测试电路117。但遮光保护层360并未覆盖晶片封装体300的两侧，因此晶片110的侧面313与间隔层120仍暴露于大气中。虽然水气会自晶片110的侧面313进入，但通过晶片110、间隔层120与部分乘载基板130的遮光保护层360仍可提供测试电路117良好的阻隔效果，使其不受水气影响。
请继续参阅图4，图4为本发明其他部分实施方式中一种晶片封装体的剖面图，且相同元件的材质不再详述。图4的晶片封装体400与图1的晶片封装体100的差别在于，晶片封装体400的遮光保护层460还延伸以完全覆盖乘载基板130的侧面130S，且其底部462与乘载基板130的上表面130T大致为共平面。在图4的实施方式中，遮光保护层460不仅阻隔水气进入测试电路117，还能完全遮蔽自乘载基板130的侧面130S处进入的光线，以使感测区115a不受干扰而提升晶片封装体400的侦测精度。
接着参阅图5，图5绘示根据本发明部分实施方式的晶片封装体的制造方法流程图。并同时参阅图6A-6G以进一步理解晶片封装体的制造方法，图6A-6G绘示图1的晶片封装体在制程各个阶段的剖面图。
请先参阅步骤510与图6A，提供一晶圆600，晶圆600具有相对的第一表面112与第二表面114，并包含感测层115、第一绝缘层118、导电垫区116与测试电路117，其中感测层115位于第一表面112上、第一绝缘层118位于第一表面112下、而导电垫区116与测试电路117位于第一绝缘层118中，且彼此电性分离。晶圆600上具有多个晶片区，在后续制程中会切割此些晶片区以形成多个晶片封装体100。在本发明的部分实施例中，晶圆600中具有半导体元件、内层介电层(ILD)、内金属介电层(IMD)、钝化层(passivation layer)与内连金属结构。导电垫区116与测试电路117为晶圆600中的内连金属结构，其具有多个平行排列的金属层与连接此些金属层的连通柱(via)。且部分的第一绝缘层118位于此些金属层间以作为内金属介电层，而连通柱通过第一绝缘层118以电性连接相邻的金属层。此外，第一绝缘层118还使导电垫区116与测试电路117电性绝缘。
继续参阅步骤520与图6A，形成一间隔层120于第一表面112上，以环绕感测层115，接着形成一乘载基板130于间隔层120上，以覆盖感测层115。在此步骤中，使用一粘着层(未绘示)以粘合感测层115至第一表面112，接着在接合乘载基板130至间隔层120上。值得注意的是，乘载基板130具有一凹洞610，其用于定义感测层115的感测区域，将于后续详述。
请继续参阅步骤530与图6B，形成一穿孔119自晶圆600的第二表面114朝第一表面112延伸，以暴露导电垫区116。在此步骤中，可利用微影蚀刻的方式移除部分的晶圆600，以形成穿孔119于晶圆600中以暴露导电垫区116，但不以此为限。在本发明的部分实施例中，在形成穿孔119前，先研磨晶圆600的第二表面114以减少晶圆600的厚度。
接着请参阅步骤540与图6C，形成第二绝缘层140于晶圆600的第二表面114下与穿孔119中，并移除穿孔119中的部分第二绝缘层140以暴露导电垫区116于穿孔119中。在此步骤中，以化学气相沉积法(chemical vapor deposition,CVD)顺应的沉积绝缘材料至第二表面114下，而部分的绝缘材料会进入穿孔119中覆盖其侧壁与底部。接着，可使用微影蚀刻的方式移除穿孔119中的绝缘材料以形成第二绝缘层140，并使导电垫区116暴露于穿孔119的底部。在本发明的部分实施例中，第二绝缘层140的材质包含氧化硅、氮化硅、或其他合适的绝缘材料。
请继续参阅步骤550与图6D，形成一导电层150于第二绝缘层140下与穿孔119中。可利用例如是溅镀、蒸镀、电镀或无电镀的方式来沉积导电材料至第二绝缘层140下，而部分的导电材料延伸至穿孔119中覆盖其侧壁，并接触暴露于穿孔119底部的导电垫区116。具体而言，导电材料接触导电垫区116中的金属层。之后，可使用微影蚀刻的方式图案化导电材料，以形成导电层150。在本发明的部分实施例中，导电层150的材质例如可以采用铝(aluminum)、铜(copper)、镍(nickel)或其他合适的导电材料。
请继续参阅步骤560与图6E，移除部分的晶圆600、部分的间隔层120与部分的乘载基板130以形成一缺口620暴露晶圆600的侧面113。在此步骤中，使用刀具切除部分的晶圆600以形成侧面113于第一表面112与第二表面114之间，且测试电路117暴露于晶圆600的侧面113。值得注意的是，此步骤为一预切割制程，并不会完全切开乘载基板130。换言之，刀具切割至乘载基板130中即停止，而形成的缺口620通过晶圆600、间隔层120与部分的乘载基板130，且缺口620的底部621位于乘载基板130中。在本发明的部分实施例中，晶圆600不具有测试电路117，而第一绝缘层118暴露于晶圆600的侧面113。
请接着参阅步骤570与图6F，形成一遮光保护层160于第二表面114下与缺口620中，且遮光保护层160延伸入乘载基板130中并覆盖晶圆600的侧面 113。可通过涂布、沉积或印刷环氧树脂系或具有低透光率的材料于导电层150下，且此些材料在未固化前具有流动性并受重力影响流入缺口620中覆盖晶圆600的侧面113与测试电路117、间隔层120的侧面以及位于乘载基板130中的缺口620的底部621。据此，部分的环氧树脂系或低透光率的材料嵌于乘载基板130中。之后，再使用热固化或光交联的方式固化此些材料，以形成遮光保护层160。覆盖侧面113的遮光保护层160可保护测试线路117不被水气侵蚀，而提高制程的良率。在本发明的部分实施例中，晶圆600不具有测试电路117，而遮光保护层160覆盖暴露于侧面113的第一绝缘层118。在本发明的部分实施例中，部分的遮光保护层160位于穿孔119中，但未完全填满穿孔119。
请接着参阅步骤580与图6F，形成第二开口162于遮光保护层160中以暴露导电层150，接着形成一外部导电结构170于第二开口162中。在此步骤中，图案化遮光保护层160以形成第二开口162，使部分的导电层150于遮光保护层160的第二开口162中暴露出来。在本实施例中，此遮光保护层160的材质为感光性材料，具体而言为感光性环氧树脂或低透光率的感光材料，因此不需额外使用光阻层定义遮光保护层160的图案，可直接以微影蚀刻方式来图案化遮光保护层160以形成第二开口162。接着，再形成外部导电结构170于此第二开口162中，且外部导电结构170接触导电层150以电性连接至导电层150。
最后请参阅步骤590，并请参阅图6G，研磨乘载基板130以形成一第一开口132，并沿缺口切割遮光保护层160与乘载基板130，以形成一晶片封装体。在形成外部导电结构170后，先形成一暂时粘着层630覆盖遮光保护层160与外部导电结构170，接着再研磨乘载基板130。此研磨制程停止于凹洞610处，以形成第一开口132于感测层115上，而感测层115在第一开口132的垂直投影处即为感测区115a。在本实施例中，自第一开口132进入的水气使感测区115a 中的湿度感测高分子的性质(电阻值、电容值)产生变化。在本发明的其他部分实施例中，形成第一开口132后可继续研磨乘载基板130以降低其厚度。接着，沿着缺口620中的切割道640切割遮光保护层160、乘载基板130与暂时粘着层630，以分离晶圆600上个多个晶片区。最后移除暂时粘着层630以形成图1所示的晶片封装体100。暂时粘着层630提供研磨时所需的乘载力，并使晶圆600在切割时不易受应力影响而破裂。在本发明的部分实施例中，暂时粘着层630为一胶带。
接着参阅图7，图7绘示根据本发明部分实施方式的晶片封装体的制造方法流程图。并同时参阅图8A-8G以进一步理解晶片封装体的制造方法，图8A-8G绘示图2的晶片封装体在制程各个阶段的剖面图。
请先参阅步骤710与图8A，提供一晶圆800，晶圆800具有相对的第一表面112与第二表面114，并包含感测层115、第一绝缘层118、导电垫区116与测试电路117，其中感测层115位于第一表面112上、第一绝缘层118位于第一表面112下、而导电垫区116与测试电路117位于第一绝缘层118中，且彼此电性分离。晶圆800上具有多个晶片区，在后续制程中会切割此些晶片区以形成多个晶片封装体200。在本发明的部分实施例中，晶圆800中具有半导体元件、内层介电层(ILD)、内金属介电层(IMD)、钝化层(passivation layer)与内连金属结构。导电垫区116与测试电路117为晶圆800中的内连金属结构，其具有多个平行排列的金属层与连接此些金属层的连通柱(via)。且部分的第一绝缘层118位于此些金属层间以作为内金属介电层，而连通柱通过第一绝缘层118以电性连接相邻的金属层。此外，第一绝缘层118还使导电垫区116与测试电路117电性绝缘。
继续参阅步骤720与图8A，形成一间隔层120于第一表面112上，以环绕感测层115，接着形成一乘载基板130于间隔层120上，以覆盖感测层115。在此步骤中，使用一粘着层(未绘示)以粘合感测层115至第一表面112，接着在 接合乘载基板130至间隔层120上。值得注意的是，乘载基板130具有一凹洞810，其用于定义感测层115的感测区域，将于后续详述。
请继续参阅步骤730与图8B，形成一穿孔119自晶圆800的第二表面114朝第一表面112延伸，以暴露导电垫区116。在此步骤中，可利用微影蚀刻的方式移除部分的晶圆800，以形成穿孔119于晶圆800中以暴露导电垫区116，但不以此为限。在本发明的部分实施例中，在形成穿孔119前，先研磨晶圆800的第二表面114以减少晶圆800的厚度。
接着请参阅步骤740与图8C，移除部分的晶圆800、部分的间隔层120与部分的乘载基板130以形成一缺口820暴露晶圆800的侧面113。在此步骤中，使用刀具切除部分的晶圆700以形成侧面113于第一表面112与第二表面114之间，且测试电路117暴露于晶圆800的侧面113。值得注意的是，此步骤为一预切割制程，并不会完全切开乘载基板130。换言之，刀具切割至乘载基板130中即停止，而形成的缺口820通过晶圆800、间隔层120与部分的乘载基板130，且缺口820的底部821位于乘载基板130中。在本发明的部分实施例中，晶圆800不具有测试电路117，而第一绝缘层118暴露于晶圆800的侧面113。
请继续参阅步骤750与图8D，形成第二绝缘层240于晶圆800的第二表面114下、穿孔119与缺口820中，并移除穿孔119中的部分第二绝缘层240以暴露导电垫区116于穿孔119中。在此步骤中，以化学气相沉积法(chemical vapor deposition,CVD)顺应的沉积绝缘材料至第二表面114下，而部分的绝缘材料会进入穿孔119中覆盖其侧壁与底部。值得注意的是，图8A～8G与图6A～6G的制程步骤的差别在于，图8A～8G在形成第二绝缘层240前形成缺口820，因此绝缘材料还顺应的覆盖晶圆的侧面113与缺口820的底部821，以形成保护测试电路117的第二绝缘层240。接着，可使用微影蚀刻的方式移除穿孔119中的绝缘材料，使导电垫区116暴露于穿孔119的底部。在本发明的部分实施例中，晶圆800不具有测试电路117，而第二绝缘层240覆盖暴露于侧面113的 第一绝缘层118。
请继续参阅步骤760与图8E，形成一导电层150于第二绝缘层240下与穿孔119中。可利用例如是溅镀、蒸镀、电镀或无电镀的方式来沉积导电材料至第二绝缘层240下，而部分的导电材料延伸至穿孔119中覆盖其侧壁，并接触暴露于穿孔119底部的导电垫区116。具体而言，导电材料接触导电垫区116中的金属层。之后，可使用微影蚀刻的方式图案化导电材料，以形成导电层150。在本发明的部分实施例中，导电层150的材质例如可以采用铝(aluminum)、铜(copper)、镍(nickel)或其他合适的导电材料。
请接着参阅步骤770与图8F，形成一遮光保护层160于第二表面114下与缺口820中，且遮光保护层160延伸入乘载基板130中并覆盖位于晶圆800的侧面113的第二绝缘层240。可通过涂布、沉积或印刷环氧树脂系或具有低透光率的材料于导电层150下，且此些材料在未固化前具有流动性，其受重力影响流入缺口820中覆盖位于晶圆800的侧面113的第二绝缘层240，且部分的环氧树脂系或低透光率的材料流至缺口820的底部821，并嵌于乘载基板130中。之后，再使用热固化或光交联的方式固化此些材料，以形成遮光保护层160。覆盖侧面113的第二绝缘层240与遮光保护层160可保护测试线路117不被水气侵蚀，而提高制程的良率。在本发明的部分实施例中，部分的遮光保护层160位于穿孔119中，但未完全填满穿孔119。
请接着参阅步骤780与图8F，形成第二开口162于遮光保护层160中以暴露导电层150，接着形成一外部导电结构170于第二开口162中。在此步骤中，图案化遮光保护层160以形成第二开口162，使部分的导电层150于遮光保护层160的第二开口162中暴露出来。在本实施例中，此遮光保护层160的材质为感光性材料，具体而言为感光性环氧树脂或低透光率的感光材料，因此不需额外使用光阻层定义遮光保护层160的图案，可直接以微影蚀刻方式来图案化遮光保护层160以形成第二开口162。接着，再形成外部导电结构170于 此第二开口162中，且外部导电结构170接触导电层150以电性连接至导电层150。
最后请参阅步骤790，并请参阅图8G，研磨乘载基板130以形成一第一开口132，并沿缺口切割遮光保护层160、第二绝缘层240与乘载基板130，以形成一晶片封装体。在形成外部导电结构170后，先形成一暂时粘着层830覆盖遮光保护层160与外部导电结构170，接着再研磨乘载基板130。此研磨制程停止于凹洞810处，以形成第一开口132于感测层115上，而感测层115在第一开口132的垂直投影处即为感测区115a。接着，沿着缺口820中的切割道840切割遮光保护层160、第二绝缘层240与乘载基板130，以分离晶圆800上个多个晶片区。最后移除暂时粘着层830以形成图2所示的晶片封装体200。
还请参阅图9A-9G以理解本发明的晶片封装体的另一种制造方法，图9A-9G绘示图2的晶片封装体在制程各个阶段的剖面图。
请先参阅与图9A，提供一晶圆900，晶圆900具有相对的第一表面112与第二表面114，并包含感测层115、第一绝缘层118、导电垫区116与测试电路117，其中感测层115位于第一表面112上、第一绝缘层118位于第一表面112下、而导电垫区116与测试电路117位于第一绝缘层118中，且彼此电性分离。晶圆900的详细内容可参考前述的晶圆600与晶圆800，在此不再详述。
继续参阅图9A，形成一间隔层120于第一表面112上，以环绕感测层115，接着形成一乘载基板130于间隔层120上，以覆盖感测层115。在此步骤中，使用一粘着层(未绘示)以粘合感测层115至第一表面112，接着在接合乘载基板130至间隔层120上。值得注意的是，乘载基板130具有一凹洞910，其用于定义感测层115的感测区域，将于后续详述。在形成乘载基板130后，还形成一暂时乘载层915覆盖乘载基板130的上表面130T。暂时乘载层915有利于在后续的制程形成遮光保护层，其将于后详述。在本发明的部分实施方式中，暂时乘载层915可为胶带、玻璃、蓝宝石基板或任何能提供乘载力的材料， 但本发明并不加以限制其类型。
请继续参阅图9B，形成一穿孔119自晶圆900的第二表面114朝第一表面112延伸，以暴露导电垫区116。在此步骤中，可利用微影蚀刻的方式移除部分的晶圆900，以形成穿孔119于晶圆900中以暴露导电垫区116，但不以此为限。在本发明的部分实施例中，在形成穿孔119前，先研磨晶圆900的第二表面114以减少晶圆900的厚度。
接着请参阅图9C，形成第二绝缘层140于晶圆900的第二表面114下与穿孔119中，并移除穿孔119中的部分第二绝缘层140以将导电垫区116暴露于穿孔119中。在此步骤中，以化学气相沉积法(chemical vapor deposition,CVD)顺应的沉积绝缘材料至第二表面114下，而部分的绝缘材料会进入穿孔119中覆盖其侧壁与底部。接着，使用微影蚀刻的方式移除穿孔119中的绝缘材料以形成第一绝缘层140，并使导电垫区116暴露于穿孔119的底部。
请继续参阅图9D，形成一导电层150于第二绝缘层140下与穿孔119中。可利用例如是溅镀、蒸镀、电镀或无电镀的方式来沉积导电材料至第二绝缘层140下，而部分的导电材料延伸至穿孔119中覆盖其侧壁，并接触暴露于穿孔119底部的导电垫区116。具体而言，导电材料接触导电垫区116中的金属层。之后，可使用微影蚀刻的方式图案化导电材料，以形成导电层150。
请继续参阅图9E，移除部分的晶圆900、部分的间隔层120与部分的乘载基板130以形成一缺口920暴露晶圆900的侧面113。在此步骤中，使用刀具切除部分的晶圆900以形成侧面113于第一表面112与第二表面114之间，且测试电路117暴露于晶圆900的侧面113。但图9E与图6E绘示的切割步骤之间的差异在于，在图9E中会将乘载基板130完全切开。也就是说，此预切割制程将乘载基板130贯穿并停止于暂时乘载层915，因此形成的缺口920通过晶圆900、间隔层120与乘载基板130，且暂时乘载层915暴露于缺口920的底部921。乘载基板130在切割后被分离成多个如图4所示的乘载基板130，且此些乘载 基板130的侧面130S均暴露于缺口920中。在本发明的部分实施例中，晶圆900不具有测试电路117，而第一绝缘层118暴露于晶圆900的侧面113。
请接着参阅图9F，形成一遮光保护层460于第二表面114下与缺口920中，且遮光保护层460延伸覆盖晶圆900的侧面113与乘载基板130的侧面130S。遮光保护层460的材料与形成方式可参考图6F的遮光保护层160，在此不再详述。如前所述，遮光保护层460在为固化前具有流动性，并受重力影响流入缺口920中覆盖晶圆900的侧面113与乘载基板130的侧面130S，而暂时乘载层915提供阻挡能力以使此些材料不会继续往下流动，而能置留于缺口920之中。遮光保护层460不仅保护测试线路117不被水气侵蚀，还完全遮蔽自乘载基板130的侧面130S处进入的光线，借此提高制程的良率与晶片封装体的侦测精度。在本发明的部分实施例中，晶圆900不具有测试电路117，而遮光保护层160覆盖暴露于侧面113的第一绝缘层118。
请接着参阅图9F，形成第二开口162于遮光保护层460中以暴露导电层150，接着形成一外部导电结构170于第二开口162中。在此步骤中，图案化遮光保护层460以形成第二开口162，使部分的导电层150于遮光保护层460的第二开口162中暴露出来。在本实施例中，此遮光保护层460的材质为感光性材料，具体而言为感光性环氧树脂或低透光率的感光材料，因此不需额外使用光阻层定义遮光保护层460的图案，可直接以微影蚀刻方式来图案化遮光保护层460以形成第二开口162。接着，再形成外部导电结构170于此第二开口162中，且外部导电结构170接触导电层150以电性连接至导电层150。
最后请参阅图9G，移除暂时乘载层915，并研磨乘载基板130以形成一第一开口132，再沿缺口920切割遮光保护层160，以形成一晶片封装体。在形成外部导电结构170后，先形成一暂时粘着层930覆盖遮光保护层160与外部导电结构170，接着将暂时乘载层915移除后再研磨乘载基板130。此研磨制程停止于凹洞910处，以形成第一开口132于感测层115上，而感测层115在第 一开口132的垂直投影处即为感测区115a。在本发明的其他部分实施例中，可直接以研磨方式将暂时乘载层915移除，之后再继续研磨乘载基板130来形成第一开口132，还可在第一开口132形成后继续研磨乘载基板130以降低其厚度。接着，沿着缺口920中的切割道940切割遮光保护层460与暂时粘着层930，以分离晶圆900上个多个晶片区。最后移除暂时粘着层930以形成图4所示的晶片封装体400。暂时粘着层930提供研磨时所需的乘载力，并使晶圆900在切割时不易受应力影响而破裂。在本发明的部分实施例中，暂时粘着层930为一胶带。
与已知技术相较，本发明的晶片封装体的遮光保护层延伸至晶片的侧面覆盖暴露的测试电路或第一绝缘层，以达到阻隔水气的功效。借此，测试电路或第一绝缘层不受水气影响而氧化，使晶片封装体的内部电路，例如：硅穿孔，维持良好电性。此外，遮光保护层还覆盖间隔层的侧面使其不易吸收水气而与晶片剥离。在其他实施例中，晶片封装体的第二绝缘层亦延伸至晶片的侧面，并夹设于侧面与遮光保护层之间。具有致密结构的第二绝缘层进一步阻隔晶片的侧面与水气接触的机会。在一些实施方式中，遮光保护层还完全覆盖乘载基板的侧面，以避免自此处进入的光线干扰感测结果。总结以上数点，本发明提供的晶片封装体与其制备方法能有效阻隔大气中的水气进入晶片封装体中，而大幅提升其良率与可靠度。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (19)

1.一种晶片封装体，其特征在于，包含：
晶片，包含：
相对的第一表面与第二表面；
侧面，位于该第一表面与该第二表面之间；
第一绝缘层，位于该第一表面下；以及
导电垫区与测试电路，位于该第一绝缘层中，且彼此电性分离，其中该测试电路暴露于该晶片的该侧面，
间隔层，位于该第一表面上；
乘载基板，位于该间隔层上；以及
遮光保护层，位于该晶片的该第二表面下，且该遮光保护层延伸入该乘载基板中并覆盖该晶片的该侧面及该测试电路。
2.根据权利要求1所述的晶片封装体，其特征在于，该遮光保护层的材质包含低透光率材料。
3.根据权利要求2所述的晶片封装体，其特征在于，该低透光率材料包含环氧树脂。
4.根据权利要求1所述的晶片封装体，其特征在于，该晶片还包含：
感测层，位于该第一表面上，且该间隔层环绕该感测层；以及
穿孔，自该晶片的第二表面朝该第一表面延伸，并暴露该导电垫区。
5.根据权利要求1所述的晶片封装体，其特征在于，该第一绝缘层暴露于该晶片的该侧面，而该遮光保护层覆盖该第一绝缘层。
6.根据权利要求4所述的晶片封装体，其特征在于，该乘载基板具有位于该感测层上的第一开口。
7.根据权利要求4所述的晶片封装体，其特征在于，还包含：
第二绝缘层，位于该第二表面下，并延伸至该穿孔中覆盖该穿孔的侧壁；以及
导电层，位于该第二绝缘层与该遮光保护层之间，并延伸至该穿孔中接触该导电垫区。
8.根据权利要求7所述的晶片封装体，其特征在于，该第一绝缘层与该第二绝缘层的材质包含氧化硅、氮化硅、氮氧化硅、或其组合。
9.根据权利要求7所述的晶片封装体，其特征在于，该第二绝缘层还延伸覆盖该侧面，并夹设于该晶片的该侧面与该遮光保护层之间。
10.根据权利要求7所述的晶片封装体，其特征在于，该遮光保护层具有暴露部分该导电层的第二开口。
11.根据权利要求10所述的晶片封装体，其特征在于，还包含位于该第二开口中并接触该导电层的外部导电结构。
12.一种晶片封装体的制造方法，其特征在于，包含：
提供晶圆，该晶圆包含：
相对的第一表面与第二表面；
第一绝缘层，位于该第一表面下；以及
导电垫区与测试电路，位于该第一绝缘层中，且彼此电性分离，
形成间隔层于该第一表面上；
形成乘载基板于该间隔层上；
移除部分该晶圆、部分该间隔层与部分该乘载基板以形成缺口暴露该晶圆的侧面及该测试电路；以及
形成遮光保护层于该第二表面下与该缺口中，且该遮光保护层延伸入该乘载基板中并覆盖该晶圆的该侧面及该测试电路。
13.根据权利要求12所述的晶片封装体的制造方法，其特征在于，还包含研磨该晶圆的该第二表面。
14.根据权利要求13所述的晶片封装体的制造方法，其特征在于，该晶圆还包含：
感测层，位于该第一表面上，且该间隔层环绕该感测层。
15.根据权利要求14所述的晶片封装体的制造方法，其特征在于，还包含：
形成自该晶圆的该第二表面朝该第一表面延伸的穿孔，以暴露该导电垫区；
形成第二绝缘层于该第二表面下与该穿孔中；
移除该穿孔中的部分该第二绝缘层以暴露该导电垫区；以及
形成导电层于该第二绝缘层下与该穿孔中，其中该遮光保护层覆盖该导电层。
16.根据权利要求15所述的晶片封装体的制造方法，其特征在于，还包含：
图案化该遮光保护层以形成暴露该导电层的第二开口；以及
形成外部导电结构于该第二开口中。
17.根据权利要求16所述的晶片封装体的制造方法，其特征在于，还包含：
研磨该乘载基板以形成第一开口。
18.根据权利要求17所述的晶片封装体的制造方法，其特征在于，还包含：
沿该缺口切割该遮光保护层，以形成晶片封装体。
19.根据权利要求12所述的晶片封装体的制造方法，其特征在于，该遮光保护层以涂布、沉积或印刷的方式形成。
CN201610269194.4A 2015-05-01 2016-04-27 晶片封装体及其制造方法 Active CN106098639B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562155482P 2015-05-01 2015-05-01
US62/155,482 2015-05-01

Publications (2)

Publication Number Publication Date
CN106098639A CN106098639A (zh) 2016-11-09
CN106098639B true CN106098639B (zh) 2018-12-28

Family

ID=57204739

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610269194.4A Active CN106098639B (zh) 2015-05-01 2016-04-27 晶片封装体及其制造方法

Country Status (3)

Country Link
US (1) US9972584B2 (zh)
CN (1) CN106098639B (zh)
TW (1) TWI600125B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI600125B (zh) * 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
TWI585870B (zh) * 2015-05-20 2017-06-01 精材科技股份有限公司 晶片封裝體及其製造方法
CN107221516B (zh) * 2017-05-11 2019-10-08 北京工业大学 一种气密性影像芯片封装结构及其制作方法
TWI717846B (zh) * 2018-09-25 2021-02-01 精材科技股份有限公司 晶片封裝體及其製造方法
CN113036016B (zh) * 2019-12-24 2022-10-11 群创光电股份有限公司 电子装置
CN111883552B (zh) * 2020-08-04 2023-09-05 厦门乾照光电股份有限公司 一种集成式led芯片模组及其制作、测试、切割方法
TWI782857B (zh) * 2022-01-18 2022-11-01 勝麗國際股份有限公司 感測器封裝結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270618A (zh) * 2010-06-07 2011-12-07 精材科技股份有限公司 晶片封装体
CN103681537A (zh) * 2012-09-25 2014-03-26 精材科技股份有限公司 晶片封装体及其形成方法

Family Cites Families (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61292961A (ja) * 1985-06-21 1986-12-23 Fuji Xerox Co Ltd イメ−ジセンサ
JP3657168B2 (ja) * 2000-02-28 2005-06-08 富士通株式会社 多層プリント配線板の製造方法
JP2001351266A (ja) * 2000-04-06 2001-12-21 Fujitsu Ltd 光ピックアップ及び光記憶装置
AU2002333693A1 (en) * 2001-08-24 2003-04-01 Schott Glas Method for producing micro-electromechanical components
US7329861B2 (en) * 2003-10-14 2008-02-12 Micron Technology, Inc. Integrally packaged imaging module
KR100585142B1 (ko) * 2004-05-04 2006-05-30 삼성전자주식회사 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법
JP5114017B2 (ja) * 2006-05-11 2013-01-09 オリンパス株式会社 半導体装置、該半導体装置の製造方法
US7433555B2 (en) * 2006-05-22 2008-10-07 Visera Technologies Company Ltd Optoelectronic device chip having a composite spacer structure and method making same
US8772919B2 (en) * 2007-08-08 2014-07-08 Wen-Cheng Chien Image sensor package with trench insulator and fabrication method thereof
TWI382477B (zh) * 2007-08-24 2013-01-11 Xintec Inc 電子元件的晶圓級封裝及其製造方法
TWI375321B (en) * 2007-08-24 2012-10-21 Xintec Inc Electronic device wafer level scale packages and fabrication methods thereof
JP5226348B2 (ja) * 2008-03-13 2013-07-03 オリンパス株式会社 固体撮像装置およびその製造方法
JP2009277883A (ja) * 2008-05-14 2009-11-26 Sharp Corp 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器
US8097929B2 (en) * 2008-05-23 2012-01-17 Chia-Sheng Lin Electronics device package and fabrication method thereof
JP5175620B2 (ja) * 2008-05-29 2013-04-03 シャープ株式会社 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器
JP2010103300A (ja) * 2008-10-23 2010-05-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5498684B2 (ja) * 2008-11-07 2014-05-21 ラピスセミコンダクタ株式会社 半導体モジュール及びその製造方法
US8013333B2 (en) * 2008-11-07 2011-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor test pad structures
JP5324890B2 (ja) * 2008-11-11 2013-10-23 ラピスセミコンダクタ株式会社 カメラモジュールおよびその製造方法
JP5226481B2 (ja) * 2008-11-27 2013-07-03 株式会社日立ハイテクサイエンス 自己変位検出型カンチレバーおよび走査型プローブ顕微鏡
TWI508194B (zh) * 2009-01-06 2015-11-11 Xintec Inc 電子元件封裝體及其製作方法
JP5178569B2 (ja) * 2009-02-13 2013-04-10 株式会社東芝 固体撮像装置
JP2010251558A (ja) 2009-04-16 2010-11-04 Toshiba Corp 固体撮像装置
CN102414024A (zh) * 2009-04-28 2012-04-11 宇部兴产株式会社 多层聚酰亚胺膜
WO2011004884A1 (ja) * 2009-07-10 2011-01-13 富士電機システムズ株式会社 放射線検出素子及び表面汚染モニタ
US20110121503A1 (en) * 2009-08-05 2011-05-26 Applied Materials, Inc. Cvd apparatus
TWI473223B (zh) * 2009-08-19 2015-02-11 Xintec Inc 晶片封裝體及其製造方法
EP2290686A3 (en) * 2009-08-28 2011-04-20 STMicroelectronics S.r.l. Method to perform electrical testing and assembly of electronic devices
TWI497658B (zh) * 2009-10-07 2015-08-21 Xintec Inc 晶片封裝體及其製造方法
US8432032B2 (en) * 2010-01-13 2013-04-30 Chia-Sheng Lin Chip package and fabrication method thereof
US8952519B2 (en) * 2010-01-13 2015-02-10 Chia-Sheng Lin Chip package and fabrication method thereof
TWI525758B (zh) * 2010-01-21 2016-03-11 精材科技股份有限公司 晶片封裝體及其製造方法
US9559001B2 (en) * 2010-02-09 2017-01-31 Xintec Inc. Chip package and method for forming the same
US8581386B2 (en) * 2010-02-26 2013-11-12 Yu-Lin Yen Chip package
TWI546910B (zh) * 2010-02-26 2016-08-21 精材科技股份有限公司 晶片封裝體及其製造方法
US8698316B2 (en) * 2010-03-11 2014-04-15 Yu-Lin Yen Chip package
US8692382B2 (en) * 2010-03-11 2014-04-08 Yu-Lin Yen Chip package
TWI532139B (zh) * 2010-03-11 2016-05-01 精材科技股份有限公司 晶片封裝體及其形成方法
US9305687B2 (en) * 2010-05-13 2016-04-05 Cyntec Co., Ltd. Current sensing resistor
US20120133381A1 (en) * 2010-11-30 2012-05-31 Electro Scientific Industries, Inc. Stackable semiconductor chip with edge features and methods of fabricating and processing same
US8901701B2 (en) * 2011-02-10 2014-12-02 Chia-Sheng Lin Chip package and fabrication method thereof
US9362134B2 (en) * 2011-02-10 2016-06-07 Xintec Inc. Chip package and fabrication method thereof
CN102683311B (zh) * 2011-03-10 2014-12-10 精材科技股份有限公司 晶片封装体及其形成方法
TWI505413B (zh) * 2011-07-20 2015-10-21 Xintec Inc 晶片封裝體及其製造方法
JP6080438B2 (ja) * 2011-09-30 2017-02-15 キヤノン株式会社 有機ｅｌ装置の製造方法
JP5833411B2 (ja) * 2011-11-11 2015-12-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法ならびに液晶表示装置
TWI479622B (zh) * 2011-11-15 2015-04-01 Xintec Inc 晶片封裝體及其形成方法
TWI480990B (zh) * 2011-11-15 2015-04-11 Xintec Inc 晶片封裝體及其形成方法
US9768223B2 (en) * 2011-12-21 2017-09-19 Xintec Inc. Electronics device package and fabrication method thereof
KR101633373B1 (ko) * 2012-01-09 2016-06-24 삼성전자 주식회사 Ｃｏｆ 패키지 및 이를 포함하는 반도체 장치
US8570669B2 (en) * 2012-01-23 2013-10-29 Optiz, Inc Multi-layer polymer lens and method of making same
KR101971758B1 (ko) * 2012-03-13 2019-04-23 주식회사 다이셀 감광성 수지 조성물 및 그의 경화물, 및 광학 부품
JPWO2013154034A1 (ja) * 2012-04-10 2015-12-17 旭硝子株式会社 強化ガラス物品及びタッチセンサ一体型カバーガラス
JP5781999B2 (ja) * 2012-04-13 2015-09-24 達勝科技股▲ふん▼有限公司 ポリイミドフィルム及びその製造方法
US20130307147A1 (en) * 2012-05-18 2013-11-21 Xintec Inc. Chip package and method for forming the same
US9153707B2 (en) * 2012-06-11 2015-10-06 Xintec Inc. Chip package and method for forming the same
TWI576972B (zh) * 2013-01-18 2017-04-01 精材科技股份有限公司 半導體晶片封裝體及其製造方法
JP6063782B2 (ja) * 2013-03-12 2017-01-18 株式会社ジャパンディスプレイ 液晶表示装置及び表示装置
TWI540616B (zh) * 2013-04-19 2016-07-01 精材科技股份有限公司 晶圓級晶片陣列及其製造方法
TWI485598B (zh) * 2013-07-02 2015-05-21 Au Optronics Corp 觸控面板及其製造方法
TWI537525B (zh) * 2013-09-04 2016-06-11 隆達電子股份有限公司 透鏡裝置及應用其之光源模組
TWI525673B (zh) * 2013-10-08 2016-03-11 精材科技股份有限公司 晶圓級晶片封裝體的製造方法
TWI540655B (zh) * 2013-11-07 2016-07-01 精材科技股份有限公司 半導體結構及其製造方法
JP6262496B2 (ja) * 2013-11-08 2018-01-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9177919B2 (en) * 2013-11-18 2015-11-03 Xintec Inc. Chip package and method for forming the same
US9379072B2 (en) * 2013-11-27 2016-06-28 Xintec Inc. Chip package and method for forming the same
US9776856B2 (en) * 2013-12-20 2017-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Vacuum sealed MEMS and CMOS package
TWI546913B (zh) * 2014-04-02 2016-08-21 精材科技股份有限公司 晶片封裝體及其製造方法
US9704772B2 (en) * 2014-04-02 2017-07-11 Xintec Inc. Chip package and method for forming the same
US9606430B2 (en) * 2014-08-28 2017-03-28 Xerox Corporation Method of aerosol printing a solder mask ink composition
TWI569427B (zh) * 2014-10-22 2017-02-01 精材科技股份有限公司 半導體封裝件及其製法
CN104536192A (zh) * 2014-12-31 2015-04-22 深圳市华星光电技术有限公司 一种液晶面板基板及其制造方法
KR20160085380A (ko) * 2015-01-07 2016-07-18 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
TWI614881B (zh) * 2015-01-28 2018-02-11 精材科技股份有限公司 感光模組及其製造方法
TWI607539B (zh) * 2015-02-16 2017-12-01 精材科技股份有限公司 晶片封裝體及其製造方法
TWI628723B (zh) * 2015-03-10 2018-07-01 精材科技股份有限公司 一種晶片尺寸等級的感測晶片封裝體及其製造方法
TWI600125B (zh) * 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
TWI585870B (zh) * 2015-05-20 2017-06-01 精材科技股份有限公司 晶片封裝體及其製造方法
TW201644016A (zh) * 2015-06-08 2016-12-16 精材科技股份有限公司 晶片封裝體與其製備方法
US9966358B2 (en) * 2015-06-17 2018-05-08 Xintec Inc. Chip package
TWI576736B (zh) * 2015-06-18 2017-04-01 群創光電股份有限公司 觸控裝置
TWI604570B (zh) * 2015-07-23 2017-11-01 精材科技股份有限公司 一種晶片尺寸等級的感測晶片封裝體及其製造方法
US10109663B2 (en) * 2015-09-10 2018-10-23 Xintec Inc. Chip package and method for forming the same
CN106560929A (zh) * 2015-10-01 2017-04-12 精材科技股份有限公司 晶片尺寸等级的感测晶片封装体及其制造方法
US9728474B1 (en) * 2016-09-28 2017-08-08 Globalfoundries Singapore Pte. Ltd. Semiconductor chips with seal rings and electronic test structures, semiconductor wafers including the semiconductor chips, and methods for fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270618A (zh) * 2010-06-07 2011-12-07 精材科技股份有限公司 晶片封装体
CN103681537A (zh) * 2012-09-25 2014-03-26 精材科技股份有限公司 晶片封装体及其形成方法

Also Published As

Publication number Publication date
TWI600125B (zh) 2017-09-21
CN106098639A (zh) 2016-11-09
TW201640625A (zh) 2016-11-16
US9972584B2 (en) 2018-05-15
US20160322312A1 (en) 2016-11-03

Similar Documents

Publication Publication Date Title
CN106098639B (zh) 晶片封装体及其制造方法
US10157811B2 (en) Chip package and method for forming the same
TWI534969B (zh) 晶片封裝體及其製造方法
CN103681537B (zh) 晶片封装体及其形成方法
US9401343B2 (en) Method of processing a semiconductor wafer
US9611143B2 (en) Method for forming chip package
US8039367B2 (en) Scribe line structure and method for dicing a wafer
JP2003045876A (ja) 半導体装置
US6420208B1 (en) Method of forming an alternative ground contact for a semiconductor die
WO2018086298A1 (zh) 表面传感晶片封装结构及其制作方法
CN105590916B (zh) 晶片封装体及其制造方法
CN104701332A (zh) 具有冷却特征的传感器封装和制造其的方法
TW201301453A (zh) 晶片封裝體及其形成方法
TW201519340A (zh) 半導體結構及其製造方法
CN104112659B (zh) 晶片封装体、晶圆级晶片阵列及其制造方法
JP2010153750A (ja) 半導体装置の製造方法
CN106169454A (zh) 晶片封装体及其制造方法
CN105118819B (zh) 晶片封装体
KR20090098658A (ko) 반도체 장치 및 그 제조 방법
CN105895572B (zh) 晶片封装体及其制造方法
TW531776B (en) Metal pad structure suitable for connection pad and inspection pad
KR100754895B1 (ko) 반도체 장치 및 그 형성 방법
CN108139287A (zh) 制造导管传感器
JP4357278B2 (ja) 集積回路ダイ製作方法
KR101059625B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant