CN105993072A - 用于射频集成无源器件的具有降低的射频损耗的高电阻硅衬底 - Google Patents

用于射频集成无源器件的具有降低的射频损耗的高电阻硅衬底 Download PDF

Info

Publication number
CN105993072A
CN105993072A CN201480064496.7A CN201480064496A CN105993072A CN 105993072 A CN105993072 A CN 105993072A CN 201480064496 A CN201480064496 A CN 201480064496A CN 105993072 A CN105993072 A CN 105993072A
Authority
CN
China
Prior art keywords
substrate
silicon
district
damage
radio frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480064496.7A
Other languages
English (en)
Other versions
CN105993072B (zh
Inventor
A·阿帕里纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Public Co Ltd Of Losec Mei Dike
Original Assignee
Public Co Ltd Of Losec Mei Dike
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Public Co Ltd Of Losec Mei Dike filed Critical Public Co Ltd Of Losec Mei Dike
Publication of CN105993072A publication Critical patent/CN105993072A/zh
Application granted granted Critical
Publication of CN105993072B publication Critical patent/CN105993072B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07771—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card the record carrier comprising means for minimising adverse effects on the data communication capability of the record carrier, e.g. minimising Eddy currents induced in a proximate metal or otherwise electromagnetically interfering object
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本申请涉及一种用于射频集成无源器件的具有降低的射频损耗的高电阻率硅衬底(100)。该衬底包括包含有高电阻率体硅的体区(110)和包括在体区之上的破裂硅的保留的亚表面晶格损伤区(120b)。晶格损伤区被处理到衬底中并且保留的晶格损伤区被配置为通过抑制寄生表面传导来实现衬底的RF损耗降低。

Description

用于射频集成无源器件的具有降低的 射频损耗的高电阻硅衬底
技术领域
本申请总体涉及一种用于射频集成无源器件(RF-IPD)的具有降低的射频(RF)损耗的高电阻率硅(HRS)衬底。
背景技术
高电阻率硅衬底的可用性已经提供了开发和销售特别是集成无源器件(IPD)的RF组件的重要新机会。由于与已建立的集成电路(IC)制造技术、可用性、以及成本兼容，HRS已经成为几乎理想的用于RF-IPD的衬底。
然而，表面效应继续导致问题，部分地掩盖了使用先进HRS衬底能够获得的潜在低RF损耗水平。即，被限制在硅-电介质界面处或电介质层自身内的电荷能够创造累积或反向层，其使得生成寄生表面传导通道。这些寄生通道在RF场中生成杂散电流。这些杂散电流接着增加了传输线衰减，降低了电感器中的可获得的Q-因子，以及降低了这一衬底上制造的滤波器的选择性。
已经设计方法以克服由这些表面效应导致的性能约束。最常用的方法是使用诸如为氩、硅、中子或质子的惰性种类的相对重的植入(M.Spirito、F.Maria de Paola、L.Nanver、E.Valletta、B.Rong、B.Rejaei、L.C.N.de Vreede、J.J.N.Burghartz的“Surface-PassivatedHigh-Resistivity Silicon as True Microwave Substrate”，IEEETransaction on Microwave Theory and Techniques，第53卷，第7期，2005年7月；Chan,K.T.、Chin,A.、Chen,Y.B.、Lin,Y.-D等人的“Integrated antennas on Si,proton-implanted Si and Si-on-quartz”IEDM'01Technical Digest,IEEE International,2001)以及HRS衬底的顶部上的非晶化多晶硅层的沉积(B.Rong、J.N.Burghartz、L.K.Nanver、B.Rejaei、以及M.van der Zwan的“Surface-Passivated High-ResistivitySilicon Substrates for RFICs”，IEEE Electron device letters，第25卷，第4期，2004年4月)。非晶化/多晶硅沉积同样已经应用于处理SOI制造中使用的晶片(D.Lederer和J.-P.Raskin，“RF performance of acommercial SOI technology transferred onto a passivated HR siliconsubstrate”，IEEE Transaction on Electron Devices，2008年7月)。所有这些方法中的抑制效果基于对在HRS衬底的顶部上的植入或多晶硅层内的电荷载体的增强俘获。
然而，所有这些方法导致了附加的成本影响，并且他们导致了在基于HRS的器件过程中的限制。这些问题已经限制了这些方法的可行性。
发明内容
本发明的一个目的是解决上述缺点以及提供一种用于构建在衬底上的射频集成无源器件的具有降低的射频信号损耗并因而具有更高的性能的高电阻率硅衬底。
本发明的一个目的通过提供根据权利要求1所述的高电阻率硅衬底、根据权利要求9所述的方法、以及根据权利要求10所述的射频集成无源器件来满足。
用于射频集成无源器件的具有降低的射频损耗的高电阻率硅衬底的一个实施例包括包含有高电阻率体硅的体区。衬底进一步包括保留的亚表面晶格损伤区，其被处理到衬底的前侧中，形成前表面并且包括在体区之上的破裂硅。晶格损伤区被处理到衬底中并且保留的晶格损伤区被配置为通过抑制寄生表面传导来实现衬底的RF损耗降低。
术语“表面钝化”指例如为对硅晶片的表面所做的以用于在抑制在RF激励下的寄生表面传导使能的杂散电流生成的处理。
术语“高电阻率硅”指具有例如典型地在100Ohm-cm或更大值以上的异常高电阻率的半导体级硅晶体。标准的硅电阻率在从1以下上至10-20Ohm-cm的范围上。
术语“射频集成无源器件”指已经集成在例如为高电阻率硅的合适的平台上的无源组件，例如导体、电感器、陷波滤波器、体声波(BAW)滤波器、薄膜体声波共振器(FBAR)、以及其他类型的滤波器。
用于制造用于射频集成无源器件的具有降低的射频损耗的高电阻率硅衬底的方法的一个实施例包括生长高电阻率硅，以及处理生长硅以用于从生长的硅划切硅晶片以及用于减薄划切的硅晶片。该处理实现包括到经处理的硅晶片中的破裂硅的晶格损伤区。该方法进一步包括抛光经处理的硅晶片以获得衬底，该衬底包括包含有高电阻率体硅的体区，以及通过抛光来保留在体区之上的晶格损伤区的至少一部分，晶格损伤区的至少一部分被配置为通过抑制寄生表面传导来实现衬底的RF损耗降低。
射频集成无源器件的一个实施例包括具有降低的射频损耗的高电阻率硅衬底。该衬底包括包含有高电阻率体硅的体区和保留的亚表面晶格损伤区，该保留的亚表面晶格损伤区被处理到衬底的前侧中，形成前表面并且包括在体区之上的破裂硅。晶格损伤区被处理到衬底中并且保留的晶格损伤区被配置为通过抑制寄生表面条件来实现衬底的RF损耗降低减少。
在从属权利要求中定义了本发明的进一步的实施例。
动词“包括”在本文献中用作开放式限定，其既不排除也不要求还存在未列举的特征。动词“包含”和“具有”被定义为包括。
如这里所使用的，术语“一个”、“一种”以及“至少一个”限定为一个或多于一个，以及术语“多个”限定为两个或多于两个。
如这里所使用的，术语“另一”定义为至少第二或更多。
术语“或”总体上采用包括“和/或”的其含义，除非内容清晰地指示的其他情况。
对于上述定义的动词和术语，应该应用这些定义，除非在权利要求中或者在本描述/说明书中给出不同的定义。
最后，除非明确记载，从属权利要求中引用的特征可彼此自由组合。
附图说明
将参照附图来描述本发明的示例性实施例，其中
图0图示了亚表面损伤模型；
图1a-1b图示了在抛光工艺之前以及之后的前侧损伤的HRS晶片；
图1c图示了使用可选的多晶硅层完成的前侧损伤的HRS晶片；
图2图示了用于制造HRS晶片的方法的示例性流程图；
图3图示了用于制造绝缘体上的硅(SOI)晶片的方法的示例性流程图；以及
图4a-4c图示了前侧损伤晶片、惰性种类植入晶片、以及具有多晶硅层的前侧损伤晶片的电荷载流子扩散长度映射图像。
具体实施方式
图0图示了亚表面(sub-surface)损伤模型(H.-F.Hadamovsky，Werkstoffe del Halbleitertechnik；Leipzig:Deutcher verlag fürGrundstofftechnik，1990)。
用于制造HRS衬底(晶片)100的方法200被用于生成图0中所图示的破裂区的足够深度和程度，使得随着晶片表面的顶表面通过非损伤化学机械平坦化(CMP)抛光技术来完成。最上层被去除并且电荷载流子捕获以及寄生传导抑制将发生在破裂区中，该破裂区留在最终的晶片100中。之前所使用的通用方法-高剂量植入-通常限于每个扰乱/破裂晶体损伤水平，从而避免后续处理中的非晶化剂量和相关的问题。
图1a-1b和2图示了用于RF-IPD的具有降低的RF信号损耗的衬底100以及用于制造该衬底100的方法200。
在步骤202中，在启动期间，生长腔被打开并且执行必需的服务操作，例如，检查有关腔室条件以及所使用的反应气体和硅电荷的充足性的操作。
在步骤204中，HRS铸块在腔体中生长并且生长的铸块通过划切和打磨来处理。
在步骤210中，HRS晶片例如通过根据当前的工业标准的多线划切来从经处理的铸块中划切。划切工艺机械地将一些亚表面晶格损伤引入到被划切的晶片中，在此之后，被划切的晶片包括包含有破裂硅的晶格损伤区。接着，被划切的晶片被清洗并且被划切的晶片的边缘被打磨。
在步骤220中，被划切的晶片通过研磨来减薄，以至少部分地去除基于划切的晶体损伤。接着清洗经研磨的晶片。
因为研磨工艺还机械地引入了一些亚表面晶体晶格损伤到经划切的晶片中，经研磨的晶片包括晶格损伤区，在其中是破裂硅。备选地，如果基于划切的晶体损伤注定要至少部分地保持在经研磨的晶片中，则有可能修改研磨工艺，使得基于划切的晶格损伤区的至少一部分得以留下并且经研磨的晶片包括基于划切和研磨的晶体损伤。为此最终效果的另一可能性是完全绕过研磨阶段。
在步骤230中，经研磨的晶片被酸蚀，以用于至少部分地去除(一个或多个)晶体损伤，并且接着，经蚀刻的晶片被视觉地检查、清洗、以及通过热施主退火来处理。
在步骤240中，经蚀刻的晶片通过同样机械地将亚表面晶体晶格损伤引入到经蚀刻的晶片中的受控打磨来减薄。因而，当修改打磨工艺以保留(一个或多个)之前处理的晶体损伤时，如果蚀刻工艺已经去除(一个或多个)基于划切和/或研磨的晶体损伤，或者备选地，(一个或多个)打磨和之前处理的晶体损伤，则图1a的经打磨的晶片100包括仅仅基于打磨的晶体损伤。
打磨工艺能够例如通过旋转磨料打磨来提供。除此之外，打磨工艺能够通过包括粗打磨步骤和精打磨步骤的受控多步骤打磨来执行。
在双步骤打磨工艺中，粗打磨阶段用于标准的切削去除和更深的晶格损伤生成。这跟随有其中晶片表面122在准备抛光中平坦化的精打磨阶段。精打磨步骤能够以两种方式来完成。一种方式是仅仅在最上层120a中增加晶格损伤，该最上层通常将接着在抛光步骤260、270中去除。备选地，精打磨损伤深度能够增加，使得即使在抛光步骤270之后，相比于由粗打磨阶段引起的扰动(损伤)而言晶格扰动的量将增加。最终的抛光260、270用于进一步提高器件处理(光刻术)的晶片表面122特性。对于某些器件处理，表面制造要求更不严格，而是省略一个或多个表面制造步骤不会改变实施例。
打磨提供了所生成的晶格损伤的量和密度中的灵活性。这使得能够调整钝化层特性，以用于衬底100意图的实际器件处理工艺的特定需求。
在步骤260中，控制单侧抛光工艺，使得如图1b所图示的，晶格损伤区的一部分120a被去除以及在体区110之上的晶格损伤区的至少一部分120b被保留。
这一保留的晶格损伤区120b在衬底100的前侧122。前侧122可以在结构上是单晶硅并且形成前表面122。所保留的晶格损伤区120b包括破裂硅并且通过抑制寄生表面传导来实现前侧损伤衬底100的RF损耗降低。晶格损伤区120b可以包括破裂区121、过渡区124、以及在体硅区110之上的弹性应力区126。
根据本发明的一个实施例，RF-IPD包括具有降低的RF信号损耗的前侧损伤衬底100。RF-IPD中的衬底100包括包含有高电阻率体硅的体区110并且包括在体区100之上的破裂硅的保留的亚表面晶格损伤区120b。晶格损伤区120b已经被机械地处理到衬底100中并且其被配置为通过抑制寄生表面条件来实现衬底100的RF损耗降低减少。
根据本发明的一个实施例，RF-IPD衬底100中的保留的晶格损伤区120b被处理到衬底100的前侧122中并且它形成前表面122。
当晶格损伤区120a、120b由通过使用湿砂喷射、激光操纵、或刷损的抛光被完全去除时，还可能完成对正常的、无损伤前表面122的晶体破坏。然而，所有这些方法具有增加成本和引入了容易将污染带入晶片100中的步骤的缺陷。
在步骤268中，如果需要借助于一些其他工艺来机械地将晶体晶格损伤提供到减薄的晶片100中，例如通过刷损、激光操纵、湿砂喷射、或干砂喷射，在步骤270中，减薄的晶片100被刷损、激光操纵、或湿砂喷射，以提供这样的晶体损伤。
在步骤272中，包括包含有体硅的体区110的损伤晶片100例如通过CMP-抛光来抛光。抛光工艺特别针对在结构上可以为单晶硅的损伤晶片100的前侧122。
根据本发明的一个实施例，RF-IPD衬底100中的经抛光的前侧122结构上为CMP抛光的单晶硅。
在步骤274中，控制抛光工艺，使得在体区100之上的所提供的晶格损伤区的至少一部分被保留。
在步骤276中，有可能通过在经抛光的晶片表面122上-特别是前侧122上-沉积多晶硅层130来提供多晶硅层130，使得沉积层130覆盖晶格损伤区120a、120b的顶部。接着，对沉积层130抛光。
附加层130进一步增强通过晶格损伤区120a、120b实现的钝化(降低导致的损耗)。其将增加经钝化的HRS晶片100的处理成本，但是得到的前表面131将适于在半导体产业中常用的表面检查方法。
用于此目的的层130的厚度能够为0.2-8.0μm以及最优厚度为0.4-6.0μm。同时，沉积层130将增强。
在步骤280中，具有晶格损伤区120b的经抛光的晶片100通过分选、清洗、检查、以及打包经抛光的晶片来最终处理。
接着，在步骤288中，方法200结束。
在典型的HRS生长工艺中，各种机械操控步骤210、220、240、250的指导原则是去除之前的机械步骤210、220、240、250中累积的所有的晶体损伤，但是所有这些能够修改，以将一些晶体损伤引入到所完成的晶片100。
由多线划切以及研磨损伤引起的机械损伤具有两个大的缺陷。一个是在划切步骤210中的覆盖钢丝中或者在研磨步骤220中的铁板中引入的金属污染对于半导体工艺是高度不利的，并且应该采取所有预防以确保这一污染不被带到最后的晶片100上。虽然使用钻石线划切可以提供一些改进，实现此的最佳方式是在蚀刻步骤230中完全地去除这一损伤。
除此之外，在两个晶片表面122、123上引入了所有这些损伤。晶片后侧123的完整性同样是器件处理线中的安全处理的重要特征，并且没有从仅仅后侧123去除损伤的便利的方法。进而，当不利用来自划切或研磨的深度损伤时，能够缩短相对费成本的抛光工艺。
其中通过旋转固定磨料打磨处理损伤的机械处理常用于众多先进的晶片工艺中，在衬底晶片100处理中和经处理的器件晶片100的后打磨两者中。地面晶片100需要仅仅最小的处理以使得能够完全符合半导体处理要求。
损伤产生的实现通过打磨步骤240的优化来执行，使得确保足够的破裂区120b深度和损伤密度，以及将抛光步骤260限于相对短的步骤，这不会破坏对寄生表面电流的所实现的抑制。
如果所应用的表面检查准则要求包括多晶硅层130，包括晶格损伤区120a、120b增强了钝化效应并且提供了在高温工艺中改进钝化的耐久性的附加的益处。
与所植入的晶片相比，使用方法200来钝化的晶片100不包含诸如为氩的植入的种类或植入的硅自间质。不同于多晶硅/非晶化硅沉积，经损伤的前表面122在结构上仍然是单晶硅。
单侧抛光的晶片100通过单侧一个步骤或多步骤打磨以及使用CMP抛光机或使用批量型多晶片抛光机的单侧抛光来制造，以仅仅部分地去除打磨损伤以保留剩余损伤。
对剩余损伤的指示是晶格缺陷或，其使用湿氧化测试方法、在晶片100中看见的通过氧化导致的堆叠故障、凹凸和/或错位、或使用少数载流子寿命或SPV测试方法、相比于没有留下剩余损伤的类似的晶片而言的晶片100的降低的少数载流子寿命来变得可见。
备选地，晶片100能够通过用双侧抛光机来替代单侧抛光来被制造为双侧抛光的。当晶片100在一个或两侧上打磨时，相应地，剩余损伤能够留在一侧中或两侧上。
图3图示了用于制造SOI晶片的方法300，其中剩余损伤在SOI晶片上做出，其包括硅衬底晶片和与电介质层隔离的硅器件层。这一电介质层能够为二氧化硅、氮化硅、或不同的电介质层的组合的其他电介质。剩余损伤能够留在器件层上。
在步骤302中，在启动期间，执行必需的步骤并且在步骤304、305中，提供衬底和器件晶片。
在步骤306、307中，有可能在晶片中的至少一个晶片上提供氧化或其他电介质层。
在步骤308中，晶片彼此键合并且在步骤309中，在键合的结构的顶部上的器件晶片被减薄。
在步骤368中，如果减薄的结构已经包括足够的晶体划切损伤并且注定要利用，则在步骤272中，损伤的结构例如通过受控CMP抛光来抛光。
备选地，如果需要通过例如打磨、刷损、激光操控、或湿砂喷射来机械地将晶体晶格损伤提供到减薄的器件晶片，则在步骤368中，处理减薄的结构以在步骤370中提供这样的晶体损伤并且接着在步骤372中抛光。
在步骤374中，控制抛光工艺，使得保留所提供的晶格损伤的至少一部分，并且，接着，有可能在晶格损伤区的顶部上沉积多晶硅层以及有可能对所沉积的多晶硅层抛光。
在步骤380中，具有剩余的晶格损伤的经抛光的结构以及可能地多晶硅层通过分选、清洗、检查、以及打包来最终处理。
接着，在步骤388中，方法300结束。
备选地，当使用保留剩余损伤的低温键合工艺来做出SOI晶片时，剩余损伤能够在衬底晶片上做出。此外，这些晶片的其他制造步骤足够低以保留剩余损伤。典型地，保留这一损伤的最大温度小于1000℃或者优选地小于800℃，并且最优地在600℃以下。对于这些温度中的这样的SOI工艺，限制过于有局限性并且在晶格损伤区的顶部上包括多晶硅层提高了高温工艺中的钝化的耐用性。
使用在表面上的脉冲激光束扫描来损伤表面122，类似于在经抛光的晶片100上的，能够在SOI晶片上做出剩余损伤。调整激光能量，使得超过硅中的损伤阈值，但是没有从表面122过度磨蚀硅。
能够通过与利用磨蚀颗粒的来对晶片表面122湿或干砂喷射而在经抛光的晶片100上做出剩余损伤类似地而在SOI晶片上做出剩余损伤。颗粒能够是从亚微米大小到30μm大小的任意硬颗粒，有益地用具有1-10μm大小的二氧化硅(silica)颗粒来损伤表面122，但是，还能够使用如为氧化铝、氧化锆、或碳化硅的其他磨蚀料。
通过修改硅晶片工艺中的材料去除的最终阶段，有可能以制造RF IPD所需的相对合适的线宽来结合对于钝化而足够的晶格损伤，并且表面质量仍然与IC处理兼容。硅带隙内的俘获点的生成能够通过多个机械处理步骤实现，例如，晶片划切、研磨、打磨、刷损、以及湿砂喷射。
这里给出的原理适用于所有这些技术，因为基本的方法不使这些替代物不同。这里给出的方法200基于旋转打磨，其中打磨参数针对足够深的、均匀的晶格损伤来选择。这一步骤伴随有旨在保留足够的晶格损伤水平的高度受控的材料去除，但是包括CMP-抛光以确保衬底能够在用于器件处理的光刻术中成型。由于使用植入和多晶硅沉积技术，这一方法200不与长热氧化兼容，而是，由于广泛、增长的主要工业IPD工艺基于低温电介质沉积技术，这不应该被认为是大的缺陷。
根据方法200制造的晶片100已经用于处理RF无源器件。所测试的无源器件包括传输线(共面波导)、平面电感器、以及滤波器结构。成功的结果证实最终的表面完全与在制造RF无源器件中使用的工艺兼容，以及证实在衬底100中生成的层120b已经极大地提高了各种电感器结构中的传输线衰减和Q-因子。这证明了寄生表面条件已经如所设计地被抑制。
工艺控制不可或缺，以用于确保并入了内置表面钝化的现成的晶片100在它们的特性上一致。这通过基于重组寿命分析的表面重组速度分析来影响。由于这一测量能够针对所实现的RF性能来校准，其是高度可重复的并且提供了整晶片映射，其非常适于此目的。
图4a图示了前侧损伤的HRS晶片100(平均扩散长度576μm)的电荷载流子扩散长度映射图像，图4b图示了基于重组速率分析的具有类似的限制效率的惰性种类植入晶片490(平均扩散长度558μm)的映射图像，以及图4c图示了具有多晶硅层的前侧损伤的HRS晶片100的映射图像。
这一分析用于证明使用所制造的钝化层120b所实现的限制效率类似于已有方法所实现的限制效率。这一工艺控制还能够延伸到使用在RF无源器件的制造中使用的各种器件工艺描述的钝化方法的兼容性的验证。
在RF性能分析中，取决于所测试的无源组件，制造这样的晶片100的无源器件已经显示了从20KHz到50或者甚至80GHz的提高的性能。
现在，以上已经参照之前所述的示例性实施例解释了本发明并且已经演示了本发明的若干优点。显然，本发明不仅仅限于这些实施例，而是包括在发明的精神和范围以及下面的权利要求内的所有可能的实施例。

Claims (10)

1.一种用于射频集成无源器件的具有降低的射频损耗的高电阻率硅衬底(100)，所述衬底包括：
体区(110)，包括高电阻率体硅；
其特征在于所述衬底进一步包括：
保留的亚表面晶格损伤区(120b)，其被处理到所述衬底的前侧(122)中，形成前表面并且包括在所述体区之上的破裂硅，所述晶格损伤区被处理到所述衬底中并且所述保留的晶格损伤区被配置为通过抑制寄生表面传导来实现所述衬底的射频损耗降低。
2.根据权利要求1所述的衬底，其中所述前侧通过化学机械平坦化抛光来抛光。
3.根据前述权利要求中任一项所述的衬底，其中所述前侧在结构上为单晶硅。
4.根据前述权利要求中任一项所述的衬底，其中所述保留的晶格损伤区通过划切(210)、研磨(220)、打磨(240)、刷损(250)、激光操控、或湿喷射(250)来机械地处理。
5.根据前述权利要求中任一项所述的衬底，其中所述打磨为旋转固定磨料打磨和/或所述打磨通过包括粗打磨和精打磨的双步骤打磨来执行。
6.根据前述权利要求中任一项所述的衬底，所述衬底包括在所述保留的晶格损伤区的顶部上的多晶硅层(130)。
7.根据权利要求6所述的衬底，其中所述多晶硅层的厚度为0.2-8.0μm。
8.根据权利要求6或7所述的衬底，其中所述多晶硅层的厚度为0.4-6.0μm。
9.一种用于制造用于射频集成无源器件的根据权利要求1-8中任一项所述的具有降低的射频损耗的高电阻率硅衬底(100)的方法(200)，所述方法包括：
生长(204)高电阻率硅；
通过从生长的所述硅划切(210)硅晶片并且减薄(220,240)划切的所述硅晶片来处理(210，220，240，270)生长的所述硅，所述处理实现包括到经处理的硅晶片中的破裂硅的晶格损伤区(120a，120b)；
抛光(250，272)所述经处理的硅晶片以获得所述衬底，所述衬底包括包含有高电阻率体硅的体区(110)；以及
通过所述抛光来保留(260，274)在所述体区之上的所述晶格损伤区的至少一部分(120b)，所述晶格损伤区的至少一部分被配置为通过抑制寄生表面传导来实现所述衬底的射频损耗降低。
10.一种射频集成无源器件，包括根据权利要求1-8中任一项所述的具有降低的射频损耗的高电阻率硅衬底(100)，所述衬底包括：
体区(110)，包括高电阻率体硅；以及
保留的亚表面晶格损伤区(120b)，其被处理到所述衬底的前侧中，形成前表面并且包括在所述体区之上的破裂硅，所述晶格损伤区被处理到所述衬底中并且所述保留的晶格损伤区被配置为通过抑制寄生表面传导来实现所述衬底的射频损耗降低减少。
CN201480064496.7A 2013-11-26 2014-11-26 用于射频集成无源器件的具有降低的射频损耗的高电阻硅衬底 Active CN105993072B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FI20136180A FI130149B (en) 2013-11-26 2013-11-26 High Resistive Silicon Substrate with Reduced RF Loss for RF Integrated Passive Device
FI20136180 2013-11-26
PCT/FI2014/050910 WO2015079111A1 (en) 2013-11-26 2014-11-26 High-resistive silicon substrate with a reduced radio frequency loss for a radio-frequency integrated passive device

Publications (2)

Publication Number Publication Date
CN105993072A true CN105993072A (zh) 2016-10-05
CN105993072B CN105993072B (zh) 2019-03-01

Family

ID=53181953

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480064496.7A Active CN105993072B (zh) 2013-11-26 2014-11-26 用于射频集成无源器件的具有降低的射频损耗的高电阻硅衬底

Country Status (9)

Country Link
US (1) US9312345B2 (zh)
EP (2) EP3872856A1 (zh)
JP (1) JP6438024B2 (zh)
KR (1) KR102284688B1 (zh)
CN (1) CN105993072B (zh)
FI (1) FI130149B (zh)
SG (1) SG11201604259PA (zh)
TW (1) TWI638454B (zh)
WO (1) WO2015079111A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107615447A (zh) * 2015-05-29 2018-01-19 美国亚德诺半导体公司 具有陷阱富集区域的氮化镓设备
CN109103582A (zh) * 2018-08-29 2018-12-28 河海大学常州校区 薄膜体声波谐振器结构的纳米机械声学天线及制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105261586B (zh) * 2015-08-25 2018-05-25 上海新傲科技股份有限公司 带有电荷陷阱和绝缘埋层衬底的制备方法
EP3580776B1 (en) * 2017-02-10 2021-04-28 GlobalWafers Co., Ltd. Methods for assessing semiconductor structures
FR3066858B1 (fr) * 2017-05-23 2019-06-21 Soitec Procede pour minimiser une distorsion d'un signal dans un circuit radiofrequence
FI129826B (en) * 2020-10-08 2022-09-15 Okmetic Oy Manufacturing method of high-resistive silicon wafer intended for hybrid substrate structure
US20220115226A1 (en) * 2020-10-08 2022-04-14 Okmetic Oy Manufacture method of a high-resistivity silicon handle wafer for a hybrid substrate structure
TWI761255B (zh) * 2021-07-08 2022-04-11 環球晶圓股份有限公司 晶圓及晶圓的製造方法
US20230245922A1 (en) * 2022-01-17 2023-08-03 Psemi Corporation Methods for simultaneous generation of a trap-rich layer and a box layer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101447417A (zh) * 2007-11-27 2009-06-03 上海华虹Nec电子有限公司 高电阻多晶硅形成方法
CN102017075A (zh) * 2008-06-30 2011-04-13 硅绝缘体技术有限公司 具有高电阻率性质的低成本基材及其制造方法
US20120161310A1 (en) * 2010-12-24 2012-06-28 Io Semiconductor, Inc. Trap Rich Layer for Semiconductor Devices
CN102640278A (zh) * 2009-12-04 2012-08-15 Soitec公司 使电损耗减小的绝缘体上半导体型结构的制造方法及相应的结构
CN103247566A (zh) * 2012-02-01 2013-08-14 国际商业机器公司 绝缘体上硅衬底和形成方法
US20130294038A1 (en) * 2010-11-19 2013-11-07 Soitec Electronic device for radiofrequency or power applications and process for manufacturing such a device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559359A (en) * 1994-07-29 1996-09-24 Reyes; Adolfo C. Microwave integrated circuit passive element structure and method for reducing signal propagation losses
US6388290B1 (en) * 1998-06-10 2002-05-14 Agere Systems Guardian Corp. Single crystal silicon on polycrystalline silicon integrated circuits
KR20060118437A (ko) * 2003-09-26 2006-11-23 위니베르시트카솔리끄드루뱅 저항손을 감소시키는 다층 반도체 구조의 제조 방법
US7936043B2 (en) * 2006-03-17 2011-05-03 Sychip Inc. Integrated passive device substrates
US8378384B2 (en) 2007-09-28 2013-02-19 Infineon Technologies Ag Wafer and method for producing a wafer
US7868419B1 (en) * 2007-10-18 2011-01-11 Rf Micro Devices, Inc. Linearity improvements of semiconductor substrate based radio frequency devices
US20090236689A1 (en) 2008-03-24 2009-09-24 Freescale Semiconductor, Inc. Integrated passive device and method with low cost substrate
JP2009252822A (ja) * 2008-04-02 2009-10-29 Sumco Corp シリコンウェーハ及びその製造方法
JP5922860B2 (ja) * 2009-06-19 2016-05-24 株式会社Sumco 高抵抗シリコンウェーハの製造方法
JP2010219210A (ja) 2009-03-16 2010-09-30 Renesas Electronics Corp 半導体装置およびその製造方法
US8492868B2 (en) * 2010-08-02 2013-07-23 International Business Machines Corporation Method, apparatus, and design structure for silicon-on-insulator high-bandwidth circuitry with reduced charge layer
US8536021B2 (en) * 2010-12-24 2013-09-17 Io Semiconductor, Inc. Trap rich layer formation techniques for semiconductor devices
US8481405B2 (en) * 2010-12-24 2013-07-09 Io Semiconductor, Inc. Trap rich layer with through-silicon-vias in semiconductor devices
US20120235283A1 (en) 2011-03-16 2012-09-20 Memc Electronic Materials, Inc. Silicon on insulator structures having high resistivity regions in the handle wafer
US20150014795A1 (en) * 2013-07-10 2015-01-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Surface passivation of substrate by mechanically damaging surface layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101447417A (zh) * 2007-11-27 2009-06-03 上海华虹Nec电子有限公司 高电阻多晶硅形成方法
CN102017075A (zh) * 2008-06-30 2011-04-13 硅绝缘体技术有限公司 具有高电阻率性质的低成本基材及其制造方法
CN102640278A (zh) * 2009-12-04 2012-08-15 Soitec公司 使电损耗减小的绝缘体上半导体型结构的制造方法及相应的结构
US20130294038A1 (en) * 2010-11-19 2013-11-07 Soitec Electronic device for radiofrequency or power applications and process for manufacturing such a device
US20120161310A1 (en) * 2010-12-24 2012-06-28 Io Semiconductor, Inc. Trap Rich Layer for Semiconductor Devices
CN103247566A (zh) * 2012-02-01 2013-08-14 国际商业机器公司 绝缘体上硅衬底和形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107615447A (zh) * 2015-05-29 2018-01-19 美国亚德诺半导体公司 具有陷阱富集区域的氮化镓设备
CN107615447B (zh) * 2015-05-29 2021-01-19 美国亚德诺半导体公司 具有陷阱富集区域的氮化镓设备
CN109103582A (zh) * 2018-08-29 2018-12-28 河海大学常州校区 薄膜体声波谐振器结构的纳米机械声学天线及制造方法

Also Published As

Publication number Publication date
US9312345B2 (en) 2016-04-12
JP2016541118A (ja) 2016-12-28
EP3075007A4 (en) 2017-06-07
JP6438024B2 (ja) 2018-12-19
EP3075007A1 (en) 2016-10-05
US20150145105A1 (en) 2015-05-28
TW201535716A (zh) 2015-09-16
KR20160089448A (ko) 2016-07-27
FI130149B (en) 2023-03-15
FI20136180L (fi) 2015-05-27
SG11201604259PA (en) 2016-07-28
KR102284688B1 (ko) 2021-08-02
TWI638454B (zh) 2018-10-11
WO2015079111A1 (en) 2015-06-04
EP3872856A1 (en) 2021-09-01
CN105993072B (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
CN105993072A (zh) 用于射频集成无源器件的具有降低的射频损耗的高电阻硅衬底
US20130089968A1 (en) Method for finishing silicon on insulator substrates
JP5532680B2 (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
KR20090081335A (ko) 접합 웨이퍼의 제조 방법
CN107615445B (zh) 绝缘体上硅晶圆的制造方法
JP5591949B2 (ja) 多層結晶構造体の製造方法
KR102019653B1 (ko) Soi 웨이퍼의 제조방법 및 soi 웨이퍼
JP2013516767A5 (zh)
KR20180015634A (ko) 접합 soi 웨이퍼의 제조방법
JPWO2014017368A1 (ja) Ｓｏｓ基板の製造方法及びｓｏｓ基板
KR102299150B1 (ko) 반도체 웨이퍼의 세정조 및 접합 웨이퍼의 제조방법
KR102408679B1 (ko) 접합soi웨이퍼의 제조방법
JP2016201454A (ja) Ｓｏｉウェーハの製造方法
JP2022084662A (ja) 絶縁体上半導体構造の製造方法
US11495488B2 (en) Method for manufacturing bonded SOI wafer and bonded SOI wafer
CN104282534B (zh) 金属表面缺陷的处理方法
JP5597915B2 (ja) 貼り合わせウェーハの製造方法
KR20160052551A (ko) 접합 웨이퍼의 제조방법
US20210202300A1 (en) Fabricating metal-oxide semiconductor device using a post-linear-anneal operation
TW202413746A (zh) 製備多層結構的方法
JP2022070034A (ja) 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant