CN102017075A - 具有高电阻率性质的低成本基材及其制造方法 - Google Patents

具有高电阻率性质的低成本基材及其制造方法 Download PDF

Info

Publication number
CN102017075A
CN102017075A CN200980115135XA CN200980115135A CN102017075A CN 102017075 A CN102017075 A CN 102017075A CN 200980115135X A CN200980115135X A CN 200980115135XA CN 200980115135 A CN200980115135 A CN 200980115135A CN 102017075 A CN102017075 A CN 102017075A
Authority
CN
China
Prior art keywords
base material
resistivity
semiconductor layer
layer
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200980115135XA
Other languages
English (en)
Other versions
CN102017075B (zh
Inventor
卡洛斯·马祖拉
比什-因·阮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN102017075A publication Critical patent/CN102017075A/zh
Application granted granted Critical
Publication of CN102017075B publication Critical patent/CN102017075B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Abstract

在一个实施方式中，本发明提供的基材构造为使得在其顶层中制造的装置与在标准的高电阻率基材中制造的相同装置具有类似的性质。本发明的基材包括具有标准电阻率的支持体、布置在所述支持体基材上的具有优选为大于约1000Ohm-cm的高电阻率的半导体层、布置在所述高电阻率层上的绝缘层和布置在所述绝缘层上的顶层。本发明也提供制造所述基材的方法。

Description

具有高电阻率性质的低成本基材及其制造方法
技术领域
本发明涉及构造为使得在其顶层中制造的装置与在标准的高电阻率基材中制造的相同装置具有类似性质的基材，并涉及所述基材的制造方法。
背景技术
在文献US 2006/0166451和US 2007/0032040中公开了已知的具有高电阻率的基材“HR”基材的实例。所述已知的基材通常包括在其中或在其上将形成高频装置的顶层、在所述顶层之下的绝缘层以及高电阻率的支持体。在一些情况中，在绝缘层和支持体之间还可以插入其它层，以进一步改善所述基材的高电阻率性质。
尽管已知的HR基材因为减少了支持体中的信号损耗或因减少串扰所致改善了信噪比而适合于具有改善的性能的装置，但这些基材仍存在主要的缺陷：它们的成本较高。这部分是因为以下事实：已知的HR基材导入了高电阻率的支持体，而高电阻率的支持体相比于传统的非HR支持体的价格成本较高。当将基材用于制造待整合在诸如消费类产品电信市场等价格敏感性产品中时尤其关注高成本。
HR支持体的制造需要额外的步骤，因而其成本往往较高。在单晶硅的情况中，这类额外的步骤通常涉及多步和长时间的退火以使支持体中存在的残余氧沉淀。这些额外的步骤例如也包括在绝缘层和支持体之间形成其它层，或移除支持体的表面层以进一步提高或保留基材的高电阻率，等等。
发明内容
本发明提供了高电阻率的基材“HR”基材，即，构造为使得在其顶层中制造的装置与在标准的高电阻率基材中制造的相同装置具有类似性质的基材，所述基材能够比已知的HR基材更容易的制造且具有更低的成本。本发明的HR基材已应用于微电子装置、光电子装置、光电装置、微型机电装置，特别是应用于在通常高于100Mhz的高频下运行的装置，如可见于电信或无线电探测应用中的射频装置。
一般而言，本发明用包括顶层和支持体的低成本HR基材替代了已知的高成本HR基材。代替依赖于支持体的高电阻率来提供最终基材的高电阻率的是，本发明通过具有由低成本、高电阻率的半导体材料制成的表面层的支持体来提供最终基材的高电阻率。因此，所述支持体可具有标准电阻率，以及可选的较低的品质，从而可以具有低成本。本发明也提供用于制造HR基材的低成本方法。
更具体而言，本发明提供具有高电阻率性质的基材，所述基材包括具有标准电阻率的支持体、在所述支持体基材上的高电阻率的半导体层、在所述高电阻率层上的绝缘层和在所述绝缘层上的顶层。高电阻率的半导体层可具有大于1000Ohm/cm的电阻率。可选的是，所提供的基材还包括布置在所述支持体和所述半导体层之间的扩散阻挡层。
本发明还提供了具有高电阻率性质的基材的制造方法。所述方法包括提供显现标准电阻率的支持体、在所述支持体基材上形成高电阻率的半导体层以形成第一中间结构体、在所述第一中间结构体上设置绝缘层、组装所述中间结构体与施主基材以形成第二中间结构体、以及最后减小所述第二中间结构体的施主基材的厚度以形成基材。可选的是，本发明的方法还包括在形成高电阻率的半导体层的步骤之前在所述支持体上设置扩散阻挡层。
附图说明
本发明的其它特征和优点将由下列参考附图的具体描述而更加清楚，其描述了示例性的而非限制性的本发明的实施方式，图中：
图1图示了本发明的基材的实施方式；
图2图示了本发明的基材的另一个实施方式；
图3a～3e图示了基材的制造方法的实施方式；和
图4a～4f图示了基材的制造方法的另一个实施方式。
具体实施方式
本文描述的优选实施方式和具体实例应当视为本发明的范围的实例，而非限制本发明。本发明的范围应当根据权利要求确定。
图1图示了本发明的基材1的实施方式，所述基材构造为使得在其顶层中制造的装置与在标准的高电阻率基材中制造的相同装置具有类似的性质。本发明的这些基材在此也简称为“HR基材”。取决于其最终应用，基材1的直径可以为，例如，300mm、200mm或其它的直径。
基材1包括顶层5，在该层中或该层上将最终形成装置。在一些情况中，例如已知的CMOS装置等装置可以根据已知技术直接形成在顶层5上和该层中。在其它情况中，例如，氮化镓HEMT装置，在顶层5上设置其它层(图1中未示出)。顶层可包含根据装置的应用而选择的各种材料，例如，单晶硅、碳化硅、氮化镓等。顶层5的厚度也可以根据装置的应用、需要和制造能力选择，不过通常在约10nm～约1微米之间变化。注意，顶层5的厚度不影响基材1的HR性质。
HR基材1也包括其上布置有顶层5的绝缘层4。绝缘层4一般包含二氧化硅，因为这种材料易于通过沉积或通过硅基材的氧化而形成。绝缘层也可以包含氮化硅、高k电介质材料、低k电介质材料或这些材料的组合层。绝缘层的厚度可以从几个nm至10nm，至100nm，直到200nm，或其它的厚度。
HR基材1也包括支持体2，与现有技术中已知的支持体相反的是该支持体具有标准电阻率。标准电阻率的支持体是未被设计为提供HR性质的支持体，因此其具有的电阻率对于特定类型的支持体和掺杂水平而言是标准的或正常的。例如，标准的或正常的电阻率为约8Ohm-cm～约30Ohm-cm。该标准电阻率支持体的成本低于HR支持体的成本，进而可选择成具有经济的结晶性或其它特征。例如，支持体可包括石英、多晶硅、多晶碳化硅、多晶氮化铝等。也可以是已经在前面的制造步骤中使用的再生硅晶片。
HR基材1也包括高电阻率的半导体层3，该层布置在支持体基材之上但位于绝缘层4之下。由于基材1的高电阻率主要来自半导体层3的高电阻率，因此优选的是HR半导体层具有足够的电阻率和足够的厚度以使基材1的电阻率适合于它的预期应用。在优选的实施方式中，HR半导体层3的电阻率大于约103Ohm-cm，或更优选大于约104Ohm-cm，其厚度为约20nm～5000nm。
HR半导体层3优选包含因缺乏掺杂(或缺乏有目的的掺杂)而具有高电阻率的非晶态硅，例如，具有的p型或n型掺杂物的浓度优选为小于约5×1012/cm3。可选的是，通过以例如1013/cm3～1015/cm3的密度掺杂氮物种(nitrogen species)可以提高该层的电阻率。非晶态硅层是优选的，因为它们可以以低成本设置在许多类型的支持体上。HR半导体层3也可以包含多晶硅，或不太优选的包含单晶硅。
图2图示了本发明的HR基材11的另一个实施方式，其包括几个与之前实施方式的对应元件类似的元件。类似的元件包括：具有标准或正常电阻率的支持体2、布置在所述支持体基材上并优选具有大于103Ohm-cm的电阻率的高电阻率半导体层3、布置在高电阻率层2上的绝缘层4和布置在所述绝缘层上的顶层5。此前对这些元件的描述这里不再重复。
与之前的实施方式不同，HR基材11也包括位于支持体2之上但位于高电阻率半导体层3之下的扩散阻挡层6。
扩散阻挡避免或限制污染物或掺杂物从支持体扩散进入HR半导体层中，否则有可能会降低该半导体层的高电阻率。当支持体2可能含有该掺杂物或污染物时这样的扩散阻挡是特别有利的。扩散阻挡层6可包括二氧化硅、氮化硅、这些材料的组合或其它材料的单层或多层，并可以具有至少20nm的厚度。在优选的实施方式中，扩散阻挡层6包含富含氮化物的氮化硅(nitride rich silicon nitride)，例如SiXNY，其比Si3N4等化学计量的氮化硅导入了更多的氮原子。富含氮化物的氮化硅例如通过可由等离子体辅助的化学气相沉积形成，已知其同时是扩散阻挡和高电阻率的电介质。
应当理解，通过绝缘层4可类似地限制或防止掺杂物和污染物从顶层5扩散到高电阻率的半导体层3中，通过选择用于该层的合适材料甚至还可进一步减少这种扩散。例如，绝缘层4可包括富含氮化物的氮化硅层，其可用作有效的扩散阻挡层。
该优选实施方式的扩散阻挡层6的优点不仅在于简单地用于有效防止掺杂物或污染物扩散到高电阻率的半导体层3中。该扩散阻挡层也是对基材的高电阻率有帮助的高电阻率的电介质，并且能够形成能够移动到高电阻率的半导体层3中的N物种的来源而且进一步提高其电阻率。
图3a～3e图示了本发明的基材1的制造方法的实施方式。
图3a图示了具有标准电阻率的初始支持体2，其可以包括例如电阻率为约8Ohm-cm～约30Ohm-cm的单晶硅晶片。
图3b图示了下一步骤，该步骤通过在支持体2上放置和/或形成高电阻率的半导体层3而形成第一中间结构体7。例如，通过利用化学气相沉积或物理气相沉积在支持体2上沉积无掺杂的非晶态或多晶硅层可以形成HR半导体层3。
图3c和3d图示了用于在第一中间结构体7上形成和/或放置绝缘层4的该下一步骤的备选方案。图3c中描述的备选方案包括通过在第一中间结构体的HR半导体层3上沉积绝缘材料，或通过氧化无掺杂的硅HR半导体层3(该层应含有硅)来形成绝缘层4。
图3d中所示的替代方案主要在施主基材8上或在施主基材8中首先形成绝缘层4，然后在组装第一中间结构体7与施主基材8的过程中将绝缘层4放置在第一中间结构体7上以形成图3e所示的第二中间结构体9。可选的是，施主基材8最初可包括表面绝缘层。
图3e图示了将第一中间结构体7和施主基材8粘结以形成第二中间结构体9的另一步骤。在图3c的备选方案中，第一中间结构体7已经具有表面绝缘层4；而在图3d的备选方案中，施主基材8具有表面绝缘层4。施主基材8与第一中间结构体7的粘结可以选择性地通过在组装步骤之前对中间结构体7和/或基材8和/或绝缘层4的曝露表面抛光的另一步骤得以促进。
在未图示的最后步骤中，通过已知的厚度减小技术，如研磨和内刻蚀技术、Smart
Figure BPA00001250761900061
技术(其执行离子注入和断裂)或其它技术来减小第二中间结构体9的施主基材8的厚度，从而形成最终基材1。
在组装和/或减小厚度的步骤中，有利的是施加热处理。尽管该处理可能会改变高电阻率的半导体层3的性质，例如，初期沉积的非晶态层在热处理之后变成多晶层3，不过预期该层的高电阻率大体上不会改变。
图4a～4f图示了HR基材11的制造方法的实施方式，如其所述该基材包括在支持体2之上但位于HR半导体层3之下的扩散阻挡层6。本实施方式与先前的实施方式类似，例如，材料的性质、材料的电阻率水平和组装前抛光的可选择性步骤。此前对这些步骤的描述这里不再重复。
图4a图示了具有标准电阻率的初始支持体2。
图4b图示了下一步骤，该步骤中优选通过富含氮化物的氮化硅材料的化学气相沉积(可选地由等离子体增强)在支持体2上形成和/或放置扩散阻挡层6。扩散阻挡层6使得制造过程更为灵活。
图4c图示了在扩散阻挡层6上形成和/或放置HR半导体层3的另一步骤。
图4d和4e图示了在HR半导体层3上形成和/或放置绝缘层4的备选步骤。这些步骤与图3c和3d中所示的步骤类似，对应的先前的描述这里不再重复。
图4f图示了组装中间结构体与施主基材8以形成第二中间结构体9的另一步骤。
在最后的步骤(未图示)中，通过已知的厚度减小技术减小第二中间结构体9的施主基材8的厚度以形成最终基材11。
可选的是，通过将氮物种导入HR半导体层3中可进一步提高该层的电阻率，该导入过程通过例如，形成富含氮的扩散阻挡层6从而使氮物种在处理过程中移动到高电阻率层3中进行，或通过经顶层5和绝缘层4注入例如氮离子等氮物种进行。氮物种的优选浓度为1013/cm3～1015/cm3。

Claims (20)

1.用于制造于其中的装置的具有高电阻率(HR)性质的基材的制造方法，所述方法包括：
提供具有第一电阻率的支持体；
在所述支持体上设置HR半导体层，所述HR层的厚度为20nm～5000nm，电阻率大于所述支持体的第一电阻率；
在所述HR半导体层上或在施主基材的表面设置厚度为10nm～200nm的绝缘层；
组装所述基材与所述施主基材；和
减小所述施主基材部分的厚度。
2.如权利要求1所述的方法，其中所述支持体的电阻率为8Ohm-cm～30Ohm-cm的标准电阻率，并且其中所述HR半导体层的电阻率为大于103Ohm-cm～104Ohm-cm。
3.如权利要求1所述的方法，其中设置所述HR半导体层还包括沉积无掺杂的硅层。
4.如权利要求1所述的方法，所述方法还包括将氮离子注入到所述HR半导体层中。
5.如权利要求1所述的方法，其中设置所述绝缘层还包括沉积所述绝缘层和对所述HR半导体层或所述施主基材的表面进行氧化中的一个或多个。
6.如权利要求1所述的方法，其中在所述施主基材的表面设置所述绝缘层；并且其中所述组装步骤还包括使所述基材与所述绝缘层在所述施主基材的表面接触。
7.如权利要求1所述的方法，所述方法还包括在设置所述HR半导体层的步骤之前在所述支持体上设置厚度为大于20nm的扩散阻挡层。
8.如权利要求1所述的方法，所述方法还包括在半导体顶层中制造一个或多个电子装置，所制造的装置在大于0.1GHz的频率下运行时具有的HR性质包括减少的信号损耗和改善的信噪比中的一个或多个。
9.用于制造于其中的装置的具有高电阻率(HR)性质的基材，所述基材包括：
具有第一电阻率的支持体；
布置在所述支持体上的HR半导体层，所述层具有的电阻率大于所述支持体的第一电阻率；
布置在所述HR半导体层上的绝缘层；和
布置在所述绝缘层上的适于装置制造的半导体顶层。
10.如权利要求9所述的基材，其中所述支持体的电阻率为8Ohm-cm～30Ohm-cm的标准电阻率，并且其中所述HR半导体层的电阻率为大于103Ohm-cm～104Ohm-cm。
11.如权利要求9所述的基材，其中所述基材包括石英、单晶硅、多晶硅、多晶碳化硅或多晶氮化铝中的一种或多种。
12.如权利要求9所述的基材，其中所述HR半导体层包含无掺杂的非晶态硅或无掺杂的多晶硅中的一种或多种。
13.如权利要求9所述的基材，其中所述HR半导体层还包含浓度为1013/cm3～1015/cm3的氮物种。
14.如权利要求9所述的基材，其中所述HR半导体层的厚度为20nm～5000nm。
15.如权利要求9所述的基材，所述基材还包括布置在所述支持体与所述HR半导体层之间的厚度大于20nm的扩散阻挡层。
16.如权利要求15所述的基材，其中所述扩散阻挡层包括含有二氧化硅、富含氮化物的氮化硅和氮化硅的一层或多层。
17.如权利要求9所述的基材，其中所述绝缘层的厚度为10nm～200nm，并包含二氧化硅、氮化硅、高k电介质材料、低k电介质材料或氧化硅中的一种或多种。
18.如权利要求9所述的基材，其中所述顶层包含单晶硅。
19.如权利要求9所述的基材，所述基材还包括在所述半导体顶层中制造的一个或多个电子装置。
20.如权利要求9所述的基材，其中，当于所述基材中制造的装置在大于0.1GHz的频率下运行时所述HR性质包括减少的信号损耗和改善的信噪比中的一个或多个。
CN200980115135XA 2008-06-30 2009-05-21 具有高电阻率性质的低成本基材及其制造方法 Active CN102017075B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
FR0803696A FR2933233B1 (fr) 2008-06-30 2008-06-30 Substrat de haute resistivite bon marche et procede de fabrication associe
FR0803696 2008-06-30
US9388708P 2008-09-03 2008-09-03
US61/093,887 2008-09-03
PCT/US2009/044810 WO2010002515A2 (en) 2008-06-30 2009-05-21 Low-cost substrates having high-resistivity properties and methods for their manufacture

Publications (2)

Publication Number Publication Date
CN102017075A true CN102017075A (zh) 2011-04-13
CN102017075B CN102017075B (zh) 2012-02-22

Family

ID=40344787

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980115135XA Active CN102017075B (zh) 2008-06-30 2009-05-21 具有高电阻率性质的低成本基材及其制造方法

Country Status (7)

Country Link
US (1) US7977705B2 (zh)
JP (1) JP2011524650A (zh)
KR (1) KR101126563B1 (zh)
CN (1) CN102017075B (zh)
DE (1) DE112009001477B4 (zh)
FR (1) FR2933233B1 (zh)
WO (1) WO2010002515A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105993072A (zh) * 2013-11-26 2016-10-05 奥克美蒂克公共有限公司 用于射频集成无源器件的具有降低的射频损耗的高电阻硅衬底
CN110199375A (zh) * 2017-01-26 2019-09-03 索泰克公司 用于半导体结构的支撑件

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2935067B1 (fr) * 2008-08-14 2011-02-25 Commissariat Energie Atomique Procede de fabrication d'une structure semi-conductrice plan de masse enterre
US8492868B2 (en) * 2010-08-02 2013-07-23 International Business Machines Corporation Method, apparatus, and design structure for silicon-on-insulator high-bandwidth circuitry with reduced charge layer
FR2967812B1 (fr) 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
US20120235283A1 (en) * 2011-03-16 2012-09-20 Memc Electronic Materials, Inc. Silicon on insulator structures having high resistivity regions in the handle wafer
FR2973158B1 (fr) * 2011-03-22 2014-02-28 Soitec Silicon On Insulator Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
FR2973159B1 (fr) 2011-03-22 2013-04-19 Soitec Silicon On Insulator Procede de fabrication d'un substrat de base
FR2983342B1 (fr) 2011-11-30 2016-05-20 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue
US8741739B2 (en) * 2012-01-03 2014-06-03 International Business Machines Corporation High resistivity silicon-on-insulator substrate and method of forming
US8536035B2 (en) 2012-02-01 2013-09-17 International Business Machines Corporation Silicon-on-insulator substrate and method of forming
JP5978986B2 (ja) * 2012-12-26 2016-08-24 信越半導体株式会社 高周波半導体装置及び高周波半導体装置の製造方法
US20140197462A1 (en) * 2013-01-14 2014-07-17 International Rectifier Corporation III-Nitride Transistor with High Resistivity Substrate
US8951896B2 (en) 2013-06-28 2015-02-10 International Business Machines Corporation High linearity SOI wafer for low-distortion circuit applications
KR101983166B1 (ko) * 2013-12-27 2019-05-28 삼성전기주식회사 반도체 소자 및 반도체 소자의 제조 방법
EP3573094B1 (en) 2014-11-18 2023-01-04 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
WO2016081313A1 (en) * 2014-11-18 2016-05-26 Sunedison Semiconductor Limited A method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers
JP2016143820A (ja) * 2015-02-04 2016-08-08 信越半導体株式会社 貼り合わせ半導体ウェーハ及びその製造方法
JP6517360B2 (ja) * 2015-03-03 2019-05-22 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法
JP6344271B2 (ja) 2015-03-06 2018-06-20 信越半導体株式会社 貼り合わせ半導体ウェーハ及び貼り合わせ半導体ウェーハの製造方法
FR3037438B1 (fr) 2015-06-09 2017-06-16 Soitec Silicon On Insulator Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
DE102015211087B4 (de) * 2015-06-17 2019-12-05 Soitec Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates
FR3058561B1 (fr) 2016-11-04 2018-11-02 Soitec Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif
FR3064820B1 (fr) 2017-03-31 2019-11-29 Soitec Procede d'ajustement de l'etat de contrainte d'un film piezoelectrique
FR3079345B1 (fr) * 2018-03-26 2020-02-21 Soitec Procede de fabrication d'un substrat pour dispositif radiofrequence
JP7230297B2 (ja) * 2018-07-05 2023-03-01 ソイテック 集積された高周波デバイスのための基板及びそれを製造するための方法
FR3094573B1 (fr) 2019-03-29 2021-08-13 Soitec Silicon On Insulator Procede de preparation d’une couche mince de materiau ferroelectrique
FR3098642B1 (fr) 2019-07-12 2021-06-11 Soitec Silicon On Insulator procédé de fabrication d'une structure comprenant une couche mince reportée sur un support muni d’une couche de piégeage de charges
FR3121548B1 (fr) 2021-03-30 2024-02-16 Soitec Silicon On Insulator Procede de preparation d’un substrat avance, notamment pour des applications photoniques
FR3113184B1 (fr) 2020-07-28 2022-09-16 Soitec Silicon On Insulator Procede de preparation d’un substrat support, et procede de report d’une couche mince sur ce substrat support
JP2023535319A (ja) 2020-07-28 2023-08-17 ソイテック 電荷トラップ層が設けられたキャリア基板に薄層を転写するプロセス
FR3129028B1 (fr) 2021-11-09 2023-11-10 Soitec Silicon On Insulator Procede de preparation d’un substrat support muni d’une couche de piegeage de charges
FR3129029B1 (fr) 2021-11-09 2023-09-29 Soitec Silicon On Insulator Procede de preparation d’un substrat support muni d’une couche de piegeage de charges
FR3137493A1 (fr) 2022-06-29 2024-01-05 Soitec Procede de fabrication d’une structure comportant une couche barriere a la diffusion d’especes atomiques
FR3137490A1 (fr) 2022-07-04 2024-01-05 Soitec Procede de fabrication d’une structure comportant une couche barriere a la diffusion d’especes atomiques

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4300150A (en) * 1980-06-16 1981-11-10 North American Philips Corporation Lateral double-diffused MOS transistor device
US4771016A (en) * 1987-04-24 1988-09-13 Harris Corporation Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor
US5750000A (en) * 1990-08-03 1998-05-12 Canon Kabushiki Kaisha Semiconductor member, and process for preparing same and semiconductor device formed by use of same
DE4232844A1 (de) 1992-09-30 1994-03-31 Siemens Ag Belichtungsverfahren und Maske für die optische Projektionslithographie
US5399507A (en) * 1994-06-27 1995-03-21 Motorola, Inc. Fabrication of mixed thin-film and bulk semiconductor substrate for integrated circuit applications
JP2006066928A (ja) * 1994-09-09 2006-03-09 Renesas Technology Corp 半導体装置の製造方法
JP2647022B2 (ja) 1994-10-24 1997-08-27 日本電気株式会社 パターン形成方法
US5773151A (en) * 1995-06-30 1998-06-30 Harris Corporation Semi-insulating wafer
US6391744B1 (en) * 1997-03-19 2002-05-21 The United States Of America As Represented By The National Security Agency Method of fabricating a non-SOI device on an SOI starting wafer and thinning the same
JPH10335615A (ja) * 1997-05-22 1998-12-18 Harris Corp 半導体デバイスに関する改良
US6140163A (en) * 1997-07-11 2000-10-31 Advanced Micro Devices, Inc. Method and apparatus for upper level substrate isolation integrated with bulk silicon
US6063713A (en) * 1997-11-10 2000-05-16 Micron Technology, Inc. Methods for forming silicon nitride layers on silicon-comprising substrates
JP3523531B2 (ja) * 1999-06-18 2004-04-26 シャープ株式会社 半導体装置の製造方法
US6166411A (en) * 1999-10-25 2000-12-26 Advanced Micro Devices, Inc. Heat removal from SOI devices by using metal substrates
FR2810448B1 (fr) * 2000-06-16 2003-09-19 Soitec Silicon On Insulator Procede de fabrication de substrats et substrats obtenus par ce procede
JP4216483B2 (ja) * 2001-02-15 2009-01-28 株式会社東芝 半導体メモリ装置
US6645795B2 (en) * 2001-05-03 2003-11-11 International Business Machines Corporation Polysilicon doped transistor using silicon-on-insulator and double silicon-on-insulator
US6912330B2 (en) * 2001-05-17 2005-06-28 Sioptical Inc. Integrated optical/electronic circuits and associated methods of simultaneous generation thereof
US20020170487A1 (en) * 2001-05-18 2002-11-21 Raanan Zehavi Pre-coated silicon fixtures used in a high temperature process
JP4322453B2 (ja) * 2001-09-27 2009-09-02 株式会社東芝 半導体装置およびその製造方法
US6646307B1 (en) * 2002-02-21 2003-11-11 Advanced Micro Devices, Inc. MOSFET having a double gate
FR2838865B1 (fr) * 2002-04-23 2005-10-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee
US6743662B2 (en) * 2002-07-01 2004-06-01 Honeywell International, Inc. Silicon-on-insulator wafer for RF integrated circuit
US6664598B1 (en) * 2002-09-05 2003-12-16 International Business Machines Corporation Polysilicon back-gated SOI MOSFET for dynamic threshold voltage control
US6812527B2 (en) * 2002-09-05 2004-11-02 International Business Machines Corporation Method to control device threshold of SOI MOSFET's
US6835983B2 (en) * 2002-10-25 2004-12-28 International Business Machines Corporation Silicon-on-insulator (SOI) integrated circuit (IC) chip with the silicon layers consisting of regions of different thickness
US7176108B2 (en) * 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2847077B1 (fr) * 2002-11-12 2006-02-17 Soitec Silicon On Insulator Composants semi-conducteurs, et notamment de type soi mixtes, et procede de realisation
TWI265217B (en) * 2002-11-14 2006-11-01 Komatsu Denshi Kinzoku Kk Method and device for manufacturing silicon wafer, method for manufacturing silicon single crystal, and device for pulling up silicon single crystal
US6946373B2 (en) * 2002-11-20 2005-09-20 International Business Machines Corporation Relaxed, low-defect SGOI for strained Si CMOS applications
US7102206B2 (en) * 2003-01-20 2006-09-05 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate, method for fabricating the same, and method for fabricating semiconductor device
JP2004335642A (ja) 2003-05-06 2004-11-25 Canon Inc 基板およびその製造方法
US7329923B2 (en) * 2003-06-17 2008-02-12 International Business Machines Corporation High-performance CMOS devices on hybrid crystal oriented substrates
US7018873B2 (en) * 2003-08-13 2006-03-28 International Business Machines Corporation Method of making a device threshold control of front-gate silicon-on-insulator MOSFET using a self-aligned back-gate
KR20060118437A (ko) * 2003-09-26 2006-11-23 위니베르시트카솔리끄드루뱅 저항손을 감소시키는 다층 반도체 구조의 제조 방법
FR2860341B1 (fr) 2003-09-26 2005-12-30 Soitec Silicon On Insulator Procede de fabrication de structure multicouche a pertes diminuees
US7034362B2 (en) * 2003-10-17 2006-04-25 International Business Machines Corporation Double silicon-on-insulator (SOI) metal oxide semiconductor field effect transistor (MOSFET) structures
US7089515B2 (en) * 2004-03-09 2006-08-08 International Business Machines Corporation Threshold voltage roll-off compensation using back-gated MOSFET devices for system high-performance and low standby power
US7160753B2 (en) * 2004-03-16 2007-01-09 Voxtel, Inc. Silicon-on-insulator active pixel sensors
US8138061B2 (en) * 2005-01-07 2012-03-20 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
US7462552B2 (en) * 2005-05-23 2008-12-09 Ziptronix, Inc. Method of detachable direct bonding at low temperatures
US7387946B2 (en) * 2005-06-07 2008-06-17 Freescale Semiconductor, Inc. Method of fabricating a substrate for a planar, double-gated, transistor process
JP2007165492A (ja) * 2005-12-13 2007-06-28 Seiko Instruments Inc 半導体集積回路装置
US7417288B2 (en) * 2005-12-19 2008-08-26 International Business Machines Corporation Substrate solution for back gate controlled SRAM with coexisting logic devices
US20070190681A1 (en) * 2006-02-13 2007-08-16 Sharp Laboratories Of America, Inc. Silicon-on-insulator near infrared active pixel sensor array
US7585711B2 (en) * 2006-08-02 2009-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor-on-insulator (SOI) strained active area transistor
US20080124847A1 (en) * 2006-08-04 2008-05-29 Toshiba America Electronic Components, Inc. Reducing Crystal Defects from Hybrid Orientation Technology During Semiconductor Manufacture
JP4631833B2 (ja) * 2006-09-04 2011-02-16 ソニー株式会社 半導体装置
FR2906078B1 (fr) * 2006-09-19 2009-02-13 Commissariat Energie Atomique Procede de fabrication d'une structure micro-technologique mixte et une structure ainsi obtenue
US7755140B2 (en) * 2006-11-03 2010-07-13 Intel Corporation Process charging and electrostatic damage protection in silicon-on-insulator technology
FR2910702B1 (fr) * 2006-12-26 2009-04-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat mixte
EP2095415B1 (en) * 2006-12-26 2010-10-27 S.O.I.Tec Silicon on Insulator Technologies Method for producing a semiconductor-on-insulator structure
US7883990B2 (en) * 2007-10-31 2011-02-08 International Business Machines Corporation High resistivity SOI base wafer using thermally annealed substrate
US8344503B2 (en) * 2008-11-25 2013-01-01 Freescale Semiconductor, Inc. 3-D circuits with integrated passive devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105993072A (zh) * 2013-11-26 2016-10-05 奥克美蒂克公共有限公司 用于射频集成无源器件的具有降低的射频损耗的高电阻硅衬底
CN105993072B (zh) * 2013-11-26 2019-03-01 奥克美蒂克公共有限公司 用于射频集成无源器件的具有降低的射频损耗的高电阻硅衬底
CN110199375A (zh) * 2017-01-26 2019-09-03 索泰克公司 用于半导体结构的支撑件

Also Published As

Publication number Publication date
CN102017075B (zh) 2012-02-22
WO2010002515A2 (en) 2010-01-07
US20090321873A1 (en) 2009-12-31
JP2011524650A (ja) 2011-09-01
FR2933233A1 (fr) 2010-01-01
DE112009001477T5 (de) 2011-04-21
DE112009001477B4 (de) 2012-12-06
US7977705B2 (en) 2011-07-12
KR20100129333A (ko) 2010-12-08
FR2933233B1 (fr) 2010-11-26
KR101126563B1 (ko) 2012-03-22
WO2010002515A3 (en) 2010-07-29

Similar Documents

Publication Publication Date Title
CN102017075B (zh) 具有高电阻率性质的低成本基材及其制造方法
US6448127B1 (en) Process for formation of ultra-thin base oxide in high k/oxide stack gate dielectrics of mosfets
US7420202B2 (en) Electronic device including a transistor structure having an active region adjacent to a stressor layer and a process for forming the electronic device
US5861651A (en) Field effect devices and capacitors with improved thin film dielectrics and method for making same
CN100342494C (zh) 采用uhv－cvd制作的应变si基底层以及其中的器件
US7767579B2 (en) Protection of SiGe during etch and clean operations
US8993453B1 (en) Method of fabricating a nonvolatile charge trap memory device
US6645840B2 (en) Multi-layered polysilicon process
US20040152342A1 (en) Method of eliminating residual carbon from flowable oxide fill
GB2451602A (en) Silicon on diamond microelectronic devices
US20100193900A1 (en) Soi substrate and semiconductor device using an soi substrate
CN110291645A (zh) 用于垂直型功率器件的方法和系统
US20230387197A1 (en) Novel soi device structure for robust isolation
US20020142500A1 (en) Ultra-thin interface oxidation by ozonated water rinsing for emitter poly structure
WO1997018585A1 (en) Tri-layer pre-metal interlayer dielectric compatible with advanced cmos technologies
US7332422B2 (en) Method for CuO reduction by using two step nitrogen oxygen and reducing plasma treatment
WO2007010921A1 (ja) 酸化膜の形成方法並びにその酸化膜を備えた半導体装置及びその製造方法
US10446489B2 (en) Interconnect structure
US20030216020A1 (en) Method for forming multi-layer gate structure
CN1169207C (zh) 浅凹槽隔离结构的制造方法
JPH11283975A (ja) 薄くて均一な酸化物を低い温度で形成する方法
KR980012639A (ko) 초박 적층형 게이트 유전체 구조물
JP2001089296A (ja) 半導体基板の製造方法
CN1612306A (zh) 处理包含含氧氮化硅介质层的半导体器件的方法
US20140231893A1 (en) Capacitor and preparation method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant