CN105990339B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN105990339B
CN105990339B CN201610188337.9A CN201610188337A CN105990339B CN 105990339 B CN105990339 B CN 105990339B CN 201610188337 A CN201610188337 A CN 201610188337A CN 105990339 B CN105990339 B CN 105990339B
Authority
CN
China
Prior art keywords
local connection
connection wiring
wiring
active region
channel transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610188337.9A
Other languages
English (en)
Other versions
CN105990339A (zh
Inventor
冈垣健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN105990339A publication Critical patent/CN105990339A/zh
Application granted granted Critical
Publication of CN105990339B publication Critical patent/CN105990339B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H01L29/66871—Processes wherein the final gate is made after the formation of the source and drain regions in the active layer, e.g. dummy-gate processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H01L29/66878—Processes wherein the final gate is made before the formation, e.g. activation anneal, of the source and drain regions in the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11809—Microarchitecture
    • H01L2027/11822—Microarchitecture relative P to N transistor sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11809—Microarchitecture
    • H01L2027/11822—Microarchitecture relative P to N transistor sizes
    • H01L2027/11825—Microarchitecture relative P to N transistor sizes for delay time adaptation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H03K5/134—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices with field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

本发明提供一种半导体器件，本发明的课题在于提供适用了FinFET的延迟电路。半导体器件具有第一反相器和与其串联连接的第二反相器。第一及第二反相器分别具有p沟道型晶体管和n沟道型晶体管。构成第二反相器的p沟道型晶体管和n沟道型晶体管的活性区域的突起半导体层的个数分别比构成第一反相器的p沟道型晶体管和n沟道型晶体管的活性区域的突起半导体层的个数少。

Description

半导体器件
技术领域
本发明涉及半导体器件，能够适用于例如FinFET的延迟用反相器电路。
背景技术
提出了一种场效应晶体管(以下称为鳍片式场效应晶体管，简写为FinFET)，其以抑制伴随微型化而产生的短沟道效应等为目的，具有从衬底平面向上方突出的突起半导体层，至少在该突起半导体层的与衬底平面大致垂直的两平面(两侧面)形成沟道区域(例如，国际公开2006/132172号)。FinFET成为在二维的衬底上建立三维的构造的形状，若衬底面积相同，则与平面的晶体管相比栅极体积变得更大。由于构成为栅极“包裹”沟道的构造，所以栅极的沟道控制性高，大幅度削减了在器件截止状态时的漏电流。由此，能够设定低的阈值电压，能够得到最佳的开关速度和耗电量。
现有技术文献
专利文献
专利文献1：国际公开2006/132172号说明书
发明内容
本发明的课题是提供适于FinFET的延迟电路。
简单地说明本发明的代表性的结构的概要如下所述。
即，半导体器件具有第一反相器和与其串联连接的第二反相器。第一及第二反相器分别具有p沟道型晶体管和n沟道型晶体管。构成第二反相器的p沟道型晶体管和n沟道型晶体管的活性区域的突起半导体层的个数分别比构成第一反相器的p沟道型晶体管和n沟道型晶体管的活性区域的突起半导体层的个数少。
发明效果
根据上述半导体器件，能够构成恰当的延迟电路。
附图说明
图1A是用于说明实施例1的半导体器件的俯视图。
图1B是用于说明实施例1的半导体器件的电路图。
图2是用于说明实施例2的半导体器件的俯视图。
图3A是用于说明实施例3的半导体器件的俯视图。
图3B是用于说明实施例3的半导体器件的电路图。
图4A是用于说明实施例4的半导体器件的俯视图。
图4B是放大图4A的一部分的俯视图。
图5A是沿图4B的A’-A”线的剖视图。
图5B是沿图4B的B’-B”线的剖视图。
图5C是沿图4B的C’-C”线的剖视图。
图5D是沿图4B的D’-D”线的剖视图。
图5E是沿图4B的E’-E”线的剖视图。
图5F是沿图4B的F’-F”线的剖视图。
图6A是用于说明实施例5的半导体器件的俯视图。
图6B是放大图6A的一部分的俯视图。
图7A是用于说明实施例6的半导体器件的俯视图。
图7B是放大图7A的一部分的俯视图。
图8是沿图7B的G’-G”线的剖视图。
图9A是用于说明实施例7的半导体器件的俯视图。
图9B是放大图9A的一部分的俯视图。
图10A是沿图9B的H’-H”线的剖视图。
图10B是沿图9B的I’-I”线的剖视图。
图10C是沿图9B的J’-J”线的剖视图。
图11A是用于说明实施例8的半导体器件的俯视图。
图11B是放大图11A的一部分的俯视图。
图12A是沿图11B的K’-K”线的剖视图。
图12B是沿图11B的L’-L”线的剖视图。
图12C是沿图11B的M’-M”线的剖视图。
图13是用于说明实施方式的半导体器件的俯视图。
其中，附图标记说明如下：
100 半导体器件
110 第一反相器
111p 第一p沟道型晶体管
111n 第一n沟道型晶体管
12p 第一活性区域
12n 第二活性区域
13 第一栅电极
13d 虚设栅电极
14dp 第二局部连接布线
14dn 第四局部连接布线
14sp 第一局部连接布线
14sn 第三局部连接布线
15g、15dp、15sn、15sp、15sn 连接柱
16i 输入用金属布线
16io 连接用金属布线
16o 输出用金属布线
16vd 第一电源用金属布线
16vs 第二电源用金属布线
120 第二反相器
121p 第二p沟道型晶体管
121n 第二n沟道型晶体管
42p 第三活性区域
42n 第四活性区域
43 第二栅电极
44dp 第六局部连接布线
44dn 第八局部连接布线
44sp 第五局部连接布线
44sn 第七局部连接布线
45g、45dp、45sn、45sp、45sn 连接柱
46i 输入用金属布线
46o 输出用金属布线
具体实施方式
以下，使用附图对实施方式及实施例进行说明。在此，在以下的说明中，对同一构成要素标注同一附图标记并省略重复的说明。此外，附图为了进一步明确说明内容，与实际相比，有时示意性地表示各部件的宽度、厚度、形状等，但只不过是一例，不限定本发明的解释。
＜实施方式＞
首先，使用图13对实施方式的半导体器件进行说明。图13是表示实施方式的半导体器件的俯视图。
实施方式的半导体器件100具有第一反相器110和与第一反相器110串联连接的第二反相器120。
第一反相器110具有第一p沟道型晶体管111p和第一n沟道型晶体管111n。第二反相器120具有第二p沟道型晶体管121p和第二n沟道型晶体管121n。
第一p沟道型晶体管111p具有第一活性区域12p、第一栅电极13、第一局部连接布线14sp和第二局部连接布线14dp。第一活性区域12p由突起半导体层构成，沿第一方向(X方向)延伸。第一栅电极13沿第二方向(Y方向)延伸。第二局部连接布线14sn沿第二方向延伸，并与第一活性区域的漏极侧连接。
第一n沟道型晶体管111n具有第二活性区域12n、第一栅电极13、第三局部连接布线14sn和第四局部连接布线14dn。第二活性区域12n由突起半导体层构成，沿第一方向延伸。第三局部连接布线14sn沿第二方向延伸，并与第二活性区域12n的源极侧连接。第四局部连接布线14dn沿第二方向延伸，并与第二活性区域12n的漏极侧连接。
第二p沟道型晶体管121p具有第三活性区域42p、第二栅电极43、第五局部连接布线44sp和第六局部连接布线44dp。第三活性区域42p由突起半导体层构成，并沿第一方向延伸。第二栅电极43沿第二方向延伸。第五局部连接布线44sp沿第二方向延伸，并与第三活性区域42p的源极侧连接。第六局部连接布线44dp沿第二方向延伸，并与第三活性区域42p的漏极侧连接。
第二n沟道型晶体管121n具有第四活性区域42n、第二栅电极43、第七局部连接布线44sn和第八局部连接布线44dn。第四活性区域42n由突起半导体层构成，并沿第一方向延伸。第七局部连接布线44sn沿上述第二方向延伸，并与上述第四活性区域42n的源极侧连接。第八局部连接布线44dn沿第二方向延伸，并与第四活性区域42n的漏极侧连接。
第三活性区域42p的数量比第一活性区域12p的数量少，第四活性区域42n的数量比第二活性区域12n的数量少。
根据实施方式，能够由第一反相器和第二反相器构成延迟电路。
实施例1
使用图1A及图1B对实施例1的半导体器件进行说明。图1A是表示实施例1的半导体器件的结构的俯视图。图1B是实施例1的半导体器件的电路图。
实施例1的半导体器件100A是由FinFET的反相器电路构成的延迟电路(缓冲器)。半导体器件100A形成在硅(Si)等的一个半导体衬底上，例如，以16nm以下的工艺进行制造。
如图1B所示，半导体器件100A是通过串联连接两级反相器来构成的。后级(输出侧)的反相器(第一反相器)10的p沟道型晶体管(第一p沟道型晶体管)11p具有4个活性区域(第一活性区域)12p和与它们交叉的栅电极(第一栅电极)13。另外，p沟道型晶体管11p具有：连接源极侧的4个活性区域并与第一电源用金属布线16vd连接的局部互连器(localinterconnector，称为LIC或局部连接布线)14sp；以及连接漏极侧的4个活性区域的LIC(第二局部连接布线)14dp。活性区域12p由Fin(鳍片)构造的半导体层(突起半导体层)构成。由于突起半导体层的在俯视时的宽度窄，所以不能设置用于与上层的金属布线连接的连接柱，因此设置LIC。4个活性区域12p分别在俯视时呈条状地沿X方向延伸。栅电极13、LIC(第一局部连接布线)14sp、LIC14dp分别在俯视时呈条状地沿Y方向延伸。条状是指，基本上细长的长方形，但长边及短边不一定必须是直线状，四角也不一定必须是直角，有时也带有圆角。反相器10的n沟道型晶体管(第一n沟道型晶体管)11n具有4个活性区域(第二活性区域)12n和与它们交叉的栅电极13。另外，n沟道型晶体管11n具有：连接源极侧的4个活性区域并与第二电源用金属布线16vs连接的LIC(第三局部连接布线)14sn；以及连接漏极侧的4个活性区域的LIC(第四局部连接布线)14dn。活性区域12n由突起半导体层构成。4个活性区域12n分别在俯视时呈条状地沿X方向延伸。栅电极13和输入用金属布线16i通过连接柱15g连接，LIC14dp和输出用金属布线16o通过连接柱15dp连接，LIC14dn和输出用金属布线16o通过连接柱15dn连接，p沟道型晶体管11p和n沟道型晶体管11n被连接。活性区域12p的数量不限于4个，只要比活性区域22p的数量多即可。另外，活性区域12n的数量也不限于4个，只要比活性区域22n的数量多即可。活性区域22p的数量不限于1个，只要比活性区域12p的数量少即可。活性区域22n的数量不限于1个，只要比活性区域12n的数量少即可。
前级(输入侧)的反相器(第二反相器)20的p沟道型晶体管(第二p沟道型晶体管)21p具有由突起半导体层构成的活性区域(第三活性区域)22p和与其交叉的栅电极(第二栅电极)23。另外，p沟道型晶体管21p具有：连接活性区域22p的源极侧和第一电源用金属布线16vd的LIC(第五局部连接布线)24sp；以及连接活性区域22p的漏极侧和输出用金属布线26o的LIC(第六局部连接布线)24dp。活性区域22p在俯视时呈条状地沿X方向延伸。栅电极23、LIC24sp、LIC24dp分别在俯视时呈条状地沿Y方向延伸。反相器20的n沟道型晶体管(第二n沟道型晶体管)21n具有由突起半导体层构成的活性区域(第四活性区域)22n和与其交叉的栅电极23。另外，n沟道型晶体管21n具有：连接活性区域22n的源极侧和第二电源用金属布线16vs的LIC(第七局部连接布线)24sn；以及连接活性区域22n的漏极侧和输出用金属布线26o的LIC(第八局部连接布线)24dn。活性区域22n在俯视时呈条状地沿X方向延伸。栅电极23和输入用金属布线26i通过连接柱25g连接，LIC24dp和输出用金属布线26o通过连接柱25dp连接，LIC24dn和输出用金属布线26o通过连接柱25dn连接，p沟道型晶体管21p和n沟道型晶体管21n被连接。输出用金属布线26o和输入用金属布线16i由连接用金属布线16io连接，反相器20和反相器10被连接。输出用金属布线26o在俯视时呈条状地沿Y方向延伸。此外，在半导体器件100A中具有与栅电极13相同尺寸的同层的虚设栅电极13d。虚设栅电极13d是为了栅电极层的密度的均匀化而设置的。向第一电源用金属布线16vd提供比第二电源用金属布线16vs高的电位。
p沟道型晶体管21p及n沟道型晶体管21n分别具有1个扩散区域，p沟道型晶体管11p及n沟道型晶体管11n分别具有4个活性区域。这里，在将形成活性区域的突起半导体层的高度(鳍片高度)设为HFIN，将突起半导体层的宽度(鳍片宽度)设为WFIN，将p沟道型晶体管21p及n沟道型晶体管21n的栅极宽度设为Wg2，将p沟道型晶体管11p及n沟道型晶体管11n的栅极宽度设为Wg1时，
Wg2＝2×HFIN+WFIN (1)
另外，
Wg1＝4×(2×HFIN+WFIN)＝4×Wg2 (2)
在将p沟道型晶体管21p及n沟道型晶体管21n的栅极长(栅电极23的宽度)设为Lg2，将p沟道型晶体管11p及n沟道型晶体管11n的栅极宽度(栅电极13的宽度)设为Lg1时，
Wg1/Lg1＝4×Wg2/Lg1
＝4×Wg2/Lg2
＞Wg2/Lg2 (3)
这里，Lg1＝Lg2。即，p沟道型晶体管21p及n沟道型晶体管21n的栅极宽度与栅极长度之比(Wg2/Lg2)变得比p沟道型晶体管11p及n沟道型晶体管11n的栅极宽度与栅极长度之比(Wg1/Lg1)小。
将活性区域12p的在俯视时的宽度(WFIN)设为d1，将相邻的活性区域12p间的在俯视时的距离设为d2。将最接近n沟道型晶体管11n一侧的活性区域12p的端部与LIC14dp的n沟道型晶体管11n侧的端部之间的在俯视时的距离设为d3，将最接近第一电源用金属布线16vd一侧的活性区域12p的端部与LIC14dp的第一电源用金属布线16vd侧的端部之间的在俯视时的距离设为d4。将最接近n沟道型晶体管11n一侧的活性区域12p的端部与LIC14sp的n沟道型晶体管11n侧的端部之间的在俯视时的距离设为d3，将最接近第一电源用金属布线16vd一侧的活性区域12p的端部与LIC14sp的第一电源用金属布线16vd侧的端部之间的俯视时的距离设为d5。
将活性区域12n的在俯视时的宽度设为d1，将相邻的活性区域12n间的在俯视时的距离设为d2。将最接近p沟道型晶体管11p一侧的活性区域12n的端部和LIC14dn的p沟道型晶体管11p侧的端部之间的在俯视时的距离设为d3，将最接近第二电源用金属布线16vs一侧的活性区域12n的端部和LIC14dn的第二电源用金属布线16vs侧的端部之间的在俯视时的距离设为d4。将最接近p沟道型晶体管11p一侧的活性区域12n的端部和LIC14sn的p沟道型晶体管11p侧的端部之间的在俯视时的距离设为d3，将最接近第二电源用金属布线16vs一侧的活性区域12n的端部和LIC14sn的第二电源用金属布线16vs侧的端部之间的在俯视时的距离设为d5。
将活性区域22p的在俯视时的宽度设为d1，将活性区域22p的端部和LIC24dp的n沟道型晶体管11n侧的端部之间的在俯视时的距离设为d6，将活性区域22p的端部和LIC24dp的第一电源用金属布线16vd侧的端部之间的在俯视时的距离设为d7。将活性区域22p的端部和LIC24sp的n沟道型晶体管21n侧的端部之间的在俯视时的距离设为d8，将活性区域22p的端部和LIC24sp的第一电源用金属布线16vd侧的端部之间的在俯视时的距离设为d9。
将活性区域22n的在俯视时的宽度设为d1，将活性区域22n的端部和LIC24dn的p沟道型晶体管11p侧的端部之间的在俯视时的距离设为d6，将活性区域22n的端部和LIC24dn的第二电源用金属布线16vs侧的端部之间的在俯视时的距离设为d7。活性区域22n的端部和LIC24sn的p沟道型晶体管21p侧的端部之间的在俯视时的距离设为d8，将活性区域22n的端部和LIC24sn的第二电源用金属布线16vs侧的端部之间的在俯视时的距离设为d9。
将LIC14dp的端部和LIC14dn的端部之间的间隔设为d10，将LIC14sp的端部和LIC14sn的端部之间的间隔设为d10。
活性区域22p与最接近第一电源用金属布线16vd一侧的活性区域12p配置在沿X方向的同一线上，活性区域22n与最接近第二电源用金属布线16vs一侧的活性区域12n配置在沿X方向的同一线上，并具有以下关系。
LIC24dp的长度＝d7+d1+d6 (4)
LIC14dp的长度＝d4+d1+(N-1)(d1+d2)+d3 (5)
LIC24sp的长度＝d9+d1+d8 (6)
LIC14sp的长度＝d5+d1+(N-1)(d1+d2)+d3 (7)
d3＝(d1+d2)/4 (8)
这里，N是p沟道型晶体管11p、n沟道型晶体管11n的活性区域的数量，在半导体器件100A中，N＝4。另外，在半导体器件100A中，
d6＝d3、d7＝d4、d8＝d3、d9＝d4。
此外，例如，d1为10nm、d2为40nm左右的大小。
在将栅极节距(栅电极间距离+栅极长)设为d11时，具有以下关系。这里，例如，d11为90nm左右的大小。
Ls1＝2×d11 (9)
Lg1≤WLIC≤d11/2 (10)
半导体器件100A是将两级反相器串联连接而成的延迟电路(缓冲器)的例子。是为了进一步制造延迟时间而将前级的反相器的活性区域(突起半导体层的个数)设成最小的例子。前级的反相器和后级的反相器中的突起半导体层的个数差越大，则对后级的反相器进行充放电越花费时间，因此能够进一步增加延迟时间。另外，后级的反相器的突起半导体的个数优选使用能够配置的最大数量。由此，能够使延迟电路的输出信号稳定。在减小延迟时间的情况下，只要使前级的反相器的活性区域(突起半导体层的个数)增加即可。
实施例2
以下，使用图2针对与半导体器件100A相比使延迟时间增加的实施例2的半导体器件进行说明。图2是表示实施例2的半导体器件的结构的俯视图。
与图1B所示的实施例1的半导体器件100A同样地，实施例2的半导体器件100B是串联连接2级反相器而构成的。半导体器件1B的后级(输出侧)的反相器10是与半导体器件100A的输出侧的反相器同样的结构，半导体器件100B的前级(输入侧)的反相器30是与半导体器件100A的反相器20不同的结构。此外，在图2中，省略了第一电源用金属布线16vd、与其连接的连接柱15sp、25sp、第二电源用金属布线16vs和与其连接的连接柱15sn、25sn。
p沟道型晶体管31p及n沟道型晶体管31n的栅极宽度(Wg2)分别与实施例1的p沟道型晶体管21p及n沟道型晶体管21n的栅极宽度(Wg2)相同，但栅电极33的栅极长(Lg2)设为比Lg1大而使延迟时间增大。
为了面积效率好地增加延迟时间，相对于最小加工规则使栅极长变粗地进行布局，但仅增大X方向单元尺寸变大的量。在将反相器10的X方向上的单元尺寸设为Ls1，将反相器30的X方向上的单元尺寸设为Ls2时，成为Ls2＞Ls1。另外，在同一单元内使用栅极长不同的晶体管的情况下，各个晶体管还可能呈现不同的特性，可能导致延迟时间的偏差产生。
实施例3
以下，使用图3A及图3B对实施例3的半导体器件进行说明，作为实施例3的问题的解决方法而使用同一栅极长的晶体管。图3A是表示实施例3的半导体器件的结构的俯视图。图3B是实施例3的半导体器件的电路图。
如图3B所示，实施例3的半导体器件100C是串联连接四级反相器而构成的。输出侧的反相器10与半导体器件100A同样。输入侧的三级的反相器20与半导体器件100A同样。反相器10、20的X方向的单元尺寸分别为Ls1，从而半导体器件100C的单元尺寸为4×Ls1。此外，在图3A中，省略了第一电源用金属布线16vd、与其连接的连接柱15sp、25sp、第二电源用金属布线16vs和与其连接的连接柱15sn、25sn。在半导体器件100C中，为了增加延迟时间，需要大量的晶体管，X方向上的单元尺寸增大。
实施例4
以下，使用图4A、图4B、图5A至图5F针对作为实施例2、3的问题的解决方法而使用长的LIC的实施例4的半导体器件进行说明。图4A是表示实施例4的半导体器件的结构的俯视图。图4B是放大了图4A的一部分的俯视图。图5A是沿图4B的A’-A”线的剖视图。图5B是沿图4B的B’-B”线的剖视图。图5C是沿图4B的C’-C”线的剖视图。图5D是沿图4B的D’-D”线的剖视图。图5E是沿图4B的E’-E”线的剖视图。图5F是沿图4B的F’-F”线的剖视图。
与图1B所示的实施例1的半导体器件100A同样地，实施例4的半导体器件100D是串联连接两级反相器而构成的。半导体器件100D的后级(输出侧)的反相器10是与半导体器件100A的反相器同样的结构，半导体器件100D的前级(输入侧)的反相器(第二反相器)40与半导体器件100A的反相器20除了LIC44dp、44dn的长度、输出用金属布线46o的长度和连接柱45dp、45dn的位置不同以外，其他基本相同。
将活性区域42p的在俯视时的宽度设为d1，将活性区域42p的端部和LIC44dp的n沟道型晶体管(第二n沟道型晶体管)41n侧的端部之间的在俯视时的距离设为d6，将活性区域42p的端部和LIC44dp的第一电源用金属布线16vd侧的端部之间的在俯视时的距离设为d7。将活性区域42p的端部和LIC44sp的n沟道型晶体管41n侧的端部之间的在俯视时的距离设为d8，将活性区域42p的端部和LIC44sp的第一电源用金属布线16vd侧的端部之间的在俯视时的距离设为d9。
将活性区域42n的在俯视时的宽度设为d1，将活性区域42n的端部和LIC44dn的p沟道型晶体管41p侧的端部之间的在俯视时的距离设为d6，将活性区域42n的端部和LIC44dn的第二电源用金属布线16vs侧的端部之间的在俯视时的距离设为d7。将活性区域42n的端部和LIC44sn的p沟道型晶体管(第二p沟道型晶体管)41p侧的端部之间的在俯视时的距离设为d8，将活性区域42n的端部和LIC44sn的第二电源用金属布线16vs侧的端部之间的在俯视时的距离设为d9。
活性区域42p与最接近第一电源用金属布线16vd一侧的活性区域12p配置在沿X方向的同一线上，活性区域42n与最接近第二电源用金属布线16vs一侧的活性区域12n配置在沿X方向的同一线上，并具有式(4)～(10)的关系。这里，在半导体器件100D中，d7＝d4、d9＝d5，LIC14dp的长度和LIC44dp的长度相同，LIC14sp的长度和LIC44sp的长度相同，LIC14dn的长度和LIC44dn的长度相同，LIC14sn的长度和LIC44sn的长度相同，从而具有下述关系。
d6＝(N-1)(d1+d2)+d3 (11)
d8＝(N-1)(d1+d2)+d3 (12)
即，在半导体器件100D中，N＝4，从而d6比d3长，d8比d3长，变得比半导体器件100A的相应部分的长度长。
此外，活性区域12p的数量不限于4个，只要比活性区域42p的数量多即可。另外，活性区域12n的数量也不限于4个，只要比活性区域42n的数量多即可。活性区域42p的数量不限于1个，只要比活性区域12p的数量少即可。活性区域42n的数量不限于1个，只要比活性区域12n的数量少即可。
图4B是半导体器件100D的输入侧的反相器40的n沟道型晶体管41n部分的俯视图，使用图5A-5F针对该部分的构造进行说明。此外，输入侧的反相器40的p沟道型晶体管41p、输出侧的反相器10的n沟道型晶体管11n、p沟道型晶体管11p也是同样的构造，从而省略说明。
如图5A、5D、5E、5F所示，作为半导体层的活性区域42n是以其一部分从半导体衬底1突破绝缘膜2而在绝缘膜2上突出的方式形成的。换言之，在活性区域42n周围的半导体衬底1上形成有形成元件隔离区域的绝缘膜2。如图5D所示，与活性区域42n的两侧面及上表面接触地形成有栅极绝缘膜3。在将与栅极绝缘膜3接触的活性区域42n的高度设为HFIN、宽度设为WFIN时，HFIN＞WFIN。例如，HFIN为30nm、WFIN为10nm左右的大小。如图5A、5D所示，与栅极绝缘膜3的上表面及侧面接触地形成有栅电极43、13，另外，如图5B、5C所示，在绝缘膜2的上方也形成有栅电极43。如图5A-5C所示，在栅电极43延伸的方向的两侧面形成有由绝缘膜构成的侧壁4。如图5A-5F所示，在活性区域42n、绝缘膜2、栅电极43、侧壁4的上方形成有层间绝缘膜5。
如图5A、5B、5C、5F所示，在源极及漏极侧的活性区域42n的上表面及侧面、绝缘膜2的上方形成有由第一金属膜构成的LIC44sn、44dn。由此，LIC44sn与源极侧的活性区域42n连接，LIC44dn与漏极侧的活性区域42n连接。第一金属膜为例如钨(W)。
如图5A-5F所示，在层间绝缘膜5、LIC44sn、44dn的上方形成有层间绝缘膜6。如图5C、5F所示，在LIC44dn的上方形成有由第二金属膜构成的连接柱45dn。由此，LIC44dn和连接柱45dn被连接，LIC44sn和连接柱45sn被连接。
如图5A-5F所示，在层间绝缘膜6、连接柱45dn的上方形成有层间绝缘膜7。如图5C-5F所示，在连接柱45dn、层间绝缘膜6的上方形成有由第三金属膜构成的输出用金属布线46o、第二电源用金属布线16vs。由此，连接柱45dn和输出用金属布线46o被连接，连接柱45sn和第二电源用金属布线16vs被连接。第三金属膜为例如铜(Cu)。
半导体器件100D是串联连接了两级反相器的缓冲器的例子。是为了进一步制造延迟时间而将前级反相器的活性区域(突起半导体层的个数)设为最小的例子。输入侧的反相器的LIC的与栅电极的并行之处不仅位于突起半导体层的上方，还延伸到没有突起半导体层之处。在栅电极和LIC的并行之处存在寄生电容Cpe，从而只要延长并行距离就能够增加寄生电容，不用如实施例2那样地改变栅极长度或如实施例3那样地增加反相器连接数，能够利用同一单元面积增加延迟时间。与LIC仅位于突起半导体层的上方的情况相比，输入侧的反相器的电容成为2倍。由此，在将LIC仅位于突起半导体层的上方的情况下的输入侧的反相器的延迟时间设为Ta时，本实施例的输入侧的反相器的延迟时间成为2×Ta。因此，在将输出侧的反相器的延迟时间设为Tb时，利用反相器两级的延迟时间成为2×Ta+Tb，能够以同一面积制造Ta量的延迟时间。由于输入侧的反相器的Fin个数少，所以Ta＞Tb，通过使用实施例4的布局，使Ta量的延迟时间增加1.5倍以上。
同时，与实施例3相比，晶体管数少，从而漏电流少，能够削减在利用同一延迟时间进行比较的情况下的耗电量。
实施例5
以下，使用图6A、图6B针对具有与实施例4同等的延迟时间的实施例5的半导体器件进行说明。图6A是表示实施例5的延迟电路的结构的俯视图。图6B是放大了图6A的一部分的俯视图。
实施例5的半导体器件100E除了输入侧的反相器(第二反相器)50的活性区域的配置位置不同的以外，都与实施例4的半导体器件相同。沿图6B的A’-A”线的剖视图与图5A的剖视图相同，沿图6B的B’-B”线的剖视图与图5B的剖视图相同，沿图6B的C’-C”线的剖视图与图5C的剖视图相同。
将活性区域52p的在俯视时的宽度设为d1，将活性区域52p的端部和LIC44dp的n沟道型晶体管51n侧的端部之间的在俯视时的距离设为d6，将活性区域52p的端部和LIC44dp的第一电源用金属布线16vd侧的端部之间的在俯视时的距离设为d7。将活性区域52p的端部和LIC44sp的n沟道型晶体管(第二n沟道型晶体管)51n侧的端部之间的在俯视时的距离设为d8，将活性区域52p的端部和LIC44sp的第一电源用金属布线16vd侧的端部之间的在俯视时的距离设为d9。
将活性区域52n的在俯视时的宽度设为d1，将活性区域52n的端部和LIC44dn的p沟道型晶体管51p侧的端部之间的在俯视时的距离设为d6，将活性区域52n的端部和LIC44dn的第二电源用金属布线16vs侧的端部之间的在俯视时的距离设为d7。将活性区域52n的端部和LIC44sn的p沟道型晶体管(第二p沟道型晶体管)51p侧的端部之间的在俯视时的距离设为d8，将活性区域52n的端部和LIC44sn的第二电源用金属布线16vs侧的端部之间的在俯视时的距离设为d9。
活性区域52p与距离第一电源用金属布线16vd最远一侧的活性区域12p配置在沿X方向的同一线上，活性区域52n与距离第二电源用金属布线16vs最远一侧的活性区域12n配置在沿X方向的同一线上，具有式(4)～(10)的关系。这里，在半导体器件100E中，d6＝d3、d8＝d3，LIC14dp的长度和LIC44dp的长度相同，LIC14sp的长度和LIC44sp的长度相同，LIC14dn的长度和LIC44dn的长度相同，LIC14sn的长度和LIC44sn的长度相同，从而具有下述关系
d7＝(N-1)(d1+d2)+d4 (13)
d9＝(N-1)(d1+d2)+d5 (14)
即，由于在半导体器件100E中，N＝4，所以d7比d4长，d9比d5长，变得比半导体器件100A的相应部分的长度长。
活性区域12p的数量不限于4个，只要比活性区域52p的数量多即可。另外，活性区域12n的数量不限于4个，只要比活性区域52n的数量多即可。活性区域52p的数量不限于1个，只要比活性区域12p的数量少即可。活性区域52n的数量不限于1个，只要比活性区域12n的数量少即可。
即使输入侧的反相器的活性区域的位置改变，也能够得到与实施例4同样的基于寄生电容增加的延迟时间增加。
活性区域52p不需要与距离第一电源用金属布线16vd最远一侧的活性区域12p配置在沿X方向的同一线上，也可以配置在距离第一电源用金属布线16vd最远一侧的活性区域12p和距离第一电源用金属布线16vd最近一侧的活性区域12p之间。活性区域52n不需要与距离第二电源用金属布线16vs最远一侧的活性区域12n配置在沿X方向的同一线上，也可以配置在距离第二电源用金属布线16vs最远一侧的活性区域12n和距离第二电源用金属布线16vs最近一侧的活性区域12n之间。
实施例6
以下，使用图7A、图7B、图8对延迟时间比实施例4、5小的实施例6的半导体器件进行说明。图7A是表示实施例6的半导体器件的结构的俯视图。图7B是放大了图7A的一部分的俯视图。图8是沿图7B的G’-G”线的剖视图。
实施例6的半导体器件100F除了与输入侧的反相器(第二反相器)60的活性区域的漏极侧连接的LIC的长度不同以外，与实施例1的半导体器件基本相同。随着LIC的长度的变更，连接柱的位置也变更，沿图7B的A’-A”线的剖视图与图5A的剖视图相同，沿图7B的C’-C”线的剖视图与图5C的剖视图相同。
将活性区域42p的在俯视时的宽度设为d1，将活性区域42p的端部和LIC64dp的n沟道型晶体管61n侧的端部之间的在俯视时的距离设为d6，将活性区域42p的端部和LIC64dp的第一电源用金属布线16vd侧的端部之间的在俯视时的距离设为d7。将活性区域42p的端部和LIC44sp的n沟道型晶体管(第二n沟道型晶体管)61n侧的端部之间的在俯视时的距离设为d8，将活性区域42p的端部和LIC44sp的第一电源用金属布线16vd侧的端部之间的在俯视时的距离设为d9。
将活性区域42n的在俯视时的宽度设为d1，将活性区域42n的端部和LIC64dn的p沟道型晶体管41p侧的端部之间的在俯视时的距离设为d6，将活性区域42n的端部和LIC64dn的第二电源用金属布线16vs侧的端部之间的在俯视时的距离设为d7。将活性区域42n的端部和LIC44sn的p沟道型晶体管(第二p沟道型晶体管)61p侧的端部之间的在俯视时的距离设为d8，将活性区域42n的端部和LIC44sn的第二电源用金属布线16vs侧的端部之间的在俯视时的距离设为d9。
活性区域42p与距离第一电源用金属布线16vd最近的活性区域12p配置在沿X方向的同一线上，活性区域42n与距离第二电源用金属布线16vs最近的活性区域12n配置在沿X方向的同一线上，具有式(4)～(10)的关系。这里，在半导体器件100F中，d6＝d3、d7＝d4、d9＝d5，LIC14sp的长度和LIC44sp的长度相同，LIC14sn的长度和LIC44sn的长度相同，从而具有下述关系。
d8＝(N-1)(d1+d2)+d3 (12)
即，在半导体器件100D中，N＝4，从而d8比d3长，变得比半导体器件100A的相应部分的长度长。
活性区域12p的数量不限于4个，只要比活性区域42p的数量多即可。另外，活性区域12n的数量不限于4个，只要比活性区域42n的数量多即可。活性区域42p的数量不限于1个，只要比活性区域12p的数量少即可。活性区域42n的数量不限于1个，只要比活性区域12n的数量少即可。
其结果为，如图7B、图8所示，在栅电极43的一侧的大部分中没有并行的LIC，从而栅电极-LIC间的寄生电容(CPe)变小。输入侧的CMOS反相器60的延迟时间为Ta+Ta/2，增加了Ta/2。与实施例4相比，输入侧的反相器的延迟时间减少了Ta/2。
此外，根据实施例1、4、6，d6、d8能够在以下的范围。
d3≤d6≤(N-1)(d1+d2)+d3 (15)
d3≤d8≤(N-1)(d1+d2)+d3 (16)
这里，在实施例1，
d6＝d8＝d3，
在实施例4中，
d6＝d8＝(N-1)(d1+d2)+d3。
通过调整活性区域的漏极侧的LIC的长度，能够在(1.5～2)Ta的范围内调整输入侧的反相器的延迟时间。另外，也可以缩短与活性区域的源极侧连接的LIC的长度(d8)。通过调整活性区域的源极侧的LIC的长度，能够在(1～1.5)Ta的范围内调整输入侧的反相器的延迟时间。通过调整活性区域的漏极侧的LIC的长度及活性区域的源极侧的LIC的长度，能够在(1～2)Ta的范围内调整输入侧的反相器的延迟时间。由此，通过LIC的长度的变更，能够在使反相器维持同一面积的状态下，进行延迟时间的调整。
实施例7
使用图9A、图9B、图10A至图10C对实施例7的半导体器件进行说明。图9A是表示实施例7的半导体器件的结构的俯视图。图9B是放大了图9A的一部分的俯视图。图10A是沿图9B的H’-H”线的剖视图。图10B是沿图9B的I’-I”线的剖视图。图10C是沿图9B的J’-J”线的剖视图。
实施例7的半导体器件100G除了输入侧的反相器(第二反相器)70的LIC的上层的金属布线及连接柱的配置以外，与实施例4的半导体器件100D基本相同。即，半导体器件100G的d1～d11与半导体器件100D相同。
以重叠在LIC44dp及LIC44dn的上方的方式配置输出用金属布线76o。LIC44dp和输出用金属布线76o通过多个(在图中是3个)连接柱45dp连接。LIC44dn和输出用金属布线76o通过多个(在图中是3个)连接柱45dn连接。另外，以重叠在LIC44sp的上方的方式配置与第一电源用金属布线16vd连接的金属布线76sp，以重叠在LIC44sn的上方的方式配置与第二电源用金属布线16vs连接的金属布线76sn。LIC44sp和金属布线76sp通过多个(在图中是4个)连接柱45sp连接，LIC44sn和金属布线76sn通过多个(在图中是4个)连接柱45dn连接。
如图10A、10B、10C所示，由于能够新形成金属布线与栅电极之间的寄生电容、连接柱与栅电极之间的寄生电容、以及金属布线与金属布线之间的寄生电容等，所以与实施例4相比，寄生电容变大，能够增加延迟时间。另外，通过增加连接柱数，连接柱电容(连接柱与栅电极之间的电容、连接柱与连接柱之间的电容、连接柱与金属布线之间的电容等)的寄生电容也增加，从而能够进一步增加延迟时间。
在本实施例中，对于实施例4追加金属布线和连接柱而使寄生电容增加，这也能够适用于实施例1、5、6、8。
实施例8
使用图11A、图11B、图12A至图12C对实施例8的半导体器件进行说明。图11A是表示实施例8的半导体器件的结构的俯视图。图11B是放大了图11A的一部分的俯视图。图12A是沿图11B的K’-K”线的剖视图。图12B是沿图11B的L’-L”线的剖视图。图12C是沿图11B的M’-M”线的剖视图。
与图1B所示的实施例1的半导体器件100A同样地，实施例8的半导体器件100H是串联连接两级反相器而构成的。半导体器件100H的输出侧的反相器10是与半导体器件100A的输出侧的反相器同样的结构，半导体器件1H的输入侧的反相器(第二反相器)80构成为与输出侧的反相器共用源极侧的LIC。
输出侧的反相器10的p沟道型晶体管11p具有：3个由Fin构造的半导体层构成的活性区域12p；1个由Fin构造的半导体层构成的活性区域(第一活性区域)82p；和与它们交叉的栅电极13。另外，p沟道型晶体管11p具有：连接源极侧的4个活性区域并与第一电源用金属布线16vd连接的LIC14sp；和连接漏极侧的4个活性区域的LIC14dp。输出侧的反相器10的n沟道型晶体管11n具有：3个Fin构造的活性区域12n；与它们交叉的栅电极13。另外，n沟道型晶体管11n具有：连接源极侧的4个活性区域并与第二电源用金属布线16vs连接的LIC14sn；1个由Fin构造的半导体层构成的活性区域(第二活性区域)82n；和连接漏极侧的4个活性区域的LIC14dn。活性区域82p的数量不限于1个，只要比p沟道型晶体管11p的活性区域的数量少即可，也可以是例如2个。在p沟道型晶体管11p的活性区域的数量是4个、活性区域82p的数量是2个的的情况下，活性区域12p的数量为2个。活性区域82n的数量不限于1个，只要比n沟道型晶体管11n的活性区域的数量少即可，例如也可以是2个。在n沟道型晶体管11n的活性区域的数量是4个、活性区域82n的数量是2个的情况下，活性区域12n的数量为2个。
输入侧的反相器80的p沟道型晶体管(第二p沟道型晶体管)81p具有：活性区域(第三活性区域)82p；和与其交叉的栅电极83。另外，p沟道型晶体管81p具有：将活性区域82p的源极侧和第一电源用金属布线16vd连接的LIC14sp；和将活性区域82p的漏极侧和输出用金属布线86o连接的LIC84dp。p沟道型晶体管81p的活性区域与p沟道型晶体管11p的活性区域之一连接。此外，在活性区域82p是2个的情况下，p沟道型晶体管81p的2个活性区域分别与p沟道型晶体管11p的活性区域连接。
输入侧的反相器80的n沟道型晶体管(第二n沟道型晶体管)81n具有：活性区域(第四活性区域)82n；和与其交叉的栅电极83。另外，n沟道型晶体管81n具有：将活性区域82n的源极侧和第二电源用金属布线16vs连接的LIC14sn；和将活性区域82n的漏极侧和输出用金属布线86o连接的LIC84dn。n沟道型晶体管81n的活性区域与n沟道型晶体管11n的活性区域之一连接。此外，在活性区域82n是2个的情况下，n沟道型晶体管81n的2个活性区域分别与n沟道型晶体管11n的活性区域连接。
栅电极83和输入用金属布线86i通过连接柱85g连接，LIC84dp和输出用金属布线86o通过连接柱85dp连接，LIC84dn和输出用金属布线86o通过连接柱85dn连接，从而p沟道型晶体管81p和n沟道型晶体管81n连接。输出用金属布线86o和输入用金属布线16i通过连接用金属布线16io连接，从而输入侧的反相器80和输出侧的反相器10连接。此外，在半导体器件100H中具有和与哪都没连接的栅电极同一尺寸且同层的虚设栅电极13d，但比其他实施例少1根。向第一电源用金属布线16vd提供比第二电源用金属布线16vs高的电位。
半导体器件100H的d1～d7、d10、d11与半导体器件100D相同，此外，由于源极侧的LIC在反相器10和反相器80中共用的关系，所以没有d8、d9没有。
如图12A～12C所示，同栅电极13与LIC14dn之间的寄生电容、栅电极13与LIC14sn之间的寄生电容、栅电极13与连接柱15dn之间的寄生电容、以及栅电极13与输出用金属布线16o之间的寄生电容同样地，带有栅电极83与LIC84dn之间的寄生电容、栅电极83与LIC14sn之间的寄生电容、栅电极83与连接柱85dn之间的寄生电容、以及栅电极83与输出用金属布线86o之间的寄生电容，因此，反相器80具有与实施例4等同样的延迟时间。
活性区域82p不需要配置在距离第一电源用金属布线16vd最近一侧，也可以配置在距离第一电源用金属布线16vd最远的活性区域12p和最近的活性区域12p之间。活性区域82n不需要配置在距离第二电源用金属布线16vs最近一侧，也可以配置在距离第二电源用金属布线16vs最远的活性区域12n和最近的活性区域12n之间。连接柱85dp、85dn也可以不是1个，而如实施例7那样地设置多个。
在半导体器件100H中，将与反相器10和反相器80的第一电源连接的LIC及与第二电源连接的LIC通用化。由此，能够缩短X方向距离，能够缩小单元面积。
以上，基于实施方式具体地说明了本发明人研发的发明，但本发明不限于上述实施方式，当然还能够进行各种变更。

Claims (35)

1.一种半导体器件，其特征在于，具有：
第一反相器；以及
与所述第一反相器串联连接的第二反相器，
所述第一反相器具有：
第一p沟道型晶体管；以及
第一n沟道型晶体管，
所述第二反相器具有：
第二p沟道型晶体管；以及
第二n沟道型晶体管，
所述第一p沟道型晶体管具有：
由突起半导体层构成并沿第一方向延伸的第一活性区域；
沿第二方向延伸的第一栅电极；
沿所述第二方向延伸并与所述第一活性区域的源极侧连接的第一局部连接布线；以及
沿所述第二方向延伸并与所述第一活性区域的漏极侧连接的第二局部连接布线，
所述第一n沟道型晶体管具有：
由突起半导体层构成并沿第一方向延伸的第二活性区域；
沿第二方向延伸的所述第一栅电极；
沿所述第二方向延伸并与所述第二活性区域的源极侧连接的第三局部连接布线；以及
沿所述第二方向延伸并与所述第二活性区域的漏极侧连接的第四局部连接布线，
所述第二p沟道型晶体管具有：
由突起半导体层构成并沿第一方向延伸的第三活性区域；
沿第二方向延伸的第二栅电极；
沿所述第二方向延伸并与所述第三活性区域的源极侧连接的第五局部连接布线；以及
沿所述第二方向延伸并与所述第三活性区域的漏极侧连接的第六局部连接布线，
所述第二n沟道型晶体管具有：
由突起半导体层构成并沿第一方向延伸的第四活性区域；
沿第二方向延伸的所述第二栅电极；
沿所述第二方向延伸并与所述第四活性区域的源极侧连接的第七局部连接布线；
沿所述第二方向延伸并与所述第四活性区域的漏极侧连接的第八局部连接布线，
所述第三活性区域的数量比所述第一活性区域的数量少，
所述第四活性区域的数量比所述第二活性区域的数量少，
所述第六局部连接布线经由配置在所述第六局部连接布线和所述第八局部连接布线之上的第一金属布线而与所述第八局部连接布线连接，
所述第六局部连接布线经由形成在所述第六局部连接布线之上的第1连接柱(25dp)而与所述第一金属布线连接，
所述第八局部连接布线经由形成在所述第八局部连接布线之上的第2连接柱(25dn)而与所述第一金属布线连接，
所述第一金属布线经由第1输入布线(16i)以及连接金属布线(16io)而与所述第一栅电极连接，
所述连接金属布线(16io)经由形成在所述第一栅电极之上的第3连接柱(15g)而与所述第一栅电极连接，
所述第二局部连接布线经由配置在所述第二局部连接布线和所述第四局部连接布线之上的第二金属布线而与所述第四局部连接布线连接，
所述第二局部连接布线经由形成在所述第二局部连接布线之上的第4连接柱(15dp)而与所述第二金属布线连接，
所述第四局部连接布线经由形成在所述第四局部连接布线之上的第5连接柱(15dn)而与所述第二金属布线连接。
2.如权利要求1所述的半导体器件，其特征在于，
在俯视时，第五局部连接布线的、位于彼此相邻的所述第二p沟道型晶体管的第三活性区域和所述第二n沟道型晶体管的第四活性区域之间的部分的长度d8，比第一局部连接布线的、位于彼此相邻的所述第一p沟道型晶体管的第一活性区域和所述第一n沟道型晶体管的第二活性区域之间的部分的长度d3长。
3.如权利要求2所述的半导体器件，其特征在于，
在俯视时，第七局部连接布线的、位于彼此相邻的所述第二p沟道型晶体管的第三活性区域和所述第二n沟道型晶体管的第四活性区域之间的部分的长度d8，比第三局部连接布线的、位于彼此相邻的所述第一p沟道型晶体管的第一活性区域和所述第一n沟道型晶体管的第二活性区域之间的部分的长度d3长。
4.如权利要求2所述的半导体器件，其特征在于，
在俯视时，第六局部连接布线的、位于彼此相邻的所述第二p沟道型晶体管的第三活性区域和所述第二n沟道型晶体管的第四活性区域之间的部分的长度d6，比第二局部连接布线的、位于彼此相邻的所述第一p沟道型晶体管的第一活性区域和所述第一n沟道型晶体管的第二活性区域之间的部分的长度d3长。
5.如权利要求4所述的半导体器件，其特征在于，
在俯视时，第八局部连接布线的、位于彼此相邻的所述第二p沟道型晶体管的第三活性区域和所述第二n沟道型晶体管的第四活性区域之间的部分的长度d6，比第四局部连接布线的、位于彼此相邻的所述第一p沟道型晶体管的第一活性区域和所述第一n沟道型晶体管的第二活性区域之间的部分的长度d3长。
6.如权利要求2所述的半导体器件，其特征在于，
还具有沿所述第一方向延伸的第一电源布线及第二电源布线，
所述第一电源布线与所述第一局部连接布线和所述第五局部连接布线连接，
所述第二电源布线与所述第三局部连接布线和所述第七局部连接布线连接。
7.如权利要求6所述的半导体器件，其特征在于，还具有：
从所述第一电源布线向所述第二n沟道型晶体管侧沿着所述第二方向延伸的第一金属布线；以及
从所述第二电源布线向所述第二p沟道型晶体管侧沿着所述第二方向延伸的第二金属布线，
所述第一金属布线在俯视时重叠地配置在所述第五局部连接布线之上，经由第6连接柱与所述第五局部连接布线连接，
所述第二金属布线在俯视时重叠地配置在所述第七局部连接布线之上，经由第7连接柱与所述第七局部连接布线连接。
8.如权利要求7所述的半导体器件，其特征在于，
还具有第三金属布线，该第三金属布线连接所述第六局部连接布线和所述第八局部连接布线，并与所述第一栅电极连接。
9.如权利要求8所述的半导体器件，其特征在于，
所述第三金属布线在俯视时重叠地配置在所述第六局部连接布线及所述第八局部连接布线之上，经由第8连接柱与所述第六局部连接布线及所述第八局部连接布线连接。
10.如权利要求2所述的半导体器件，其特征在于，
所述第一p沟道型晶体管具有N个所述第一活性区域，
所述第二p沟道型晶体管具有1个所述第三活性区域，
当将所述第一活性区域在俯视时的宽度设为d1，且将相邻的第一活性区域间的距离设为d2时，
具有d8≤(N-1)(d1+d2)+d3的关系。
11.如权利要求4所述的半导体器件，其特征在于，
所述第一p沟道型晶体管具有N个所述第一活性区域，
所述第二p沟道型晶体管具有1个所述第三活性区域，
当将所述第一活性区域在俯视时的宽度设为d1，且将相邻的第一活性区域间的距离设为d2时，
具有d6≤(N-1)(d1+d2)+d3的关系。
12.如权利要求1所述的半导体器件，其特征在于，
在俯视时，在沿所述第一方向延伸的第一电源布线和第二电源布线之间，配置有所述第一p沟道型晶体管的第一活性区域、所述第一n沟道型晶体管的第二活性区域、所述第二p沟道型晶体管的第三活性区域和所述第二n沟道型晶体管的第四活性区域，
在俯视时，从与所述第一电源布线相邻的所述第二p沟道型晶体管的第三活性区域的端部向所述第一电源布线方向延伸的所述第五局部连接布线的长度d9，比从与所述第一电源布线相邻的所述第一p沟道型晶体管的第一活性区域的端部向所述第一电源布线方向延伸的所述第一局部连接布线的长度d5长。
13.如权利要求12所述的半导体器件，其特征在于，
在俯视时，从与所述第一电源布线相邻的所述第二p沟道型晶体管的第三活性区域的端部向所述第一电源布线方向延伸的所述第六局部连接布线的长度d7，比从与所述第一电源布线相邻的所述第一p沟道型晶体管的第一活性区域的端部向所述第一电源布线方向延伸的所述第二局部连接布线的长度d4长。
14.如权利要求12所述的半导体器件，其特征在于，
所述第一p沟道型晶体管具有N个所述第一活性区域，
所述第二p沟道型晶体管具有1个所述第三活性区域，
当将所述第一活性区域在俯视时的宽度设为d1，且将相邻的第一活性区域间的距离设为d2时，
具有d9＝(N-1)(d1+d2)+d5的关系。
15.如权利要求13所述的半导体器件，其特征在于，
所述第一p沟道型晶体管具有N个所述第一活性区域，
所述第二p沟道型晶体管具有1个所述第三活性区域，
当将所述第一活性区域在俯视时的宽度设为d1，且将相邻的第一活性区域间的距离设为d2时，
具有d7＝(N-1)(d1+d2)+d4的关系。
16.如权利要求1所述的半导体器件，其特征在于，
所述第三活性区域与所述第一活性区域连接，
所述第四活性区域与所述第二活性区域连接，
所述第一局部连接布线与所述第三活性区域的源极侧连接，
所述第三局部连接布线与所述第四活性区域的源极侧连接，
所述第二栅电极在俯视时配置在所述第一局部连接布线和所述第六局部连接布线之间，及配置在所述第三局部连接布线和所述第八局部连接布线之间，
在俯视时，第六局部连接布线的、位于彼此相邻的所述第二p沟道型晶体管的第三活性区域和所述第二n沟道型晶体管的第四活性区域之间的部分的长度d6，比第二局部连接布线的、位于彼此相邻的所述第一p沟道型晶体管的第一活性区域和所述第一n沟道型晶体管的第二活性区域之间的部分的长度d3长。
17.如权利要求16所述的半导体器件，其特征在于，
在俯视时，第八局部连接布线的、位于彼此相邻的所述第二p沟道型晶体管的第三活性区域和所述第二n沟道型晶体管的第四活性区域之间的部分的长度d6，比第四局部连接布线的、位于彼此相邻的所述第一p沟道型晶体管的第一活性区域和所述第一n沟道型晶体管的第二活性区域之间的部分的长度d3长。
18.如权利要求16所述的半导体器件，其特征在于，
还具有沿所述第一方向延伸的第一电源布线及第二电源布线，
所述第一电源布线与所述第一局部连接布线连接，
所述第二电源布线与所述第三局部连接布线连接。
19.如权利要求16所述的半导体器件，其特征在于，
所述第一p沟道型晶体管具有N个所述第一活性区域，
所述第二p沟道型晶体管具有1个所述第三活性区域，
当将所述第一活性区域在俯视时的宽度设为d1，且将相邻的第一活性区域间的距离设为d2时，
具有d6≤(N-1)(d1+d2)+d3的关系。
20.一种半导体器件，其特征在于，具有：
第一反相器；以及
与所述第一反相器串联连接的第二反相器，
所述第一反相器具有第一p沟道型晶体管和第一n沟道型晶体管，
所述第二反相器具有第二p沟道型晶体管和第二n沟道型晶体管，
所述第一p沟道型晶体管具有分别形成于沿第一方向延伸的多个第一突起半导体层的第一源极和第一漏极、以及沿垂直于所述第一方向的第二方向延伸的第一栅电极，使得所述第一p沟道型晶体管的所述第一源极与沿所述第二方向延伸的第一局部连接布线连接，并且所述第一p沟道型晶体管的所述第一漏极与沿所述第二方向延伸的第二局部连接布线连接，
所述第一栅电极在俯视时配置在所述第一局部连接布线与所述第二局部连接布线之间，
所述第一n沟道型晶体管具有分别形成于沿所述第一方向延伸的多个第二突起半导体层的第二源极和第二漏极、和沿所述第二方向延伸的所述第一栅电极，使得所述第一n沟道型晶体管的所述第二源极与沿所述第二方向延伸的第三局部连接布线连接，并且所述第一n沟道型晶体管的所述第二漏极与沿所述第二方向延伸的第四局部连接布线连接，
所述第一栅电极在俯视时配置在所述第三局部连接布线与所述第四局部连接布线之间，
所述第二p沟道型晶体管具有形成于沿所述第一方向延伸的第三突起半导体层的第三源极和第三漏极、和沿所述第二方向延伸的第二栅电极，使得所述第二p沟道型晶体管的所述第三源极与沿所述第二方向延伸的第五局部连接布线连接，并且所述第二p沟道型晶体管的所述第三漏极与沿所述第二方向延伸的第六局部连接布线连接，
所述第二栅电极在俯视时配置在所述第五局部连接布线与所述第六局部连接布线之间，
所述第二n沟道型晶体管具有形成于沿所述第一方向延伸的第四突起半导体层的第四源极和第四漏极、和沿所述第二方向延伸的所述第二栅电极，使得所述第二n沟道型晶体管的所述第四源极与沿所述第二方向延伸的第七局部连接布线连接，并且所述第二n沟道型晶体管的所述第四漏极与沿所述第二方向延伸的第八局部连接布线连接，
所述第二栅电极在俯视时配置在所述第七局部连接布线与所述第八局部连接布线之间，
所述第二局部连接布线与所述第四局部连接布线连接，
所述第六局部连接布线和所述第八局部连接布线与所述第一栅电极连接，
所述第一局部连接布线经由配置在所述第一局部连接布线和所述第五局部连接布线之上的第一电源布线而与所述第五局部连接布线连接，
所述第三局部连接布线经由配置在所述第三局部连接布线和所述第七局部连接布线之上的第二电源布线而与所述第七局部连接布线连接，
所述第三突起半导体层的数量小于所述第一突起半导体层的数量，
所述第四突起半导体层的数量小于所述第二突起半导体层的数量，
所述第六局部连接布线经由配置在所述第六局部连接布线和所述第八局部连接布线之上的第一金属布线而与所述第八局部连接布线连接，
所述第六局部连接布线经由形成在所述第六局部连接布线之上的第1连接柱而与所述第一金属布线连接，
所述第八局部连接布线经由形成在所述第八局部连接布线之上的第2连接柱而与所述第一金属布线连接，
所述第一金属布线经由第1输入布线以及连接金属布线而与所述第一栅电极连接，
所述连接金属布线经由形成在所述第一栅电极之上的第3连接柱而与所述第一栅电极连接，
所述第二局部连接布线经由配置在所述第二局部连接布线和所述第四局部连接布线之上的第二金属布线而与所述第四局部连接布线连接，
所述第二局部连接布线经由形成在所述第二局部连接布线之上的第4连接柱而与所述第二金属布线连接，
所述第四局部连接布线经由形成在所述第四局部连接布线之上的第5连接柱而与所述第二金属布线连接。
21.如权利要求20所述的半导体器件，其特征在于，
还具有配置在所述第一局部连接布线与所述第六局部连接布线之间的第一虚设栅电极，
所述第一虚设栅电极电浮动。
22.如权利要求21所述的半导体器件，其特征在于，
还具有与所述第二局部连接布线和所述第四局部连接布线地相邻配置的第二虚设栅电极，
所述第二虚设栅电极电浮动。
23.如权利要求20所述的半导体器件，其特征在于，
在所述第二方向上所述第五局部连接布线的特定部分与所述第五局部连接布线的接近所述第四突起半导体层的端部之间的第一长度，比在所述第二方向上所述第二局部连接布线的特定部分与所述第二局部连接布线的接近所述第二突起半导体层的端部之间的第二长度长，其中，所述第五局部连接布线的特定部分为所述第五局部连接布线与接近所述第四突起半导体层的所述第三突起半导体层连接的部分，所述第二局部连接布线的特定部分为所述第二局部连接布线与接近所述第二突起半导体层的一个所述第一突起半导体层连接的部分。
24.如权利要求20所述的半导体器件，其特征在于，
在所述第二方向上所述第七局部连接布线的特定部分与所述第七局部连接布线的接近所述第三突起半导体层的端部之间的第三长度，比在所述第二方向上所述第四局部连接布线的特定部分与所述第四局部连接布线的接近所述第一突起半导体层的端部之间的第四长度长，其中，所述第七局部连接布线的特定部分为所述第七局部连接布线与接近所述第三突起半导体层的所述第四突起半导体层连接的部分，所述第四局部连接布线的特定部分为所述第四局部连接布线与接近所述第一突起半导体层的一个所述第二突起半导体层连接的部分。
25.如权利要求23所述的半导体器件，其特征在于，
在所述第二方向上所述第六局部连接布线的特定部分与所述第六局部连接布线的接近所述第四突起半导体层的端部之间的第五长度比所述第二长度长，其中，所述第六局部连接布线的特定部分为所述第六局部连接布线与接近所述第四突起半导体层的所述第三突起半导体层连接的部分。
26.如权利要求24所述的半导体器件，其特征在于，
在所述第二方向上所述第八局部连接布线的特定部分与所述第八局部连接布线的接近所述第三突起半导体层的端部之间的第六长度比所述第四长度长，其中，所述第八局部连接布线的特定部分为所述第八局部连接布线与接近所述第三突起半导体层的所述第四突起半导体层连接的部分。
27.一种半导体器件，其特征在于，具有：
第一反相器；以及
与所述第一反相器串联连接的第二反相器，
所述第一反相器具有第一p沟道型晶体管和第一n沟道型晶体管，
所述第二反相器具有第二p沟道型晶体管和第二n沟道型晶体管，
所述第一p沟道型晶体管具有分别形成于沿第一方向延伸的多个第一突起半导体层的多个第一源极、分别形成于所述多个第一突起半导体层的多个第一漏极、以及沿垂直于所述第一方向的第二方向延伸并分别由与所述多个第一突起半导体层连接的第一栅极布线形成的多个第一栅极，
第一局部连接布线沿所述第二方向延伸并与所述多个第一源极连接，
第二局部连接布线沿所述第二方向延伸并与所述多个第一漏极连接，
所述第一栅极布线在俯视时配置在所述第一局部连接布线与所述第二局部连接布线之间，
所述第一n沟道型晶体管具有分别形成于沿所述第一方向延伸的多个第二突起半导体层的多个第二源极、分别形成于所述多个第二突起半导体层的多个第二漏极、以及分别由与所述多个第二突起半导体层连接的所述第一栅极布线形成的多个第二栅极，
第三局部连接布线沿所述第二方向延伸并与所述多个第二源极连接，
第四局部连接布线沿所述第二方向延伸并与所述多个第二漏极连接，
所述第一栅极布线在俯视时配置在所述第三局部连接布线与所述第四局部连接布线之间，
所述第二p沟道型晶体管具有形成于沿所述第一方向延伸的第三突起半导体层的第三源极、形成于所述第三突起半导体层的第三漏极、以及沿所述第二方向延伸并由与所述第三突起半导体层连接的第二栅极布线形成的第三栅极，
所述第一局部连接布线与所述第三源极连接，
第五局部连接布线沿所述第二方向延伸并与所述第三漏极连接，
所述第二栅极布线在俯视时配置在所述第一局部连接布线与所述第五局部连接布线之间，
所述第二n沟道型晶体管具有形成于沿所述第一方向延伸的第四突起半导体层的第四源极、形成于所述第四突起半导体层的第四漏极、以及由与所述第四突起半导体层连接的所述第二栅极布线形成的第四栅极，
所述第三局部连接布线与所述第四源极连接，
第六局部连接布线沿所述第二方向延伸并与所述第四漏极连接，
所述第二栅极布线在俯视时配置在所述第三局部连接布线与所述第六局部连接布线之间，
所述第五局部连接布线和所述第六局部连接布线连接于所述第一栅极布线，以便于将所述第二反相器的输出节点连接于所述第一反相器的输入节点，
所述第二局部连接布线与所述第四局部连接布线连接，以便于形成所述第一反相器的输出节点，
所述第一栅极布线和所述第二栅极布线、与所述第一局部连接布线、所述第二局部连接布线、所述第三局部连接布线、所述第四局部连接布线、所述第五局部连接布线和所述第六局部连接布线配置在同一层，
所述第三突起半导体层的数量小于所述第一突起半导体层的数量，
所述第四突起半导体层的数量小于所述第二突起半导体层的数量，
所述第五局部连接布线经由配置在所述第五局部连接布线和所述第六局部连接布线之上的第一金属布线而与所述第六局部连接布线连接，
所述第五局部连接布线经由形成在所述第五局部连接布线之上的第1连接柱而与所述第一金属布线连接，
所述第六局部连接布线经由形成在所述第六局部连接布线之上的第2连接柱而与所述第一金属布线连接，
所述第一金属布线经由第1输入布线以及连接金属布线而与所述第一栅电极连接，
所述连接金属布线经由形成在所述第一栅电极之上的第3连接柱而与所述第一栅电极连接，
所述第二局部连接布线经由配置在所述第二局部连接布线和所述第四局部连接布线之上的第二金属布线而与所述第四局部连接布线连接，
所述第二局部连接布线经由形成在所述第二局部连接布线之上的第4连接柱而与所述第二金属布线连接，
所述第四局部连接布线经由形成在所述第四局部连接布线之上的第5连接柱而与所述第二金属布线连接。
28.如权利要求27所述的半导体器件，其特征在于，
还具有：
第一电源布线，其与所述第一局部连接布线连接，并配置在所述第一局部连接布线之上；以及
第二电源布线，其与所述第三局部连接布线连接，并配置在所述第三局部连接布线之上。
29.如权利要求27所述的半导体器件，其特征在于，
所述第二局部连接布线经由配置在所述第二局部连接布线和所述第四局部连接布线之上的第二布线而与所述第四局部连接布线连接。
30.如权利要求27所述的半导体器件，其特征在于，
还具有与所述第二局部连接布线和所述第四局部连接布线相邻配置的第一虚设栅极布线，
所述第一虚设栅极布线为电浮动。
31.如权利要求30所述的半导体器件，其特征在于，
还具有与所述第二局部连接布线和所述第四局部连接布线相邻配置的第二虚设栅电极布线，
所述第二虚设栅电极为电浮动。
32.如权利要求30所述的半导体器件，其特征在于，
所述第三突起半导体层与所述多个第一突起半导体层中的一个连续，
所述第四突起半导体层与所述多个第二突起半导体层中的一个连续。
33.如权利要求32所述的半导体器件，其特征在于，
所述多个第一突起半导体层的另一个配置成与所述第二栅极布线接触，
所述多个第二突起半导体层的另一个配置成与所述第二栅极布线接触。
34.如权利要求27所述的半导体器件，其特征在于，
在所述第二方向上所述第五局部连接布线的特定部分与所述第五局部连接布线的接近所述第四突起半导体层的端部之间的第一长度，比在所述第二方向上所述第二局部连接布线的特定部分与所述第二局部连接布线的接近所述第二突起半导体层的端部之间的第二长度长，其中，所述第五局部连接布线的特定部分为所述第五局部连接布线与接近所述第四突起半导体层的所述第三突起半导体层接触的部分，所述第二局部连接布线的特定部分为所述第二局部连接布线与接近所述第二突起半导体层的一个所述第一突起半导体层接触的部分。
35.如权利要求34所述的半导体器件，其特征在于，
在所述第二方向上所述第六局部连接布线的特定部分与所述第六局部连接布线的接近所述第三突起半导体层的端部之间的第三长度，比在所述第二方向上所述第四局部连接布线的特定部分与所述第四局部连接布线的接近所述第一突起半导体层的端部之间的第四长度长，其中，所述第六局部连接布线的特定部分为所述第六局部连接布线与接近所述第三突起半导体层的所述第四突起半导体层接触的部分，所述第四局部连接布线的特定部分为所述第四局部连接布线与接近所述第一突起半导体层的一个所述第二突起半导体层接触的部分。
CN201610188337.9A 2015-03-23 2016-03-17 半导体器件 Active CN105990339B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-059529 2015-03-23
JP2015059529A JP6396834B2 (ja) 2015-03-23 2015-03-23 半導体装置

Publications (2)

Publication Number Publication Date
CN105990339A CN105990339A (zh) 2016-10-05
CN105990339B true CN105990339B (zh) 2021-08-17

Family

ID=55451086

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610188337.9A Active CN105990339B (zh) 2015-03-23 2016-03-17 半导体器件
CN201620251282.7U Expired - Fee Related CN205645809U (zh) 2015-03-23 2016-03-17 半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201620251282.7U Expired - Fee Related CN205645809U (zh) 2015-03-23 2016-03-17 半导体器件

Country Status (6)

Country Link
US (5) US9768172B2 (zh)
EP (1) EP3073528A1 (zh)
JP (1) JP6396834B2 (zh)
KR (1) KR20160113989A (zh)
CN (2) CN105990339B (zh)
TW (1) TW201705371A (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6396834B2 (ja) * 2015-03-23 2018-09-26 ルネサスエレクトロニクス株式会社 半導体装置
US10141256B2 (en) * 2016-04-21 2018-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and layout design thereof
US9972571B1 (en) * 2016-12-15 2018-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. Logic cell structure and method
WO2018150913A1 (ja) * 2017-02-16 2018-08-23 株式会社ソシオネクスト 半導体集積回路装置
US10325845B2 (en) 2017-06-21 2019-06-18 Qualcomm Incorporated Layout technique for middle-end-of-line
CN109509747B (zh) * 2017-09-15 2021-07-06 联华电子股份有限公司 具有标准单元的集成电路
WO2019116883A1 (ja) * 2017-12-12 2019-06-20 株式会社ソシオネクスト 半導体集積回路装置
US10985272B2 (en) * 2018-11-05 2021-04-20 Samsung Electronics Co., Ltd. Integrated circuit devices including vertical field-effect transistors
US11183576B2 (en) * 2019-02-13 2021-11-23 Micron Technology, Inc. Gate electrode layout with expanded portions over active and isolation regions
US11404415B2 (en) 2019-07-05 2022-08-02 Globalfoundries U.S. Inc. Stacked-gate transistors
CN113517274A (zh) * 2020-07-24 2021-10-19 台湾积体电路制造股份有限公司 半导体器件及其形成方法
US20230335489A1 (en) * 2022-04-14 2023-10-19 Qualcomm Incorporated Integrated circuits (ics) employing multi-pattern metallization to optimize metal interconnect spacing for improved performance and related fabrication methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229667A (en) * 1990-08-11 1993-07-20 Nec Corporation Delay unit implemented by inverting circuits associated with capacitive load for increasing delay
CN1710711A (zh) * 2004-06-16 2005-12-21 松下电器产业株式会社 标准单元、标准单元库和半导体集成电路
CN101273357A (zh) * 2005-09-22 2008-09-24 富士通株式会社 信号传输电路、包括该信号传输电路的半导体器件、该半导体电路器件的设计方法及实现该设计方法的cad装置
CN103151346A (zh) * 2011-12-07 2013-06-12 阿尔特拉公司 静电放电保护电路
CN205645809U (zh) * 2015-03-23 2016-10-12 瑞萨电子株式会社 半导体器件

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4565700B2 (ja) * 1999-05-12 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置
JP2001007293A (ja) * 1999-06-25 2001-01-12 Mitsubishi Electric Corp 半導体集積回路装置
US6426650B1 (en) * 1999-12-28 2002-07-30 Koninklijke Philips Electronics, N.V. Integrated circuit with metal programmable logic having enhanced reliability
US7053424B2 (en) * 2002-10-31 2006-05-30 Yamaha Corporation Semiconductor integrated circuit device and its manufacture using automatic layout
US7338817B2 (en) * 2005-03-31 2008-03-04 Intel Corporation Body bias compensation for aged transistors
JPWO2006132172A1 (ja) 2005-06-07 2009-01-08 日本電気株式会社 フィン型電界効果型トランジスタ、半導体装置及びその製造方法
US9563733B2 (en) * 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US7812373B2 (en) * 2007-02-12 2010-10-12 Infineon Technologies Ag MuGFET array layout
JP5236300B2 (ja) * 2008-02-06 2013-07-17 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP5292005B2 (ja) * 2008-07-14 2013-09-18 ルネサスエレクトロニクス株式会社 半導体集積回路
JP2011029249A (ja) 2009-07-22 2011-02-10 Renesas Electronics Corp 半導体装置
JP4892044B2 (ja) * 2009-08-06 2012-03-07 株式会社東芝 半導体装置
US8723268B2 (en) * 2012-06-13 2014-05-13 Synopsys, Inc. N-channel and P-channel end-to-end finFET cell architecture with relaxed gate pitch
JP2014075507A (ja) * 2012-10-05 2014-04-24 Renesas Electronics Corp 半導体装置
US9123565B2 (en) * 2012-12-31 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Masks formed based on integrated circuit layout design having standard cell that includes extended active region
CN108630607B (zh) * 2013-08-23 2022-04-26 株式会社索思未来 半导体集成电路装置
JP6281571B2 (ja) * 2013-08-28 2018-02-21 株式会社ソシオネクスト 半導体集積回路装置
JP6281572B2 (ja) * 2013-09-04 2018-02-21 株式会社ソシオネクスト 半導体装置
US9397101B2 (en) * 2014-03-06 2016-07-19 Qualcomm Incorporated Stacked common gate finFET devices for area optimization
US9412742B2 (en) * 2014-06-10 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Layout design for manufacturing a memory cell
US9418728B2 (en) * 2014-07-24 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-port static random-access memory cell
JP6449082B2 (ja) * 2014-08-18 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置
JP6495145B2 (ja) * 2015-09-11 2019-04-03 ルネサスエレクトロニクス株式会社 半導体装置
JP2017063096A (ja) * 2015-09-24 2017-03-30 ルネサスエレクトロニクス株式会社 半導体装置および認証システム
US9620509B1 (en) * 2015-10-30 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Static random access memory device with vertical FET devices
TWI726869B (zh) * 2016-02-24 2021-05-11 聯華電子股份有限公司 靜態隨機存取記憶體的佈局結構及其製作方法
KR102434991B1 (ko) * 2016-04-26 2022-08-22 삼성전자주식회사 집적 회로 및 집적 회로의 설계 방법
TWI681542B (zh) * 2016-05-04 2020-01-01 聯華電子股份有限公司 靜態隨機存取記憶體的佈局圖案
TWI675454B (zh) * 2016-07-04 2019-10-21 聯華電子股份有限公司 靜態隨機存取記憶體的佈局圖案
JP2018164055A (ja) * 2017-03-27 2018-10-18 ルネサスエレクトロニクス株式会社 半導体装置
US10733352B2 (en) * 2017-11-21 2020-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit and layout method for standard cell structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229667A (en) * 1990-08-11 1993-07-20 Nec Corporation Delay unit implemented by inverting circuits associated with capacitive load for increasing delay
CN1710711A (zh) * 2004-06-16 2005-12-21 松下电器产业株式会社 标准单元、标准单元库和半导体集成电路
CN101273357A (zh) * 2005-09-22 2008-09-24 富士通株式会社 信号传输电路、包括该信号传输电路的半导体器件、该半导体电路器件的设计方法及实现该设计方法的cad装置
CN103151346A (zh) * 2011-12-07 2013-06-12 阿尔特拉公司 静电放电保护电路
CN205645809U (zh) * 2015-03-23 2016-10-12 瑞萨电子株式会社 半导体器件

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A Performance-Power Evaluation of FinFET Flip-Flops under Process Variations;Philip M. Munson等;《2011 IEEE 54th International Midwest Symposium on Circuits and Systems (MWSCAS)》;20110807;全文 *
Mutual Exploration of FinFET Technology and Circuit Design Options for Implementing Compact Brute-Force Latches;Sherif A. Tawfik等;《2009 1st Asia Symposium on Quality Electronic Design》;20090716;第4-6页, 图8-11 *
Sherif A. Tawfik等.Mutual Exploration of FinFET Technology and Circuit Design Options for Implementing Compact Brute-Force Latches.《2009 1st Asia Symposium on Quality Electronic Design》.2009,第4-6页，图8-11. *

Also Published As

Publication number Publication date
US20200119017A1 (en) 2020-04-16
CN205645809U (zh) 2016-10-12
US9768172B2 (en) 2017-09-19
CN105990339A (zh) 2016-10-05
JP6396834B2 (ja) 2018-09-26
US20190139958A1 (en) 2019-05-09
US9991263B2 (en) 2018-06-05
US20170373065A1 (en) 2017-12-28
US10903214B2 (en) 2021-01-26
US10541240B2 (en) 2020-01-21
US20180254276A1 (en) 2018-09-06
TW201705371A (zh) 2017-02-01
KR20160113989A (ko) 2016-10-04
US20160284707A1 (en) 2016-09-29
JP2016181537A (ja) 2016-10-13
EP3073528A1 (en) 2016-09-28

Similar Documents

Publication Publication Date Title
CN105990339B (zh) 半导体器件
TWI813762B (zh) 用於三維邏輯及記憶體的配電網
US7598541B2 (en) Semiconductor device comprising transistor pair isolated by trench isolation
US10483255B2 (en) Semiconductor device
TWI825166B (zh) 用於製造單晶片積體式 3d cmos 邏輯及記憶體的架構設計及製程
US20200194419A1 (en) Semiconductor device
JP4405412B2 (ja) 半導体集積回路
US10121781B2 (en) 3D IC with serial gate MOS device, and method of making the 3D IC
KR20160021726A (ko) 반도체 장치
US8803202B2 (en) Layout methods of integrated circuits having unit MOS devices
CN110326099B (zh) 半导体集成电路装置
US9035464B2 (en) 3D IC with serial gate MOS device, and method of making the 3D IC
JP6818107B2 (ja) 半導体装置
JP6598949B2 (ja) 半導体装置
JP6640965B2 (ja) 半導体装置
TWI576986B (zh) 記憶體結構
JP5342611B2 (ja) 電界効果トランジスタの高電圧動作方法とそのバイアス回路
TW202209606A (zh) 在相鄰特徵間形成導電管之方法及在相鄰特徵之間具有導電管之整合總成
TW202324680A (zh) 半導體結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant