JP2016181537A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2016181537A JP2016181537A JP2015059529A JP2015059529A JP2016181537A JP 2016181537 A JP2016181537 A JP 2016181537A JP 2015059529 A JP2015059529 A JP 2015059529A JP 2015059529 A JP2015059529 A JP 2015059529A JP 2016181537 A JP2016181537 A JP 2016181537A
- Authority
- JP
- Japan
- Prior art keywords
- active region
- channel transistor
- connection wiring
- local connection
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 147
- 239000002184 metal Substances 0.000 claims description 121
- 229910052751 metal Inorganic materials 0.000 claims description 121
- 239000010410 layer Substances 0.000 description 32
- 230000003071 parasitic effect Effects 0.000 description 17
- 239000000758 substrate Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
- H01L29/66871—Processes wherein the final gate is made after the formation of the source and drain regions in the active layer, e.g. dummy-gate processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
- H01L29/66878—Processes wherein the final gate is made before the formation, e.g. activation anneal, of the source and drain regions in the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
- H01L2027/11809—Microarchitecture
- H01L2027/11822—Microarchitecture relative P to N transistor sizes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
- H01L2027/11809—Microarchitecture
- H01L2027/11822—Microarchitecture relative P to N transistor sizes
- H01L2027/11825—Microarchitecture relative P to N transistor sizes for delay time adaptation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
- H03K5/134—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices with field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
Description
すなわち、半導体装置は第1のインバータとそれと直列に接続される第2のインバータとを備える。第1および第2のインバータはそれぞれpチャネル型トランジスタとnチャネル型トランジスタとを備える。第2のインバータのpチャネル型トランジスタとnチャネル型トランジスタの活性領域を構成する突起半導体層の本数は、それぞれ第1のインバータのpチャネル型トランジスタとnチャネル型トランジスタの活性領域を構成する突起半導体層の本数よりも少ない。
まず、実施形態に係る半導体装置について図13を用いて説明する。図13は実施形態に係る半導体装置を示す平面図である。
実施形態に係る半導体装置100は第1のインバータ110と第1のインバータ110と直列接続される第2のインバータ120とを備える。
第1のインバータ110は第1のpチャネル型トランジスタ111pと第1のnチャネル型トランジスタ111nとを備える。第2のインバータ120は第2のpチャネル型トランジスタ121pと第2のnチャネル型トランジスタ121nとを備える。
第1のpチャネル型トランジスタ111pは第1の活性領域12pと第1のゲート電極13と第1の局所接続配線14spと第2の局所接続配線14dpとを備える。第1の活性領域12pは突起半導体層で構成され、第1の方向(X方向)に沿って伸びる。第1のゲート電極13は第2の方向(Y方向)に沿って伸びる。第2の局所接続配線14snは第2の方向に沿って伸び、第1の活性領域のドレイン側と接続される。
第1のnチャネル型トランジスタ111nは第2の活性領域12nと第1のゲート電極13と第3の局所接続配線14snと第4の局所接続配線14dnとを備える。第2の活性領域12nは突起半導体層で構成され、第1の方向に沿って伸びる。第3の局所接続配線14snは第2の方向に沿って伸び、第2の活性領域12nのソース側と接続される。第4の局所接続配線14dnは第2の方向に沿って伸び、第2の活性領域12nのドレイン側と接続される。
第2のpチャネル型トランジスタ121pは第3の活性領域42pと第2のゲート電極43と第5の局所接続配線44spと第6の局所接続配線44dpとを備える。突起半導体層で構成され、第1の方向に沿って伸びる第3の活性領域42p第2のゲート電極43は第2の方向に沿って伸びる。第5の局所接続配線44spは第2の方向に沿って伸び、第3の活性領域42pのソース側と接続される。第6の局所接続配線44dpは第2の方向に沿って伸び、第3の活性領域42pのドレイン側と接続される。
第2のnチャネル型トランジスタ121nは第4の活性領域42nと第2のゲート電極43と第7の局所接続配線44snと第8の局所接続配線44dnとを備える。第4の活性領域42nは突起半導体層で構成され、第1の方向に沿って伸びる。第7の局所接続配線44snは第4の活性領域42nのソース側と接続される。第8の局所接続配線44dnは第2の方向に沿って伸び、第4の活性領域42nのドレイン側と接続される。
第3の活性領域42pの数は第1の活性領域12pの数よりも少なく、第4の活性領域42nの数は第2の活性領域12nの数よりも少ない。
実施形態によれば、第1のインバータと第2のインバータとで遅延回路を構成することができる。
実施例1に係る半導体装置100AはFinFETのインバータ回路で構成する遅延回路(バッファ)である。半導体装置100Aはシリコン(Si)等の一つの半導体基板上に形成され、例えば、16nm以降のプロセスで製造される。
Wg2=2×HFIN+WFIN ・・・(1)
である。また、
Wg1=4×(2×HFIN+WFIN)=4×Wg2 ・・・(2)
である。
Wg1/Lg1=4×Wg2/Lg1
=4×Wg2/Lg2
>Wg2/Lg2 ・・・(3)
となる。ここで、Lg1=Lg2である。すなわち、pチャネル型トランジスタ21pおよびnチャネル型トランジスタ21nのゲート幅とゲート長の比(Wg2/Lg2)はpチャネル型トランジスタ11pおよびnチャネル型トランジスタ11nのゲート幅とゲート長との比(Wg1/Lg1)よりも小さくなる。
LIC24dpの長さ=d7+d1+d6 ・・・(4)
LIC14dpの長さ=d4+d1+(N−1)(d1+d2)+d3 ・・・(5)
LIC24spの長さ=d9+d1+d8 ・・・(6)
LIC14spの長さ=d5+d1+(N−1)(d1+d2)+d3 ・・・(7)
d3=(d1+d2)/4 ・・・(8)
ここで、Nはpチャネル型トランジスタ11p、nチャネル型トランジスタ11nの活性領域の数であり、半導体装置100AではN=4である。また、半導体装置100Aでは、
d6=d3、d7=d4、d8=d3、d9=d4
である。なお、例えば、d1は10nm、d2は40nm程度の大きさである。
Ls1=2×d11 ・・・(9)
Lg1≦WLIC≦d11/2 ・・・(10)
半導体装置100Aはインバータを2段直列に接続した遅延回路(バッファ)の例である。より遅延時間を作るために、前段のインバータの活性領域(突起半導体層の本数)を最小としている例である。前段のインバータと後段のインバータとの突起半導体層の本数は、本数差が大きい方が後段のインバータの充放電に時間がかかるため、より遅延時間を増加させられる。また、後段のインバータの突起半導体の本数は配置可能な最大数を使うのが好ましい。これにより、遅延回路の出力信号を安定させることができる。遅延時間を小さくする場合は、前段のインバータの活性領域(突起半導体層の本数)を増加させればよい。
図1Bに示す実施例1に係る半導体装置100Aと同様に、実施例2に係る半導体装置100Bはインバータを2段直列接続して構成される。半導体装置1Bの後段(出力側)のインバータ10は半導体装置100Aの出力側のインバータと同様な構成であり、半導体装置100Bの前段(入力側)のインバータ30は半導体装置100Aのインバータ20とは異なる構成である。なお、図2では、第1の電源用金属配線16vd、それに接続されるビア15sp、24sp、第2の電源用金属配線16vs、それに接続されるビア15sn、25snが省略されている。
図3Bに示すように、実施例3に係る半導体装置100Cはインバータを4段縦続接続して構成される。出力側のインバータ10は半導体装置100Aと同様である。入力側の3段のインバータ20は半導体装置100Aと同様である。インバータ10,20のX方向のセルサイズはそれぞれLs1であるので、半導体装置100Cのセルサイズは4×Ls1である。なお、図3Aでは、第1の電源用金属配線16vd、それに接続されるビア15sp、25sp、第2の電源用金属配線16vs、それに接続されるビア15sn、25snが省略されている。半導体装置100Cでは、遅延時間を増やすためには多数のトランジスタが必要となり、X方向のセルサイズが増大する。
d6=(N−1)(d1+d2)+d3 ・・・(11)
d8=(N−1)(d1+d2)+d3 ・・・(12)
すなわち、半導体装置100DではN=4であるので、d6はd3よりも長くなり、d8はd3よりも長くなり、半導体装置100Aの相当部分の長さより長くなる。
なお、活性領域12pの数は4つに限定されるものではなく、活性領域42pの数よりも多ければよい。また、活性領域12nの数も4つに限定されるものではなく、活性領域42nの数よりも多ければよい。活性領域42pの数は1つに限定されるものではなく、活性領域12pの数よりも少なければよい。活性領域42nの数は1つに限定されるものではなく、活性領域12の数よりも少なければよい。
実施例5に係る半導体装置100Eは、入力側のインバータ(第2のインバータ)50の活性領域の配置位置が異なる以外は実施例4に係る半導体装置と同様である。図6BのA−A線における断面図は図5Aの断面図と、図6BのB−B線における断面図は図5Bの断面図と、図6BのC−C線における断面図は図5Cの断面図と、同様である。
d7=(N−1)(d1+d2)+d4 ・・・(13)
d9=(N−1)(d1+d2)+d5 ・・・(14)
すなわち、半導体装置100EではN=4であるので、d7はd4よりも長くなり、d9はd5よりも長くなり、半導体装置100Aの相当部分の長さよりも長くなる。
活性領域12pの数は4つに限定されるものではなく、活性領域52pの数よりも多ければよい。また、活性領域12nの数も4つに限定されるものではなく、活性領域52nの数よりも多ければよい。活性領域52pの数は1つに限定されるものではなく、活性領域12pの数よりも少なければよい。活性領域52nの数は1つに限定されるものではなく、活性領域12の数よりも少なければよい。
実施例6に係る半導体装置100Fは、入力側のインバータ(第2のインバータ)60の活性領域のドレイン側に接続するLICの長さが異なる以外は実施例1に係る半導体装置と基本的に同様である。LICの長さの変更に伴ってビアの位置図7BのA−A線における断面図は図5Aの断面図と、図7BのC−C線における断面図は図5Cの断面図と同様である。
d8=(N−1)(d1+d2)+d3 ・・・(12)
すなわち、半導体装置100DではN=4であるので、d8はd3よりも長くなり、半導体装置100Aの相当部分の長さよりも長くなる。
活性領域12pの数は4つに限定されるものではなく、活性領域42pの数よりも多ければよい。また、活性領域12nの数も4つに限定されるものではなく、活性領域42nの数よりも多ければよい。活性領域42pの数は1つに限定されるものではなく、活性領域12pの数よりも少なければよい。活性領域42nの数は1つに限定されるものではなく、活性領域12の数よりも少なければよい。
d3≦d6≦(N−1)(d1+d2)+d3 ・・・(15)
d3≦d8≦(N−1)(d1+d2)+d3 ・・・(16)
ここで、実施例1では、
d6=d8=d3
であり、実施例4は、
d6=d8=(N−1)(d1+d2)+d3
である。
実施例7に係る半導体装置100Gは、入力側のインバータ(第2のインバータ)70のLICの上層の金属配線およびビアの配置以外は実施例4に係る半導体装置100Dと基本的に同様である。すなわち、半導体装置100Gのd1〜d11は半導体装置100Dと同じである。
図1Bに示す実施例1に係る半導体装置100Aと同様に、実施例8に係る半導体装置100Hはインバータを2段直列接続して構成される。半導体装置100Hの出力側のインバータ10は半導体装置100Aの出力側のインバータと同様な構成であり、半導体装置1Hの入力側のインバータ(第2のインバータ)80は出力側のインバータのソース側のLICと共通に用いられて構成される。
110・・・第1のインバータ
111p・・・第1のpチャネル型トランジスタ
111n・・・第1のnチャネル型トランジスタ
12p・・・第1の活性領域
12n・・・第2の活性領域
13・・・第1のゲート電極
13d・・・ダミーゲート電極
14dp・・・第2の局所接続配線
14dn・・・第4の局所接続配線
14sp・・・第1の局所接続配線
14sn・・・第3の局所接続配線
15g,15dp,15sn,15sp,15sn・・・ビア
16i・・・入力用金属配線
16io・・・接続用金属配線
16o・・・出力用金属配線
16vd・・・第1の電源用金属配線
16vs・・・第2の電源用金属配線
120・・・第2のインバータ
121p・・・第2のpチャネル型トランジスタ
121n・・・第2のnチャネル型トランジスタ
42p・・・第3の活性領域
42n・・・第4の活性領域
43・・・第2のゲート電極
44dp・・・第6の局所接続配線
44dn・・・第8の局所接続配線
44sp・・・第5の局所接続配線
44sn・・・第7の局所接続配線
45g,45dp,45sn,45sp,45sn・・・ビア
46i・・・入力用金属配線
46o・・・出力用金属配線
Claims (19)
- 半導体装置は、
第1のインバータと、
前記第1のインバータと直列接続される第2のインバータと、
を備え、
前記第1のインバータは、
第1のpチャネル型トランジスタと、
第1のnチャネル型トランジスタと、
を備え、
前記第2のインバータは、
第2のpチャネル型トランジスタと、
第2のnチャネル型トランジスタと、
を備え、
前記第1のpチャネル型トランジスタは、
突起半導体層で構成され、第1の方向に沿って伸びる第1の活性領域と、
第2の方向に沿って伸びる第1のゲート電極と、
前記第2の方向に沿って伸び、前記第1の活性領域のソース側と接続される第1の局所接続配線と、
前記第2の方向に沿って伸び、前記第1の活性領域のドレイン側と接続される第2の局所接続配線と、
を備え、
前記第1のnチャネル型トランジスタは、
突起半導体層で構成され、第1の方向に沿って伸びる第2の活性領域と、
第2の方向に沿って伸びる前記第1のゲート電極と、
前記第2の方向に沿って伸び、前記第2の活性領域のソース側と接続される第3の局所接続配線と、
前記第2の方向に沿って伸び、前記第2の活性領域のドレイン側と接続される第4の局所接続配線と、
を備え、
前記第2のpチャネル型トランジスタは、
突起半導体層で構成され、第1の方向に沿って伸びる第3の活性領域と、
第2の方向に沿って伸びる第2のゲート電極と、
前記第2の方向に沿って伸び、前記第3の活性領域のソース側と接続される第5の局所接続配線と、
前記第2の方向に沿って伸び、前記第3の活性領域のドレイン側と接続される第6の局所接続配線と、
を備え、
前記第2のnチャネル型トランジスタは、
突起半導体層で構成され、第1の方向に沿って伸びる第4の活性領域と、
第2の方向に沿って伸びる前記第2のゲート電極と、
前記第2の方向に沿って伸び、前記第4の活性領域のソース側と接続される第7の局所接続配線と、
前記第2の方向に沿って伸び、前記第4の活性領域のドレイン側と接続される第8の局所接続配線と、
を備え、
前記第3の活性領域の数は前記第1の活性領域の数よりも少なく、
前記第4の活性領域の数は前記第2の活性領域の数よりも少ない。 - 請求項1の半導体装置において、
平面視で、互いに隣接する前記第2のpチャネル型トランジスタの第3の活性領域と前記第2のnチャネル型トランジスタの第4の活性領域との間に位置する第5の局所接続配線の部分の長さ(d8)は、互いに隣接する前記第1のpチャネル型トランジスタの第1の活性領域と前記第1のnチャネル型トランジスタの第2の活性領域との間に位置する第1の局所接続配線の部分の長さ(d3)よりも長い。 - 請求項2の半導体装置において、
平面視で、互いに隣接する前記第2のpチャネル型トランジスタの第3の活性領域と前記第2のnチャネル型トランジスタの第4の活性領域との間に位置する第7の局所接続配線の部分の長さ(d8)は、互いに隣接する前記第1のpチャネル型トランジスタの第1の活性領域と前記第1のnチャネル型トランジスタの第2の活性領域との間に位置する第3の局所接続配線の部分の長さ(d3)よりも長い。 - 実施例4、7
請求項2の半導体装置において、
平面視で、互いに隣接する前記第2のpチャネル型トランジスタの第3の活性領域と前記第2のnチャネル型トランジスタの第4の活性領域との間に位置する第6の局所接続配線の部分の長さ(d6)は、互いに隣接する前記第1のpチャネル型トランジスタの第1の活性領域と前記第1のnチャネル型トランジスタの第2の活性領域との間に位置する第2の局所接続配線の部分の長さ(d3)よりも長い。 - 請求項4の半導体装置において、
平面視で、互いに隣接する前記第2のpチャネル型トランジスタの第3の活性領域と前記第2のnチャネル型トランジスタの第4の活性領域との間に位置する第8の局所接続配線の部分の長さ(d6)は、互いに隣接する前記第1のpチャネル型トランジスタの第1の活性領域と前記第1のnチャネル型トランジスタの第2の活性領域との間に位置する第4の局所接続配線の部分の長さ(d3)よりも長い。 - 請求項2の半導体装置において、
さらに、前記第1の方向に沿って伸びる第1および第2の電源配線を備え、
前記第1の電源配線は前記第1の局所接続配線と前記第5の局所接続配線とに接続され、
前記第2の電源配線は前記第3の局所接続配線と前記第7の局所接続配線とに接続される。 - 請求項2の半導体装置において、さらに、
前記第1の電源配線から前記第2のnチャネル型トランジスタ側に前記第2の方向に沿って延びる第1の金属配線と、
前記第2の電源配線から前記第2のpチャネル型トランジスタ側に前記第2の方向に沿って延びる第2の金属配線と、
を備え、
前記第1の金属配線は前記第5の局所接続配線の上に平面視で重なるように配置され、ビアを介して前記第5の局所接続配線に接続され、
前記第2の金属配線は前記第7の局所接続配線の上に平面視で重なるように配置され、ビアを介して前記第7の局所接続配線に接続される。 - 請求項7の半導体装置において、さらに、
前記第6の局所接続配線と前記第8の局所接続配線とを接続し、前記第1のゲート電極に接続される第3の金属配線を備える。 - 請求項8の半導体装置において、
前記第3の金属配線は前記第6および第8の局所接続配線の上に平面視で重なるように配置され、ビアを介して前記第6および第8の局所接続配線に接続される。 - 請求項2に半導体装置において、
前記第1のpチャネル型トランジスタは、前記第1の活性領域をN個有し、
前記第2のpチャネル型トランジスタは、前記第3の活性領域を1個有し、
前記前記第1の活性領域の平面視の幅をd1、隣接する第1の活性領域間の距離をd2、とすると、
d8≦(N−1)(d1+d2)+d3
の関係にある。 - 請求項4に半導体装置において、
前記第1のpチャネル型トランジスタは、前記第1の活性領域をN個有し、
前記第2のpチャネル型トランジスタは、前記第3の活性領域を1個有し、
前記前記第1の活性領域の平面視の幅をd1、隣接する第1の活性領域間の距離をd2、とすると、
d6≦(N−1)(d1+d2)+d3
の関係にある。 - 請求項1に半導体装置において、
平面視で、前記第1の方向に沿って伸びる第1の電源線と第2の電源線との間に、前記第1のpチャネル型トランジスタの第1の活性領域と前記第1のnチャネル型トランジスタの第2の活性領域と前記第2のpチャネル型トランジスタの第3の活性領域と前記第2のnチャネル型トランジスタの第4の活性領域とが配置され、
平面視で、前記第1の電源線と隣接する前記第2のpチャネル型トランジスタの第3の活性領域の端部から前記第1の電源線方向に延伸する前記第5の局所接続配線の長さ(d9)は、前記第1の電源線と隣接する前記第1のpチャネル型トランジスタの第1の活性領域の端部から前記第1の電源線方向に延伸する前記第1の局所接続配線の長さ(d5)よりも長い。 - 請求項12の半導体装置において、
平面視で、前記第1の電源線と隣接する前記第2のpチャネル型トランジスタの第3の活性領域の端部から前記第1の電源線方向に延伸する前記第6の局所接続配線の長さ(d7)は、前記第1の電源線と隣接する前記第1のpチャネル型トランジスタの第1の活性領域の端部から前記第1の電源線方向に延伸する前記第2の局所接続配線の長さ(d4)よりも長い。 - 請求項12に半導体装置において、
前記第1のpチャネル型トランジスタは、前記第1の活性領域をN個有し、
前記第2のpチャネル型トランジスタは、前記第3の活性領域を1個有し、
前記前記第1の活性領域の平面視の幅をd1、隣接する第1の活性領域間の距離をd2、とすると、
d9=(N−1)(d1+d2)+d4
の関係にある。 - 請求項13に半導体装置において、
前記第1のpチャネル型トランジスタは、前記第1の活性領域をN個有し、
前記第2のpチャネル型トランジスタは、前記第3の活性領域を1個有し、
前記前記第1の活性領域の平面視の幅をd1、隣接する第1の活性領域間の距離をd2、とすると、
d7=(N−1)(d1+d2)+d4
の関係にある。 - 請求項1に半導体装置において、
前記第3の活性領域前記第1の活性領域に接続され、
前記第4の活性領域前記第2の活性領域に接続され、
前記第1の局所接続配線は前記第3の活性領域のソース側と接続され、
前記第3の局所接続配線は前記第4の活性領域のソース側と接続され、
前記第2のゲート電極は、平面視で前記第1の局所接続配線と前記第6の局所接続配線との間および前記第3の局所接続配線と前記第8の局所接続配線との間に配置され、
平面視で、互いに隣接する前記第2のpチャネル型トランジスタの第3の活性領域と前記第2のnチャネル型トランジスタの第4の活性領域との間に位置する第6の局所接続配線の部分の長さ(d6)は、互いに隣接する前記第1のpチャネル型トランジスタの第1の活性領域と前記第1のnチャネル型トランジスタの第2の活性領域との間に位置する第2の局所接続配線の部分の長さ(d3)よりも長い。 - 請求項16の半導体装置において、
平面視で、互いに隣接する前記第2のpチャネル型トランジスタの第3の活性領域と前記第2のnチャネル型トランジスタの第4の活性領域との間に位置する第8の局所接続配線の部分の長さ(d6)は、互いに隣接する前記第1のpチャネル型トランジスタの第1の活性領域と前記第1のnチャネル型トランジスタの第2の活性領域との間に位置する第4の局所接続配線の部分の長さ(d3)よりも長い。 - 請求項16の半導体装置において、
さらに、前記第1の方向に沿って伸びる第1および第2の電源配線を備え、
前記第1の電源配線は前記第1の局所接続配線に接続され、
前記第2の電源配線は前記第3の局所接続配線に接続される。 - 請求項16に半導体装置において、
前記第1のpチャネル型トランジスタは、前記第1の活性領域をN個有し、
前記第2のpチャネル型トランジスタは、前記第1の活性領域を1個有し、
前記前記第1の活性領域の平面視の幅をd1、隣接する第1の活性領域間の距離をd2、とすると、
d6≦(N−1)(d1+d2)+d3
の関係にある。
Priority Applications (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015059529A JP6396834B2 (ja) | 2015-03-23 | 2015-03-23 | 半導体装置 |
US15/049,127 US9768172B2 (en) | 2015-03-23 | 2016-02-21 | Semiconductor device with series connected inverters having different number of active regions |
EP16158030.3A EP3073528A1 (en) | 2015-03-23 | 2016-03-01 | Semiconductor device |
CN201610188337.9A CN105990339B (zh) | 2015-03-23 | 2016-03-17 | 半导体器件 |
CN201620251282.7U CN205645809U (zh) | 2015-03-23 | 2016-03-17 | 半导体器件 |
TW105108610A TW201705371A (zh) | 2015-03-23 | 2016-03-21 | 半導體裝置 |
KR1020160034064A KR20160113989A (ko) | 2015-03-23 | 2016-03-22 | 반도체 장치 |
US15/677,546 US9991263B2 (en) | 2015-03-23 | 2017-08-15 | Semiconductor device |
US15/973,186 US20180254276A1 (en) | 2015-03-23 | 2018-05-07 | Semiconductor device |
US16/241,048 US10541240B2 (en) | 2015-03-23 | 2019-01-07 | Semiconductor device |
US16/710,894 US10903214B2 (en) | 2015-03-23 | 2019-12-11 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015059529A JP6396834B2 (ja) | 2015-03-23 | 2015-03-23 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018161319A Division JP6598949B2 (ja) | 2018-08-30 | 2018-08-30 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016181537A true JP2016181537A (ja) | 2016-10-13 |
JP2016181537A5 JP2016181537A5 (ja) | 2018-01-18 |
JP6396834B2 JP6396834B2 (ja) | 2018-09-26 |
Family
ID=55451086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015059529A Active JP6396834B2 (ja) | 2015-03-23 | 2015-03-23 | 半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (5) | US9768172B2 (ja) |
EP (1) | EP3073528A1 (ja) |
JP (1) | JP6396834B2 (ja) |
KR (1) | KR20160113989A (ja) |
CN (2) | CN105990339B (ja) |
TW (1) | TW201705371A (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6396834B2 (ja) * | 2015-03-23 | 2018-09-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10141256B2 (en) * | 2016-04-21 | 2018-11-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and layout design thereof |
US9972571B1 (en) * | 2016-12-15 | 2018-05-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Logic cell structure and method |
JP7041361B2 (ja) * | 2017-02-16 | 2022-03-24 | 株式会社ソシオネクスト | 半導体集積回路装置 |
US10325845B2 (en) | 2017-06-21 | 2019-06-18 | Qualcomm Incorporated | Layout technique for middle-end-of-line |
CN109509747B (zh) * | 2017-09-15 | 2021-07-06 | 联华电子股份有限公司 | 具有标准单元的集成电路 |
JP7174263B2 (ja) * | 2017-12-12 | 2022-11-17 | 株式会社ソシオネクスト | 半導体集積回路装置 |
US10985272B2 (en) * | 2018-11-05 | 2021-04-20 | Samsung Electronics Co., Ltd. | Integrated circuit devices including vertical field-effect transistors |
US11183576B2 (en) * | 2019-02-13 | 2021-11-23 | Micron Technology, Inc. | Gate electrode layout with expanded portions over active and isolation regions |
US11404415B2 (en) | 2019-07-05 | 2022-08-02 | Globalfoundries U.S. Inc. | Stacked-gate transistors |
CN113517274A (zh) * | 2020-07-24 | 2021-10-19 | 台湾积体电路制造股份有限公司 | 半导体器件及其形成方法 |
US20230335489A1 (en) * | 2022-04-14 | 2023-10-19 | Qualcomm Incorporated | Integrated circuits (ics) employing multi-pattern metallization to optimize metal interconnect spacing for improved performance and related fabrication methods |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001007293A (ja) * | 1999-06-25 | 2001-01-12 | Mitsubishi Electric Corp | 半導体集積回路装置 |
WO2007034548A1 (ja) * | 2005-09-22 | 2007-03-29 | Fujitsu Limited | 信号伝達回路、その信号伝達回路を含む半導体装置、その半導体回路装置の設計方法、及び、その設計方法を実現するcad装置 |
JP2014075507A (ja) * | 2012-10-05 | 2014-04-24 | Renesas Electronics Corp | 半導体装置 |
WO2015029280A1 (ja) * | 2013-08-28 | 2015-03-05 | パナソニック株式会社 | 半導体集積回路装置 |
WO2015033490A1 (ja) * | 2013-09-04 | 2015-03-12 | パナソニック株式会社 | 半導体装置 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2621612B2 (ja) | 1990-08-11 | 1997-06-18 | 日本電気株式会社 | 半導体集積回路 |
JP4565700B2 (ja) * | 1999-05-12 | 2010-10-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US6426650B1 (en) * | 1999-12-28 | 2002-07-30 | Koninklijke Philips Electronics, N.V. | Integrated circuit with metal programmable logic having enhanced reliability |
US7053424B2 (en) * | 2002-10-31 | 2006-05-30 | Yamaha Corporation | Semiconductor integrated circuit device and its manufacture using automatic layout |
JP4778689B2 (ja) | 2004-06-16 | 2011-09-21 | パナソニック株式会社 | 標準セル、標準セルライブラリおよび半導体集積回路 |
US7338817B2 (en) * | 2005-03-31 | 2008-03-04 | Intel Corporation | Body bias compensation for aged transistors |
WO2006132172A1 (ja) | 2005-06-07 | 2006-12-14 | Nec Corporation | フィン型電界効果型トランジスタ、半導体装置及びその製造方法 |
US9563733B2 (en) * | 2009-05-06 | 2017-02-07 | Tela Innovations, Inc. | Cell circuit and layout with linear finfet structures |
US7812373B2 (en) * | 2007-02-12 | 2010-10-12 | Infineon Technologies Ag | MuGFET array layout |
JP5236300B2 (ja) * | 2008-02-06 | 2013-07-17 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JP5292005B2 (ja) * | 2008-07-14 | 2013-09-18 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
JP2011029249A (ja) | 2009-07-22 | 2011-02-10 | Renesas Electronics Corp | 半導体装置 |
JP4892044B2 (ja) * | 2009-08-06 | 2012-03-07 | 株式会社東芝 | 半導体装置 |
CN103151346B (zh) * | 2011-12-07 | 2016-11-23 | 阿尔特拉公司 | 静电放电保护电路 |
US8723268B2 (en) * | 2012-06-13 | 2014-05-13 | Synopsys, Inc. | N-channel and P-channel end-to-end finFET cell architecture with relaxed gate pitch |
US9123565B2 (en) * | 2012-12-31 | 2015-09-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Masks formed based on integrated circuit layout design having standard cell that includes extended active region |
WO2015025441A1 (ja) * | 2013-08-23 | 2015-02-26 | パナソニック株式会社 | 半導体集積回路装置 |
US9397101B2 (en) * | 2014-03-06 | 2016-07-19 | Qualcomm Incorporated | Stacked common gate finFET devices for area optimization |
US9412742B2 (en) * | 2014-06-10 | 2016-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Layout design for manufacturing a memory cell |
US9418728B2 (en) * | 2014-07-24 | 2016-08-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual-port static random-access memory cell |
JP6449082B2 (ja) * | 2014-08-18 | 2019-01-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6396834B2 (ja) * | 2015-03-23 | 2018-09-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6495145B2 (ja) * | 2015-09-11 | 2019-04-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2017063096A (ja) * | 2015-09-24 | 2017-03-30 | ルネサスエレクトロニクス株式会社 | 半導体装置および認証システム |
US9620509B1 (en) * | 2015-10-30 | 2017-04-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Static random access memory device with vertical FET devices |
TWI726869B (zh) * | 2016-02-24 | 2021-05-11 | 聯華電子股份有限公司 | 靜態隨機存取記憶體的佈局結構及其製作方法 |
KR102434991B1 (ko) * | 2016-04-26 | 2022-08-22 | 삼성전자주식회사 | 집적 회로 및 집적 회로의 설계 방법 |
TWI681542B (zh) * | 2016-05-04 | 2020-01-01 | 聯華電子股份有限公司 | 靜態隨機存取記憶體的佈局圖案 |
TWI675454B (zh) * | 2016-07-04 | 2019-10-21 | 聯華電子股份有限公司 | 靜態隨機存取記憶體的佈局圖案 |
JP2018164055A (ja) * | 2017-03-27 | 2018-10-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10733352B2 (en) * | 2017-11-21 | 2020-08-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit and layout method for standard cell structures |
-
2015
- 2015-03-23 JP JP2015059529A patent/JP6396834B2/ja active Active
-
2016
- 2016-02-21 US US15/049,127 patent/US9768172B2/en active Active
- 2016-03-01 EP EP16158030.3A patent/EP3073528A1/en active Pending
- 2016-03-17 CN CN201610188337.9A patent/CN105990339B/zh active Active
- 2016-03-17 CN CN201620251282.7U patent/CN205645809U/zh not_active Expired - Fee Related
- 2016-03-21 TW TW105108610A patent/TW201705371A/zh unknown
- 2016-03-22 KR KR1020160034064A patent/KR20160113989A/ko unknown
-
2017
- 2017-08-15 US US15/677,546 patent/US9991263B2/en active Active
-
2018
- 2018-05-07 US US15/973,186 patent/US20180254276A1/en not_active Abandoned
-
2019
- 2019-01-07 US US16/241,048 patent/US10541240B2/en active Active
- 2019-12-11 US US16/710,894 patent/US10903214B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001007293A (ja) * | 1999-06-25 | 2001-01-12 | Mitsubishi Electric Corp | 半導体集積回路装置 |
WO2007034548A1 (ja) * | 2005-09-22 | 2007-03-29 | Fujitsu Limited | 信号伝達回路、その信号伝達回路を含む半導体装置、その半導体回路装置の設計方法、及び、その設計方法を実現するcad装置 |
JP2014075507A (ja) * | 2012-10-05 | 2014-04-24 | Renesas Electronics Corp | 半導体装置 |
WO2015029280A1 (ja) * | 2013-08-28 | 2015-03-05 | パナソニック株式会社 | 半導体集積回路装置 |
WO2015033490A1 (ja) * | 2013-09-04 | 2015-03-12 | パナソニック株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US9768172B2 (en) | 2017-09-19 |
CN205645809U (zh) | 2016-10-12 |
US20190139958A1 (en) | 2019-05-09 |
US20170373065A1 (en) | 2017-12-28 |
TW201705371A (zh) | 2017-02-01 |
US10903214B2 (en) | 2021-01-26 |
CN105990339A (zh) | 2016-10-05 |
US9991263B2 (en) | 2018-06-05 |
US20180254276A1 (en) | 2018-09-06 |
US10541240B2 (en) | 2020-01-21 |
CN105990339B (zh) | 2021-08-17 |
US20160284707A1 (en) | 2016-09-29 |
JP6396834B2 (ja) | 2018-09-26 |
US20200119017A1 (en) | 2020-04-16 |
EP3073528A1 (en) | 2016-09-28 |
KR20160113989A (ko) | 2016-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6396834B2 (ja) | 半導体装置 | |
US10483255B2 (en) | Semiconductor device | |
US11205645B2 (en) | Semiconductor device | |
CN106531736B (zh) | 半导体器件 | |
JP2008171977A (ja) | 半導体集積回路のレイアウト構造 | |
US9035389B2 (en) | Layout schemes for cascade MOS transistors | |
KR102517568B1 (ko) | 반도체 장치 | |
CN106653756A (zh) | 静态随机存取存储器 | |
US10777579B2 (en) | Semiconductor integrated circuit device | |
JP2021520055A (ja) | デマルチプレクサ、それを備えたアレイ基板、及び表示装置 | |
JP6598949B2 (ja) | 半導体装置 | |
JP6818107B2 (ja) | 半導体装置 | |
US20120306022A1 (en) | Metal oxide semiconductor transistor layout with higher effective channel width and higher component density | |
US9397095B1 (en) | Power and die size optimization in FinFETs | |
TW202324680A (zh) | 半導體結構 | |
US20240079407A1 (en) | Folded series switches | |
TW201712848A (zh) | 記憶體結構 | |
JP2010087341A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171129 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180731 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180830 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6396834 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |