JP6495145B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6495145B2
JP6495145B2 JP2015179439A JP2015179439A JP6495145B2 JP 6495145 B2 JP6495145 B2 JP 6495145B2 JP 2015179439 A JP2015179439 A JP 2015179439A JP 2015179439 A JP2015179439 A JP 2015179439A JP 6495145 B2 JP6495145 B2 JP 6495145B2
Authority
JP
Japan
Prior art keywords
data
clock
semiconductor device
fin
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015179439A
Other languages
English (en)
Other versions
JP2017055041A (ja
Inventor
誠 藪内
誠 藪内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2015179439A priority Critical patent/JP6495145B2/ja
Priority to US15/211,298 priority patent/US9685205B2/en
Priority to TW105123653A priority patent/TW201719815A/zh
Priority to CN201610687196.5A priority patent/CN106531736B/zh
Priority to KR1020160114913A priority patent/KR102504112B1/ko
Publication of JP2017055041A publication Critical patent/JP2017055041A/ja
Priority to US15/607,599 priority patent/US9935105B2/en
Priority to US15/925,762 priority patent/US10566329B2/en
Application granted granted Critical
Publication of JP6495145B2 publication Critical patent/JP6495145B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Description

この発明は半導体装置に関し、たとえば、フィン（fin）型の電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）を用いた半導体装置に好適に用いられるものである。
クロックに同期して動作する半導体集積回路のタイミング設計では、データ信号のセットアップ時間およびホールド時間を所定範囲内に収めることが重要である。このため、従来の半導体集積回路では、データ信号線に複数のデータバッファを直列に設けることによって、タイミング時間を調整している（たとえば、特開平７−６６２９３号公報（特許文献１）参照）。
特開平７−６６２９３号公報
半導体集積回路の微細化が進展するにつれて、クロック信号線の遅延量が増加するために特にデータホールド時間の増大が問題となっている。特に、フィン型のＦＥＴ（フィンＦＥＴ：finFETと称する）を用いた半導体集積回路ではデータホールド時間の増大が顕著である。この問題に対して、従来のように複数のデータバッファを直列に設けることによってデータ信号の遅延量を調整しようとすると、多数のデータバッファが必要となるために、回路面積が増大してしまう。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施形態による半導体装置は、フィンＦＥＴで構成されたデータバッファおよびフリップフロップを備える。データバッファのデータ出力ノードからフリップフロップのデータ入力ノードに至るデータ信号の経路には、フィンＦＥＴのゲート電極と同層のゲート配線が遅延線として設けられる。
上記の実施形態によれば、回路面積を過度に増大させることなく、データホールド時間を抑制することができる。
第１の実施形態による半導体装置の概略構成を示すブロック図である。 図１のメモリ回路の構成を示すブロック図である。 セットアップ時間とホールド時間について説明するためのタイミング図である。 フィンＦＥＴの構成を模式的に示す斜視図である。 図２のデータバッファ、遅延線、およびフリップフロップのデータ入力部の具体的構造を示す平面図である。 図５の切断線ＶＩ−ＶＩに沿う断面図である。 図５の切断線ＶＩＩ−ＶＩＩに沿う断面図である。 図５のデータバッファ３１，３３および遅延線３２の等価回路図である。 データセットアップ時間とデータホールド時間のシミュレーション結果を表形式で示す図である。 データホールド時間とＰＶＴ条件との関係を模式的に示す図である。 第２の実施形態の半導体装置においてメモリ回路の構成を示すブロック図である。 第３の実施形態の半導体装置においてメモリ回路の構成を示すブロック図である。 第４の実施形態の半導体装置においてメモリ回路の構成を示すブロック図である。
以下、各実施形態について図面を参照して詳しく説明する。以下では、半導体装置の一例としてコンピュータチップを挙げ、その中のメモリ装置の入出力回路について具体的に説明する。しかしながら、以下の技術は、メモリ装置に限られるものではなく、一般に、クロック信号に同期して動作する半導体回路に広く適用することができる。
なお、以下の各実施形態の図面において、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない場合がある。図解を容易にするために、半導体装置の構造を示す平面図、断面図、および斜視図における寸法は半導体装置の実際の寸法には比例していない。
＜第１の実施形態＞
［半導体装置の全体構成］
図１は、第１の実施形態による半導体装置の概略構成を示すブロック図である。図１では、半導体装置１の例としてマイクロコンピュータチップを例に挙げている。図１を参照して、半導体装置１は、ＣＰＵ（Central Processing Unit）２と、メモリ回路３と、インターフェース（Ｉ／Ｏ：Input and Output）回路４と、図示しないその他の周辺回路と、これらの構成要素間を接続するための内部バス５とを含む。
ＣＰＵ２は、プログラムに従って動作することによって半導体装置１全体の制御を行う。メモリ回路３は、ＲＡＭ（Random Access Memory）およびＲＯＭ（Read Only Memory）などの主記憶装置として機能する。図１では、代表的に１つのメモリ回路３のみ示されているが、実際にはＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）、フラッシュメモリなどの複数種類のメモリ回路を含む。インターフェース回路４は、半導体装置の外部と接続のために用いられる。各構成要素は、内部バス５を介して相互に、データ信号Ｄ、アドレス信号ＡＤＲ、制御信号ＣＳなどのやりとりを行う。
［メモリ回路の構成］
図２は、図１のメモリ回路の構成を示すブロック図である。図２を参照して、メモリ回路３は、メモリセルアレイ１０と、入出力回路１１と、ワード線ドライバ１２と、制御回路１３とを含む。メモリ回路３を構成する各トランジスタはフィンＦＥＴで構成されている。
メモリセルアレイ１０は、行方向（Ｙ方向）および列方向（Ｘ方向）に沿って行列状に配置された複数のメモリセル（不図示）を含む。各メモリセルは、１ビットの情報を記憶する。メモリセルアレイには、各行に対応してワード線（不図示）が設けられ、各列に対応してビット線ＢＬ［０］〜ＢＬ［１２７］が設けられる。なお、ビット線の本数は一例であって、この数字に限られるものでない。
入出力回路１１は、図１の内部バス５とメモリセルアレイ１０との間で、書込みデータの入力および読出しデータの出力を行うためのインターフェースである。図２では、書込みデータを入力するための回路部分のみが示されている。具体的に、入出力回路１１は、図１の内部バス５から１２８ビットのデータ信号Ｄ［０］〜Ｄ［１２７］を受けて、対応するビット線ＢＬ［０］〜ＢＬ［１２７］にそれぞれ出力する。
図２に示すように、入出力回路１１は、各データ信号Ｄに対応して、データバッファ３１，３３と、遅延線３２と、Ｄ型フリップフロップ３４とを含む。メモリ回路３に入力された各ビットごとのデータ信号Ｄは、データバッファ３１，遅延線３２、データバッファ３３を介してフリップフロップ３４のデータ入力ノードに入力される。データバッファ３３は、遅延線３２の通過後のデータ信号を整形するために設けられているが、必ずしも必要なものではない。データバッファ３１，３３および遅延線３２のより詳細な構造については、図５〜図７で説明する。後述するように、本実施形態ではフィンＦＥＴに特徴的な構造を利用して遅延線３２を構成している。
なお、図２のＤ型フリップフロップ３４に代えてＤ型ラッチ回路を用いてもよい。Ｄ型フリップフロップ３４は、クロック信号のエッジ（たとえば、立ち上がりエッジ）に応答してその直前の入力信号を保持するものである。一方、Ｄ型ラッチ回路は、たとえば、クロック信号がハイレベル（Ｈレベル）のときに信号を素通りさせ、クロック信号がローレベル（Ｌレベル）に切替わる直前の入力信号を保持するものである（ＨレベルとＬレベルとは逆でもよい）。フリップフロップ３４とラッチ回路とは、クロック信号ＣＬＫに同期してデータ信号Ｄを保持するための論理回路であるという点で共通している。
ワード線ドライバ１２は、読出しまたは書込み対象となる行のワード線（不図示）を活性化する。これによって、読出しまたは書込み対象となる行の各メモリセルが、対応するビット線ＢＬに接続される。
制御回路１３は、図１のＣＰＵ２または図示しないＤＭＡ（Direct Memory Access）コントローラなどから、内部バス５を介して制御信号ＣＳを受信し、制御信号ＣＳに基づいてメモリ回路３全体の動作を制御する。制御信号ＣＳは、入出力回路１１に設けられた各フリップフロップ３４に供給されるクロック信号ＣＬＫを含む。クロック信号ＣＬＫは、制御回路１３に設けられたクロックバッファ２０を介して各フリップフロップ３４のクロック入力ノード（図８の参照符号ＣＫｉｎ）に入力される。
［タイミング制御の問題］
以下、図２のメモリ回路３の入出力回路１１におけるタイミング制御の問題について説明する。
図３は、セットアップ時間とホールド時間について説明するためのタイミング図である。図３のタイミング図では、図２の各フリップフロップ３４に入力されるクロック信号ＣＬＫとデータ信号Ｄとが示されている。
図３を参照して、クロック信号ＣＬＫの立上がりエッジ（時刻ｔ１）においてフリップフロップ３４はデータ信号Ｄを取り込むものとする。データ信号Ｄの取り込みを確実に行うためには、クロック信号の立上がりエッジよりも所定時間前からデータを確定しておかなければならない。この時間をデータ信号Ｄのセットアップ時間ＴＳＵ（時刻ｔ０から時刻ｔ１まで）という。逆に、クロック信号の立上がりエッジの後、データ信号を保持しておくべき時間をデータ信号Ｄのホールド時間ＴＨ（時刻ｔ１から時刻ｔ２まで）という。
図２に示すように、メモリ回路３の入出力回路１１では、通常は、クロック信号ＣＬＫの伝送経路（クロックパス２５）のほうがデータ信号Ｄの伝送経路（データパス）よりも長くなる。したがって、ホールド時間ＴＨは次式（１）ように、クロック信号の遅延時間ＤＬＹ（ＣＬＫ）からデータ信号の遅延時間ＤＬＹ（Ｄ）を減じた値として定義される。
TH＝delay(CLK)−delay(D) …(1)
クロック信号ＣＬＫの遅延時間は、図２のクロックバッファ２０の遅延時間ＤＬＹ（ＣＬＫ；Ｔｒ）とクロックパスの遅延時間ＤＬＹ（ＣＬＫ；ｗｉｒｅ）との和によって与えられる。一方、データ信号Ｄの遅延時間は、データバッファ３１，３３の遅延時間ｎ×ＤＬＹ（Ｄ；Ｔｒ）（ただし、ｎはデータバッファの段数）と、遅延線３２の遅延時間ＤＬＹ（Ｄ；ｌｉｎｅ）と和によって与えられる。データパス自体の遅延時間は短いので問題にならない。したがって、上式（１）は次式（２）のように書き直される。
TH＝DLY(CLK;Tr)＋DLY(CLK;wire)−n×DLY(D;Tr)−DLY(D;line) …(2)
各データバッファおよびフリップフロップ３４がフィンＦＥＴによって構成されている場合には、配線の細線化による配線抵抗の増加と、ローカル配線（ＬＩＣ：Local Interconnect）とフィンＦＥＴのゲート電極との間の寄生容量の増加との両方が、配線遅延ＤＬＹ（ＣＬＫ；ｗｉｒｅ）に影響を及ぼす。このため、データホールド時間ＴＨが従来のプレーナ型のＦＥＴよりも大きくなりがちである。
この対策として、図２の遅延線３２を設けずに、データバッファ３１，３３を多数直列に接続したとすると、回路面積が増大してしまう。さらに、データバッファ３１，３３を多数直列に接続した場合には、遅延量が最小となるようにＰＶＴ条件（プロセス、電圧、温度）条件を設定したとしても（ＭＩＮ条件と称する）、データホールド時間がほとんど減少しないという問題も生じる。なぜなら、ＭＩＮ条件の場合には、クロックバッファの遅延時間ＤＬＹ（ＣＬＫ；Ｔｒ）とデータバッファの遅延時間ｎ×ＤＬＹ（Ｄ；Ｔｒ）のいずれも減少するが、クロックパスの遅延時間ＤＬＹ（ＣＬＫ；ｗｉｒｅ）はほとんど減少しないからである。
本実施形態では、上記の点を考慮して、各ビットのデータ信号Ｄの経路に遅延線３２を設けている。図５〜図７で説明するように、本実施形態ではフィンＦＥＴに特徴的な構造を利用することによって遅延線３２の面積削減を実現している。
［フィンＦＥＴの構成］
まず最初に、フィンＦＥＴの構成およびその製造方法について簡単に説明する。
図４は、フィンＦＥＴの構成を模式的に示す斜視図である。図４を参照して、フィンＦＥＴは、たとえば、Ｐ型半導体基板ＳＵＢ上に設けられた複数のフィン配線Ｆ１，Ｆ２を含む。各フィン配線Ｆ１，Ｆ２は、基板平面に沿ってＸ方向に延在する。各フィン配線Ｆ１，Ｆ２は、半導体基板ＳＵＢの表面を選択的にエッチングすることによって形成される。隣り合うフィン配線Ｆの間（フィン配線Ｆ１，Ｆ２が形成されていない部分）には、たとえば、ＣＶＤ（Chemical Vapor Deposition）法を用いて形成されたシリコン酸化膜が素子分離膜ＩＳＯとして設けられている。
ゲート電極Ｇは、ゲート絶縁膜ＧＩを介して各フィン配線Ｆ１，Ｆ２の上面および側面を覆うように形成される。ゲート電極Ｇは、フィン配線Ｆ１，Ｆ２と交差する方向であるＹ方向に延在する。ゲート電極Ｇには、たとえば、多結晶シリコンのような半導体、窒化チタンのような導電性化合物、タングステンなどの単体金属、またはこれらのいずれかの積層膜などが用いられる。
ゲート電極Ｇの形成後にゲート電極Ｇをマスクとして不純物をフィン配線Ｆに注入することによって、ゲート電極Ｇによって囲まれたチャネル領域以外の部分にソース領域およびドレイン領域（不図示）が形成される。ここで、ＰＭＯＳ（P-channel Metal Oxide Semiconductor）トランジスタを作製する場合には、フィン配線ＦがＮ型ウェル上に形成されるとともに、フィン配線ＦにＰ型不純物が注入される。ＮＭＯＳ（N-channel MOS）トランジスタを作製する場合には、フィン配線ＦがＰ型基板またはＰ型ウェル上に形成されるとともに、フィン配線ＦにＮ型不純物が注入される。
これらのソース領域およびドレイン領域の上面および側面とオーミック接触するように、タングステンなどの単体金属を用いてＹ方向に延在するローカル配線（ＬＩＣ：Local Inter-Connect）ＬＡ１，ＬＡ２がそれぞれ形成される。すなわち、ローカル配線ＬＡ１，ＬＡ２は、それぞれソース電極およびドレイン電極として機能する。ゲート配線Ｇ、ソース電極ＬＡ１、およびドレイン電極ＬＡ２は、さらに、Ｘ方向に延在するローカル配線（不図示）と直接的に接続されたり、図示しない層間絶縁層に形成されたビアホールを介して上層の金属配線層（不図示）と接続されたりする。
［遅延線およびデータバッファの構造］
以上のフィンＦＥＴの構造に基づいて、図２のデータバッファ３１，３３、遅延線３２、およびフリップフロップ３４が構成される。
図５は、図２のデータバッファ、遅延線、およびフリップフロップのデータ入力部の具体的構造を示す平面図である。図６は、図５の切断線ＶＩ−ＶＩに沿う断面図である。図７は、図５の切断線ＶＩＩ−ＶＩＩに沿う断面図である。図８は、図５のデータバッファ３１，３３および遅延線３２の等価回路図である。図５〜図７では、フリップフロップ３４のデータ入力部としてＰＭＯＳトランジスタとＮＭＯＳトランジスタによって構成されたＣＭＯＳインバータが図示されている。図５の平面図において、図解を容易にするためにフィン配線Ｆ１〜Ｆ１８には斜線パターンのハッチングが付され、Ｎ型ウェルＮＷ１，ＮＷ２にはドットパターンのハッチングが付されている。図５〜図７において、基板面内方向をＸ方向およびＹ方向とし、基板に垂直な方向をＺ方向とする。
図５〜図７を参照して、Ｐ型半導体基板ＳＵＢ上には（Ｎ型ウェルＮＷ１，ＮＷ２の領域も含めて）、それぞれＸ方向に延在する複数のフィン配線Ｆ１〜Ｆ１８が形成されている。各フィン配線Ｆ１〜Ｆ１８は、パターンニング精度を上げるため、等しい幅を有し基本的に互いに等間隔で形成されている。基板上の一部の領域にはフィン配線が形成されていない部分もある。ＰＭＯＳトランジスタとして用いられるフィン配線Ｆ１，Ｆ２は、Ｎ型ウェルＮＷ１上に形成される。同様に、ＰＭＯＳトランジスタとして用いられるフィン配線Ｆ１１，Ｆ１２，Ｆ１５，Ｆ１６は、Ｎ型ウェルＮＷ２上に形成される。
フィン配線Ｆ１〜Ｆ１８の延在方向（Ｘ方向）と交差するＹ方向にそれぞれ延在するように複数のゲート配線Ｇ１〜Ｇ１６が形成されている。パターニングの精度を上げるため、ゲート配線Ｇ１〜Ｇ１６は、等しい幅を有し、Ｘ方向に互いに等間隔で並ぶ。ゲート配線Ｇ１〜Ｇ３，Ｇ５〜Ｇ８，Ｇ１０〜Ｇ１２，Ｇ１４〜Ｇ１６とフィン配線Ｆとの間にはゲート絶縁膜ＧＩが介在している。
ゲート配線Ｇ１〜Ｇ１６には、フィンＦＥＴのゲート電極として用いられるもの（Ｇ２，Ｇ１１，Ｇ１５）、ローカル配線としてのみ用いられるもの（Ｇ１，Ｇ３，Ｇ４，Ｇ５，Ｇ８，Ｇ９，Ｇ１０，Ｇ１２，Ｇ１３，Ｇ１４，Ｇ１６）、ゲート電極およびローカル配線の両方として用いられるもの（Ｇ６，Ｇ７）がある。図５および図６では、ローカル配線としてのみ用いられるゲート配線Ｇ１，Ｇ３，Ｇ５，Ｇ８，Ｇ１０，Ｇ１２，Ｇ１４，Ｇ１６も、フィン配線Ｆとゲート絶縁膜ＧＩを介して接続されているが、これらのゲート配線はフィン配線と必ずしも電気的に接続されている必要はない。
ローカル配線ＬＡ１〜ＬＡ９の各々は、隣り合うゲート配線Ｇの間で、フィン配線Ｆの一部を覆うように設けられ、フィン配線Ｆとオーミック接触する。ローカル配線ＬＡ１〜ＬＡ９の各々はＹ方向に延在して（ゲート配線Ｇの延在方向に沿って）形成される。
互いに隣り合うゲート配線Ｇとローカル配線ＬＡとの間、隣り合うゲート配線Ｇの間には、ＣＶＤ法を用いて形成されたシリコン酸化膜などの絶縁膜（不図示）が充填される。ローカル配線ＬＢ１〜ＬＢ９の各々は、上記の充填された絶縁膜の上部にＸ方向に延在して形成される。Ｘ方向に延在する各ローカル配線ＬＢ１〜ＬＢ９は、隣合うゲート配線Ｇの間、または隣合うゲート配線ＧとＹ方向に延在するローカル配線ＬＡとの間を接続する。この場合、各ローカル配線ＬＢは、ローカル配線ＬＡと直接的に（すなわち、層間絶縁層に形成されたビアホールを介さずに）接続されている。各ローカル配線ＬＢは、また、ゲート配線Ｇとも直接的に（すなわち、絶縁層に形成されたビアホールを介さずに）接続されている。
たとえば、図７において、ローカル配線ＬＢ２は、ゲート配線Ｇ３，Ｇ４の上面と直接的に接続されている。ローカル配線ＬＢ４は、ゲート配線Ｇ５，Ｇ６の上面と直接的に接続されている。ローカル配線ＬＢ６は、ゲート配線Ｇ７，Ｇ８の上面と直接的に接続されている。ローカル配線ＬＢ８は、ゲート配線Ｇ９，Ｇ１０の上面と直接的に接続されている。ローカル配線ＬＢ１０は、Ｙ方向に延在するローカル配線ＬＡ９の側面と直接接続されるとともに、ゲート配線Ｇ１２の上面と直接的に接続されている。ローカル配線ＬＢ１２は、ゲート配線Ｇ１３，Ｇ１４の上面と直接的に接続されている。
図８に示すように、データバッファ３１，３３としてインバータＩＮＶ１，ＩＮＶ２がそれぞれ用いられる。図５〜図７を参照して、インバータＩＮＶ１（データバッファ３１）は、フィン配線Ｆ１〜Ｆ４と、ゲート配線Ｇ２と、ローカル配線ＬＡ１〜ＬＡ３とを含む。フィン配線Ｆ１，Ｆ２は、インバータＩＮＶ１を構成するＰＭＯＳトランジスタのチャネル領域、ソース領域、およびドレイン領域として用いられる。ローカル配線ＬＡ１は、このＰＭＯＳトランジスタのソース電極として用いられ、層間絶縁層（不図示）に形成されたビアホール（不図示）を介して上層の金属配線層に設けられた電源配線（不図示）と接続される。これによって、ローカル配線ＬＡ１には電源電位ＶＤＤが与えられる。
同様に、フィン配線Ｆ３，Ｆ４は、インバータＩＮＶ１を構成するＮＭＯＳトランジスタのチャネル領域、ソース領域、およびドレイン領域として用いられる。ローカル配線ＬＡ２は、このＮＭＯＳトランジスタのソース電極として用いられ、層間絶縁層（不図示）に形成されたビアホール（不図示）を介して上層の金属配線層に設けられた接地配線（不図示）と接続される。これによって、ローカル配線ＬＡ１には接地電位ＶＳＳが与えられる。ゲート配線Ｇ２は、図８のインバータＩＮＶ１のデータ入力ノードＮｉｎ１に対応し、インバータＩＮＶ１を構成するＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの共通のゲート電極として用いられる。ローカル配線ＬＡ３（特に図５において矢印４０で示したフィン配線Ｆ１からＦ４までの部分）は、図８のインバータＩＮＶ１のデータ出力ノードＮｏｕｔ１に対応し、上記のＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの共通のドレイン電極として用いられる。
インバータＩＮＶ２（データバッファ３３）は、フィン配線Ｆ１１〜Ｆ１４と、ゲート配線Ｇ１１と、ローカル配線ＬＡ７〜ＬＡ９とを含む。フィン配線Ｆ１１，Ｆ１２は、インバータＩＮＶ２を構成するＰＭＯＳトランジスタのチャネル領域、ソース領域、およびドレイン領域として用いられる。ローカル配線ＬＡ７は、このＰＭＯＳトランジスタのソース電極として用いられ、層間絶縁層（不図示）に形成されたビアホール（不図示）を介して上層の金属配線層に設けられた電源配線（不図示）と接続される。これによって、ローカル配線ＬＡ７には電源電位ＶＤＤが与えられる。
同様に、フィン配線Ｆ１３，Ｆ１４は、インバータＩＮＶ２を構成するＮＭＯＳトランジスタのチャネル領域、ソース領域、およびドレイン領域として用いられる。ローカル配線ＬＡ８は、このＮＭＯＳトランジスタのソース電極として用いられ、層間絶縁層（不図示）に形成されたビアホール（不図示）を介して上層の金属配線層に設けられた接地配線（不図示）と接続される。これによって、ローカル配線ＬＡ７には接地電位ＶＳＳが与えられる。ゲート配線Ｇ１１は、図８のインバータＩＮＶ２のデータ入力ノードＮｉｎ２に対応し、上記のＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの共通のゲート電極として用いられる。ローカル配線ＬＡ９は、図８のインバータＩＮＶ２のデータ出力ノードＮｏｕｔ２に対応し、上記のＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの共通のドレイン電極として用いられる。
図５には、さらに、フリップフロップ３４の入力部を構成するインバータ３４＿Ｄｉｎが記載されている。この入力部を構成するインバータ３４＿Ｄｉｎは、フィン配線Ｆ１５〜Ｆ１８と、ゲート配線Ｇ１５と、ローカル配線ＬＡ１０〜ＬＡ１２を含む。フィン配線Ｆ１５，１６は、インバータ３４＿Ｄｉｎを構成するＰＭＯＳトランジスタのチャネル領域、ソース領域、およびドレイン領域として用いられる。ローカル配線ＬＡ１０は、このＰＭＯＳトランジスタのソース電極として用いられ、層間絶縁層（不図示）に形成されたビアホール（不図示）を介して上層の金属配線層に設けられた電源配線（不図示）と接続される。これによって、ローカル配線ＬＡ１０には電源電位ＶＤＤが与えられる。
同様に、フィン配線Ｆ１７，Ｆ１８は、インバータ３４＿Ｄｉｎを構成するＮＭＯＳトランジスタのチャネル領域、ソース領域、およびドレイン領域として用いられる。ローカル配線ＬＡ１１は、このＮＭＯＳトランジスタのソース電極として用いられ、層間絶縁層（不図示）に形成されたビアホール（不図示）を介して上層の金属配線層に設けられた接地配線（不図示）と接続される。これによって、ローカル配線ＬＡ１１には接地電位ＶＳＳが与えられる。ゲート配線Ｇ１５（特に図５において矢印４１で示したフィン配線Ｆ１５からＦ１８までの部分）は、図８のフリップフロップ３４のデータ入力ノードＤｉｎに対応し、上記のＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの共通のゲート電極として用いられる。
遅延線３２は、上記のインバータＩＮＶ１（データバッファ３１）のデータ出力ノードＮｏｕｔ１（ローカル配線ＬＡ３）と、インバータＩＮＶ２（データバッファ３３）のデータ入力ノードＮｉｎ２（ゲート配線Ｇ１１）との間に設けられる。遅延線３２は、ゲート配線Ｇ３〜Ｇ１０と、隣合うゲート配線間を接続するローカル配線ＬＢ２〜ＬＢ８とを含む。ゲート配線Ｇ３は、ローカル配線ＬＢ１を介して、インバータＩＮＶ１（データバッファ３１）の出力ノードＮｏｕｔ１（ローカル配線ＬＡ３）と接続される。ゲート配線Ｇ１０は、ローカル配線ＬＢ９を介して、インバータＩＮＶ２（データバッファ３３）のデータ入力ノードＮｉｎ２（ゲート配線Ｇ１１）と接続される。したがって、データ信号は、ローカル配線ＬＢ１、ゲート配線Ｇ３、ローカル配線ＬＢ２、ゲート配線Ｇ４、ローカル配線ＬＢ３、ゲート配線Ｇ５、ローカル配線ＬＢ４、ゲート配線Ｇ６、ローカル配線ＬＢ５、ゲート配線Ｇ７、ローカル配線ＬＢ６、ゲート配線Ｇ８、ローカル配線ＬＢ７、ゲート配線Ｇ９、ローカル配線ＬＢ８、ゲート配線Ｇ１０、ローカル配線ＬＢ９の順に伝送される。
ここで、出力バッファ３１（インバータＩＮＶ１）のデータ出力ノードＮｏｕｔ１（ローカル配線ＬＡ３の矢印４０の部分）から、フリップフロップ３４のデータ入力ノードＤｉｎ（ゲート配線Ｇ１５の矢印４１の部分）までのデータ信号Ｄの経路は、ゲート配線Ｇ３〜Ｇ１４およびローカル配線ＬＢ１〜ＬＢ１３を通過する。したがって、半導体基板ＳＵＢを基板垂直方向（Ｚ方向）から平面視したとき、データ出力ノードＮｏｕｔ１からデータ入力ノードＤｉｎまでのデータ信号Ｄの経路長は、データ出力ノードＮｏｕｔ１とデータ入力ノードＤｉｎとを結ぶ直線経路４２よりも長い。この直線経路４２は、図６に示すようにローカル配線ＬＡ３の右端（＋Ｘ方向側）からゲート配線Ｇ１５の左端（−Ｘ方向側）までである。図５に示すように、直線経路４２は、Ｘ方向に沿った経路に限らず、斜め方向もあり得る（矢印４０と矢印４１とを通過する直線であればどのような方向でもよい）。
さらに図８に示すように、好ましくは、遅延線３２は、接地電位ＶＳＳを与える接地ノード（接地配線）と容量素子Ｔ１，Ｔ２を介して接続される。容量素子によるＣＲ遅延によって遅延線３２による遅延時間をさらに増やすことができる。
容量素子Ｔ１，Ｔ２は、フィンＦＥＴのゲート容量を利用して構成される。具体的には、図５および図６に示すように、容量素子Ｔ１としてのフィンＦＥＴは、フィン配線Ｆ５〜Ｆ１０と、ゲート電極として用いられるゲート配線Ｇ６と、ソース電極およびドレイン電極として用いられるローカル配線ＬＡ４，ＬＡ５とを含む。容量素子Ｔ２としてのフィンＦＥＴは、フィン配線Ｆ５〜Ｆ１０と、ゲート電極として用いられるゲート配線Ｇ７と、ソース電極およびドレイン電極として用いられるローカル配線ＬＡ５，ＬＡ６とを含む。フィン配線Ｆ５〜Ｆ１０およびローカル配線ＬＡ５は、両方のフィンＦＥＴで共用される。ローカル配線ＬＡ４〜ＬＡ６は、層間絶縁層（不図示）に形成されたビアホール（不図示）を介して上層の金属配線層に設けられた接地配線（不図示）と接続される。これによって、ローカル配線ＬＡ４〜ＬＡ６には接地電位ＶＳＳが与えられる。
［第１の実施形態の効果］
上記のようにデータ信号Ｄの経路に遅延線３２を設け、ゲート配線Ｇを含んで遅延線３２を構成することによって、データパスの配線長をより長くすることができる。従来のデータバッファのみで遅延時間を調整する場合に比べて全体の回路面積を小さくすることができる。
ゲート配線Ｇは、タングステンなどのメタル材料を用いて形成するのが望ましい。メタルゲート配線の遅延時間の電圧および温度依存性は、上層のメタル配線の遅延時間の電圧および温度依存性に近い特性であるので、データホールド時間のＰＶＴ（プロセス、電圧、温度）依存性を大きくすることができる。以下、図９および図１０に示したシミュレーション結果を参照して詳しく説明する。
図９は、データセットアップ時間とデータホールド時間のシミュレーション結果を表形式で示す図である。図１０は、データホールド時間とＰＶＴ条件との関係を模式的に示す図である。図９および図１０では、図５〜図８で説明した遅延線３２が設けられている場合と、遅延線３２に代えてデータバッファを設けた場合とを比較している。
図９および図１０を参照して、ＭＩＮ条件とはデータ信号の遅延が最小になる条件である。具体的にＭＩＮ条件の場合、半導体装置のプロセス条件はＰＭＯＳトランジスタおよびＮＭＯＳトランジスタのスイッチング速度が最速になる（ドレイン電流が最大になる）ような条件であり、半導体装置の動作条件は高電圧（０．８８Ｖ）および高温（１２５℃）になる。ＭＡＸ条件とはデータ信号の遅延が最大になる条件である。具体的にＭＡＸ条件の場合、半導体装置のプロセス条件はＰＭＯＳトランジスタおよびＮＭＯＳトランジスタのスイッチング速度が最も小さくなる（ドレイン電流が最小になる）ような条件であり、半導体装置の動作条件は低電圧（０．７２Ｖ）および低温（−４０℃）になる。
図９に示すように、上記の遅延線３２を用いずに多数のデータバッファを直列接続することによって遅延回路を構成した場合には、ＰＶＴ条件をＭＡＸ条件からＭＩＮ条件に変更してもデータホールド時間（クロックパスの遅延時間とデータパスの遅延時間の差）は８８％までしか減少しない。これに対して、本実施形態の遅延線３２を用いることによって、ＰＶＴ条件をＭＡＸ条件からＭＩＮ条件に変更した場合にデータホール時間は５４％まで減少する。
以上のように、本実施形態の半導体装置によれば、従来技術においてデータバッファを多数用いることによって増大させていたデータパスの遅延時間を、データバッファの代わりに遅延線３２を設けることによって（すなわち、データパスの配線を長くすることによって）遅延時間を増大させる。これによって、ＰＶＴ条件がＭＩＮ条件の場合にも、データパスの遅延時間は大きく減少することはないので、クロックパスの配線遅延と相殺させることができる。この結果、データホールド時間を短くすることができる。
さらに、多数のデータバッファを直列に接続することによって遅延回路を構成する場合に比べて、上記の遅延線３２を用いることによってデータバッファの数を削減することができるので、回路面積の削減効果がある。特に、本実施の形態では、フィンＦＥＴに用いるゲート電極と同じ配線層のゲート配線Ｇを遅延線３２に用いることによって、さらに面積削減を実現している。
＜第２の実施形態＞
図１１は、第２の実施形態の半導体装置においてメモリ回路の構成を示すブロック図である。図１１のメモリ回路３における入出力回路１１は、クロック信号ＣＬＫの伝送用のクロックパス２５の途中に、リピーターバッファ２１を挿入した点で図２の入出力回路１１と異なる。具体的に図１１では、データ信号Ｄ［６３］用のフリップフロップ３４［６３］とデータ信号Ｄ［６４］用のフリップフロップ３４［６４］との間にリピーターバッファ２１が設けられている。リピーターバッファ２１によってクロックバッファ２０によって整形されたクロック信号ＣＬＫがさらに整形される。図１１のその他の点は図２の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
リピーターバッファ２１を設けることによって、クロックバッファ２０によって駆動すべきフリップフロップ３４の数は半減するとともに、クロックパス２５の配線長も半分になる。残りの半分のフリップフロップ３４と半分のクロックパス２５とは、リピーターバッファ２１によって駆動される。したがって、リピーターバッファ２１のゲート遅延が増加したとしても、それ以上に配線遅延およびトランジスタのゲートによる寄生容量を減らすことができるので、クロック信号の伝送経路全体での遅延時間をより減少させることができる。
前述の式（２）において、クロックパスの遅延時間ＤＬＹ（ＣＬＫ；ｗｉｒｅ）を減少させることによって、ＰＶＴ条件がＭＩＮ条件のときにデータホールド時間をより短くすることができる。さらに、クロックパスの遅延時間を短くすると、それに応じて遅延線３２によるデータパスの遅延時間を短くすることができるので、各遅延線３２の面積をより削減することができる。
＜第３の実施形態＞
図１２は、第３の実施形態の半導体装置においてメモリ回路の構成を示すブロック図である。図１２のメモリ回路３における入出力回路１１は、クロックパス２５がツリー状に構成されている点で図２の入出力回路１１と異なる。すなわち、第３の実施形態の場合には、クロック信号ＣＬＫはツリー状の信号経路を通って複数のフリップフロップ３４［０］〜３４［１２７］に入力される。クロック信号ＣＬＫの分岐点にはリピーターバッファが設けられる。
具体的に図１２の場合、クロックパスは２つに分岐される。一方のクロックパスはリピーターバッファ２２を介してフリップフロップ３４［０］〜３４［６３］の各クロック入力ノードに接続される。他方のクロックパスは、リピーターバッファ２２を介してフリップフロップ３４［６４］〜３４［１２７］の各クロック入力ノードに接続される。図１２のその他の点は図２の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
リピーターバッファ２２，２３を設けることによって、第２の実施形態の場合と同様に、クロック信号の伝送経路全体の遅延時間を減少させることができる。したがって、ＰＶＴ条件がＭＩＮ条件のときにデータホールド時間をより短くすることができる。クロックパスの遅延時間を短くすると、それに応じて遅延線３２によるデータパスの遅延時間を短くすることができるので、各遅延線３２の面積を削減することができる。
さらに、クロックパスをツリー状に構成することによって、クロックバッファ２０から各フリップフロップ３４のクロック入力ノードに至るクロックパスの経路長を均等化することができる。したがって、フリップフロップ３４ごとのクロック信号の遅延時間を均一化できるので、データホールド時間を改善することができる。
＜第４の実施形態＞
図１３は、第４の実施形態の半導体装置においてメモリ回路の構成を示すブロック図である。図１３のメモリ回路３における入出力回路１１は、クロックバッファ２０のデータ出力ノードから各フリップフロップ３４のクロック入力ノードに至るクロック信号の経路長が長くなるほど、データ出力ノードに接続される遅延線３２の遅延時間を長くしている点で、図２の入出力回路１１と異なる。具体的に図１３の場合、データ信号Ｄ［１２７］用の遅延線３２［１２７］の遅延時間が最も長く、データ信号Ｄ［０］用の遅延線３２［０］の遅延時間が最も短い。遅延線３２の遅延時間は、遅延線の経路長を長くするほど、もしくは、接続される容量素子の数または容量値が増加するほど増加する。図１３のその他の点は図２の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
各フリップフロップ３４に入力されるクロック信号の遅延時間は、クロックバッファ２０のクロック出力ノードからの経路長が長くなるほど増加する。したがって、クロック信号の遅延時間に応じて、データ信号の遅延時間を増加させることによって、データホールド時間をより短くすることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
１ 半導体装置、２ ＣＰＵ、３ メモリ回路、４ インターフェース回路、５ 内部バス、１０ メモリセルアレイ、１１ 入出力回路、１２ ワード線ドライバ、１３ 制御回路、２０ クロックバッファ、２１，２２，２３ リピーターバッファ、２５ クロックパス、３１，３３ データバッファ、３２ 遅延線、３４ フリップフロップ、ＣＬＫ クロック信号、Ｄ データ信号、Ｄｉｎ フリップフロップのデータ入力ノード、Ｆ１〜Ｆ１４ フィン配線、Ｇ１〜Ｇ１２ ゲート配線、ＧＩ ゲート絶縁膜、ＩＮＶ１，ＩＮＶ２ インバータ、ＩＳＯ 素子分離膜、ＬＡ１〜ＬＡ９ ローカル配線（Ｙ方向に延在）、ＬＢ１〜ＬＢ９ ローカル配線（Ｘ方向に延在）、Ｎｏｕｔ１ データバッファのデータ出力ノード、ＮＷ１，ＮＷ２ Ｎ型ウェル、ＳＵＢ Ｐ型半導体基板、Ｔ１，Ｔ２ 容量素子、ＶＤＤ 電源電位、ＶＳＳ 接地電位。

Claims (12)

  1. 半導体基板上に形成され、データ信号を受けるためのデータ入力ノードとクロック信号を受けるためのクロック入力ノードとを含み、フィン型電界効果トランジスタで構成された論理回路と、
    前記半導体基板上に形成され、前記論理回路の前記データ入力ノードと接続されたデータ出力ノードを含み、フィン型電界効果トランジスタで構成されたデータバッファとを備え、
    前記データバッファの前記データ出力ノードから前記論理回路の前記データ入力ノードに至る前記データ信号の経路は、前記論理回路および前記データバッファを構成するフィン型電界効果トランジスタのゲート電極と同層のゲート配線を含み、
    前記半導体基板を平面視して、前記データ出力ノードから前記データ入力ノードに至る前記データ信号の経路長は、前記データ出力ノードと前記データ入力ノードとの間の直線距離よりも長い、半導体装置。
  2. 前記データ出力ノードから前記データ入力ノードに至る前記データ信号の経路に接続された容量素子をさらに備え、
    前記容量素子は、フィン型電界効果トランジスタのゲート容量を利用して構成されている、請求項１に記載の半導体装置。
  3. 前記データ出力ノードから前記データ入力ノードに至る前記データ信号の経路は、
    複数の前記ゲート配線と、
    隣り合う前記ゲート配線間を接続するローカル配線とを含む、請求項１に記載の半導体装置。
  4. 前記論理回路は、Ｄ型フリップフロップまたはＤ型ラッチ回路を含む、請求項１に記載の半導体装置。
  5. 前記データバッファは、インバータを含む、請求項１に記載の半導体装置。
  6. 前記半導体装置は、
    複数の前記論理回路と、
    複数の前記論理回路にそれぞれ対応する複数の前記データバッファとを備え、
    各前記データバッファは、個別に対応する前記データ信号を受けて、整形後の前記データ信号を対応する前記論理回路に出力し、
    各前記論理回路は、共通の前記クロック信号を受ける、請求項１に記載の半導体装置。
  7. 前記半導体装置は、メモリ回路を備え、
    複数の前記論理回路および複数の前記データバッファは、前記メモリ回路の入出力回路に設けられ、
    前記入出力回路には、複数の前記データバッファに個別に対応する複数の前記データ信号と共通の前記クロック信号とが入力される、請求項６に記載の半導体装置。
  8. 前記半導体装置は、
    前記クロック信号を整形する第１のクロックバッファと、
    前記第１のクロックバッファによって整形された前記クロック信号をさらに整形する第２のクロックバッファとをさらに備え、
    前記第１のクロックバッファによって整形された前記クロック信号は、複数の前記論理回路のうちの一部に入力され、
    前記第２のクロックバッファによって整形された前記クロック信号は、複数の前記論理回路のうちの残余に入力される、請求項６に記載の半導体装置。
  9. 前記クロック信号は、ツリー状の信号経路を通って複数の前記論理回路に入力される、請求項６に記載の半導体装置。
  10. 前記半導体装置は、前記クロック信号を整形するクロックバッファをさらに備え、
    各前記論理回路において、前記クロックバッファのクロック出力ノードから前記クロック入力ノードに至る前記クロック信号の経路長が長いほど、対応する前記データバッファの前記データ出力ノードから前記データ入力ノードに至る前記データ信号の経路長は長くなる、請求項６に記載の半導体装置。
  11. 前記半導体装置は、
    前記クロック信号を整形するクロックバッファと、
    各前記データバッファの前記データ出力ノードから対応する前記論理回路の前記データ入力ノードに至る前記データ信号の経路にそれぞれ接続された容量素子をさらに備え、
    前記容量素子は、フィン型電界効果トランジスタのゲート容量を利用して構成され、
    各前記論理回路において、前記クロックバッファのクロック出力ノードから前記クロック入力ノードに至る前記クロック信号の経路長が長いほど、対応する前記データバッファの前記データ出力ノードから前記データ入力ノードに至る前記データ信号の経路に接続された前記容量素子の容量値が大きいかまたは前記容量素子の数が多い、請求項６に記載の半導体装置。
  12. データ信号を受けるためのデータ入力ノードとクロック信号を受けるためのクロック入力ノードとを含み、フィン型電界効果トランジスタで構成された論理回路と、
    前記論理回路の前記データ入力ノードと接続されたデータ出力ノードを含み、フィン型電界効果トランジスタで構成されたデータバッファと、
    前記データバッファと前記論理回路との間に設けられた遅延線とを備え、
    前記遅延線は、
    前記論理回路および前記データバッファを構成するフィン型電界効果トランジスタのフィンと同層に形成され、第１方向に延在するフィン配線と、
    前記第１方向と交差する第２方向に延在し、前記フィン型電界効果トランジスタのゲート電極と同層に形成され、前記第１方向に順に並ぶ、第１のゲート配線、第２のゲート配線、および第３のゲート配線とを含み、
    前記第２のゲート配線は、前記フィン配線とゲート絶縁膜を介在して接続され、
    前記遅延線は、さらに、
    前記第１および第２のゲート配線間に設けられ、前記フィン配線と接続され、基準電位が与えられる第１のローカル配線と、
    前記第２および第３のゲート配線間に設けられ、前記フィン配線と接続され、前記基準電位が与えられる第２のローカル配線とを含み、
    前記論理回路の前記データ入力ノードと前記データバッファの前記データ出力ノードとは、前記第１〜第３のゲート配線を介して接続される、半導体装置。
JP2015179439A 2015-09-11 2015-09-11 半導体装置 Active JP6495145B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2015179439A JP6495145B2 (ja) 2015-09-11 2015-09-11 半導体装置
US15/211,298 US9685205B2 (en) 2015-09-11 2016-07-15 Semiconductor device
TW105123653A TW201719815A (zh) 2015-09-11 2016-07-27 半導體裝置
CN201610687196.5A CN106531736B (zh) 2015-09-11 2016-08-18 半导体器件
KR1020160114913A KR102504112B1 (ko) 2015-09-11 2016-09-07 반도체 장치
US15/607,599 US9935105B2 (en) 2015-09-11 2017-05-29 Semiconductor device
US15/925,762 US10566329B2 (en) 2015-09-11 2018-03-19 Semiconductor device having data signal path of meandering shape via a plurality of wirings

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015179439A JP6495145B2 (ja) 2015-09-11 2015-09-11 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019038682A Division JP6675506B2 (ja) 2019-03-04 2019-03-04 半導体装置

Publications (2)

Publication Number Publication Date
JP2017055041A JP2017055041A (ja) 2017-03-16
JP6495145B2 true JP6495145B2 (ja) 2019-04-03

Family

ID=58237099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015179439A Active JP6495145B2 (ja) 2015-09-11 2015-09-11 半導体装置

Country Status (5)

Country Link
US (3) US9685205B2 (ja)
JP (1) JP6495145B2 (ja)
KR (1) KR102504112B1 (ja)
CN (1) CN106531736B (ja)
TW (1) TW201719815A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6396834B2 (ja) 2015-03-23 2018-09-26 ルネサスエレクトロニクス株式会社 半導体装置
JP6495145B2 (ja) * 2015-09-11 2019-04-03 ルネサスエレクトロニクス株式会社 半導体装置
US10270430B2 (en) * 2016-12-28 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Cell of transmission gate free circuit and integrated circuit and integrated circuit layout including the same
US10515954B2 (en) * 2018-03-18 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having fin structures of varying dimensions
TWI681699B (zh) * 2018-11-13 2020-01-01 和碩聯合科技股份有限公司 電路佈線設計方法以及電路佈線設計系統
US10901454B2 (en) 2019-02-06 2021-01-26 Qualcomm Incorporated Clock buffering to reduce memory hold time
JP7251351B2 (ja) * 2019-06-24 2023-04-04 富士電機株式会社 ゲート駆動装置及び電力変換装置
EP4145332A1 (en) 2021-07-20 2023-03-08 Changxin Memory Technologies, Inc. Clock circuit, memory, and manufacturing method for semiconductor structure
CN117491835B (zh) * 2023-12-29 2024-03-15 苏州元脑智能科技有限公司 测量方法、装置、系统、晶体管、集成电路、介质及设备

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766293A (ja) 1993-08-26 1995-03-10 Kawasaki Steel Corp 半導体集積回路
JP2684976B2 (ja) * 1993-11-24 1997-12-03 日本電気株式会社 半導体装置
JP3223997B2 (ja) * 1994-09-13 2001-10-29 シャープ株式会社 論理回路及び液晶表示装置
JP3164066B2 (ja) * 1998-07-09 2001-05-08 日本電気株式会社 半導体装置
JP3317948B2 (ja) * 2000-01-20 2002-08-26 エヌイーシーマイクロシステム株式会社 半導体集積回路のレイアウト設計方法及び半導体集積回路
JP2001283590A (ja) * 2000-03-31 2001-10-12 Fujitsu Ltd 半導体集積回路
DE102006027178A1 (de) * 2005-11-21 2007-07-05 Infineon Technologies Ag Multi-Fin-Bauelement-Anordnung und Verfahren zum Herstellen einer Multi-Fin-Bauelement-Anordnung
US7742351B2 (en) * 2006-06-30 2010-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP2009266965A (ja) * 2008-04-23 2009-11-12 Sony Corp 半導体装置
JP2010098081A (ja) * 2008-09-16 2010-04-30 Hitachi Ltd 半導体装置
JP2010199161A (ja) * 2009-02-23 2010-09-09 Renesas Electronics Corp 半導体集積回路装置及びその製造方法
US9865330B2 (en) * 2010-11-04 2018-01-09 Qualcomm Incorporated Stable SRAM bitcell design utilizing independent gate FinFET
KR101736437B1 (ko) * 2010-12-02 2017-05-17 삼성전자주식회사 플립플롭 회로
JP5668443B2 (ja) * 2010-12-07 2015-02-12 富士通セミコンダクター株式会社 回路設計支援装置、回路設計支援方法および半導体集積回路
JP5743063B2 (ja) * 2011-02-09 2015-07-01 ラピスセミコンダクタ株式会社 半導体集積回路、半導体チップ、及び半導体集積回路の設計手法
US8830732B2 (en) * 2012-11-30 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM cell comprising FinFETs
JP2014116054A (ja) 2012-12-12 2014-06-26 Nec Corp 集積回路
CN103971731B (zh) * 2013-01-25 2017-11-21 台湾积体电路制造股份有限公司 Sram以及用于操作sram单元的方法
US8815661B1 (en) * 2013-02-15 2014-08-26 International Business Machines Corporation MIM capacitor in FinFET structure
WO2015033490A1 (ja) 2013-09-04 2015-03-12 パナソニック株式会社 半導体装置
JP6314477B2 (ja) * 2013-12-26 2018-04-25 ソニー株式会社 電子デバイス
JP6495145B2 (ja) * 2015-09-11 2019-04-03 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
KR20170031629A (ko) 2017-03-21
KR102504112B1 (ko) 2023-02-28
US9935105B2 (en) 2018-04-03
CN106531736A (zh) 2017-03-22
JP2017055041A (ja) 2017-03-16
US20180211956A1 (en) 2018-07-26
US9685205B2 (en) 2017-06-20
CN106531736B (zh) 2021-11-30
US20170263605A1 (en) 2017-09-14
US20170076760A1 (en) 2017-03-16
TW201719815A (zh) 2017-06-01
US10566329B2 (en) 2020-02-18

Similar Documents

Publication Publication Date Title
JP6495145B2 (ja) 半導体装置
KR100468780B1 (ko) 더블 포트 반도체 메모리 장치
CN103208496A (zh) Sram单元和阵列
US8472229B2 (en) Array-based integrated circuit with reduced proximity effects
CN102903719A (zh) 半导体器件
KR101491193B1 (ko) Ｓｒａｍ 워드라인 커플링 노이즈 제한
US20030222317A1 (en) Semiconductor memory device with improved soft-error resistance
KR100539229B1 (ko) 듀얼 포트 반도체 메모리 장치
US10199380B2 (en) SRAM cell with T-shaped contact
KR100512547B1 (ko) 반도체 기억 장치
KR102555677B1 (ko) 반도체 기억 장치
US20160078920A1 (en) Semiconductor memory device
TW202205285A (zh) 半導體裝置
JP5486172B2 (ja) 半導体記憶装置
JP5004251B2 (ja) Ｓｒａｍセル及びｓｒａｍ装置
US7482657B1 (en) Balanced cells with fabrication mismatches that produce a unique number generator
JP6675506B2 (ja) 半導体装置
US11410987B2 (en) Chip and method for manufacturing a chip
USRE43922E1 (en) Balanced cells with fabrication mismatches that produce a unique number generator
US20230132080A1 (en) Semiconductor device and layout method of the same
JP2006140396A (ja) 半導体集積回路装置およびその製造方法
TW202415246A (zh) 半導體裝置，其設計方法，及其製造方法
JPS62248249A (ja) 半導体集積回路
JP2014116619A (ja) 半導体記憶装置
KR20120051913A (ko) Ｍｏｓ 트랜지스터를 포함하는 반도체 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180510

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190306

R150 Certificate of patent or registration of utility model

Ref document number: 6495145

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150