CN105374388A - 存储装置和操作存储装置的方法 - Google Patents

存储装置和操作存储装置的方法 Download PDF

Info

Publication number
CN105374388A
CN105374388A CN201510510698.6A CN201510510698A CN105374388A CN 105374388 A CN105374388 A CN 105374388A CN 201510510698 A CN201510510698 A CN 201510510698A CN 105374388 A CN105374388 A CN 105374388A
Authority
CN
China
Prior art keywords
memory cell
read
memory
reliability demonstration
wordline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510510698.6A
Other languages
English (en)
Other versions
CN105374388B (zh
Inventor
李柱硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105374388A publication Critical patent/CN105374388A/zh
Application granted granted Critical
Publication of CN105374388B publication Critical patent/CN105374388B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种操作存储装置的方法和存储器装置，所述方法可包括步骤：接收读命令和读地址；基于读地址在对应于被选中串选择线和被选中字线的被选中存储器单元上执行读操作；以及在未选中的存储器单元上执行可靠性验证读取。可将通过读操作读取的数据输出至外部装置，并且可不将通过可靠性验证读取所读的数据输出至外部装置。

Description

存储装置和操作存储装置的方法
相关申请的交叉引用
本申请要求于2014年8月19日在韩国知识产权局提交的韩国专利申请No.10-2014-0107829的优先权，该申请的全部内容以引用方式并入本文中。
技术领域
本发明构思的示例实施例涉及半导体存储器装置，具体地说，涉及存储装置和操作存储装置的方法。
背景技术
存储装置用于在主机装置(例如，计算机、智能电话、智能平板等)的控制下存储数据。存储装置可包括磁存储装置(例如，硬盘驱动器(HDD))和半导体存储装置(例如，构造为固态驱动器(SSD)、存储卡等的非易失性存储器装置)。
非易失性存储器的示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除和可编程ROM(EEPROM)、闪速存储器、相变随机存取存储器(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等。
半导体制造技术的发展允许半导体存储装置的集成密度和存储器容量的快速增大，一般来说，半导体存储装置的集成密度越大，半导体存储装置的每比特成本越低。然而，存储装置的集成密度的增大和随之发生的存储装置的缩小导致了各种新技术问题，诸如丢失数据增加和数据可靠性变差。
发明内容
根据本发明构思的示例实施例，提供了一种操作存储装置的方法，所述存储装置包括非易失性存储器和构造为控制非易失性存储器的存储器控制器。所述非易失性存储器可包括多个单元串，它们在衬底上按照多行多列排列。每个单元串可包括沿着垂直于衬底的顶表面的方向按次序堆叠在衬底上的地选择晶体管、多个存储器单元和串选择晶体管，其中每个单元串的存储器单元在衬底的顶表面上方位于不同层水平。所述非易失性存储器还可包括：第一串选择线至第M串选择线，它们分别连接至所述多个单元串的第一行至第M行；以及第一字线至第N字线，它们分别连接至所述多个单元串的存储器单元的第一层水平至第N层水平。这里，所述方法可包括步骤：接收读命令和读地址；根据读命令，在被选中存储器单元上执行读操作，被选中存储器单元对应于可基于读地址选择的被选中串选择线和被选中字线；以及在未选中的存储器单元上执行可靠性验证读取。可将通过读操作读取的数据输出至外部装置，并且可不将通过可靠性验证读取所读的数据输出至外部装置。
在示例实施例中，执行可靠性验证读取的步骤可包括在对应于未选中的串选择线和被选中字线的存储器单元上执行可靠性验证读取。
在示例实施例中，执行可靠性验证读取的步骤可包括在对应于未选中的串选择线和邻近于被选中字线的至少一条未选中的字线的存储器单元上执行可靠性验证读取。
在示例实施例中，执行可靠性验证读取的步骤可包括在对应于被选中串选择线和邻近于被选中字线的至少一条未选中的字线的存储器单元上执行可靠性验证读取。
在示例实施例中，执行可靠性验证读取的步骤可包括在处于被擦除的状态下的存储器单元上执行可靠性验证读取。
在示例实施例中，执行可靠性验证读取的步骤可包括在对应于预定位置的存储器单元上执行可靠性验证读取。
在示例实施例中，当随着各个读操作而增加的计数达到随机数时，可执行可靠性验证读取，并且当执行可靠性验证读取时，可更新随机数并且可将所述计数复位。
在示例实施例中，可按照在预定范围内产生随机数或者使随机数具有预定平均值的方式更新随机数。
在示例实施例中，预定范围或预定平均值可随着在所述多个单元串的存储器单元上执行的擦除操作的次数增加而减小。
在示例实施例中，预定范围或预定平均值随着在写有数据的存储器单元上执行的读操作的次数增加而减小。
在示例实施例中，预定范围或预定平均值随着从所述多个单元串的存储器单元的编程操作完成开始所经过的时间的增加而减小。
在示例实施例中，执行可靠性验证读取的步骤可包括：在对应于第一未选中的串选择线和被选中字线的存储器单元上执行可靠性验证读取；在对应于第二未选中的串选择线和邻近于被选中字线的至少一条第一未选中的字线的存储器单元上执行可靠性验证读取；以及在对应于被选中串选择线和邻近于被选中字线的至少一条第二未选中的字线的存储器单元上执行可靠性验证读取。
在示例实施例中，执行可靠性验证读取的步骤可包括：当随着各个读操作增加的第一计数达到第一随机数时，在对应于第一未选中的串选择线和被选中字线的存储器单元上执行可靠性验证读取；当随着各个读操作增加的第二计数达到第二随机数时，在对应于第二未选中的串选择线和邻近于被选中字线的至少一条第一未选中的字线的存储器单元上执行可靠性验证读取；以及当随着各个读操作增加的第三计数达到第三随机数时，在对应于被选中串选择线和邻近于被选中字线的至少一条第二未选中的字线的存储器单元上执行可靠性验证读取。
在示例实施例中，执行可靠性验证读取的步骤可包括：产生随机数；当随机数在第一范围内时，在对应于第一未选中的串选择线和被选中字线的存储器单元上执行可靠性验证读取；当随机数在第二范围内时，在对应于第二未选中的串选择线和邻近于被选中字线的至少一条第一未选中的字线的存储器单元上执行可靠性验证读取；以及当随机数在第三范围内时，在对应于被选中串选择线和邻近于被选中字线的至少一条第二未选中的字线的存储器单元上执行可靠性验证读取。
在示例实施例中，所述方法还可包括：当其上已执行可靠性验证读取的存储器单元处于被擦除的状态，并且可靠性验证读取的比特误码率高于或等于临界值时，禁止所述多个单元串的存储器单元被写。
在示例实施例中，所述方法还可包括：当其上已执行可靠性验证读取的存储器单元没有处于被擦除的状态，并且可靠性验证读取的比特误码率高于或等于临界值时，执行读取再申请。
在示例实施例中，执行读取再申请的步骤可包括对其上已执行可靠性验证读取的存储器单元的数据执行第一读取再申请。
在示例实施例中，执行读取再申请的步骤还可包括在执行第一读取再申请之后对其余存储器单元的数据执行第二读取再申请。
根据本发明构思的示例实施例，提供了一种操作存储装置的方法，所述存储装置包括非易失性存储器和构造为控制非易失性存储器的存储器控制器。所述非易失性存储器包括在衬底上按照多行多列排列的多个单元串，每个单元串包括沿着垂直于衬底的顶表面的方向按次序堆叠在衬底上的地选择晶体管、多个存储器单元和串选择晶体管。所述方法可包括步骤：接收读命令和读地址；响应于读命令，从通过读地址选择的存储器单元读数据，并将读取的数据输出至外部装置；响应于读命令，从作为未被读地址选中的存储器单元的未选中存储器单元读数据，并基于在未选中的存储器单元上读取的结果确定是否对未选中的存储器单元执行读取再申请。
根据本发明构思的示例实施例，一种存储装置可包括非易失性存储器和构造为控制非易失性存储器的存储器控制器，所述非易失性存储器包括在衬底上按照多行多列排列的多个单元串。每个单元串可包括沿着垂直于衬底的顶表面的方向按次序堆叠在衬底上的地选择晶体管、多个存储器单元和串选择晶体管，并且存储器控制器可构造为响应于来自外部装置的请求从非易失性存储器的被选中存储器单元读数据，从邻近于被选中存储器单元的未选中的存储器单元读数据，并根据在未选中的存储器单元上读取的结果确定是否对未选中的存储器单元执行读取再申请。
在示例实施例中，存储器控制器可构造为根据连接至未选中的存储器单元的字线的位置，按照不同方式控制在未选中的存储器单元上的读取。
在示例实施例中，根据在未选中的存储器单元上的读取的结果，在不需要对未选中的存储器单元执行读取再申请的情况下，存储器控制器可构造为对除所述未选中的存储器单元以外的第二未选中的存储器单元执行读操作。
根据本发明构思的示例实施例，提供一种存储装置，包括非易失性存储器和存储器控制器。非易失性存储器包括在衬底上按照多行多列排列的多个单元串，每个单元串包括沿着垂直于衬底的顶表面的方向按次序堆叠在衬底上的地选择晶体管、多个存储器单元和串选择晶体管。存储器控制器构造为控制非易失性存储器。存储器控制器还构造为响应于来自外部装置的请求从非易失性存储器的被选中存储器单元读数据，从未选中的存储器单元读数据，并根据在未选中的存储器单元上读取的结果确定是否对未选中的存储器单元执行读取再申请。
根据本发明构思的示例实施例，提供一种存储装置，包括非易失性存储器和存储器控制器。非易失性存储器包括多个存储器块，每个存储器块包括在衬底上按照多行多列排列的多个单元串，每个单元串包括沿着垂直于衬底的顶表面的方向按次序堆叠在衬底上的地选择晶体管、多个存储器单元和串选择晶体管。存储器控制器构造为控制非易失性存储器。存储器控制器构造为接收读命令和读地址；在对应于按照读地址被选中的串选择线和被选中的字线的被选中存储器单元上执行读操作；将通过读操作读取的数据输出至外部装置；以及在未选中的存储器单元上执行可靠性验证读取。不将通过可靠性验证读取所读的数据输出至外部装置。被选中存储器单元和未选中的存储器单元属于相同的存储器块。
附图说明
通过以下结合附图的详细描述，示例实施例将变得更清楚。附图代表如本文所述的非限制性示例实施例。
图1是示意性地示出根据本发明构思的实施例的存储装置的框图。
图2是示意性地示出根据本发明构思的实施例的非易失性存储器的框图。
图3是示意性地示出根据本发明构思的实施例的存储器块的电路图。
图4是示出根据本发明构思的实施例的操作存储装置的方法的流程图。
图5是示出根据本发明构思的示例实施例的可靠性验证读取的流程图。
图6是示出可靠性验证读取的第一示例的流程图。
图7是示出可靠性验证读取的第二示例的流程图。
图8是示出可靠性验证读取的第三示例的流程图。
图9是示出可靠性验证读取的第四示例的流程图。
图10是示例性地示出图3的存储器块的结构的透视图。
图11是示出可靠性验证读取的第五示例的流程图。
图12是示出可靠性验证读取的第六示例的流程图。
图13是示出可靠性验证读取的第七示例的流程图。
图14是示出可靠性验证读取的第八示例的流程图。
图15是示出可靠性验证读取的第九示例的流程图。
图16是示出可靠性验证读取的第十示例的流程图。
图17是示出可靠性验证读取的第十一示例的流程图。
图18是示出可靠性验证读取的第十二示例的流程图。
图19是示出可靠性验证读取的第十三示例的流程图。
图20是示出可靠性验证读取的第十四示例的流程图。
图21是示出可靠性验证读取的第十五示例的流程图。
图22是示出读取再申请的第一示例的流程图。
图23是示出读取再申请的第二示例的流程图。
图24是示出读取再申请的第三示例的流程图。
图25是示出读取再申请的第四示例的流程图。
图26是示出读取再申请的第五示例的流程图。
图27是示出读取再申请的第六示例的流程图。
图28是示出读取再申请的第七示例的流程图。
图29是示例性地示出控制用于可靠性验证读取的操作条件的方法的表。
图30是示意性地示出根据本发明构思的另一实施例的存储装置的框图。
图31是示意性地示出根据本发明构思的示例实施例的计算装置的框图。
应该注意，这些附图旨在示出在特定示例实施例中利用的方法、结构和/或材料的一般特征以及对下面提供的书面说明进行补充。然而，这些附图不一定按照比例，并且可能不是精确地反映任何给出的实施例的准确结构或性能特征，并且不应被解释为局限或限制由示例实施例涵盖的值或特性的范围。例如，为了清楚，可缩小或夸大分子、层、区和/或结构性元件的相对厚度和定位。在各个附图中使用相似或相同的附图标记旨在指示存在相似或相同的元件或特征。
具体实施方式
现在，将参照示出了示例实施例的附图更完全地描述本发明构思的示例实施例。然而，本发明构思的示例实施例可按照许多不同的形式实现，并且不应理解为限于本文阐述的实施例；相反，提供这些实施例是为了使得本公开将是彻底和完整的，并且将把示例实施例的概念完全传递给本领域技术人员。在附图中，为了清楚起见，将层和区的厚度夸大。附图中相同的附图标记指代相同的元件，因此将省略对它们的描述。
应该理解，当一个元件被称作“连接至”或“结合至”另一元件时，所述一个元件可直接连接至或结合至所述另一元件，或者可存在中间元件。相反，当一个元件被称作“直接连接”或“直接结合”至另一元件时，不存在中间元件或层。相同的附图标记始终指代相同的元件。如本文所用，术语“和/或”包括相关所列项之一或多个的任何和所有组合。应该按照相同的方式解释其它用于描述元件或层之间的关系的词语(例如，“在……之间”对“直接在……之间”、“邻近”对“直接邻近”、“在……上”对“直接在……上”等)。
应该理解，虽然本文中可使用术语例如“第一”、“第二”等来描述多个元件、组件、区、层和/或部分，但是这些元件、组件、区、层和/或部分不应被这些术语限制。这些术语仅用于将一个元件、组件、区、层或部分与另一元件、组件、区、层或部分区分开。因此，下面讨论的第一元件、第一组件、第一区、第一层或第一部分可被称作第二元件、第二组件、第二区、第二层或第二部分，而不脱离示例实施例的教导。
本文中可使用诸如“在……下方”、“在……之下”、“下部”、“在……之上”、“上部”等的空间相对术语，以便于描述附图中所示的一个元件或特征与另一个(一些)元件或特征的关系。应该理解，空间相对术语旨在涵盖使用或操作中的装置的除图中所示的取向之外的不同取向。例如，如果图中的装置颠倒，则被描述为“在其它元件或特征之下”或“在其它元件或特征下方”的元件将因此被取向为“在其它元件或特征之上”。因此，示例性术语“在……之下”可涵盖“在……之上”和“在……之下”这两个取向。装置可按照其它方式取向(旋转90度或位于其它取向)，并且本文所用的空间相对描述语将相应地解释。
本文所用的术语仅是为了描述特定实施例，并且不旨在限制示例实施例。如本文所用，除非上下文清楚地指明不是这样，否则单数形式“一”、“一个”和“该”也旨在包括复数形式。还应该理解，当术语“包括”、“包括……的”、“包含”和/或“包含……的”用于本文中时，指明存在所列特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
除非另外限定，否则本文中使用的所有术语(包括技术和科学术语)具有与本发明构思的示例实施例所属领域的普通技术人员之一通常理解的含义相同的含义。还应该理解，除非本文中明确这样定义，否则诸如在通用词典中定义的那些的术语应该被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应该按照理想化地或过于正式的含义解释它们。
图1是示意性地示出根据本发明构思的实施例的存储装置100的框图。参照图1，存储装置100可包括非易失性存储器110、存储器控制器120和随机存取存储器(RAM)130。
非易失性存储器110可响应于从存储器控制器120输出的控制信号执行写、读和擦除操作。非易失性存储器110可与存储器控制器120交换第一数据DATA1。例如，非易失性存储器110可从存储器控制器120接收第一数据DATA1，并且将第一数据DATA1存储在其中。非易失性存储器110可执行用于读出第一数据DATA1的读操作，并且将第一数据DATA1输出至存储器控制器120。
非易失性存储器110可从存储器控制器120接收第一命令CMD1和第一地址ADDR1。此外，非易失性存储器110可与存储器控制器120交换控制信号CTRL。例如，非易失性存储器110可构造为从存储器控制器120接收芯片选择信号/CE、命令锁存使能信号CLE、地址锁存使能信号ALE、读使能信号/RE、写使能信号/WE、写保护信号/WP或数据选通信号DQS中的至少一个。这里，芯片选择信号/CE可用于选择构成非易失性存储器110的多个半导体芯片中的至少一个，命令锁存使能信号CLE可用于指示从存储器控制器120接收到的信号是第一命令CMD1，地址锁存使能信号ALE可用于指示从存储器控制器120接收到的信号是第一地址ADDR1。读使能信号/RE在读操作中可通过存储器控制器120周期性地触发，并且可用于调整读操作的定时，当非易失性存储器110接收第一命令CMD1或第一地址ADDR1时，写使能信号/WE可被存储器控制器120激活。写保护信号/WP可被存储器控制器120激活，以防止当电功率状态改变时执行无意识的写或擦除操作。数据选通信号DQS在写操作中可通过存储器控制器120周期性地触发，并且可用于以同步方式将第一数据DATA1输入至非易失性存储器110。此外，非易失性存储器110可将就绪-忙信号R/nB或数据选通信号DQS中的至少一个输出至存储器控制器120。就绪-忙信号R/nB可用于指示非易失性存储器110是否执行程序、擦除或读操作，数据选通信号DQS可通过非易失性存储器110从读使能信号/RE中产生，并且周期性地触发以允许非易失性存储器110以同步方式输出第一数据DATA1。
非易失性存储器110可包括闪速存储器，但是本发明构思的示例实施例可不限于此。例如，非易失性存储器110可包括诸如相变随机存取存储器(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等的各种不同类型的非易失性存储器中的至少一个。
存储器控制器120可构造为控制非易失性存储器110。例如，非易失性存储器110可在存储器控制器120的控制下执行其自己的写、读或擦除操作。存储器控制器120可与非易失性存储器110交换第一数据DATA1和控制信号CTRL，并且将第一命令CMD1和第一地址ADDR1输出至非易失性存储器110。
存储器控制器120可在外部主机装置(未示出)的控制下控制非易失性存储器110。存储器控制器120可与主机装置交换第二数据DATA2，并且从主机装置接收第二命令CMD2和第二地址ADDR2。
作为一个示例，存储器控制器120可通过第一单位(例如，时间单位或传输单位)与非易失性存储器110交换第一数据DATA1，并且可通过与第一单位不同的第二单位(例如，时间单位或传输单位)与主机装置交换第二数据DATA2。这里，可基于时长或数据大小定义第一单位和第二单位。
存储器控制器120可执行与非易失性存储器110交换第一数据格式的第一数据DATA1的操作，并且将第一命令CMD1和第一地址ADDR1发送至非易失性存储器110。存储器控制器120可执行与主机装置交换与第一格式不同的第二数据格式的第二数据DATA2的操作，并且从主机装置接收第二命令CMD2和第二地址ADDR2。
存储器控制器120可按照将RAM130用作缓冲存储器、高速缓冲存储器或操作存储器的方式操作RAM130。例如，存储器控制器120可从主机装置接收第二数据DATA2，将接收到的第二数据DATA2存储到RAM130中，并且将存储在RAM130中的第二数据DATA2作为第一数据DATA1写入非易失性存储器110中。存储器控制器120可从非易失性存储器110中读取第一数据DATA1，将接收到的第一数据DATA1存储到RAM130中，并且将存储在RAM130中的第一数据DATA1作为第二数据DATA2输出至主机装置。存储器控制器120可从非易失性存储器110中读取第一数据DATA1，将读取的第一数据DATA1存储到RAM130中，并且将存储在RAM130中的第一数据DATA1再次写入非易失性存储器110中。
存储器控制器120可将用于管理非易失性存储器110所需的数据或代码存储到RAM130中。例如，存储器控制器120可从非易失性存储器110中读取用于管理非易失性存储器110所需的数据或代码，并且当需要这些数据或代码来操作非易失性存储器110时可将这些数据或代码装载到RAM130上。
存储器控制器120可包括寄存器121、随机数产生器123、计数器125以及误差校正块127。
寄存器121可存储关于通过随机数产生器123产生随机数RDN的条件的信息。例如，寄存器121可存储关于随机数RDN的范围或平均值的信息。寄存器121可存储关于用于产生两个或更多个随机数RDN的条件的信息。
随机数产生器123可基于存储在寄存器121中的条件产生随机数RDN。随机数产生器123可产生两个或更多个随机数RDN。
计数器125可对在非易失性存储器110中执行的读操作的次数进行计数。例如，计数器125可对在非易失性存储器110的每个擦除单位(例如，存储器块和子块)中执行的读操作的次数进行计数。如果计数达到通过随机数产生器123产生的随机数RDN，则可通过计数器125初始化所述计数。如果计数达到通过随机数产生器123产生的随机数RDN，则随机数产生器123可基于存储在寄存器121中的条件更新随机数RDN。
误差校正块127可校正已从非易失性存储器110读取的第一数据DATA1的误差。例如，当将第一数据DATA1写入非易失性存储器110中时，误差校正块127可基于第一数据DATA1产生奇偶校验数据。产生的奇偶校验数据可与第一数据DATA1一起存储在非易失性存储器110中。当从非易失性存储器110中读取第一数据DATA1时，也可从非易失性存储器110中读取奇偶校验数据。误差校正块127可利用读取的奇偶校验数据来校正第一数据DATA1的误差。误差校正块127可计算获得的第一数据DATA1的比特误码率(BER)。在另一实施例中，误差校正块127可计算已擦除存储器单元的比特误码率。例如，可利用读电压读取已擦除存储器单元。读电压可为用于计算已擦除存储器单元的比特误码率所限定的电压，或为在由非易失性存储器110正常使用的读电压中具有最低电平的电压。可将被读取的已擦除存储器单元中的具有高于读电压的阈电压的关断单元判定为出错单元。误差校正块127可对读取的已擦除存储器单元中的关断单元的数量计数。误差校正块127可基于计数计算比特误码率。
存储器控制器120可接收用作第二命令CMD2的读命令。存储器控制器120可响应于接收到的第二命令CMD2在非易失性存储器110的被选中存储器单元上执行读操作。如果计数器125的计数达到随机数RDN，则存储器控制器120可在布置为邻近于已对其执行读操作的被选中存储器单元的邻近存储器单元上执行可靠性验证读取。如果通过可靠性验证读取获得的第一数据DATA1的比特误码率高于临界值，则存储器控制器120可在包括该邻近存储器单元的擦除单位(例如，存储器块或擦除块)上执行读取再申请(readreclaim)操作。稍后将参照附图更详细地描述可靠性验证读取和与其相关的后续操作。
RAM130可包括诸如动态RAM(DRAM)、静态RAM(SRAM)、同步DRAM(SDRAM)、PRAM、MRAM、RRAM、FeRAM等的各种不同类型的随机存取存储器中的至少一个。
为了降低非易失性存储器110的擦除操作的开销，存储装置100可执行地址映射操作。例如，在外部主机装置请求覆写操作的情况下，存储装置100可擦除其中存储了旧数据的存储器单元，并且将针对其请求了覆写操作的数据存储到包括在自由存储器空间中的存储器单元而非在已擦除存储器单元中。存储器控制器120可操作FTL(闪存转换层)，在其中根据以上方法将用于外部主机装置中的逻辑地址和将用于非易失性存储器110中的物理地址彼此映射。例如，第二地址ADDR2可为逻辑地址，而第一地址ADDR1可为物理地址。
存储装置100可响应于来自主机装置的请求执行写、读和擦除操作。存储装置100可包括固态驱动器(SSD)或硬盘驱动器(HDD)。存储装置100可包括诸如PC卡(例如，个人计算机存储卡国际协会(PCMCIA))、紧凑式FLASH卡(CF)、智能媒体卡(SM，SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC、微型MMC)、SD卡(SD、迷你SD、微型SD、SDHC)、通用串行总线(USB)存储卡或通用闪存(UFS)的存储卡中的至少一个。存储装置100可包括诸如嵌入式多媒体卡(eMMC)、UFS、完美新页面(PrefectPageNew，PPN)的安装式存储器中的至少一个。
图2是示意性地示出根据本发明构思的实施例的非易失性存储器110的框图。参照图1和图2，非易失性存储器110包括存储器单元阵列111、地址解码器电路113、页缓冲器电路115、数据输入/输出电路117和控制逻辑电路119。
存储器单元阵列111可包括多个存储器块BLK1-BLKz，它们中的每一个包括多个存储器单元。各个存储器块可通过至少一条串选择线SSL、多条字线WL和至少一条地选择线GSL连接至地址解码器电路113。存储器块BLK1-BLKz中的每一个可通过多条位线BL连接至页缓冲器电路115。存储器块BLK1-BLKz中的多个可共同连接至多条位线BL。存储器块BLK1-BLKz的存储器单元可具有相同的结构。在示例实施例中，存储器块BLK1-BLKz中的每一个可为擦除操作的单位。换句话说，可以以每个存储器块为单位擦除存储器单元阵列111的存储器单元。此外，可同时擦除构成每个存储器块的存储器单元。在其它实施例中，可将每个存储器块划分为多个子块，并且在这种情况下，子块可为擦除操作的单位。
地址解码器电路113可通过多条地选择线GSL、多条字线WL和多条串选择线SSL连接至存储器单元阵列111。地址解码器电路113可在控制逻辑电路119的控制下操作。地址解码器电路113从存储器控制器120接收第一地址ADDR1。地址解码器电路113可将第一地址ADDR1解码，并且根据解码的地址控制将被施加至字线WL的电压。
作为一个示例，在编程操作中，地址解码器电路113可将编程电压VGPM施加至通过第一地址ADDR1指定的被选中存储器块的被选中字线，并且将导通电压VPASS施加至被选中存储器块的未选中的字线。在读操作中，地址解码器电路113可将选择读电压VRD施加至通过第一地址ADDR1指定的被选中存储器块的被选中字线，并且将未选中的读电压VREAD施加至被选中存储器块的未选中的字线。在擦除操作中，地址解码器电路113可将擦除电压(例如，地电压)施加至通过第一地址ADDR1指定的被选中存储器块的字线。
页缓冲器电路115可通过位线BL连接至存储器单元阵列111。页缓冲器电路115可通过多条数据线DL连接至数据输入/输出电路117。页缓冲器电路115可在控制逻辑电路119的控制下操作。
页缓冲器电路115可保持将在存储器单元阵列111的存储器单元被编程的数据或者从存储器单元阵列111的存储器单元读取的数据。在编程操作中，页缓冲器电路115可存储将被存储在存储器单元中的数据。页缓冲器电路115可基于存储的数据向多条位线BL施加偏压。页缓冲器电路115在编程操作中可用作写驱动器。在读操作中，页缓冲器电路115可感测位线BL上的电压，并存储感测结果。页缓冲器电路115在读操作中可用作读出放大器。
数据输入/输出电路117可通过数据线DL连接至页缓冲器电路115。数据输入/输出电路117可与存储器控制器120交换第一数据DATA1。
数据输入/输出电路117可构造为暂时存储从存储器控制器120发送的数据，并且可将其转移至页缓冲器电路115。数据输入/输出电路117还可构造为存储从页缓冲器电路115转移的数据，并且可将其转移至存储器控制器120。数据输入/输出电路117可用作缓冲存储器。
控制逻辑电路119可从存储器控制器120接收第一命令CMD1和控制信号CTRL。控制逻辑电路119可将接收到的第一命令CMD1解码，并且基于解码的命令控制非易失性存储器110的整体操作。
在示例实施例中，在读操作中，控制逻辑电路119可从包括在接收到的控制信号CTRL中的读使能信号/RE产生并输出数据选通信号DQS。在写操作中，控制逻辑电路119可从数据选通信号DQS产生并输出包括在接收到的控制信号CTRL中的数据选通信号DQS。
图3是示意性地示出根据本发明构思的实施例的存储器块BLKa的电路图。参照图3，存储器块BLKa可包括多个单元串CS11-CS21和CS12-CS22。单元串CS11-CS21和CS12-CS22可按照行列方向排列，以形成多行和多列。
作为一个示例，单元串CS11和CS12可沿着行方向排列，以形成第一行，并且单元串CS21和CS22可沿着行方向排列，以形成第二行。单元串CS11和CS21可沿着列方向排列，以形成第一列，并且单元串CS12和CS22可沿着列方向排列，以形成第二列。
单元串中的每一个可包括多个晶体管。例如，单元串中的每一个可包括地选择晶体管GSTa和GSTb、存储器单元MC1-MC6和串选择晶体管SSTa和SSTb。在每个单元串中，地选择晶体管GSTa和GSTb、存储器单元MC1-MC6和串选择晶体管SSTa和SSTb可在沿着垂直于水平面(例如，其上集成了单元串CS11-CS21和CS12-CS22的半导体衬底的顶表面)的高度方向上堆叠。
每个单元晶体管可为其阈电压根据在其绝缘膜中俘获的电荷量而改变的电荷俘获型晶体管。
在每个单元串中位于最低层水平的地选择晶体管GSTa可共同连接至公共源极线CSL。
单元串CS11-CS21和CS12-CS22的地选择晶体管GSTa和GSTb可共同连接至地选择线GSL。
在示例实施例中，(沿着高度方向)位于相同层水平的地选择晶体管可连接至相同的地选择线，并且位于不同层水平的地选择晶体管可连接至不同的地选择线。例如，在第一层水平的地选择晶体管GSTa可共同连接至第一地选择线，在第二层水平的地选择晶体管GSTb可共同连接至第二地选择线。
在示例性实施例中，同一行中的地选择晶体管可连接至相同的地选择线，并且不同行中的地选择晶体管可连接至不同的地选择线。例如，第一行中的单元串CS11和CS12的地选择晶体管GSTa和GSTb可共同连接至第一地选择线，第二行中的单元串CS21和CS22的地选择晶体管GSTa和GSTb可共同连接至第二地选择线。
相对于衬底(或地选择晶体管GST)位于相同层水平的存储器单元可共同连接至一条字线，并且位于不同高度(或等级)的存储器单元可连接至不同的字线WL1-WL6。例如，存储器单元MC1可共同连接至字线WL1，存储器单元MC2可共同连接至字线WL2，存储器单元MC3可共同连接至字线WL3。存储器单元MC4可共同连接至字线WL4，存储器单元MC5可共同连接至字线WL5，存储器单元MC6可共同连接至字线WL6。
在单元串CS11-CS21和CS12-CS22中，位于相同层水平以形成不同行的各个第一串选择晶体管SSTa可连接至不同的串选择线SSL1a和SSL2a。例如，单元串CS11和CS12的第一串选择晶体管SSTa可共同连接至串选择线SSL1a，单元串CS21和CS22的第一串选择晶体管SSTa可共同连接至串选择线SSL2a。
在单元串CS11-CS21和CS12-CS22中，位于相同层水平以形成不同行的各个第二串选择晶体管SSTb可连接至不同的串选择线SSL1a和SSL2a。例如，单元串CS11和CS12的第二串选择晶体管SSTb可共同连接至串选择线SSL1b，单元串CS21和CS22的第二串选择晶体管SSTb可共同连接至串选择线SSL2b。
也就是说，不同行中的单元串可连接至不同的串选择线。对于同一行中的单元串，位于相同层水平的串选择晶体管可连接至相同的串选择线。对于同一行中的单元串，位于不同层水平的串选择晶体管可连接至不同的串选择线。
在示例性实施例中，同一行中的单元串的串选择晶体管可共同连接至一条串选择线。例如，第一行中的单元串CS11和CS12的串选择晶体管SSTa和SSTb可共同连接至一条串选择线，第二行中的单元串CS21和CS22的串选择晶体管SSTa和SSTb可共同连接至另一条串选择线。
单元串CS11-CS21和CS12-CS22的各列可分别连接至不同的位线BL1和BL2。例如，第一列中的单元串CS11和CS21的串选择晶体管SSTb可共同连接至位线BL1，第二列中的单元串CS12和CS22的串选择晶体管SSTb可共同连接至位线BL2。
单元串CS11和CS12可限定第一平面。单元串CS21和CS22可限定第二平面。
在存储器块BLKa中，可在每行中执行写操作和读操作。例如，串选择线SSL1a、SSL1b、SSL2a和SSL2b可用于从存储器块BKLa中选择一个平面。在对串选择线SSL1a和SSL1b施加导通电压并且对串选择线SSL2a和SSL2b施加截止电压的情况下，第一平面的单元串CS11和CS12可分别连接至位线BL1和BL2；也就是说，选择了第一平面。在对串选择线SSL2a和SSL2b施加导通电压并且对串选择线SSL1a和SSL1b施加截止电压的情况下，第二平面的单元串CS21和CS22可分别连接至位线BL1和BL2；也就是说，选择了第二平面。如果选择了平面，则字线WL1-WL6可用于从被选中平面中选择一行。可在被选中行上执行写操作或读操作。
在存储器块BLKa中，可在每行存储器单元中对多个页数据编程。可在每行中的每个存储器单元中对多个位编程。在这种情况下，将在每行存储器单元中的每一个中首先被编程的位可形成最低有效位(LSB)页数据，将在每行存储器单元中的每一个中最后被编程的位可形成最高有效位(MSB)页数据。将在每行存储器单元中的每一个中被编程的中间位(在LSB页与MSB页之间)可形成中间有效位(CSB)页数据。在LSB页与MSB页之间存在多个位的情况下(即，每个单元存储四个或更多个位)，可形成多个CSB页数据。换句话说，将在每个存储器单元中编程的位数可等于每行存储器单元中的数据页的数量。
在存储器块BLKa中，可在每个存储器块单位或每个子块上执行擦除操作。在每个存储器块上执行擦除操作的情况下，可通过单个擦除请求同时擦除存储器块BLKa中的所有存储器单元MC。在每个子块上执行擦除操作的情况下，可通过单个擦除请求同时擦除存储器块BLKa中的一些存储器单元MC，并且可禁止擦除其它存储器单元MC。可向连接至待擦除存储器单元的字线施加低电压(例如，地电压)，并且连接至禁止擦除存储器单元的其它字线可处于浮置状态。
本发明构思不限于图3所示的存储器块BLKa的示例。例如，单元串的行数相对于图3的情况可增加或减少。在单元串的行数改变的情况下，串选择线或地选择线的数量和连接至位线的单元串的数量相对于图3所示的情况也可发生变化。
单元串的列数相对于图3所示的情况可增加或减少。在单元串的列数改变的情况下，连接至各列单元串的位线的数量和连接至串选择线的单元串的数量也可变化。
单元串的高度相对于图3所示的情况可增大或减小。例如，堆叠在每个单元串中的地选择晶体管、存储器单元或串选择晶体管的数量可增加或减少。
在本发明构思的实施例中，提供了三维(3D)存储器陈列。3D存储器阵列整体地(monolithically)形成在存储单元阵列的一个或多个物理层水平中，其具有设置在硅衬底上方的有源区域和与这些存储器单元的操作相关的电路，其中这些相关的电路在衬底的上方或者在衬底当中。术语“整体”表示阵列的每个层水平的层直接设置在阵列的每个下一层水平的层之上。
在本发明构思的实施例中，3D存储器陈列包括竖直指向的竖直NAND串，使得至少一个存储器单元位于另一个存储器单元之上。所述至少一个存储器单元可包括电荷俘获层。每个竖直的NAND串还包括位于各个存储器单元之上的至少一个选择晶体管，所述至少一个选择晶体管具有与各存储器单元相同的结构，并且与各存储器单元整体地一起形成。
在此以引用的方式并入的下列专利文献描述了适用于三维存储器阵列的配置，其中三维存储器阵列配置为多个层水平，在各个层水平之间共享各条字线和/或各条位线：美国专利第7,679,133号、第8,553,466号、第8,654,587号、第8,559,235号，以及美国专利公开第2011/0233648号。
图4是示出根据本发明构思的实施例的操作存储装置100的方法的流程图。参照图1至图4，在步骤S1010中，存储装置100可接收读命令和读地址。例如，存储装置100可从外部主机装置接收作为第二命令CMD2的读命令以及作为第二地址ADDR2的读地址。
在步骤S1020中，可在通过被选中存储器块或被选中子块的被选中串选择线SSL选择的存储器单元上执行读操作。例如，存储器控制器120可选择通过读地址指定的存储器块或子块。此外，存储器控制器120可选择通过读地址指定的串选择线SSL和字线WL。存储器控制器120可在被选中存储器单元上执行读操作，所述被选中存储器单元包括在被选中存储器块或被选中子块中，并且通过被选中串选择线SSL和被选中字线WL所选择。
在步骤S1030中，可在未选中的存储器单元上执行可靠性验证读取。例如，存储器控制器120可基于在步骤S1010中接收的读地址执行可靠性验证读取。在存储器控制器120的控制下，可在未选中的存储器单元上执行可靠性验证读取，所述未选中的存储器单元包括在由读地址指定的存储器块或子块中，但没有通过读地址所选择。存储器控制器120可在与被选中存储器块或被选中子块中的被选中存储器单元共享被选中串选择线SSL的未选中的存储器单元上执行可靠性验证读取。存储器控制器120可在对应于未选中的串选择线SSL的未选中的存储器单元上执行可靠性验证读取。存储器控制器120可在与被选中存储器单元共享被选中字线WL的未选中的存储器单元上执行可靠性验证读取。
在读操作中，可将用于指明被选中存储器单元的阈电压的电压施加至被选中字线。在读操作中，可将高电压的读电压施加至被选中存储器块的未选中的字线。可通过读电压改变被选中存储器块的未选中的存储器单元的阈电压。换句话说，读电压会干扰未选中的存储器单元的阈电压。可执行可靠性验证读取来评价对被选中存储器块或被选中子块的未选中的存储器单元的干扰程度。在示例实施例中，可靠性验证读取可包括以下步骤：从未选中的存储器单元中读取数据；以及测量读取的数据的比特误码率。
图5是示出根据本发明构思的示例实施例的可靠性验证读取S1030的流程图。参照图1至图5，在步骤S1110中，计数可增加(增长)。例如，当基于从外部主机装置接收到的第二地址ADDR2和第二命令CMD2执行读操作时(在步骤S1020中)，计数可增加。每当执行读操作时，计数器125可将计数增加。
在步骤S1120中，检查计数是否达到随机数RDN。例如，存储器控制器120可检查计数器125的计数是否达到通过随机数产生器123产生的随机数RDN。
如果计数未达到随机数RDN，则可不执行可靠性验证读取。如果计数达到随机数RDN，则可在步骤S1130中执行可靠性验证读取。例如，如果计数达到随机数RDN，则存储器控制器120可基于与导致计数增加的读操作关联的读地址(例如，ADDR1或ADDR2)执行可靠性验证读取。如果可靠性验证读取结束，则在步骤S1140中，计数器125可将计数初始化(例如，重置)。此外，如果可靠性验证读取结束，则随机数产生器123可按照将新值指定为随机数RDN的方式进行操作。
图6是示出可靠性验证读取的第一示例的流程图。参照图1、图3和图6，在步骤S1210中，可在被包括在被选中存储器块或被选中子块中并且结合至未选中的串选择线SSL和被选中字线WL的存储器单元上执行可靠性验证读取。
作为一个示例，可通过来自外部主机的请求选择存储器块BLKa的第一行(即，第一串选择线SSL1a和SSL1b)。另外，可选择存储器块BLKa的第二字线WL2。在这种情况下，可在被包括在存储器块BLKa中并且结合至第一串选择线SSL1a和SSL1b以及第二字线WL2的被选中存储器单元上执行读操作。
在读操作中，计数可达到随机数RDN。可基于在其上执行读操作的被选中存储器单元的地址执行可靠性验证读取。例如，可在结合至未选中的第二串选择线SSL2a和SSL2b以及被选中第二字线WL2的存储器单元上执行可靠性验证读取。下文中，将在其上已执行可靠性验证读取的存储器单元称作“被验证存储器单元”。
在步骤S1220中，可检查通过可靠性验证读取读出的数据的比特误码率。例如，误差校正块127可校正通过可靠性验证读取读出的数据的误差，并检查其比特误码率。
例如，可从被验证存储器单元中读出MSB页数据，并且可检查MSB页数据的比特误码率。可从被验证存储器单元中读出LSB页数据、CSB页数据和MSB页数据，并且可检查多个页数据中的至少一个(例如，至少MSB页数据)的比特误码率。在存储在被验证存储器单元中的多个页数据中，可在具有最高比特误码率的页数据上执行比特误码率的检查。
如果比特误码率低于临界值，则可表示对被验证存储器单元的读干扰在可承受的范围内。在这种情况下，可省略可靠性验证读取的后续步骤。
如果比特误码率高于或等于临界值，则可表示对被验证存储器单元的读干扰超出可承受的范围。在这种情况下，可执行可靠性验证读取的后续步骤。例如，在步骤S1230中，检查被验证存储器单元是否是数据已从中擦除的已擦除单元。
如果被验证存储器单元不是已擦除单元，则表示特定数据存储在被验证存储器单元中。如果从被验证存储器单元中读出的数据的比特误码率高于或等于临界值，则在步骤S1240中，可执行读取再申请。例如，可将存储在被验证存储器单元或存储在包括被验证存储器单元的一组存储器单元中的数据复制或移动到不包括被验证存储器单元的其它组存储器单元。这里，可将多组存储器单元选为擦除单位(例如，存储器块或子块)。
在示例实施例中，已擦除单元可为处于擦除状态下的存储器单元或在可能的阈电压分布范围的最低范围内的存储器单元。因此，读干扰对已擦除单元导致的影响会大于对含有数据的存储器单元的影响。即使在已擦除单元的比特误码率高于临界值的情况下，含有数据的存储器单元的比特误码率也可不高于临界值。因此，如果被验证存储器单元是已擦除单元，则可不省略读取再申请，并且可将被选中存储器块BLKa或被选中子块关闭。例如，可防止额外地对被选中存储器块BLKa或被选中子块编程；也就是说，可将其设为只读状态。如果关闭被选中存储器块BLKa或被选中子块，则在将被选中存储器块BLKa或被选中子块擦除或设为无效块之前，可保持关闭的状态。
在示例实施例中，如果关闭被选中存储器块BLKa或被选中子块，则可将结合至被选中串选择线SSL1和被选中字线WL2的存储器单元的数据复制或移动至另一存储器块或另一子块。换句话说，可复制或移动被选中存储器单元的数据。
例如，每当执行预定次数的读操作时，可执行可靠性验证读取。在读操作中越频繁地选择存储器单元，它们越可能导致可靠性验证读取。换句话说，在导致可靠性验证读取的读操作中选择的存储器单元是在被选中存储器块BLKa或被选中子块中会发生的读干扰的主要原因。这样，在将被选中存储器单元的数据复制或移动至另一存储器块或另一子块的情况下，可降低被选中存储器块BLKa或被选中子块中的读干扰的可能性。因此，可防止在关闭的存储器块BLKa或关闭的子块中发生额外的读干扰，并且这样可减少读取再申请的迭代次数。
图7是示出可靠性验证读取的第二示例的流程图。参照图1、图3和图7，在步骤S1310中，可在包括在被选中存储器块或被选中子块中并且结合至第一未选中的串选择线SSL和被选中字线WL的存储器单元上执行可靠性验证读取。
作为一个示例，在读操作中，可选择第一串选择线SSL1a和SSL1b以及第二字线WL2。在步骤S1310中，可在对应于第二串选择线SSL2a和SSL2b以及第二字线WL2的存储器单元(例如，第一被验证存储器单元)上执行可靠性验证读取。
在步骤S1320中，检查从第一被验证存储器单元读出的数据的比特误码率是否高于或等于临界值。如果第一被验证存储器单元的比特误码率低于临界值，则可执行步骤S1360。如果第一被验证存储器单元的比特误码率高于或等于临界值，则可在第一被验证存储器单元上执行后续步骤。
在步骤S1330中，检查第一被验证存储器单元是否是已擦除单元。如果第一被验证存储器单元不是已擦除单元，则可执行读取再申请。例如，可将存储在包括第一被验证存储器单元的擦除单位(例如，存储器块或子块)中的数据(或存储在第一被验证存储器单元中的数据)复制或移动至其它擦除单位(或其它读/写单位)。如果完成读取再申请，则关于可靠性验证读取的步骤可终止。
如果第一被验证存储器单元是已擦除单元，则在步骤S1340中，可将被选中存储器块BLKa或被选中子块关闭。然后，可执行步骤S1350。
在步骤S1350中，检查对应于第二未选中的串选择线SSL和被选中字线WL的存储器单元(例如，第二被验证存储器单元)是否是已擦除单元。虽然为了简洁起见在图3中未示出，但是需要检查对应于第三串选择线SSL3a和SSL3b以及第二字线WL2的第二被验证存储器单元是否是已擦除单元。
由于在步骤S1340中已经关闭了被选中存储器块BLKa或被选中子块，因此当第二被验证存储器单元是已擦除单元时，可省略关于第二被验证存储器单元的后续步骤。
在第二被验证存储器单元不是已擦除单元的情况下，在步骤S1360中，可在第二被验证存储器单元上执行可靠性验证读取。在步骤S1370中，检查第二被验证存储器单元的比特误码率是否高于或等于临界值。如果第二被验证存储器单元的比特误码率低于临界值，则可省略后续步骤。如果第二被验证存储器单元的比特误码率高于或等于临界值，则在步骤S1380中，可在被选中存储器块BLKa或被选中子块上执行读取再申请。
总而言之，检查与被选中存储器单元共享被选中字线WL并且对应于未选中的串选择线SSL的未选中的存储器单元。如果被验证存储器单元的比特误码率等于或大于临界值，并且未选中的存储器单元是已擦除存储器单元，则关闭包括被验证存储器单元的存储器块或子块。如果被验证存储器单元的比特误码率等于或大于临界值，并且各个被验证存储器单元的至少一部分不是已擦除单元(即，被编程存储器单元)，则存储在存储器块或子块(或被验证存储器单元)中的数据被再申请。
图8是示出可靠性验证读取的第三示例的流程图。参照图1、图3和图8，在步骤S1410中，可在包括在被选中存储器块或被选中子块中并且结合至未选中的串选择线SSL和位于被选中字线WL上方的上部字线WL的存储器单元上执行可靠性验证读取。
作为一个示例，在读操作中，可选择第一串选择线SSL1a和SSL1b以及第二字线WL2。在步骤S1410中，可在对应于第二串选择线SSL2a和SSL2b并且位于第二字线WL2上方(即，处于更高层水平)的第三字线WL3的存储器单元(例如，第一被验证存储器单元)上执行可靠性验证读取。
在步骤S1420中，可将第一被验证存储器单元的比特误码率与临界值进行比较。如果第一被验证存储器单元的比特误码率低于临界值，则可执行步骤S1450。
如果第一被验证存储器单元的比特误码率高于或等于临界值，则在步骤S1430中，检查第一被验证存储器单元是否是已擦除单元。如果第一被验证存储器单元不是已擦除单元，则可在步骤S1470中执行读取再申请，并且后续步骤可终止。如果第一被验证存储器单元不是已擦除单元，则在步骤S1440中，可关闭被选中存储器块BLKa或被选中子块。然后，可执行步骤S1450。
在步骤S1450中，可在包括在被选中存储器块或被选中子块中并且对应于未选中的串选择线SSL和位于被选中字线WL下方的下部字线WL的存储器单元上执行可靠性验证读取。
作为一个示例，在步骤S1450中，可在结合至第二串选择线SSL2a和SSL2b并且位于第二字线WL2下方(即，处于更低层水平)的第一字线WL1的存储器单元(例如，第二被验证存储器单元)上执行可靠性验证读取。
在步骤S1460中，可将第二被验证存储器单元的比特误码率与临界值进行比较。如果第二被验证存储器单元的比特误码率低于临界值，则可不执行后续步骤。如果第二被验证存储器单元的比特误码率高于或等于临界值，则在步骤S1470中，可在被选中存储器块BKLa或被选中子块上执行读取再申请。
作为一个示例，在存储器块BLKa中，可按照从邻近于地选择晶体管GSTa和GSTb的存储器单元至邻近于串选择晶体管SSTa和SSTb的存储器单元的次序执行数据编程。换句话说，可按照从连接至第一字线WL1的存储器单元至连接至第六字线WL6的存储器单元的次序执行数据编程。
在通过第二字线WL2执行读操作的情况下，连接至第二字线WL2的存储器单元可处于编程状态。因此，连接至位于第二字线WL2上方的第三字线WL3的存储器单元可处于被擦除的状态，而连接至位于第二字线WL2下方的第一字线WL1的存储器单元可不处于被擦除的状态。因此，当在结合至下部字线(例如，WL1)的第二被验证存储器单元上执行可靠性验证读取时，可省略检查第二被验证存储器单元是否是已擦除单元的步骤(例如，图7的S1350)。然而，本发明构思的示例实施例不限于此。例如，可根据编程或读序列，在被选中存储器块BLKa的第二被验证存储器单元(例如，结合至下部字线(例如，WL1)的第二被验证存储器单元)上执行可靠性验证读取之前，执行检查第二被验证存储器单元是否是已擦除单元的步骤。
作为一个示例，在未基于特定次序在存储器单元中执行编程数据的操作的情况下，可执行额外步骤以检查第二被验证存储器单元是否是已擦除单元。此外，在有可能可在正常读操作中而不是在可靠性验证读取中读取已擦除单元的情况下，可执行所述额外步骤以检查第二被验证存储器单元是否是已擦除单元。
图9是示出可靠性验证读取的第四示例的流程图。参照图1、图3和图9，在步骤S1510中，可在包括在被选中存储器块或被选中子块中并且结合至未选中的串选择线SSL和预定字线WL的存储器单元上执行可靠性验证读取。
作为一个示例，在读操作中，可选择第一串选择线SSL1a和SSL1b以及第二字线WL2。在这种情况下，在步骤S1510中，可在结合至第二串选择线SSL2a和SSL2b以及第一字线WL1至第六字线WL6中的至少一个预定的(例如，WL4)的存储器单元(例如，被验证存储器单元)上执行可靠性验证读取。
由于在制造存储器块BLKa的过程中会发生的工艺变异，因此与处于不同层水平的存储器单元的数据存储特性相比，处于特定层水平的存储器单元(例如，坏单元)可具有劣化的数据存储特性。可按照在与坏单元结合的字线的存储器单元(不限于坏单元)上执行可靠性验证读取的方式操作存储器控制器120。在示例实施例中，可通过在制造非易失性存储器110之后执行的测试指明坏单元，并且可将坏单元存储在非易失性存储器110或存储器控制器120的非易失性存储器(例如，ROM)中。存储器控制器120可基于关于坏单元的存储位置的信息执行可靠性验证读取。
在步骤S1520中，可将被验证存储器单元的比特误码率与临界值进行比较。如果被验证存储器单元的比特误码率低于临界值，则可终止后续步骤。如果被验证存储器单元的比特误码率高于或等于临界值，则在步骤S1530中，检查被验证存储器单元是否是已擦除单元。
如果被验证存储器单元是已擦除单元，则在步骤S1540中，可关闭被选中存储器块BLKa或被选中子块。如果被验证存储器单元不是已擦除单元，则在步骤S1550中，可在被选中存储器块BLKa或被选中子块上执行读取再申请。
在一个实施例中，可在与坏单元结合的字线的存储器单元上执行至少两次可靠性验证读取。
下文中，将参照图10描述坏单元的形成的示例。图10是示例性地示出图3的存储器块BLKa的结构的透视图。参照图3和图10，可在衬底SUB中设置公共源极区CSR。公共源极区CSR可沿着行方向延伸，并且沿着列方向彼此间隔开。公共源极区CSR可彼此连接以构成公共源极线CSL。衬底SUB可包括p型半导体材料，公共源极区CSR可包括n型半导体材料。
可在公共源极区CSR之间的衬底SUB上设置多个绝缘层INS和INS'。绝缘层INS和INS'可沿着高度方向(例如，垂直于衬底SUB的顶表面)彼此间隔开地按次序堆叠。例如，绝缘层INS和INS'可包括绝缘材料(例如，半导体氧化物或半导体氮化物)。在示例实施例中，绝缘层INS'可与衬底SUB的顶表面接触，并且可形成为其厚度小于其它层(例如，绝缘层INS)中的每一个的厚度。
多个柱状物PL可设置在公共源极区CSR之间。柱状物PL可沿着行方向和列方向彼此间隔开地排列，并且沿着高度方向穿过绝缘层INS和INS'。在示例实施例中，柱状物PL可通过绝缘层INS和INS'与衬底SUB接触。柱状物PL中的每一个可包括沟道层CH和内层INN。沟道层CH可包括p型半导体材料或本征半导体材料。内层INN可包括绝缘材料或气隙。在特定实施例中，柱状物PL中的每一个还可包括至少一个绝缘层，其设置为覆盖沟道层CH的外表面，并且由氧化物层或氮化物层(例如，氧化硅或氮化硅)形成。
信息存储层INF可设为覆盖绝缘层INS和INS'的顶表面和底表面以及柱状物PL的暴露的外表面。信息存储层INF可设为将绝缘层INS和INS'中的最高的一个的顶表面暴露出来。信息存储层INF可包括电荷可在其中被俘获或从中排放的电荷俘获层。例如，信息存储层INF中的每一个可包括半导体氮化物层半导体氧化物层。在特定实施例中，信息存储层INF中的每一个可设为具有氧化物-氮化物-氧化物(ONO)或氧化物-氮化物-铝(ONA)结构。
导电材料CM1-CM10可按次序堆叠在公共源极区CSR之间的衬底SUB上。导电材料CM1-CM10可沿着高度方向彼此间隔开，以面对绝缘层INS与INS'之间的信息存储层INF的暴露的外表面。导电材料CM1-CM10可包括金属导电材料。
多个漏极DR可分别设置在柱状物PL上。在示例实施例中，漏极DR中的每一个可包括n型半导体材料(例如，n型硅图案)。漏极DR可分别与柱状物PL的沟道层CH的顶表面接触。
可在漏极DR上设置位线BL1和BL2。位线BL1和BL2可平行于列方向延伸，并且可沿着行方向彼此间隔开。位线BL1和BL2中的每一个可连接至多个漏极DR。在特定实施例中，位线BL1和BL2可分别与漏极DR通过介于它们之间的接触插塞连接。位线BL1和BL2可包括金属导电材料。
柱状物PL与信息存储层INF和导电材料CM1-CM10结合可构成多个单元串CS11、CS12、CS21和CS22。例如，每个单元串可包括柱状物PL中的一个、与其邻近的信息存储层INF以及与其邻近的导电材料CM1-CM10。
在示例实施例中，第一导电材料CM1和第二导电材料CM2可分别用作控制地选择晶体管GSTa和GSTb的栅极。信息存储层INF的面对第一导电材料CM1和第二导电材料CM2的那部分可分别用作地选择晶体管GSTa和GSTb的电荷俘获层。沟道层CH的面对第一导电材料CM1和第二导电材料CM2的那部分可分别用作地选择晶体管GSTa和GSTb的竖直主体。在特定实施例中，第一导电材料CM1和第二导电材料CM2可彼此电连接，以用作单条地选择线GSL。
第三导电材料CM3至第八导电材料CM8可分别用作第一存储器单元MC1至第六存储器单元MC6的控制栅极。信息存储层INF的面对第三导电材料CM3至第八导电材料CM8的那部分可分别用作第一存储器单元MC1至第六存储器单元MC6的电荷俘获层。沟道层CH的面对第三导电材料CM3至第八导电材料CM8的那部分可分别用作第一存储器单元MC1至第六存储器单元MC6的竖直主体。
沿着高度方向处于相同层水平的第三导电材料CM3可彼此电连接，以用作第一字线WL1。沿着高度方向处于相同层水平的第四导电材料CM4可彼此电连接，以用作第二字线WL2。沿着高度方向处于相同层水平的第五导电材料CM5可彼此电连接，以用作第三字线WL3。沿着高度方向处于相同层水平的第六导电材料CM6可彼此电连接，以用作第四字线WL4。沿着高度方向处于相同层水平的第七导电材料CM7可彼此电连接，以用作第五字线WL5。沿着高度方向处于相同层水平的第八导电材料CM8可彼此电连接，以用作第六字线WL6。
第九导电材料CM9和第十导电材料CM10可分别用作串选择晶体管SSTa和SSTb的控制栅极。信息存储层INF的面对第九导电材料CM9和第十导电材料CM10的那部分可分别用作串选择晶体管SSTa和SSTb的电荷俘获层。沟道层CH的面对第九导电材料CM9和第十导电材料CM10的那部分可分别用作串选择晶体管SSTa和SSTb的竖直主体。
第一行的第九导电材料CM9可用作串选择线SSL1a，而第一行的第十导电材料CM10可用作串选择线SSL1b。第二行的第九导电材料CM9可用作串选择线SSL2a，而第二行的第十导电材料CM10可用作串选择线SSL2b。
如图10所示，由于制造工艺中的蚀刻特性，柱状物PL中的每一个可形成为其宽度沿着朝着衬底SUB的方向减小。然而，会发生工艺异常，以使得柱状物PL的宽度可不连续减小。例如，如图10的部分BC中所示，柱状物PL的宽度在沿着朝着衬底SUB的方向上可减小、增大再减小。与其它正常存储器单元的电特性相比，位于图10的部分BC附近的存储器单元会具有劣化的电特性(例如，数据存储特性)。例如，可将位于图10的部分BC附近的存储器单元分类为“坏单元”。
根据本发明构思的示例实施例，可检查坏单元的位置，然后，可在坏单元上执行可靠性验证读取。
图11是示出可靠性验证读取的第五示例的流程图。参照图1、图3和图11，在步骤S1610中，可在包括在被选中存储器块或被选中子块中并且结合至未选中的串选择线SSL的已擦除单元上执行可靠性验证读取。
作为一个示例，在读操作中，可选择第一串选择线SSL1a和SSL1b以及第二字线WL2。在步骤S1610中，可在由对应于第二串选择线SSL2a和SSL2b的存储器单元的已擦除单元构成的至少一行上执行可靠性验证读取。
在步骤S1620中，检查已擦除单元的比特误码率是否高于或等于临界值。也就是说，检查阈电压高于预定电压的存储器单元的数量是否大于或等于临界值。如果已擦除单元的比特误码率高于或等于临界值，则可关闭被选中存储器块BLKa或被选中子块。
作为一个示例，当在被选中存储器块BLKa或被选中子块中存在由已擦除单元构成的至少一行时，可执行图11的可靠性验证读取。
图12是示出可靠性验证读取的第六示例的流程图。参照图1、图3和图12，在步骤S1710中，可在包括在被选中存储器块或被选中子块中并且结合至被选中串选择线SSL和位于被选中字线WL上方的上部字线WL的存储器单元上执行可靠性验证读取。
作为一个示例，在读操作中，可选择第一串选择线SSL1a和SSL1b以及第二字线WL2。在这种情况下，在步骤S1710中，可在对应于第一串选择线SSL1a和SSL1b并且位于第二字线WL2上方(即，处于更高层水平)的第三字线WL3的存储器单元(例如，第一被验证存储器单元)上执行可靠性验证读取。
在步骤S1720中，可将第一被验证存储器单元的比特误码率与临界值进行比较。如果第一被验证存储器单元的比特误码率低于临界值，则可执行步骤S1750。
如果第一被验证存储器单元的比特误码率高于或等于临界值，则在步骤S1730中，检查第一被验证存储器单元是否是已擦除单元。如果第一被验证存储器单元不是已擦除单元，则可在步骤S1770中执行读取再申请，并且可不执行后续步骤。如果第一被验证存储器单元是已擦除单元，则在步骤S1740中，可关闭被选中存储器块BLKa或被选中子块。然后，可执行步骤S1750。
在步骤S1750中，可在包括在被选中存储器块或被选中子块中并且对应于被选中串选择线SSL和位于被选中字线WL下方的下部字线WL的存储器单元上执行可靠性验证读取。
作为一个示例，在步骤S1750中，可在结合至第一串选择线SSL1a和SSL1b位于第二字线WL2下方(即，处于更低层水平)的第一字线WL1的存储器单元(例如，第二被验证存储器单元)上执行可靠性验证读取。
在步骤S1760中，可将第二被验证存储器单元的比特误码率与临界值进行比较。如果第二被验证存储器单元的比特误码率低于临界值，则可不执行后续步骤。如果第一被验证存储器单元的比特误码率高于或等于临界值，则在步骤S1770中，可在被选中存储器块BKLa或被选中子块上执行读取再申请。
总而言之，检查与被选中存储器单元共享被选中串选择线SSL并且对应于上部和/或下部字线WL的未选中的存储器单元。如果被验证存储器单元的比特误码率等于或大于临界值，并且未选中的存储器单元是已擦除存储器单元，则关闭包括被验证存储器单元的存储器块或子块。如果被验证存储器单元的比特误码率等于或大于临界值，并且被验证存储器单元的至少一部分不是已擦除单元(即，被编程存储器单元)，则存储在存储器块或子块(或被验证存储器单元)中的数据被再申请。
图13是示出可靠性验证读取的第七示例的流程图。参照图1、图3和图13，在步骤S1810中，可在包括在被选中存储器块或被选中子块中并且结合至被选中串选择线SSL和预定字线WL的存储器单元上执行可靠性验证读取。
作为一个示例，在读操作中，可选择第一串选择线SSL1a和SSL1b以及第二字线WL2。在这种情况下，在步骤S1810中，可在结合至第一串选择线SSL1a和SSL1b以及第一字线WL1至第六字线WL6中的至少一条预定的(例如，WL4)存储器单元(例如，被验证存储器单元)上执行可靠性验证读取。
在步骤S1820中，可将被验证存储器单元的比特误码率与临界值进行比较。如果被验证存储器单元的比特误码率低于临界值，则可不执行后续步骤。如果被验证存储器单元的比特误码率高于或等于临界值，则在步骤S1830中，检查被验证存储器单元是否是已擦除单元。
如果被验证存储器单元是已擦除单元，则在步骤S1840中，可关闭被选中存储器块BLKa或被选中子块。如果被验证存储器单元不是已擦除单元，则在步骤S1850中，可在被选中存储器块BKLa或被选中子块上执行读取再申请。
图14是示出可靠性验证读取的第八示例的流程图。参照图1、图3和图14，在步骤S1910中，可在包括在被选中存储器块或被选中子块中并且结合至未选中串选择线SSL的已擦除单元上执行可靠性验证读取。
作为一个示例，在读操作中，可选择第一串选择线SSL1a和SSL1b以及第二字线WL2。在这种情况下，在步骤S1910中，可在由对应于第一串选择线SSL1a和SSL1b的存储器单元的已擦除单元构成的至少一行上执行可靠性验证读取。
在步骤S1920中，检查已擦除单元的比特误码率是否高于或等于临界值。如果已擦除单元的比特误码率高于或等于临界值，则可关闭被选中存储器块BLKa或被选中子块。
作为一个示例，当被选中存储器块BLKa或被选中子块包括由已擦除单元构成的至少一行时，可执行图14的可靠性验证读取。
图15是示出可靠性验证读取的第九示例的流程图。参照图1、图3和图15，在步骤S2010中，可按照与参照图12、图13和图14描述的方法中的至少一种相同或相似的方式执行可靠性验证读取。例如，可靠性验证读取可包括以下中的至少一个：在对应于被选中串选择线SSL和位于被选中字线WL上方的上部字线WL的存储器单元上执行的上述可靠性验证读取；在对应于被选中串选择线SSL和位于被选中字线WL下方的下部字线WL的存储器单元上执行的上述可靠性验证读取；在对应于被选中串选择线SSL和预定字线WL的存储器单元上执行的上述可靠性验证读取；或者在包括在对应于被选中串选择线SSL的存储器单元中的一行已擦除单元上执行的上述可靠性验证读取。
在步骤S2020中，可按照与参照图6和图7描述的方法中的至少一种相同或相似的方式执行可靠性验证读取。例如，可在对应于至少一个未选择的串选择线SSL和被选中字线WL的存储器单元上执行可靠性验证读取。
在步骤S2030中，可按照与参照图8、图9和图11描述的方法中的至少一种相同或相似的方式执行可靠性验证读取。例如，可靠性验证读取可包括上述可靠性验证读取中的至少一个，即，在对应于未选中的串选择线SSL和位于被选中字线WL上方的上部字线WL的存储器单元上执行的可靠性验证读取；在对应于未选中的串选择线SSL和位于被选中字线WL下方的下部字线WL的存储器单元上执行的可靠性验证读取；在对应于未选中的串选择线SSL和预定字线WL的存储器单元上执行的可靠性验证读取；或者在包括在对应于未选中的串选择线SSL的存储器单元中的一行已擦除单元上执行的可靠性验证读取。
换句话说，可在位于邻近于已对其执行了读操作的被选中存储器单元的存储器单元、与被选中存储器单元被包括在同一擦除单位中并且位于预定位置的存储器单元、或者与被选中存储器单元被包括在同一擦除单位中的已擦除单元上执行可靠性验证读取。可在一行或至少两行上执行可靠性验证读取。在被验证存储器单元(例如，除已擦除单元以外)的比特误码率高于或等于临界值的情况下，可针对进一步操作执行或调度读取再申请。在读取再申请中，可将存储在包括被验证存储器单元的擦除单位(例如，存储器块BLKa或子块)中的数据复制或移动至其它擦除单位。如果执行读取再申请，则可省略与可靠性验证读取关联的后续步骤。如果已擦除单元的比特误码率高于或等于临界值，则可关闭被选中存储器块BLKa或被选中子块。当被选中存储器块BLKa或被选中子块关闭时，可省略在已擦除单元上的可靠性验证读取。
图16是示出可靠性验证读取的第十示例的流程图。参照图1、图3和图16，在步骤S2110中，检查是否满足第一条件。例如，在步骤S2110中，可检查随机数RDN是否在第一范围内。如果满足第一条件，则可按照与参照图12、图13和图14描述的方法中的至少一种相同或相似的方式执行可靠性验证读取。
如果第一条件未满足，则在步骤S2130中，检查是否满足第二条件。例如，可检查随机数RDN是否在第二范围内。如果满足第二条件，则在步骤S2140中，可按照与参照图6和图7描述的方法中的至少一种相同或相似的方式执行可靠性验证读取。如果第二条件未满足，则可按照与参照图8、图9和图11描述的方法中的至少一种相同或相似的方式执行可靠性验证读取。
换句话说，存储器控制器120可构造为根据给定的情况选择将对其执行可靠性验证读取的被验证存储器单元。
图17是示出可靠性验证读取的第十一示例的流程图。参照图1、图3和图17，随机数产生器123可产生多个随机数。例如，随机数产生器123可产生第一随机数至第三随机数(RDN1、RDN2和RDN3)。计数器125可管理对应于所述多个随机数的多个计数。例如，计数器125可管理分别对应于第一随机数至第三随机数(RDN1、RDN2和RDN3)的第一计数至第三计数。
如果在被选中存储器块BLKa或被选中子块中在存储器单元上执行读操作，则在步骤S2210中，第一计数至第三计数可分别增大。
在步骤S2220中，检查第一计数是否达到第一随机数RDN1。如果第一计数达到第一随机数RDN1，则可执行步骤S2230。在步骤S2230中，可按照与参照图12、图13和图14描述的方法中的至少一种相同或相似的方式执行可靠性验证读取。此外，可将第一计数初始化，并且可更新第一随机数RDN1。
在步骤S2240中，检查第二计数是否达到第二随机数RDN2。如果第二计数达到第二随机数RDN2，则可执行步骤S2250。在步骤S2250中，可按照与参照图6和图7描述的方法中的至少一种相同或相似的方式执行可靠性验证读取。此外，可将第二计数初始化，并且可更新第二随机数RDN2。
在步骤S2260中，检查第三计数是否达到第三随机数RDN3。如果第三计数达到第三随机数RDN3，则可执行步骤S2270。在步骤S2270中，可按照与参照图8、图9和图11描述的方法中的至少一种相同或相似的方式执行可靠性验证读取。此外，可将第三计数初始化，并且可更新第三随机数RDN3。
换句话说，存储器控制器120可管理多个随机数RDN和分别对应于所述多个随机数RDN的多个计数。在存储器控制器120中，可根据哪个计数达到与其对应的随机数RDN选择性地执行前述可靠性验证读取中的至少一个。
在以上示例中，已示例性地描述了在一个存储器块BLKa上的可靠性验证读取。如参照图2的描述，非易失性存储器110可包括多个存储器块BLK1-BLKz，它们中的每一个可划分为多个子块。
存储器控制器120可确定将对其执行可靠性验证读取的存储器单元的大小或区(例如，存储器块或子块)。在示例实施例中，可按照将非易失性存储器110的擦除单位设为将对其执行可靠性验证读取的存储器单元的目标区的方式操作存储器控制器120。
作为一个示例，随机数产生器123可针对每个存储器块或每个子块产生至少一个随机数RDN。计数器125可管理用于每个存储器块或每个子块的至少一个计数。如果在每个存储器块或每个子块中满足可靠性验证读取的执行条件，则可在每个存储器块或每个子块上执行可靠性验证读取。
图18是示出可靠性验证读取的第十二示例的流程图。参照图1、图3和图18，在步骤S2310中，可利用参照图9或图13描述的方法在坏单元上执行可靠性验证读取。
在步骤S2320中，可按照与参照图6至图8、图11、图12或图14至图17描述的方法中的至少一种相同或相似的方式在正常单元上执行可靠性验证读取。
换句话说，在坏单元上存在信息的情况下，可首先在坏单元上执行可靠性验证读取。可根据在坏单元上的可靠性验证操作的结果执行读取再申请。如果执行读取再申请，则可省略可靠性验证读取的后续步骤。在坏单元的比特误码率BER低于或等于临界值的情况下，可在正常单元上执行可靠性验证读取。可根据在正常单元上的可靠性验证操作的结果执行读取再申请。如果执行读取再申请，则可省略可靠性验证读取的后续步骤。
如果被验证存储器单元是已擦除单元，则可不执行读取再申请，并且可关闭被选中存储器块BLKa或被选中子块。在被选中存储器块BLKa或被选中子块关闭的情况下，可省略在已擦除单元上的后续可靠性验证读取。
图19是示出可靠性验证读取的第十三示例的流程图。参照图1、图3和图19，在步骤S2410中，可在对应于被选中串选择线SSL和上部字线WL的存储器单元上执行可靠性验证读取。在步骤S2420中，可在对应于被选中串选择线SSL和下部字线WL的存储器单元上执行可靠性验证读取。在步骤S2430中，可在对应于未选中的串选择线SSL和上部字线WL的存储器单元上执行可靠性验证读取。
换句话说，可在对应于被选中字线WL上方i倍(其中i是2或更大的正整数)的上部字线的存储器单元上执行可靠性验证读取，并且可在对应于被选中字线WL下方j倍(其中j是小于i的正整数)的下部字线的存储器单元上执行可靠性验证读取。例如，可在对应于上部字线的i行存储器单元上分别执行可靠性验证读取，并且可在对应于下部字线的j行存储器单元上执行可靠性验证读取。
如果被验证存储器单元的比特误码率BER高于或等于临界值，则可执行读取再申请。如果执行读取再申请，则可省略可靠性验证读取的后续步骤。如果被验证存储器单元是已擦除单元，则可不执行读取再申请，并且可关闭被选中存储器块BLKa或被选中子块。在被选中存储器块BLKa或被选中子块关闭的情况下，可省略在已擦除单元上的后续可靠性验证读取。
图20是示出可靠性验证读取的第十四示例的流程图。参照图1、图3和图20，在步骤S2510中，可在对应于被选中串选择线SSL和上部字线WL的存储器单元上执行可靠性验证读取。在步骤S2520中，可在对应于被选中串选择线SSL和下部字线WL的存储器单元上执行可靠性验证读取。在步骤S2530中，可在对应于未选中的串选择线SSL和下部字线WL的存储器单元上执行可靠性验证读取。
换句话说，可在对应于被选中字线WL下方i倍(其中i是2或更大的正整数)的下部字线的存储器单元上执行可靠性验证读取，并且可在对应于被选中字线WL上方j倍(其中j是小于i的正整数)的上部字线的存储器单元上执行可靠性验证读取。例如，可分别在对应于下部字线的i行存储器单元上执行可靠性验证读取，并且可在对应于上部字线的j行存储器单元上执行可靠性验证读取。
如果被验证存储器单元的比特误码率BER高于或等于临界值，则可执行读取再申请。如果执行读取再申请，则可省略可靠性验证读取的后续步骤。如果被验证存储器单元是已擦除单元，则可不执行读取再申请，并且可关闭被选中存储器块BLKa或被选中子块。在被选中存储器块BLKa或被选中子块关闭的情况下，可省略在已擦除单元上的后续可靠性验证读取。
在实施例中，可以在对应于被选中串选择线并且位于被选中存储器单元的在衬底上方的更高层水平和更低层水平的至少之一处的第一存储器单元上执行可靠性验证读取，并且在对应于未选中的串选择线并且位于被选中存储器单元的更高层水平和更低层水平的至少之一处的第二存储器单元上执行可靠性验证读取。例如，可以对被选中串选择线执行一次可靠性验证读取并且对未选的串选择线中的一个执行可靠性验证读取，未选的串选择线中的所述一个与被选中串选择线相邻。例如，可以在对应于被选中串选择线并且位于被选中存储器单元的更高/更低层水平处的第一存储器单元上执行可靠性验证读取，并且在对应于未选中的串选择线并且位于被选中存储器单元的更低/更高层水平处的第二存储器单元上执行可靠性验证读取。
如上所述，根据来自外部主机装置的读取请求(或命令)，存储器控制器可以执行多次可靠性验证读取。例如，一旦根据读取请求(或命令)读取了存储器单元，存储器控制器可以执行第一可靠性验证读取，并且调度或保留剩余的可靠性验证读取。一旦接收随后的读取请求(或命令)，存储器控制器可以读取存储器单元并且执行调度的或保留的可靠性验证读取当中的可靠性验证读取。也就是说，可靠性验证读取可以与由读取请求(或命令)所引起的正常读取交替执行。
图21是示出可靠性验证读取的第十五示例的流程图。参照图1、图3和图21，在步骤S2610中，可利用第一临界值CV1在第一存储器单元上执行可靠性验证读取。例如，第一临界值CV1可用于与第一存储器单元的比特误码率进行比较。
在步骤S2620中，可利用第二临界值CV2在第二存储器单元上执行可靠性验证读取。例如，第二临界值CV2可用于与第二存储器单元的比特误码率进行比较。在示例实施例中，第二临界值CV2可与第一临界值CV1不同。
如果被验证存储器单元的比特误码率BER高于或等于临界值，则可执行读取再申请。如果执行读取再申请，则可省略可靠性验证读取的后续步骤。如果被验证存储器单元是已擦除单元，则可不执行读取再申请，并且可关闭被选中存储器块BLKa或被选中子块。在被选中存储器块BLKa或被选中子块关闭的情况下，可省略在已擦除单元上的后续可靠性验证读取。
作为一个示例，第一存储器单元可为坏单元，并且第二存储器单元可为正常单元。在这种情况下，第一临界值CV1可设为小于第二临界值CV2的值。
作为另一示例，第一存储器单元可为已擦除单元，并且第二存储器单元可为被编程单元。在这种情况下，第一临界值CV1可设为小于第二临界值CV2的值。
图22是示出读取再申请的第一示例的流程图。参照图1、图2、图3和图22，在步骤S2710中，可根据字线WL1-WL6的顺序将被选中存储器块BLKa或被选中子块中的存储器单元的数据复制或移动至其它存储器块或其它子块。
作为一个示例，可按照从连接至第一字线WL1的存储器单元至连接至第六字线WL6的存储器单元的次序将存储在存储器单元中的数据复制或移动至其它存储器块或其它子块。例如，存储器控制器120可从被选中存储器块BLKa读出数据和将读取的数据写入其它存储器块中。例如，一旦以被选中存储器块BLKa为单位执行读取再申请，就可跳过与可靠性验证读取相关的后续处理(例如，后续可靠性验证读取)。
图23是示出读取再申请的第二示例的流程图。参照图1、图2、图3和图23，在步骤S2810中，可复制或移动被验证存储器单元的数据。例如，存储器控制器120可将包括在被选中存储器块BLKa或被选中子块中并且已对其执行验证读取的被验证存储器单元的数据复制或移动至其它存储器块或其它子块。
在步骤S2820中，可根据字线WL1-WL6的顺序将被选中存储器块BLKa或被选中子块中的其余存储器单元的数据复制或移动至其它存储器块或其它子块。例如，存储器控制器120可从被选中存储器块BLKa的除被验证存储器单元以外的其余存储器单元中读出数据。存储器控制器120可将在步骤S2820中读取的其余存储器单元的数据写入在其中对在步骤S2810中获得的被验证存储器单元的读取的数据进行编程的存储器块或子块中。
作为一个示例，如果被验证存储器单元的比特误码率高于或等于临界值，则可执行读取再申请。当执行读取再申请时，在从其余存储器单元而非被验证存储器单元中读出数据的操作中，被验证存储器单元会经受额外的读干扰。这种额外的读干扰会导致存储在被验证存储器单元中的数据的无法校正的误差。为了避免这种现象，在读取其余存储器单元的数据之前，可先读取经检查其比特误码率高于或等于临界值的被验证存储器单元的数据。
作为一个示例，当被验证存储器单元的比特误码率高于或等于临界值时，可立即执行步骤S2810。当存储装置100处于空闲状态时，可执行步骤S2820，或者作为存储装置100的后台操作执行步骤S2820。例如，一旦以被选中存储器块BLKa为单位执行读取再申请，就可跳过与可靠性验证读取相关的后续处理(例如，后续可靠性验证读取)。
图24是示出读取再申请的第三示例的流程图。参照图1、图2、图3和图24，在步骤S2910中，可将被验证存储器单元的数据复制或移动至其它存储器块或其它子块。在步骤S2920中，可关闭被选中存储器块BLKa或被选中子块。换句话说，当执行读取再申请时，可不将除被验证存储器单元以外的其余存储器单元的数据复制或移动至其它存储器块或其它子块。
在读取再申请的目标限于被验证存储器单元的情况下，可不省略地执行与可靠性验证读取关联的后续步骤，即使在执行读取再申请的情况下也是如此。例如，如参照图7、图11和图16的描述，在基于在第一被验证存储器单元上的可靠性验证读取的结果而执行读取再申请的情况下，可不在第二被验证存储器单元上执行可靠性验证读取。然而，如果将用于读取再申请的操作单位限于一行存储器单元，则即使当基于在第一被验证存储器单元上的可靠性验证读取的结果执行读取再申请时，也可在第二被验证存储器单元上执行可靠性读操作。
图25是示出读取再申请的第四示例的流程图。参照图1、图2、图3和图25，在步骤S3010中，可复制或移动被选中存储器单元的数据。例如，存储器控制器120可将包括在被选中存储器块BLKa或被选中子块中并且通过外部主机装置的请求对其执行读操作的存储器单元的数据复制或移动至其它存储器块或其它子块。
在步骤S3020中，可根据字线WL1-WL6的顺序将被选中存储器块BLKa或被选中子块中的其余存储器单元的数据复制或移动至其它存储器块或其它子块。例如，存储器控制器120可从被选中存储器块BLKa的除被选中存储器单元以外的其余存储器单元中读出数据。存储器控制器120可将在步骤S3020中读取的其余存储器单元的数据写入在其中对在步骤S3010中读取的被选中存储器单元的数据进行编程的存储器块或子块中。
作为一个示例，当被验证存储器单元的比特误码率高于或等于临界值时，可立即执行步骤S3010。当存储装置100处于空闲状态时，可执行步骤S3020，或者可作为存储装置100的后台操作执行步骤S3020。
当读取存储在被选中存储器单元中的数据时，可在被选中存储器块BLKa或被选中子块中发生读干扰。在将选为读操作的目标的存储器单元的数据复制或移动至其它存储器块或其它子块的情况下，可减轻被选中存储器块BLKa或被选中子块中的读干扰。例如，一旦以被选中存储器块BLKa为单位执行读取再申请，就可跳过与可靠性验证读取相关的后续处理(例如，后续可靠性验证读取)。
图26是示出读取再申请的第五示例的流程图。参照图1、图2、图3和图26，在步骤S3110中，可复制或移动被选中存储器单元的数据。例如，存储器控制器120可将包括在被选中存储器块BLKa或被选中子块中并且已通过来自外部主机装置的请求对其执行了读操作的存储器单元的数据复制或移动至其它存储器块或其它子块。
在步骤S3120中，可关闭被选中存储器块BLKa或被选中子块。换句话说，当执行读取再申请时，可不将除被选中存储器单元以外的其余存储器单元的数据复制或移动至其它存储器块或其它子块。
图27是示出读取再申请的第六示例的流程图。参照图1、图2、图3和图27，在步骤S3210中，可复制或移动对应于被验证或被选中串选择线的存储器单元的数据。例如，如果在可靠性验证读取中找到其比特误码率高于或等于临界值的存储器单元，则存储器控制器120可选择对应于这种存储器单元的串选择线作为读取再申请的目标。
存储器控制器120可将结合至选为读取再申请的目标的串选择线的存储器单元(例如，被选中存储器块BLKa或被选中子块中的所有相关的存储器单元)的数据复制或移动至其它存储器块或其它子块。
在步骤S3220中，可根据字线WL1-WL6的顺序将被选中存储器块BLKa或被选中子块中的其余存储器单元的数据复制或移动至其它存储器块或其它子块。例如，存储器控制器120可从被选中存储器块BLKa的其余存储器单元中读出数据。存储器控制器120可将在步骤S3220中读取的其余存储器单元的数据写入在其中存储有在步骤S3210中读取的对应于被验证或被选中串选择线的存储器单元的数据的存储器块或子块中。
作为一个示例，当被验证存储器单元的比特误码率高于或等于临界值时，可立即执行步骤S3210。当存储装置100处于空闲状态时，可执行步骤S3220，或者可作为存储装置100的后台操作执行步骤S3220。例如，一旦以被选中存储器块BLKa为单位执行读取再申请，就可跳过与可靠性验证读取相关的后续处理(例如，后续可靠性验证读取)。
图28是示出读取再申请的第七示例的流程图。参照图1、图2、图3和图28，在步骤S3310中，可复制或移动对应于被验证或被选中串选择线的存储器单元的数据。例如，如果在可靠性验证读取中找到其比特误码率高于或等于临界值的存储器单元，则存储器控制器120可选择对应于这种存储器单元的串选择线作为读取再申请的目标。
存储器控制器120可将结合至选为读取再申请的目标的串选择线的存储器单元(例如，被选中存储器块BLKa或被选中子块中的所有相关的存储器单元)的数据复制或移动至其它存储器块或其它子块。
在步骤S3120中，可关闭被选中存储器块BLKa或被选中子块。换句话说，当执行读取再申请时，可不将不对应于针对读取再申请选择的串选择线的其余存储器单元的数据复制或移动至其它存储器块或其它子块。
图29是示例性地示出控制用于可靠性验证读取的操作条件的方法的表。参照图1、图2、图3和图29，存储器控制器120可以考虑到存储装置100或存储器块BLKa的操作状态来调整用于可靠性验证读取的条件。
作为一个示例，在存储器块BLKa或子块上越频繁地执行编程或擦除操作，存储在存储器块BLKa或子块中的数据的误码率越高。因此，存储器控制器120可改变与存储器块BLKa或子块关联的随机数RDN，其方式是，使随机数的范围或平均值随着在存储器块BLKa或子块上执行的编程或擦除操作的重复次数增加而减小。此外，在存储器块BLKa或子块上执行的编程或擦除操作的重复次数增大或者超过预定值的情况下，可在存储器控制器120的控制下，在存储器块BLKa或子块中的至少一行存储器单元上至少执行一次额外的可靠性验证读取。
作为其它示例，在其中已写有数据的存储器块BLKa或子块上越频繁地执行读操作，存储在存储器块BLKa或子块中的数据的错误率越高。因此，存储器控制器120可改变与存储器块BLKa或子块关联的随机数RDN，其方式是，随机数的范围或平均值随着在其中已写有数据的存储器块BLKa或子块上执行的读操作的重复次数的增加而减小。此外，在其中已写有数据的存储器块BLKa或子块上执行的读操作的重复次数增加或超过预定值的情况下，可在存储器控制器120的控制下，在存储器块BLKa或子块中的至少一行存储器单元上至少执行一次额外的可靠性验证读取。
作为另一示例，随着从在存储器块BLKa或子块上的数据编程完成开始经过的时间增加，存储在存储器块BLKa或子块中的数据的错误率增加。因此，存储器控制器120可改变与存储器块BLKa或子块关联的随机数RDN，其方式是，随机数的范围或平均值随着从在存储器块BLKa或子块上的数据编程的完成开始经过的时间增加而减小。此外，在从在存储器块BLKa或子块上的数据编程的完成开始经过的时间增加的情况下，可在存储器控制器120的控制下，在存储器块BLKa或子块中的至少一行存储器单元上至少执行一次额外的可靠性验证读取。
作为又一示例，可从当执行数据编程时可写入的编程时间戳(PTS)获得从数据编程开始经过的时间。例如，编程时间戳PTS可表示从完成数据编程开始过去了一定时间。可替换地，编程时间戳PTS可表示当执行数据编程时的时间。在这种情况下，可通过计算编程时间戳(PTS)与当前时间之间的差来获得经过的时间。
如果经过的时间非常短(例如，比第一参考时间更短)，则存储在存储器块BLKa或子块的存储器单元中的数据发生误差的几率会很小。因此，在存储器块BLKa或子块中，即使满足可靠性验证读取的条件，如果从数据编程开始经过的时间也比第一参考时间更短，则存储器控制器120也可省略执行可靠性验证读取的步骤。
作为另一示例，如果经过的时间太短(例如，比短于第一参考时间的第二参考时间更短)，则存储在存储器块BLKa或子块的存储器单元中的数据可处于不稳定状态，因此，发生误差的几率较大。因此，如果从数据编程开始经过的时间比第二参考时间更短，则存储器控制器120也可在存储器块BLKa或子块上至少执行一次可靠性验证读取。
根据被选中存储器单元的数据是随机数据还是顺序数据，存储器控制器120可调整(即，减少或增加)将在存储器块BLKa或子块上执行的可靠性验证读取的重复次数。
在坏单元上存在信息但在可靠性验证读取中未检查坏单元的情况下，存储器控制器120可利用参照图9或图13描述的方法在这些坏单元上至少执行一次可靠性验证读取。
在被选中存储器块BLKa或被选中子块是敞开块(openblock)的情况下，存储器控制器120可按照在已擦除单元上不执行可靠性验证读取的方式控制可靠性验证读取的目标。作为另一示例，在已擦除单元上没有执行可靠性验证读取的情况下，存储器控制器120可在已擦除单元上至少执行一次可靠性验证读取。
图30是示意性地示出根据本发明构思的另一实施例的存储装置200的框图。参照图30，存储装置200可包括非易失性存储器210和存储器控制器220。存储器控制器220可包括寄存器221、随机数产生器223、计数器225和误差校正块227。
与图1的存储装置100相比，存储装置200不具有RAM130。可通过设置在存储器控制器220中的RAM执行与RAM130关联的图1的操作。
图31是示意性地示出根据本发明构思的示例实施例的计算装置300的框图。参照图31，计算装置300可包括处理器310、存储器1200、存储装置330、调制解调器340和用户接口350。
处理器310控制计算装置300的整体操作并且执行逻辑操作。处理器310由系统芯片(SoC)形成。处理器310可为通用处理器、专用处理器或应用处理器。
RAM320与处理器310通信。RAM320可为处理器310或计算装置300的工作存储器。处理器310将代码或数据暂时存储在RAM320中。处理器310利用RAM320执行代码并且处理数据。处理器310利用RAM320执行多种软件，诸如(但不限于)操作系统和应用。处理器310利用RAM320控制计算装置300的整体操作。RAM320可包括诸如(但不限于)静态RAM、动态RAM、同步DRAM等的易失性存储器或诸如(但不限于)相变RAM(PRAM)、磁RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等的非易失性存储器。
存储装置330与处理器310通信。存储装置330用于长时间地存储数据。也就是说，处理器310将要被长时间存储的数据存储在存储装置330中。存储装置330存储用于驱动计算装置300的启动镜像。存储装置330存储诸如操作系统和应用的多种软件的源代码。存储装置330存储由诸如操作系统和应用的多种软件处理的数据。
在示例性实施例中，处理器310通过将存储在存储装置330中的源代码加载到RAM320上并且执行加载到RAM320上的代码来驱动诸如操作系统和应用的多种软件。处理器310将存储在存储装置330中的数据加载到RAM320上，并且处理加载到RAM320上的数据。处理器310将存储在RAM320中的数据中的将被长时间保存的数据存储在存储装置330中。
存储装置330包括诸如(但不限于)闪速存储器、PRAM(相变RAM)、MRAM(磁RAM)、RRAM(电阻式RAM)、FRAM(铁电RAM)等的非易失性存储器。
调制解调器340在处理器310的控制下与外部装置通信。例如，调制解调器340以有线或无线方式与外部装置通信。调制解调器340可基于无线通信方式或有线通信方式中的至少一种与外部装置通信，所述无线通信方式诸如LTE(长期演进)、WiMax、GSM(全球移动通信系统)、CDMA(码分多址)、蓝牙、NFC(近场通信)、WiFi、RFID(射频识别)等，所述有线通信方式诸如USB(通用串行总线)、SATA(串行AT附件)、HSIC(高速芯片互连)、SCSI(小计算机系统接口)、火线、PCI(外围组件互连)、PCIe(快速PCI)、NVMe(快速非易失性存储器)、UFS(通用闪存)、SD(安全数位)、SDIO、UART(通用异步收发传输器)、SPI(串行外设接口)、HS-SPI(高速SPI)、RS232、I2C(内置集成电路)、HS-I2C、I2S、(集成音频接口芯片)、S/PDIF(索尼/飞利浦数字接口)、MMC(多媒体卡)、eMMC(内置MMC)等。
用户接口350在处理器310的控制下与用于通信。例如，用户接口350可包括诸如键盘、键区、按钮、触摸面板、触摸屏、触摸垫、触摸球、相机、麦克风、回转仪传感器、振动传感器等的用户输入接口。用户接口350还可包括诸如LCD、OLED(有机发光二极管)显示装置、AMOLED(有源矩阵OLED)显示装置、LED、扬声器、电机等的用户输出接口。
存储装置330可包括根据本发明构思的示例实施例的存储装置100和200中的至少一个。处理器310、RAM320、调制解调器340和用户接口350可构造为用作与存储装置330通信的主机装置。
根据本发明构思的示例实施例，当在特定单元上执行读操作时，可检查存储在邻近的单元中的数据的可靠性。这样，可实现高度可靠的存储装置及其操作方法。
虽然已经特别示出和描述了本发明构思的示例实施例，但是本领域普通技术人员之一应该理解，在不脱离权利要求的精神和范围的情况下，可在其中作出形式和细节上的改变。

Claims (25)

1.一种操作存储装置的方法，所述存储装置包括非易失性存储器和构造为控制非易失性存储器的存储器控制器，其中，所述非易失性存储器包括：
多个单元串，所述多个单元串在衬底上按照多行多列排列，每个单元串包括沿着垂直于衬底的顶表面的方向按次序堆叠在衬底上的地选择晶体管、多个存储器单元和串选择晶体管，每个单元串的存储器单元在衬底的顶表面上方位于不同层水平；
第一串选择线至第M串选择线，其分别连接至所述多个单元串的第一行至第M行；以及
第一字线至第N字线，其分别连接至所述多个单元串的存储器单元的第一层水平至第N层水平，
所述方法包括步骤：
接收读命令和读地址；
根据读命令，在被选中存储器单元上执行读操作，被选中存储器单元对应于基于读地址选择的被选中串选择线和被选中字线；以及
在未选中的存储器单元上执行可靠性验证读取，
其中，将通过读操作读取的数据输出至外部装置，并且不将通过可靠性验证读取所读的数据输出至外部装置。
2.根据权利要求1所述的方法，其中，执行可靠性验证读取的步骤包括在对应于未选中的串选择线和被选中字线的存储器单元上执行可靠性验证读取。
3.根据权利要求1所述的方法，其中，执行可靠性验证读取的步骤包括在对应于未选中的串选择线和邻近于被选中字线的至少一条未选中的字线的存储器单元上执行可靠性验证读取。
4.根据权利要求1所述的方法，其中，执行可靠性验证读取的步骤包括在对应于被选中串选择线和邻近于被选中字线的至少一条未选中的字线的存储器单元上执行可靠性验证读取。
5.根据权利要求1所述的方法，其中，执行可靠性验证读取的步骤包括在处于被擦除的状态下的存储器单元上执行可靠性验证读取。
6.根据权利要求1所述的方法，其中，执行可靠性验证读取的步骤包括在对应于预定位置的存储器单元上执行可靠性验证读取。
7.根据权利要求1所述的方法，其中，当随着各个读操作而增加的计数达到随机数时，执行可靠性验证读取，并且
当执行可靠性验证读取时，更新随机数并且将所述计数复位。
8.根据权利要求7所述的方法，其中，随机数的更新方式是，在预定范围内产生随机数，或者使随机数具有预定平均值。
9.根据权利要求8所述的方法，其中，预定范围或预定平均值随着在所述多个单元串的存储器单元上执行的擦除操作的次数增加而减小。
10.根据权利要求8所述的方法，其中，预定范围或预定平均值随着在写有数据的存储器单元上执行的读操作的次数增加而减小。
11.根据权利要求8所述的方法，其中，预定范围或预定平均值随着从所述多个单元串的存储器单元的编程操作完成开始所经过的时间的增加而减小。
12.根据权利要求1所述的方法，其中，执行可靠性验证读取的步骤包括：
在对应于第一未选中的串选择线和被选中字线的存储器单元上执行可靠性验证读取；
在对应于第二未选中的串选择线和邻近于被选中字线的至少一条第一未选中的字线的存储器单元上执行可靠性验证读取；以及
在对应于被选中串选择线和邻近于被选中字线的至少一条第二未选中的字线的存储器单元上执行可靠性验证读取。
13.根据权利要求1所述的方法，其中，执行可靠性验证读取的步骤包括：
当随着各个读操作增加的第一计数达到第一随机数时，在对应于第一未选中的串选择线和被选中字线的存储器单元上执行可靠性验证读取；
当随着各个读操作增加的第二计数达到第二随机数时，在对应于第二未选中的串选择线和邻近于被选中字线的至少一条第一未选中的字线的存储器单元上执行可靠性验证读取；以及
当随着各个读操作增加的第三计数达到第三随机数时，在对应于被选中串选择线和邻近于被选中字线的至少一条第二未选中的字线的存储器单元上执行可靠性验证读取。
14.根据权利要求1所述的方法，其中，执行可靠性验证读取的步骤包括：
产生随机数；
当随机数在第一范围内时，在对应于第一未选中的串选择线和被选中字线的存储器单元上执行可靠性验证读取；
当随机数在第二范围内时，在对应于第二未选中的串选择线和邻近于被选中字线的至少一条第一未选中的字线的存储器单元上执行可靠性验证读取；以及
当随机数在第三范围内时，在对应于被选中串选择线和邻近于被选中字线的至少一条第二未选中的字线的存储器单元上执行可靠性验证读取。
15.根据权利要求1所述的方法，还包括：当其上已执行可靠性验证读取的存储器单元处于被擦除的状态，并且可靠性验证读取的比特误码率高于或等于临界值时，禁止所述多个单元串的存储器单元被写。
16.根据权利要求1所述的方法，还包括：当其上已执行可靠性验证读取的存储器单元没有处于被擦除的状态，并且可靠性验证读取的比特误码率高于或等于临界值时，执行读取再申请。
17.根据权利要求16所述的方法，其中，执行读取再申请的步骤包括对其上已执行可靠性验证读取的存储器单元的数据执行第一读取再申请。
18.根据权利要求17所述的方法，其中，执行读取再申请的步骤还包括在执行第一读取再申请之后对其余存储器单元的数据执行第二读取再申请。
19.根据权利要求1所述的方法，其中，非易失性存储器包括多个存储器块，每个存储器块包括多个单元串，
其中，被选中存储器单元和未选中的存储器单元属于同一个存储器块。
20.根据权利要求1所述的方法，其中，执行可靠性验证读取的步骤包括：
在对应于被选中串选择线并且在衬底上方位于被选中存储器单元的更高层水平和更低层水平的至少之一处的存储器单元上执行可靠性验证读取；以及
在对应于未选中的串选择线并且位于被选中存储器单元的更高层水平和更低层水平的至少之一处的存储器单元上执行可靠性验证读取。
21.一种操作存储装置的方法，所述存储装置包括非易失性存储器和构造为控制非易失性存储器的存储器控制器，其中，所述非易失性存储器包括在衬底上按照多行多列排列的多个单元串，每个单元串包括沿着垂直于衬底的顶表面的方向按次序堆叠在衬底上的地选择晶体管、多个存储器单元和串选择晶体管，所述方法包括步骤：
接收读命令和读地址；
响应于读命令，从通过读地址选择的存储器单元读数据，并将读取的数据输出至外部装置；
响应于读命令，从作为未被读地址选中的存储器单元的未选中存储器单元读数据，并基于在未选中的存储器单元上读取的结果确定是否对未选中的存储器单元执行读取再申请。
22.根据权利要求21所述的方法，其中，非易失性存储器包括多个存储器块，每个存储器块包括多个单元串，
其中，被选中存的储器单元和未选中的存储器单元属于同一个存储器块。
23.一种存储装置，包括：
非易失性存储器，其包括在衬底上按照多行多列排列的多个单元串，每个单元串包括沿着垂直于衬底的顶表面的方向按次序堆叠在衬底上的地选择晶体管、多个存储器单元和串选择晶体管；以及
存储器控制器，其构造为控制非易失性存储器，
其中，存储器控制器构造为响应于来自外部装置的请求从非易失性存储器的被选中存储器单元读数据，从未选中的存储器单元读数据，并根据在未选中的存储器单元上读取的结果确定是否对未选中的存储器单元执行读取再申请。
24.根据权利要求23所述的存储装置，其中，各行单元串分别连接至各条串选择线，
其中，在衬底上方具有相同层水平的存储器单元连接至相同的字线，
其中，在衬底上方具有不同层水平的存储器单元分别连接至不同的字线，并且
其中，未选中的存储器单元对应于未选中的串选择线和被选中字线。
25.根据权利要求23所述的存储装置，其中，各行单元串分别连接至各条串选择线，
其中，在衬底上方具有相同层水平的存储器单元连接至相同的字线，
其中，在衬底上方具有不同层水平的存储器单元分别连接至不同的字线，并且
其中，未选中的存储器单元对应于未选中的串选择线和邻近于被选中字线的至少一条未选中的字线。
CN201510510698.6A 2014-08-19 2015-08-19 存储装置和操作存储装置的方法 Active CN105374388B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0107829 2014-08-19
KR1020140107829A KR102318561B1 (ko) 2014-08-19 2014-08-19 스토리지 장치, 스토리지 장치의 동작 방법

Publications (2)

Publication Number Publication Date
CN105374388A true CN105374388A (zh) 2016-03-02
CN105374388B CN105374388B (zh) 2020-01-03

Family

ID=55348837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510510698.6A Active CN105374388B (zh) 2014-08-19 2015-08-19 存储装置和操作存储装置的方法

Country Status (3)

Country Link
US (2) US9361997B2 (zh)
KR (1) KR102318561B1 (zh)
CN (1) CN105374388B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107678976A (zh) * 2016-08-02 2018-02-09 爱思开海力士有限公司 数据存储装置及其操作方法
CN108108121A (zh) * 2016-11-25 2018-06-01 三星电子株式会社 存储器控制器和控制其操作的方法
CN109471808A (zh) * 2017-09-08 2019-03-15 希耐克斯实验室公司 具有数据可靠性机制的存储系统及其操作方法
CN110322920A (zh) * 2018-03-28 2019-10-11 爱思开海力士有限公司 控制器及控制器的操作方法
US10644018B2 (en) 2018-04-12 2020-05-05 Macronix International Co., Ltd. 3D memory having plural lower select gates

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102128406B1 (ko) * 2014-09-26 2020-07-10 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
KR102250423B1 (ko) * 2015-01-13 2021-05-12 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법
KR20170023294A (ko) * 2015-08-20 2017-03-03 에스케이하이닉스 주식회사 비휘발성 메모리 장치, 메모리 시스템 및 그의 동작 방법
KR102449337B1 (ko) * 2015-12-14 2022-10-04 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법
KR102571497B1 (ko) * 2016-05-10 2023-08-29 삼성전자주식회사 멀티 스택 칩 패키지를 포함하는 데이터 저장 장치 및 그것의 동작 방법
KR102661936B1 (ko) * 2016-06-27 2024-04-30 삼성전자주식회사 저장 장치
US10049757B2 (en) * 2016-08-11 2018-08-14 SK Hynix Inc. Techniques for dynamically determining performance of read reclaim operations
KR102614083B1 (ko) * 2016-08-31 2023-12-18 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
KR20180047808A (ko) * 2016-11-01 2018-05-10 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102336662B1 (ko) 2017-10-12 2021-12-07 삼성전자 주식회사 비휘발성 메모리 장치 및 상기 비휘발성 메모리 장치의 동작 방법
US11158381B2 (en) 2017-10-12 2021-10-26 Samsung Electronics Co., Ltd. Non-volatile memory device and operating method thereof
US10933882B2 (en) 2017-12-27 2021-03-02 Micron Technology, Inc. Determination of reliability of vehicle control commands using a voting mechanism
US10836402B2 (en) 2017-12-27 2020-11-17 Micron Technology, Inc. Determination of reliability of vehicle control commands via redundancy
US10981576B2 (en) 2017-12-27 2021-04-20 Micron Technology, Inc. Determination of reliability of vehicle control commands via memory test
JP7074519B2 (ja) * 2018-03-19 2022-05-24 キオクシア株式会社 メモリシステム、および、メモリ制御方法
KR102468710B1 (ko) * 2018-03-26 2022-11-21 에스케이하이닉스 주식회사 메모리 장치와 메모리 컨트롤러를 포함하는 메모리 시스템, 및 그의 동작방법
US10854299B2 (en) 2018-05-31 2020-12-01 Micron Technology, Inc. Data erase operations for a memory system
US10541038B2 (en) * 2018-06-12 2020-01-21 Sandisk Technologies Llc Subgroup selection for verification
KR102499061B1 (ko) 2018-08-22 2023-02-13 삼성전자주식회사 상 변화 메모리 장치를 포함하는 반도체 메모리 장치 및 상 변화 메모리 장치를 액세스하는 방법
KR102627873B1 (ko) * 2018-10-25 2024-01-23 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템 및 그것의 동작 방법
US10908824B2 (en) * 2018-11-08 2021-02-02 Winbond Electronics Corp. Flash memory storage device and method thereof
US10901862B2 (en) 2018-11-13 2021-01-26 Micron Technology, Inc. High-reliability non-volatile memory using a voting mechanism
KR102610821B1 (ko) * 2018-11-15 2023-12-06 삼성전자주식회사 내구성 저하를 판단하는 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 메모리 컨트롤러의 동작방법
US11086717B2 (en) * 2019-10-31 2021-08-10 Seagate Technology Llc Random selection of code words for read voltage calibration
US11327882B2 (en) 2020-02-05 2022-05-10 Allegro Microsystems, Llc Method and apparatus for eliminating bit disturbance errors in non-volatile memory devices
US11170858B2 (en) * 2020-03-18 2021-11-09 Allegro Microsystems, Llc Method and apparatus for eliminating EEPROM bit-disturb
US11581058B2 (en) * 2021-05-17 2023-02-14 PetaIO Inc. Adaptive read disturb algorithm for NAND storage accounting for layer-based effect
KR102641756B1 (ko) 2021-11-11 2024-02-29 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US11966608B2 (en) * 2021-11-15 2024-04-23 Samsung Electronics Co., Ltd. Memory controller with improved data reliability and memory system including the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102467965A (zh) * 2010-11-16 2012-05-23 三星电子株式会社 非易失性存储装置、擦除方法及包括该装置的存储系统
US20130007353A1 (en) * 2010-02-17 2013-01-03 Sunil Shim Control method of nonvolatile memory device
US20140223246A1 (en) * 2013-02-06 2014-08-07 Kyungryun Kim Memory, memory controller, memory system, method of memory, memory controller and memory system

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090129624A (ko) 2008-06-13 2009-12-17 삼성전자주식회사 메모리 시스템 및 그것의 읽기 페일 방지 방법
JPH1196755A (ja) 1997-09-25 1999-04-09 Mitsubishi Electric Corp Ｄｒａｍ搭載の集積回路
US6762974B1 (en) 2003-03-18 2004-07-13 Micron Technology, Inc. Method and apparatus for establishing and maintaining desired read latency in high-speed DRAM
US7012835B2 (en) 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
KR100541819B1 (ko) 2003-12-30 2006-01-10 삼성전자주식회사 스타트 프로그램 전압을 차등적으로 사용하는 불휘발성반도체 메모리 장치 및 그에 따른 프로그램 방법
US7372730B2 (en) 2004-01-26 2008-05-13 Sandisk Corporation Method of reading NAND memory to compensate for coupling between storage elements
JP4157065B2 (ja) 2004-03-29 2008-09-24 株式会社東芝 半導体記憶装置
KR100645055B1 (ko) * 2004-10-28 2006-11-10 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR100841336B1 (ko) 2006-01-24 2008-06-26 삼성전자주식회사 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리를 구비한 메모리 시스템
US7453723B2 (en) 2006-03-01 2008-11-18 Micron Technology, Inc. Memory with weighted multi-page read
KR100874911B1 (ko) 2006-10-30 2008-12-19 삼성전자주식회사 리드 디스터브 특성을 개선하는 플래쉬 메모리 어레이의독출 방법
KR100790823B1 (ko) 2006-12-14 2008-01-03 삼성전자주식회사 리드 디스터브를 개선한 불휘발성 반도체 메모리 장치
CN101627443B (zh) 2006-12-29 2012-10-03 桑迪士克股份有限公司 通过考虑相邻存储器单元的所存储状态来读取非易失性存储器单元
US7440324B2 (en) 2006-12-29 2008-10-21 Sandisk Corporation Apparatus with alternating read mode
JP5661227B2 (ja) * 2007-02-07 2015-01-28 株式会社メガチップス メモリコントローラ
US7477547B2 (en) 2007-03-28 2009-01-13 Sandisk Corporation Flash memory refresh techniques triggered by controlled scrub data reads
KR100890016B1 (ko) * 2007-05-10 2009-03-25 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및그것의 프로그램 방법
KR100882841B1 (ko) 2007-06-19 2009-02-10 삼성전자주식회사 읽기 디스터번스로 인한 비트 에러를 검출할 수 있는메모리 시스템 및 그것의 읽기 방법
US7751237B2 (en) 2007-09-25 2010-07-06 Sandisk Il, Ltd. Post-facto correction for cross coupling in a flash memory
JP2009087509A (ja) 2007-10-03 2009-04-23 Toshiba Corp 半導体記憶装置
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
US7903486B2 (en) 2007-11-19 2011-03-08 Sandforce, Inc. System, method, and computer program product for increasing a lifetime of a plurality of blocks of memory
US8565019B2 (en) * 2007-11-20 2013-10-22 Kabushiki Kaisha Toshiba Method for controlling threshold value in nonvolatile semiconductor memory device
US8031521B1 (en) 2008-05-20 2011-10-04 Marvell International Ltd. Reprogramming non-volatile memory devices for read disturbance mitigation
US7808831B2 (en) 2008-06-30 2010-10-05 Sandisk Corporation Read disturb mitigation in non-volatile memory
KR101466585B1 (ko) 2008-07-10 2014-11-28 삼성전자주식회사 메모리 장치 및 메모리 장치의 관리 방법
KR20100102925A (ko) * 2009-03-12 2010-09-27 삼성전자주식회사 리드 리클레임 신호를 발생하는 불휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
KR101575851B1 (ko) 2009-03-13 2015-12-10 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 프로그램 방법
KR101635502B1 (ko) * 2009-07-22 2016-07-01 삼성전자주식회사 반도체 메모리 장치 및 그것의 프로그램 방법
US7818525B1 (en) * 2009-08-12 2010-10-19 Texas Memory Systems, Inc. Efficient reduction of read disturb errors in NAND FLASH memory
US8130544B2 (en) 2009-08-17 2012-03-06 Skymedi Corporation Method of reducing bit error rate for a flash memory
KR101605381B1 (ko) 2009-09-28 2016-03-23 삼성전자주식회사 비휘발성 메모리 장치, 이를 구비하는 비휘발성 메모리 시스템
JP2011107851A (ja) 2009-11-13 2011-06-02 Toshiba Corp メモリシステム
US8174881B2 (en) 2009-11-24 2012-05-08 Micron Technology, Inc. Techniques for reducing disturbance in a semiconductor device
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101676816B1 (ko) * 2010-02-11 2016-11-18 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR101692520B1 (ko) * 2010-02-17 2017-01-04 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
JP5788183B2 (ja) 2010-02-17 2015-09-30 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 不揮発性メモリ装置、それの動作方法、そしてそれを含むメモリシステム
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US8792282B2 (en) * 2010-03-04 2014-07-29 Samsung Electronics Co., Ltd. Nonvolatile memory devices, memory systems and computing systems
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
CA2793922A1 (en) 2010-04-26 2011-11-03 Mosaid Technologies Incorporated Write scheme in phase change memory
KR101678907B1 (ko) 2010-06-01 2016-11-23 삼성전자주식회사 리드 디스터번스를 줄일 수 있는 불휘발성 메모리 장치 및 그것의 읽기 방법
KR101656384B1 (ko) * 2010-06-10 2016-09-12 삼성전자주식회사 불휘발성 메모리 장치의 데이터 기입 방법
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
KR101810640B1 (ko) 2010-11-26 2017-12-20 삼성전자주식회사 불휘발성 메모리 장치 및 메모리 시스템 그리고 그것의 읽기 방법
KR101212387B1 (ko) 2011-01-03 2012-12-13 에스케이하이닉스 주식회사 반도체 메모리 소자의 독출 방법
KR101733620B1 (ko) * 2011-05-25 2017-05-11 삼성전자주식회사 기판에 적층된 복수의 메모리 셀들을 포함하는 불휘발성 메모리
KR20130011058A (ko) 2011-07-20 2013-01-30 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작방법
US8913437B2 (en) 2011-12-15 2014-12-16 Marvell World Trade Ltd. Inter-cell interference cancellation
KR101925383B1 (ko) * 2012-07-23 2018-12-05 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 데이터 관리 방법
JP5870901B2 (ja) 2012-11-02 2016-03-01 ソニー株式会社 誤り検出訂正装置、不一致検出装置、メモリシステム、および、誤り検出訂正方法
US20140181452A1 (en) 2012-12-26 2014-06-26 Nvidia Corporation Hardware command training for memory using read commands
US9824772B2 (en) 2012-12-26 2017-11-21 Nvidia Corporation Hardware chip select training for memory using read commands
KR102182381B1 (ko) 2013-12-11 2020-11-24 에스케이하이닉스 주식회사 어드레스 저장회로, 메모리 및 이를 포함하는 메모리 시스템
US9734888B2 (en) 2013-12-11 2017-08-15 SK Hynix Inc. Address storage circuit and memory and memory system including the same
KR102128406B1 (ko) 2014-09-26 2020-07-10 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130007353A1 (en) * 2010-02-17 2013-01-03 Sunil Shim Control method of nonvolatile memory device
CN102467965A (zh) * 2010-11-16 2012-05-23 三星电子株式会社 非易失性存储装置、擦除方法及包括该装置的存储系统
US20140223246A1 (en) * 2013-02-06 2014-08-07 Kyungryun Kim Memory, memory controller, memory system, method of memory, memory controller and memory system

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107678976A (zh) * 2016-08-02 2018-02-09 爱思开海力士有限公司 数据存储装置及其操作方法
CN107678976B (zh) * 2016-08-02 2021-09-24 爱思开海力士有限公司 数据存储装置及其操作方法
CN108108121A (zh) * 2016-11-25 2018-06-01 三星电子株式会社 存储器控制器和控制其操作的方法
CN108108121B (zh) * 2016-11-25 2022-02-25 三星电子株式会社 存储器控制器和控制其操作的方法
CN109471808A (zh) * 2017-09-08 2019-03-15 希耐克斯实验室公司 具有数据可靠性机制的存储系统及其操作方法
CN109471808B (zh) * 2017-09-08 2023-10-31 希耐克斯实验室公司 具有数据可靠性机制的存储系统及其操作方法
CN110322920A (zh) * 2018-03-28 2019-10-11 爱思开海力士有限公司 控制器及控制器的操作方法
US10644018B2 (en) 2018-04-12 2020-05-05 Macronix International Co., Ltd. 3D memory having plural lower select gates
TWI696248B (zh) * 2018-04-12 2020-06-11 旺宏電子股份有限公司 具有複數個下選擇閘極的三維記憶體元件

Also Published As

Publication number Publication date
KR102318561B1 (ko) 2021-11-01
US20160055917A1 (en) 2016-02-25
KR20160022451A (ko) 2016-03-02
US9361997B2 (en) 2016-06-07
US9502128B2 (en) 2016-11-22
US20160247577A1 (en) 2016-08-25
CN105374388B (zh) 2020-01-03

Similar Documents

Publication Publication Date Title
CN105374388A (zh) 存储装置和操作存储装置的方法
KR102435873B1 (ko) 스토리지 장치 및 그것의 리드 리클레임 방법
US9779833B2 (en) Flash memory device revising program voltage, three-dimensional memory device, memory system including the memory device, and methods of programming the memory device
US9690654B2 (en) Operation method of nonvolatile memory system
JP6193629B2 (ja) 不揮発性メモリセルの物理的特性を利用して乱数を生成する方法
US9659658B2 (en) Nonvolatile memory device, storage device including the nonvolatile memory device, and operating method of the storage device
US10008272B2 (en) Operation method of nonvolatile memory system that includes erase operations, fast erase operations, program operations and fast program operations
TWI587131B (zh) 包含非揮發性記憶體元件之記憶體系統及其程式化方法
US10175667B2 (en) Storage devices including dynamic internal thermal throttling
KR102292183B1 (ko) 불휘발성 메모리의 동작 방법 및 불휘발성 메모리를 포함하는 스토리지 장치의 동작 방법
US9286990B1 (en) Storage device, nonvolatile memory and method operating same
JP6521692B2 (ja) 不揮発性メモリ及びメモリコントローラを含むメモリシステムの動作方法
US10223018B2 (en) Bad page and bad block management in memory
US9977711B2 (en) Operation method of nonvolatile memory system
US10680005B2 (en) Nonvolatile memory device, method of operating nonvolatile memory device and storage device including the same
TW201203267A (en) Nonvolatile memory device and system performing repair operation for defective memory cell
US9910607B2 (en) Method of managing a memory, and a memory system
CN106469570B (zh) 包括非易失性存储器件的存储设备及其操作方法
US20140047246A1 (en) Flash memory device including key control logic and encryption key storing method
KR102229970B1 (ko) 불휘발성 메모리, 랜덤 액세스 메모리 및 메모리 컨트롤러를 포함하는 솔리드 스테이트 드라이브
TWI720985B (zh) 記憶體系統及其操作方法
US20170117056A1 (en) Memory device and an edge word line management method thereof
CN111128280A (zh) 存储装置及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant