CN104662660B - 具有通过控制栅极的连接件的存储器阵列 - Google Patents

具有通过控制栅极的连接件的存储器阵列 Download PDF

Info

Publication number
CN104662660B
CN104662660B CN201380049490.8A CN201380049490A CN104662660B CN 104662660 B CN104662660 B CN 104662660B CN 201380049490 A CN201380049490 A CN 201380049490A CN 104662660 B CN104662660 B CN 104662660B
Authority
CN
China
Prior art keywords
connector
control gate
storage arrangement
substrate
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380049490.8A
Other languages
English (en)
Other versions
CN104662660A (zh
Inventor
丹沢彻
村越有
迪帕克·蒂梅高达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Star Franchise Group Co ltd
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN201810153706.XA priority Critical patent/CN108364955B/zh
Publication of CN104662660A publication Critical patent/CN104662660A/zh
Application granted granted Critical
Publication of CN104662660B publication Critical patent/CN104662660B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一些实施例包含设备及方法，其具有：衬底；存储器单元串，其包含主体；选择栅极，其位于所述设备的一层级中且沿所述主体的一部分而定位；及控制栅极，其位于所述设备的其它层级中且沿所述主体的其它相应部分而定位。此类设备中的至少一者包含将所述选择栅极或所述控制栅极中的一者耦合到所述衬底中的组件(例如晶体管)的导电连接件。所述连接件可包含通过所述控制栅极中的至少一者的一部分的一部分。

Description

具有通过控制栅极的连接件的存储器阵列
优先权申请
本申请案主张2012年8月30日申请的第13/599,793号美国申请案的优先权权益，所述美国申请案的全文以引用的方式并入本文中。
背景技术
存储器装置(例如快闪存储器)广泛使用于计算机及许多电子产品中。此类存储器装置具有许多存储器单元及耦合于所述存储器单元与所述装置中的其它电路之间的内部互连件。随着给定装置面积的存储器单元密度日益增大，在所述装置中布线此类互连件会变得困难。
附图说明
图1A展示根据本发明的实施例的呈具有存储器阵列、控制及解码电路及连接件的存储器装置的形式的设备的示意图。
图1B到图1F展示根据本发明的实施例的图1A的存储器装置的一部分的结构的不同视图。
图1G及图1K展示根据本发明的实施例的可为图1A到图1F的存储器装置的变体的另一存储器装置的一部分的结构的不同视图。
图2A展示根据本发明的实施例的呈具有存储器阵列、控制及解码电路及连接件的另一存储器装置的形式的设备的示意图。
图2B及图2C展示根据本发明的实施例的图2A的存储器装置的一部分的结构的不同视图。
图2D及图2E展示根据本发明的实施例的可为图2A到图2C的存储器装置的变体的另一存储器装置的一部分的结构的不同视图。
图3A及图3B展示根据本发明的实施例的呈具有多个存储器阵列的存储器装置的形式的设备的示意图。
图3C及图3D展示根据本发明的实施例的图3A及图3B的存储器装置的一部分的结构的不同视图。
图4A到图4N展示根据本发明的实施例的具有将选择栅极耦合到存储器装置的其它元件的连接件的所述存储器装置的形成过程。
图5A到图5G展示根据本发明的实施例的具有将控制栅极的群组耦合到存储器装置的其它元件的连接件的所述存储器装置的形成过程。
图6A及图6B展示根据本发明的实施例的具有耦合于装置的导电材料之间的连接件的所述装置的一部分的结构的不同视图。
图7A及图7B展示根据本发明的实施例的可为图6A及图6B的装置的变体的另一装置的一部分的结构的不同视图。
具体实施方式
图1A展示根据本发明的实施例的呈具有存储器阵列101、控制及解码电路102、连接件145、146、147及148以及连接件190、191、192及193的存储器装置100的形式的设备的示意图的一部分。
存储器装置100可包含布置成存储器单元串(例如存储器单元串131及132)的存储器单元110、111、112及113。为简单起见，图1A中仅标记所述存储器单元串的两者(131及132)。图1A展示12个存储器单元串及每一存储器单元串中的四个存储器单元110、111、112及113的实例。此类存储器单元串的数目及每一存储器单元串中的此类存储器单元的数目可变动。
控制及解码电路102可操作以在存储操作期间存取存储器单元110、111、112及113以将信息存储于存储器单元110、111、112及113中(例如写入操作)或从存储器单元110、111、112及113获取信息(例如读取操作)。为简单起见，图1A将控制及解码电路102展示为单一块。然而，控制及解码电路102可包含可位于存储器装置100中的不同位置中的不同元件(例如电路)。例如，控制及解码电路102可包含耦合到连接件145、146、147及148的解码器(例如列解码器)及耦合到连接件190、191、192及193的另一解码器(例如行解码器)。
存储器装置100可包含可携带对应信号WL0、WL1、WL2及WL3的控制栅极150、151、152及153。控制栅极150、151、152及153与连接件190、191、192及193可形成存储器装置100的存取线的部分，使得此类存取线中的每一者可包含控制栅极150、151、152及153中的一者及/或连接件190、191、192及193中的一者。例如，存储器装置100的存取线可包含控制栅极150及/或连接件190，且存储器装置100的另一存取线可包含控制栅极151及/或连接件191。存储器装置100可分别使用信号WL0、WL1、WL2及WL3来分别控制到存储器单元110、111、112及113的存取(例如)以从存储器单元110、111、112及113获取(例如感测)信息(例如在读取操作中)或将信息存储于存储器单元110、111、112及113中(例如在写入操作中)。作为实例，图1A展示四个控制栅极150、151、152及153。此类控制栅极的数目可变动。如图1A中所展示，不同存储器单元串中的存储器单元可共享相同控制栅极(例如共享相同物理控制栅极)。例如，存储器单元110可共享控制栅极150。存储器单元111可共享控制栅极151。存储器单元112可共享控制栅极152。存储器单元113可共享控制栅极153。控制栅极150、151、152及153中的每一者可结构化为位于存储器装置100的单一装置层级中的单一控制栅极。
存储器装置100的连接件190、191、192及193可将相应控制栅极150、151、152及153耦合到存储器装置100的其它电路，例如控制及解码电路102。连接件190、191、192及193可结构化为存储器装置100中的导电连接件。存储器装置100可分别通过连接件190、191、192及193而将信号(例如WL0、WL1、WL2及WL3)从控制及解码电路102提供到控制栅极150、151、152及153。
存储器装置100可包含分别携带信号BL0、BL1及BL2的数据线170、171及172，及可携带信号SL(例如源极线信号)的线198。图1A展示三个数据线170、171及172作为一实例。此类数据线的数目可变动。数据线170、171及172中的每一者可结构化为存储器装置100中的导电线。线198可结构化为导电线且可形成存储器装置100的源极的部分(例如源极线)。在读取操作中，存储器装置100可使用数据线170、171及172来提供从存储器单元110、111、112及113获取的信息。在写入操作中，存储器装置100可使用数据线170、171及172来提供待存储于存储器单元110、111、112及113中的信息。
存储器装置100可包含选择栅极(例如漏极选择栅极)185、186、187及188及晶体管(例如漏极选择晶体管)165、166、167及168。晶体管165可共享相同选择栅极185。晶体管166可共享相同选择栅极186。晶体管167可共享相同选择栅极187。晶体管168可共享相同选择栅极188。
连接件145、146、147及148可将相应选择栅极185、186、187及188耦合到存储器装置100的其它电路，例如控制及解码电路102。连接件145、146、147及148可结构化为存储器装置100中的导电连接件。存储器装置100可分别通过连接件145、146、147及148而将信号(例如SGD0、SGD1、SGD2及SGD3)从控制及解码电路102提供到选择栅极185、186、187及188。
可分别由信号SGD0、SGD1、SGD2及SGD3控制(例如接通或关断)晶体管165、166、167及168。在存储操作(例如读取或写入操作)期间，可接通晶体管165、166、167及168(例如通过激活相应信号SGD0、SGD1、SGD2及SGD3)以将存储器装置100的存储器单元串耦合到数据线170、171及172。可关断晶体管165、166、167及168(例如通过将相应信号SGD0、SGD1、SGD2及SGD3解除激活)以从数据线170、171及172解耦存储器装置100的存储器单元串。
存储器装置100可包含晶体管(例如源极选择晶体管)161、162、163及164，其中的每一者可耦合于线198与相关联存储器单元串(例如存储器单元串131或132)之间。晶体管161、162、163及164可共享存储器装置100的相同选择栅极(例如源极选择栅极)180。
可由相同信号(例如设置于选择栅极180上的SGS信号(例如源极选择栅极信号))控制(例如接通或关断)晶体管161、162、163及164。在存储器操作(例如读取或写入操作)期间，可接通晶体管161、162、163及164(例如通过激活SGS信号)以将存储器装置100的存储器单元串耦合到线198。可关断晶体管161、162、163及164(例如通过解除激活SGS信号)以从线198解耦存储器装置100的存储器单元串。
图1B展示根据本发明的实施例的图1A的存储器装置100的一部分的结构的俯视图。图1C展示沿图1B的线1C的存储器装置100的所述部分的所述结构的侧视图。图1D展示图1B及图1C的存储器装置100的一部分的透视图。图1E展示图1B到图1D的存储器装置100的控制栅极150、151、152及153、开口(例如孔)175、176、177及178，以及电介质材料127的部分的结构的分解图。图1F展示具有开口137的控制栅极150、151、152及153中的一者(例如控制栅极150)以及耦合到导电接触件106的连接件146的分段146a及146c的结构的另一视图。开口137可用电介质材料127填充(图1B到图1E)。以下描述参考图1B到图1E。
如图1B及图1C中所展示，存储器装置100可包含衬底199，其可包含半导体衬底(例如硅衬底)。存储器单元串131及132中的每一者(也展示于图1A中)可包含从衬底199(例如垂直于衬底199)向外延伸的主体130。例如，主体130可包含材料的组合的柱，其中所述柱的长度沿垂直于x方向及y方向的z方向延伸。如图1C中所展示，存储器装置100可包含相对于z方向的不同装置层级120、121、122、123及124。存储器单元串131及132的存储器单元110、111、112及113可分别位于衬底199上方的装置层级120、121、122及123中。
主体130可包含可沿x方向形成于不同层中的不同材料。例如，主体130可包含能够阻挡电荷的穿隧的电荷阻挡材料(例如，比如氮化硅等电介质材料)。所述电荷阻挡材料可直接接触控制栅极150、151、152及153的材料。
主体130还可包含电荷存储材料，其经布置使得电荷阻挡材料(如上文所提及)可介于所述电荷存储材料与控制栅极150、151、152及153的材料之间。所述电荷存储材料可提供电荷存储功能以表示存储于存储器单元110、111、112及113中的信息的值。例如，所述电荷存储材料可包含可经配置以捕捉电荷的电荷捕捉材料(例如SiN)。在另一实例中，所述电荷存储材料可包含可为p型多晶硅或n型多晶硅的导电掺杂多晶硅。所述多晶硅可经配置以作为存储器单元(例如存储器单元110、111、112或113)中的浮动栅极操作(例如用于存储电荷)。
主体130可进一步包含穿隧电介质材料(例如硅氧化物)，其经布置使得电荷存储材料(上文所提及)可介于所述穿隧电介质材料与电荷阻挡材料之间。所述穿隧电介质材料可允许电荷(例如电子)从主体130的额外材料穿隧到电荷存储材料。
主体130的额外材料可包含可由(若干)穿隧电介质材料包围(或部分包围)的半导体材料。主体130的所述半导体材料可包含n型材料(例如n型多晶硅)或p型材料(例如p型多晶硅)。
如图1B及图1C中所展示，选择栅极185、186、187及188可包含衬底199上方的导电材料(例如导电掺杂多晶硅或其它导电材料)。选择栅极185、186、187及188中的每一者的导电材料可包含与同相同选择栅极关联的存储器单元串的主体130的相应部分相对(例如将其包围或部分包围)的部分。例如，选择栅极186的导电材料可包围(或部分包围)与选择栅极186关联的存储器单元串131及132的主体130的相应部分。选择栅极185、186、187及188中的每一者可包含边缘，例如选择栅极186的边缘186a。如图1B中所展示，存储器单元串132的主体130与选择栅极186的边缘186a之间的距离被指示为距离186b。为简单起见，图1B及图1C省略选择栅极185、187及188的边缘的标记。
控制栅极150、151、152及153可包括衬底199上方的导电材料(例如导电掺杂多晶硅或其它导电材料)。如图1B及图1C中所展示，控制栅极150、151、152及153中的每一者的导电材料可包含与存储器单元串的相同主体130的相应部分相对(例如将其包围或部分包围)的一部分。例如，控制栅极150的导电材料可包围(或部分包围)存储器单元110的位置附近的存储器单元串132的主体130的一部分。控制栅极151的导电材料可包围(或部分包围)存储器单元111的位置附近的存储器单元串132的主体130的一部分。控制栅极152的导电材料可包围(或部分包围)存储器单元112的位置附近的存储器单元串132的主体130的一部分。控制栅极153的导电材料可包围(或部分包围)存储器单元113的位置附近的存储器单元串132的主体130的一部分。
如图1C中所展示，存储器装置100可包含介于两个相邻控制栅极150、151、152及153之间或介于选择栅极185、186、187及188与控制栅极153之间的电介质材料(例如硅氧化物或其它导电材料)109。存储器装置100还可包含介于衬底119与控制栅极150、151、152及153之间的电介质材料(例如硅氧化物)118。
控制栅极150、151、152及153可分别包含沿y方向的边缘150a、151a、152a及153a。如图1C及图1D中所展示，边缘150a、151a、152a及153a可形成阶梯。存储器装置100中的参考位置与边缘150a、151a、152a及153a之间的距离不相等。例如，如图1C中所展示，存储器单元串132的主体130与边缘150a之间的距离(沿x方向)可大于存储器单元串132的主体130与边缘151a之间的距离(沿x方向)。在另一实例中，存储器单元串132的主体130与边缘151a之间的距离可大于存储器单元串132的主体130与边缘152a之间的距离。
存储器装置100中的参考位置与边缘150a、151a、152a及153a中的每一者之间的距离可不同于此参考位置与选择栅极185、186、187及188中的每一者的边缘之间的距离。例如，如图1C中所展示，存储器单元串132的主体130与边缘153a之间的距离(沿x方向)可大于存储器单元串132的主体130与选择栅极186的边缘186a之间的距离(沿x方向)。
如图1C中所展示，控制及解码电路102可包含晶体管(例如场效晶体管)，例如晶体管103及104。图1C仅展示两个晶体管103及104作为实例。控制及解码电路102可包含经配置以执行一或多个功能(例如解码功能以选择性地将信号提供到存储器单元110、111、112及113及提供对存储器单元110、111、112及113的存取)的许多晶体管。控制及解码电路102的晶体管(例如晶体管103及104)中的每一者的至少一部分(例如源极及漏极区域)可形成于衬底199的区域中。
连接件145、146、147及148可包含导电材料以将相应选择栅极185、186、187及188耦合到衬底199中的控制及解码电路102。连接件145、146、147及148中的每一者可包含不同分段(导电分段)且可耦合到选择栅极185、186、187及188中的相应选择栅极的接触区域。例如图1C中所展示，连接件146可耦合到选择栅极186的接触区域186x。连接件146可包含分段146a、146b及146c。分段146a及146b可垂直于衬底199。分段146c可平行于衬底199且可将分段146a耦合到分段146b。其它连接件145、147及148可耦合到相应选择栅极185、187及188的接触区域。如图1B中所展示，连接件145、147及148可包含相应分段145a、147a及148a，以及分段145b、147b及148b。
如图1B、图1C及图1E中所展示，存储器装置100可包含位于存储器装置100的区域125(图1B)中的电介质材料127以及开口175、176、177及178。电介质材料127可包含硅氧化物。区域125(其中可定位开口175、176、177及178)可介于选择栅极185、186、187及188的边缘的位置与相应控制栅极150、151、152及153的边缘150a、151a、152a及153a的位置之间。
开口175、176、177及178(如图1C中所展示)可用导电材料(例如导电掺杂多晶硅、金属或其它导电材料)填充。开口175、176、177及178可形成于电介质材料127中，使得其可通过电介质材料127的一部分而与控制栅极150、151、152及153分离(例如非直接接触)。
开口175、176、177及178中的每一者可延伸通过控制栅极150、151、152及153的堆叠。因此，连接件145、146、147及148中的每一者的材料的至少一部分可位于通过控制栅极150、151、152及153的材料的开口175、176、177及178中的相应开口内。例如图1C中所展示，连接件146的分段146a的材料的一部分可位于通过控制栅极150、151、152及153中的每一者的材料的开口176内。
如图1C中所展示，连接件146的分段146a可耦合到衬底199上方的导电接触件106且通过导电路径116而耦合到晶体管103。类似地，连接件145、147及148可包含耦合到相应导电接触件(图1C中未展示，但其可类似于导电接触件106)的分段。因此，连接件145、146、147及148可耦合到衬底199上方的相应导电接触件(例如106)且通过导电路径(例如116)而耦合到至少一个晶体管(例如103)。
如图1C中所展示，连接件190、191、192及193可包含导电材料以将相应控制栅极150、151、152及153耦合到衬底199中的控制及解码电路102。连接件190、191、192及193的导电材料可类似于或相同于连接件145、146、147及148的导电材料。连接件190、191、192及193中的每一者可包含不同分段(导电分段)且可耦合到控制栅极150、151、152及153中的相应控制栅极的接触区域。例如，如图1C中所展示，连接件192可耦合到控制栅极152的接触区域152x。连接件192可包含分段192a、192b及192c。分段192a及192b可垂直于衬底199。分段192c可平行于衬底199且可将分段192a耦合到分段192b。其它连接件190、191及193可耦合到相应控制栅极150、151及153的接触区域。连接件190、191及193还可包含具有类似布置的导电分段。例如，连接件190可包含分段190a、190b及190c。连接件191可包含分段191a、191b及191c。连接件193可包含分段193a、193b及193c。如图1B及图1C中所展示，连接件190、191、192及193的分段190a、191a、192a及193a分别可位于存储器装置100的区域126中。区域126可包含位于由相应控制栅极150、151、152及153的边缘150a、151a、152a及153a形成的阶梯外的区域。
如图1C中所展示，连接件192的分段192a可耦合到衬底199上方的导电接触件107且通过导电路径117而耦合到晶体管104。类似地，连接件190、191及193可包含耦合到相应导电接触件(图1C中未展示，但其可类似于导电接触件107)的分段。因此，连接件190、191、192及193中的每一者可耦合到衬底199上方的相应导电接触件(例如107)且通过相应导电路径(例如117)而耦合到衬底199中的至少一个晶体管(例如104)。
因此，如上文所描述，连接件145、146、147及148中的每一者可包含介于选择栅极(例如186)的接触区域(例如186x)与控制栅极(例如152)的接触区域(例如152x)之间的分段(例如图1C中的146c)。此分段(例如146c)还可位于开口(例如176)内，其中所述开口可位于选择栅极(例如186)的接触区域(例如186x)与控制栅极(例如152)的接触区域(例如152x)之间。此分段(例如146c)还可从存储器装置100的一个层级延伸到另一层级(例如处于沿z方向的层级120到124中)。
本文所描述的存储器装置(如上文参考图1A到图1F而描述的存储器装置100)的布线连接件(例如连接件145、146、147及148)可改进存储器装置100中的互连。例如，随着针对存储器装置(例如存储器装置100)的给定装置尺寸的存储器单元密度增大，通过存储器阵列内的区域(例如区域125)的布线互连件(例如连接件145、146、147及148)可改进(例如减少)存储器阵列中的互连件的数目、长度或两者。还可因本文所描述的布线而改进(例如减少)与存储器装置关联的制造工艺成本。此外，如图1B及图1C中所展示，耦合到相应选择栅极185、186、187及188的连接件145、146、147及148(例如耦合到相同存储器阵列中的全部选择栅极)以及耦合到相应控制栅极150、151、152及153(例如相同存储器阵列中的全部控制栅极)的连接件190、191、192及193可仅布线于一侧上(例如布线于图1B及图1C的右侧上)以将选择栅极185、186、187及188以及控制栅极150、151、152及153耦合到衬底199中的电路102。此布线(例如仅布线于一侧上)还可改进互连及与存储器装置(例如存储器装置100)关联的制造工艺成本。
图1G展示根据本发明的实施例的可为图1A到图1F的存储器装置100的变体的存储器装置100G的一部分的结构的俯视图。图1H展示沿图1G的线1H的存储器装置100G的所述部分的所述结构的侧视图。图1I展示图1G及图1H的存储器装置100G的一部分的透视图。图1J展示图1G到图1I的存储器装置100G的控制栅极150、151、152及153以及开口175、176、177及178的部分的结构的分解图。图1K展示具有开口137G的控制栅极150、151、152及153中的一者(例如控制栅极150)以及耦合到导电接触件106的连接件146的分段146a及146c的结构的另一视图。开口137G可用电介质材料127填充(图1G到图1J)。
图1G到图1K可分别对应于图1B到图1F。如图1G到图1K中所展示，存储器装置100G可包含类似于或相同于存储器装置100的元件(图1B到图1F)的元件。因此，为简单起见，图1G到图1K的描述中不再重复存储器装置100与100G之间的类似或相同元件的描述。图1G到图1K中也未标记存储器装置100与100G之间的一些类似或相同元件。存储器装置100与100G的示意图可相同。然而，存储器装置100与100G的结构可不同。
例如，存储器装置100与100G之间的差异可包含存储器装置100G的控制栅极150、151、152及153(图1G)的结构差异及材料127G的差异。如图1G、图1I及图1J中所展示，控制栅极150、151、152及153可包含沿x方向的相应边缘150b、151b、152b及153b(位于一侧上)以及沿x方向的边缘150c、151c、152c及153c(位于另一侧上)。材料127G可延伸到边缘150c、151c、152c及153c，使得控制栅极150、151、152及153在其中定位材料127G的边缘150c、151c、152c及153c的一部分处没有材料。与图1B及图1D比较，图1B的材料127未延伸到对应于图1G及图1I的边缘150c、151c、152c及153c的边缘。因此，存储器装置100G的控制栅极150、151、152及153中的每一者可包含仅由在其相应边缘150b、151b、152b及153b的窄部分(例如图1J中的部分150d、151d、152d及153d)耦合在一起的两个部分(例如左部分及右部分)。
图2A展示根据本发明的实施例呈具有存储器阵列201、控制及解码电路103、连接件190、191、192及193以及连接件294、295、296及297的存储器装置200的形式的设备的示意图。存储器装置200可包含类似于或相同于图1A的存储器装置100的元件的元件。因此，为简单起见，将给予存储器装置100与200之间的类似或相同元件相同标记且图2A到图2D的描述中不再重复所述元件的描述。图2A到图2C中也未标记存储器装置100与200之间的一些类似或相同元件。
如图2A中所展示，存储器装置200可包含布置成存储器单元串(例如存储器单元串231及232)的存储器单元110、111、112及113以及存储器单元214、215、216及217。图2A展示12个存储器单元串及每一存储器单元串中的八个存储器单元110、111、112、113、214、215、216及217的实例。此类存储器单元串的数目及每一存储器单元串中的此类存储器单元的数目可变动。
如图2A中所展示，除控制栅极150、151、152及153之外，存储器装置200还可包含可分别携带对应信号WL4、WL5、WL6及WL7的控制栅极254、255、256及257。类似于存储器装置100(图1A)，存储器装置200(图2A)的控制栅极150、151、152及153以及连接件190、191、192及193可形成存储器装置200的存取线的部分，使得此类存取线中的每一者可包含控制栅极150、151、152及153中的一者及/或连接件190、191、192及193中的一者。在存储器装置200中，控制栅极254、255、256及257以及连接件294、295、296及297可形成存储器装置200的额外存取线的部分，使得此类额外存取线中的每一者可包含控制栅极254、255、256及257中的一者及/或连接件294、295、296及297中的一者。例如，存储器装置200的存取线可包含控制栅极254及/或连接件294，且存储器装置200的另一存取线可包含控制栅极255及/或连接件295。在存储操作中，存储器装置200可使用信号WL4、WL5、WL6及WL7来分别控制到存储器单元214、215、216及217的存取。
选择栅极185、186、187及188可通过可不同于连接件145、146、147及148(图1A)的连接件(图2A中未展示)而耦合到控制及解码电路103。
如图2A中所展示，控制栅极150、151、152及153可通过可相同于图1A中的连接件的连接件190、191、192及193而耦合到控制及解码电路103。在图2A中，控制栅极254、255、256及257可通过可结构化为存储器装置200中的导电连接件的连接件294、295、296及297而耦合到控制及解码电路103。
图2B展示根据本发明的实施例的图2A的存储器装置200的一部分的结构的俯视图。图2C展示沿图2B的线2C的存储器装置200的所述部分的所述结构的侧视图。
如图2B及图2C中所展示，存储器单元串231及232中的每一者(也展示于图2A中)可包含从衬底199向外延伸且通过控制栅极150、151、152、153、254、255、256及257中的每一者的一部分以及选择栅极185、186、187及188中的每一者的一部分的主体130。
电介质材料127以及开口175、176、177及178可类似于或相同于存储器装置100的电介质材料及开口(例如图1B及图1C)。然而，在图2B的存储器装置200中，开口175、176、177及178可含有分别耦合到控制栅极(例如控制栅极254、255、256及257)的相应连接件294、295、296及297的部分。这不同于图1B中的存储器装置100的结构，其中图1B中的开口175、176、177及178可含有分别耦合到选择栅极185、186、187及188的相应连接件145、146、147及148的部分。因此，区域125(其中可定位开口175、176、177及178)可介于相应控制栅极254、255、256及257的边缘254a、255a、256a及257a的位置与相应控制栅极150、151、152及153的边缘150a、151a、152a及153a的位置之间。例如，如图2B中所展示，区域125可介于控制栅极254的边缘254a与控制栅极153的边缘153a之间。
如图2B及图2C中所展示，连接件296可耦合到控制栅极256的接触区域256x。连接件296可包含分段(导电分段)296a、296b及296c。分段296a及296b可垂直于衬底199。分段296c可平行于衬底199且可将分段296a耦合到分段296b。其它连接件294、295及297可耦合到相应控制栅极254、255及257的接触区域。连接件294、295及297可包含相应分段294a、295a及297a以及分段294b、295b及297b，如图2B及图2C中所展示。
图2D展示根据本发明的实施例的可为图2A到图2C的存储器装置200的变体的存储器装置200D的一部分的结构的俯视图。图2E展示沿图2D的线2E的存储器装置200D的所述部分的所述结构的侧视图。
图2D及图2E可分别对应于图2B到图2C。如图2D到图2E中所展示，存储器装置200D可包含类似于或相同于存储器装置200的元件(图2B到图2C)的元件。因此，为简单起见，图2D到图2E的描述中不再重复存储器装置200与200D之间的类似或相同元件的描述。图2D及图2E中也未标记存储器装置200与200D之间的一些类似或相同元件。存储器装置200与200D的示意图可相同。然而，存储器装置200与200D的结构可不同。
例如，存储器装置200与200D之间的差异可包含存储器装置200D的控制栅极150、151、152及153(图2D)的结构差异及材料127F的差异。如图2D中所展示，材料127F可分别延伸到控制栅极150、151、152及153的边缘150c、151c、152c及153c。与图2B比较，图2B的材料127未延伸到对应于图2D的边缘150c、151c、152c及153c的边缘。存储器装置200D的控制栅极150、151、152及153(图2D)的结构可类似于或相同于图1G的存储器装置100G的控制栅极150、151、152及153的结构。
图3A及图3B展示根据本发明的实施例的呈具有多个存储器阵列301A及301B的存储器装置300的形式的设备的示意图。图3A及图3B中标记为“A”到“I”的点指示：存储器阵列301A及301B的一些元件可在对应点处彼此耦合。例如，存储器阵列301A的连接件145可在图3A及图3B中的对应点“A”处耦合到存储器阵列301B的连接件145。
如图3A及图3B中所展示，存储器阵列301A及301B中的每一者包含连接件145、146、147及148以及连接件190、191、192及193。此类连接件可类似于图1A的连接件。存储器阵列301A可包含可携带信号BL0、BL1及BL2的数据线170、171及172。存储器阵列301B可包含可携带信号BL3、BL4及BL5的数据线170、171及172。存储器装置300可具有比图1A的存储器装置100的存储器容量高(例如两倍)的存储器容量。存储器装置300可具有比存储器装置100的数据线数目高(例如两倍)的数据线数目。
如图3A中所展示，存储器装置300可包含耦合到存储器阵列301A及存储器阵列301B的相应连接件145、146、147及148的连接件345、346、347及348。存储器装置300可包含耦合到存储器阵列301A的相应控制栅极150、151、152及153的连接件390、391、392及393。存储器装置300可包含连接件381以将存储器阵列301A的选择栅极180耦合到存储器阵列301B的选择栅极180。
存储器装置300可包含可对应于存储器装置100(图1A)的控制及解码电路102的电路302。存储器阵列301A与301B之间的类似或相同元件可共享(例如可受控于)电路302中的相同元件。例如，存储器阵列301A及301B的选择栅极185、186、187及188可分别共享晶体管365、366、367及368以通过对应连接件145、146、147及148而接收信号(例如全局漏极选择栅极信号)GSGD0、GSGD1、GSGD2及GSGD3。可由信号BLKen(例如存储器块启用信号)控制晶体管365、366、367及368。
在另一实例中，存储器阵列301A及301B的控制栅极150、151、152及153可分别共享晶体管350、351、352及353以通过对应连接件190、191、192及193而接收信号(例如全局存取线信号)GWL0、GWL1、GWL2及GWL3。可由信号BLKen控制晶体管350、351、352及353。
在进一步实例中，存储器阵列301A及301B的选择栅极180可共享晶体管380以通过连接件381而接收信号(例如全局源极选择信号)GSGS。可由信号BLKen控制晶体管380。
如存储器装置300中所展示，共享元件(例如晶体管、互连件或两者)可相比于一些常规存储器装置而减少存储器装置300中的元件的数目。
图3C展示根据本发明的实施例的图3A及图3B的存储器装置300的一部分的结构的俯视图。图3D展示沿图3C的线3D的存储器装置300的所述部分的所述结构的侧视图。
如图3C及图3D中所展示，存储器装置300可包含类似于或相同于图1B及图1C的存储器装置100的元件的元件。因此，为简单起见，图3C及图3D的描述中不再重复存储器装置100与300之间的类似或相同元件的描述。图3C及图3D中也未标记存储器装置100与300之间的一些类似或相同元件。
如图3C及图3D中所展示，存储器阵列301A及301B中的每一者的连接件146可包含分段146a、146b及146c。存储器阵列301A及301B中的每一者中的连接件192可包含分段192a、192b及192c。
连接件346可包含衬底199上方的导电材料。如图3D中所展示，连接件346可包含平行于衬底199(例如平行于x方向)的分段。连接件346可耦合到存储器阵列301A及301B中的每一者的连接件146的分段146a。其它连接件345、347及348(图3C)可耦合到相应连接件145、147及148。
连接件392可包含衬底199上方的导电材料。如图3D中所展示，连接件392可包含平行于衬底199(例如平行于x方向)的分段。连接件392可耦合到存储器阵列301A及301B中的每一者的连接件192的分段192a。其它连接件390、391及393(图3C)可耦合到相应连接件145、147及148。
包含晶体管350、351、352、353、365、366、367、368及380(图3A)的部分或全部的电路302可形成于衬底199中且直接位于存储器阵列301A及301B中的一者下方(例如直接位于存储器阵列301A下方，如图3D中所展示)。例如，晶体管350、351、352、353、365、366、367、368及380的部分或全部的源极和漏极区域可形成于衬底199中的区域328中。区域328可包含位于存储器阵列301A及存储器阵列301B中的一者正下方的衬底199的区域。
替代地，包含晶体管350、351、352、353、365、366、367、368及380的部分或全部的电路302可形成于衬底199中的区域329中。如图3D中所展示，区域329可包含可位于存储器阵列301A及301B中的一者的一侧上的衬底199中的区域(例如存储器阵列301A或301B下方及存储器阵列301A与301B之间的区域)。
图3B及图3C展示其中存储器阵列301A及301B中的每一者的控制栅极150、151、152及153可类似于存储器装置100(图1B)的控制栅极150、151、152及153的实例。替代地，存储器阵列301A及301B中的每一者的控制栅极150、151、152及153可类似于存储器装置100G(图1G)的控制栅极150、151、152及153。
如上文参考图3A到图3D所描述，布线连接件(例如345、346、347、348、390、391、392、393及381)可改进(例如减少)存储器阵列中的互连件的数目、长度或两者。还可改进(例如减少)与存储器装置关联的制造工艺成本。此外，共享元件(例如晶体管350、351、352、353、365、366、367、368及380)可减少存储器装置(例如存储器装置300)中的解码功能(例如在读取或写入操作中)。
图4A到图4N展示根据本发明的实施例的通过使用通过控制栅极中的开口的连接件而形成具有耦合到其它元件的选择栅极的存储器装置400的过程。形成存储器装置400的所述过程可用于形成存储器装置100(图1A到图1F)。因此，在以下描述中，将给予存储器装置400与存储器装置100之间的类似或相同元件相同标记。图4A展示具有衬底199以及形成于衬底199上方的导电接触件106及107和电介质材料118的存储器装置400的一部分。所属领域的技术人员将认识到：存储器装置400包含图4A中未展示的其它元件。
图4A展示在已形成材料409、450、451、452、453及480之后的存储器装置400。形成这些材料可包含：交替地沉积材料409与材料450、451、452及453，使得其可布置成堆叠(例如层叠于彼此上)，如图4A中所展示。材料409可包含(若干)电介质材料(例如硅氧化物或其它电介质材料)。材料450、451、452、453及480可包含(若干)导电材料。
图4B及图4C展示在已形成选择栅极184、185、186及187、控制栅极150、151、152及153以及电介质材料109之后的存储器装置400。图4C展示图4B的存储器装置400的俯视图。图4B展示沿图4C的线4B的存储器装置400的侧视图。可通过移除(例如蚀刻)材料480(图4A)的一部分而形成选择栅极184、185、186及187(图4C)。可通过移除(例如蚀刻)材料450、451、452、453及409(图4A)的一部分而形成控制栅极150、151、152及153以及电介质材料109，使得这些材料的剩余部分可包含阶梯配置，如图4B中所展示。
图4D展示在已形成材料419之后的存储器装置400。形成材料419可包含：在选择栅极184、185、186及187以及控制栅极150、151、152及153上方沉积电介质材料。
图4E展示在已形成通过材料419、选择栅极185、186、187及188以及控制栅极150、151、152及153的开口417之后的存储器装置400。图4F展示图4E的存储器装置400的俯视图。图4E展示沿图4F的线4E的存储器装置400的侧视图。如图4E中所说明，可形成开口417，使得导电接触件106的至少一部分可通过开口417而暴露。形成开口417可包含：移除(例如蚀刻、钻孔或其它技术)材料419、选择栅极184、185、186及187以及控制栅极150、151、152及153中的每一者的一部分以通过开口417而暴露导电接触件106的至少一部分。
在替代过程中，可形成开口417，使得其可延伸到边缘150c、151c、152c及153c。在此替代过程中，控制栅极150、151、152及153可具有类似于图1I及图1J中所展示的结构的结构。
图4G展示在电介质材料127已形成于开口417中之后的存储器装置400。图4H展示图4G的存储器装置400的俯视图。图4G展示沿图4H的线4G的存储器装置400的侧视图。形成电介质材料127可包含：用硅氧化物或其它电介质材料填充(例如通过沉积)开口417。
图4I及图4J展示在已形成开口175、176、177及178、开口445b、446b、447b及448b、开口490a、491a、492a及493a以及开口490b、491b、492b及493b之后的存储器装置400。图4J展示图4I的存储器装置400的俯视图。图4I展示沿图4J的线4I的存储器装置400的侧视图。形成开口175、176、177及178可包含：移除(例如蚀刻、钻孔或其它技术)电介质材料127的一部分。开口175、176、177及178中的每一者可通过控制栅极150、151、152及153中的每一者的一部分。可形成开口175、176、177及178，使得导电接触件106的至少一部分可通过开口175、176、177及178的一者而暴露且耦合到所述开口的底部。例如，导电接触件106的至少一部分可通过开口176而暴露且耦合到开口176的底部。存储器装置400可包含类似于导电接触件106的其它导电接触件(图中未展示)。所述其它导电接触件中的每一者的至少一部分可通过对应开口(例如开口175、177及178中的一者)而暴露且耦合到所述对应开口的底部。
形成开口445b、446b、447b及448b可包含：移除(例如蚀刻、钻孔或其它技术)电介质材料419的一部分。可形成开口445b、446b、447b及448b，使得选择栅极184、185、186及187中的每一者的至少一部分可通过开口175、176、177及178中的对应开口而暴露且耦合到所述开口的底部。例如，如图4I中所展示，选择栅极186的至少一部分可通过开口446b而暴露且耦合到开口446b的底部。
形成开口490a、491a、492a及493a以及开口490b、491b、492b及493b可包含：移除(例如蚀刻、钻孔或其它技术)电介质材料419的一部分。如图4I中所展示，开口490a、491a、492a及493a以及开口490b、491b、492b及493b可不通过控制栅极150、151、152及153。存储器装置400可包含类似于导电接触件107的其它导电接触件(图中未展示)。所述其它导电接触件中的每一者的至少一部分可通过对应开口(例如开口490a、491a、492a及493a中的一者)而暴露且耦合到所述对应开口的底部。
图4K展示在已形成分段(例如导电分段)145a、146a、147a及148a、分段145b、146b、147b及148b、分段190a、191a、192a及193a、分段190b、191b、192b及193b之后的存储器装置400。图4L展示图4K的存储器装置400的俯视图。图4K展示沿图4L的线4K的存储器装置400的侧视图。形成所述分段可包含：用导电材料(金属或其它导电材料)填充(例如通过沉积)开口175、176、177及178、开口490a、491a、492a及493a以及开口490b、491b、492b及493b。所述分段中的一些可在相应接触区域处接触选择栅极185、186、187及188以及控制栅极150、151、152及153。例如，如图4K中所展示，分段146b可接触选择栅极186的接触区域186x。分段192b可接触控制栅极152的接触区域152x。
图4M展示在已形成分段(例如导电分段)145c、146c、147c及148c以及分段190c、191c、192c及193c之后的存储器装置400。图4N展示图4M的存储器装置400的俯视图。图4M展示沿图4N的线4M的存储器装置400的侧视图。如图4N中所展示，可形成分段145c、146c、147c及148c以将分段145a、146a、147a及148a分别耦合到分段145b、146b、147b及148b。可形成分段190c、191c、192c及193c以将分段190a、191a、192a及193a分别耦合到分段190b、191b、192b及193b。
图5A到图5G展示根据本发明的实施例的通过具有通过其它控制栅极150、151、152及153中的开口的分段的连接件而形成具有耦合到其它元件(例如衬底199中的电路)的控制栅极254、255、256及257的群组的存储器装置500的过程。用于形成存储器装置500的所述过程的部分可类似于或相同于上文参考图4A到图4N而描述的用于形成存储器装置400的过程。用于形成存储器装置500的所述过程可用于形成存储器装置200(图2A到图2C)。因此，图5A到图5D的描述中不再重复存储器装置200、400及500中的类似或相同过程或元件的详细描述。
图5A展示在电介质材料109、控制栅极150、151、152及153以及控制栅极254、255、256及257的堆叠已形成于衬底199以及导电接触件106及107上方之后的存储器装置500的一部分。图5A还展示在材料419已形成于控制栅极150、151、152及153以及控制栅极254、255、256及257上方之后的存储器装置500。可使用类似于形成控制栅极150、151、152及153(图4A及图4B)的过程的过程来形成控制栅极254、255、256及257，使得控制栅极254、255、256及257可包含阶梯配置，如图5A中所展示。
图5B及图5C展示在开口175、176、177及178已形成于通过控制栅极150、151、152及153的电介质材料127中之后的存储器装置500。图5C展示图5B的存储器装置500的俯视图。图5B展示沿图5C的线5B的存储器装置500的侧视图。
图5B及图5C还展示在开口490a、491a、492a及493a以及开口490b、491b、492b及493b已形成于电介质材料419中之后的存储器装置500。图5B及图5C进一步展示在开口175、176、177及178以及开口594b、595b、596b及597b已形成于电介质材料419中且耦合到栅极254、255、256及257之后的存储器装置500。可使用类似于形成开口490a、491a、492a及493a以及开口490b、491b、492b及493b(图4I及图4J)的过程的过程来形成开口594b、595b、596b及597b。
图5D及图5E展示在已形成分段294a、295a、296a及297a、分段294b、295b、296b及297b、分段190a、191a、192a及193a以及分段190b、191b、192b及193b之后的存储器装置500。图5E展示图5D的存储器装置500的俯视图。图5D展示沿图5E的线5D的存储器装置500的侧视图。图5D及图5E进一步展示在已形成分段(例如导电分段)294b、295b、296b及297b之后的存储器装置500。形成分段294a、295a、296a及297a可包含：用导电材料填充开口175、176、177及178(图5C)。形成分段294b、295b、296b及297b可包含：用导电材料填充开口594b、595b、596b及597b(图5C)。所述分段中的一些可在相应接触区域处接触控制栅极150、151、152及153以及控制栅极254、255、256及257。例如，如图5D中所展示，分段192b可接触控制栅极152的区域152x。分段296b可接触控制栅极256的区域256x。
图5F及图5G展示在已形成分段190c、191c、192c及193c以及分段294c、295c、296c及297c之后的存储器装置500。图5G展示图5F的存储器装置500的一部分的俯视图。图5F展示沿图5G的线5F的存储器装置500的侧视图。如图5G中所展示，可形成分段190c、191c、192c及193c以将分段190a、191a、192a及193a分别耦合到分段190b、191b、192b及193b。可形成分段294c、295c、296c及297c以将分段294a、295a、296a及297a分别耦合到分段294b、295b、296b及297b。
图6A到图6B展示根据本发明的实施例的具有耦合于导电材料601i、601j、602及603之间的连接件646及647的装置600的一部分的结构的不同视图。装置600可包含半导体装置(例如存储器装置、处理器或其它半导体装置)。导电材料601i、601j、602及603可结构化为装置600中的导电层。导电材料601i、601j、602及603可为装置600的任何元件的部分，其中此类元件可用于携带信号(例如电压或电流信号)。例如，如果存储器装置600包含存储器装置(例如存储器装置100、200、300、400及500)，那么导电材料601i、601j、602及603可形成所述存储器装置的元件的部分，例如所述存储器装置的选择栅极、控制栅极、源极(例如源极线)或其它元件。
如图6A及图6B中所展示，装置600可包含衬底699，其可包含半导体衬底(例如硅衬底)。导电材料601i、601j、602及603可位于衬底699上方的相对于z方向的不同装置层级621、622及623中。例如，导电材料601i及601j可位于装置层级621中。导电材料602可位于装置层级622中。导电材料603可位于装置层级623中。
装置600可包含电介质材料(例如硅氧化物或其它电介质材料)609，其位于衬底699与导电材料601i及601j中的每一者之间、导电材料602与导电材料601i及601j中的每一者之间，以及导电材料602与603之间。
导电材料601i、601j、602及603中的每一者可具有沿垂直于z方向的x方向延伸的长度。导电材料602及603可具有沿垂直于所述x方向的y方向延伸的相同宽度605。
连接件646及647中的每一者可包含不同分段(导电分段)且可耦合到导电材料601i、601j、602及603中的相应导电材料的接触区域。例如，如图6B中所展示，连接件646可耦合到导电材料603的接触区域603x及导电材料601i的接触区域601ix。连接件646可包含分段646a、646b及646c。分段646a及646b可垂直于衬底699。分段646c可平行于衬底699且可将分段646a耦合到分段646b。连接件647可包含耦合到导电材料602的接触区域602x及导电材料601j的接触区域601jx的分段(例如类似于连接件646的分段)。
如图6A及图6B中所展示，导电材料602可包含沿y方向的边缘602a。导电材料603可包含沿y方向的边缘603a。导电材料602可包含位于边缘602a与603a之间的开口617。开口617可延伸通过导电材料602的整个厚度(沿z方向)。开口617可用可包围连接件646的分段646a的一部分的电介质材料(图6A及图6B中未展示)填充。因此，连接件646的至少一部分(例如分段646a的一部分)可位于通过导电材料602的开口617内。
图7A及图7B展示根据本发明的实施例的可为图6A及图6B的装置600的变体的装置700的一部分的结构的不同视图。如图7A及图7B中所展示，装置700可包含类似于或相同于装置600(图6A及图6B)的元件的元件。因此，为简单起见，图7A及图7B的描述中不再重复装置600与700之间的类似或相同元件的描述。
装置600与700之间的实例差异可包含装置700的导电材料603的结构差异。如图7A中所展示，导电材料603可包含沿y方向的宽度703。宽度703可小于导电材料602的宽度605。例如，宽度703可比宽度605小数量701及数量702。数量701可为导电材料602及603的相应上部分的边缘602b与603b之间的偏移量。数量702可为导电材料602及603的相应下部分的边缘602c与603c之间的偏移量。
在替代结构中，宽度703可比宽度605小数量701或数量702但非两者。例如，在此替代结构中，导电材料602及603的上边缘(602b及603b)可彼此对准(沿z方向)或导电材料602及603的下边缘(602c及603c)可彼此对准(沿z方向)。
设备(例如存储器装置100、100G、200、200D、300、400、500、600及700)及方法(例如形成存储器装置400及500的过程)的说明希望提供各种实施例的结构的大致理解且并不希望提供可利用本文所描述的结构的设备的全部元件及特征的完全描述。本文的设备意指(例如)装置(例如存储器装置100、100G、200、200D、300、400、500、600及700)或包含例如存储器装置100、100G、200、200D、300、400、500、600及700的装置的系统(例如计算机、蜂窝式电话或其它电子系统)。
存储器装置100、100G、200、200D、300、400、500、600及700可包含于例如高速计算机、通信及信号处理电路、单处理器或多处理器模块、单一或多个嵌入式处理器、多核心处理器、消息信息交换器及包含多层多芯片模块的专用模块等设备(例如电子电路)中。此类设备可作为子组件进一步包含于例如电视机、蜂窝式电话、个人计算机(例如膝上型计算机、台式计算机、手持式计算机、平板计算机等等)、工作站、无线电设备、视频播放器、音频播放器(例如MP3(运动图片专家组，音频层3)播放器)、车辆、医疗装置(例如心脏监测器、血压监测器等等)、机顶盒及其它等各种其它设备(例如电子系统)内。
上文参考图1A到图7B而描述的实施例包含设备及方法，其具有：衬底；存储器单元串，其包含主体；选择栅极，其位于所述设备的一层级中且沿所述主体的一部分而定位；及控制栅极，其位于所述设备的其它层级中且沿所述主体的其它相应部分而定位。此类设备中的至少一者包含将所述选择栅极或所述控制栅极中的一者耦合到所述衬底中的一组件(例如晶体管)的导电连接件。所述连接件可包含通过所述控制栅极中的至少一者的一部分的一部分。本发明还描述包含额外设备及方法的其它实施例。
以上描述及图式说明本发明的一些实施例以使所属领域的技术人员能够实践本发明的所述实施例。其它实施例可并入有结构变化、逻辑变化、电性变化、工艺变化及其它变化。实例仅代表可能的变动。一些实施例的部分及特征可包含于其它实施例的部分及特征中或取代其它实施例的部分及特征。所属领域的技术人员将在阅读及理解以上描述之后明白许多其它实施例。

Claims (11)

1.一种存储器设备，其包括：
衬底；
存储器单元串，其包含主体及位于所述设备的不同层级中的存储器单元；
第一导电材料，其位于所述衬底上方，所述第一导电材料为与所述存储器单元串关联的选择栅极的部分且包含与所述主体的第一部分相对的一部分；
第二导电材料，其位于所述衬底上方，所述第二导电材料为与所述存储器单元串关联的控制栅极的部分且包含与所述主体的第二部分相对的一部分；
第一连接件，其耦合到所述第一导电材料的第一接触区域且耦合到位于所述第一导电材料与所述衬底之间的第一导电接触件，所述第一连接件包含通过所述控制栅极的一部分的一部分且所述第一连接件不通过所述选择栅极；及
第二连接件，其耦合到所述第二导电材料的第二接触区域且耦合到位于所述第二导电材料与所述衬底之间的第二导电接触件，其中所述第二连接件包含介于所述第一接触区域与所述第二接触区域之间且从所述设备的一个层级延伸到另一层级的分段。
2.根据权利要求1所述的存储器设备，其中所述第二连接件包含垂直于所述衬底的第一分段、垂直于所述衬底的第二分段及将所述第一分段耦合到所述第二分段的第三分段，所述第三分段平行于所述衬底且在所述第一接触区域和所述第二接触区域之间延伸。
3.根据权利要求2所述的存储器设备，其中所述第二连接件的所述第二分段包含介于所述第一接触区域与所述第二接触区域之间的分段。
4.根据权利要求1所述的存储器设备，其中所述设备包括存储器装置，所述存储器装置包括所述存储器单元串。
5.一种存储器设备，其包括：
衬底；
存储器单元串，其包含主体；
选择栅极，其位于所述设备的第一层级中且沿所述主体的第一部分而定位；
控制栅极，其位于所述设备的第二层级中且沿所述主体的第二部分而定位；
第一连接件，其耦合到所述选择栅极且耦合到具有形成于所述衬底中的至少一部分的第一晶体管，所述第一连接件包含通过所述控制栅极的一部分的一部分，其中所述第一连接件不存在通过所述选择栅极的部分；及
第二连接件，其耦合到所述控制栅极且耦合到具有形成于所述衬底中的至少一部分的第二晶体管，其中所述第一连接件和所述第二连接件位于所述存储器单元串的所述主体的同一侧。
6.根据权利要求5所述的存储器设备，其进一步包括通过所述控制栅极的开口，其中通过所述控制栅极的所述部分的所述连接件的所述部分位于所述开口内。
7.根据权利要求5所述的存储器设备，其进一步包括位于所述设备的第三层级中且沿所述主体的第三部分而定位的额外控制栅极，其中所述连接件包含通过所述额外控制栅极的一部分的额外部分。
8.根据权利要求7所述的存储器设备，其进一步包括通过所述控制栅极及所述额外控制栅极的开口，其中通过所述控制栅极的所述部分的所述第一连接件的所述部分位于所述开口内，且通过所述额外控制栅极的所述部分的所述连接件的所述额外部分也位于所述开口内。
9.根据权利要求8所述的存储器设备，其中所述选择栅极包含边缘，所述控制栅极包含边缘，且所述开口介于所述选择栅极的所述边缘与所述控制栅极的所述边缘之间。
10.根据权利要求9所述的存储器设备，其中所述主体与所述控制栅极的所述边缘之间的距离大于所述主体与所述选择栅极的所述边缘之间的距离。
11.根据权利要求6所述的存储器设备，其进一步包括：
额外存储器单元串，其包含从所述衬底向外延伸的额外主体；
额外选择栅极，其位于所述设备的所述第一层级中且沿所述额外主体的一部分而定位；及
额外连接件，其耦合到所述额外选择栅极且耦合到具有形成于所述衬底中的至少一部分的额外晶体管，所述额外连接件包含通过所述控制栅极中的额外开口的一部分。
CN201380049490.8A 2012-08-30 2013-08-29 具有通过控制栅极的连接件的存储器阵列 Active CN104662660B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810153706.XA CN108364955B (zh) 2012-08-30 2013-08-29 具有通过控制栅极的连接件的存储器阵列

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/599,793 2012-08-30
US13/599,793 US9595533B2 (en) 2012-08-30 2012-08-30 Memory array having connections going through control gates
PCT/US2013/057345 WO2014036294A1 (en) 2012-08-30 2013-08-29 Memory array having connections going through control gates

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810153706.XA Division CN108364955B (zh) 2012-08-30 2013-08-29 具有通过控制栅极的连接件的存储器阵列

Publications (2)

Publication Number Publication Date
CN104662660A CN104662660A (zh) 2015-05-27
CN104662660B true CN104662660B (zh) 2018-03-27

Family

ID=50184376

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201380049490.8A Active CN104662660B (zh) 2012-08-30 2013-08-29 具有通过控制栅极的连接件的存储器阵列
CN201810153706.XA Active CN108364955B (zh) 2012-08-30 2013-08-29 具有通过控制栅极的连接件的存储器阵列

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201810153706.XA Active CN108364955B (zh) 2012-08-30 2013-08-29 具有通过控制栅极的连接件的存储器阵列

Country Status (7)

Country Link
US (4) US9595533B2 (zh)
EP (1) EP2891183A4 (zh)
JP (1) JP6437437B2 (zh)
KR (1) KR102104948B1 (zh)
CN (2) CN104662660B (zh)
TW (1) TWI605571B (zh)
WO (1) WO2014036294A1 (zh)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860117B2 (en) 2011-04-28 2014-10-14 Micron Technology, Inc. Semiconductor apparatus with multiple tiers of memory cells with peripheral transistors, and methods
US8964474B2 (en) 2012-06-15 2015-02-24 Micron Technology, Inc. Architecture for 3-D NAND memory
US9595533B2 (en) 2012-08-30 2017-03-14 Micron Technology, Inc. Memory array having connections going through control gates
US20150048434A1 (en) * 2013-08-16 2015-02-19 Conversant Intellectual Property Management Inc Structure and Method of Manufacturing a Stacked Memory Array for Junction-Free Cell Transistors
KR102128469B1 (ko) 2013-11-08 2020-06-30 삼성전자주식회사 반도체 장치
US20150371925A1 (en) * 2014-06-20 2015-12-24 Intel Corporation Through array routing for non-volatile memory
KR102282138B1 (ko) * 2014-12-09 2021-07-27 삼성전자주식회사 반도체 소자
US10453748B2 (en) * 2015-08-27 2019-10-22 Micron Technology, Inc. Methods of forming semiconductor device structures including stair step structures
CN105261617B (zh) * 2015-10-28 2018-03-30 中国科学院微电子研究所 三维半导体器件及其制造方法
US9728548B2 (en) 2015-11-16 2017-08-08 Micron Technology, Inc. Vertical memory blocks and related devices and methods
KR102650535B1 (ko) * 2016-01-18 2024-03-25 삼성전자주식회사 3차원 반도체 메모리 장치
US10373970B2 (en) 2016-03-02 2019-08-06 Micron Technology, Inc. Semiconductor device structures including staircase structures, and related methods and electronic systems
JP6515046B2 (ja) * 2016-03-10 2019-05-15 東芝メモリ株式会社 半導体記憶装置
US9941209B2 (en) 2016-03-11 2018-04-10 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
US10043751B2 (en) 2016-03-30 2018-08-07 Intel Corporation Three dimensional storage cell array with highly dense and scalable word line design approach
US9905514B2 (en) * 2016-04-11 2018-02-27 Micron Technology, Inc. Semiconductor device structures including staircase structures, and related methods and electronic systems
US10157933B2 (en) 2016-04-19 2018-12-18 Micron Technology, Inc. Integrated structures including material containing silicon, nitrogen, and at least one of carbon, oxygen, boron and phosphorus
US9679650B1 (en) 2016-05-06 2017-06-13 Micron Technology, Inc. 3D NAND memory Z-decoder
KR102604053B1 (ko) 2016-05-09 2023-11-20 삼성전자주식회사 수직형 메모리 장치
KR102601214B1 (ko) 2016-05-16 2023-11-10 삼성전자주식회사 수직형 구조를 가지는 메모리 장치 및 이를 포함하는 메모리 시스템
US10283520B2 (en) 2016-07-12 2019-05-07 Micron Technology, Inc. Elevationally-extending string of memory cells individually comprising a programmable charge storage transistor and method of forming an elevationally-extending string of memory cells individually comprising a programmable charge storage transistor
US10090318B2 (en) 2016-08-05 2018-10-02 Micron Technology, Inc. Vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure and method of forming a vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure
US10074430B2 (en) * 2016-08-08 2018-09-11 Micron Technology, Inc. Multi-deck memory device with access line and data line segregation between decks and method of operation thereof
JP2018026518A (ja) * 2016-08-12 2018-02-15 東芝メモリ株式会社 半導体記憶装置
US10276585B2 (en) 2016-08-12 2019-04-30 Toshiba Memory Corporation Semiconductor memory device
US9773553B1 (en) * 2016-08-19 2017-09-26 Micron Technology, Inc. Segmented memory and operation
US10504838B2 (en) 2016-09-21 2019-12-10 Micron Technology, Inc. Methods of forming a semiconductor device structure including a stair step structure
US10861870B2 (en) * 2016-09-29 2020-12-08 Intel Corporation Inverted staircase contact for density improvement to 3D stacked devices
KR102374066B1 (ko) * 2017-03-20 2022-03-14 에스케이하이닉스 주식회사 반도체 메모리 장치
US10192929B2 (en) * 2017-03-24 2019-01-29 Sandisk Technologies Llc Three-dimensional memory devices having through-stack contact via structures and method of making thereof
US10923492B2 (en) 2017-04-24 2021-02-16 Micron Technology, Inc. Elevationally-extending string of memory cells and methods of forming an elevationally-extending string of memory cells
KR102385565B1 (ko) 2017-07-21 2022-04-12 삼성전자주식회사 수직형 메모리 장치
US10651087B2 (en) 2017-08-31 2020-05-12 Yangtze Memory Technologies Co., Ltd. Method for forming three-dimensional integrated wiring structure and semiconductor structure thereof
KR102587973B1 (ko) 2017-11-07 2023-10-12 삼성전자주식회사 3차원 반도체 메모리 장치
US11211403B2 (en) 2017-11-27 2021-12-28 Samsung Electronics Co., Ltd. Nonvolatile memory device having a vertical structure and a memory system including the same
KR102462503B1 (ko) * 2017-11-27 2022-11-02 삼성전자주식회사 수직형 구조를 가지는 불휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
KR102533145B1 (ko) 2017-12-01 2023-05-18 삼성전자주식회사 3차원 반도체 메모리 장치
KR102630926B1 (ko) 2018-01-26 2024-01-30 삼성전자주식회사 3차원 반도체 메모리 소자
KR102566771B1 (ko) * 2018-01-31 2023-08-14 삼성전자주식회사 3차원 반도체 소자
JP2019161059A (ja) 2018-03-14 2019-09-19 東芝メモリ株式会社 半導体記憶装置
KR102639721B1 (ko) 2018-04-13 2024-02-26 삼성전자주식회사 3차원 반도체 메모리 장치
KR102624625B1 (ko) 2018-04-20 2024-01-12 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
JP2020017572A (ja) * 2018-07-23 2020-01-30 キオクシア株式会社 半導体メモリ及び半導体メモリの製造方法
CN112567514B (zh) * 2018-08-03 2021-11-12 长江存储科技有限责任公司 存储器结构及其形成方法
KR20200020187A (ko) 2018-08-16 2020-02-26 삼성전자주식회사 적층 영역을 포함하는 반도체 소자
US20200152650A1 (en) * 2018-11-08 2020-05-14 Intel Corporation Memory device with a split staircase
JP7132142B2 (ja) * 2019-02-05 2022-09-06 キオクシア株式会社 半導体記憶装置の製造方法
JP2020136644A (ja) * 2019-02-26 2020-08-31 キオクシア株式会社 半導体記憶装置
KR102517334B1 (ko) * 2019-03-19 2023-04-03 삼성전자주식회사 선택기를 갖는 반도체 소자
US11121143B2 (en) 2019-05-24 2021-09-14 Micron Technology, Inc. Integrated assemblies having conductive posts extending through stacks of alternating materials
US10847526B1 (en) * 2019-07-26 2020-11-24 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices and electronic systems
US11450381B2 (en) 2019-08-21 2022-09-20 Micron Technology, Inc. Multi-deck memory device including buffer circuitry under array
KR20210039522A (ko) 2019-10-01 2021-04-12 삼성전자주식회사 메모리 장치
WO2021237643A1 (en) * 2020-05-29 2021-12-02 Yangtze Memory Technologies Co., Ltd. Vertical memory devices
US11437318B2 (en) 2020-06-12 2022-09-06 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices and electronic systems

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719502A (zh) * 2008-10-09 2010-06-02 三星电子株式会社 垂直型半导体器件及其制造方法
CN102088019A (zh) * 2009-10-14 2011-06-08 旺宏电子股份有限公司 具有内联机结构的三维叠层元件及其制造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69529367T2 (de) 1994-08-19 2004-01-22 Kabushiki Kaisha Toshiba, Kawasaki Halbleiterspeicheranordnung und hochspannungsschaltende Schaltung
US6777777B1 (en) * 2003-05-28 2004-08-17 Newport Fab, Llc High density composite MIM capacitor with flexible routing in semiconductor dies
WO2006087796A1 (ja) * 2005-02-18 2006-08-24 Fujitsu Limited 不揮発性半導体記憶装置
FR2917751B1 (fr) 2007-06-22 2011-04-01 Montupet Sa Procede de traitement thermique de culasses en alliage a base d'aluminuim, et culasses presentant des proprietes de resistance a la fatigue ameliorees
US7742324B2 (en) * 2008-02-19 2010-06-22 Micron Technology, Inc. Systems and devices including local data lines and methods of using, making, and operating the same
JP4649487B2 (ja) * 2008-03-17 2011-03-09 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP4635069B2 (ja) * 2008-03-26 2011-02-16 株式会社東芝 不揮発性半導体記憶装置
JP5072696B2 (ja) * 2008-04-23 2012-11-14 株式会社東芝 三次元積層不揮発性半導体メモリ
JP2009266944A (ja) 2008-04-23 2009-11-12 Toshiba Corp 三次元積層不揮発性半導体メモリ
JP2009266946A (ja) 2008-04-23 2009-11-12 Toshiba Corp 三次元積層不揮発性半導体メモリ
US8044448B2 (en) 2008-07-25 2011-10-25 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2010034109A (ja) * 2008-07-25 2010-02-12 Toshiba Corp 不揮発性半導体記憶装置
TW201011899A (en) * 2008-09-04 2010-03-16 Powerchip Semiconductor Corp Memory device and manufacturing method thereof, and semiconductor device
JP5086959B2 (ja) 2008-09-26 2012-11-28 株式会社東芝 不揮発性半導体記憶装置
US8395206B2 (en) 2008-10-09 2013-03-12 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
KR101595486B1 (ko) * 2010-01-27 2016-02-18 삼성전자주식회사 반도체 장치 및 그 제조 방법
US7983065B2 (en) * 2009-04-08 2011-07-19 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
JP2011003722A (ja) * 2009-06-18 2011-01-06 Toshiba Corp 半導体装置の製造方法
KR101095786B1 (ko) 2009-07-09 2011-12-21 김영일 승열제 및 이의 제조 방법
JP2011035237A (ja) * 2009-08-04 2011-02-17 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP4977180B2 (ja) * 2009-08-10 2012-07-18 株式会社東芝 不揮発性半導体記憶装置の製造方法
KR101028994B1 (ko) 2009-09-07 2011-04-12 주식회사 하이닉스반도체 3차원 구조를 갖는 비휘발성 메모리 소자 및 그 제조 방법
JP2011060991A (ja) 2009-09-10 2011-03-24 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR101624975B1 (ko) 2009-11-17 2016-05-30 삼성전자주식회사 3차원 반도체 기억 소자
JP5394270B2 (ja) * 2010-01-25 2014-01-22 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR20110111809A (ko) 2010-04-05 2011-10-12 삼성전자주식회사 계단형 구조를 구현할 수 있는 패터닝 방법 및 이를 이용한 불휘발성 메모리 소자의 제조 방법
KR101738533B1 (ko) * 2010-05-24 2017-05-23 삼성전자 주식회사 적층 메모리 장치 및 그 제조 방법
KR101738103B1 (ko) 2010-09-10 2017-05-22 삼성전자주식회사 3차원 반도체 기억 소자
JP2012069695A (ja) 2010-09-22 2012-04-05 Toshiba Corp 半導体記憶装置
KR101731060B1 (ko) * 2010-09-27 2017-04-28 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법
JP2012146861A (ja) * 2011-01-13 2012-08-02 Toshiba Corp 半導体記憶装置
KR101688838B1 (ko) * 2011-01-20 2016-12-22 삼성전자주식회사 연결 구조체 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US8531878B2 (en) * 2011-05-17 2013-09-10 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US8765598B2 (en) 2011-06-02 2014-07-01 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
US9595533B2 (en) 2012-08-30 2017-03-14 Micron Technology, Inc. Memory array having connections going through control gates

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719502A (zh) * 2008-10-09 2010-06-02 三星电子株式会社 垂直型半导体器件及其制造方法
CN102088019A (zh) * 2009-10-14 2011-06-08 旺宏电子股份有限公司 具有内联机结构的三维叠层元件及其制造方法

Also Published As

Publication number Publication date
US20140061747A1 (en) 2014-03-06
EP2891183A4 (en) 2016-04-13
TWI605571B (zh) 2017-11-11
CN108364955B (zh) 2022-11-29
CN108364955A (zh) 2018-08-03
TW201431048A (zh) 2014-08-01
US20220359554A1 (en) 2022-11-10
CN104662660A (zh) 2015-05-27
JP2015526910A (ja) 2015-09-10
WO2014036294A1 (en) 2014-03-06
US9595533B2 (en) 2017-03-14
KR102104948B1 (ko) 2020-06-01
US20170250190A1 (en) 2017-08-31
EP2891183A1 (en) 2015-07-08
US20210005624A1 (en) 2021-01-07
JP6437437B2 (ja) 2018-12-12
US11398489B2 (en) 2022-07-26
KR20150048855A (ko) 2015-05-07
US10770470B2 (en) 2020-09-08

Similar Documents

Publication Publication Date Title
CN104662660B (zh) 具有通过控制栅极的连接件的存储器阵列
US9202750B2 (en) Stacked 3D memory with isolation layer between memory blocks and access conductors coupled to decoding elements in memory blocks
US7973314B2 (en) Semiconductor device and method of manufacturing the same
KR102452826B1 (ko) 메모리 장치
CN102194824B (zh) 三维半导体装置及其操作方法
CN101826545B (zh) 集成电路自对准三度空间存储阵列及其制作方法
US6759290B2 (en) Stitch and select implementation in twin MONOS array
TWI490862B (zh) 改良位元線電容單一性之３ｄ陣列記憶體結構
CN107580728A (zh) 3d双密度nand快闪存储器
CN106935255A (zh) 具有多个层叠的半导体设备及方法
JP2011187533A (ja) 半導体記憶装置及びその製造方法
KR20100107661A (ko) 수직 구조를 갖는 비휘발성 메모리 소자의 제조방법
CN101866926B (zh) 半导体存储装置及其制造方法
TWI701812B (zh) 記憶體元件及其製作方法
CN105742287B (zh) 存储器元件
US9293552B2 (en) Nonvolatile semiconductor memory device
JP6746868B2 (ja) スタック型３ｄメモリ、およびメモリ製造方法
KR102603209B1 (ko) 개선된 스택 연결 부위를 갖는 3차원 플래시 메모리 및 그 제조 방법
KR102063530B1 (ko) 적층형 3차원 메모리
CN106158021A (zh) 具有译码器及局部字符线驱动器的三维与非门存储器
JPS62134977A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230926

Address after: Illinois, America

Patentee after: North Star Franchise Group Co.,Ltd.

Address before: Idaho

Patentee before: MICRON TECHNOLOGY, Inc.