CN103988321B - 制造具有平坦表面的三维氮化镓结构的方法和使用具有平坦表面的三维氮化镓(GaN)柱状物结构的发光二极管(LED) - Google Patents

制造具有平坦表面的三维氮化镓结构的方法和使用具有平坦表面的三维氮化镓(GaN)柱状物结构的发光二极管(LED) Download PDF

Info

Publication number
CN103988321B
CN103988321B CN201280061053.3A CN201280061053A CN103988321B CN 103988321 B CN103988321 B CN 103988321B CN 201280061053 A CN201280061053 A CN 201280061053A CN 103988321 B CN103988321 B CN 103988321B
Authority
CN
China
Prior art keywords
gan
planes
column
cavity
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280061053.3A
Other languages
English (en)
Other versions
CN103988321A (zh
Inventor
马克·艾伯特·克劳德尔
战长青
保罗·J·舒勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Iro Vision Co Ltd
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/337,843 external-priority patent/US8685774B2/en
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN103988321A publication Critical patent/CN103988321A/zh
Application granted granted Critical
Publication of CN103988321B publication Critical patent/CN103988321B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Weting (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Abstract

提出了制造具有平坦表面的三维氮化镓(GaN)柱状物结构的方法。在提供衬底之后，所述方法在衬底的上表面上生长GaN膜、并且在GaN膜的上表面中形成腔体。使用激光烧蚀、离子注入、喷砂或干法刻蚀工艺形成所述腔体。然后湿法刻蚀GaN膜上表面中的腔体，形成延伸到GaN膜中的平坦侧壁。更明显地，将腔体形成于c‑平面GaN上表面中，并且在m‑平面或a‑平面族中与c平面垂直地形成平坦侧壁。提出了使用具有平坦表面的三维GaN柱状物结构来制造发光二极管(LED)的方法。所述方法形成多个GaN柱状物结构，每一个具有n‑掺杂GaN(n‑GaN)和与c‑平面垂直的平坦侧壁，形成在m‑平面或a‑平面族中。在n‑GaN柱状物侧壁上形成多量子阱(MQW)层，并且在MQW层上形成p‑掺杂GaN(p‑GaN)层。在第一衬底上沉积多个GaN柱状物结构，其中n‑掺杂GaN柱状物侧壁与第一衬底的上表面平行地对准。每一个GaN柱状物结构的第一端部与第一金属层相连。对每一个GaN柱状物结构的第二端部进行刻蚀以暴露n‑GaN柱状物的第二端部并与第二金属层相连。

Description

制造具有平坦表面的三维氮化镓结构的方法和使用具有平坦 表面的三维氮化镓(GaN)柱状物结构的发光二极管(LED)
技术领域
本发明总体涉及发光二极管(LED)制造工艺，并且更具体地涉及制造具有平坦表面的三维(3D)氮化镓结构的方法。
本发明总体涉及发光二极管(LED)制造工艺，并且更具体地涉及制造供LED中使用的具有平坦表面的三维(3D)氮化镓结构的方法。
背景技术
图1是平面氮化镓LED的部分截面图(现有技术)。由于氮化镓的良好带隙和直接能带结构，氮化镓(GaN)广泛用于LED应用，并且大多数制造遵循如Nguyen，X.L.、Nguyen，T.N.N.、Chau，V.T.和Dang，M.C在Adv.Nat.Sci：Nanosci.Nanotechnol.1，025015(2010)的“The fabrication of GaN-based light emitting diodes(LEDs)”中提到的平面金属有机化学气相沉积(MOCVD)顺序，如下：
1)将具有Si掺杂的厚n-GaN沉积到蓝宝石衬底上；
2)形成多量子阱(MQW)层，所述MQW层包括交替的InGaN和AlGaN薄层；以及
3)用Mg掺杂形成薄p-GaN层。
这种技术的限制之一是由于在形成足够高质量材料时遇到的困难，导致用于器件的GaN的生产成本高。这些困难主要源于生长工艺，所述生长工艺典型地在分子束外延(MBE)或MOCVD)反应器中，在非常高的温度(例如，超过1000摄氏度)下，在具有不同热膨胀系数(CTE)的衬底上进行。CTE的差异可能导致穿透位错的形成，所述穿透位错不利地影响器件性能和可靠性。此外，膜应力限制了在GaN膜中可以合并的掺杂剂的量，这进而限制了可实现的发射特性的范围。因此，需要针对给定面积的生长衬底来改善缺陷密度并且增加可以产生LED发光的器件表面积的量。
图2A至2C是具有纹理表面的LED器件的部分截面图(现有技术)。图2A示出了平面LED，图2B示出了倒装芯片LED，以及图2C示出了纹理模板LED。平面LED结构的一个其他考虑是GaN的高折射率，这限制了可以发射至窄角锥的光的量。逃逸锥外部的光内反射，减小了器件的效率。已经设计了多种方式来提高平面器件上的封装层的粗糙度，作为允许更多光逃逸的手段，例如参见Fujii，T.等人的“Increase in the extraction efficiency ofGaN-based light-emitting diodes via surface roughening”，Applied PhysicsLetters84，855(2004)以及Lee，H.C.等人的“Effect of the surface texturing shapesfabricated using dry etching on the extraction efficiency of vertical light-emitting diodes”，Solid-State Electronics52，1193-1196(2008)的干法刻蚀纹理化研究。也已经按照类似的方式使用了纳米结构表面涂层来提取内反射(Kang，J.W.等人的“Improved Light Extraction of GaN-Based Green Light-Emitting Diodes with anAntireflection Layer of ZnO Nanorod Arrays”，Electrochem.Solid-State Lett.14，H120-H123(2011)。
图3A和3B分别描述了GaN微棒LED结构和从微棒LED阵列制造的器件(现有技术)。减轻平面器件制造问题的一种方法是使用GaN纳米线或微棒(微棒)。可以利用适当的壳体结构在高温下制造这种结构，以形成从生长衬底收获、并且使用介电电泳(即e-场)工艺沉积的p-QW-nLED。GaN微棒提供非平面模板用于量子阱(QW)结构的外延生长，通常是是以六边形或三角形棒的形式。偏离平面应该提供更有效率的光提取。微棒和纳米线的直径典型地足够小，使得显著地减小了穿透位错密度，增加了内量子效率(IQE)和寿命。通过控制GaN微棒的结晶朝向，可使用不平坦或半平坦平面来进行器件制造，从而减小量子约束斯塔克斯效应(QCSE)，所述QCSE效应进而可以带来IQE的改善。
多个研究组已经在不同成功程度上从事GaN纳米线的研发。UNM研究员已经研发了产生高质量GaN纳米线的一种方法，并且使用从模板化的衬底的MOCVD外延生长(S.D.Hersee等人的“The controlled growth of GaN nanowires”，Nano Letters6，1808(2006))。这种工艺产生具有恒定直径和六边形横截面的良好纳米线，具有(1100)族的侧壁朝向。然而，生长局限于每小时2微米。
已经使用各种催化剂研发了其他基于VLS的生长工艺，得到的纳米线和纳米棒生产和制造成LED器件。VLS-生长的GaN纳米线的结晶朝向可能是非理想的，因为存在生长的竞争优选轴朝向(依赖于温度的a轴和c轴)、竞争相位(闪锌矿和纤维锌矿)，并且得到的纳米线可能具有非均匀侧壁朝向。这会影响用于器件制造的e-场散布GaN纳米线的均匀性。
如果可以制造具有均匀侧壁朝向和最小位错密度的GaN LED，这是有利的。
发明内容
根据本发明，提出了一种制造具有平坦表面的三维氮化镓(GaN)柱状物结构的方法，所述方法包括：提供衬底；在衬底的上表面上生长GaN膜；在GaN膜的上表面中形成腔体；在GaN膜上表面中湿法刻蚀腔体；以及形成延伸至GaN膜中的平坦侧壁。
根据本发明，提出了一种氮化镓(GaN)三维(3D)结构，包括：GaN柱状物；以及在从包括m-平面和a-平面侧壁的组中选择的平面中形成的柱状物侧壁。
根据本发明，提出了一种氮化镓(GaN)三维(3D)阵列，包括：具有上表面的衬底；在GaN膜中形成的开口的蜂窝状结构；以及每一个开口具有从包括m-平面和a-平面侧壁的组中选择的平面中形成的侧壁。
根据本发明，提出了一种使用具有平坦表面的三维氮化镓(GaN)柱状物结构制造发光二极管(LED)的方法，所述方法包括形成多个GaN柱状物结构，每一个GaN柱状物结构如下形成：形成具有第一端部、第二端部和与c-平面垂直的平坦侧壁的n-掺杂GaN(n-GaN)柱状物，所述端部的至少一个形成在c-平面中，并且所述平坦侧壁在从包括m-平面和a平面族的组中选择的平面中形成；在n-GaN柱状物侧壁上形成多量子阱(MQW)层；在MQW层上形成p-掺杂GaN(p-GaN)层；在第一衬底上沉积多个GaN柱状物结构，n-掺杂GaN柱状物侧壁与第一衬底的上表面平行地对准；将每一个GaN柱状物结构的第一端部与第一金属层相连以形成第一电极；刻蚀每一个GaN柱状物结构的第二端部以暴露n-GaN柱状物第二端部；以及将每一个GaN柱状物结构的第二端部与第二金属层相连以形成第二电极。
根据本发明，提出了一种使用具有平坦表面的三维氮化镓(GaN)柱状物结构制造发光二极管(LED)的方法，所述方法包括：在衬底上生长n-掺杂(n-GaN)膜；在n-GaN膜的第一区域中形成多个开口，每一个开口具有垂直于与n-GaN膜的上表面对准的c-平面的平坦侧壁，并且平坦侧壁在从包括m-平面和a平面族的组中选择的平面中形成；在n-GaN膜的第一区域上形成多量子阱(MQW)层；在MQW层上形成p-掺杂GaN(p-GaN)层；在n-GaN膜的第二区域上沉积第一金属层以形成第一电极；以及在p-GaN膜上沉积第二金属层以形成第二电极。
根据本发明，提出了一种具有平坦表面的三维氮化镓(GaN)柱状物结构的发光二极管(LED)，所述LED包括：具有上表面的衬底，所述上表面包括在第一金属层中形成的多个第一电极指状物以及在第二金属层中形成的多个相对的第二电极指状物；多个GaN柱状物结构，每一个GaN柱状物结构桥接第一电极指状物和相应的第二电极指状物之间的间隙；每一个GaN柱状物结构包括：n-掺杂GaN(n-GaN)柱状物，具有在相应的第一电极指状物上的第一端部、与相应的第二电极指状物相连的第二端部以及与c-平面垂直的平坦侧壁，所述端部的至少一个在c-平面中形成，所述平坦侧壁在从包括m-平面和a平面族的组中选择的平面中形成；在n-GaN柱状物侧壁和GaN柱状物第一端部上的多量子阱(MQW)层；以及在MQW层上的p-掺杂GaN(p-GaN)层。
根据本发明，提出了一种具有平坦表面的三维氮化镓(GaN)柱状物结构的发光二极管(LED)，所述LED包括：在衬底上的n-掺杂GaN(n-GaN)膜，包括具有多个开口的第一区域、以及第二区域，每一个开口具有垂直于与n-GaN膜的上表面对准的c-平面的平坦侧壁，并且平坦侧壁形成在从包括m-平面和a平面族的组中选择的平面中；在n-GaN膜的第一区域上的多量子阱(MQW)层；在MQW层上的p-掺杂GaN(p-GaN)层；在n-GaN膜的第二区域上的第一金属层以形成第一电极；以及在p-GaN膜上的第二金属层以形成第二电极。
附图说明
[图1]图1是平坦氮化镓LED的部分截面图(现有技术)。
[图2A]图2A是具有纹理表面的LED器件的部分截面图(现有技术)。
[图2B]图2B是具有纹理表面的LED器件的部分截面图(现有技术)。
[图2C]图2C是具有纹理表面的LED器件的部分截面图(现有技术)。
[图3A]图3A描述了GaN微棒LED结构(现有技术)。
[图3B]图3B描述了用微棒LED阵列制造的器件(现有技术)。
[图4A]图4A是GaN三维(3D)结构的部分截面图.
[图4B]图4B是GaN三维(3D)结构的部分截面图.
[图5]图5是描述GaN 3D阵列的部分截面图.
[图6A]图6A是图5的阵列的平面图.
[图6B]图6B是图5的阵列的平面图.
[图7]图7是示出了使用Cl2基等离子体干法刻蚀来刻蚀的GaN微柱状物阵列的透视图.
[图8]图8描述了沿N-极GaN的方向观看的GaN膜的截面示意图，以解释极性选择性刻蚀的机制。
[图9]图9描述了由于刻蚀剂对于位错缺陷点的选择性侵袭导致的六边形形状的刻蚀坑。
[图10A]图10A描述了具有TMAH刻蚀剂中的等离子体干法刻蚀引入的缺陷的选择性GaN刻蚀。
[图10B]图10B描述了具有TMAH刻蚀剂中的等离子体干法刻蚀引入的缺陷的选择性GaN刻蚀。
[图10C]图10C描述了具有TMAH刻蚀剂中的等离子体干法刻蚀引入的缺陷的选择性GaN刻蚀。
[图11]图11描述了作为圆形微柱刻蚀的副产品的六边形形状的GaN微柱。
[图12A]图12A描述了针对组合的激光钻孔加各向异性湿法刻蚀工艺的可能刻蚀结构。
[图12B]图12B描述了针对组合的激光钻孔加各向异性湿法刻蚀工艺的可能刻蚀结构。
[图13A]图13A描述了通过三维纹理化增强的制造平坦蜂窝状LED结构的示范性工艺中的步骤。
[图13B]图13B描述了通过三维纹理化增强的制造平坦蜂窝状LED结构的示范性工艺中的步骤。
[图13C]图13C描述了通过三维纹理化增强的制造平坦蜂窝状LED结构的示范性工艺中的步骤。
[图13D]图13D描述了通过三维纹理化增强的制造平坦蜂窝状LED结构的示范性工艺中的步骤。
[图13E]图13E描述了通过三维纹理化增强的制造平坦蜂窝状LED结构的示范性工艺中的步骤。
[图13F]图13F描述了通过三维纹理化增强的制造平坦蜂窝状LED结构的示范性工艺中的步骤。
[图13G]图13G描述了通过三维纹理化增强的制造平坦蜂窝状LED结构的示范性工艺中的步骤。
[图14A]图14A描述了用于制造微棒或柱状物LED器件的示范性工艺中的步骤。
[图14B]图14B描述了用于制造微棒或柱状物LED器件的示范性工艺中的步骤。
[图14C]图14C描述了用于制造微棒或柱状物LED器件的示范性工艺中的步骤。
[图14D]图14D描述了用于制造微棒或柱状物LED器件的示范性工艺中的步骤。
[图14E]图14E描述了用于制造微棒或柱状物LED器件的示范性工艺中的步骤。
[图14F]图14F描述了用于制造微棒或柱状物LED器件的示范性工艺中的步骤。
[图14G]图14G描述了用于制造微棒或柱状物LED器件的示范性工艺中的步骤。
[图15]图15是说明了用于制造具有平坦表面的三维GaN柱状物结构的方法的流程图。
[图16A]图16A是分别表示蜂窝状结构和三角形刻蚀的柱状物的扫描电子显微(SEM)图像。
[图16B]图16B是分别表示蜂窝状结构和三角形刻蚀的柱状物的扫描电子显微(SEM)图像。
[图17A]图17A是另一种类型的GaN 3D阵列的平面图。
[图17B]图17B是另一种类型的GaN 3D阵列的部分截面图。
[图18A]图18A描述了用于制造微棒或柱状物LED器件的示范性工艺中的步骤。
[图18B]图18B描述了用于制造微棒或柱状物LED器件的示范性工艺中的步骤。
[图18C]图18C描述了用于制造微棒或柱状物LED器件的示范性工艺中的步骤。
[图18D]图18D描述了用于制造微棒或柱状物LED器件的示范性工艺中的步骤。
[图18E]图18E描述了用于制造微棒或柱状物LED器件的示范性工艺中的步骤。
[图18F]图18F描述了用于制造微棒或柱状物LED器件的示范性工艺中的步骤。
[图18G]图18G描述了用于制造微棒或柱状物LED器件的示范性工艺中的步骤。
[图18H]图18H描述了用于制造微棒或柱状物LED器件的示范性工艺中的步骤。
[图18I]图18I描述了用于制造微棒或柱状物LED器件的示范性工艺中的步骤。
[图18J]图18J描述了用于制造微棒或柱状物LED器件的示范性工艺中的步骤。
[图18K]图18K描述了用于制造微棒或柱状物LED器件的示范性工艺中的步骤。
[图19]图19是说明了使用具有平坦表面的三维GaN柱状物结构制造LED的备选方法的流程图。
[图20A]图20A是具有平坦表面的三维GaN柱状物结构的LED的平面图。
[图20B]图20B是具有平坦表面的三维GaN柱状物结构的LED的部分截面图。
[图21A]图21A是相关类型的具有平坦表面的三维GaN柱状物结构的LED的平面图。
[图21B]图21B是相关类型的具有平坦表面的三维GaN柱状物结构的LED的截面图。
[图22A]图22A是说明了使用具有平坦表面的三维GaN柱状物结构制造LED的方法的流程图。
[图22B]图22B是说明了使用具有平坦表面的三维GaN柱状物结构制造LED的方法的流程图。
具体实施方式
实施例1的描述
[数学1]
图4A和4B是GaN三维(3D)结构的部分截面图。GaN 3D结构400包括GaN柱状物402和柱状物侧壁404。柱状物侧壁404形成于m-平面或a-平面平面(m和a)的每一个族都包含6个面。针对m-平面族的六个面是和对于a-平面族，面是和注意对于这些密勒指数，族是在(圆括号)中，面是在{花括号}中，而晶带轴是在[方括号]中。如图4B所示，GaN柱状物402典型地具有三角形图案。然而，可以替代地形成六边形形状的柱状物，参见图6B。
图5是描述GaN 3D阵列的部分截面图。阵列500包括具有上表面504的衬底502，包括GaN结构506的阵列。每一个GaN结构506具有附着至衬底上表面504的第一端部508以及在m-平面或a-平面中形成的侧壁510。典型地，衬底502是诸如蓝宝石、硅或碳化硅之类的材料。然而，阵列500不局限于任意具体的衬底材料。
图6A和6B是图5的阵列的平面图。图5的GaN结构506是GaN柱状物。如图6A所示，GaN柱状物或微棒402可以具有三角形形状。如图6B所示，GaN柱状物具有六边形形状。如所示的，六边形形状的柱状物可以具有至少部分地延伸通过柱状物的孔或中空芯。
图17A和17B分别是另一种类型的GaN 3D阵列的平面图和部分截面图。阵列1700包括具有上表面1704的衬底1702。开口1706的蜂窝状结构形成于GaN膜1708中。每一个开口1706具有在m-平面或a-平面中形成的侧壁。典型地，在GaN膜1708中形成的开口1706具有六边形形状。衬底1702可以是蓝宝石、硅或碳化硅。
在蓝宝石衬底上沉积的平坦GaN膜可以用于形成刻蚀的三维结构，例如棒或腔体，可以用作掺杂GaN层的后续外延生长模板，以实现具有非传统拓扑形状的LED器件。一般的制造方法使用诸如等离子刻蚀或激光烧蚀之类的技术来在GaN层中形成损坏区域、接着通过湿法刻蚀选择性地去除被损坏材料。通过GaN的结晶平面来形成最终形状，所述GaN的结晶平面具有非常低的刻蚀速率，并且具有针对器件制造的期望性质，例如低密度的位错和俘获状态。第一刻蚀步骤的一个方面是去除材料并且产生具有微棒或锥形腔体之类形状的损坏轮廓，适合将要制造的器件类型。诸如离子注入或喷砂之类的技术也可以用于形成损坏区域。湿法刻蚀步骤细化了初始形状，并且产生了具有低损伤的表面，可以制造高质量的器件。
一个方面形成了柱形模板，并且在模板上沉积制造LED所需的层以实现微棒LED，可以将微棒LED收获、沉积到新的衬底上、并且引线连接在一起以制造LED发射器的阵列。
平面LED结构的一种其他考虑是GaN的高折射率，其限制了可以发射到窄角锥的光的量。逃逸锥外部的光内反射，减少了器件效率。如上所述，已经设计了多种方式来增强传统平面器件的封装层的粗糙度作为允许更多光逃逸的手段。这里公开的结构通过在LED制造之前的n-型GaN起始材料中刻蚀表面纹理来改善光提取，与传统平面LED相比也增加了发光面积。
为了制造高性能的GaN基器件，GaN构图(即，刻蚀)技术是至关紧要的。如此生长的GaN的质量变化连同与“III-氮化物”材料相关联的高键合能量，对于刻蚀工艺提出了独特的挑战。与刻蚀其他半导体材料类似，基于等离子体的干法刻蚀和基于化学试剂的湿法刻蚀是用于Gan构图的两种主要刻蚀技术。当与适当的湿法刻蚀技术相结合以去除烧蚀的材料并且进行热分解时，激光构图GaN膜也能够实现独特的结构。
用于GaN等离子体干法刻蚀的典型刻蚀气体是Cl2/Ar。添加氩气(或氦气)以稳定等离子体或者用于冷却目的。氩气的添加引起了表面的惰性离子轰击，导致了增强的各向异性刻蚀，同时氯基等离子体产生(挥发性)的化学副产品，诸如GaCl3。干法刻蚀工艺可以实现高刻蚀速率的高度各向异性的刻蚀，并且具有平滑的表面形态。使用Cl2基等离子体刻蚀GaN是期望的，因为氯基气体化学试剂广泛用于半导体器件的处理中。
图7是示出了使用Cl2基等离子体干法刻蚀来刻蚀的GaN微柱状物阵列的透视图。可以控制刻蚀参数。GaN中的缺陷对于刻蚀条件特别敏感，并且通过比周围材料刻蚀地更快或更慢来响应，最终形成了所示的坑或者草。
GaN等离子体干法刻蚀的一个方面是其易于产生离子感应损伤，可能使得基于GaN的器件性能退化。为了解决这一问题，可以将干法和湿法刻蚀技术进行组合，或者可以将激光烧蚀和湿法刻蚀技术进行组合。
如上所述，大多数传统工艺在异物衬底(例如蓝宝石或碳化硅)上沉积GaN。湿法刻蚀研究之前已经几乎专有地限制于(0001)朝向，因为直到最近，只有这种外延膜是可用的。已经说明了多种化学试剂能够侵袭GaN结晶系统中的特定平面，如表1所示。
[表1]
可以在水合溶液中刻蚀GaN，然而在形成假定的氢氧化镓(Ga(OH)3)的不溶解涂层时刻蚀停止。对于(0001)朝向的GaN膜，存在两种类型的表面极性，一种是Ga-极性GaN，并且另一种是N-极性GaN。通过金属有机化学气相沉积(MOCVD)或氢化物气相外延(HVPE)生长的大多数GaN膜是Ga-极性膜，并且通过金属有机分子束外延(MOMBE)生长的GaN膜是N-极性膜。如在“Crystallographic wet chemical etching of GaN”，APL v.73.n.18，1998，p.2655中提到的，在水合KOH、NaOH或TMAH中，只刻蚀氮极性GaN膜，并且所产生的三角形形状的锥体受到[数学2]平面的限制。在水合KOH、NaOH或TMAH中不会发生Ga极性膜的刻蚀。
Ga-极性和N-极性的不同刻蚀特性是由于表面键合的不同状态并且只依赖于极性。D.Li，M.Sumiya、K.Yoshimura、Y.Suzuki、Y.Fukuda、S.Fuke在Phys.Status SolidiA180(2000)357解释了这种极性选择性刻蚀的机制。
图8描述了沿N-极性GaN的方向观看的横截面GaN膜的示意图，用于解释极性选择性刻蚀的机制。阶段(a)示出了氮终止层，其中每一个氮原子上具有一个带负电的悬浮键。阶段(b)描述了氢氧根离子的吸收。阶段(c)示出了氧化物的形成。阶段(d)描述了氧化物的溶解。
氢氧根离子(OH-)首先吸收到样品表面上，随后遵循以下反应式与Ga原子反应：
[数学3]
KOH用作催化剂，并且也是(步骤(d))得到的Ga2O3的溶剂。当图8中的阶段(a)至(d)重复时，可以刻蚀N-极性GaN。注意：哪些原子形成表面终止层是无关紧要的。如果表面是Ga-终止的，可以通过阶段(c)初始化刻蚀。相反，Ga-极性GaN的惰性归因于(OH-)和氮的三个已占位悬浮键之间的排斥，其防止氢氧根离子侵袭Ga原子，以使得不会刻蚀Ga-极性的GaN膜。
然而，外延层和衬底之间的较大晶格失配导致了GaN中较高的位错密度，典型地在107-1011cm2的范围。这种缺陷对于刻蚀速率和所得到的表面拓扑形状具有显著的影响。
图9描述了由于刻蚀剂在位错缺陷点上的选择性侵袭导致的六边形形状的刻蚀坑。如Seok-In Na等人在“Selective wetting etching of p-GaN for Efficient GaN-Based Light-Emitting Diodes”，IEEE Photonics Technology Letters，Vol.18，No.14，July15，2006中提到的，不但可以在基础刻蚀剂中发生位错相关的选择性刻蚀，而且由等离子体干法刻蚀引入的缺陷也可以引发相同类型的选择性刻蚀，如所示的。
图10A至10C描述了具有TMAH刻蚀剂中的等离子体干法刻蚀引入的缺陷的选择性GaN刻蚀。图10A示出了1分钟等离子体刻蚀之后的GaN表面。图10B示出了TMAH湿法刻蚀之后的相同表面。图10C是六边形坑的特写图。因此，刻蚀可以按照两个步骤进行：首先，在等离子体刻蚀圆形腔体到(0001)平面中(图10A)，然后结晶刻蚀描绘出缓慢刻蚀速率平面(图10B)。在这种情况下，平面族[数学4]与其中形成六边形坑的c-平面垂直。
[数学4]平面族不但可以形成六边形坑的内部侧壁，而且它们也可以是三角形GaN微柱外部侧壁的侧壁，如图11中所示。
图11示出了作为圆形微柱刻蚀的副产品的三角形形状GaN微柱。清楚地是，用于干法刻蚀图11中的微柱的互补掩模，接着TMAH结晶刻蚀，产生了全高度的三角形形状GaN微柱或柱状物。如下所述，制造三角形形状的GaN微柱具有许多优势。应该理解的是初始缺陷的引入不必局限于等离子体干法刻蚀。GaN的激光烧蚀，接着TMAH中的结晶刻蚀，也导致了类似的结果。诸如离子注入之类的用于产生规则图案的损坏区域的其他技术同样有效。
针对通过激光烧蚀的受控缺陷产生，平坦GaN膜经受脉冲受激准分子激光照射，以便促使GaN热分解为金属镓和氮。受激准分子激光的非相干特性允许同时照射多个区域，尽管也可以使用具有衍射光学器件的相干光源。
一种图案包括六边形点阵，所述六边形点阵有效地钻孔到GaN膜的预定穿透深度。通过允许撞击到给定面积上的脉冲个数和激光脉冲的能量密度，可控制这种深度。这种激光钻孔在受影响的区域的侧壁中引入缺陷，随后用诸如加热的稀释TMAH(氢氧化四甲基铵)之类的湿法刻蚀各向异性地刻蚀所述受影响区域。这种各向异性刻蚀去除了有缺陷的材料，并且有效地停止于膜中的c-平面和m-平面上，得到了从GaN膜表面延伸到激光穿透深度的六边形刻蚀坑。通过操作六边形点整的角度朝向，所述六边形点阵用于照射具有GaN膜的结晶朝向的表面，可以在最后的激光钻孔和湿法刻蚀的GaN中形成预定图案。例如，如果激光阵列与m-平面朝向对准，可以刻蚀激光钻孔坑而结束于蜂窝状结构，因为最慢刻蚀的面与最近的邻居坑垂直。相反，当激光阵列与a-平面朝向对准时(即从第一朝向旋转30°)，刻蚀的六边形坑的角部撞击到最近邻居中的那些，并且如果湿法刻蚀工艺进行足够量的时间则可以形成三角形结构。
图12A和12B描述了针对组合的激光钻孔加各向异性湿法刻蚀工艺的可能刻蚀配置。图12A中的激光图案与m-平面GaN朝向对准，而图12B中的激光图案与a-平面GaN朝向对准。黑色区域表示初始的激光钻孔，而灰色区域表示各向异性湿法刻蚀去除的GaN。
两种配置的第一种配置(图12A)得到了只具有暴露的c-平面和m-平面的刻蚀坑的有序阵列。这增加了可以用于平坦LED应用的表面积，允许GaInN和p-GaN在最合适的结晶平面上的外延生长。由于激光工艺的特性，可以通过激光能流和发射计数来精确地控制刻蚀坑的深度和侧壁。用于在GaN中形成刻蚀坑的典型示例将包含每个面积100次发射、1.7J/cm2的308nm激光能流。然后，这可以在piranha浴中进行刻蚀(H2O2和H2SO4，140℃下20分钟)，以去除喷射出的Ga金属、然后在75℃的TMAH(5％)中刻蚀4至120小时。
两种配置的第二种配置(图12B)适用于形成刻蚀的垂直微棒。在六边形坑的角部彼此撞击之前执行各向异性刻蚀，以允许去除大多数GaN材料，只留下了三角形垂直柱状物。各向异性刻蚀留下了m-平面(纤锌矿结构中的[数学5]平面族，除非他们是作为[数学6]族的平面)，产生了所有面都在相同族的平面中的三角形柱状物。m-平面是非极性的，使其更加适用于LED器件应用。
实验示出了存在针对激光工艺的约1100mJ/cm2的尖锐阈值能流，以引起GaN膜的热分解，也就是，与照射到特定区域上的脉冲的个数相关。由于热分解的随机特性以及激光脉冲的空间轮廓的变化，在这一阈值处或者这一阈值附近的激光引发的损坏的均匀性较差。然而，在热分解更加容易并且均匀实现的较高能流下，可以看出激光脉冲的个数对于GaN膜中损坏区域的侧壁轮廓和深度具有次要影响。这在较低的发射计数(即每个面积30个发射)导致具有朝着刻蚀坑的中心更加显著锥形化的更浅刻蚀深度的情况下是特别显著的。在每个面积更高发射数时，侧壁轮廓更加陡峭，并且随着穿透的增加朝着中心的锥形化更小。这是更多的激光脉冲对于将熔化的金属镓从钻孔中喷射起作用的结果，从而允许在激光钻孔底部的材料热分解，以从中心横向延伸。
已经进行了实验来观察各向异性刻蚀的效果：5％TMAH85℃下138小时，接着是通过激光钻孔的损坏引入。激光钻孔通过GaN的热分解以及在激光钻孔周围局部区域中的陡峭热梯度的发生，引起了对于GaN膜的大量损坏。通过加热的稀释TMAH对这种损坏的材料各向异性刻蚀，加热的稀释TMAH易于侵袭损坏的GaN，但是被诸如c-平面和m-平面之类的某个结晶平面减慢。通过干法刻蚀或者通过激光钻孔相对于GaN膜的结晶布局来控制受损坏区域轮廓的这种能力，允许控制正生产的3D模板的最终形状上。
激光钻孔工艺是在GaN膜中引入损坏的有效手段，尤其是利用基于投影型准分子激光器的处理工具。与大功率准分子激光器结合的投影系统允许用均匀的能流同时暴露较大的区域，所述均匀的能流足以引起GaN的热分解。这种类型的系统也具有较宽的景深，典型地大于25微米，其消除了由于GaN生长期间的CTE失配导致的衬底弯曲遇到的问题。衬底的弯曲约是7-10微米，难以利用在TMAH刻蚀之前用于GaN的干法刻蚀以形成刻蚀坑的光刻技术来克服。准分子激光器是脉冲激光系统，可以在相对较高的频率(典型地300Hz，尽管一些激光器系统可以升高至4kHz)下操作，允许在蓝宝石衬底上的GaN更高吞吐量处理。
图13A至13G描述了在制造通过三维纹理增强的平坦蜂窝状LED结构的示范性工艺中的步骤。图13A开始于蓝宝石衬底，并且使用MOCVD或者MBE工艺来生长厚n-GaN层。在图13B中，在n-GaN中刻蚀或烧蚀深的锥形坑。在图13C中，使用如上所述的湿法刻蚀来去除受损坏的GaN。在图13D中，可以可选地沉积薄n-GaN。然后，沉积MQW和p-GaN层以在n-GaN模板上形成LED。在图13E中，刻蚀开口以接触n-GaN。使用适于防止肖特基势垒的适当金属在p-GaN和n-GaN触点上沉积金属。在图13F中，切割蓝宝石晶片以单个化器件，并且将器件的阵列附着至衬底。在图13G中，利用配线结合实现与LED的连接。
图14A至14G描述了用于制造微棒或柱状物LED器件的示范工艺中的步骤。图14A开始于蓝宝石衬底，并且通过MOCVD或MBE生长n-GaN层，典型地10至30微米(um)厚。在图14B中，刻蚀并且烧蚀n-GaN以形成三角形或六边形柱状物。在图14C中，如上所述使用湿法刻蚀，以去除受损坏的GaN，形成垂直柱状物。在图14D中，可选地形成薄n-GaN层。沉积MQW和p-GaN层以在n-GaN模板上形成LED。在图14E中，使用激光剥离从蓝宝石衬底上获得微棒。在图14F中，将微棒沉积到适当的衬底上。对微棒的一端进行刻蚀以接触n-GaN芯。在图14G中，沉积金属互连以将微棒LED连接成阵列。
总之，上述制造工艺是GaN膜的损坏引发刻蚀与各向异性结晶湿法刻蚀的组合，以产生预定的3D结构。使用这些方法，GaN中的刻蚀坑可以形成由结晶m和c平面包围的六边形锥形坑的阵列。可以实现具有m-族[数学7]侧壁的三角形垂直GaN微棒，所述微棒是用于LED应用的理想(即，无极性)模板。可以实现具有a-族[数学8]侧壁的垂直GaN微棒，所述微棒是用于LED应用的理想(即，非极性)模板。
图16A和16B分别是表示蜂窝状结构和三角形刻蚀柱状物的扫描电子显微镜(SEM)图像。两个样品均用1.6J/cm2的每面积120个激光发射进行处理。衬底的平坦朝向典型地与a-轴或m-轴对准。30°的偏移(例如，m-轴平面朝向，并且在激光工艺中的旋转无补偿)可以导致蜂窝状结构的形成而不是三角形微棒。
通过利用加热的5％TMAH刻蚀激光钻孔的六边形阵列，形成了具有受控的结晶面的三角形微棒。激光工艺具有比光刻工艺更宽场深，绕过了与热应力导致的晶片弯曲相关联的问题。各向异性TMAH刻蚀对于c-平面以及m-平面是选择性的。这允许形成在端部具有c-平面(0001)并且在所有的三个垂直侧上具有m-平面(1100)的三角形。
通过GaN纳米线的传统VLS生长(Nano Let.，v.6，n.8，2006，p.1808)可以实现类似的结构，其中侧面与m-轴族对准、并且顶部与c-轴对准。然而，这些是六边形形状，并且要求非常高温度的MOCVD工艺(1050摄氏度)进行生长。六边形结构可以引起凹角区域，所述凹角区域使得LED制造的一些方面更加困难。
图15是用于制造具有平坦平面的三维GaN柱状物结构的方法的流程图。尽管为了清楚起见将所述方法描述为由编号步骤的序列，但是所述编号不一定规定步骤的顺序。应该理解的是可以跳过、平行执行或者不要求保持序列的严格步骤来执行这些步骤的一些。然而通常来说，所述方法遵循所述步骤的数字顺序。所述方法开始于步骤1500。
步骤1502提供衬底。衬底可以是蓝宝石、碳化硅或者硅衬底。步骤1504在衬底的上表面上生长GaN膜。步骤1506在GaN膜的上表面中形成腔体。可以使用激光烧蚀、离子注入、喷砂或干法刻蚀工艺来形成腔体。步骤1508在GaN膜上表面中湿法刻蚀腔体。步骤1510形成延伸到GaN膜中的平坦侧壁。如果步骤1510形成了GaN柱状物，步骤1512将GaN柱状物从衬底分离。
在一个方面中，在GaN膜的上表面中形成腔体(步骤1506)包括形成腔体到c-平面上表面中。步骤1510中形成延伸到GaN膜中的平坦侧壁包括形成从m-平面和a-平面族中选择的、与c-平面垂直的侧壁。替代地说，步骤1506在GaN膜中形成沿与C-平面晶带轴对准的方向延伸的腔体的阵列，并且步骤1510形成具有在m-平面或a-平面族中的侧壁的多个GaN柱状物。
在另一个方面，步骤1508中在GaN膜上表面中湿法刻蚀腔体包括以下子步骤。步骤1508a去除响应于形成腔体(步骤1506中)而损坏的GaN材料。步骤1508b响应于遇到GaN膜中的c-平面、m-平面和a-平面而停止GaN材料的去除。
在一个变体中，步骤1510形成具有在m-平面和a-平面族中的侧壁表面的多个柱状物。在这一变体中，在GaN膜的上表面中形成腔体之前，步骤1505形成包括暴露GaN膜的上表面的圆形孔阵列在内的掩模。然后，步骤1506在由掩模暴露的GaN上表面的区域中干法刻蚀腔体。步骤1508中在GaN膜中湿法刻蚀腔体包括将腔体沿所有方向各向异性地延伸到GaN膜中。步骤1510中形成具有平坦侧壁的三角形GaN柱状物包括以下子步骤。在步骤1510a中，当遇到来自m-平面或a-平面族的第一平面时，湿法刻蚀工艺减慢。步骤1510c形成实质上三角形的GaN柱状物，每一个均来自于第一平面中的多个相连接的侧壁。所述形状实质上是三角形，精确的形状响应于刻蚀控制参数、掩模图案和衬底朝向。在一个方面中，步骤1505形成了具有六边形孔阵列的掩模。
在不同的方面，在GaN膜的上表面中形成腔体之前，步骤1505形成包括暴露出GaN膜上表面的孔阵列在内的掩模。然后，步骤1506在由掩模暴露的GaN上表面的区域中干法刻蚀腔体。步骤1508中在GaN膜中湿法刻蚀腔体包括将腔体沿所有方向各向异性地延伸到GaN膜中。形成具有平坦侧壁的GaN柱状物包括以下子步骤。在步骤1510a中，当遇到来自m-平面或a-平面族的第一平面时，湿法刻蚀工艺减慢。步骤1510b形成了实质上圆形的GaN柱状物，每一个均来自于第一平面中的多个相连接的侧壁。所述形状实质上是圆形的，精确形状响应于刻蚀控制参数影响和掩模图案。在一个方面中，步骤1510形成了具有六边形孔阵列的掩模。
通过使用反调掩模(即，相对于用于形成腔体的掩模反转)用于干法刻蚀工艺构图来形成六边形柱状物。作为步骤1505的一部分形成的这种掩模用于对GaN上表面进行构图，接着是干法刻蚀以产生实质上圆形的柱状物，如图7所示。步骤1508中的湿法刻蚀腔体包括沿所有方向在GaN膜中各向异性刻蚀柱状物。形成具有平坦侧壁的GaN柱状物包括以下子步骤。在步骤1510a中，当遇到来自m-平面或a-平面族的第一平面时，湿法刻蚀工艺减慢。这种六边形柱状物的形成不会受到掩模相对于GaN朝向的旋转的影响，并且也与刻蚀的柱状物相对于它们最近邻居的位置或间隔无关。
如上所述，形成延伸到GaN膜中的平坦侧壁(步骤1510)可以包括响应于湿法刻蚀化学试剂来选择GaN侧壁平面族。例如，步骤1508可以利用5％浓度的TMAH(氢氧化四甲铵)在范围60-80摄氏度的温度下各向异性地刻蚀腔体。然后，响应于湿法刻蚀化学试剂来选择GaN侧壁平面包括各向异性刻蚀在m-平面或c-平面停止。
在另一个方面，步骤1506中在GaN膜的上表面中形成腔体包括激光烧蚀腔体的阵列到GaN上表面中。步骤1508将腔体沿所有方向各向异性地延伸到GaN膜中。然后，在步骤1510中形成具有平坦侧壁的GaN柱状物包括以下子步骤。在步骤1510a中，当遇到从m-平面和a-平面族选择的第一平面时，湿法刻蚀工艺减慢。步骤1510b形成了实质上圆形的GaN柱状物，每一个均来自于第一平面中多个相连的侧壁。如果步骤1506激光烧蚀腔体的六边形阵列，步骤1510形成六边形GaN柱状物。替代地，步骤1506c形成实质上三角形的GaN柱状物，每一个均来自于第一平面中多个相连的侧壁。在一个方面中，步骤1506激光烧蚀了GaN膜的上表面中的六边形腔体阵列。形成柱状物和蜂窝状结构之间的差异与结晶平面中相对于步骤1506中的引入的六边形刻蚀图案的旋转相关。
在不同的方面中，形成延伸到GaN膜中的平坦侧壁包括子步骤(步骤1510d)：在GaN模中形成六边形形状的开口，得到的是GaN蜂窝状结构。
已经提出了用于形成GaN 3D结构和相关联的GaN 3D结构阵列的方法。已经展示了具体工艺步骤的示例来说明本发明。然而，本发明不仅仅局限于这些示例。对于本领域普通技术人员将发生本发明的其他变体和实施例。
实施例2的描述
[数学1]
图4A和4B是GaN三维(3D)结构的部分截面图。GaN 3D结构400包括GaN柱状物402和柱状物侧壁404。柱状物侧壁404形成于m-平面或a-平面平面(m和a)的每一个族都包含6个面。针对m-平面族的六个面是和对于a-平面族，面是和注意对于这些密勒指数，族是在(圆括号)中，面是在{花括号}中，而晶带轴是在[方括号]中。如图4B所示，GaN柱状物402典型地具有三角形图案。然而，可以替代地形成六边形形状的柱状物，参见图6B。
图5是描述GaN 3D阵列的部分截面图。阵列500包括具有上表面504的衬底502，包括GaN结构506的阵列。每一个GaN结构506具有附着至衬底上表面504的第一端部508以及在m-平面或a-平面中形成的侧壁510。典型地，衬底502是诸如蓝宝石、硅或碳化硅之类的材料。然而，阵列500不局限于任意具体的衬底材料。
图6A和6B是图5的阵列的平面图。图5的GaN结构506是GaN柱状物。如图6A所示，GaN柱状物或微棒402可以具有三角形形状。如图6B所示，GaN柱状物具有六边形形状。
图17A和17B分别是另一种类型的GaN 3D阵列的平面图和部分截面图。阵列1700包括具有上表面1704的衬底1702。开口1706的蜂窝状结构形成于GaN膜1708中。每一个开口1706具有在m-平面或a-平面中形成的侧壁。典型地，在GaN膜1708中形成的开口1706具有六边形形状。衬底1702可以是蓝宝石、硅或碳化硅。
图20A和20B分别是具有平坦表面的三维GaN柱状物结构的LED的平面图和部分截面图。LED 1800包括：具有上表面1804的衬底1802，所述上表面包括在第一金属层中形成的多个第一电极指状物1806以及在第二金属层中形成的多个相对的第二电极指状物1808。示出了多个GaN柱状物结构1810。每一个GaN柱状物结构1810桥接第一电极指状物1806和相应的第二电极指状物1808之间的间隙。每一个GaN柱状物结构1810包括：n-掺杂GaN(n-GaN)柱状物1812，具有相应的第一电极指状物1806上面的第一端部1814、与相应的第二电极指状物1808相连的第二端部1816。所述端部的至少一个在c-平面中形成。在一个方面，第二端部1816典型地在c-平面中形成。n-GaN指状物1812具有与c-平面垂直的平坦侧壁1818，在m-平面和a平面族的任一个中形成所述平坦侧壁。多量子阱(MQW)层1820位于n-GaN柱状物侧壁1818和GaN柱状物第一端部1814上面。p-掺杂GaN(p-GaN)层位于MQW层1820上面。如上所述，n-掺杂GaN柱状物1812具有六边形或三角形形状。
可选地如所示的，薄Ni层位于每一个GaN柱状物结构1810的p-GaN层1822的上面。透明导体1826位于Ni层1824上面，使得Ni层1824和透明导体1826的组合将每一个GaN柱状物结构1810的p-GaN层1822电连接至相应的第一电极指状物1806。金属互连1828插入到每一个暴露的n-GaN柱状物的第二端部1816和下面的第二电极指状物1808之间。
图21A和21B分别示出了具有平坦表面的三维GaN柱状物结构的相关类型LED的平面图和截面图。LED1900包括衬底1902上的n-GaN膜。n-GaN膜具有第一区域1904a和第二区域1904b，第一区域1904a具有多个开口1906。典型地，开口1906具有六边形形状。每一个开口1906具有垂直于与n-GaN膜1904a的上表面1910对准的c-平面的平坦侧壁1908。所述平坦侧壁1908形成于m-平面或a-平面族中。MQW层1910位于在n-GaN膜的第一区域1904a上面。p-GaN层1912位于MQW层1910的上面。第一金属层1914位于n-GaN膜1904b的第二区域上面以形成第一电极。第二金属层1916位于p-GaN膜1912上面以形成第二电极。在另一个方面，图19A和19B的LED结构可以包括可选的电流扩展层，由Ni层和透明导体组成，如下面更加详细地描述的。
在蓝宝石衬底上沉积的平坦GaN膜可以用于形成诸如棒或腔体之类的刻蚀三维结构，可以用作掺杂GaN层的后续外延生长的模板，以制造具有非传统拓扑形状的LED器件。一般的制造方法使用诸如等离子体刻蚀或激光烧蚀之类的技术来形成GaN层中的损坏区域、接着通过湿法刻蚀选择性地去除受损坏的材料。通过GaN的结晶平面形成最终形状，所述GaN的结晶平面具有非常缓慢的刻蚀速率并且对于器件制造具有期望的性质，例如低密度的位错和俘获状态。第一刻蚀步骤的一个方面是去除材料并且产生具有诸如微棒或圆锥腔体之类形状的损坏轮廓，所述形状适于将要制造的器件类型。诸如离子注入或喷砂之类的其他技术也可以用于形成损坏区域。湿法刻蚀步骤细化了初始形状，并且产生了具有较低损坏的表面，可以制造高质量的器件。
一个方面形成了圆柱形模板，并且在模板上沉积制造LED所要求的层，以实现可以收获、沉积到新衬底上、并且连线在一起以实现LED发射器阵列的微棒LED。
平坦LED结构的一个其他考虑是GaN的高折射率，其限制了可以发射到窄角锥中的光的量。逃逸锥外部的光内反射，减小了器件效率。如上所述，已经设计了多种方式来增强传统平面器件的封装层的粗糙度，作为允许更多光逃逸的手段。这里公开的结构通过在LED制造之前在n-型GaN起始材料中刻蚀表面纹理来改善光提取，与传统平面LED相比也增加了发光面积。
为了制造高性能的GaN基器件，GaN构图(即，刻蚀)技术是重要的。如此生长的GaN的质量变化连同与“III-氮化物”材料相关联的高键合能量，对刻蚀工艺提出了独特的挑战。与刻蚀其他半导体材料类似，基于等离子体的干法刻蚀和基于化学试剂的湿法刻蚀是用于GaN构图的两种主要刻蚀技术。当与适当的湿法刻蚀技术相结合以去除烧蚀的材料并且进行热分解时，GaN膜的激光构图也能够实现独特的结构。
GaN等离子体干法刻蚀的典型刻蚀气体是Cl2/Ar。添加氩气(或氦气)以稳定等离子体或者用于冷却目的。氩气的添加引起了表面的惰性离子轰击，导致了增强的各向异性刻蚀，而氯基等离子体产生(挥发性)化学副产品，例如GaCl3。干法刻蚀工艺可以在高刻蚀速率下实现高度各项异性刻蚀，并且具有平滑的表面形貌。使用Cl2基等离子体刻蚀GaN是期望的，因为氯基气体化学试剂广泛用于半导体器件的处理中。
图7是示出了使用Cl2基等离子体干法刻蚀来刻蚀的GaN微柱状物阵列的透视图。可以控制刻蚀参数。GaN中的缺陷看来对于刻蚀条件特别敏感，并且通过比周围材料刻蚀地更快或更慢来作出响应，最终如所示的形成坑或者草。
GaN等离子体干法刻蚀的一个方面是其易于产生离子引发损坏，其可能使GaN基的器件性能退化。为了解决这一问题，可以将干法刻蚀和湿法刻蚀进行组合，或者可以将激光烧蚀和湿法刻蚀技术进行组合。
如上所述，大多数传统工艺在异物衬底(例如蓝宝石或碳化镓)上沉积GaN。湿法刻蚀研究已经专有地局限于(0001)朝向，因为直到目前为止，只有这种外延的膜是可用的。已经说明了多种化学试剂能够侵袭GaN结晶系统中的特定平面，如表1所示。
[表1]
可以在水合溶液中刻蚀GaN，然而在形成假定的氢氧化镓(Ga(OH)3)的不溶解涂层时刻蚀停止。对于(0001)朝向的GaN膜，存在两种类型的表面极性，一种是Ga-极性GaN，并且另一种是N-极性GaN。通过金属有机化学气相沉积(MOCVD)或氢化物气相外延(HVPE)生长的大多数GaN膜是Ga-极性膜，并且通过金属有机分子束外延(MOMBE)生长的GaN膜是N-极性膜。如在“Crystallographic wet chemical etching of GaN”，APL v.73.n.18，1998，p.2655中提到的，在水合KOH、NaOH或TMAH中，只刻蚀氮极性GaN膜，并且所产生的三角形形状的锥体受到[数学2]平面的限制。在水合KOH、NaOH或TMAH中不会发生Ga极性膜的刻蚀。
Ga-极性和N-极性的不同刻蚀特性是由于表面键合的不同状态并且只依赖于极性。D.Li，M.Sumiya、K.Yoshimura、Y.Suzuki、Y.Fukuda、S.Fuke在Phys.Status SolidiA180(2000)357解释了这种极性选择性刻蚀的机制。
图8描述了沿N-极性GaN的方向观看的横截面GaN膜的示意图，用于解释极性选择性刻蚀的机制。阶段(a)示出了氮终止层，其中每一个氮原子上是一个带负电的悬浮键。阶段(b)描述了氢氧根离子的吸收。阶段(c)示出了氧化物的形成。阶段(d)描述了氧化物的溶解。
氢氧根离子(OH-)首先吸收到样品表面上，随后遵循以下反应式与Ga离子反应：
[数学3]
KOH用作催化剂，并且也是(步骤(d))得到的Ga2O3的溶剂。当图8中的阶段(a)至(d)重复时，可以刻蚀N-极性GaN。注意：哪些原子形成表面终止层是无关紧要的。如果表面是Ga-终止的，可以通过阶段(c)初始化刻蚀。相反，Ga-极性GaN的惰性归因于(OH-)和氮的三个已占位悬浮键之间的排斥，其防止氢氧根离子侵袭Ga原子，以使得不会刻蚀Ga-极性的GaN膜。
然而，外延层和衬底之间的较大晶格失配导致了GaN中较高的位错密度，典型地在107-1011cm2的范围。这种缺陷对于刻蚀速率和所得到的表面拓扑形状具有显著的影响。
图9描述了由于刻蚀剂在位错缺陷点上的选择性侵袭导致的六边形形状的刻蚀坑。如Seok-In Na等人在“Selective wetting etching of p-GaN for Efficient GaN-Based Light-Emitting Diodes”，IEEE Photonics Technology Letters，Vol.18，No.14，July15，2006中提到的，不但可以在基础刻蚀剂中发生位错相关的选择性刻蚀，而且由等离子体干法刻蚀引入的缺陷也可以引发相同类型的选择性刻蚀，如所示的。
图10A至10C描述了具有TMAH刻蚀剂中的等离子体干法刻蚀引入的缺陷的选择性GaN刻蚀。图10A示出了1分钟等离子体刻蚀之后的GaN表面。图10B示出了TMAH湿法刻蚀之后的相同表面。图10C是六边形坑的特写图。因此，刻蚀可以按照两个步骤进行：首先，等离子体刻蚀圆形腔体到(0001)平面内图10A)，然后结晶刻蚀描绘了缓慢刻蚀速率平面(图10B)。在这种情况下所述平面族[数学4]与其中形成六边形坑的c-平面垂直。
[数学4]平面族不但可以形成六边形坑的内部侧壁，而且它们也可以是三角形GaN微柱外部侧壁的侧壁，如图11中所示。
图11示出了作为圆形微柱刻蚀的副产品的六边形形形状GaN微柱。清楚地是，用于干法刻蚀图11中的微柱的互补掩模，接着TMAH结晶刻蚀，产生了全高度的六边形形状GaN微柱。如下所述，制造六边形形状的GaN微柱具有许多优势。应该理解的是初始缺陷的引入不必局限于等离子体干法刻蚀。GaN的激光烧蚀，接着是TMAH中的结晶刻蚀，导致了类似的结果。诸如离子注入之类的用于产生规则图案的损坏区域的其他技术同样有效。
针对通过激光烧蚀的受控缺陷产生，平坦GaN膜经受脉冲受激准分子激光照射，以便促使GaN热分解为金属镓和氮。受激准分子激光的非相干特性允许同时照射多个区域，尽管也可以使用具有衍射光学器件的相干光源。
一种图案包括六边形点阵，所述六边形点阵有效地钻孔到GaN膜的预定穿透深度。通过允许撞击到给定面积上的脉冲个数和激光脉冲的能量密度来控制这种深度。这种激光钻孔在受影响的区域的侧壁中引入了缺陷，随后用诸如加热的稀释TMAH(氢氧化四甲基铵)之类的湿法刻蚀各向异性地刻蚀所述受影响区域。这种各向异性刻蚀去除了有缺陷的材料，并且有效地停止于膜中的c-平面和m-平面上，导致了从GaN膜表面延伸到激光穿透深度的六边形刻蚀坑。通过操孔六边形点阵的角度朝向，所述六边形点阵用于照射具有GaN膜的结晶朝向的表面，可以在最后的激光钻孔和湿法刻蚀GaN中形成预定图案。例如，如果激光阵列与m-平面朝向对准，可以刻蚀激光钻孔坑而结束于蜂窝状结构膜，因为最慢刻蚀的面与最近的邻居坑垂直。相反，当激光阵列与a-平面朝向对准时(即从第一朝向旋转30°)，刻蚀六边形坑的角部撞击来自其最近邻居的那些上，并且如果湿法刻蚀工艺进行足够量的时间，则可以形成三角形结构。
图12A和12B描述了针对组合的激光钻孔加各向异性湿法刻蚀工艺的可能刻蚀结构。图12A中的激光图案与m-平面GaN朝向对准，而图12B中的激光图案与a-平面GaN朝向对准。黑色区域表示初始的激光钻孔，而灰色区域表示通过各向异性湿法刻蚀去除的GaN。
两种配置的第一种配置(图12A)得到了只暴露c-平面和m-平面的刻蚀坑的有序阵列。这增加了可以用于平坦LED应用的表面积，允许GaInN和p-GaN在最合适的结晶平面上的外延生长。由于激光工艺的特性，可以通过激光能流和发射计数来精确地控制刻蚀坑的深度和侧壁。用于在GaN中形成刻蚀坑的典型示例将包含每个面积100次发射、1.7J/cm2的308nm激光能流。然后，这可以在piranha浴中进行刻蚀(H2O2和H2SO4140℃下20分钟)，以去除喷射出的Ga金属，然后在75℃的TMAH(5％)中刻蚀4至120小时。
两种配置的第二种配置(图12B)适用于形成刻蚀的垂直微棒或柱状物。在六边形坑的角部彼此撞击之前执行各向异性刻蚀，这允许去除大多数GaN材料，只留下了三角形垂直柱状物。各向异性刻蚀留下了m-平面(纤锌矿结构中的[数学5]平面族，除非他们是作为[数学6]族的平面)，产生了所有面都在相同族的平面中的三角形柱状物。m-平面是非极性的，使其更加适用于LED器件应用。
实验示出了存在针对激光工艺的约1100mJ/cm2的陡峭阈值能流，以引起GaN膜的热分解，也就是与照射到特定区域上的脉冲的个数相关。由于热分解的随机特性以及激光脉冲的空间轮廓的变化，在这一阈值处或者这一阈值附近的激光引发损坏的均匀性较差。然而，在热分解更加容易并且均匀实现的较高能流下，可以看出激光脉冲的个数对于GaN膜中损坏区域的侧壁轮廓和深度具有次要影响。这在较低的发射计数(即每个面积30个发射)导致朝着刻蚀坑的中心具有更加显著锥形的更浅刻蚀深度的情况下是特别显著的。在每个面积更高发射计数时，侧壁轮廓更加陡峭，并且随着穿透的增加朝着中心的锥形化更少。这是更多的激光脉冲对于将熔化的金属镓喷射出钻孔起作用的结果，从而允许在激光钻孔底部的材料热分解，以从中心横向延伸。
已经进行了实验来观察各向异性刻蚀的效果：5％TMAH85℃下138小时，接着是激光钻孔的损坏诱导。激光钻孔通过GaN的热分解以及在激光钻孔周围局部区域中的陡峭热梯度的发生，引起了对于GaN膜的大量损坏。通过加热的稀释TMAH对这种损坏的材料进行各向异性刻蚀，加热的稀释TMAH易于侵袭损坏的GaN，但是通过诸如c-平面和m-平面之类的某个结晶平面变慢。通过干法刻蚀或者通过激光钻孔相对于GaN膜的结晶布局来控制受损坏区域轮廓的这种能力，允许控制正生产的3D模板的最终形状。
激光钻孔工艺是在GaN膜中引起损坏的有效方式，尤其是利用基于投影型准分子激光器的处理工具。与大功率准分子激光器相连的投影系统允许用均匀的能流同时暴露较大的区域，所述均匀的能流足以引起GaN的热分解。这种类型的系统也具有较宽的景深，典型地大于25微米，其消除了由于GaN生长期间的CTE失配导致的衬底弯曲遇到的问题。衬底的弯曲约是7-10微米，难以利用在TMAH刻蚀之前用于GaN的干法刻蚀以形成刻蚀坑的光刻技术来克服。准分子激光器是脉冲激光系统，可以在相对较高的频率(典型地300Hz，尽管一些激光器系统可以升高至4kHz)下操作，允许在蓝宝石衬底上GaN的更高吞吐量处理。
图13A至13G描述了在制造通过三维纹理增强的平坦蜂窝状LED结构的示范性工艺中的步骤。图13A开始于蓝宝石衬底，并且使用MOCVD或者MBE工艺来生长厚n-GaN层。在图13B中，在n-GaN中刻蚀或烧蚀深锥形坑。在图13C中，使用如上所述的湿法刻蚀来去除受损坏的GaN。在图13D中，可以可选地沉积薄n-GaN。然后，沉积MQW和p-GaN层以在n-GaN模板上形成LED。在图13E中，刻蚀开口以接触n-GaN。使用适于防止肖特基势垒的适当金属在p-GaN和n-GaN触点上沉积金属。在图13F中，切割蓝宝石衬底以单个化器件，并且将器件的阵列附着至衬底。在图13G中，利用配线结合实现与LED的连接。在一个方面中，将薄Ni层共形沉积以实现与p-GaN层的欧姆接触，并在形成金属接触之前，共形沉积诸如ITO、ZnO、碳纳米管(CNT)或石墨烯之类的透明导体。
图14A至14G和图18A至图18K描述了用于制造微棒或柱状物LED器件的示范工艺中的步骤。图14A开始于蓝宝石衬底，并且通过MOCVD或MBE生长n-GaN层，典型地10至30微米(um)厚。在图14B中，刻蚀并且烧蚀n-GaN以形成三角形或六边形柱状物。在图14C中，如上所述使用湿法刻蚀，以去除形成垂直柱状物的受损坏的GaN。在图14D中，可选地形成薄n-GaN层。沉积MQW和p-GaN层以在n-GaN模板上形成LED。MQW层是一系列量子阱壳层(典型地，5nmInGaN和9nm n-GaN交替的5层)。在MQW层和p-GaN之间也可以存在AlGaN电子阻挡层(未示出)。外部壳层是约200nm厚的p-掺杂GaN(Mg掺杂)。可以形成高亮度蓝光LED，或者如果在MQW中使用高铟含量则形成绿光LED。在图18A中，使用激光剥离从蓝宝石晶片上收获微棒(柱状物)。例如，可以使用热塑性聚合物将衬底和n-GaN层附着至Si处理晶片。在一个方面中，使用1100mJ/cm2的单发射XeCl激光器(波长＝304nm)来分离柱状物。分离之后，可以在丙酮中溶解热塑性聚合物以分离处理晶片。
总之，上述制造工艺是GaN膜的损坏引发刻蚀与各向异性结晶湿法刻蚀的组合，以产生预定的3D结构。使用这些方法，GaN中的刻蚀坑可以形成由结晶m和c平面包围的六边形锥形坑的阵列。可以实现具有m-族[数学7]侧壁的三角形垂直GaN微棒，所述微棒是用于LED应用的理想(即，无极性)模板。可以实现具有a-族[数学8]侧壁的垂直GaN微棒，所述微棒是用于LED应用的理想(即，非极性)模板。
在图18A中，LED结构制造可以开始于可以是玻璃或塑料的平坦衬底。例如，可以使用Gen6LCD玻璃衬底(1500x1850mm)。沉积诸如Ta或Al之类的金属层，并且对金属层进行构图以制造e-场电极。正负总线连接e-场指状物的多个对。将指状物(趾)定位于将要沉积GaN柱状物结构的地方。典型地，指状物之间的空间小于柱状物结构长度。
在图18B中，在衬底表面上流动适当的溶剂(例如，异丙醇、水或者丙酮)。向e-场结构施加调制的AC场以在指状物之间产生捕获场。
在图18C中，在完全将表面变湿之前，注入具有悬浮GaN柱状物结构的墨水。在e-场电极指状物之间，墨水流动并且调节电场以捕获柱状物结构。在高流速和低电场情况下，不会捕获GaN柱状物结构。在低流速和高电场强度情况下，可以捕获多个GaN柱状物结构。当流速和电场平衡时，每个位置只捕获一个GaN柱状物结构，这正是目的。
在图18D中，当存在每一个位置处捕获的GaN柱状物时，增加电场以GaN柱状物销钉到衬底。使溶剂而不是墨水流动，并且增加流速以冲洗过量的未捕获GaN柱状物结构，只留下以每一个位置为中心的一个GaN柱状物结构。
在图18E中，当溶剂已经变干时，所述结构准备好进行器件制造。因为p-GaN层具有非常低的电导率，可以使用电流扩展层。将非常薄的Ni层(典型地2nm厚)共形地沉积以实现与外部p-GaN壳层的欧姆接触。诸如ITO、ZnO、碳纳米管(CNT)或石墨烯之类的透明导体共形地沉积为电流扩展层。
在图18F中，对电流扩展层进行构图和刻蚀，在配线的一个端部上留下了用于实现与n-GaN柱状物的接触的空间。湿法刻蚀可以用于对大多数导电透明氧化物进行构图。氧等离子体刻蚀可以用于CNT或石墨烯。
在图18G中，将GaN柱状物结构的一端进行构图和刻蚀以实现与n-GaN柱状物芯的电接触。使用Cl2基反应离子刻蚀(RIE)，可以去除p-GaN壳层和多量子阱层以暴露出n-GaN芯。如所示的，可以存在到芯中的某种过刻蚀。
在图18H中，沉积金属互连以接触n-GaN柱状物芯并且实现负电压总线。例如，所述金属可以是Au或Ti，具有Ti界面层以实现与n-GaN的欧姆接触。
在图18I中，沉积金属互连以接触电流扩展层。所述金属可以是Au或Al，具有Ni界面层。替代地，可以先沉积这种金属、然后在其上面沉积n-GaN金属。作为另一种替代，可以在同一步骤中沉积用于n-GaN和电流扩展层两者的金属。
图18J描述了具有并联连接的GaN柱状物结构的单个单元。所述单元概念上是简单的。所产生的光的量与GaN柱状物结构的个数成正比。例如，可以使用约3.4V的操作电压。
图18K描述了单元与串联的三个二极管串的串联-并联连接，其可以使用最高至约10V的操作电压。根据要求，更加实际的产品可能更大，具有成百上千个GaN柱状物结构的并联-串联结构。
图16A和16B分别是表示蜂窝状结构和三角形刻蚀柱状物的扫描电子显微镜(SEM)图像。两个样品均用1.6J/cm2的每单位面积120个激光发射进行处理。衬底的平坦朝向典型地与a-轴或m-轴对准。30°的偏移(例如，m-轴平面朝向，并且在激光工艺中无旋转补偿)可以导致蜂窝状结构的形成而不是三角形微棒。
通过利用加热的5％TMAH刻蚀激光钻孔的六边形阵列，形成了具有受控的结晶面的三角形微棒。激光工艺具有比光刻工艺更宽的场深，绕过了与热应力导致的晶片弯曲相关联的问题。各向异性TMAH刻蚀对于c-平面以及m-平面是选择性的。这允许形成在端部具有c-平面(0001)并且在所有的三个垂直侧上具有m-平面(1100)的三角形。
通过GaN纳米线的传统VLS生长(Nano Let.，v.6，n.8，2006，p.1808)可以实现类似的结构，其中侧面与m-轴组对准、并且顶部与c-轴对准。然而，这些是六边形形状，并且要求非常高温度的MOCVD工艺(1050摄氏度)进行生长。六边形结构可能引起凹角区域，所述凹角区域使得LED制造的一些方面更加困难。
图22是说明了使用具有平坦表面的三维GaN柱状物结构来制造LED的方法的流程图。尽管为了清楚起见将所述方法描述为由编号步骤的序列，但是所述编号不一定规定步骤的顺序。应该理解的是可以跳过、平行执行或者不要求保持序列的严格步骤来执行这些步骤的一些。然而通常来说，所述方法遵循所述步骤的数字顺序。所述方法开始于步骤2000。
步骤2002形成多个GaN柱状物结构，每一个GaN柱状物结构利用以下子步骤形成。步骤2002a形成具有第一端部和第二端部的n-GaN柱状物，在c-平面中形成所述端部的至少一个。n-GaN柱状物形成为具有与c-平面垂直的平坦侧壁，在m-平面或a-平面族中形成所述平坦侧壁。n-掺杂GaN柱状物具有六边形或三角形形状。步骤2002b在n-GaN柱状物侧壁上形成MQW层。步骤2002c在MQW层上形成p-GaN层。步骤2004在第一衬底上沉积多个GaN柱状物结构，其中n-掺杂GaN柱状物侧壁与第一衬底的上表面平行地对准。步骤2006将每一个GaN柱状物结构的第一端部与第一金属层相连以形成第一电极。步骤2008刻蚀每一个GaN柱状物结构的第二端部以暴露n-GaN柱状物第二端部。步骤2010将每一个GaN柱状物结构的第二端部与第二金属层相连以形成第二电极。
在一个方面，步骤2002a中形成n-掺杂GaN柱状物包括以下子步骤。步骤2002a1在第二衬底上生长n-掺杂GaN膜。步骤2002a2在GaN膜的上表面中形成腔体。步骤2002a3在GaN膜上表面中湿法刻蚀腔体。步骤2002a4形成延伸到垂直于与GaN上表面对准的c-平面的GaN膜中的平坦侧壁。步骤2002a5将每一个GaN柱状物从第二衬底分离。在一个方面，在步骤2005a中将每一个GaN柱状物的第一端部从第二衬底分离之前，执行形成MQW层(步骤2002b)和形成p-GaN(步骤2002c)。
在一个方面，步骤2003提供第一衬底上表面，具有多个第一电极指状物和多个相对的第二电极指状物。然后，步骤2004中在第一衬底上沉积多个GaN柱状物结构包括以下子步骤。步骤2004a将GaN柱状物结构悬置于墨水溶液中。步骤2004b使墨水溶液在第一衬底上表面上流动。步骤2004c在每一个第一电极柱状物和相应的第二电极指状物之间产生具有第一电场强度的交流(AC)电场。响应于所述电场，步骤2004d将每一个第一电极指状物和相应的第二电极指状物之间的间隙用GaN柱状物结构桥接。在将第一和第二电极指状物之间的间隙与GaN柱状物结构桥接之后，步骤2004e增加电场强度以捕获GaN柱状物结构。步骤2004f使溶剂在第一衬底上表面上流动。响应于溶剂流动，步骤2004g去除没有被电场捕获的GaN柱状物结构。
在一个方面，步骤2006中将每一个GaN柱状物结构的第一端部与第一金属层相连包括以下子步骤。步骤2006a在第一衬底上表面和GaN柱状物结构上共形沉积Ni层。步骤2006b在Ni层上共形沉积透明导体。然后，在刻蚀每一个GaN柱状物结构的第二端部之前，步骤2008刻蚀以去除每一个GaN柱状物结构的第二端部上的透明导体和Ni层。步骤2010通过在暴露的n-GaN上沉积金属互连层以与第二金属层相连，来将每一个GaN柱状物结构的第二端部与第二金属层相连。
图19是说明了使用具有平坦表面的三维GaN柱状物结构制造LED的替代方法的流程图。所述方法开始于步骤2100。步骤2102在衬底上生长n-GaN膜。步骤2104在n-GaN膜的第一区域中形成多个开口。典型地，所述开口具有六边形形状。每一个开口具有垂直于与n-GaN膜的上表面对准的c-平面的平坦侧壁，并且平坦侧壁在m-平面或a-平面族中形成。步骤2106在n-GaN膜的第一区域上形成MQW层。步骤2108在MQW层上形成p-GaN层。步骤2110在n-GaN膜的第二区域上沉积第一金属层以形成第一电极。步骤2112在p-GaN膜上沉积第二金属层以形成第二电极。
在一个方面中，步骤2104中在n-GaN膜中形成多个开口包括子步骤。步骤2104a在n-GaN膜的上表面中形成腔体。步骤2104b在n-GaN膜上表面中湿法刻蚀腔体。步骤2104c形成延伸到n-GaN膜中的平坦侧壁。
已经提出了由GaN 3D平坦结构制造的LED及其相关联的制造工艺。已经展示了具体工艺步骤的示例以说明本发明。然而，本发明不只局限于这些示例。对于本领域普通技术人员可以实现本发明的其他变体和实施例。
这里公开的是基于氮化镓(GaN)发光二极管(LED)的一类结构，由于其上沉积LED层的初始GaN模板的三维形状，所述LED具有改进的性能。所述模板形状可以是柱状的，其形成了微棒或柱状物LED，并且可以连接成阵列以实现任意尺寸和形状的高效率发光。替代地，所述模板可以具有一系列坑，所述坑可以增加平面器件的发射面积并且提高光提取。通过损坏刻蚀和选择性地去除受损坏GaN的组合来形成模板形状，留下高质量低刻蚀速率的结晶平面。由这些模板形状制造的LED器件与通过在平坦n-型GaN衬底上通过MOCVD沉积制造LED结构的传统技术不同，产生了较大的平坦器件。另外与传统器件不同，由上述模板制造的LED器件在形成LED器件之后不要求附加的上表面纹理化。
因此，提出了一种用于制造具有平坦表面的三维GaN柱状物结构的方法。在提供衬底之后，所述方法在衬底的上表面上生长GaN膜，并且在GaN膜的上表面中形成腔体。使用激光烧蚀、离子注入、喷砂或干法刻蚀工艺形成所述腔体。然后湿法刻蚀GaN膜上表面中的腔体，形成延伸到GaN膜中的平坦侧壁。更明确地，在c-平面GaN膜上表面中形成腔体，并且在m-平面或a-平面族中形成与c-平面垂直的平坦侧壁。
也提供由GaN柱状物制造的GaN三维(3D)结构，具有在m-平面或a-平面中形成的柱状物侧壁。典型地，GaN柱状物具有三角形或六边形图案。在另一个方面，GaN 3D阵列包括具有上表面的衬底以及在GaN膜中的六边形形状开口的阵列，形成了GaN蜂窝状结构。
在实施例1的描述中提从了上述方法和结构的附加细节。
因此，提出了一种使用具有平坦表面的三维GaN柱状物结构来制造LED的方法。所述方法形成多个GaN柱状物结构。每一个GaN柱状物结构是以下步骤的结果：形成n-掺杂GaN(n-GaN)柱状物，具有第一端部、第二端部以及与c-平面垂直的平坦侧壁，所述端部的至少一个在c-平面中形成，在m-平面或a-平面族中形成所述平坦侧壁；在n-GaN柱状物侧壁上形成多量子阱(MQW)层，并且在MQW层上形成p-掺杂GaN(p-GaN)层；在第一衬底上沉积多个GaN柱状物结构，其中n-掺杂GaN柱状物侧壁与第一衬底的上表面平行地对准；每一个GaN柱状物结构的第一端部与第一金属层相连以形成第一电极；对每一个GaN柱状物结构的第二端部进行刻蚀以暴露n-GaN柱状物的第二端部，并且与第二金属层相连以形成第二电极。
在另一个方面，所述方法在衬底上生长n-GaN膜。在n-GaN膜的第一区域中形成多个开口。每一个开口具有垂直于与n-GaN膜的上表面对准的c-平面的平坦侧壁，并且在m-平面或a-平面族中形成了所述平坦侧壁。在n-Gan膜的第一区域上形成MQW层，并且在MQW层上形成p-GaN层。在n-GaN膜的第二区域上沉积第一金属层以形成第一电极。在p-GaN膜上沉积第二金属层以形成第二电极。
在实施例2的描述中提供给了上述方法以及具有平坦表面的三维GaN柱状物结构的LED的附加细节。

Claims (17)

1.一种制造具有平坦表面的三维氮化镓“GaN”柱状物结构的方法，所述方法包括：
提供衬底；
在衬底的上表面上生长GaN膜；
在GaN膜的上表面中形成腔体；
在GaN膜上表面中湿法刻蚀腔体；以及
形成延伸至GaN膜中的平坦侧壁；
其中在GaN膜上表面中湿法刻蚀腔体包括：
去除响应于形成腔体而损坏的GaN材料；以及
响应于遇到GaN膜中的m-平面或a-平面而停止GaN材料的去除；
在所述湿法刻蚀中使用加热的稀释氢氧化四甲基铵“TMAH”，
所述GaN柱状物中，三个垂直面的族全部是(1100)且具有三角形状。
2.根据权利要求1所述的方法，其中在GaN膜的上表面中形成腔体包括：使用从激光烧蚀、离子注入、喷砂和干法刻蚀组成的组中选择的工艺来形成腔体。
3.根据权利要求1所述的方法，其中在GaN膜的上表面中形成腔体包括：在c-平面上表面中形成腔体，并且
其中形成延伸至GaN膜中的平坦侧壁包括：在从m-平面和a-平面族组成的组中选择的平面中形成与c-平面垂直的侧壁。
4.根据权利要求1所述的方法，其中在GaN膜的上表面中形成腔体包括：在GaN膜中形成沿与c-平面晶带轴对准的方向延伸的腔体阵列；以及
其中形成延伸至GaN膜中的平坦侧壁包括：形成具有在从m-平面和a-平面族中选择的平面中的侧壁表面的多个GaN柱状物。
5.根据权利要求4所述的方法，还包括：
在GaN膜的上表面中形成腔体之前，形成掩模，所述掩模包括暴露出GaN膜的上表面的孔阵列；
其中在GaN膜的上表面中形成腔体包括：在由掩模暴露出的GaN上表面的区域中干法刻蚀腔体；
其中在GaN膜中湿法刻蚀腔体包括：将腔体沿所有方向各向异性地延伸到GaN膜中；
其中形成具有平坦侧壁的GaN柱状物包括：
当遇到从m-平面和a-平面族选择的第一平面时，湿法刻蚀工艺减慢；以及
形成具有三角形状的GaN柱状物，分别来自于第一平面中的多个相连接的侧壁。
6.根据权利要求3所述的方法，其中形成延伸到GaN膜中的平坦侧壁包括：响应于湿法刻蚀化学来选择GaN侧壁平面族。
7.根据权利要求4所述的方法，其中在GaN膜的上表面中形成腔体包括：将腔体的阵列激光烧蚀到GaN上表面中；
其中在GaN膜中湿法刻蚀腔体包括：将腔体沿所有方向各向异性地延伸到GaN膜中；
其中形成具有平坦侧壁的GaN柱状物包括：
当遇到从m-平面和a-平面族选择的第一平面时，湿法刻蚀工艺减慢；以及
形成具有三角形状的GaN柱状物，每一个均来自于第一平面中的多个相连接的侧壁。
8.根据权利要求1所述的方法，其中形成延伸到GaN膜中的平坦侧壁包括形成GaN柱状物；并且
所述方法还包括：
将GaN柱状物从衬底分离。
9.一种使用具有平坦表面的三维氮化镓“GaN”柱状物结构制造发光二极管“LED”的方法，所述方法包括：
形成多个GaN柱状物结构，每一个GaN柱状物结构如下形成：
形成具有第一端部、第二端部和与c-平面垂直的平坦侧壁的n型掺杂氮化镓“n-GaN”柱状物，所述端部的至少一个形成在c-平面中，并且所述平坦侧壁形成在从包括m-平面和a平面族的组中选择的平面中；
在n-GaN柱状物侧壁上形成多量子阱“MQW”层；
在MQW层上形成p型掺杂氮化镓“p-GaN”层；
在第一衬底上沉积多个GaN柱状物结构，其中n-GaN柱状物侧壁与第一衬底的上表面平行地对准；
将每一个GaN柱状物结构的第一端部与第一金属层相连以形成第一电极；
刻蚀每一个GaN柱状物结构的第二端部以暴露n-GaN柱状物的第二端部；以及
将每一个GaN柱状物结构的第二端部与第二金属层相连以形成第二电极。
10.根据权利要求9所述的方法，其中形成n-GaN柱状物包括：
在第二衬底上生长n-GaN膜；
在GaN膜的上表面中形成腔体；
在GaN膜上表面中湿法刻蚀腔体；
形成延伸到GaN膜中的平坦侧壁，所述平坦侧壁垂直于与GaN上表面对准的c-平面；以及
将每一个GaN柱状物的第一端部从第二衬底分离。
11.根据权利要求10所述的方法，其中形成在n-GaN柱状物侧壁上的MQW层以及在MQW层上的p-GaN包括：在将每一个GaN柱状物的第一端部从第二衬底分离之前，形成在n-GaN柱状物侧壁上的MQW层以及在MQW层上的p-GaN。
12.根据权利要求9所述的方法，还包括：
向第一衬底上表面提供多个第一电极指状物和相对的多个第二电极指状物；
其中在第一衬底上沉积多个GaN柱状物结构包括：
在墨水溶液中悬置GaN柱状物结构；
使墨水溶液在第一衬底上表面上流动；
在每一个第一电极指状物和对应的第二电极指状物之间产生具有第一电场强度的交流电场；以及
响应于所述电场，利用GaN柱状物结构桥接每一个第一电极指状物和对应的第二电极指状物之间的间隙。
13.根据权利要求12所述的方法，其中沉积多个GaN柱状物结构包括：
在用GaN柱状物结构桥接第一和第二电极指状物之间的间隙之后，增加电场强度以捕获GaN柱状物结构；
让溶剂在第一衬底上表面上流动；以及
响应于溶剂流动，去除没有被电场捕获的GaN柱状物结构。
14.根据权利要求13所述的方法，其中将每一个GaN柱状物结构的第一端部与第一金属层相连包括：
在第一衬底上表面和GaN柱状物结构上共形沉积Ni层；以及
在Ni层上共形沉积透明导体。
15.根据权利要求14所述的方法，其中刻蚀每一个GaN柱状物结构的第二端部以暴露n-GaN第二端部包括：在刻蚀每一个GaN柱状物结构的第二端部之前，刻蚀以去除在每一个GaN柱状物结构的第二端部上的透明导体和Ni层，以及
其中将每一个GaN柱状物结构的第二端部与第二金属层相连包括：在暴露的n-GaN上沉积金属互连层以连接至第二金属层。
16.一种具有平坦表面的三维氮化镓“GaN”柱状物结构的发光二极管“LED”，所述LED包括：
具有上表面的衬底，所述上表面包括在第一金属层中形成的多个第一电极指状物以及在第二金属层中形成的多个相对的第二电极指状物；
多个GaN柱状物结构，每一个GaN柱状物结构桥接第一电极指状物和对应的第二电极指状物之间的间隙；
每一个GaN柱状物结构包括：
n型掺杂氮化镓“n-GaN”柱状物，具有在对应的第一电极指状物上的第一端部、与对应的第二电极指状物相连的第二端部以及与c-平面垂直的平坦侧壁，所述端部的至少一个在c-平面中形成，所述平坦侧壁在从包括m-平面和a平面族的组中选择的平面中形成；
在n-GaN柱状物侧壁和GaN柱状物第一端部上的多量子阱“MQW”层；以及
在MQW层上的p型掺杂氮化镓“p-GaN”层。
17.根据权利要求16所述的LED，还包括：
在每一个GaN柱状物结构的p-GaN层上的Ni层；
在Ni层上的透明导体，其中Ni层和透明导体的组合将每一个GaN柱状物结构的p-GaN层电连接至对应的第一电极指状物；以及
插入到每一个暴露的n-GaN柱状物的第二端部和下面的第二电极指状物之间的金属互连。
CN201280061053.3A 2011-12-27 2012-12-26 制造具有平坦表面的三维氮化镓结构的方法和使用具有平坦表面的三维氮化镓(GaN)柱状物结构的发光二极管(LED) Active CN103988321B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US13/337,843 2011-12-27
US13/337,843 US8685774B2 (en) 2011-12-27 2011-12-27 Method for fabricating three-dimensional gallium nitride structures with planar surfaces
US13/367,120 US8648328B2 (en) 2011-12-27 2012-02-06 Light emitting diode (LED) using three-dimensional gallium nitride (GaN) pillar structures with planar surfaces
US13/367,120 2012-02-06
PCT/JP2012/008339 WO2013099249A1 (en) 2011-12-27 2012-12-26 METHOD FOR FABRICATING THREE-DIMENSIONAL GALLIUM NITRIDE STRUCTURES WITH PLANAR SURFACES AND LIGHT EMITTING DIODE (LED) USING THREE-DIMENSIONAL GALLIUM NITRIDE (GaN)PILLAR STRUCTURES WITH PLANAR SURFACES

Publications (2)

Publication Number Publication Date
CN103988321A CN103988321A (zh) 2014-08-13
CN103988321B true CN103988321B (zh) 2017-09-19

Family

ID=48653615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280061053.3A Active CN103988321B (zh) 2011-12-27 2012-12-26 制造具有平坦表面的三维氮化镓结构的方法和使用具有平坦表面的三维氮化镓(GaN)柱状物结构的发光二极管(LED)

Country Status (4)

Country Link
US (5) US8648328B2 (zh)
JP (2) JP5824156B2 (zh)
CN (1) CN103988321B (zh)
WO (1) WO2013099249A1 (zh)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101217210B1 (ko) * 2010-10-07 2012-12-31 서울대학교산학협력단 발광소자 및 그 제조방법
KR101217209B1 (ko) * 2010-10-07 2012-12-31 서울대학교산학협력단 발광소자 및 그 제조방법
US10115862B2 (en) 2011-12-27 2018-10-30 eLux Inc. Fluidic assembly top-contact LED disk
KR101286211B1 (ko) * 2012-02-16 2013-07-15 고려대학교 산학협력단 발광 소자 제조 방법 및 이를 이용하여 제조된 발광 소자
US20130234149A1 (en) * 2012-03-09 2013-09-12 Electro Scientific Industries, Inc. Sidewall texturing of light emitting diode structures
US11502219B2 (en) * 2013-03-14 2022-11-15 The Royal Institution For The Advancement Of Learning/Mcgill University Methods and devices for solid state nanowire devices
KR102034714B1 (ko) * 2013-09-02 2019-10-21 엘지이노텍 주식회사 발광 소자
WO2015030391A1 (ko) * 2013-09-02 2015-03-05 엘지이노텍(주) 발광 소자
TW201511332A (zh) * 2013-09-04 2015-03-16 Lextar Electronics Corp 發光二極體及其製造方法
TWI548113B (zh) 2014-03-11 2016-09-01 國立臺灣大學 半導體發光元件及其製造方法
CN104051589B (zh) * 2014-06-24 2017-02-01 东南大学 一种横向氧化锌纳米棒阵列发光二极管
KR102203461B1 (ko) 2014-07-10 2021-01-18 삼성전자주식회사 나노 구조 반도체 발광 소자
US10249599B2 (en) 2016-06-29 2019-04-02 eLux, Inc. Laminated printed color conversion phosphor sheets
US9917226B1 (en) 2016-09-15 2018-03-13 Sharp Kabushiki Kaisha Substrate features for enhanced fluidic assembly of electronic devices
US10535640B2 (en) 2014-10-31 2020-01-14 eLux Inc. System and method for the fluidic assembly of micro-LEDs utilizing negative pressure
US9985190B2 (en) 2016-05-18 2018-05-29 eLux Inc. Formation and structure of post enhanced diodes for orientation control
US10236279B2 (en) 2014-10-31 2019-03-19 eLux, Inc. Emissive display with light management system
US10381332B2 (en) 2014-10-31 2019-08-13 eLux Inc. Fabrication method for emissive display with light management system
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
US10446728B2 (en) * 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
US10381335B2 (en) 2014-10-31 2019-08-13 ehux, Inc. Hybrid display using inorganic micro light emitting diodes (uLEDs) and organic LEDs (OLEDs)
US10319878B2 (en) 2014-10-31 2019-06-11 eLux, Inc. Stratified quantum dot phosphor structure
US9722145B2 (en) 2015-06-24 2017-08-01 Sharp Laboratories Of America, Inc. Light emitting device and fluidic manufacture thereof
US9892944B2 (en) 2016-06-23 2018-02-13 Sharp Kabushiki Kaisha Diodes offering asymmetric stability during fluidic assembly
US10543486B2 (en) 2014-10-31 2020-01-28 eLux Inc. Microperturbation assembly system and method
US9755110B1 (en) * 2016-07-27 2017-09-05 Sharp Laboratories Of America, Inc. Substrate with topological features for steering fluidic assembly LED disks
US10520769B2 (en) 2014-10-31 2019-12-31 eLux, Inc. Emissive display with printed light modification structures
US10242977B2 (en) 2014-10-31 2019-03-26 eLux, Inc. Fluid-suspended microcomponent harvest, distribution, and reclamation
US10418527B2 (en) * 2014-10-31 2019-09-17 eLux, Inc. System and method for the fluidic assembly of emissive displays
JP2016132606A (ja) * 2015-01-21 2016-07-25 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
CN104795472B (zh) * 2015-03-23 2017-11-07 易美芯光（北京）科技有限公司 一种半导体发光器件的制备方法
USD772986S1 (en) 2015-06-11 2016-11-29 Oculus Vr, Llc Wireless game controller
US9839840B2 (en) 2015-11-05 2017-12-12 Oculus Vr, Llc Interconnectable handheld controllers
US10007339B2 (en) 2015-11-05 2018-06-26 Oculus Vr, Llc Controllers with asymmetric tracking patterns
US10130875B2 (en) 2015-11-12 2018-11-20 Oculus Vr, Llc Handheld controller with finger grip detection
US9990045B2 (en) 2015-11-12 2018-06-05 Oculus Vr, Llc Method and apparatus for detecting hand gestures with a handheld controller
US9804693B2 (en) 2015-12-18 2017-10-31 Oculus Vr, Llc Handheld controller with activation sensors
US10386922B2 (en) 2015-12-30 2019-08-20 Facebook Technologies, Llc Handheld controller with trigger button and sensor retainer assembly
US10343059B2 (en) 2015-12-30 2019-07-09 Facebook Technologies, Llc Handheld controller with thumbstick guard
US9977494B2 (en) * 2015-12-30 2018-05-22 Oculus Vr, Llc Tracking constellation assembly for use in a virtual reality system
US10441880B2 (en) 2015-12-30 2019-10-15 Facebook Technologies, Llc Handheld controller with spring-biased third finger button assembly
US11857869B2 (en) 2015-12-31 2024-01-02 Meta Platforms Technologies, Llc Handheld controller with hand detection sensors
US11355672B2 (en) 2016-01-05 2022-06-07 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device
CN105528969B (zh) 2016-03-03 2019-03-15 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN105870265A (zh) * 2016-04-19 2016-08-17 京东方科技集团股份有限公司 发光二极管基板及其制备方法、显示装置
CN105826440B (zh) * 2016-05-25 2019-01-15 天津三安光电有限公司 氮化镓基发光二极管及其制备方法
US20170363809A1 (en) * 2016-06-17 2017-12-21 Afl Telecommunications Llc Optical fiber end cap holder
US9627437B1 (en) 2016-06-30 2017-04-18 Sharp Laboratories Of America, Inc. Patterned phosphors in through hole via (THV) glass
US10243097B2 (en) 2016-09-09 2019-03-26 eLux Inc. Fluidic assembly using tunable suspension flow
KR102019252B1 (ko) * 2016-09-15 2019-11-14 일룩스 아이엔씨. 광 관리 시스템을 구비하는 발광 디스플레이
USD835104S1 (en) 2016-09-27 2018-12-04 Oculus Vr, Llc Wireless game controller
CN106229394B (zh) * 2016-10-19 2019-06-07 武汉华星光电技术有限公司 微发光二极管及其制造方法和显示器
US9837390B1 (en) 2016-11-07 2017-12-05 Corning Incorporated Systems and methods for creating fluidic assembly structures on a substrate
DE102017002333A1 (de) * 2017-03-13 2018-09-13 Azur Space Solar Power Gmbh Leuchtdiode
US10062674B1 (en) * 2017-04-28 2018-08-28 Corning Incorporated Systems and methods for display formation using photo-machinable material substrate layers
TWI641125B (zh) * 2017-05-03 2018-11-11 啟端光電股份有限公司 底部發光型微發光二極體顯示器及其修補方法
US10163974B2 (en) * 2017-05-17 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming absorption enhancement structure for image sensor
CN107248543B (zh) * 2017-05-24 2018-11-02 太原理工大学 一种led外延结构及其制备方法
TWI785052B (zh) 2017-06-01 2022-12-01 美商康寧公司 包括穿透孔洞貫孔的組件基板及其製作方法
TWI689092B (zh) * 2017-06-09 2020-03-21 美商晶典有限公司 具有透光基材之微發光二極體顯示模組及其製造方法
FR3069379B1 (fr) * 2017-07-21 2019-08-23 Aledia Dispositif optoelectronique
KR102430018B1 (ko) 2017-12-20 2022-08-05 엘지디스플레이 주식회사 이송 헤드 어셈블리 및 발광소자 이송장치
US10424606B1 (en) 2018-04-05 2019-09-24 Corning Incorporated Systems and methods for reducing substrate surface disruption during via formation
CN110364470A (zh) * 2018-04-11 2019-10-22 上海瑞章物联网技术有限公司 用于晶片封装的载体以及晶片的封装方法
KR102162739B1 (ko) * 2018-04-19 2020-10-07 엘지전자 주식회사 반도체 발광소자의 자가조립 장치 및 방법
CN108807610B (zh) * 2018-06-07 2019-12-20 台湾创界有限公司 微米led线性发光体的制备方法
CN110581098A (zh) * 2018-06-11 2019-12-17 睿明科技股份有限公司 微元件对位组装方法及其装置
JP6981444B2 (ja) 2019-04-01 2021-12-15 セイコーエプソン株式会社 発光装置、発光装置の製造方法、およびプロジェクター
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
CN112578587A (zh) * 2019-09-27 2021-03-30 京东方科技集团股份有限公司 背光源组件、显示装置及其制备方法
KR102186922B1 (ko) * 2019-10-01 2020-12-04 윤치영 버티컬 타입 초소형 엘이디의 수직 정렬방법 및 이를 이용한 엘이디 어셈블리 제조방법
CN112785963B (zh) * 2019-11-06 2022-02-08 杭州海康威视数字技术股份有限公司 一种led灯珠定位方法、装置及存储介质
CN110854154B (zh) * 2019-11-18 2024-04-30 佛山市国星半导体技术有限公司 一种硅基微型led芯片及其制作方法
CN112489570B (zh) * 2019-12-26 2022-09-09 伊乐视有限公司 具有发光元件修复界面的显示屏及其修复方法
CN111261556A (zh) * 2020-01-20 2020-06-09 南京中电熊猫平板显示科技有限公司 一种用于微型发光二极管显示器的接收装置和转移方法
CN112991966B (zh) * 2020-04-26 2022-11-29 重庆康佳光电技术研究院有限公司 一种显示背板、显示装置和显示背板制作方法
CN112002792B (zh) * 2020-07-06 2022-02-22 深圳市隆利科技股份有限公司 一种电泳组装制备led显示器的方法
US11764095B2 (en) 2020-07-10 2023-09-19 Samsung Electronics Co., Ltd. Wet alignment method for micro-semiconductor chip and display transfer structure
CN111863862A (zh) * 2020-07-31 2020-10-30 上海天马微电子有限公司 发光结构
KR20220059847A (ko) 2020-11-03 2022-05-10 삼성전자주식회사 나노 막대 발광 소자 및 그 제조 방법, 및 나노 막대 발광 소자를 포함하는 디스플레이 장치
US20220189931A1 (en) * 2020-12-15 2022-06-16 Samsung Electronics Co., Ltd. Display transferring structure and display device including the same
CN115369379B (zh) * 2021-05-18 2024-05-03 中国科学院半导体研究所 GaN纳米线的制备方法和GaN纳米线
TWI776533B (zh) * 2021-06-01 2022-09-01 洪昭南 於非單晶基板上成長垂直排列的氮化鎵單晶微米柱陣列的方法
CN114420720B (zh) * 2022-03-29 2022-06-17 季华实验室 一种MicroLED显示面板制作方法及显示面板
CN114441149B (zh) * 2022-04-11 2022-07-05 季华实验室 微米发光二极管检测系统及检测方法
CN116224637B (zh) * 2023-03-29 2024-03-22 东莞市德普特电子有限公司 一种邦定后的lcd面板清洗治具及其清洗方法
CN116936705A (zh) * 2023-07-27 2023-10-24 星钥(珠海)半导体有限公司 一种rgb器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1529915A (zh) * 2001-07-24 2004-09-15 日亚化学工业株式会社 具有形成凹凸的基板的半导体发光元件
CN1661869A (zh) * 1999-10-06 2005-08-31 松下电器产业株式会社 半导体基板的制造方法
CN101443887A (zh) * 2006-03-10 2009-05-27 Stc.Unm公司 Gan纳米线的脉冲式生长及在族ⅲ氮化物半导体衬底材料中的应用和器件

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4464085A (en) * 1982-10-13 1984-08-07 Ex-Cell-O Corporation Pin lock cutting tool
JPH10321910A (ja) * 1997-05-16 1998-12-04 Ricoh Co Ltd 半導体発光素子
WO2001001475A1 (en) * 1999-06-30 2001-01-04 The Penn State Research Foundation Electrofluidic assembly of devices and components for micro- and nano-scale integration
US6687987B2 (en) 2000-06-06 2004-02-10 The Penn State Research Foundation Electro-fluidic assembly process for integration of electronic devices onto a substrate
US6723576B2 (en) * 2000-06-30 2004-04-20 Seiko Epson Corporation Disposing method for semiconductor elements
JP4514376B2 (ja) * 2001-09-27 2010-07-28 シャープ株式会社 窒化物半導体レーザ装置
US8816443B2 (en) * 2001-10-12 2014-08-26 Quantum Semiconductor Llc Method of fabricating heterojunction photodiodes with CMOS
US6927382B2 (en) 2002-05-22 2005-08-09 Agilent Technologies Optical excitation/detection device and method for making same using fluidic self-assembly techniques
US8120079B2 (en) * 2002-09-19 2012-02-21 Quantum Semiconductor Llc Light-sensing device for multi-spectral imaging
US7623335B2 (en) * 2003-02-27 2009-11-24 Greatbatch-Sierra, Inc Hermetic feedthrough terminal assembly with wire bond pads for human implant applications
CN100459180C (zh) * 2003-08-08 2009-02-04 哈和技术有限公司 高亮度氮化物微发光二极管及其制造方法
JP3978189B2 (ja) * 2004-01-23 2007-09-19 松下電器産業株式会社 半導体装置の製造方法及びその製造装置
US7132677B2 (en) * 2004-02-13 2006-11-07 Dongguk University Super bright light emitting diode of nanorod array structure having InGaN quantum well and method for manufacturing the same
WO2006110163A2 (en) * 2004-08-20 2006-10-19 Yale University Epitaxial growth of aligned algainn nanowires by metal-organic chemical vapor deposition
AU2006252815A1 (en) * 2005-06-02 2006-12-07 Nanosys, Inc. Light emitting nanowires for macroelectronics
JP4891579B2 (ja) * 2005-08-31 2012-03-07 住友電気工業株式会社 フォトニック結晶構造を備える素子の製造方法
US7521274B2 (en) 2006-03-10 2009-04-21 Stc.Unm Pulsed growth of catalyst-free growth of GaN nanowires and application in group III nitride semiconductor bulk material
US7968359B2 (en) 2006-03-10 2011-06-28 Stc.Unm Thin-walled structures
KR100763894B1 (ko) 2006-03-21 2007-10-05 삼성에스디아이 주식회사 Ｌｅｄ 칩을 이용한 디스플레이 장치의 제조방법
US7918366B2 (en) * 2006-09-12 2011-04-05 Hewlett-Packard Development Company, L.P. Multiple drop weight printhead and methods of fabrication and use
JP2008108924A (ja) * 2006-10-26 2008-05-08 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
WO2008060455A2 (en) * 2006-11-09 2008-05-22 Nanosys, Inc. Methods for nanowire alignment and deposition
KR100972842B1 (ko) * 2007-09-11 2010-07-28 포항공과대학교 산학협력단 나노막대를 포함하는 나노디바이스 및 그 제조 방법
CN100541843C (zh) * 2007-09-12 2009-09-16 普光科技（广州）有限公司 一种氮化镓基发光二极管p型层透明导电膜及其制作方法
US7745315B1 (en) * 2007-10-03 2010-06-29 Sandia Corporation Highly aligned vertical GaN nanowires using submonolayer metal catalysts
CN100546058C (zh) * 2007-10-15 2009-09-30 佛山市国星光电股份有限公司 功率发光二极管封装结构
JP2010087164A (ja) * 2008-09-30 2010-04-15 Panasonic Corp 発光素子
US8657175B2 (en) * 2009-10-29 2014-02-25 Medigus Ltd. Medical device comprising alignment systems for bringing two portions into alignment
WO2011056867A1 (en) * 2009-11-03 2011-05-12 The Regents Of The University Of California High brightness light emitting diode covered by zinc oxide layers on multiple surfaces grown in low temperature aqueous solution
JP5066164B2 (ja) 2009-12-07 2012-11-07 シャープ株式会社 半導体素子の製造方法
US20110174838A1 (en) * 2010-01-15 2011-07-21 Schroeder A A Jud Retainer clip and fitting assembly for secure engagement with a fluid bearing device
US8390010B2 (en) * 2010-03-25 2013-03-05 Micron Technology, Inc. Solid state lighting devices with cellular arrays and associated methods of manufacturing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1661869A (zh) * 1999-10-06 2005-08-31 松下电器产业株式会社 半导体基板的制造方法
CN1529915A (zh) * 2001-07-24 2004-09-15 日亚化学工业株式会社 具有形成凹凸的基板的半导体发光元件
CN101443887A (zh) * 2006-03-10 2009-05-27 Stc.Unm公司 Gan纳米线的脉冲式生长及在族ⅲ氮化物半导体衬底材料中的应用和器件

Also Published As

Publication number Publication date
US9018081B2 (en) 2015-04-28
US9252328B2 (en) 2016-02-02
US20180138355A1 (en) 2018-05-17
WO2013099249A1 (en) 2013-07-04
JP2015503838A (ja) 2015-02-02
US10644190B2 (en) 2020-05-05
CN103988321A (zh) 2014-08-13
US20150221827A1 (en) 2015-08-06
US20150155445A1 (en) 2015-06-04
JP2016042583A (ja) 2016-03-31
US20130161584A1 (en) 2013-06-27
JP5824156B2 (ja) 2015-11-25
US20140077158A1 (en) 2014-03-20
US8648328B2 (en) 2014-02-11

Similar Documents

Publication Publication Date Title
CN103988321B (zh) 制造具有平坦表面的三维氮化镓结构的方法和使用具有平坦表面的三维氮化镓(GaN)柱状物结构的发光二极管(LED)
US8685774B2 (en) Method for fabricating three-dimensional gallium nitride structures with planar surfaces
TWI469185B (zh) 分離基板的半導體結構及其製造方法
US8709845B2 (en) Solid state lighting devices with cellular arrays and associated methods of manufacturing
US8895337B1 (en) Method of fabricating vertically aligned group III-V nanowires
TW201717425A (zh) 奈米材料
KR101259483B1 (ko) 반도체 발광 소자 및 그 제조 방법
JP2008047860A (ja) 表面凹凸の形成方法及びそれを利用した窒化ガリウム系発光ダイオード素子の製造方法
JP2010147164A (ja) 半導体素子の製造方法
JP2009270200A (ja) 半導体をその基板から分離する方法
JP6023270B2 (ja) 発光素子の製造方法および発光素子
JP2014517543A (ja) 半導体発光素子及びその製造方法
KR101373398B1 (ko) 고효율 발광다이오드 제조방법
TWI297959B (zh)
CN113823714B (zh) GaN基Micro-LED结构的制作方法及GaN基Micro-LED阵列
KR20100046619A (ko) 질화물 반도체 발광 소자 및 이의 제조 방법
CN105122476B (zh) 用于制造半导体发光元件的方法
JP5946333B2 (ja) Ｉｉｉ族窒化物半導体デバイス及びその製造方法
KR20140036396A (ko) 다공성 투명 전극을 포함하는 발광 다이오드 및 그 제조 방법
JP5918367B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
KR20170016463A (ko) 준극성 구조체의 제조
Hsueh et al. InGaN LEDs grown on patterned sapphire substrates with modified top-tip cone shapes
Kim et al. Formation and optimization of undercut-microholes in InGaN light emitting diodes by using wet chemical etching
KR20130117735A (ko) 고효율 발광다이오드 제조방법
PL219980B1 (pl) Sposób wytwarzania nanosłupków GaN

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180702

Address after: Washington state, USA (zip code 98683) 480, thirty-fourth 18110 street, Southeast Vancouver.

Patentee after: Iro vision Co., Ltd.

Address before: Japan Osaka

Patentee before: Sharp Corporation