CN116936705A - 一种rgb器件及其制备方法 - Google Patents

一种rgb器件及其制备方法 Download PDF

Info

Publication number
CN116936705A
CN116936705A CN202310939583.3A CN202310939583A CN116936705A CN 116936705 A CN116936705 A CN 116936705A CN 202310939583 A CN202310939583 A CN 202310939583A CN 116936705 A CN116936705 A CN 116936705A
Authority
CN
China
Prior art keywords
layer
gallium nitride
type gallium
etching
rgb device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310939583.3A
Other languages
English (en)
Inventor
王思维
方士伟
葛明月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Star Key Zhuhai Semiconductor Co ltd
Original Assignee
Star Key Zhuhai Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Star Key Zhuhai Semiconductor Co ltd filed Critical Star Key Zhuhai Semiconductor Co ltd
Priority to CN202310939583.3A priority Critical patent/CN116936705A/zh
Publication of CN116936705A publication Critical patent/CN116936705A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种RGB器件及其制备方法,该器件包括由多步刻蚀工艺依次连接的基底缓冲层、n型氮化镓层、多量子阱结构、p型氮化镓层和电极连接层;所述基底缓冲层通过隔离层与所述p型氮化镓层及多量子阱结构隔离;所述电极连接层在非连接位置通过隔离层与所述p型氮化镓层及基底缓冲层隔离,并通过隔离层与外部隔离;所述n型氮化镓层和p型氮化镓层均与所述多量子阱结构接触,以使n型氮化镓和p型氮化镓与多量子阱结构顶部或四周接触。本发明所制备的RGB器件,通过多步刻蚀工艺令n型氮化镓和p型氮化镓均与多量子阱结构接触,其顶部及四周均可发光,可以有效增加器件单位面积内可排布的像素点,有利于RGB器件进一步微型化应用。

Description

一种RGB器件及其制备方法
技术领域
本发明涉及光电技术领域,尤其是涉及一种RGB器件及其制备方法。
背景技术
Micro LED是新一代显示技术,比现有的OLED技术亮度更高、发光效率更好、但功耗更低。而在Micro LED生产过程中,需要进行硅基氮化镓RGB器件的制备。该器件的制备需先采用氮化镓材料进行逐层生长,再通过刻蚀工艺的方式完成,但现有制备方法所能得到的仅为单面顶部发光的器件。RGB器件单面发光的特性大大限制了其应用范围,不利于器件进一步微型化。
发明内容
本发明旨在提供一种RGB器件及其制备方法,以解决上述技术问题,通过多步刻蚀工艺令n型氮化镓和p型氮化镓均与多量子阱结构接触,以制备得到顶部及四周均可发光的RGB器件,增加单位面积内可排布的像素点,有利于RGB器件进一步微型化应用。
为了解决上述技术问题,本发明提供了一种RGB器件,包括由多步刻蚀工艺依次连接的基底缓冲层、n型氮化镓层、多量子阱结构、p型氮化镓层和电极连接层;其中:
所述基底缓冲层通过隔离层与所述p型氮化镓层及多量子阱结构隔离;
所述电极连接层在非连接位置通过隔离层与所述p型氮化镓层及基底缓冲层隔离,并通过隔离层与外部隔离;
所述n型氮化镓层和p型氮化镓层均与所述多量子阱结构接触,以使n型氮化镓和p型氮化镓与多量子阱结构顶部或四周接触。
上述方案提供的RGB器件,通过多步刻蚀工艺令n型氮化镓和p型氮化镓均与多量子阱结构接触,其顶部及四周均可发光,可以有效增加器件单位面积内可排布的像素点,有利于RGB器件进一步微型化应用。
进一步地,所述基底缓冲层包括硅衬底及在硅衬底上依次生长的氮化镓基底和缓冲层;所述n型氮化镓层设置于所述缓冲层上。
进一步地,所述电极连接层包括用于RGB器件内部电路连接的金属接线层和电极层;其中:所述金属接线层在非连接位置通过隔离层与所述p型氮化镓层及基底缓冲层隔离,并通过隔离层与外部隔离;所述电极层设置在所述金属接线层外部可连接位置,用于作为RGB器件外部电极。
本发明还提供一种RGB器件的制备方法,包括:采用多步刻蚀工艺在预制的基底缓冲层上依次设置n型氮化镓层、多量子阱结构、p型氮化镓层和电极连接层,以完成RGB器件的制备;其中:n型氮化镓层和p型氮化镓层均与多量子阱结构接触,以使n型氮化镓和p型氮化镓与多量子阱结构顶部或四周接触;通过设置隔离层,将基底缓冲层与p型氮化镓层隔离;通过设置隔离层,将基底缓冲层与多量子阱结构隔离;通过设置隔离层,将电极连接层的非连接位置与p型氮化镓层隔离;通过设置隔离层,将电极连接层的非连接位置与基底缓冲层隔离;通过设置隔离层,将电极连接层与外部隔离。
上述方案提供的制备方法,通过多步刻蚀工艺令n型氮化镓和p型氮化镓均与多量子阱结构接触,以制备得到顶部及四周均可发光的RGB器件,可增加单位面积内可排布的像素点,有利于RGB器件进一步微型化应用。
进一步地,所述采用多步刻蚀工艺在预制的基底缓冲层上依次设置n型氮化镓层、多量子阱结构、p型氮化镓层和电极连接层,以完成RGB器件的制备,具体包括以下步骤:
在预制的基底缓冲层上设置n型氮化镓层,并进行图形化及刻蚀处理,得到第一步刻蚀结构;
在第一步刻蚀结构上沉积隔离层,并对隔离层进行图形化及刻蚀处理,得到第二步刻蚀结构;
在第二步刻蚀结构上,设置多量子阱结构并进行图形化及刻蚀处理,得到第三步刻蚀结构;
在第三步刻蚀结构上设置p型氮化镓层,并进行图形化及刻蚀处理,得到第四步刻蚀结构;
在第四步刻蚀结构上依次设置隔离层和电极连接层,以完成RGB器件的制备;
在所述第四步刻蚀结构中,所述n型氮化镓层和p型氮化镓层均与多量子阱结构接触,以使n型氮化镓和p型氮化镓与多量子阱结构顶部或四周接触。
进一步地,在所述采用多步刻蚀工艺在预制的基底缓冲层上依次设置n型氮化镓层、多量子阱结构、p型氮化镓层和电极连接层,以完成RGB器件的制备中,所述预制的基底缓冲层具体获取方式为:在预选的硅衬底上依次生长氮化镓基底和缓冲层,以获取预制的基底缓冲层。
进一步地,所述在第四步刻蚀结构依次设置隔离层和电极连接层,以完成RGB器件的制备,具体为:
在第四步刻蚀结构上沉积隔离层,并对隔离层进行图形化及刻蚀处理,得到第五步刻蚀结构;
在第五步刻蚀结构上设置用于RGB器件内部电路连接的金属接线层并进行图形化及刻蚀处理,得到第六步刻蚀结构;
在第六步刻蚀结构上设置用于作为RGB器件外部电极的电极层并进行图形化及刻蚀处理,以完成RGB器件的制备。
进一步地,在执行所述在第六步刻蚀结构上设置用于作为RGB器件外部电极的电极层并进行图形化及刻蚀处理,以完成RGB器件的制备前,还包括:在第六步刻蚀结构上沉积隔离层,并对隔离层进行图形化及刻蚀处理,以将金属接线层与外部隔离。
附图说明
图1为本发明一实施例提供的一种RGB器件结构示意图;
图2为本发明一实施例提供的RGB器件的制备流程示意图;
图3为本发明一实施例提供的基底缓冲层结构示意图;
图4为本发明一实施例提供的第一步刻蚀结构示意图;
图5为本发明一实施例提供的第二步刻蚀结构示意图;
图6为本发明一实施例提供的第三步刻蚀结构示意图;
图7为本发明一实施例提供的第四步刻蚀结构示意图;
图8为本发明一实施例提供的RGB器件结构示意图;
图9为本发明一实施例提供的第五步刻蚀结构示意图;
图10为本发明一实施例提供的第六步刻蚀结构示意图;
图11为本发明一实施例提供的第六步刻蚀结构上设置隔离层后的结构与示意图;
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整的描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参见图1,本实施例提供一种RGB器件,包括由多步刻蚀工艺依次连接的基底缓冲层、n型氮化镓层、多量子阱结构、p型氮化镓层和电极连接层;其中:
所述基底缓冲层通过隔离层与所述p型氮化镓层及多量子阱结构隔离;
所述电极连接层在非连接位置通过隔离层与所述p型氮化镓层及基底缓冲层隔离,并通过隔离层与外部隔离;
所述n型氮化镓层和p型氮化镓层均与所述多量子阱结构接触,以使n型氮化镓和p型氮化镓与多量子阱结构顶部或四周接触。
本实施例提供的RGB器件,通过多步刻蚀工艺令n型氮化镓和p型氮化镓均与多量子阱结构接触,其顶部及四周均可发光,可以有效增加器件单位面积内可排布的像素点,有利于RGB器件进一步微型化应用。
需要说明的是,在图1中n型氮化镓层由n-GAN表示;隔离层为SiO2;p型氮化镓层由p-GAN表示;多量子阱结构由MQW表示。
在本实施例中,该RGB器件n-GaN与MQW,MQW与p-GaN实现了顶端和四周的接触,其使得GaN的电子迁跃可以为垂直跃迁或向四周跃迁,实现了器件的顶部及四周均可发光。
进一步地,所述基底缓冲层包括硅衬底及在硅衬底上依次生长的氮化镓基底和缓冲层;所述n型氮化镓层设置于所述缓冲层上。
需要说明的中,在图1中硅衬底由Si表示,氮化镓基底及缓冲层由buffer表示。
进一步地,所述电极连接层包括用于RGB器件内部电路连接的金属接线层和电极层;其中:所述金属接线层在非连接位置通过隔离层与所述p型氮化镓层及基底缓冲层隔离,并通过隔离层与外部隔离;所述电极层设置在所述金属接线层外部可连接位置,用于作为RGB器件外部电极。
需要说明的中,在图1中金属接线层由ITO表示;电极层由Al表示。
本实施例提供一种RGB器件的制备方法,包括:采用多步刻蚀工艺在预制的基底缓冲层上依次设置n型氮化镓层、多量子阱结构、p型氮化镓层和电极连接层,以完成RGB器件的制备;其中:n型氮化镓层和p型氮化镓层均与多量子阱结构接触,以使n型氮化镓和p型氮化镓与多量子阱结构顶部或四周接触;通过设置隔离层,将基底缓冲层与p型氮化镓层隔离;通过设置隔离层,将基底缓冲层与多量子阱结构隔离;通过设置隔离层,将电极连接层的非连接位置与p型氮化镓层隔离;通过设置隔离层,将电极连接层的非连接位置与基底缓冲层隔离;通过设置隔离层,将电极连接层与外部隔离。
本实施例提供的制备方法,通过多步刻蚀工艺令n型氮化镓和p型氮化镓均与多量子阱结构接触,以制备得到顶部及四周均可发光的RGB器件,可增加单位面积内可排布的像素点,有利于RGB器件进一步微型化应用。
进一步地,为了进一步凸显本方案的技术特征及技术优势,本实施例中所述采用多步刻蚀工艺在预制的基底缓冲层上依次设置n型氮化镓层、多量子阱结构、p型氮化镓层和电极连接层,以完成RGB器件的制备,具体可参见图2,包括以下步骤:
S1:在预制的基底缓冲层上设置n型氮化镓层,并进行图形化及刻蚀处理,得到第一步刻蚀结构;在本步骤中,基底缓冲层的结构可以参见图3的方式实现,第一步刻蚀结构的结构可以参见图4的方式实现;
S2:在第一步刻蚀结构上沉积隔离层,并对隔离层进行图形化及刻蚀处理,得到第二步刻蚀结构;在本步骤中,第二步刻蚀结构可以参见图5的方式实现,其可以为n-GaN和MQW顶端和四周接触提供结构基础;
S3:在第二步刻蚀结构上,设置多量子阱结构并进行图形化及刻蚀处理,得到第三步刻蚀结构;在本步骤中,第三步刻蚀结构可以参见图6的方式实现,其可以为MQW和后续的p-GaN顶端和四周接触提供结构基础;
S4:在第三步刻蚀结构上设置p型氮化镓层,并进行图形化及刻蚀处理,得到第四步刻蚀结构;在本步骤中,第四步刻蚀结构可以参见图7的方式实现,其实完成n-GaN MQWp-GaN顶端和四周接触的结构;
S5:在第四步刻蚀结构上依次设置隔离层和电极连接层,以完成RGB器件的制备;在本步骤中,最终得到的RGB器件结构可以参见图8;
在所述第四步刻蚀结构中,所述n型氮化镓层和p型氮化镓层均与多量子阱结构接触,以使n型氮化镓和p型氮化镓与多量子阱结构顶部或四周接触。
进一步地,在所述采用多步刻蚀工艺在预制的基底缓冲层上依次设置n型氮化镓层、多量子阱结构、p型氮化镓层和电极连接层,以完成RGB器件的制备中,所述预制的基底缓冲层具体获取方式为:在预选的硅衬底上依次生长氮化镓基底和缓冲层,以获取预制的基底缓冲层。
进一步地,所述在第四步刻蚀结构依次设置隔离层和电极连接层,以完成RGB器件的制备,具体为:
在第四步刻蚀结构上沉积隔离层,并对隔离层进行图形化及刻蚀处理,得到第五步刻蚀结构;在该步骤中,第五步刻蚀结构可以参见图9的方式实现;
在第五步刻蚀结构上设置用于RGB器件内部电路连接的金属接线层并进行图形化及刻蚀处理,得到第六步刻蚀结构;在该步骤中,第六步刻蚀结构可以参见图10的方式实现;
在第六步刻蚀结构上设置用于作为RGB器件外部电极的电极层并进行图形化及刻蚀处理,以完成RGB器件的制备。
进一步地,在执行所述在第六步刻蚀结构上设置用于作为RGB器件外部电极的电极层并进行图形化及刻蚀处理,以完成RGB器件的制备前,还包括:在第六步刻蚀结构上沉积隔离层,并对隔离层进行图形化及刻蚀处理,以将金属接线层与外部隔离,其结构可参见图11的方式实现。
本实施例提供的RGB器件制备方法,通过多步刻蚀工艺令n型氮化镓和p型氮化镓均与多量子阱结构接触,令n-GaN与MQW,MQW与p-GaN实现了顶端和四周的接触,使得GaN的电子迁跃可以为垂直跃迁或向四周跃迁,实现了器件的顶部及四周均可发光,增加器件单位面积内可排布的像素点,有利于RGB器件进一步微型化应用。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。

Claims (8)

1.一种RGB器件,其特征在于,包括由多步刻蚀工艺依次连接的基底缓冲层、n型氮化镓层、多量子阱结构、p型氮化镓层和电极连接层;其中:
所述基底缓冲层通过隔离层与所述p型氮化镓层及多量子阱结构隔离;
所述电极连接层在非连接位置通过隔离层与所述p型氮化镓层及基底缓冲层隔离,并通过隔离层与外部隔离;
所述n型氮化镓层和p型氮化镓层均与所述多量子阱结构接触,以使n型氮化镓和p型氮化镓与多量子阱结构顶部或四周接触。
2.根据权利要求1所述的一种RGB器件,其特征在于,所述基底缓冲层包括硅衬底及在硅衬底上依次生长的氮化镓基底和缓冲层;所述n型氮化镓层设置于所述缓冲层上。
3.根据权利要求1所述的一种RGB器件,其特征在于,所述电极连接层包括用于RGB器件内部电路连接的金属接线层和电极层;其中:
所述金属接线层在非连接位置通过隔离层与所述p型氮化镓层及基底缓冲层隔离,并通过隔离层与外部隔离;
所述电极层设置在所述金属接线层外部可连接位置,用于作为RGB器件外部电极。
4.一种RGB器件的制备方法,其特征在于,包括:
采用多步刻蚀工艺在预制的基底缓冲层上依次设置n型氮化镓层、多量子阱结构、p型氮化镓层和电极连接层,以完成RGB器件的制备;其中:
n型氮化镓层和p型氮化镓层均与多量子阱结构接触,以使n型氮化镓和p型氮化镓与多量子阱结构顶部或四周接触;
通过设置隔离层,将基底缓冲层与p型氮化镓层隔离;通过设置隔离层,将基底缓冲层与多量子阱结构隔离;通过设置隔离层,将电极连接层的非连接位置与p型氮化镓层隔离;通过设置隔离层,将电极连接层的非连接位置与基底缓冲层隔离;通过设置隔离层,将电极连接层与外部隔离。
5.根据权利要求4所述的一种RGB器件的制备方法,其特征在于,所述采用多步刻蚀工艺在预制的基底缓冲层上依次设置n型氮化镓层、多量子阱结构、p型氮化镓层和电极连接层,以完成RGB器件的制备,具体包括以下步骤:
在预制的基底缓冲层上设置n型氮化镓层,并进行图形化及刻蚀处理,得到第一步刻蚀结构;
在第一步刻蚀结构上沉积隔离层,并对隔离层进行图形化及刻蚀处理,得到第二步刻蚀结构;
在第二步刻蚀结构上,设置多量子阱结构并进行图形化及刻蚀处理,得到第三步刻蚀结构;
在第三步刻蚀结构上设置p型氮化镓层,并进行图形化及刻蚀处理,得到第四步刻蚀结构;
在第四步刻蚀结构上依次设置隔离层和电极连接层,以完成RGB器件的制备;
在所述第四步刻蚀结构中,所述n型氮化镓层和p型氮化镓层均与多量子阱结构接触,以使n型氮化镓和p型氮化镓与多量子阱结构顶部或四周接触。
6.根据权利要求5所述的一种RGB器件的制备方法,其特征在于,在所述采用多步刻蚀工艺在预制的基底缓冲层上依次设置n型氮化镓层、多量子阱结构、p型氮化镓层和电极连接层,以完成RGB器件的制备中,所述预制的基底缓冲层具体获取方式为:在预选的硅衬底上依次生长氮化镓基底和缓冲层,以获取预制的基底缓冲层。
7.根据权利要求5所述的一种RGB器件的制备方法,其特征在于,所述在第四步刻蚀结构依次设置隔离层和电极连接层,以完成RGB器件的制备,具体为:
在第四步刻蚀结构上沉积隔离层,并对隔离层进行图形化及刻蚀处理,得到第五步刻蚀结构;
在第五步刻蚀结构上设置用于RGB器件内部电路连接的金属接线层并进行图形化及刻蚀处理,得到第六步刻蚀结构;
在第六步刻蚀结构上设置用于作为RGB器件外部电极的电极层并进行图形化及刻蚀处理,以完成RGB器件的制备。
8.根据权利要求7所述的一种RGB器件的制备方法,其特征在于,在执行所述在第六步刻蚀结构上设置用于作为RGB器件外部电极的电极层并进行图形化及刻蚀处理,以完成RGB器件的制备前,还包括:
在第六步刻蚀结构上沉积隔离层,并对隔离层进行图形化及刻蚀处理,以将金属接线层与外部隔离。
CN202310939583.3A 2023-07-27 2023-07-27 一种rgb器件及其制备方法 Pending CN116936705A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310939583.3A CN116936705A (zh) 2023-07-27 2023-07-27 一种rgb器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310939583.3A CN116936705A (zh) 2023-07-27 2023-07-27 一种rgb器件及其制备方法

Publications (1)

Publication Number Publication Date
CN116936705A true CN116936705A (zh) 2023-10-24

Family

ID=88380443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310939583.3A Pending CN116936705A (zh) 2023-07-27 2023-07-27 一种rgb器件及其制备方法

Country Status (1)

Country Link
CN (1) CN116936705A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103098237A (zh) * 2010-06-18 2013-05-08 Glo公司 纳米线发光二极管结构及其制造方法
CN103426988A (zh) * 2012-05-23 2013-12-04 三星电子株式会社 半导体发光器件
CN103988321A (zh) * 2011-12-27 2014-08-13 夏普株式会社 制造具有平坦表面的三维氮化镓结构的方法和使用具有平坦表面的三维氮化镓(GaN)柱状物结构的发光二极管(LED)
US20150118777A1 (en) * 2013-10-31 2015-04-30 Yeon Woo Seo Nano-structure semiconductor light emitting device
CN105190917A (zh) * 2013-01-29 2015-12-23 三星电子株式会社 纳米结构半导体发光元件
CN105932121A (zh) * 2016-05-05 2016-09-07 太原理工大学 一种三维led外延结构及其制备方法
CN109037401A (zh) * 2018-06-21 2018-12-18 中国工程物理研究院电子工程研究所 一种氮化镓基水平纳米柱壳核结构阵列led的制备方法
CN110190162A (zh) * 2019-06-04 2019-08-30 深圳扑浪创新科技有限公司 一种led芯片的外延结构及其制备方法
CN110444640A (zh) * 2019-08-14 2019-11-12 张士英 一种多波长GaN基核壳纳米棒LED器件结构及其制备方法
CN113270522A (zh) * 2021-06-18 2021-08-17 京东方科技集团股份有限公司 一种微发光二极管芯片、其制作方法及显示装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103098237A (zh) * 2010-06-18 2013-05-08 Glo公司 纳米线发光二极管结构及其制造方法
CN103988321A (zh) * 2011-12-27 2014-08-13 夏普株式会社 制造具有平坦表面的三维氮化镓结构的方法和使用具有平坦表面的三维氮化镓(GaN)柱状物结构的发光二极管(LED)
CN103426988A (zh) * 2012-05-23 2013-12-04 三星电子株式会社 半导体发光器件
CN105190917A (zh) * 2013-01-29 2015-12-23 三星电子株式会社 纳米结构半导体发光元件
US20150118777A1 (en) * 2013-10-31 2015-04-30 Yeon Woo Seo Nano-structure semiconductor light emitting device
CN105932121A (zh) * 2016-05-05 2016-09-07 太原理工大学 一种三维led外延结构及其制备方法
CN109037401A (zh) * 2018-06-21 2018-12-18 中国工程物理研究院电子工程研究所 一种氮化镓基水平纳米柱壳核结构阵列led的制备方法
CN110190162A (zh) * 2019-06-04 2019-08-30 深圳扑浪创新科技有限公司 一种led芯片的外延结构及其制备方法
CN110444640A (zh) * 2019-08-14 2019-11-12 张士英 一种多波长GaN基核壳纳米棒LED器件结构及其制备方法
CN113270522A (zh) * 2021-06-18 2021-08-17 京东方科技集团股份有限公司 一种微发光二极管芯片、其制作方法及显示装置

Similar Documents

Publication Publication Date Title
KR100756841B1 (ko) AlxGa1-xN 버퍼층을 갖는 발광 다이오드 및 이의제조 방법
CN101582418B (zh) 电注入调控三基色单芯片白光发光二极管
US20090101886A1 (en) Semiconductor light-emitting device and method of fabricating the same
CN106449661B (zh) 一种GaN基LED与TFT异质单片集成的LED微显示像素单元结构
JP7285491B2 (ja) ナノワイヤ発光スイッチデバイス及びその方法
CN104701307B (zh) 平面高压串联led集成芯片及其制造方法
CN111834420B (zh) 一种半导体混合型全彩化三极发光管显示器件及制造方法
CN112701139B (zh) 一种集成结构Micro-LED显示器及其制备方法
CN101728462A (zh) 多波长发光二极管及其制造方法
CN113193085A (zh) 一种具有pin隧穿结的微结构发光二极管及其制造方法
CN110880522B (zh) 基于极性面和非极性面生长的微型led集成全色显示芯片及其制备方法
CN102427080A (zh) 一种多量子阱tft-led阵列显示基板及其制造方法
Hartensveld InGaN color tunable full color passive matrix
CN102130224A (zh) 发光二极管及其制造方法
CN117253955A (zh) 一种Micro LED显示芯片及其制备方法
CN116936705A (zh) 一种rgb器件及其制备方法
CN104752568B (zh) 一种改善晶体质量的GaN基LED外延结构的制备方法
US8772811B2 (en) Light emitting diode
CN202454604U (zh) 一种多量子阱tft-led阵列显示基板
CN114068757A (zh) 一种基于氮化镓微型发光二极管和光电三极管的单片集成器件及其制备方法
US7888152B2 (en) Method of forming laterally distributed LEDs
US8823020B2 (en) Light emitting diode
TWI458129B (zh) 發光二極體晶片結構及其製造方法
CN114005911A (zh) 一种显示器件及其制备方法
CN101807643B (zh) 发光器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination