CN105190917A - 纳米结构半导体发光元件 - Google Patents

纳米结构半导体发光元件 Download PDF

Info

Publication number
CN105190917A
CN105190917A CN201480015106.7A CN201480015106A CN105190917A CN 105190917 A CN105190917 A CN 105190917A CN 201480015106 A CN201480015106 A CN 201480015106A CN 105190917 A CN105190917 A CN 105190917A
Authority
CN
China
Prior art keywords
insulating barrier
opening
conduction type
light emitting
nanometer core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480015106.7A
Other languages
English (en)
Other versions
CN105190917B (zh
Inventor
车南求
具奉珍
H·M·崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105190917A publication Critical patent/CN105190917A/zh
Application granted granted Critical
Publication of CN105190917B publication Critical patent/CN105190917B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

根据本发明的一方面提供了一种纳米结构半导体发光元件，包括：基层，其包括第一导电半导体；第一绝缘膜，其在基层上，具有暴露出基层的部分区域的多个第一开口；多个纳米芯，其形成在基层的暴露的区域中的每一个上，并且包括第一导电半导体；有源层，其在多个纳米芯的表面上，并且布置为高于第一绝缘膜；第二绝缘膜，其在第一绝缘膜上，具有多个第二开口，并且包围多个纳米芯和其表面上的有源层；以及第二导电半导体层，其在有源层的表面上，布置为高于第二绝缘膜。

Description

纳米结构半导体发光元件
技术领域
本公开涉及一种纳米结构半导体发光器件。
背景技术
发光二极管(LED)是一种其中所包括的材料发光的半导体发光器件。在LED中，根据电子空穴复合产生的能量被转换为将从LED中发射的光。LED通常用作照明装置和显示装置中的光源，因此其发展趋于加速化。
近来，为了通过提高结晶度和增大发光面积来增大发光效率，发展了利用纳米结构及其制造技术的半导体发光器件。利用纳米结构的半导体发光器件产生相对少量的热，并且由于使用了表面积增大的纳米结构，因此发光面积增大从而可提高发光效率。
就纳米结构半导体发光器件而言，发光结构形成为纳米级的精细结构，各层形成为非常薄并且在层与作为绝缘层的掩模之间的界面处可能会出现分层等。因此，当驱动该器件时会产生漏电流。
发明内容
技术问题
本公开的一方面提供了一种具有能够减小漏电流的新颖结构的纳米结构半导体发光器件。
技术方案
根据本公开的一方面，提供了一种纳米结构半导体发光器件，该纳米结构半导体发光器件包括：由第一导电类型的半导体形成的基层；第一绝缘层，其设置在基层上，并且具有暴露出基层的部分区域的多个第一开口；多个纳米芯，其设置在基层的暴露区域中，并且由第一导电类型的半导体形成；有源层，其设置在多个纳米芯的位于高于第一绝缘层的表面上；第二绝缘层，其设置在第一绝缘层上，并且具有多个第二开口，多个第二开口包围多个纳米芯和设置在多个纳米芯的表面上的有源层；以及第二导电类型的半导体层，其设置在有源层的位于高于第二绝缘层的表面上。
有源层可设置在第二开口的内侧壁上。
第二开口的直径可大于第一开口的直径，并且在第一开口周围的第一绝缘层的一部分可通过第二开口暴露出来。
纳米芯位于第二开口中的区域的截面积可大于其上部区域和下部区域的截面积。
第二开口的内侧壁可具有向上倾斜的表面，并且有源层的端部可位于该倾斜的表面上。
第一绝缘层和第二绝缘层可由相同材料形成。第一绝缘层和第二绝缘层在相同的蚀刻条件下可具有不同蚀刻率。第二绝缘层的蚀刻率可高于第一绝缘层的蚀刻率。为了引起蚀刻率的不同，第一绝缘层和第二绝缘层可由不同材料形成，或者可设置为具有不同的气隙密度。
第二绝缘层可由通过对第一绝缘层的材料进行氧化而获得的材料形成。
根据本公开的另一方面，提供了一种纳米结构半导体发光器件，该纳米结构半导体发光器件包括：由第一导电类型的半导体形成的基层；第一绝缘层，其设置在基层上并且具有暴露出基层的部分区域的多个第一开口；多个纳米芯，其设置在基层的暴露区域中，并且由第一导电类型的半导体形成；有源层和第二导电类型的半导体层，它们依次设置在多个纳米芯的位于高于第一绝缘层的表面上；第二绝缘层，其设置在第一绝缘层上并且具有多个第二开口，多个第二开口包围多个纳米芯和依次设置在多个纳米芯的表面上的有源层和第二导电类型的半导体层；以及电极，其布置为高于第二绝缘层，并且连接至第二导电类型的半导体层。
第一绝缘层和第二绝缘层在相同蚀刻条件下可具有不同蚀刻率。第二绝缘层的蚀刻率可高于第一绝缘层的蚀刻率。为了引起蚀刻率的不同，第一绝缘层和第二绝缘层可由不同材料形成，或者可设置为具有不同气隙密度。
第二绝缘层可由通过对第一绝缘层的材料进行氧化而获得的材料形成。
有益效果
根据本发明的实施例，利用对应于壳的有源层或第一导电类型的半导体层来使得在与掩模的界面中引发漏电流的路径被延长，从而可显著抑制漏电流的产生。
通过选择性和蚀刻工艺，利用用作模具的多层掩模，可以更容易地实现延长漏电流路径的结构。
从以下结合以下实施例的具体实施方式中，将更清楚地理解本公开的以上和其它方面、特征和其它优点。
附图说明
图1是示出根据本发明构思的示例性实施例的纳米结构半导体发光器件的剖视图；
图2是示出图1所示的发光器件的发光纳米结构中的放大部分‘A’的剖视图；
图3至图6是示出制造图1中的纳米结构半导体发光器件的方法的主要处理的剖视图；
图7是示出在根据本公开的改进形式的特定示例中采用的发光纳米结构的剖视图；
图8至图12是示出用于制造采用图7中的发光纳米结构的发光器件的方法的主要处理的剖视图；
图13是示出在根据本发明构思的示例性实施例的另一示例中采用的发光纳米结构的剖视图；
图14至图16是示出用于制造采用图13中的发光纳米结构的发光器件的方法的主要处理的剖视图；
图17和图18是示出利用不同的多层掩模以获得图16中的发光纳米结构的处理的剖视图；
图19是示出在本发明构思的另一示例性实施例中采用的发光纳米结构的剖视图；
图20至图25是示出制造采用图19中的发光纳米结构的发光器件的方法的主要处理的剖视图；
图26和图27是示出在图22中采用的热处理工艺的示意图；
图28是示出在本发明构思的另一示例性实施例中采用的发光纳米结构的剖视图；
图29至图34是示出图24所示的关于所得产品的电极形成工艺的示例的剖视图；
图35至图38是示出利用具有特定形状的掩模获得纳米芯的顺序工艺的剖视图；
图39是通过对在实验性示例中采用的掩模进行成像获得的扫描电子显微镜(SEM)照片；
图40是通过对利用在实验性示例中采用的掩模生长的纳米芯的平面排列和横截面结构成像获得的SEM照片；
图41是通过对在实验性示例中的经热处理的纳米芯的平面排列和横截面结构成像获得的SEM照片；
图42和图43是示出根据本发明构思的示例性实施例的采用半导体发光器件的半导体发光器件封装件的多个示例的示图；
图44和图45是示出根据本发明构思的示例性实施例的采用半导体发光器件的背光单元的示图；
图46是示出根据本发明构思的示例性实施例的采用半导体发光器件的照明装置的示例的示图；以及
图47是示出根据本发明构思的示例性实施例的采用半导体发光器件的照明灯的示例的示图。
具体实施方式
下文中将参照附图详细描述本公开的实施例。
然而，本发明可按照许多不同形式实现，并且不应理解为限于本文阐述的实施例。相反，提供这些实施例以使得本公开将是彻底和完整的，并且将把本发明的范围完全传达给本领域技术人员。在附图中，为了清楚起见，可夸大元件的形状和尺寸，并且相同的标号将始终用于指代相同或相似的元件。
图1是根据本发明构思的示例性实施例的纳米结构半导体发光器件的剖视图。
如图1所示，根据本实施例的纳米结构半导体发光器件10包括由第一导电类型的半导体形成的基层12和形成在其上表面上的多个发光纳米结构15。
多个发光纳米结构15包括由第一导电类型的半导体形成的纳米芯15a和依次形成在纳米芯15a的表面上的有源层15b和第二导电类型的半导体层15c。
接触电极16形成在发光纳米结构15上并且连接至第二导电类型的半导体层15c。纳米结构半导体发光器件10包括分别连接至基层12和接触电极16的第一电极19a和第二电极19b。
基层12形成在衬底11上以提供用于发光纳米结构15的生长表面，并且用于对多个发光纳米结构15的一侧的极性进行电连接。
衬底11可为绝缘衬底、导电衬底或半导体衬底。例如，衬底11可由蓝宝石、SiC、Si、MgAl2O4、MgO、LiAlO2、LiGaO2或GaN形成。基层12可为满足实验式AlxInyGa1-x-yN(其中0≤x＜1、0≤y＜1并且0≤x+y＜1)的氮化物半导体，并且可掺杂有诸如硅(Si)的n型杂质，以具有特定导电类型。
第一绝缘层13a可形成在基层12上。第一绝缘层13a可具有多个第一开口H1，基层12的部分区域通过所述多个第一开口H1暴露出来。第二绝缘层13b形成在第一绝缘层13a上。第二绝缘层13b包括排列在对应于第一开口H1的位置的第二开口H2。按照这种方式，第一绝缘层13a和第二绝缘层13b可设为单个掩模。可用于半导体工艺中的绝缘体可用作第一绝缘层13a和第二绝缘层13b。例如，绝缘体可为诸如SiO2或SiNx的绝缘材料。
由第一开口H1提供基层12的暴露的区域，并且由第一导电类型的半导体形成的多个纳米芯15a形成在暴露的区域中。有源层15b和第二导电类型的半导体层15c依次地在纳米芯15a的表面上形成为壳。
在本实施例中，纳米芯15a从基层12的表面开始形成，但是有源层15b形成在比第一绝缘层13a更高的位置。第二绝缘层13b包围形成在多个纳米芯15a的表面上的有源层15b，并且第二绝缘层13b的第二开口H2可沿着有源层15b的外周边形成。另外，第二导电类型的半导体层15c可形成在比第二绝缘层13b更高的位置。
将参照图2详细描述所述壳的形成位置和漏电流路径的改变。图2是示出图1所示的发光器件的发光纳米结构15中的放大部分‘A’的剖视图。
如图2所示，第二开口H2的宽度Wb大于第一开口H1的宽度Wa，并且第一绝缘层13a的一部分可通过第二开口H2沿着第一开口H1的周边暴露出来。
在该结构中，有源层15b生长在第一绝缘层13a的暴露部分上方的纳米芯15a的表面上，并且在这种情况下，如图2所示，有源层15b可形成为其端部始于第一绝缘层13a的表面。相似地，第二导电类型的半导体层13c也可形成为其端部始于第二绝缘层13b的表面。
通常，壳结构设为包括有源层15b和第二导电类型的半导体层15c的双层结构，但是在本实施例中，有源层15b可具有在纳米芯15a的表面上的不与第二导电类型的半导体层15c接触的一部分。有源层15b具有沿着第二开口H2的内侧壁延伸的一部分，有源层15b的延伸部分可对应于第二绝缘层13b的厚度t。
形成为从第二导电类型的半导体层15c至第一导电类型纳米芯15a的漏电流路径P可沿着掩模13的表面形成。漏电流路径P增加的长度可与有源层15b的延伸部分一样长。也就是说，在本实施例中，等于第二绝缘层13b的厚度t的漏电流路径被加长以显著减小产生漏电流的可能性。
有源层15b可具有其中量子阱层和量子势垒层交替地叠层的多量子阱(MQW)结构。例如，就氮化物半导体而言，可使用GaN/InGaN或GaN/AlGaN结构，或者也可根据需要使用单量子阱(SQW)结构。第二导电类型的半导体层15c可为满足p型AlxInyGa1-x-yN(其中0≤x＜1、0≤y＜1并且0≤x+y＜1)的晶体。第二导电类型的半导体层15c还可包括在邻近于有源层15b的区域中的电子阻挡层(未示出)。电子阻挡层(未示出)可具有其中具有不同组成的多个InxAlyGa(1-x-y)N层(其中0≤x＜1、0≤y＜1并且0≤x+y＜1)叠层的结构，或者可具有包括AlyGa(1-y)N(其中0≤y＜1)的一层或多层。电子阻挡层的带隙比有源层15b的带隙更宽，因此防止电子转移至第二导电类型(p型)的半导体层15c。
可通过在发光纳米结构15的表面上形成种子层(未示出)以及接着在其上执行电镀来获得接触电极16。种子层(未示出)可由适于实现与第二导电类型的半导体层的欧姆接触的材料形成。
欧姆接触材料可包括ITO、ZnO、石墨烯层、银(Ag)、镍(Ni)、铝(Al)、铑(Rh)、钯(Pd)、铱(Ir)、钌(Ru)、镁(Mg)、锌(Zn)、铂(Pt)、金(Au)等中的至少一个，并且接触电极16可具有诸如Ni/Ag、Zn/Ag、Ni/Al、Zn/Al、Pd/Ag、Pd/Al、Ir/Ag、Ir/Au、Pt/Ag、Pt/Al、Ni/Ag/Pt等的包括两层或更多层的结构。例如，可通过将Ag/Ni/Cr层溅射作为种子层以及接着电镀Cu/Ni来形成接触电极16。
根据需要，在形成接触电极16之后，可应用研磨工艺，以使得接触电极16的上表面光滑。
在本实施例中，可采用接触电极16作为反射金属层，并且允许沿着朝着衬底的方向提取光。然而，本公开不限于此，并且接触电极16可由诸如ZnO、石墨烯或ITO的透明电极材料形成，以允许沿着朝着发光纳米结构15的方向提取光。
在本实施例中，示出了接触电极16填充发光纳米结构15之间的空间的构造，但是不限于此，接触电极16可在发光纳米结构的表面上形成为薄层，并且具有电绝缘特性的填料材料可填充发光纳米结构15之间的空间(请参见图34)。
可通过各种制造方法实现新颖的纳米结构半导体发光器件。图3至图6是示出用于制造图1中的纳米结构半导体发光器件的方法的主要处理的剖视图。
如图3所示，由第一导电类型的半导体形成的第一绝缘层13a在基层12上形成为第一掩模。
基层12形成在衬底11上，提供用于生长发光纳米结构的生长表面，并且用于将发光纳米结构15的一侧的极性相互电连接。因此，如上面的讨论，基层12形成为具有电导率的半导体单晶体。当直接生长基层12时，衬底11可为用于晶体生长的衬底。
衬底11可由蓝宝石、SiC、Si、MgAl2O4、MgO、LiAlO2、LiGaO2或GaN形成。衬底11可具有其上形成有具有半球形(凸起)形状的不规则图案S的上表面。不规则图案S的形状可不限于半球形形状，而是可按照不同方式修改。例如，不规则图案S可具有呈三角形形状、四边形形状或梯形形状的截面。通过引入不规则图案S，可提高光提取效率，并且可降低缺陷密度。考虑到这种效果，可不同地选择诸如截面的形状、不规则图案S的大小和/或分布的因素。
基层12可为满足AlxInyGa1-x-yN(其中0≤x＜1、0≤y＜1并且0≤x+y＜1)的氮化物半导体，并且具体地说，基层12可掺杂有诸如硅(Si)的n型杂质，以具有特定导电类型。例如，针对纳米芯15a的生长提供的基层12的厚度可等于或大于1μm。考虑到后续电极形成工艺等，基层12的厚度可在3μm至10μm的范围内。基层12可包括具有1×1018/cm3或更大的n型杂质浓度的GaN。在基层12形成之前，可额外形成缓冲层。
在特定示例中，衬底11可为硅衬底，并且在这种情况下，AlyGa(1-y)N(其中0≤y≤1)可用作缓冲层的材料。例如，缓冲层可具有其中具有不同组成的两层或更多层重复堆叠多次的结构。缓冲层可具有其中铝(Al)的组成逐渐减小或增大的分级结构。
第一绝缘层13a可具有将基层12的区域暴露出来的多个第一开口H1。在绝缘材料沉积在基层12上以形成第一绝缘层13a之后，形成多个第一开口H1以将基层12的区域暴露出来。第一绝缘层13a可由诸如SiO2或SiN的绝缘材料形成。考虑到期望的发光纳米结构(具体地说，纳米芯)的大小，可设计第一开口H1的大小。例如，第一开口H1的宽度(直径)可为600nm或更小，优选地，可在50nm至500nm的范围内。可按照不同方式实现第一开口H1的平面形状和排列。例如，就平面形状而言，第一开口H1可具有诸如多边形、四边形、椭圆形和圆形的各种形状。
然后，如图4所示，通过利用第一绝缘层13a来在通过第一开口H1暴露的基层12上生长纳米芯15a，并且接着生长有源层15b。
在该工艺中，通过利用第一绝缘层13a选择性地生长第一导电类型的半导体以形成纳米芯15a，并且在第一绝缘层13a上的纳米芯15a的表面上形成有源层15b。纳米芯15a形成在基层12的表面上，但是有源层15b可形成在比第一绝缘层13a更高的位置。
纳米芯15a的第一导电类型的半导体可为n型氮化物半导体，并且可为例如满足n型AlxInyGa1-x-yN(其中0≤x≤1、0≤y＜1并且0≤x+y＜1)的晶体。构成纳米芯15a的第一导电类型的半导体的材料可与基层12的第一导电类型的半导体的材料相同。例如，基层12和纳米芯15a可由n型GaN形成。
可通过利用金属-有机化学气相沉积(MOCVD)或分子束外延(MBE)形成构成纳米芯15a的氮化物单晶体。这里，由于晶体生长在基层12的通过第一开口H1暴露的区域中而非第一绝缘层13a上，因此可提供期望的纳米芯15a。在本实施例中，纳米芯15a具有杆结构，但是本公开不限于此，并且纳米芯15a例如可具有诸如六棱锥的多棱锥形状。可通过调节生长条件(例如，生长温度、生长压强和源的流率)来实现这一点。
有源层15b可具有其中量子阱层和量子势垒层交替地叠层的多量子阱(MQW)结构。例如，就氮化物半导体而言，可使用GaN/InGaN或GaN/AlGaN结构，或者也可根据需要使用单量子阱(SQW)结构。
然后，如图5所示，第二绝缘层13b可在第一绝缘层13a上形成为第二掩模。
第二绝缘层13b可由诸如SiO2或SiN的绝缘材料形成。在本实施例中，第二绝缘层13b可由与第一绝缘层13a的材料相同的材料形成。在形成有源层15b之后设置第二开口H2，从而第二开口H2可形成为包围有源层15b。结果，有源层15b可以按照与第二绝缘层13b的厚度对应的长度形成在第二开口H2的内侧壁上。
纳米芯15a可在第一绝缘层13a的上表面上沿着横向方向生长到第一开口H1之外，并且由于有源层15b形成在纳米芯15a的表面上，因此第二开口H2可大于第一开口H1。
接着，如图6所示，可通过利用第二绝缘层13b在有源层15b的表面上生长第二导电类型的半导体层15c。
通过该处理，发光纳米结构15可具有芯-壳结构，其包括由第一导电类型的半导体形成的纳米芯15a、以及包括覆盖纳米芯15a的有源层15b和第二导电类型的半导体层15c的壳层。
第二绝缘层13b包围形成在多个纳米芯15a的表面上的有源层15b，并且第二绝缘层13b的第二开口H2可沿着有源层15b的外周边形成。另外，第二导电类型的半导体层15c形成在比第二绝缘层13b更高的位置。
结果，如以上参照图2的描述，有源层15b可具有沿着其中不存在第二导电类型的半导体层15c的第二开口H2的内侧壁延伸的一部分，并且由于漏电流路径增加的长度与该延伸部分一样长，因此可显著减小产生漏电流的可能性。
与参照图3至图6描述的处理不同，本公开可相似地应用于其中掩模用作模制结构的构造。在这种情况下，通过选择性地利用在特定蚀刻条件下具有不同蚀刻率的材料来将掩模形成为具有多层结构，从而形成相似的发光纳米结构。通过利用模制工艺，可以改变发光纳米结构以将其实现为不同形态。图7是示出根据本公开的改进形式的在特定示例中采用的发光纳米结构的剖视图。
图7所示的发光纳米结构45形成在由第一导电类型的半导体形成的基层42上，并且包括由第一导电类型的半导体形成的纳米芯45a和依次形成在纳米芯45a的表面上的有源层45b和第二导电类型的半导体层45c。
图7所示的发光纳米结构45和绝缘层结构可理解为图1所示的纳米结构半导体发光器件的一部分。除非另有说明，否则可将参照图1的组件的描述用作本实施例的描述。
与图1所示的实施例相似，第一绝缘层43a形成在基层42上。第一绝缘层43a具有暴露出基层42的部分区域的多个第一开口H1。第二绝缘层43b形成在第一绝缘层43a上。第二绝缘层43b具有排列在对应于第一开口H1的位置的第二开口H2。按照这种方式，第一绝缘层43a和第二绝缘层43b可设为单个掩模43。第一绝缘层43a和第二绝缘层43b可由可在半导体工艺中使用的绝缘体形成。例如，绝缘体可为诸如SiO2或SiNx的绝缘材料。
如图7所示，第二开口H2的宽度Wb大于第一开口H1的宽度Wa，并且第一绝缘层43a的一部分可通过第二开口H2沿着第一开口H1的周围暴露出来。
通过第一开口H1提供基层42的暴露的区域，并且由第一导电类型的半导体形成的多个纳米芯45a形成在暴露区域中。在本实施例中采用的纳米芯45a可被构造为使得其对应于第二绝缘层43b的区域的截面积大于与该区域邻近的上部区域和下部区域的截面积。
有源层45b形成在具有凸形部分的纳米芯45a的表面上。纳米芯45a形成在基层42的表面上，但是有源层45b形成在比第一绝缘层43a更高的位置。第二绝缘层43b包围形成在多个纳米芯45a的表面上的有源层45b，并且第二绝缘层43b的第二开口H2可沿着有源层45b的外周形成。
另外，第二导电类型的半导体层45c在高于第二绝缘层43b的位置形成在有源层45b的表面上。
由于壳(有源层和第二导电类型的半导体层)的位置，漏电流路径可改变。
具体地，有源层45b生长在第一绝缘层43a的暴露部分上方的纳米芯45a的凸形表面上，并且如图4所示，有源层45b可形成为使得其一端始于第一绝缘层43a的表面。相似地，第二导电类型的半导体层45c可形成为使得其一端可始于第二绝缘层43b的表面。
在本实施例中，在第二绝缘层43b的第二开口H2中，有源层45b可形成为单层，而没有第二导电类型的半导体层45c在纳米芯45a的表面上，并且由于通过利用纳米芯的凸形表面来延长漏电流路径，因此漏电流路径可加长为大于第二绝缘层43b的厚度t，从而明显减小产生漏电流的可能性。
在利用掩模作为模具的制造纳米结构半导体发光器件的方法中，可通过利用具有不同蚀刻率的多个绝缘层作为掩模容易地实现发光纳米结构。图8至图12是示出制造采用图7中的发光纳米结构的发光器件的方法的主要处理的剖视图。
如图8所示，基层42设置在衬底41上，并且具有多层结构的掩模43形成在基层42上。
在本实施例中采用的掩模43包括依次形成在基层42上的第一绝缘层至第三绝缘层(43a、43b和43c)。第一绝缘层43a和第二绝缘层43b由具有电绝缘特性的材料形成，并且根据需要，第三绝缘层43c也可由绝缘材料形成。
在本实施例中采用的第一绝缘层至第三绝缘层(43a、43b和43c)选为满足以下条件：在第一蚀刻工艺中，第二绝缘层43b的蚀刻率高于第一绝缘层43a和第三绝缘层43c的蚀刻率，并且在第二蚀刻工艺中，第一绝缘层43a和第二绝缘层43b的蚀刻率低于第三绝缘层43c的蚀刻率。第一蚀刻工艺可为形成开口的工艺，其中导致第二绝缘层43b的过蚀刻(图9)，并且第二蚀刻工艺可为部分地去除模具以暴露出发光纳米结构的表面的工艺(图10)。
可通过利用材料的类型和密度(气隙密度)中的至少一个实施蚀刻率的不同。例如，第一绝缘层至第三绝缘层(43a、43b和43c)可分别实现为SiN(高密度)、SiN(低密度)和SiO2。可替换地，第一绝缘层至第三绝缘层(43a、43b和43c)可分别实现为SiN、SiO2(低密度)和SiO2(高密度)。这里，高密度可指存在非常小的气隙或相对低的气隙密度的状态，并且低密度可指相对高的气隙密度。
考虑到期望的发光纳米结构的高度，可设计第一绝缘层至第三绝缘层(43a、43b和43c)的总厚度。第一绝缘层43a和第二绝缘层43b的厚度可小于第三绝缘层43c的厚度。第二绝缘层43b的蚀刻停止水平可位于掩模43相对于基层42的表面的总高度(即，第一绝缘层至第三绝缘层(43a、43b和43c)的总厚度)的三分之一或其以下的位置处。
掩模43的总高度，即，第一绝缘层至第三绝缘层(43a、43b和43c)的总厚度可大于1μm，优选地，可在5μm至10μm的范围内。第一绝缘层43a和第二绝缘层43b可等于或小于0.5μm。第二绝缘层43b用作用于确定增大的漏电流路径的因素，从而其可形成为具有至少100nm的厚度以实现充分的效果。
如图9所示，多个开口H可形成在具有多层结构的掩模43中。
多个开口H形成在依次形成在基层42上的第一绝缘层至第三绝缘层(43a、43b和43c)中，以暴露出基层42的部分区域。
如上所述，在用于形成多个开口H的蚀刻条件(第一蚀刻条件)下，第二绝缘层43b的蚀刻率高于第一绝缘层43a和第三绝缘层43c的蚀刻率，从而第二绝缘层43b在形成具有预定宽度的开口的工艺中被过度蚀刻以具有大于其它区域的宽度Wa和Wc的宽度Wb。结果，位于第二绝缘层43b中的区域的开口H形成为其截面积大于与其邻近的上部区域和下部区域的截面积。这里，考虑到纳米芯45的凸形部分C的大小和有源层45b的厚度，可设置开口的宽度之间的差。
例如，第一绝缘层43a、第二绝缘层43b和第三绝缘层43c可分别实现为SiN(高密度)、SiN(低密度)和SiO2，或者可实现为SiN、SiO2(低密度)和SiO2(高密度)，并且在这种情况下，可应用利用等离子体反应离子蚀刻的深蚀刻工艺。在该蚀刻工艺中，由于反应程度之间的差异，可实现第二绝缘层43b的期望的过度蚀刻。
通常，在深蚀刻工艺中，可使用从等离子体产生的反应离子或在高真空中产生的离子束。与湿蚀刻相比，深蚀刻工艺是允许在微结构上精加工而没有几何约束的干蚀刻。基于CF的气体可用于掩模53的氧化膜蚀刻。例如，可使用通过将O2和Ar中的至少一个与诸如CF4、C2F6、C3F8、C4F8或CHF3的气体组合获得的蚀刻剂。
考虑到期望的发光纳米结构的大小，可设计开口H的大小。例如，开口H可形成为具有等于或小于600nm的宽度(或直径)，优选地，具有50nm至500nm范围内的宽度(或直径)。
开口H可通过利用半导体工艺形成，并且可形成为具有高纵横比，例如。开口H的纵横比可为5:1，或可以甚至为10:1。
然后，如图10所示，在基层42的暴露的区域中生长第一导电类型的半导体以填充多个开口H，从而形成多个纳米芯45a。
在生长第一导电类型的半导体的处理中，在与第二绝缘层43b对应的开口H的区域中发生过生长，使得纳米芯45a具有凸形部分C。
构成纳米芯45a的氮化物单晶体可通过利用MOCVD或MBE处理形成，并且掩模43可用作用于氮化物单晶体的模具，以提供对应于开口的形状的纳米芯45a。也就是说，氮化物单晶体在基层42的通过掩模43暴露于开口H的区域中选择性地生长，填充开口H，并且填充开口H的氮化物单晶体可具有与开口H的形状对应的形状。
即使纳米芯45a具有凸形部分C，与第二绝缘层43a对应的开口H的区域也可不被完全填充而是具有预定间隙g。可通过调整第一蚀刻工艺的过蚀刻和纳米芯45b的过生长来获得第二绝缘层43b的开口H的间隙g。
纳米芯45a的第一导电类型的半导体可为n型氮化物半导体，并且可为例如满足n型AlxInyGa1-x-yN(其中0≤x≤1、0≤y＜1并且0≤x+y＜1)的晶体。构成纳米芯45a的第一导电类型的半导体的材料可与基层42的第一导电类型的半导体的材料相同。例如，基层42和纳米芯45a可由n型GaN形成。
然后，如图11所示，通过利用第二绝缘层43b作为蚀刻停止层部分地去除掩模43，从而暴露出多个纳米芯45的侧表面，并且有源层45b随后生长在纳米芯45a的表面上。
如上面的讨论，在选择性地去除第三绝缘层43c的条件下执行该蚀刻工艺(第二蚀刻工艺)，从而保留第一绝缘层43a和第二绝缘层43b。在该蚀刻工艺中采用第二绝缘层43b作为蚀刻停止层，并且第二绝缘层43b可与第一绝缘层43a一起用于防止第二导电类型的半导体层45c在后续生长工艺中连接至基层42。
按照这种方式，将第三绝缘层43c选择性地去除，并且有源层45b可随后生长。在该工艺中，有源层45b也可形成在被第二绝缘层43b的开口H围绕的间隙g中，而不限于纳米芯45a的与高于第二绝缘层43b的位置对应的表面。在该工艺中，间隙g可由有源层45b填充。
在部分地去除掩模43之后，在有源层45b生长之前可对纳米芯45a进行热处理。通过热处理工艺，纳米芯45a的表面形成为诸如非极性面或半极性面的稳定晶面，从而提高在后续工艺中生长的晶体的质量。稍后将参照图26和图27描述这一点。
接着，如图12所示，通过利用第二绝缘层43b在有源层45b的表面上生长第二导电类型的半导体层45c。
通过该处理，发光纳米结构45可具有芯-壳结构，其包括由第一导电类型的半导体形成的纳米芯45a、以及包括覆盖纳米芯45a的有源层45b和第二导电类型的半导体层45c的壳层。
在第二绝缘层43b的开口(H)区域中，有源层45b位于多个纳米芯45a的表面上并且包围多个纳米芯45a的表面，但是在该区域中不存在第二导电类型的半导体层45c。也就是说，第二导电类型的半导体层45c形成在比第二绝缘层43b更高的位置。
也就是说，由于有源层45b生长在位于第一绝缘层43a的暴露部分中的纳米芯45a的凸形部分C上，有源层45b的端部可布置为到达第一绝缘层43a的表面。相似地，第二导电类型的半导体层45c的端部也可布置为到达第二绝缘层43b的表面。
在本实施例中，在第二绝缘层43b的第二开口中，有源层45b可设为单层，而没有第二导电类型的半导体层45c在纳米芯45a的表面上，并且由于通过利用纳米芯45a的凸形部分C来延长漏电流路径，因此漏电流路径可加长为大于第二绝缘层43b的厚度，从而可明显减小产生漏电流的可能性。
在本发明构思的另一示例性实施例中，第二开口的内侧壁可具有向上倾斜的表面，并且有源层的端部可位于倾斜的表面上。图13是示出在该实施例中采用的发光纳米结构的剖视图。
与前述实施例相似，图13所示的发光纳米结构65形成在由第一导电类型的半导体形成的基层62上，并且包括由第一导电类型的半导体形成的纳米芯65a和依次形成在纳米芯65a的表面上的有源层65b和第二导电类型的半导体层65c。
图13所示的发光纳米结构65和绝缘层结构可理解为图1所示的纳米结构半导体发光器件的一部分。除非另有说明，否则可引用参照图1的对应组件的描述作为本实施例的描述的参考。
与先前实施例相似，第一绝缘层63a形成在基层62上。第一绝缘层63a具有暴露出基层62的部分区域的多个第一开口H1。第二绝缘层63b形成在第一绝缘层63a上。第二绝缘层63b具有排列在对应于第一开口H1的位置的第二开口H2。按照这种方式，第一绝缘层63a和第二绝缘层63b可设为单个掩模63。第一绝缘层63a和第二绝缘层63b可由可在半导体工艺中使用的绝缘体形成。例如，绝缘体可为诸如SiO2或SiNx的绝缘材料。
如图13所示，与第一开口H1不同，第二开口H2可具有形成为向上倾斜的倾斜面S，并且第二开口H2的上端部的宽度可大于其它区域的宽度。
基层62的暴露的区域通过第一开口H1提供，并且由第一导电类型的半导体形成的纳米芯65a形成在该暴露的区域中。有源层65b的端部可位于第二绝缘层63b的倾斜面S上，以形成在高于第一绝缘层63a的位置。第二绝缘层63b可包围形成在多个纳米芯65a的表面上的有源层65b的一部分。
另外，第二导电类型的半导体层65c形成在有源层65b的位于高于第二绝缘层63b的表面上。由于壳(有源层和第二导电类型的半导体层)的位置，可改变漏电流路径。
具体地，有源层65b的端部位于第二绝缘层63b的倾斜面S上，并且第二导电类型的半导体层65c可形成为使得其一端始于第二绝缘层63b的表面。因此，漏电流路径d加长的长度与位于倾斜面S上的有源层65b一样长，从而减小产生漏电流的可能性。
可通过制造具有不同蚀刻率的多个绝缘层作为掩模的方法容易地实现这种发光纳米结构。图14至图16是示出利用双层掩模制造图13的半导体发光器件的方法的主要处理的剖视图。
如图14所示，基层62形成在衬底61上，并且具有双层结构的掩模63形成在基层62上。
在本实施例中采用的掩模63包括依次形成在基层62上的第一绝缘层63a和第二绝缘层63b。第一绝缘层63a和第二绝缘层63b可由具有电绝缘特性的材料形成。
在用于形成开口的蚀刻工艺中，在本示例性实施例中采用的第一绝缘层63a和第二绝缘层63b可选为符合第二绝缘层63b的蚀刻率高于第一绝缘层63a的蚀刻率的要求。
可通过利用材料的类型和密度(气隙密度)中的至少一个实现蚀刻率的不同。例如，第一绝缘层63a和第二绝缘层63b可由不同材料形成，以引起期望的蚀刻率差异。第一绝缘层63a可由SiN形成，第二绝缘层63b可由SiO2形成。可替换地，可通过利用气隙密度实现蚀刻率差异。在这种情况下，第一绝缘层63a和第二绝缘层63b可由具有不同气隙密度的材料形成。
如图15所示，多个开口H可形成在具有双层结构的掩模63中。
多个开口H形成在依次形成在基层62上的第一绝缘层63a和第二绝缘层63b中，从而暴露出基层62的部分区域。
如上所述，在用于形成多个开口的蚀刻条件中，由于第二绝缘层63b的蚀刻率高于第一绝缘层63a的蚀刻率，因此第二绝缘层63b被过蚀刻，以具有向上倾斜的表面。
在这种情况下，通过利用诸如等离子体反应离子蚀刻工艺的蚀刻工艺，通过反应程度的差异，可实现第二绝缘层63b的期望的过蚀刻。
考虑到期望的发光纳米结构的大小，可设计开口H的大小。例如，开口H可形成为具有等于或小于600nm的宽度，优选地，具有50nm至500nm范围内的宽度。
然后，如图16所示，通过利用掩模63，第一导电类型的半导体生长在基层62的暴露的区域中，以形成多个纳米芯65a，并且有源层65b和第二导电类型的半导体层65c依次生长在纳米芯65a的表面上。
在采用氮化物单晶体的情况下，可通过利用MOCVD或MBE处理实现这种处理。通过该处理，由第一导电类型的半导体形成的纳米芯65a形成在所述暴露的区域中，并且有源层65b可形成为使得其端部位于第二绝缘层63b的倾斜面S上，以布置为高于第一绝缘层63a。第二绝缘层63b可包围形成在多个纳米芯65a的表面上的有源层65b的一部分。
具体地，有源层65b的端部位于第二绝缘层63b的倾斜面S上，并且第二导电类型的半导体层65c的端部可形成为始于第二绝缘层63b的表面。因此，漏电流路径加长的长度与位于该倾斜面S上的有源层65b部分一样长，从而减小漏电流产生可能性。
可通过利用模具的制造方法实现相似的掩模结构。图17和图18是示出利用用于获得图16中的发光纳米结构的三层掩模(模具)的工艺的剖视图。
如图17所示，基层82设置在衬底81上，并且具有多层结构的掩模83形成在基层82上。
在本实施例中采用的掩模83包括依次形成在基层82上的第一绝缘层至第三绝缘层(83a、83b和83c)。第一绝缘层83a和第二绝缘层83b由具有电绝缘特性的材料形成，并且第三绝缘层83c也可由绝缘材料形成。
在本实施例中采用的第一绝缘层至第三绝缘层(83a、83b和83c)选为满足以下条件：在第一蚀刻工艺中，蚀刻率按照第一绝缘层83a、第二绝缘层83b和第三绝缘层83c的次序变高，并且在第二蚀刻工艺中，第三绝缘层83c具有被选择性地去除的程度的蚀刻率。第一蚀刻工艺可为形成开口H的处理，其中倾斜面S被引入至第二绝缘层83b，并且第二蚀刻工艺可为部分地去除模具以暴露出发光纳米结构的表面的工艺。
可通过利用材料的类型和密度(气隙密度)中的至少一个实现蚀刻率差异。例如，第一绝缘层至第三绝缘层(83a、83b和83c)可分别实现为SiN-SiO2(低密度)-SiO2(高密度)。这里，高密度可指其中存在非常小的气隙或相对低的气隙密度的状态，并且低密度可指相对高的气隙密度。
考虑到期望的发光纳米结构的高度，可设计第一绝缘层至第三绝缘层(83a、83b和83c)的总厚度。第一绝缘层83a和第二绝缘层83b的厚度可小于第三绝缘层83c的厚度。第二绝缘层83b的蚀刻停止水平可位于掩模83相对于基层82的表面的总高度(即，第一绝缘层至第三绝缘层(83a、83b和83c)的总厚度)的三分之一或其以下的位置处。
如图18所示，多个开口H可形成在具有三层结构的掩模83中。
多个开口H形成在依次形成在基层82上的第一绝缘层至第三绝缘层(83a、83b和83c)中，从而暴露出基层82的部分区域。
如上所述，在用于形成多个开口H的蚀刻条件(第一蚀刻条件)下4，第一绝缘层至第三绝缘层(83a、83b和83c)具有依次增大的蚀刻率。因此，如图所示，第三绝缘层83c的开口的宽度大于第一绝缘层83a的开口的宽度，并且第二绝缘层83b具有向上倾斜的倾斜面。
例如，如上所述，掩模83可分别实现为SiN-SiO2(低密度)-SiO2(高密度)，并且在这种情况下，可应用利用等离子体反应离子蚀刻的深蚀刻工艺。通过利用适当的反应蚀刻条件和密度差异，可获得与图9所示的开口的轮廓不同的轮廓。用作模具的三层掩模83也可用于获得图13所示的发光纳米结构。
在以上实施例中，提出了用于改进从第二导电类型的半导体层至纳米芯的漏电流路径的方法。然而，此外，从金属电极(接触电极)至纳米芯的漏电流路径实际上也可影响漏电流特征。在这种情况下，在漏电流路径上，除有源层以外，也要考虑电导率水平低于金属的电导率水平的第二导电类型的半导体层。
下文中，将描述根据本发明构思的另一示例性实施例的用于延长从接触电极至纳米芯的漏电流路径的方法。
图19是示出在本发明构思的另一示例性实施例中采用的发光纳米结构的剖视图。
图19所示的发光纳米结构95形成在由第一导电类型的半导体形成的基层92上，并且包括由第一导电类型的半导体形成的纳米芯95a和依次形成在纳米芯95a的表面上的有源层95b和第二导电类型的半导体层95c。
图19所示的发光纳米结构95和绝缘层结构可理解为图1所示的纳米结构半导体发光器件的一部分。除非另有说明，否则参照图1的组件的描述可用作本实施例的描述。
与图1所示的实施例相似，在本示例性实施例中，第一绝缘层93a形成在基层92上。第一绝缘层93a具有暴露出基层92的部分区域的多个第一开口H1。第二绝缘层93b形成在第一绝缘层93a上。第二绝缘层93b具有排列在对应于第一开口H1的位置的第二开口H2。按照这种方式，第一绝缘层93a和第二绝缘层93b可设为单个掩模。第一绝缘层93a和第二绝缘层93b可由可在半导体工艺中使用的绝缘体形成。例如，绝缘体可为诸如SiO2或SiNx的绝缘材料。
如图19所示，第二开口H2的宽度Wb大于第一开口H1的宽度Wa，并且第一绝缘层93a的一部分可通过第二开口H2沿着第一开口H1的周围暴露出来。
基层92的暴露的区域通过第一开口H1提供，并且由第一导电类型的半导体形成的纳米芯95a形成在该暴露的区域中，并且有源层95b和第二导电类型的半导体层95c依次形成在纳米芯95a的表面上。
纳米芯95a形成在基层92的表面上，但是有源层95b和第二导电类型的半导体层95c可形成在高于第一绝缘层93a的位置。第二绝缘层93b包围形成在多个纳米芯95a的表面上的有源层95b和第二导电类型的半导体层95c，并且第二绝缘层93b的第二开口H2沿着发光纳米结构95的周围形成。
同时，电连接至第二导电类型的半导体层95c的接触电极96形成在第二导电类型的半导体层95c的位于高于第二绝缘层93b的表面上。
通过这种结构，可改变接触电极96与纳米芯95a之间的漏电流路径。
具体地，形成路径d，该路径d延长的长度等于第二导电类型的半导体层95c的与第二绝缘层93b的开口相对应并且不与接触电极96直接接触的延长部分的长度(等于第二绝缘层93b的厚度)与第二导电类型的半导体层95c和有源层95b的厚度之和。由于加长的路径d，可显著减小产生漏电流的可能性。
在利用掩模作为模具制造纳米结构半导体发光器件的方法中，可通过利用具有不同蚀刻率的多个绝缘层作为掩模来容易地实现发光纳米结构。图20至图24是示出用于制造采用图19中的发光纳米结构的发光器件的方法的主要处理的剖视图。
如图20所示，基层92设置在衬底91上，并且具有多个开口H的第一掩模93'形成在基层92上。
在本实施例中采用的第一掩模93'包括依次形成在基层92上的第一绝缘层93a和第三绝缘层93c。第一绝缘层93a可由具有电绝缘特性的材料形成，并且第三绝缘层93c还可根据需要由绝缘材料形成。
在特定蚀刻条件中，第一绝缘层93a的蚀刻率可低于第三绝缘层93c的蚀刻率，从而用作蚀刻停止层。可通过利用材料的类型和密度(气隙密度)中的至少一个实现蚀刻率的差异。
考虑到期望的发光纳米结构的高度，可设计第一绝缘层93a和第三绝缘层93c的总厚度。
多个开口H形成在依次形成在基层92上的第一绝缘层93a和第三绝缘层93c中，从而暴露出基层92的部分区域。
然后，如图21所示，第一导电类型的半导体生长在基层92的暴露区域中，以填充多个开口H，从而形成多个纳米芯95a。
纳米芯95a的第一导电类型的半导体可为例如满足n型AlxInyGa1-x-yN(其中0≤x≤1、0≤y＜1并且0≤x+y＜1)的n型氮化物半导体。构成纳米芯95a的第一导电类型的半导体的材料可与基层92的第一导电类型的半导体的材料相同。例如，基层92和纳米芯95a可由n型GaN形成。
构成纳米芯95a的氮化物单晶体可通过利用MOCVD或MBE处理形成，并且掩模93可用作用于氮化物单晶体的模具，以提供对应于开口的形状的纳米芯95a。也就是说，氮化物单晶体选择性地生长在基层92的通过第一掩模93'暴露于开口H的区域中，填充开口H，并且填充开口H的氮化物单晶体可具有与开口H的形状对应的形状。
然后，如图22所示，通过利用蚀刻停止层部分地去除第一掩模93'，以暴露出多个纳米芯95a的侧表面，并且向其应用热处理工艺。
在本实施例中，在选择性地去除第三绝缘层93c的条件下，应用蚀刻工艺以仅去除第三绝缘层93c，而留下第一绝缘层93a。在该蚀刻工艺中采用第一绝缘层93a作为蚀刻停止层，并且第一绝缘层93a可用于防止有源层95b和第二导电类型的半导体层95c在后续生长工艺中连接至基层92。
在本实施例中，在利用具有开口的掩模作为模具制造发光纳米结构的工艺中，可引入额外热处理工艺以提高结晶度。图23示出了热处理之后具有改进的表面结晶度的纳米芯95a'。
在部分地去除第一掩模93'之后，纳米芯95a的表面在预定条件下被热处理，以将纳米芯95a的晶面改变为像半极性或非极性面的有利于晶体生长的稳定表面。将参照图26和图27描述该热处理工艺。图26和图27是示出在图22中采用的热处理工艺(或退火工艺)的示意图。
图26示出了在图21中获得的纳米芯95a。纳米芯95a具有根据开口的形状确定的晶面。虽然根据开口H的形状改变，这样获得的纳米芯95a的表面通常具有不利于后续晶体生长的相对不稳定的晶面。
在本实施例中，当开口具有圆柱形杆形时，纳米芯的侧表面具有曲面，而非特定晶面，如图26所示。
当纳米芯经热处理时，其表面上的不稳定晶体重排以具有诸如半极性或非极性面的稳定晶面，如图27所示。可在600℃或更高的温度(在特定示例中，在800℃至1200℃范围内的温度)下执行几秒至几十分钟(1秒至60分钟)的热处理，以将不稳定晶面改变为理想的稳定晶面。
在热处理工艺中，如果衬底温度低于600℃，则难以生长和重排纳米芯的晶体，从而难以获得热处理效果，并且如果衬底温度高于1200℃，则氮(N)从GaN晶面蒸发以降低晶体质量。另外，对于短于1秒的时间段难以获得足够的热处理效果，并且执行例如比60分钟更长的时间的几十分钟的热处理可劣化制造工艺。
例如，当利用蓝宝石衬底的C(0001)面(就硅衬底而言，(111)面)生长纳米芯95a时，具有图26所示的圆柱形形状的纳米芯95a可在如上所述的合适温度范围内被热处理，以将曲面(侧表面)、不稳定晶面转换为具有作为稳定晶面的非极性面(m面)的六边形晶柱(图27中的95a')。可通过在高温下执行的热处理工艺来实现晶面的稳定化。
虽然难以明确解释这种原理，但是在相对高温下位于表面上的晶体再对齐或者源气体残留在室中的情况下，可以理解通过残留源气体的沉积执行部分再生长，以具有稳定晶面。
具体地说，鉴于再生长，可在其中源气体残留在腔室中的气氛下执行热处理工艺，或者可在有意地供应相对少量的源气体的条件下执行热处理。例如，如图26所示，就MOCVD腔室而言，TMGa和NH3残留，并且在该残余气氛中，执行热处理以使得源气体与纳米芯表面反应，因此实现部分再生长，以具有稳定晶面。由于该再生长，相对于在热处理工艺之前的纳米芯95a的宽度，经热处理的纳米芯95a'的宽度可稍微增大。
按照这种方式，可通过引入额外热处理工艺提高纳米芯的结晶度。也就是说，通过热处理工艺，可去除在去除掩模之后存在于纳米芯的表面上的非均匀性(例如，缺陷等)，并且内部晶体的稳定性可通过再排列极大地提高。在去除掩模之后，可在与腔室内的纳米芯的生长工艺的条件相似的条件下执行热处理工艺。例如，可在800℃至1200℃的范围内的温度(例如，衬底温度)下执行热处理工艺，但是通过在等于或高于600℃的温度下执行的热处理工艺也可获得相似效果。
然后，如图23所示，有源层95b和第二导电类型的半导体层95c依次生长在多个纳米芯95a'的表面上。
通过该处理，发光纳米结构95可具有芯-壳结构，其包括由第一导电类型的半导体形成的纳米芯95a'以及由覆盖纳米芯95a'的有源层95b和第二导电类型的半导体层95c构成的壳层。
有源层95b可具有其中量子阱层和量子势垒层交替地叠层的多量子阱(MQW)结构，例如，就氮化物半导体而言，可使用GaN/InGaN或GaN/AlGaN结构，或者还可根据需要使用单量子阱(SQW)结构。
第二导电类型的半导体层95c可为满足p型AlxInyGa1-x-yN(其中，0≤x≤1、0≤y＜1并且0≤x+y＜1)的晶体。第二导电类型的半导体层95c还可包括邻近于有源层95b的区域中的电子阻挡层(未示出)。电子阻挡层(未示出)可具有其中具有不同组成的多个InxAlyGa(1-x-y)N层(其中0≤x≤1、0≤y＜1并且0≤x+y＜1)叠层的结构，或者可具有包括AlyGa(1-y)N(0≤y＜1)的一层或多层。电子阻挡层的带隙比有源层95b的带隙更宽，因此防止电子流向第二导电类型(p型)半导体层95c。
然后，如图24所示，第二绝缘层形成在第一绝缘层93a上以形成第二掩模93。
第二绝缘层93b可由诸如SiO2或SiN的绝缘材料形成。在本实施例中，第二绝缘层93b可由与第一绝缘层93b的材料相同的材料形成。由于在形成有源层95b和第二导电类型的半导体层95c之后设置第二绝缘层93b，因此第二绝缘层93b可形成为包围发光纳米结构95。
然后，如图25所示，利用第二掩模93在第二导电类型的半导体层95c的表面上形成接触电极96。
可通过在发光纳米结构95的表面上形成种子层(未示出)以及随后在其上执行电镀来获得接触电极96。种子层(未示出)可由适于与第二导电类型的半导体层95c形成欧姆接触的材料形成。
在这种结构中，形成了接触电极96与纳米芯95a之间的漏电流路径，其具有延长的路径d，其长度等于第二导电类型的半导体层95c的与第二绝缘层93b的开口相对应并且不与接触电极96直接接触的延伸部分的长度(等于第二绝缘层93b的厚度t)与第二导电类型的半导体层95c和有源层95b的厚度之和。由于加长的路径d，可明显减小产生漏电流的可能性。
根据需要，在形成接触电极96之后，可执行研磨工艺以使得接触电极96具有平滑的上表面。
在本实施例中，接触电极96由反射金属层形成，并且用于沿着朝着衬底的方向提取光，但是本公开不限于此，并且接触电极96可由诸如ZnO、石墨烯或ITO的透明电极材料形成，以允许沿着朝着发光纳米结构95的方向提取光。
在本实施例中，示出了接触电极96填充发光纳米结构95之间的空间的构造，但是不限于此，接触电极可在发光纳米结构95的表面上形成为薄层，并且具有电绝缘特性的填料材料可填充发光纳米结构95之间的空间。
在前述实施例中，可通过在第一绝缘层93a上执行表面氧化处理来提供第二绝缘层93b，而非通过额外沉积处理形成第一绝缘层93a。该实施例在图12中所示。
图28所示的发光纳米结构125形成在由第一导电类型的半导体形成的基层122上，并且包括由第一导电类型的半导体形成的纳米芯125a和依次形成在纳米芯125a的表面上的有源层125b和第二导电类型的半导体层125c。
与图19所示的实施例相似，在图28所示的发光纳米结构125和绝缘层结构中，第一绝缘层123a形成在基层122上。第一绝缘层123a具有暴露出基层122的部分区域的多个第一开口H1。第二绝缘层123b形成在第一绝缘层123a上。第二绝缘层123b具有排列在对应于第一开口H1的位置上的第二开口H2。按照这种方式，第一绝缘层123a和第二绝缘层123b可设为单个掩模。
在本实施例中，可通过氧化第一绝缘层123a的表面获得第二绝缘层123b。例如，在第一绝缘层123a是SiNx的情况下，第二绝缘层123b可为诸如SiON的氮氧化物。
如图28所示，有源层125b和第二导电类型的半导体层125c可形成在高于第一绝缘层123a的位置。第二绝缘层123b包围形成在多个纳米芯125a的表面上的有源层125b和第二导电类型的半导体层125c，并且可沿着发光纳米结构125的周围限定第二绝缘层123b的第二开口H2。
同时，电连接至第二导电类型的半导体层125c的接触电极126形成在位于高于第二绝缘层123b的第二导电类型的半导体层125c的表面上。通过这种结构，接触电极126与纳米芯125a之间的漏电流路径可改变。即，具体地，形成路径d，其延长长度等于第二导电类型的半导体层125c的与第二绝缘层123b的开口相对应并且不与接触电极126直接接触的延伸部分的长度(等于第二绝缘层123b的厚度)与第二导电类型的半导体层125c和有源层125b的厚度之和。由于加长的路径d，可显著减小产生漏电流的可能性。
就本实施例中采用的发光纳米结构而言，其侧表面示出为垂直于基层的表面，但是本公开不限于此，并且发光纳米结构可具有带预定斜角的侧表面。倾斜的侧表面可有利于从发光纳米结构提取光。
可按照各种方式制造具有倾斜的侧表面的发光纳米结构。例如，在利用掩模作为模具结构的方法中，可提供具有带合适的倾斜的表面的开口的掩模，以提供具有对应于开口的形状的倾斜的侧表面的纳米芯，并且有源层和第二导电类型的半导体层可生长为具有预定厚度，因此最终提供具有期望的倾斜的侧表面的发光纳米结构。
根据前述示例性实施例制造的纳米结构半导体发光器件可具有各种形状的电极结构。图29至图34是示出纳米结构半导体发光器件的电极形成工艺的示例的剖视图。
如图29所示，接触电极96'可形成在发光纳米结构95上。
图29所示的发光纳米结构95可理解为与图24所示的相同，不同的是，发光纳米结构95不形成在电极形成区域E1和E2中。
接触电极96'可由与第二导电类型的半导体层95c形成欧姆接触的材料形成。例如，接触电极96'可包括Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt和Au中的至少一个，并且可设为单层或多层。除这些电极材料以外，接触电极96'也可由诸如ITO的透明电极材料形成，并且也可根据需要使用ZnO或石墨烯。
接着，如图30所示，保护性绝缘层97可形成在接触电极96'上。
保护性绝缘层97可由能够通过半导体工艺提供钝化结构的电绝缘材料形成。由SiO2或SiNx形成的保护性绝缘层可用作保护性绝缘层97。具体地，保护性绝缘层97可由正硅酸乙酯(TEOS)、硼磷硅玻璃(BPSG)、CVD-SiO2、旋涂玻璃(SOG)或旋涂电介质(SOD)材料形成，以容易地填充发光纳米结构95之间的空间。
接着，如图31所示，可将保护性绝缘层97选择性地去除，以暴露出基层92的部分O。
基层92的暴露区域O可提供将要形成第一电极的区域。可通过利用光刻的蚀刻工艺来执行本去除工艺。在发光纳米结构95位于将被蚀刻的区域O中的情况下，需要去除发光纳米结构95的工艺。然而，像在本示例性实施例中一样，纳米芯95a可不生长在将要形成电极的区域中，从而不存在本工艺中将被去除的发光纳米结构95。
然后，如图32所示，可形成具有第一开口e1和第二开口e2的光致抗蚀剂PR。
第一开口e1和第二开口e2可限定第一电极形成区域和第二电极形成区域。在本工艺中，第一开口e1可暴露出基层92的一部分，并且第二开口e2可暴露出接触电极96'的一部分。
然后，如图33所示，第一电极99a和第二电极99b分别形成在第一开口e1和第二开口e2中。用于本工艺中的电极材料可为第一电极99a和第二电极99b的共同电极材料。例如，用于第一电极99a和第二电极99b的材料可包括Au、Ag、Al、Ti、W、Cu、Sn、Ni、Pt、Cr、ZnO、ITO、石墨烯、Sn、TiW、AuSn或它们的共晶金属。
接着，如图34所示，可形成额外的钝化层98。钝化层98可与保护性绝缘层97一起设为保护发光纳米结构95的保护层。钝化层98可牢固地保持第一电极99a和第二电极99b，以及覆盖以保护暴露的半导体区域。钝化层98可由与保护性绝缘层97的材料相同的材料形成。
图35至图38是示出在利用特定示例的掩模获得纳米芯的过程中的顺序工艺的剖视图。
如图35所示，纳米芯165a可利用掩模163生长在基层162上。掩模163的开口H的宽度朝着其下部减小。纳米芯165a可生长为具有与开口H的形状对应的形状。
为了进一步提高纳米芯165a的晶体质量，在纳米芯165a的生长过程中，可将热处理工艺执行一次或多次。具体地说，各个纳米芯165a的上部的表面可重排，以具有六棱锥晶面，因此获得稳定的晶体结构，并且确保在后续工艺中生长的晶体的高质量。
可在上述温度条件下执行热处理工艺。例如，为了工艺方便，可在与纳米芯165a的生长温度相同或相似的温度下执行热处理工艺。另外，可按照以下方式执行热处理工艺，即停止诸如TMGa的金属源，同时保持压强和温度等于或近似于纳米芯165a的生长压强和温度。热处理工艺可持续几秒至几十分钟(例如，5秒至30分钟)，但是即使通过大约10秒至60秒范围内的时间段也可获得足够的效果。
在纳米芯165a的生长工艺中引入的热处理工艺可防止当快速生长纳米芯165a时导致的结晶度衰退，因此，可促进快速晶体生长和优秀的晶体质量。
热处理工艺部分的时间和用于稳定化的热处理工艺的数量可根据最终纳米芯的高度和直径不同地修改。例如，在各个开口的宽度范围为300nm至400nm并且各个开口的高度(掩模的厚度)为大约2.0μm的情况下，可在中点(即，大约1.0μm)插入大约10秒至60秒范围内的稳定化时间段，以生长具有期望的高质量的芯。根据芯生长条件可省略稳定化工艺。
接着，如图36所示，作为高电阻层的电流抑制中间层164可形成在纳米芯165a的上部上。
在纳米芯165a形成为具有期望的高度之后，在掩模163保持原样的情况下电流抑制中间层164可形成在纳米芯165a的上部的表面上。因此，由于按原样使用掩模163，因此电流抑制中间层164可容易地形成在纳米芯165a的期望的区域(上部的表面)中，而不用形成额外掩模。
电流抑制中间层164可为非故意掺杂的半导体层，或者可为掺杂有与纳米芯165a的导电类型相反的第二导电类型的杂质的半导体层。例如，在纳米芯165a是n型GaN的情况下，电流抑制中间层164可为未掺杂的GaN或掺杂有作为p型杂质的镁(Mg)的GaN。在这种情况下，通过在相同的生长工艺中改变杂质的类型，可连续地形成纳米芯165a和电流抑制中间层164。例如，在停止硅(Si)掺杂，注入镁(Mg)，并且在与n型GaN纳米芯的生长条件相同的条件下生长大约1分钟的情况下，可形成厚度范围为大约200nm至300nm的电流抑制中间层164，并且这种电流抑制中间层164可有效地阻挡几μA或更大的漏电流。按照这种方式，如在本实施例中那样，在模具类型工艺中可简单地形成电流抑制中间层。
接着，如图37所示，去除掩模层163的到达作为蚀刻停止层的第一材料层163a的部分，以暴露出多个纳米芯165a的侧表面。
在本实施例中，通过应用选择性地去除第二材料层163b的蚀刻工艺，可仅去除第二材料层163b，而可保留第一材料层163a。残余的第一材料层163a可用于在后续生长工艺中防止有源层和第二导电类型的半导体层连接至基层162。
在本实施例中，在利用具有开口的掩模作为模具形成发光纳米结构的工艺中，可引入额外热处理工艺，以提高结晶度。
在去除掩模163的第二材料层163b之后，纳米芯165a的表面可在预定条件下被热处理，以将纳米芯165a的不稳定晶面改变为稳定晶面(请参照图26和图27)。具体地说，在本实施例中，纳米芯165a生长在具有倾斜的侧壁的开口上，以具有对应于开口的形状的倾斜的侧壁。然而，在执行热处理工艺之后，晶体再排列并且再生长，从而纳米芯165a'可具有基本均匀的直径(或宽度)，如图38所示。另外，纳米芯165a的上部在生长之后就可具有不完整的六棱锥形状，但是热处理工艺之后的纳米芯165a'可包括具有均匀表面的六棱锥形状。按照这种方式，在去除掩模之后具有非均匀宽度的纳米芯可通过热处理工艺再生长(和再排列)以具有宽度均匀的六棱锥柱形结构。
下文中，将通过特定实验性示例描述上述基于热处理工艺的纳米芯的再生长(再排列)的结果。
实验性示例(热处理工艺)
两层(图39的“a”和“b”)SiN/SiO2形成在n型GaN基层上，并且形成有开口。这里，SiN层形成为具有大约100nm的厚度，并且SiO2层形成为具有2500nm的厚度。通过光致抗蚀工艺，利用将C4F8、O2和Ar组合获得的等离子体执行大约5分钟的蚀刻，来形成掩模的开口。图39是通过对通过所述工艺获得的开口的截面进行成像获得的扫描电子显微镜(SEM)照片。如图39所示，掩模中的开口的宽度朝着其下部减小。
可利用MOCVD工艺在掩模的开口上生长纳米芯。这里，TMGa和NH3用作源气体，并且纳米芯生长大约20分钟，而衬底的温度保持在大约1100℃。
为了提高纳米芯的晶体质量，在纳米芯的生长过程中额外执行稳定化工艺(热处理工艺)。也就是说，当纳米芯35a生长以达到大约1.0μm的高度(纳米芯的理想的中间点)时(大约10分钟)，TMGa源的供应停止，并且在NH3气氛下以与生长过程中衬底的温度相似的温度(大约1100°1)执行大约30秒至50秒的热处理。接着，纳米芯在与在热处理工艺之前的生长条件相似的条件下再生长。
在期望的纳米芯的生长完成之后，去除掩模的SiO2部分(图39的“b”)。对应于开口的形状的纳米芯呈现为具有倾斜的侧壁的圆柱形形状(请参见图40中的(a)和(b))。具有圆柱形结构的纳米芯确定为具有大约2467nm的高度和大约350nm的直径。
在去除掩模之后，应用热处理工艺。也就是说，在大约1100℃(1000℃至1200℃)的衬底温度下执行大约20分钟(15分钟至25分钟)的热处理工艺。
在热处理工艺之后，纳米芯的晶体再生长和重排，并且确认在热处理工艺之后沿着高度方向不均匀的直径改变为基本均匀的直径，并且纳米芯的上部的不完整的六棱锥形状改变为具有均匀表面的六棱锥形状(请参见图41中的(a)和(b))。
具体地，在热处理工艺之前的各个纳米芯的直径w1为350nm，但是在热处理工艺之后，宽度(w2：六边形的界面间隔)为大约410nm，增加了大约60nm。另外，经确认，虽然增大的程度较小，但是各个纳米芯的高度从2467nm改变为2470nm，从而表现出大约3nm的增加。
如在实验性示例中，经确认，在去除掩模之后具有不均匀宽度的纳米芯通过热处理工艺再生长(和重排)，以具有宽度均匀的六棱锥柱形结构。
在先前的热处理工艺中，纳米芯在再生长之后的大小和形状可根据热处理工艺温度(即，衬底温度)和热处理工艺时间、是否供应源气体或者供应的源气体的量而相对地改变。例如，在源气体的供应停止的状态下，可在1000℃或更高的温度下执行5分钟或更久的热处理，晶体可在纳米芯的表面上重排，从而由于蚀刻效果(即，N蒸发)而减小纳米芯的尺寸的变化。以处理时间、条件和成本为考虑，纳米芯的直径的变化可保持在50％或更小的水平。如上所述，纳米芯的直径(或宽度)的均匀度可保持在95％或更大。在这种情况下，在掩模的开口的尺寸相等的组中生长的各个纳米芯的直径可基本相等。
上述根据示例性实施例的纳米结构半导体发光器件可实现为各种封装件。
图42和图43是示出采用前述半导体发光器件的封装件的示例的示图。
图42所示的半导体发光器件封装件500可包括半导体发光器件501、封装件主体502和一对引线框架503。
半导体发光器件501可为前述纳米结构半导体发光器件。半导体发光器件501可安装在引线框架503上，并且通过导线W电连接至引线框架503。
根据需要，半导体发光器件501可安装在不同的区域上，例如，封装件主体502上，而非引线框架503上。另外，封装件主体502可具有杯形，以提高光的反射效率。由光透射材料形成的密封剂505可形成在反射杯中，以密封半导体发光器件501、导线W等。
图43所示的半导体发光器件封装件600可包括半导体发光器件601、安装板610和密封剂603。
波长转换单元602可形成在半导体发光器件601的表面和侧表面上。半导体发光器件601可安装在安装板610上，并且通过导线W电连接至安装板610。
安装板610可包括上电极61、下电极614和连接上电极613和下电极614的穿通电极612。安装板610可设为诸如PCB、MCPCB、MPCB、FPCB等的板，并且安装板610的结构可应用为具有多种形式。
波长转换单元602可包括磷光体、量子点等。密封剂603可形成为具有上表面具有凸圆顶形状的透镜结构。然而，根据示例性实施例，密封剂603可包括具有凸出表面或凹进表面的透镜结构，以调整通过密封剂603的上表面发射的光的光束角。
根据上述示例性实施例的纳米结构半导体发光器件和具有该器件的封装件可有利地应用于各种应用产品。
图44和图45是示出根据本发明构思的示例性实施例的采用半导体发光器件的背光单元的示图。
参照图44，背光单元1000包括安装在衬底1002上的光源1001和设置在光源1001上方的一个或多个光学片1003。前述半导体发光器件或采用该半导体发光器件的封装件可用作光源1001。
与光源1001朝着其上设置有液晶显示器的上侧发射光的图44中的背光单元1000不同，作为图45所示的另一示例的背光单元2000被构造为使得安装在板2002上的光源2001沿着横侧方向发射光，并且发射的光可入射至导光板2003，以转换为表面光源。经过导光板2003的光向上发射，并且为了提高光提取效率，可将反射层2004设置在导光板2003的下表面上。
图46是示出根据本发明构思的示例性实施例的采用半导体发光器件的照明装置的示例的示图。
在图46中，照明装置3000示为例如灯泡型灯，并且包括发光模块3003、驱动单元3008和外部连接单元3010。
另外，照明装置3000还可包括诸如外部壳体3006和内部壳体3009以及盖单元3007的外部结构。发光模块3003可包括具有前述半导体发光器件封装件结构或相似结构的光源3001和其上安装有光源3001的电路板3002。例如，前述半导体发光器件的第一电极和第二电极可电连接至电路板3002的电极图案。在本实施例中，示出了单个光源3001被安装在电路板3002上，但是也可根据需要安装多个光源。
外部壳体3006可用作散热单元，并且可包括设置为与发光模块3003直接接触以改进散热的散热板3004和包围照明装置3000的侧表面的散热片3005。另外，盖单元3007可安装在发光模块3003上，并且具有凸透镜形状。驱动单元3008安装在内部壳体3009中，并且连接至具有插孔结构的外部连接单元3010，以从外部电源接收电力。另外，驱动单元3008可用于将电力转换为用于驱动发光模块3003的半导体发光器件3001的合适的电流源，并提供该电流源。例如，驱动单元3008可被构造为AC-DC转换器或整流电路组件。
图47是示出根据本发明构思的示例性实施例的采用半导体发光器件的照明灯的示例的示图。
参照图47，用作车灯等的照明灯4000可包括光源4001、反射单元4005和透镜盖单元4004。透镜盖单元4004可包括中空导向件4003和透镜4002。光源4001可包括前述半导体发光器件或包括该半导体发光器件的封装件。
照明灯4000还可包括用于将由光源4001产生的热向外消散的散热单元4012。为了有效地散热，散热单元4012可包括散热器4010和冷却扇4011。另外，照明灯4000还可包括固定地支承散热单元4012和反射单元4005的壳体4009，并且壳体4009可具有形成在其一个表面中的中心孔4008，其中散热单元4012连接至该中心孔4008。
壳体4009可具有形成在一体地连接至所述一个表面并且沿着直角方向弯曲的另一表面中的前孔4007。前孔4007可允许反射单元4005固定地布置在光源4001上方。因此，前侧通过反射单元4005敞开，并且反射单元4005固定至壳体4009，以使得敞开的前侧对应于前孔4007，并且通过反射单元4005反射的光可通过前孔4007以向外出射。
虽然已经结合实施例示出和描述了本发明构思，但是本领域技术人员应该理解，在不脱离由权利要求限定的本发明构思的精神和范围的情况下，可作出修改和改变。

Claims (15)

1.一种纳米结构半导体发光器件，包括：
由第一导电类型的半导体形成的基层；
第一绝缘层，其设置在所述基层上，并且具有暴露出所述基层的部分区域的多个第一开口；
多个纳米芯，其设置在所述基层的暴露的区域中，并且由第一导电类型的半导体形成；
有源层，其设置在所述多个纳米芯的位于高于所述第一绝缘层的表面上；
第二绝缘层，其设置在所述第一绝缘层上，并且具有多个第二开口，所述多个第二开口包围所述多个纳米芯和设置在所述多个纳米芯的表面上的有源层；以及
第二导电类型的半导体层，其设置在所述有源层的位于高于所述第二绝缘层的表面上。
2.根据权利要求1所述的纳米结构半导体发光器件，其中，所述有源层设置在所述第二开口的内侧壁上。
3.根据权利要求1所述的纳米结构半导体发光器件，其中，所述第二开口的直径大于所述第一开口的直径，并且
在所述第一开口周围的第一绝缘层的一部分通过所述第二开口暴露出来。
4.根据权利要求3所述的纳米结构半导体发光器件，其中，所述纳米芯位于所述第二开口中的区域的截面积大于该区域的上部区域和下部区域的截面积。
5.根据权利要求1所述的纳米结构半导体发光器件，其中，所述第二开口的内侧壁具有向上倾斜的表面，并且
所述有源层的端部位于该倾斜的表面上。
6.根据权利要求1所述的纳米结构半导体发光器件，其中，所述第一绝缘层和所述第二绝缘层由相同材料形成。
7.根据权利要求1所述的纳米结构半导体发光器件，其中，所述第一绝缘层和所述第二绝缘层在相同蚀刻条件下具有不同蚀刻率。
8.根据权利要求7所述的纳米结构半导体发光器件，其中，所述第二绝缘层的蚀刻率高于所述第一绝缘层的蚀刻率。
9.根据权利要求7所述的纳米结构半导体发光器件，其中，所述第一绝缘层和所述第二绝缘层由不同材料形成，或者设置为具有不同的气隙密度。
10.根据权利要求1所述的纳米结构半导体发光器件，其中，所述第二绝缘层由通过对所述第一绝缘层的材料进行氧化而获得的材料形成。
11.一种纳米结构半导体发光器件，包括：
由第一导电类型的半导体形成的基层；
第一绝缘层，其设置在所述基层上并且具有暴露出所述基层的部分区域的多个第一开口；
多个纳米芯，其设置在所述基层的暴露的区域中，并且由第一导电类型的半导体形成；
有源层和第二导电类型的半导体层，其依次设置在所述多个纳米芯的位于高于所述第一绝缘层的表面上；
第二绝缘层，其设置在所述第一绝缘层上并且具有多个第二开口，所述多个第二开口包围所述多个纳米芯和依次设置在所述多个纳米芯的表面上的有源层和第二导电类型的半导体层；以及
电极，其布置为高于所述第二绝缘层，并且连接至所述第二导电类型的半导体层。
12.根据权利要求11所述的纳米结构半导体发光器件，其中，所述第一绝缘层和所述第二绝缘层在相同蚀刻条件下具有不同蚀刻率。
13.根据权利要求12所述的纳米结构半导体发光器件，其中，所述第二绝缘层的蚀刻率高于所述第一绝缘层的蚀刻率。
14.根据权利要求12所述的纳米结构半导体发光器件，其中，所述第一绝缘层和所述第二绝缘层由不同材料形成，或者设置为具有不同气隙密度。
15.根据权利要求11所述的纳米结构半导体发光器件，其中，所述第二绝缘层由通过对所述第一绝缘层的材料进行氧化而获得的材料形成。
CN201480015106.7A 2013-01-29 2014-01-28 纳米结构半导体发光元件 Active CN105190917B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2013-0010111 2013-01-29
KR20130010111 2013-01-29
KR1020130164522A KR101554032B1 (ko) 2013-01-29 2013-12-26 나노구조 반도체 발광소자
KR10-2013-0164522 2013-12-26
PCT/KR2014/000813 WO2014119911A1 (ko) 2013-01-29 2014-01-28 나노구조 반도체 발광소자

Publications (2)

Publication Number Publication Date
CN105190917A true CN105190917A (zh) 2015-12-23
CN105190917B CN105190917B (zh) 2017-07-25

Family

ID=51262565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480015106.7A Active CN105190917B (zh) 2013-01-29 2014-01-28 纳米结构半导体发光元件

Country Status (5)

Country Link
US (2) US9608163B2 (zh)
KR (1) KR101554032B1 (zh)
CN (1) CN105190917B (zh)
DE (1) DE112014000600B4 (zh)
WO (1) WO2014119911A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105932121A (zh) * 2016-05-05 2016-09-07 太原理工大学 一种三维led外延结构及其制备方法
CN110190162A (zh) * 2019-06-04 2019-08-30 深圳扑浪创新科技有限公司 一种led芯片的外延结构及其制备方法
CN116936705A (zh) * 2023-07-27 2023-10-24 星钥(珠海)半导体有限公司 一种rgb器件及其制备方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101554032B1 (ko) 2013-01-29 2015-09-18 삼성전자주식회사 나노구조 반도체 발광소자
FR3011381B1 (fr) 2013-09-30 2017-12-08 Aledia Dispositif optoelectronique a diodes electroluminescentes
KR102132651B1 (ko) * 2013-12-03 2020-07-10 삼성전자주식회사 나노구조 반도체 발광소자
KR102285786B1 (ko) * 2014-01-20 2021-08-04 삼성전자 주식회사 반도체 발광 소자
US9583533B2 (en) * 2014-03-13 2017-02-28 Apple Inc. LED device with embedded nanowire LEDs
KR102203460B1 (ko) 2014-07-11 2021-01-18 삼성전자주식회사 나노구조 반도체 발광소자의 제조방법
KR102223036B1 (ko) * 2014-08-18 2021-03-05 삼성전자주식회사 나노구조 반도체 발광소자
KR102164796B1 (ko) * 2014-08-28 2020-10-14 삼성전자주식회사 나노구조 반도체 발광소자
KR102337405B1 (ko) * 2014-09-05 2021-12-13 삼성전자주식회사 나노구조 반도체 발광소자
KR20160054073A (ko) 2014-11-05 2016-05-16 삼성전자주식회사 디스플레이 장치 및 디스플레이 패널
KR101713818B1 (ko) 2014-11-18 2017-03-10 피에스아이 주식회사 초소형 led 소자를 포함하는 전극어셈블리 및 그 제조방법
KR101672781B1 (ko) 2014-11-18 2016-11-07 피에스아이 주식회사 수평배열 어셈블리용 초소형 led 소자, 이의 제조방법 및 이를 포함하는 수평배열 어셈블리
KR102303497B1 (ko) * 2015-04-15 2021-09-17 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자, 발광 소자 제조 방법 및 발광 소자 패키지
KR102523696B1 (ko) * 2015-11-30 2023-04-20 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 그 제조방법
KR102348533B1 (ko) * 2015-06-23 2022-01-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 그 제조방법
WO2016208993A1 (ko) * 2015-06-23 2016-12-29 엘지이노텍 주식회사 발광소자 및 이를 포함하는 표시장치
KR101730977B1 (ko) 2016-01-14 2017-04-28 피에스아이 주식회사 초소형 led 전극어셈블리
US10854714B2 (en) * 2018-04-20 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Germanium containing nanowires and methods for forming the same
KR20210000351A (ko) 2019-06-24 2021-01-05 삼성전자주식회사 반도체 발광소자 및 디스플레이 장치
CN110379761B (zh) * 2019-07-18 2021-08-24 京东方科技集团股份有限公司 微发光二极管转移基板及装置
KR20220070127A (ko) 2020-11-20 2022-05-30 고려대학교 산학협력단 나노로드 발광소자 및 그 제조 방법
KR102283105B1 (ko) * 2020-12-04 2021-07-29 한국세라믹기술원 고방열 나노구조 광소자 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080149944A1 (en) * 2006-12-22 2008-06-26 Qunano Ab Led with upstanding nanowire structure and method of producing such
CN101443887A (zh) * 2006-03-10 2009-05-27 Stc.Unm公司 Gan纳米线的脉冲式生长及在族ⅲ氮化物半导体衬底材料中的应用和器件
US20110140072A1 (en) * 2008-08-21 2011-06-16 Nanocrystal Corporation Defect-free group iii - nitride nanostructures and devices using pulsed and non-pulsed growth techniques
US20110272014A1 (en) * 2008-12-19 2011-11-10 Mathai Sagi V Photovoltaic Structure And Method Of Fabication Employing Nanowire In Stub
CN102403428A (zh) * 2010-09-14 2012-04-04 三星Led株式会社 Ⅲ族氮化物纳米棒发光装置及其制造方法

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1758169A3 (en) 1996-08-27 2007-05-23 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
US20020182893A1 (en) * 2001-06-05 2002-12-05 International Business Machines Corporation Oxidation of silicon nitride films in semiconductor devices
US6818465B2 (en) 2001-08-22 2004-11-16 Sony Corporation Nitride semiconductor element and production method for nitride semiconductor element
JP3988429B2 (ja) 2001-10-10 2007-10-10 ソニー株式会社 半導体発光素子、画像表示装置及び照明装置とその製造方法
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
JP2004288799A (ja) 2003-03-20 2004-10-14 Sony Corp 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
JP2005019695A (ja) * 2003-06-26 2005-01-20 Toshiba Corp 半導体発光装置
WO2005022620A1 (ja) * 2003-08-29 2005-03-10 Nec Corporation 窒化物半導体基板およびそれを用いた窒化物半導体素子
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100647288B1 (ko) 2004-09-13 2006-11-23 삼성전자주식회사 나노와이어 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR20070081184A (ko) 2006-02-10 2007-08-16 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
CA2643439C (en) 2006-03-10 2015-09-08 Stc.Unm Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices
US7968359B2 (en) 2006-03-10 2011-06-28 Stc.Unm Thin-walled structures
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
TWI304278B (en) 2006-06-16 2008-12-11 Ind Tech Res Inst Semiconductor emitting device substrate and method of fabricating the same
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
JP2008205414A (ja) * 2007-01-26 2008-09-04 Rohm Co Ltd 窒化物半導体素子、窒化物半導体パッケージおよび窒化物半導体素子の製造方法
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
TWI340481B (en) 2007-06-11 2011-04-11 Univ Nat Chiao Tung The method for promoting light emission efficiency of led using nano-rod structure
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
TWI353068B (en) 2007-07-19 2011-11-21 Lite On Technology Corp Semiconductor light-emitting element and process f
KR20090012493A (ko) 2007-07-30 2009-02-04 삼성전기주식회사 광자결정 발광소자
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
KR20100133157A (ko) 2009-06-11 2010-12-21 삼성엘이디 주식회사 반도체 발광소자 및 이를 제조하는 방법
US8129728B2 (en) 2009-10-22 2012-03-06 Walsin Lihwa Corporation Light emitting device and method for enhancing light extraction thereof
KR101622308B1 (ko) 2009-11-17 2016-05-18 삼성전자주식회사 발광소자 및 그 제조방법
KR101136521B1 (ko) 2009-11-26 2012-04-17 한국과학기술연구원 발광 다이오드 및 그 제조방법
JP2011135058A (ja) 2009-11-30 2011-07-07 Honda Motor Co Ltd 太陽電池素子、カラーセンサ、ならびに発光素子及び受光素子の製造方法
KR101176885B1 (ko) 2010-06-25 2012-08-27 서울대학교산학협력단 평탄화된 나노 구조체를 포함하는 유기발광소자 및 그 제조방법
KR101650720B1 (ko) 2010-08-04 2016-09-06 삼성전자주식회사 나노로드 기반의 반도체 발광 소자 및 그 제조 방법
KR20120040550A (ko) 2010-10-19 2012-04-27 삼성엘이디 주식회사 반도체 발광소자 및 그 제조방법
KR20120052651A (ko) 2010-11-16 2012-05-24 삼성엘이디 주식회사 나노로드 발광소자
KR20120055391A (ko) 2010-11-23 2012-05-31 삼성엘이디 주식회사 나노로드 발광소자
KR101762175B1 (ko) 2010-11-29 2017-07-27 삼성전자 주식회사 발광소자 및 그 제조방법
KR101622309B1 (ko) * 2010-12-16 2016-05-18 삼성전자주식회사 나노구조의 발광소자
US8314439B2 (en) 2011-02-11 2012-11-20 Sharp Kabushiki Kaisha Light emitting diode with nanostructures and method of making the same
CN102760803B (zh) 2011-04-29 2015-08-26 清华大学 发光二极管
KR20120136672A (ko) * 2011-06-09 2012-12-20 삼성전자주식회사 반도체 소자의 제조 방법
KR101258582B1 (ko) 2011-09-02 2013-05-02 삼성전자주식회사 나노로드 발광소자
KR101258583B1 (ko) 2011-10-21 2013-05-02 삼성전자주식회사 나노 로드 발광 소자 및 그 제조 방법
JP5862757B2 (ja) * 2012-02-27 2016-02-16 富士通株式会社 半導体レーザ
EP2912699B1 (en) * 2012-10-26 2019-12-18 Glo Ab Method for modifying selected portions of nanowire sized opto-electronic structure
KR101554032B1 (ko) 2013-01-29 2015-09-18 삼성전자주식회사 나노구조 반도체 발광소자
US9196787B2 (en) * 2013-06-07 2015-11-24 Glo Ab Nanowire LED structure with decreased leakage and method of making same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101443887A (zh) * 2006-03-10 2009-05-27 Stc.Unm公司 Gan纳米线的脉冲式生长及在族ⅲ氮化物半导体衬底材料中的应用和器件
US20080149944A1 (en) * 2006-12-22 2008-06-26 Qunano Ab Led with upstanding nanowire structure and method of producing such
US20110140072A1 (en) * 2008-08-21 2011-06-16 Nanocrystal Corporation Defect-free group iii - nitride nanostructures and devices using pulsed and non-pulsed growth techniques
US20110272014A1 (en) * 2008-12-19 2011-11-10 Mathai Sagi V Photovoltaic Structure And Method Of Fabication Employing Nanowire In Stub
CN102403428A (zh) * 2010-09-14 2012-04-04 三星Led株式会社 Ⅲ族氮化物纳米棒发光装置及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105932121A (zh) * 2016-05-05 2016-09-07 太原理工大学 一种三维led外延结构及其制备方法
CN110190162A (zh) * 2019-06-04 2019-08-30 深圳扑浪创新科技有限公司 一种led芯片的外延结构及其制备方法
CN116936705A (zh) * 2023-07-27 2023-10-24 星钥(珠海)半导体有限公司 一种rgb器件及其制备方法

Also Published As

Publication number Publication date
CN105190917B (zh) 2017-07-25
DE112014000600B4 (de) 2021-01-14
US9608163B2 (en) 2017-03-28
WO2014119911A1 (ko) 2014-08-07
US20150372194A1 (en) 2015-12-24
KR101554032B1 (ko) 2015-09-18
US20140209858A1 (en) 2014-07-31
DE112014000600T5 (de) 2016-01-21
KR20140096979A (ko) 2014-08-06
US9842966B2 (en) 2017-12-12

Similar Documents

Publication Publication Date Title
CN105190917A (zh) 纳米结构半导体发光元件
US9871164B2 (en) Nanostructure light emitting device and method of manufacturing the same
US9257605B2 (en) Nano-structure semiconductor light emitting device
CN105009309B (zh) 制造纳米结构半导体发光器件的方法
US9660139B2 (en) Nanostructure semiconductor light emitting device
JP6510888B2 (ja) 半導体発光素子の製造方法
KR102188499B1 (ko) 나노구조 반도체 발광소자
KR102337405B1 (ko) 나노구조 반도체 발광소자
CN105765741B (zh) 纳米结构半导体发光器件
US9537051B2 (en) Nanostructure semiconductor light emitting device
US20160126412A1 (en) Nanostructure semiconductor light emitting device
KR20150097322A (ko) 나노구조 반도체 발광소자
US20160064607A1 (en) Nanostructure semiconductor light emitting device
JP5165668B2 (ja) 半導体発光素子及びその製造方法
KR20090085877A (ko) 수직구조 반도체 발광소자 제조방법
KR20210012354A (ko) 발광소자 및 이의 제조방법
KR101906427B1 (ko) 발광 소자
KR20130008099A (ko) 발광소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant