TWI548113B - 半導體發光元件及其製造方法 - Google Patents

半導體發光元件及其製造方法 Download PDF

Info

Publication number
TWI548113B
TWI548113B TW103108403A TW103108403A TWI548113B TW I548113 B TWI548113 B TW I548113B TW 103108403 A TW103108403 A TW 103108403A TW 103108403 A TW103108403 A TW 103108403A TW I548113 B TWI548113 B TW I548113B
Authority
TW
Taiwan
Prior art keywords
substrate
emitting device
semiconductor light
columnar
connecting portion
Prior art date
Application number
TW103108403A
Other languages
English (en)
Other versions
TW201535774A (zh
Inventor
楊志忠
廖哲浩
杜長耕
陳鴻祥
蘇佳瑩
Original Assignee
國立臺灣大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立臺灣大學 filed Critical 國立臺灣大學
Priority to TW103108403A priority Critical patent/TWI548113B/zh
Priority to US14/265,360 priority patent/US9478701B2/en
Publication of TW201535774A publication Critical patent/TW201535774A/zh
Application granted granted Critical
Publication of TWI548113B publication Critical patent/TWI548113B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Description

半導體發光元件及其製造方法
本發明是有關於一種半導體元件及其製造方法,且特別是有關於一種半導體發光元件及其製造方法。
隨著光電技術的進步,半導體發光元件,如發光二極體,的製作與應用已漸趨成熟。發光二極體因具有低污染、低消耗功率、使用壽命長等優點,已廣泛應用於各式光源或照明,諸如交通號誌、戶外看板及顯示器背光源等,而成為光電產業中重要的一環。
然而,單片微顯示器(monolithic micro-displays)一直以來都面臨彩色化的技術瓶頸。習知技術主要是利用發光二極體搭配不同色光轉換材質(如螢光粉),以將發光二極體原有的光色轉換成其它光色(即轉換成其他波段的光),從而在不同波段的光混合之後生成白光。然而,現階段的色光轉換材質存在轉換效率過低以及塗佈均勻性等問題,因此這種技術有演色性(Color Rendering Index,CRI)不佳的問題。
此外,還有技術提出利用磊晶技術於基板上製作多層材料不同的發光層(包括紅光、綠光及藍光發光層),以使單一發光二極體提供不同光色。然而,由於紅光、綠光及藍光發光層的材料不相同,而不同材料的晶格常數亦有所差異,因此這種技術的製程複雜、成本高且可靠性(reliability)不佳(如容易龜裂或缺陷多)。
另外,還有一種發光二極體的磊晶膜層轉移技術,其透過將不同光色的發光二極體自其成長基板轉移至相同目標基板上,藉此得到彩色化陣列結構。然而,在發光二極體進行磊晶膜層轉移的過程中,容易發生自成長基板轉移的發光二極體與目標基板上相對應位置的導電凸塊碰觸及擠壓而造成導電凸塊變形的問題,導致後續轉移的困難以及轉移後的可靠性問題。是以,如何能夠提供一種可靠性及演色性良好的發光二極體,實為目前研發人員亟欲解決的問題之一。
本發明提供一種半導體發光元件的製作方法,其能夠製作出可靠性及演色性良好的半導體發光元件。
本發明提供一種半導體發光元件,其可靠性及演色性良好。
本發明的一種半導體發光元件的製作方法包括以下步驟。首先,於基板上形成第一型摻雜半導體結構。第一型摻雜半導體結構包括基底以及由基底向上延伸的多個多段式柱狀結構。 各多段式柱狀結構包括多段柱狀體以及至少一連接部。連接部將相鄰兩段柱狀體沿第一方向串接,其中第一方向垂直基底且由基底指向連接部。不同段柱狀體在平行基板的參考平面上的截面積彼此不同,且連接部在參考平面上的截面積沿第一方向減少。其次,於柱狀體的側壁面上形成發光層。然後,於發光層上形成第二型摻雜半導體層。
本發明的一種半導體發光元件,其包括基板、第一型摻雜半導體結構、發光層以及第二型摻雜半導體層。第一型摻雜半導體結構位於基板上,且包括基底以及由基底向上延伸的多個多段式柱狀結構。各多段式柱狀結構包括多段柱狀體以及至少一連接部。連接部將相鄰兩段柱狀體沿第一方向串接,其中第一方向垂直基底且由基底指向連接部。不同段柱狀體在平行基板的參考平面上的截面積彼此不同,且連接部在參考平面上的截面積沿第一方向減少。發光層位於柱狀體的側壁面上。第二型摻雜半導體層位於發光層上。
本發明的一種半導體發光元件,其包括基板、基底、多個多段式柱狀結構以及第二型摻雜半導體層。基底位於基板上。多段式柱狀結構分別由基底向上延伸。各多段式柱狀結構包括多段柱狀體以及至少一連接部。連接部將相鄰兩段柱狀體沿第一方向串接,其中第一方向垂直基底且由基底指向連接部。不同段柱狀體在平行基板的參考平面上的截面積彼此不同,且連接部在參考平面上的截面積沿第一方向減少。各段柱狀體包括至少一第一 型摻雜半導體層、發光層以及第二型摻雜半導體層。發光層位於第一型摻雜半導體層與第二型摻雜半導體層之間。
基於上述,本發明之上述實施例的半導體發光元件的製造方法在多段式柱狀結構上形成發光層。由於形成在不同段柱狀體上的發光層的材料成份會隨著柱狀體的截面積不同而有所不同,因此對應不同段柱狀體的發光層能夠激發出不同波段的光色。從而,透過調變各段柱狀體的截面積,本發明之上述實施例的半導體發光元件能夠同時發出不同光色,組合起來整個半導體發光元件就具有良好的演色性。此外,由於本發明之實施例可以藉由改變柱狀體的截面積來獲得不同的光色,而不用藉由堆疊不同的材料去獲得不同的光色,因此可避免習知多種材料堆疊時因晶格常數不同而造成的龜裂及缺陷。並且,由於這種技術可以在一基板上完成半導體發光元件的製作而不用進行元件轉移,因此可改善習知因元件轉移而造成可靠性不佳的問題。是以,本發明之上述實施例的半導體發光元件可兼具良好的可靠性及演色性。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100、200、300‧‧‧半導體發光元件
110‧‧‧基板
120‧‧‧第一型摻雜半導體結構
122‧‧‧基底
124‧‧‧多段式柱狀結構
124A、124B、124C‧‧‧柱狀體
130‧‧‧絕緣層
140‧‧‧電流抑制結構
150、320‧‧‧發光層
152‧‧‧量子屏障層
154‧‧‧量子井層
160、330‧‧‧第二型摻雜半導體層
170‧‧‧第一導電層
180‧‧‧介電質層
190‧‧‧第二導電層
310、310A‧‧‧第一型摻雜半導體層
AR‧‧‧白色箭頭
C1、C2‧‧‧連接部
D1‧‧‧第一方向
E1‧‧‧第一電極
E2‧‧‧第二電極
H122、H130、H330‧‧‧厚度
H124A‧‧‧高度
I124A‧‧‧間距
L‧‧‧光線
M‧‧‧脈衝成長製程
O‧‧‧開口
P‧‧‧節距
R、R124A‧‧‧直徑
ST1、ST2、ST3、ST4‧‧‧頂面
S124A、S124B、S124C、SC1、SC2‧‧‧側壁面
SB1、SB2、SB3、SB4‧‧‧底面
TIII、TV‧‧‧供應時間
TI‧‧‧暫停時間
θ1‧‧‧第一夾角
θ2‧‧‧第二夾角
圖1A至圖1F是依照本發明的第一實施例的一種半導體發光元件的製作流程的剖面示意圖。
圖2是圖1B中的多段式柱狀結構於脈衝成長製程中三族、五族元素的供應時序圖。
圖3是依照本發明的第二實施例的一種半導體發光元件的剖面示意圖。
圖4是依照本發明的第三實施例的一種半導體發光元件的剖面示意圖。
圖1A至圖1F是依照本發明的第一實施例的一種半導體發光元件的製作流程的剖面示意圖。請先參照圖1A,於基板110上相繼的形成一基底122以及一絕緣層130,其中絕緣層130包括多個開口O,開口O曝露出基底122。
基板110可以是藍寶石基板(氧化鋁,Al2O3)、碳化矽(SiC)基板、矽(Si)基板、砷化鎵(GaAs)基板、磷化鎵(GaP)基板、氮化鎵(GaN)基板、氮化鋁鎵(GaAlN)基板、氧化鋅(ZnO)基板、氧化鎂鋅(ZnMgO)基板、鋁酸鋰(LiAlO2)基板、鎵酸鋰(LiGaO2)基板或是其他適用於磊晶的基板。在本實施例中,基板10以c面(c plane)之藍寶石基板舉例說明。所述c面是指{0001}晶格面。
基底122的厚度H122例如是介於0微米(μm)至3μm之間,且基底122的材料例如是一第一型摻雜半導體材料,如N型氮化鎵,但本發明不用以限定基底122的厚度H122及材料。此外,形成基底122的方法例如是有機金屬化學氣相沈積(Metal-Organic Chemical Vapor Deposition,MOCVD)法,但本發明不以此為限。在其他實施例中,形成基底122的方法也可以是分子束磊晶(Molecular Beam Epitaxy,MBE)、濺鍍(Sputtering)、蒸鍍(Evaporation)、脈衝雷射沈積(Pulse Laser Deposition,PLD)、氣相磊晶(Vapor Phase Epitaxy,VPE)或液相磊晶(Liquid Phase Epitaxy,LPE)、原子層沉積(Atomic Layer Deposition,ALD)、化學氣相沉積(Chemical Vapor Deposition,CVD)等方法。另外,在形成基底122之前,依據基板110之材料的不同,可選擇性地成長適當之緩衝層,以提升後續膜層之磊晶品質。
絕緣層130的厚度H130例如介於10奈米(nm)至100nm之間,且其材料可以是無機材料。無機材料例如是氧化矽、氮化矽、氮氧化矽、矽鋁氧化物或上述至少二種材料的堆疊層。此外,形成絕緣層130的方法例如是以電漿化學氣相沈積(Plasma Enhanced Chemical Vapor Deposition,PECVD)法沉積整面的無機材料之後,再藉由奈米壓印(nanoimprint lithography)以及反應離子蝕刻(Reactive Ion Etching,RIE)法形成開口O。然而,本發明不用以限定形成開口O的方法。在其他實施例中,形成開口O的方法也可以是光化學方法。
由垂直基底122的方向視之,各開口O的形狀例如是圓形,且各開口O的直徑R介於50nm至1000nm之間,而相鄰的兩個開口O的節距P介於100nm至3000nm之間。在本實施例中,各開口O與相鄰的六個開口O維持等節距P,也就是開口O呈六 邊形排列(hexagonally arranged)。然而,本發明不限於上述設計。各開口O的直徑R、節距P、形狀或是開口O的排列方式等設計參數可視實際的設計需求而定。
請參照圖1B,於開口O中繼續成長第一型摻雜半導體材料,以形成多個多段式柱狀結構124。也就是說,本實施例的多段式柱狀結構124與基底122由相同的材料(第一型摻雜半導體材料)製作而成,其中基底122以及由基底122向上延伸的多個多段式柱狀結構124共同構成本實施例的第一型摻雜半導體結構120。
多段式柱狀結構124從開口O中延伸至開口O外,且各多段式柱狀結構124包括多段柱狀體以及至少一連接部。本實施例以三段柱狀體124A、124B、124C以及兩個連接部C1、C2接續說明,但本發明不限於此。在其他實施例中,各多段式柱狀結構可包括N段柱狀體以及(N-1)個連接部,N為大於1的正整數。
柱狀體124A、124B、124C例如是沿一第一方向D1依序堆疊在基底122上。所述第一方向D1垂直基底122且由基底122指向連接部C1。換句話說,第一方向D1即各多段式柱狀結構124的成長方向(在本實施例中亦為c-軸方向)。
柱狀體124A、124B、124C在平行基板110的一參考平面上(未繪示)的截面積彼此不同。在本實施例中,同一段柱狀體124A(或是柱狀體124B、124C)在參考平面上的截面積各自保持相同,且不同段柱狀體124A、124B、124C在參考平面上的截面積例如沿第一方向D1逐步減少。也就是說,柱狀體124C的截面積 小於柱狀體124B的截面積,且柱狀體124B的截面積小於柱狀體124A的截面積。然而,本發明不限於上述。同一段柱狀體124A(或是柱狀體124B、124C)在參考平面上的截面積有可能因製程條件的不同而有所變化。
連接部C1、C2分別位於柱狀體124A與柱狀體124B之間以及柱狀體124B與柱狀體124C之間,以將相鄰兩段柱狀體124A、124B以及相鄰兩段柱狀體124B、124C沿第一方向D1串接。
詳言之,連接部C1具有一頂面ST1以及一位於頂面ST1與基底122之間的底面SB1,而連接部C2具有一頂面ST2以及一位於頂面ST2與基底122之間的底面SB2。在本實施例中,底面SB1在參考平面上的截面積相同於連接底面SB1之柱狀體124A在參考平面上的截面積,且頂面ST1在參考平面上的截面積相同於連接頂面ST1之柱狀體124B在參考平面上的截面積。並且,底面SB2在參考平面上的截面積相同於連接底面SB2之柱狀體124B在參考平面上的截面積,且頂面ST2在參考平面上的截面積相同於連接頂面ST2之柱狀體124C在參考平面上的截面積。
由於本實施例中的同一段柱狀體124A(或是柱狀體124B、124C)在參考平面上的截面積各自保持相同,且不同段柱狀體124A、124B、124C在參考平面上的截面積沿第一方向D1逐步減少,因此,連接部C1的底面SB1在參考平面上的截面積大於頂面ST1在參考平面上的截面積,而頂面ST1在參考平面上的截面 積相同於連接部C2的底面SB2在參考平面上的截面積,且連接部C2的底面SB2在參考平面上的截面積大於頂面ST2在參考平面上的截面積。
在上述設計下,本實施例的柱狀體124A、124B、124C的側壁面S124A、S124B、S124C實質上垂直於基底122,而連接部C1、C2的側壁面SC1、SC2則相對基底122傾斜。詳言之,連接於連接部C1的底面SB1的柱狀體124A的側壁S124A與連接部C1的側壁面SC1在多段式柱狀結構124內夾一第一夾角θ1,而連接於連接部C1的頂面ST1的柱狀體124B的側壁面S124B與連接部C1的側壁面SC1在多段式柱狀結構124外夾一第二夾角θ2。連接於連接部C2的底面SB2的柱狀體124B的側壁面S124B與連接部C2的側壁面SC2在多段式柱狀結構124內夾第一夾角θ1,而連接於連接部C2的頂面ST2的柱狀體124C的側壁面S124C與連接部C2的側壁面SC2在多段式柱狀結構124外夾第二夾角θ2,第一夾角θ1以及第二夾角θ2分別大於90度且小於180度。在本實施例中,第一夾角θ1與第二夾角θ2相同。另外,各柱狀體124A、124B、124C的側壁面S124A、S124B、S124C為{1-100}晶格面,且連接部C1、C2的側壁面SC1、SC2為{1-101}晶格面。然而,本發明不限於上述。隨著基板110以及第一型摻雜半導體結構120的材料改變,連接部C1、C2的側壁面SC1、SC2可能為其他晶格面。
形成多段式柱狀結構124的方法例如是脈衝成長方法 (Pulsed Growth Method)。所述脈衝成長方法是指在多段式柱狀結構124的成長過程中,交替的供應所欲形成之化合物之各別元素。舉例而言,第一型摻雜半導體結構120的材料包括一三族元素(如鎵)及一五族元素(如氮)。形成柱狀體124A、124B、124C以及連接部C1、C2的方法分別包括進行多次脈衝成長製程。所述脈衝成長製程是利用自催化(self catalytic)之氣液固(Vapor-Liquid-Solid,VLS)成長過程,即以所欲成長之金屬(在本實施例中即為鎵)液滴(droplet)作為氣液固成長過程之催化劑。以下將以材料為氮化鎵之多段式柱狀結構124進行說明。
圖2是圖1B中的多段式柱狀結構於脈衝成長製程中三族、五族元素的供應時序圖。在圖2中,上排圖形為三族元素的供應時序,而下排圖形為五族元素的供應時序。請參照圖1B及圖2,各脈衝成長製程M包括供應一次三族元素的原子源以及供應一次五族元素的原子源。所述三族元素的原子源例如是三甲基鎵(trimethylgallium,TMGa),而五族元素的原子源例如是氨(NH3)氣,但本發明不限於上述。在其他實施例中,三族元素的原子源也可以是三乙基鎵(triethyl gallium,TEGa)。
於使用脈衝成長製程前,可以先利用一般生長方法將開口O填滿氮化鎵。在脈衝成長製程中,首先,供應三族元素的原子源(例如為鎵),以於填滿開口O之氮化鎵上沉積金屬液滴(在高溫成長條件下),其中在三族元素的原子源的供應時間TIII中,五族元素的原子源是關閉的。接著,關閉三族元素的原子源,並停 留一暫停時間TI。之後,在持續關閉三族元素的原子源的狀態下供應五族元素的原子源(例如為氮原子源),使熔融狀態之金屬液滴吸收所提供之氮原子,並於達到過飽和(super saturation)的狀態時,由金屬液滴底部析出(precipitation)氮化鎵。
在進行多次脈衝成長製程M之後,即可形成第一型摻雜半導體結構120之柱狀體124A。在本實施例中,柱狀體124A例如是經由20次脈衝成長製程M後形成,且在這20次的脈衝成長製程M中,三族元素的原子源的供應時間TIII例如皆為20秒(s),五族元素的原子源的供應時間TV例如皆為30s,而暫停時間TI例如皆為0.5s。然而,此領域技術人員依據不同的設計需求可調變脈衝成長製程的次數、供應時間TIII、TV以及暫停時間TI的長短。
藉由調變三族元素的原子源的供應時間TIII、五族元素的原子源的供應時間TV以及暫停時間TI,柱狀體124A之高度H124A可以介於幾百nm至幾μm之間。此外,柱狀體124A的間距I124A例如是介於10nm至數個μm之間,而柱狀體124A的直徑R124A(若為六面形截面柱狀體可定義為六面形截面上兩個平行面間之距離)例如是介於10nm至數個μm之間,其中延伸至開口O外的柱狀體124A的直徑R124A可以是大於或等於開口O的直徑R。進一步而言,在柱狀體124A的成長過程中,柱狀體124A的形狀、直徑R124A以及間距I124A會隨著製程參數的改變而有所不同。此處製程參數可包括長晶的壓力、溫度、柱狀體124A之元 素組成、開口O的形狀、開口O的直徑R以及開口O的間距P等。因此,本發明並不限定柱狀體124A之截面積的形狀。在一實施例中,柱狀體124A之截面積的形狀可以是多邊形、橢圓形、圓形等。
連接部C1接續在柱狀體124A之後製作,其中連接部C1亦藉由進行多次脈衝成長製程M形成。在本實施例中,連接部C1例如是經由9次脈衝成長製程M後形成,且在這9次的脈衝成長製程中,所有三族元素的原子源的供應時間TIII皆小於在形成柱狀體124A的所有脈衝成長製程M中三族元素的原子源的供應時間TIII。此外,在這9次的脈衝成長製程中,三族元素的原子源的供應時間TIII包括逐步遞減。詳言之,在這9次的脈衝成長製程中,五族元素的原子源的供應時間TV例如皆為30s,而暫停時間TI例如皆為0.5s,但三族元素的原子源例如是依序供應3次的15s、3次的10s以及3次的5s。然而,此領域技術人員依據不同的設計需求可調變脈衝成長製程的次數、供應時間TIII、TV以及暫停時間TI的長短。
本實施例藉由逐步遞減三族元素的原子源的供應時間TIII,使連接部C1在參考平面上的截面積往第一方向D1逐步遞減。然而,在另一實施例中,亦可透過調變五族元素的原子源的供應時間TV,以控制連接部C1的截面積。藉由重複上述步驟(供應時間TIII皆為20s、供應時間TIII由15s逐步遞減到5s以及供應時間TIII皆為20s),即可依序形成柱狀體124B、連接部C2以 及柱狀體124C。
請參照圖1C,在完成第一型摻雜半導體結構120的製作後,且在形成發光層之前,本實施例可選擇性地於至少一多段式柱狀結構124中最遠離基板110的柱狀體124C的頂面ST3上形成一電流抑制結構140。圖1C繪示所有的多段式柱狀結構124上皆形成有電流抑制結構140,但本發明不限於此。
電流抑制結構140例如包括一未摻雜半導體層。未摻雜半導體層可以是未摻雜氮化鋁鎵層或未摻雜氮化鎵層。或者,電流抑制結構140也可以是未摻雜氮化鋁鎵層以及未摻雜氮化鎵層的疊層。在本實施例中,電流抑制結構140的形狀例如為金字塔型,且電流抑制結構140由柱狀體124C的頂面ST3朝第一方向D1突出。藉由將電流抑制結構140形成於柱狀體124C的頂面ST3上,可增加柱狀體124C的頂面ST3的阻抗值,使大部分的注入電流(injection current)流向柱狀體124A、124B、124C的側壁面S124A、S124B、S124C。
請參照圖1D,於柱狀體124A、124B、124C的側壁面S124A、S124B、S124C上形成一發光層150。形成發光層150的方法可以是有機金屬化學氣相沈積、分子束磊晶、原子層沉積、脈衝雷射沈積或化學氣相沉積等方法。
發光層150可以是量子井(quantum well)層或多重量子井(multiple quantum well,MQW)層。本實施例以多重量子井層進行說明。進一步而言,發光層150可包括多個量子屏障(quantum barrier)層152以及多個量子井(quantum well)層154,其中量子屏障層152以及量子井層154交替堆疊在側壁面S124A、S124B、S124C上。在本實施例中,發光層150以三週期之量子屏障層152以及量子井層154進行說明,且量子屏障層152的材料例如是氮化鎵(GaN),而量子井層154的材料例如是氮化銦鎵(InGaN),但本發明不限於此。在其他實施例中,量子井層154與量子屏障層152的化學式可分別為InxGayAl1-x-yN與GazAl1-zN,其中x、y、z代表元素之莫耳分量,且x、y、z介於0至1之間。或者,量子井層154與量子屏障層152的化學式可分別為CdxZnyMg1-x-yO與ZnzMg1-zO,其中x、y、z介於0至1之間。此領域技術人員可藉由調變發光層150中之量子屏障層152以及量子井層154之元素組成的含量(例如是前述之銦、鎵的含量,銦、鎵、鋁的含量,或是鎘、鋅、鎂的含量),使半導體發光元件發出不同波段的光。
在本實施例中,在形成發光層150時,金字塔型的電流抑制結構140已形成於柱狀體124C的頂面ST3上。由於發光層150之材料形成於金字塔型的電流抑制結構140上的速率遠低於發光層150之材料形成於柱狀體124A、124B、124C之側壁面S124A、S124B、S124C上的速率,因此,本實施例可使大部分的發光層150之材料形成於柱狀體124A、124B、124C之側壁面S124A、S124B、S124C上,即形成於{1-100}晶格面(非極化面)上,從而形成非極化之發光層150。如此一來,可使柱狀體124A、 124B、124C之側壁面S124A、S124B、S124C上的非極化之發光層150充分地達到其發光的作用,且藉由非極化之發光層150達到減緩量子侷限史塔克效應的功效,進而製作出發光效率良好的半導體發光元件。
相較於習知技術將發光層形成於二維的第一型摻雜半導體層上,意即發光層與第一型摻雜半導體層的接觸面為一平行於基板的平面,本實施例之發光層150是形成於具有起伏之三維的第一型摻雜半導體結構120的側壁面上。因此,本實施例之發光層150的表面積較大。換言之,相較於習知技術,本實施例之半導體發光元件可具有較大的有效發光區域。
在基板110的元件配置面為c面時,當施加電壓於半導體發光元件時,極化場的生成易造成量子井中的量子侷限史塔克效應,此效應會降低半導體發光元件的發光效率。一般而言,為減緩量子侷限史塔克效應,習知技術會以非極化面或半極化面基板替代前述之c面(極化面)基板來成長半導體發光元件的各膜層。然而,非極化面或半極化面基板若非難以生長高晶體品質之發光元件,就是造價非常昂貴。相較之下,本實施例可透過形成多段式柱狀結構124,並將發光層150形成於多段式柱狀結構124之柱狀體124A、124B、124C之側壁面S124A、S124B、S124C上,以製作出非極化之發光層150。因此,本實施例可以不用在非極化面或半極化面基板上成長半導體發光元件的各膜層,即可達成前述減緩量子侷限史塔克效應的功效。進一步而言,本實施例可降 低量子井內的內建電場對半導體發光元件的影響,改善能帶彎曲的情況,提升電子電洞波函數的重疊性,以及提升內部量子效率,進而製作出發光效率良好的半導體發光元件。
此外,由於柱狀體124A、124B、124C之截面積的不同造成三者釋放應力的程度不同,從而形成於柱狀體124A、124B、124C之側壁面S124A、S124B、S124C上的發光層150的量子井材料成份亦不同。進一步而言,柱狀體124A、124B、124C之截面積往第一方向D1逐步遞減,造成柱狀體124A、124B、124C釋放應力的程度往第一方向D1增加,從而形成於柱狀體124A、124B、124C之側壁面S124A、S124B、S124C上的發光層150的氮化銦鎵量子井內銦濃度往第一方向D1增加。也就是說,位於側壁面S124C上的發光層150的銦濃度大於位於側壁面S124B上的發光層150的銦濃度,且位於側壁面S124B上的發光層150的銦濃度大於位於側壁面S124A上的發光層150的銦濃度。因此,在半導體發光元件通電後,位於柱狀體124A之側壁面S124A上的發光層150所激發出之光的波長小於位於柱狀體124B之側壁面S124B上的發光層150所激發出之光的波長,而位於柱狀體124B之側壁面S124B上的發光層150所激發出之光的波長小於位於柱狀體124C之側壁面S124C上的發光層150所激發出之光的波長。
換言之,本實施例可透過調變各段柱狀體124A、124B、124C的截面積,使半導體發光元件在通電後激發出多種波段的光束,從而能夠具有良好的演色性。此外,本實施例利用柱狀體 124A、124B、124C的截面積的不同,可在同一道製程中形成三種銦濃度不同但材料相同的發光層150,而獲得不同的光色,也就是不需藉由堆疊不同的材料去獲得不同的光色。因此,本實施例的發光層150在材料選擇上較為單純,且可避免習知多種材料堆疊時因晶格常數不同而造成的龜裂及缺陷。並且,由於本實施例可以在一基板上完成半導體發光元件的製作而不用進行元件轉移,因此可改善習知因元件轉移而造成可靠性不佳的問題。
請參照圖1E,於發光層150上形成一第二型摻雜半導體層160。在本實施例中,第二型摻雜半導體層160進一步覆蓋電流抑制結構140。詳言之,第二型摻雜半導體層160例如是實質上共形於發光層150以及電流抑制結構140。第二型摻雜半導體層160的材料例如是P型氮化鎵,但本發明不限於此。在另一實施例中,上述第一型也可為P型,而第二型可為N型。此外,形成第二型摻雜半導體層160的方法可以是有機金屬化學氣相沈積、分子束磊晶、原子層沉積、脈衝雷射沈積或化學氣相沉積等方法。
請參照圖1F,於第二型摻雜半導體層160上形成第一導電層170。接著,於多段式柱狀結構124之間形成介電質層180。並且,於介電質層180以及第一導電層170上形成第二導電層190。最後,於基底122以及第二導電層190上分別形成第一電極E1以及第二電極E2。於此,本實施例之半導體發光元件100即初步完成。
第一導電層170例如實質上共形於第二型摻雜半導體層 160。在本實施例中,第一導電層170的厚度例如是50nm,且第一導電層170的材料例如是氧化鋅鎵(GaZnO),但本發明不限於此。在其他實施例中,第一導電層530的材料亦可以是其他合適的透明導電材料,所述透明導電材料可包括銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、或其它合適的透明導電體、或者是上述至少二者之堆疊層。此外,形成第一導電層170的方法例如是分子束磊晶、有機金屬化學氣相沈積、原子層沉積、脈衝雷射沈積或化學氣相沉積等方法。
藉由將第一導電層170全面性地覆蓋於第二型摻雜半導體層160上,可使注入電流擴散至柱狀體124A、124B、124C之側壁面S124A、S124B、S124C處。如此,使柱狀體124A、124B、124C之側壁面S124A、S124B、S124C上的非極化之發光層150充分地達到其發光的作用,且藉由非極化之發光層150達到前述減緩量子侷限史塔克效應的功效,進而製作出發光效率良好的半導體發光元件。
介電質層180位於多段式柱狀結構124之間,且介電質層180至少覆蓋位於柱狀體124A、124B、124C之側壁面S124A、S124B、S124C上的發光層150。在本實施例中,介電質層180曝露出電流抑制結構140以及位於電流抑制結構140上的第二型摻雜半導體層160以及第一導電層170。介電質層180的材料可以是旋塗式玻璃(Spin-On-Glass,SOG)、聚甲基丙烯酸甲脂(PMMA)、聚亞醯氨(polyimide)、高分子聚合物(polymer)、透明的光阻或其 他合適的材料。此外,形成介電質層180的方法例如是旋轉塗佈(spin coating)液狀介電質層再固化、電子束蒸鍍、濺鍍、原子層沉積、化學氣相沉積等方法,但本發明不限於此。
介電質層180中可進一步添加未繪示的多個量子點、多個螢光粉體以及多個金屬奈米粒子之至少其一。量子點可以是單質或核殼狀(core-shell)之半導體奈米粒子,其材料例如是硒化鋅(ZnSe)、硫化鋅(ZnS)、硒化鎘(CdSe)、硫化鎘(CdS)、硒化鉛(PbSe)、硫化鉛(PbS)、或上述兩者之組合。另一方面,金屬奈米粒子可以是單質或核殼狀之金屬奈米粒子,其材料例如是銀、金、銀與氧化矽之組合或是金與氧化矽之組合。
由於量子點以及螢光粉體可吸收由發光層150所發出之短波長的光線,並放出長波長的光線,因此透過在介電質層180中添加量子點以及螢光粉體其中至少一者,可進一步提升半導體發光元件100之演色性,使半導體發光元件100能夠發出更多種不同波段的光色,並混合成白光或所需之色光。另一方面,由於金屬奈米粒子之表面電漿子耦合效應(surface plasmon coupling effect)可提升半導體發光元件100之內部量子效率以及光取出率,因此本實施例可藉由在介電質層180中添加金屬奈米粒子,以有效提升半導體發光元件100的發光效率。
第二導電層190覆蓋於介電質層180以及介電質層180所曝露出之第一導電層170上。在本實施例中,第二導電層190的材料可選自前述第一導電層170的材料,且形成第二導電層190 的方法可以是分子束磊晶、有機金屬化學氣相沈積、原子層沉積、脈衝雷射沈積、化學氣相沉積、電子束蒸鍍或濺鍍等方法。
第一電極E1例如是配置於第一型摻雜半導體結構120之基底122的元件配置面上,即第一電極E1與絕緣層130位於基底122的同一面上。第二電極E2例如是配置於第二導電層190上。
在本實施例中,基板110以及第二導電層190的材料可為透明的材料,如此,半導體發光元件100可為上下皆可出光之半導體發光元件。此處所述透明的材料泛指一般具備高穿透率之材料,而並非用以限定穿透率為100%之材質。進一步而言,當半導體發光元件100被施予電壓時,注入電流會沿圖1F所示之白色箭頭AR所指的方向行進。意即,從第二電極E2沿著第一導電層170流向柱狀體124A、124B、124C之側壁面S124A、S124B、S124C,並相繼通過第二型摻雜半導體層160、發光層150、柱狀體124A、124B、124C,接而流至第一電極E1。在注入電流行經發光層150時,發光層150會發出光線L。此光線L可由第二導電層190的頂面ST4射出,或是由基板110的平滑底面SB3射出。
在本實施例中,透過介電質層180中之量子點、螢光粉體以及金屬奈米粒子之至少其一的設置,由發光層150所發出之光線L可能會撞擊介電質層180中之量子點、螢光粉體以及金屬奈米粒子之至少其一,因而達到上述之功效之至少其一,例如是提升半導體發光元件100之演色性、內部量子效率、光取出率或整體發光效率。
此外,透過電流抑制結構140的設置,大部份之注入電流會流向柱狀體124A、124B、124C之側壁面S124A、S124B、S124C,進而使側壁面S124A、S124B、S124C上的非極化之發光層150充分地達到其減緩量子侷限史塔克效應的功效。因此,本實施例之半導體發光元件100可具有良好的發光效率。
前述之第一電極E1以及第二電極E2的設置位置僅為舉例說明,但本發明不限於此。圖3是依照本發明的第二實施例的一種半導體發光元件的剖面示意圖。請參照圖3,本實施例之半導體發光元件200與圖1F之半導體發光元件100具有相似的結構。兩者之主要差異在於半導體發光元件200之第一電極E1以及第二電極E2的設置位置。進一步而言,本實施例之第二電極E2全面性地覆蓋於第二導電層190的頂面ST4上,而第一電極E1配置於第一型摻雜半導體結構120之基底122的底面SB4上,其中底面SB4為遠離絕緣層130的表面。
在本實施例中,形成第一電極E1的方法例如是在形成第一電極E1之前,移除基板110,以於基底122相對於柱狀體124A、124B、124C的底面SB4上形成第一電極E1。由於第二電極E2為金屬電極,其材料是較為不透光之材料。因此,本實施例之半導體發光元件200為單邊出光之半導體發光元件,即由表面SB4射出光線L。
圖4是依照本發明的第三實施例的一種半導體發光元件的剖面示意圖。請參照圖4,本實施例的半導體發光元件300與圖 1D具有大致相同的輪廓,主要差異在於,本實施例的發光層製作於各柱狀體中,從而發光層平行基底122設置,且發光層的形狀為圓盤狀(disk-like)。此外,多段式柱狀結構124的材料除了包括第一型摻雜半導體材料之外,還包括其他材料。
詳言之,各段柱狀體124A、124B、124C包括至少一第一型摻雜半導體層310、一發光層320以及一第二型摻雜半導體層330,其中發光層320位於第一型摻雜半導體層310與第二型摻雜半導體層330之間。在本實施例中,第一型摻雜半導體層310、發光層320以及第二型摻雜半導體層330交替堆疊於基底122上。並且,各第二型摻雜半導體層330的厚度H330例如落在50奈米至200奈米的範圍內。
此外,基底122的材料以及連接部C1、C2的材料相同於第一型摻雜半導體層310的材料,且最遠離基底122的柱狀體124C以外的柱狀體(即柱狀體124A、124B)例如更具有連接於第二型摻雜半導體層330與連接部C1(或連接部C2)之間的另一第一型摻雜半導體層310A。舉例而言,基底122、第一型摻雜半導體層310、310A以及連接部C1、C2的材料為N型氮化鎵,而第二型摻雜半導體層330的材料為P型氮化鎵,但本發明不限於此。由上述內容可知,本實施例的多段式柱狀結構124例如由多個彼此串接的發光二極體所組成,其中在柱狀體124A、124B中,第一型摻雜半導體層310A與第二型摻雜半導體層330的連接界面為一穿隧界面TJ(tunneling junction),而電子電洞以穿隧效應(tunneling effect)傳 遞於穿隧界面TJ。
值得一提的是,上述各段柱狀體124A、124B、124C的發光層320的材料皆相同(可參照圖1D的敘述),三者的差異僅在於量子井材料成份的不同(如銦濃度的不同)。具體地,由於各段柱狀體124A、124B、124C的截面積不同,因此即便以相同的材料及製程條件去製作各段柱狀體124A、124B、124C的發光層320,形成於柱狀體124A、124B、124C上的發光層320的成份亦不相同。因此,本實施例亦可藉由改變柱狀體124A、124B、124C的截面積來獲得材料相同但成份不同的發光層320,從而使半導體發光元件300能夠發出不同波段的光色,而具有良好的演色性。若於生長各段柱狀體124A、124B、124C的發光層320時,採用適當的不同製程條件,那各段柱狀體124A、124B、124C的發光層320的成份可以變化更大,光色差異更大,元件的演色性更高。也就是說,本實施例可以不用藉由堆疊不同的材料去獲得不同的光色,因此可避免習知多種材料堆疊時因晶格常數不同而造成的龜裂及缺陷。並且,由於本實施例可以在一基板上完成半導體發光元件的製作而不用進行元件轉移,因此可改善習知因元件轉移而造成可靠性不佳的問題。是以,本實施例的半導體發光元件300可兼具良好的可靠性及演色性。
雖然圖4僅繪示一個多段式柱狀結構124,但在實際製程中,基底122上可同時形成多個多段式柱狀結構124,且在完成圖4的步驟後,可於多段式柱狀結構124之間形成圖1F中摻雜有量 子點、螢光粉體以及金屬奈米粒子之至少其一的介電質層180,以提升半導體發光元件300之演色性、內部量子效率、光取出率或整體發光效率。
綜上所述,本發明之上述實施例的半導體發光元件的製造方法在多段式柱狀結構上形成發光層。由於形成在不同段柱狀體上的發光層的量子井成份會隨著柱狀體的截面積不同而有所不同,因此對應不同段柱狀體的發光層能夠激發出不同波段的光色。從而,透過調變各段柱狀體的截面積,本發明之上述實施例的半導體發光元件能夠具有良好的演色性。此外,由於本發明之實施例可以藉由改變柱狀體的截面積來獲得不同的光色,而不用藉由堆疊不同的材料去獲得不同的光色,因此可避免習知多種材料堆疊時因晶格常數不同而造成的龜裂及缺陷。並且,由於這種技術可以在一基板上完成半導體發光元件的製作而不用進行元件轉移,因此可改善習知因元件轉移而造成可靠性不佳的問題。是以,本發明之上述實施例的半導體發光元件可兼具良好的可靠性及演色性。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧半導體發光元件
110‧‧‧基板
120‧‧‧第一型摻雜半導體結構
122‧‧‧基底
124‧‧‧多段式柱狀結構
124A、124B、124C‧‧‧柱狀體
130‧‧‧絕緣層
140‧‧‧電流抑制結構
150‧‧‧發光層
160‧‧‧第二型摻雜半導體層
170‧‧‧第一導電層
180‧‧‧介電質層
190‧‧‧第二導電層
AR‧‧‧白色箭頭
C1、C2‧‧‧連接部
D1‧‧‧第一方向
E1‧‧‧第一電極
E2‧‧‧第二電極
L‧‧‧光線
O‧‧‧開口
ST4‧‧‧頂面
S124A、S124B、S124C、SC1、SC2‧‧‧側壁面
SB3‧‧‧底面

Claims (28)

  1. 一種半導體發光元件的製作方法,包括:於一基板上形成一第一型摻雜半導體結構,該第一型摻雜半導體結構包括一基底以及由該基底向上延伸的多個多段式柱狀結構,各該多段式柱狀結構包括多段柱狀體以及至少一連接部,該連接部將相鄰兩段柱狀體沿一第一方向串接,該第一方向垂直該基底且由該基底指向該連接部,不同段柱狀體在平行該基板的一參考平面上的截面積彼此不同,且該連接部在該參考平面上的截面積沿該第一方向減少;於該些柱狀體的側壁面上形成一發光層;以及於該發光層上形成一第二型摻雜半導體層。
  2. 如申請專利範圍第1項所述的半導體發光元件的製作方法,其中該些柱狀體在該參考平面上的截面積沿該第一方向逐步減少。
  3. 如申請專利範圍第2項所述的半導體發光元件的製作方法,其中同一段柱狀體在該參考平面上的截面積保持相同。
  4. 如申請專利範圍第1項所述的半導體發光元件的製作方法,其中該連接部具有一頂面以及一位於該頂面與該基底之間的底面,該底面在該參考平面上的截面積相同於連接該底面之該段柱狀體在該參考平面上的截面積,該頂面在該參考平面上的截面積相同於連接該頂面之該段柱狀體在該參考平面上的截面積。
  5. 如申請專利範圍第1項所述的半導體發光元件的製作方 法,其中該連接部具有一頂面以及一位於該頂面與該基底之間的底面,連接於該底面的該柱狀體的側壁與該連接部的側壁在該多段式柱狀結構內夾一第一夾角,而連接於該頂面的該柱狀體的側壁與該連接部的側壁在該多段式柱狀結構外夾一第二夾角,該第一夾角以及該第二夾角分別大於90度且小於180度。
  6. 如申請專利範圍第1項所述的半導體發光元件的製作方法,其中各該多段式柱狀結構包括N段柱狀體以及(N-1)個連接部,N為大於1的正整數,且各該連接部將相鄰兩段柱狀體沿該第一方向串接。
  7. 如申請專利範圍第6項所述的半導體發光元件的製作方法,其中在各該連接部及與該連接部連接的兩段柱狀體中,較鄰近該基底的該柱狀體的側壁與該連接部的側壁在該多段式柱狀結構內夾一第一夾角,而較遠離該基底的該柱狀體的側壁與該連接部的側壁在該多段式柱狀結構外夾一第二夾角,該第一夾角以及該第二夾角分別大於90度且小於180度。
  8. 如申請專利範圍第1項所述的半導體發光元件的製作方法,其中各該柱狀體的側壁面為{1-100}晶格面,且該連接部的側壁面為{1-101}晶格面。
  9. 如申請專利範圍第1項所述的半導體發光元件的製作方法,其中該第一型摻雜半導體結構的材料包括一三族元素及一五族元素,且形成該些柱狀體以及該連接部的方法分別包括進行多次脈衝成長製程,各該脈衝成長製程包括分開供應一次該三族元 素的原子源以及供應一次該五族元素的原子源。
  10. 如申請專利範圍第9項所述的半導體發光元件的製作方法,其中在形成該些柱狀體的該些脈衝成長製程中,該三族元素的原子源的供應時間(supply duration)皆相同,而在形成該連接部的該些脈衝成長製程中,該三族元素的原子源的供應時間小於在形成該些柱狀體的該些脈衝成長製程中該三族元素的原子源的供應時間,且在形成該連接部的該些脈衝成長製程中,該三族元素的原子源的供應時間包括逐步遞減。
  11. 如申請專利範圍第1項所述的半導體發光元件的製作方法,更包括:在形成該發光層前,於至少一該多段式柱狀結構中最遠離該基板的該柱狀體的頂面上形成一電流抑制結構。
  12. 如申請專利範圍第11項所述的半導體發光元件的製作方法,其中該電流抑制結構包括一未摻雜半導體層。
  13. 如申請專利範圍第1項所述之半導體發光元件的製作方法,其中形成該第一型摻雜半導體結構的方法包括:於該基板上相繼的形成該第一型摻雜半導體結構的該基底以及一絕緣層,該絕緣層包括多個開口,該些開口曝露出該基底;以及於該些開口中成長該第一型摻雜半導體結構的材料,以形成該些多段式柱狀結構,其中該些多段式柱狀結構從該些開口中延伸至該些開口外。
  14. 一種半導體發光元件,包括:一基板;一第一型摻雜半導體結構,位於該基板上,且該第一型摻雜半導體結構包括一基底以及由該基底向上延伸的多個多段式柱狀結構,各該多段式柱狀結構包括多段柱狀體以及至少一連接部,該連接部將相鄰兩段柱狀體沿一第一方向串接,該第一方向垂直該基底且由該基底指向該連接部,不同段柱狀體在平行該基板的一參考平面上的截面積彼此不同,且該連接部在該參考平面上的截面積沿該第一方向減少;一發光層,位於該些柱狀體的側壁面上;以及一第二型摻雜半導體層,位於該發光層上。
  15. 如申請專利範圍第14項所述的半導體發光元件,其中該些柱狀體在該參考平面上的截面積沿該第一方向逐步減少。
  16. 如申請專利範圍第15項所述的半導體發光元件,其中同一段柱狀體在該參考平面上的截面積保持相同。
  17. 如申請專利範圍第14項所述的半導體發光元件,其中該連接部具有一頂面以及一位於該頂面與該基底之間的底面,該底面在該參考平面上的截面積相同於連接該底面之該段柱狀體在該參考平面上的截面積,該頂面在該參考平面上的截面積相同於連接該頂面之該段柱狀體在該參考平面上的截面積。
  18. 如申請專利範圍第14項所述的半導體發光元件,其中該連接部具有一頂面以及一位於該頂面與該基底之間的底面,連接 於該底面的該柱狀體的側壁與該連接部的側壁在該多段式柱狀結構內夾一第一夾角,而連接於該頂面的該柱狀體的側壁與該連接部的側壁在該多段式柱狀結構外夾一第二夾角,該第一夾角以及該第二夾角分別大於90度且小於180度。
  19. 如申請專利範圍第14項所述的半導體發光元件,其中各該多段式柱狀結構包括N段柱狀體以及(N-1)個連接部,N為大於1的正整數,且各該連接部將相鄰兩段柱狀體沿該第一方向串接。
  20. 如申請專利範圍第19項所述的半導體發光元件,其中N大於2,在各該連接部及與該連接部連接的兩段柱狀體中,較鄰近該基底的該柱狀體的側壁與該連接部的側壁在該多段式柱狀結構內夾一第一夾角,而較遠離該基底的該柱狀體的側壁與該連接部的側壁在該多段式柱狀結構外夾一第二夾角,該第一夾角以及該第二夾角分別大於90度且小於180度。
  21. 如申請專利範圍第14項所述的半導體發光元件,其中各該柱狀體的側壁面為{1-100}晶格面,且該連接部的側壁面為{1-101}晶格面。
  22. 如申請專利範圍第14項所述的半導體發光元件,更包括:一電流抑制結構,位於至少一該多段式柱狀結構中最遠離該基板的該柱狀體的頂面上。
  23. 如申請專利範圍第22項所述的半導體發光元件,其中該電流抑制結構包括一未摻雜半導體層。
  24. 如申請專利範圍第22項所述的半導體發光元件,其中該 電流抑制結構由該柱狀體的頂面朝該第一方向突出。
  25. 如申請專利範圍第14項所述之半導體發光元件,更包括:一絕緣層,位於該基底上,該絕緣層包括多個開口,該些開口曝露出該基底,其中該些多段式柱狀結構從該些開口中延伸至該些開口外。
  26. 一種半導體發光元件,包括:一基板;一基底,位於該基板上;多個多段式柱狀結構,分別由該基底向上延伸,且各該多段式柱狀結構包括多段柱狀體以及至少一連接部,該連接部將相鄰兩段柱狀體沿一第一方向串接,該第一方向垂直該基底且由該基底指向該連接部,不同段柱狀體在平行該基板的一參考平面上的截面積彼此不同,且該連接部在該參考平面上的截面積沿該第一方向減少,其中,各段柱狀體包括至少一第一型摻雜半導體層、一發光層以及一第二型摻雜半導體層,該發光層位於該第一型摻雜半導體層與該第二型摻雜半導體層之間。
  27. 如申請專利範圍第26項所述之半導體發光元件,其中該基底的材料以及該些連接部的材料相同於該第一型摻雜半導體層的材料,且該第一型摻雜半導體層、該發光層以及該第二型摻雜半導體層交替堆疊於該基底上。
  28. 如申請專利範圍第26項所述之半導體發光元件,其中各 該第二型摻雜半導體層的厚度落在50奈米至200奈米的範圍內。
TW103108403A 2014-03-11 2014-03-11 半導體發光元件及其製造方法 TWI548113B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103108403A TWI548113B (zh) 2014-03-11 2014-03-11 半導體發光元件及其製造方法
US14/265,360 US9478701B2 (en) 2014-03-11 2014-04-30 Multi-section rod semiconductor light-emitting device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103108403A TWI548113B (zh) 2014-03-11 2014-03-11 半導體發光元件及其製造方法

Publications (2)

Publication Number Publication Date
TW201535774A TW201535774A (zh) 2015-09-16
TWI548113B true TWI548113B (zh) 2016-09-01

Family

ID=54069884

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103108403A TWI548113B (zh) 2014-03-11 2014-03-11 半導體發光元件及其製造方法

Country Status (2)

Country Link
US (1) US9478701B2 (zh)
TW (1) TWI548113B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102252993B1 (ko) * 2014-11-03 2021-05-20 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자의 제조방법
CN109148654B (zh) * 2018-08-30 2020-04-07 芜湖德豪润达光电科技有限公司 非极性面ⅲ族氮化物外延结构及其制备方法
JP7227463B2 (ja) * 2018-12-27 2023-02-22 日亜化学工業株式会社 発光素子及びその製造方法
JP7485278B2 (ja) 2020-03-09 2024-05-16 セイコーエプソン株式会社 発光装置およびプロジェクター
TWI786566B (zh) * 2021-03-11 2022-12-11 南亞科技股份有限公司 半導體結構製造方法與半導體結構製造系統

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100082215A (ko) * 2009-01-08 2010-07-16 삼성전자주식회사 백색 발광 다이오드

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100826389B1 (ko) * 2006-08-09 2008-05-02 삼성전기주식회사 질화물 반도체 선택 성장방법, 질화물 발광소자 및제조방법
SG140481A1 (en) 2006-08-22 2008-03-28 Agency Science Tech & Res A method for fabricating micro and nano structures
KR101636915B1 (ko) * 2010-09-03 2016-07-07 삼성전자주식회사 그래핀 또는 탄소나노튜브를 이용한 반도체 화합물 구조체 및 그 제조방법과, 반도체 화합물 구조체를 포함하는 반도체 소자
KR101691906B1 (ko) * 2010-09-14 2017-01-02 삼성전자주식회사 Ⅲ족 질화물 나노로드 발광 소자 제조방법
US8648328B2 (en) 2011-12-27 2014-02-11 Sharp Laboratories Of America, Inc. Light emitting diode (LED) using three-dimensional gallium nitride (GaN) pillar structures with planar surfaces
EP2939276B1 (fr) * 2012-12-28 2019-06-12 Aledia Dispositif opto-électronique à microfils ou nanofils
KR102022266B1 (ko) * 2013-01-29 2019-09-18 삼성전자주식회사 나노구조 반도체 발광소자 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100082215A (ko) * 2009-01-08 2010-07-16 삼성전자주식회사 백색 발광 다이오드

Also Published As

Publication number Publication date
US20150263227A1 (en) 2015-09-17
TW201535774A (zh) 2015-09-16
US9478701B2 (en) 2016-10-25

Similar Documents

Publication Publication Date Title
US8330173B2 (en) Nanostructure having a nitride-based quantum well and light emitting diode employing the same
CN102263172B (zh) 半导体芯片、发光器件和制造半导体芯片的方法
TWI476953B (zh) 半導體發光元件及其製作方法
JP6827263B2 (ja) 発光素子
US8785905B1 (en) Amber light-emitting diode comprising a group III-nitride nanowire active region
US20150171273A1 (en) Solid state light emitting devices based on crystallographically relaxed structures
JP6081709B2 (ja) 発光素子
KR102164796B1 (ko) 나노구조 반도체 발광소자
TWI548113B (zh) 半導體發光元件及其製造方法
US8704227B2 (en) Light emitting diode and fabrication method thereof
Monemar et al. Nanowire-based visible light emitters, present status and outlook
JP5038382B2 (ja) 半導体発光素子
JP2014036231A (ja) 半導体素子の製造方法
TWI555228B (zh) 發光二極體晶粒及其製造方法
JP2010114159A (ja) 発光素子及びその製造方法
KR20160071780A (ko) 반도체 발광 소자의 제조 방법
Zhao et al. Phosphor-free three-dimensional hybrid white LED with high color-rendering index
KR102057725B1 (ko) 발광 소자 및 발광 소자 패키지
CN102201510B (zh) 半导体元件
US20230076963A1 (en) Light emitting diode and light emitting device having the same
US20220285579A1 (en) Single chip multi band light emitting diode and method of fabricating the same
KR101241331B1 (ko) 질화물계 발광 소자 및 그 제조방법
KR102455223B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
US20230098895A1 (en) Light emitting diode and light emitting device having the same
US20230335673A1 (en) Light emitting diode and light emitting device having the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees