KR102057725B1 - 발광 소자 및 발광 소자 패키지 - Google Patents

발광 소자 및 발광 소자 패키지 Download PDF

Info

Publication number
KR102057725B1
KR102057725B1 KR1020130081896A KR20130081896A KR102057725B1 KR 102057725 B1 KR102057725 B1 KR 102057725B1 KR 1020130081896 A KR1020130081896 A KR 1020130081896A KR 20130081896 A KR20130081896 A KR 20130081896A KR 102057725 B1 KR102057725 B1 KR 102057725B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
semiconductor layer
light
Prior art date
Application number
KR1020130081896A
Other languages
English (en)
Other versions
KR20150007641A (ko
Inventor
최재훈
최영재
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130081896A priority Critical patent/KR102057725B1/ko
Publication of KR20150007641A publication Critical patent/KR20150007641A/ko
Application granted granted Critical
Publication of KR102057725B1 publication Critical patent/KR102057725B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 소자는 기판 상에 배치된 전류 스프레딩층과, 전류 스프레딩층 상에 배치되고 다수의 리세스를 포함하는 가이드층과, 가이드층의 각 리세스에 형성되는 다수의 발광 구조물을 포함한다.

Description

발광 소자 및 발광 소자 패키지{Light emitting device and light emitting device package}
실시예는 발광 소자에 관한 것이다.
실시예는 발광 소자 패키지에 관한 것이다.
발광 소자 및 발광 소자 패키지에 대한 연구가 활발하게 진행 중이다.
발광 소자는 예컨대 반도체 물질로 형성되어 전기 에너지를 빛으로 변환하여 주는 반도체 발광 소자 또는 반도체 발광 다이오드이다.
발광 소자는 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다. 이에 기존의 광원을 반도체 발광 소자로 대체하기 위한 많은 연구가 진행되고 있다.
발광 소자는 실내외에서 사용되는 각종 램프, 액정표시장치의 백라이트 유닛, 전광판과 같은 표시 소자, 가로등과 같은 조명 소자로서 사용이 증가되고 있는 추세이다.
실시예는 광 효율을 향상시킬 수 있는 발광 소자를 제공한다.
실시예는 응력을 제어하여 크랙과 같은 결함을 방지하여 줄 수 있는 발광 소자를 제공한다.
실시예는 백색광을 구현할 수 있는 발광 소자를 제공한다.
실시예에 따르면, 발광 소자는, 기판; 상기 기판 상에 배치된 전류 스프레딩층; 상기 전류 스프레딩층 상에 배치되고 다수의 리세스를 포함하는 가이드층; 및 상기 가이드층의 각 리세스에 형성되는 다수의 발광 구조물을 포함한다.
실시예에 따르면, 발광 소자는, 기판; 상기 기판 상에 배치된 전류 스프레딩층; 상기 전류 스프레딩층 상에 배치되고 다수의 리세스를 포함하는 가이드층; 및 상기 가이드층의 각 리세스 내의 상기 전류 스프레딩층 상에 배치되는 다수의 발광 구조물을 포함하고, 상기 발광 소자의 직경은 서로 상이하다.
실시예에 따르면, 발광 소자 패키지는 상기 발광 소자를 포함한다.
실시예는 발광 구조물이 가이드층에 의해 일 방향으로 성장됨에 따라, 발광 구조물에 존재하는 내부 전기장(internal electric field)가 크게 감소되므로 광 효율이 향상될 수 있다.
실시예는 다수의 발광 구조물이 형성되어, 각 발광 구조물에서 골고루 광이 발생되어 광 효율이 향상될 수 있다.
실시예는 가이드층에 의해 응력이 제어되어 발광 구조물에 발생되는 크랙을 방지하여 줄 수 있다.
실시예는 발광 구조물의 활성층의 둘레에 광 제어층이 형성되어, 광이 반사 또는 산란되어 광 효율이 향상될 수 있다.
실시예는 서로 상이한 직경을 갖는 다수의 발광 구조물이 형성되고, 이들 각 발광 구조물은 그 직경에 따라 서로 상이한 파장의 광이 생성될 수 있다. 이에 따라, 적색 파장의 광, 녹색 파장의 광 및 청색 파장의 광의 생성에 의해 백색 광이 구현될 수 있다.
도 1은 제1 실시예에 따른 발광 소자를 도시한 평면도이다.
도 2는 도 1의 발광 소자를 A-A' 라인을 따라 절단한 단면도이다.
도 3 내지 도 6은 제1 실시예에 따른 발광 소자를 형성하는 공정을 도시한 도면이다.
도 7은 제2 실시예에 따른 발광 소자를 도시한 평면도이다.
도 8은 도 7의 발광 소자를 B-B' 라인을 절단한 단면도이다.
도 9는 제3 실시예에 따른 발광 소자를 도시한 평면도이다.
도 10은 도 9의 발광 소자를 C-C' 라인을 따라 절단한 단면도이다.
도 11은 발광 구조물의 직경에 따른 에너지 밴드갭의 가변을 설명하는 그래프이다.
도 12는 실시예에 따른 수평형 발광 소자를 도시한 단면도이다.
도 13은 실시예에 따른 수직형 발광 소자를 도시한 단면도이다.
도 14는 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
발명에 따른 실시 예의 설명에 있어서, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되거나 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 배치되어 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 1은 제1 실시예에 따른 발광 소자를 도시한 평면도이고, 도 2는 도 1의 발광 소자를 A-A' 라인을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 제1 실시예에 따른 발광 소자(1)는 성장 기판(3), 전류 스프레딩층(7), 가이드층(9) 및 다수의 발광 구조물(17)을 포함할 수 있다.
제1 실시예에 따른 발광 소자(1)는 상기 성장 기판(3)과 상기 전류 스프레딩층(7) 사이에 배치된 버퍼층(5)을 더 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
도시되지 않았지만, 상기 버퍼층(5)과 상기 전류 스프레딩층(7) 사이에 배치된 언도프트(undoped) 반도체층을 더 포함할 수 있다. 상기 언도프트 반도체층은 도펀트를 포함하지 않을 수 있지만, 이에 대해서는 한정하지 않는다.
상기 버퍼층(5), 상기 언도프트 반도체층, 상기 전류 스프레딩층(7) 및 상기 발광 구조물(17)은 II-VI족 또는 III-V족 화합물 반도체 재질로 이루어지는 AlxInyGa(1-x-y)N(0<x<1, 0<y<1, 0<x+y<1)로 형성될 수 있다. 예컨대, 상기 버퍼층(5), 상기 언도프트 반도체층, 상기 전류 스프레딩층(7) 및 상기 발광 구조물(17)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 및 AlInN로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 성장 기판(3)은 상기 발광 구조물(17)을 성장시키는 한편 상기 발광 구조물(17)을 지지하는 역할을 한다. 상기 성장 기판(3)은 상기 발광 구조물(17)을 성장시키기에 용이한 재질로 형성될 수 있다. 예컨대, 상기 성장 기판(3)은 상기 발광 구조물(17)의 격자 상수와 유사하고 열적 안정성을 갖는 재질로 형성될 수 있으며, 전도성 기판, 화합물 반도체 기판 및 절연성 기판 중 하나일 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 상기 성장 기판(3)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP 및 Ge로 이루어지는 그룹으로부터 선택된 적어도 하나로 형성될 수 있다.
상기 성장 기판(3)은 도전성을 갖도록 도펀트를 포함할 수도 있지만, 이에 대해서는 한정하지 않는다. 상기 도펀트를 포함하는 상기 성장 기판(3)은 전극층으로 사용될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 성장 기판(3)과 상기 전류 스프레딩층(7) 사이에는 격자 상수 차이 및 열 팽창률 차이가 존재하여, 전위(dislocation)나 크랙(crack)과 같은 결함이 발생될 수 있다.
이러한 결함을 줄여주기 위해, 상기 성장 기판(3)과 상기 도전형 반도체층 사이에 버퍼층(5)이 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 버퍼층(5)은 상기 성장 기판(3)과 상기 전류 스프레딩층(7) 사이의 격자 상수 차이를 완화시켜 줄 수 있다. 또한, 상기 버퍼층(5)은 상기 성장 기판(3)의 상면에 결함(melt-back) 현상에 의해 리세스(recess)가 형성되는 것을 방지하여 주거나 응력(strain)을 제어하여 발광 구조물(17)에 크랙이 발생되거나 성장 기판(3)이 깨지는 것을 방지하여 줄 수 있지만, 이에 대해서는 한정하지 않는다.
상기 버퍼층(5)은 위에 언급한 다양한 기능을 충족하기 위해 Al을 포함하는 화합물 반도체 재질로 형성될 수 있다. 예컨대, 상기 버퍼층(5)은 AlN, AlGaN 또는 InAlGaN을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 버퍼층(5) 상에 상기 전류 스프레딩층(7)이 형성될 수 있다. 상기 전류 스프레딩층(7)은 상기 버퍼층(5)의 전 영역 상에 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 전류 스프레딩층(7)는 상기 전류 스프레딩층(7)의 전 영역으로 신속히 전류를 퍼뜨려(dispersion) 전 영역으로 퍼뜨려진 전류가 상기 전류 스프레딩층(7)과 접촉하는 발광 구조물(17)로 주입되도록 하여 줄 수 있다. 이와 같이, 전류가 상기 전류 스프레딩층(7)의 전 영역에 대응하는 발광 구조물(17)로 주입되어 발광 구조물(17)의 전 영역에서 광이 생성되므로 광 효율이 향상될 수 있다.
상기 전류 스프레딩층(7)은 고 농도의 도펀트를 포함하는 II-VI족 또는 III-V족 화합물 반도체 재질로 이루어지는 AlxInyGa(1-x-y)N(0<x<1, 0<y<1, 0<x+y<1)로 형성될 수 있다.
상기 전류 스프레딩층(7)의 두께는 대략 200nm 내지 대략 1000nm일 수 있지만, 이에 대해서는 한정하지 않는다. 구체적으로 상기 전류 스프레딩층(7)으 두께는 대략 400nm 내지 대략 700nm일 수 있다.
상기 전류 스프레딩층(7) 상에 가이드층(9)이 형성될 수 있다. 상기 가이드층(9)은 상기 다수의 발광 구조물(17)이 상기 전류 스프레딩층(7)에 대해 수직 방향으로 성장되도록 가이드하는 역할을 할 수 있다.
상기 가이드층(9)은 상기 각 발광 구조물(17)의 직경과 동일한 직경을 갖는 다수의 리세스를 포함할 수 있다. 상기 리세스에 의해 상기 전류 스프레딩층(7)의 상면이 부분적으로 노출될 수 있다.
상기 리세스는 위에서 보았을 때, 삼각형, 사각형과 같은 다각형, 원형 또는 타원형일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 가이드층(9)의 각 리세스 내에 노출된 상기 전류 스프레딩층(7)으로부터 각 발광 구조물(17)이 성장될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 가이드층(9)은 투명한 물질이거나 절연 물질일 수 있다.
예컨대, 상기 가이드층(9)은 실리콘 산화물(SiO2)을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 상기 가이드층(9)은 AAO(anodic aluminum oxide)로 형성될 수 있다. 즉, 상기 가이드층(9)은 알루미늄을 양극 산화시켜 형성될 수 있다. 따라서, 상기 가이드층(9)은 상기 전류 스프레딩층(7) 상에 형성되고 알루미늄을 포함하는 제1 층과 상기 제1 층 상에 양극산화된 제2 층을 포함할 수 있다. 상기 제2 층의 상면은 규칙적(regularly) 또는 랜덤하게(randomly) 배열된 다수의 리세스를 포함할 수 있다. 상기 리세스의 깊이는 대략 30nm 내지 대략 100nm일 수 있지만, 이에 대해서는 않는다. 상기 가이드층(9)의 상면에 형성된 다수의 리세스는 상기 발광 구조물(17)에서 생성된 광을 반사 또는 산란시켜 줄 수 있어, 광 추출 효율을 향상시켜 주는 역할을 할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 전류 스프레딩층(7) 상에 발광 구조물(17)이 형성될 수 있다.
상기 발광 구조물(17)은 광을 생성할 수 있다. 상기 발광 구조물(17)은 다수의 화합물 반도체층을 포함할 수 있다. 상기 발광 구조물(17)은 적어도 제1 도전형 반도체층(11), 활성층(13) 및 제2 도전형 반도체층(15)을 포함할 수 있다.
상기 제1 도전형 반도체층(11)과 상기 제2 도전형 반도체층(15)은 도펀트를 포함할 수 있다.
상기 활성층(13)은 도펀트를 포함하거나 도펀트를 포함하지 않을 수 있다.
상기 제1 도전형 반도체층(11)의 도펀트와 상기 제2 도전형 반도체층(15)의 도펀트는 서로 반대의 극성을 가질 수 있다.
예컨대, 상기 제1 도전형 반도체층(11)은 n형 도펀트를 포함하고, 상기 제2 도전형 반도체층(15)은 p형 도펀트를 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 상기 n형 도펀트는 Si, Ge, Sn, Se 및 Te 중 적어도 하나를 포함하고, 상기 p형 도펀트는 Mg, Zn, Ca, Sr 및 Ba 중 적어도 하나를 포함하지만, 이에 대해서는 한정하지 않는다.
상기 제1 도전형 반도체층(11), 상기 활성층(13) 및 상기 제2 도전형 반도체층(15)은 II-VI족 또는 III-V족 화합물 반도체 재질로 이루어지는 AlxInyGa(1-x-y)N(0<x<1, 0<y<1, 0<x+y<1)로 형성될 수 있다. 예컨대, 상기 제1 도전형 반도체층(11), 상기 활성층(13) 및 상기 제2 도전형 반도체층(15)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 및 AlInN로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 도전형 반도체층(11)은 상기 전류 스프레딩층(7) 상에 형성될 수 있다. 상기 제1 도전형 반도체층(11)은 상기 가이드층(9)의 각 리세스 내에 노출된 상기 전류 스프레딩층(7) 상에 형성될 수 있다. 상기 제1 도전형 반도체층(11)의 하면은 상기 가이드층(9)의 각 리세스 내에 노출된 상기 전류 스프레딩층(7)의 상면과 접촉될 수 있다.
상기 제1 도전형 반도체층(11)은 상기 가이드층(9)의 각 리세스에 의해 가이드되어 상기 전류 스프레딩층(7)에 대해 수직 방향으로 성장될 수 있지만, 이에 대해서는 한정하지 않는다. 만일 상기 가이드층(9)의 각 리세스가 상기 전류 스프레딩층(7)에 대해 사선(slant) 방향으로 형성된 경우, 상기 제1 도전형 반도체층(11) 또한 상기 가이드층(9)의 각 리세스에 형성되므로 상기 전류 스프레딩층(7)에 대해 사선 방향으로 성장될 수 있다.
상기 제1 도전형 반도체층(11)은 상기 리세스의 형상에 대응하는 형상을 가질 수 있다. 즉, 상기 제1 도전형 반도체층(11)은 위에서 보았을 때, 삼각형, 사각형과 같은 다각형, 원형 또는 타원형일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 도전형 반도체층(11)의 두께는 상기 제1 도전형 반도체층(11)의 직경보다 클 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 도전형 반도체층(11)은 상기 제1 도전형 반도체층(11)의 길이 방향으로 길게 형성된 나노 로드(nano rod) 형상을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
다시 말해, 상기 제1 도전형 반도체층(11)의 성장 방향은 상기 가이드층(9)의 각 리세스의 형상에 따라 결정될 수 있다. 따라서, 상기 가이드층(9)은 상기 제1 도전형 반도체층(11), 즉 상기 발광 구조물(17)의 성장을 가이드하는 역할을 할 수 있다.
또한, 상기 발광 구조물(17)이 상기 가이드층(9)의 각 리세스 내에 형성되므로, 상기 가이드층(9)은 상기 발광 구조물(17)을 지지하여 주는 역할을 할 수 있다.
아울러, 상기 가이드층(9)은 상기 전류 스프레딩층(7) 상에 형성되는 한편 상기 발광 구조물(17) 사이에 형성되므로, 상기 가이드층(9)에 의해 상기 발광 구조물(17)의 응력이 제어되어 상기 발광 구조물(17)에 크랙(crack)이 발생되지 않도록 하거나 성장 기판(3)이 깨지지 않도록 하여 줄 수 있다.
상기 제1 도전형 반도체층(11)의 상면은 상기 가이드층(9)의 상면보다 높게 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 상기 가이드층(9)의 하면과 상기 제1 도전형 반도체층(11)의 하면 모두 상기 전류 스프레딩층(7)의 상면과 접촉하므로, 상기 제1 도전형 반도체층(11)의 두께는 상기 가이드층(9)의 두께보다 두꺼울 수 있지만, 이에 대해서는 한정하지 않는다.
도시되지 않았지만, 상기 제1 도전형 반도체층(11)의 상면은 상기 가이드층(9)의 상면과 같거나 상기 가이드층(9)의 상면보다 낮게 형성될 수도 있다.
예컨대, 상기 제1 도전형 반도체층(11)뿐만 아니라 상기 활성층(13) 및 상기 제2 도전형 반도체층(15)이 상기 가이드층(9)의 리세스 내에 형성될 수 있다.
상기 제1 도전형 반도체층(11)은 상기 가이드층(9)의 각 리세스 내에 형성되므로, 상기 제1 도전형 반도체층(11)은 서로 간에 이격될 수 있다. 상기 제1 도전형 반도체층(11) 사이의 이격 거리는 규칙적이거나 랜덤할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 전류 스프레딩층(7)은 상기 제1 도전형 반도체층(11)과 동일한 극성의 도펀트를 포함할 수 있다. 예컨대, 상기 제1 도전형 반도체층(11)과 상기 제2 도전형 반도체층(15)은 n형 도펀트를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 전류 스프레딩층(7)의 도펀트의 농도는 상기 제1 도전형 반도체층(11)의 도펀트의 농도보다 적어도 클 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 상기 전류 스프레딩층(7)의 도펀트의 농도는 상기 제1 도전형 반도체층(11)의 도펀트의 농도의 5배 내지 50배 클 수 있다. 구체적으로, 상기 전류 스프레딩층(7)의 도펀트의 농도는 상기 제1 도전형 반도체층(11)의 도펀트의 농도의 10배 내지 30배 클 수 있지만, 이에 대해서는 한정하지 않는다.
상기 각 제1 도전형 반도체층(11) 상에 활성층(13)이 형성될 수 있다. 만일 상기 활성층(13)이 상기 가이드층(9)에 의해 가이드되지 않더라도, 상기 활성층(13)의 성장 조건을 조절하여 상기 제1 도전형 반도체층(11)으로부터 상기 전류 스프레딩층(7)에 대해 수직 방향으로 성장될 수 있다.
상기 활성층(13)은 상기 제1 도전형 반도체층(11) 상에 형성될 수 있다. 상기 활성층(13)은 상기 제1 도전형 반도체층(11)의 전자와 상기 제2 도전형 반도체층(15)의 정공의 재결합에 의해 상기 활성층(13)의 형성 물질에 따른 에너지 밴드갭(Energy Band Gap)에 상응하는 파장을 갖는 빛을 방출할 수 있다.
상기 활성층(13)은 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 상기 활성층(13)은 우물층과 배리어층을 한 주기로 하여 우물층과 배리어층이 반복적으로 형성될 수 있다. 상기 우물층과 배리어층의 반복주기는 발광 소자(1)의 특성에 따라 변형 가능하므로, 이에 대해서는 한정하지 않는다.
상기 활성층(13)은 예를 들면, InGaN/GaN의 주기, InGaN/AlGaN의 주기, InGaN/InGaN의 주기 등으로 형성될 수 있다. 상기 배리어층의 밴드갭은 상기 우물층의 밴드갭보다 크게 형성될 수 있다.
상기 제2 도전형 반도체층(15)은 상기 활성층(13) 상에 형성될 수 있다. 상기 제2 도전형 반도체층(15)은 상기 활성층(13)의 성장 조건을 조절하여 상기 활성층(13)으로부터 상기 전류 스프레딩층(7)에 대해 수직 방향으로 성장될 수 있다.
제1 실시예에서, 상기 제1 도전형 반도체층(11), 상기 활성층(13) 및 상기 제2 도전형 반도체층(15)을 포함하는 발광 구조물(17)은 나노 로드 형상을 가질 수 있다. 다시 말해, 상기 전류 스프레딩층(7) 상에 나노 로드 형상을 갖는 다수의 발광 구조물(17)이 형성될 수 있다. 상기 각 발광 구조물(17)은 서로 간에 이격될 수 있다.
상기 발광 구조물(17)의 높이는 대략 10nm 내지 5㎛일 수 있다. 구체적으로, 상기 발광 구조물(17)의 높이는 대략 100nm 내지 대략 3㎛일 수 있지만, 이에 대해서는 한정하지 않는다. 상기 발광 구조물(17)의 높이는 대략 500nm 내지 2㎛일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 발광 구조물(17)의 높이의 상한값 이상으로는 성장이 어렵고 우수한 양자 효과(quantum effect)를 기대하기 어렵다. 상기 발광 구조물(17)의 높이의 하한값 이하에서는 발광 구조물(17)의 전자 또는 정공의 생성량이 줄어들어, 광 효율이 저하될 수 있다.
상기 발광 구조물(17)의 높이는 적어도 상기 제1 도전형 반도체층(11)의 높이, 상기 활성층(13)의 높이 및 상기 제2 도전형 반도체층(15)의 높이의 총합일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 발광 구조물(17)의 직경은 대략 5nm 내지 대략 2㎛일 수 있다. 구체적으로, 상기 발광 구조물(17)의 직경은 대략 200nm 내지 대략 2㎛일 수 있지만, 이에 대해서는 한정하지 않는다. 더욱 구체적으로, 상기 발광 구조물(17)의 직경은 대략 700nm 내지 대략 1㎛일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 발광 구조물(17)의 직경은 상기 제1 도전형 반도체층(11)의 직경, 상기 활성층(13)의 직경 및 상기 제2 도전형 반도체층(15)의 직경 중 적어도 하나의 직경일 수 있지만, 이에 대해서는 한정하지 않는다.
제1 실시예에서 발광 구조물(17)이 상기 가이드층(9)에 의해 일 방향으로 성장됨에 따라, 상기 발광 구조물(17)에 내재적으로 존재하는 전기장, 즉 내부 전기장(internal electric field)가 크게 감소되므로 광 효율이 향상될 수 있다.
제1 실시예에서 상기 전류 스프레딩층(7)은 앞서 설명된 화합물 반도체 재질 이외의 다른 물질로 형성될 수도 있다. 예컨대, 상기 전류 스프레딩층(7)은 투명한 도전성 물질로 형성될 수도 있다. 상기 투명한 도전성 물질은 예컨대, ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO로 이루어지는 그룹으로부터 선택된 적어도 하나가 포함될 수 있지만, 이에 대해서는 한정하지 않는다.
도 3 내지 도 6은 제1 실시예에 따른 발광 소자를 형성하는 공정을 도시한 도면이다.
도 3을 참조하면, 성장 기판(3) 상에 버퍼층(5)과 전류 스프레딩층(7)이 성장될 수 있다. 상기 버퍼층(5)과 상기 전류 스프레딩층(7)은 II-VI족 또는 III-V족 화합물 반도체 재질로 이루어지는 AlxInyGa(1-x-y)N(0<x<1, 0<y<1, 0<x+y<1)로 형성될 수 있다.
상기 버퍼층(5)과 상기 전류 스프레딩층(7)은 예컨대 MOCVD 장비를 이용하여 성장될 수 있다. 예컨대, MOCVD 장비의 챔버 속에 상기 성장 기판(3)을 로딩하여 안착시킨 다음, II-VI족 또는 III-V족 화합물 반도체 재질의 순 원료(raw material), 즉 트리메틸갈륨(TMGa), 트리메틸인듐(TMIn), 트리메틸알루미늄(TMAl), 암모니아 가스(NH3), 질소 가스(N2) 등을 주입하여, 상기 버퍼층(5) 및 상기 전류 스프레딩층(7)이 순차적으로 성장될 수 있다.
이어서, 상기 성장 기판(3)이 상기 MOCVD 장비의 챔버에서 꺼내진 후, 다음 공정으로 이동될 수 있다.
도 4a 및 도 4b를 참조하면, 상기 전류 스프레딩층(7) 상에 가이드층(9)이 형성될 수 있다. 상기 가이드층(9)이 형성되기 위해 상기 성장 기판(3)이 상기 MOCVD 장비로부터 꺼내진 다음, 증착 장비의 챔버 속에 로딩된 후, 증착 공정이 수행되어 상기 전류 스프레딩층(7) 상에 상기 가이드층(9)이 형성될 수 있다. 상기 증착 장비로는 CVD 또는 HVCVD가 사용될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 가이드층(9)을 대상으로 식각 공정이 수행되어, 상기 가이드층(9)을 선택적으로 제거한 다수의 리세스(19)가 형성될 수 있다. 상기 리세스(19)에 의해 상기 가이드층(9)의 상하면이 관통되어 상기 전류 스프레딩층(7)이 노출될 수 있다.
상기 리세스(19)의 직경은 대략 5nm 내지 2㎛일 수 있다. 구체적으로, 상기 리세스(19)의 직경은 대략 200nm 내지 대략 2㎛일 수 있지만, 이에 대해서는 한정하지 않는다. 더욱 구체적으로, 상기 리세스(19)의 직경은 대략 700nm 내지 대략 1㎛일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 리세스(19)는 규칙적으로 형성되거나 랜덤하게 형성될 수 있다.
도 5를 참조하면, 상기 성장 기판(3)이 예컨대, MOCVD 장비의 챔버 내에 로딩된 후
트리메틸갈륨(TMGa), 트리메틸인듐(TMIn), 트리메틸알루미늄(TMAl), 암모니아 가스(NH3), 질소 가스(N2) 등을 주입하여, 적어도 제1 도전형 반도체층(11), 활성층(13) 및 제2 도전형 반도체층(15)이 순차적으로 성장될 수 있다. 상기 제1 도전형 반도체층(11)이 성장될 때, 실란 가스(SiH4) 등이 추가로 주입되어 예컨대 n형 도펀트가 상기 제1 도전형 반도체층(11)에 포함될 수 있다. 상기 제2 도전형 반도체층(15)이 성장될 때, 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg) 등이 추가로 주입되어 예컨대 p형 도펀트가 제2 도전형 반도체층(15)에 포함될 수 있다.
상기 제1 도전형 반도체층(11)은 상기 가이드층(9)에 의해 가이드되므로, 상기 가이드층(9)의 각 리세스(19) 내의 상기 전류 스프레딩층(7)의 상면으로부터 상기 가이드층(9)의 각 리세스(19)의 형상을 따라 성장될 수 있다. 예컨대, 상기 가이드층(9)의 각 리세스(19)가 상기 전류 스프레딩층(7)에 대해 수직 방향으로 길게 형성되므로, 상기 제1 도전형 반도체층(11) 또한 상기 리세스(19)의 형상에 대응되어 성장될 수 있다. 따라서, 상기 제1 도전형 반도체층(11)은 상기 전류 스프레딩층(7)에 수직 방향으로 길게 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 도전형 반도체층(11)의 직경은 상기 가이드층(9)의 각 리세스(19)의 직경과 동일할 수 있다.
도 6을 참조하면, 상기 제1 도전형 반도체층(11) 상에 상기 활성층(13) 및 상기 제2 도전형 반도체층(15)이 순차적으로 성장될 수 있다. 상기 활성층(13)과 제2 도전형 반도체층(15)은 상기 제1 도전형 반도체층(11)의 직경과 동일하게 성장될 수 있다.
도시되지 않았지만, 상기 제1 도전형 반도체층(11)뿐만 아니라 상기 활성층(13) 및 상기 제2 도전형 반도체층(15) 또한 상기 가이드층(9)의 리세스(19) 내에 형성될 수도 있지만, 이에 대해서는 한정하지 않는다.
상기 발광 구조물(17)이 성장된 상기 성장 기판(3)이 상기 MOCVD 장비의 챔버로부터 꺼내지어 발광 소자가 제조될 수 있다.
도 7은 제2 실시예에 따른 발광 소자를 도시한 평면도이고, 도 8은 도 7의 발광 소자를 B-B' 라인을 절단한 단면도이다.
제2 실시예는 가이드층(9) 상에 형성된 광 제어층(21)을 더 포함하는 것을 제외하고는 제1 실시예와 유사하다. 제2 실시예에서 제1 실시예와 동일한 기능, 동일한 종류의 물질 및/또는 동일한 형상을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명을 생략한다.
도 7 및 도 8을 참조하면, 제2 실시예에 따른 발광 소자(1A)는 성장 기판(3), 전류 스프레딩층(7), 가이드층(9), 다수의 발광 구조물(17) 및 광 제어층(21)을 더 포함할 수 있다.
상기 가이드층(9)은 서로 이격된 다수의 리세스를 포함할 수 있다. 상기 가이드층(9)의 각 리세스 내의 상기 전류 스프레딩층(7)의 상면으로부터 상기 리세스를 채우고 상기 가이드층(9)의 상면 위로 돌출된 다수의 발광 구조물(17)이 형성될 수 있다.
상기 발광 구조물(17)은 적어도 제1 도전형 반도체층(11), 활성층(13) 및 제2 도전형 반도체층(15)을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 가이드층(9)의 상면 위로 돌출된 발광 구조물(17) 사이는 빈 공간일 수 있다. 상기 가이드층(9)의 각 리세스에 발광 구조물(17)이 형성되므로, 상기 가이드층(9)의 각 리세스를 제외한 상기 가이드층(9)의 상면은 노출될 수 있다.
상기 발광 구조물(17) 사이의 상기 가이드층(9) 상에 광 제어층(21)이 형성될 수 있다. 상기 광 제어층(21)은 상기 발광 구조물(17), 즉 활성층(13)의 둘레를 따라 상기 가이드층(9) 상에 형성될 수 있다. 상기 광 제어층(21)은 다수의 비드나 양자 도트(quantum dot) 입자를 포함할 수 있다. 비드는 예컨대, 실리카 볼로 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 양자 도트 입자는 나노미터(nm)급의 크기를 갖는 반도체 결정체일 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 양자 도트 입자의 직경은 대략 10nm 내지 20nm의 구 형상을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 상기 광 제어층(21)이 비드로 형성될 때, 상기 발광 구조물(17)로부터 생성된 광이 상기 광 제어층(21)의 비드에 의해 반사되거나 산란되게 되어, 광 추출 효율이 향상될 수 있다.
예컨대, 상기 광 제어층(21)이 양자 도트 입자로 형성될 때, 상기 발광 구조물(17)로부터 생성된 광의 제1 파장이 상기 광 제어층(21)의 양자 도트 입자에 의해 제2 파장으로 변환될 수 있다. 따라서, 상기 광 제어층(21)의 양자 도트 입자에 의해 상기 발광 구조물(17)로부터의 제1 파장의 광과 상기 양자 도트 입자에 의해 변환된 제2 파장의 광이 생성되어, 서로 다른 색을 갖는 광을 이용하여 컬러 구현이나 백색광을 구현할 수 있다.
상기 광 제어층(21)은 상기 발광 구조물(17)의 활성층(13)의 측면 상에 형성될 수 있다.
예컨대, 상기 광 제어층(21)의 상면, 즉 비드나 양자 도프 입자의 최상층의 상면은 상기 발광 구조물(17)의 활성층(13)의 상면과 동일 라인 상에 위치될 수 있다.
또는, 상기 광 제어층(21)의 상면은 상기 발광 구조물(17)의 활성층(13)의 상면보다 낮게 위치될 수 있다. 상기 광 제어층(21)의 상면은 상기 활성층(13)의 하면보다 높고 상기 활성층(13)의 상면보다 낮게 위치될 수 있다. 상기 광 제어층(21)의 상면은 상기 발광 구조물(17)의 활성층(13)의 측면의 최저점과 최상점 사이에 위치될 수 있다. 예컨대, 상기 광 제어층(21)의 상면은 상기 발광 구조물(17)의 활성층(13)의 두께의 30% 내지 60%에 대응하는 상기 발광 구조물(17)의 측면에 위치될 수 있다. 이러한 경우, 상기 활성층(13)의 측면의 하부는 상기 광 제어층(21)과 중첩되지만, 상기 활성층(13)의 측면의 상부는 상기 광 제어층(21)과 중첩되지 않고 외부에 노출될 수 있다. 따라서, 상기 발광 구조물(17)의 활성층(13)에서 생성된 제1 파장의 광의 일부는 그대로 외부로 출사되고 상기 제1 파장의 광의 다른 일부는 상기 광 제어층(21)의 비드에 의해 반사 또는 산란되거나 상기 광 제어층(21)의 양자 도트 입자에 의해 제2 파장의 광으로 변환될 수 있다.
상기 광 제어층(21)의 비드나 양자 도트 입자는 상기 발광 구조물(17), 즉 활성층(13)의 측면과 접촉되거나 접촉되지 않을 수 있다.
도 9는 제3 실시예에 따른 발광 소자를 도시한 평면도이고, 도 10은 도 9의 발광 소자를 C-C' 라인을 따라 절단한 단면도이다.
제3 실시예는 각 발광 구조물(17)의 직경이 서로 상이한 것을 제외하고는 제1 실시예와 유사하다. 제3 실시예에서 제1 실시예와 동일한 기능, 동일한 종류의 물질 및/또는 동일한 형상을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명을 생략한다.
도 9 및 도 10을 참조하면, 제3 실시예에 따른 발광 소자(1B)는 성장 기판(3), 전류 스프레딩층(7), 가이드층(9) 및 다수의 발광 구조물(17)을 더 포함할 수 있다.
상기 가이드층(9)은 서로 상이한 직경을 갖는 리세스를 포함할 수 있다. 상기 가이드층(9)의 각 리세스에 상기 각 발광 구조물(17)이 형성되므로, 상기 각 발광 구조물(17)의 직경 또한 서로 상이할 수 있다.
도 11에 도시한 바와 같이, 직경(d)이 직경이 작아질수록 1/d는 커지고, 1/d가 커짐에 따라 에너지 밴드갭의 변화폭(ΔEg)가 커지게 됨을 알 수 있다. 에너지 밴드갭의 변화폭(ΔEg)이 커질수록 광의 파장은 짧아질 수 있다.
예컨대, 상기 가이드층(9)의 다수의 리세스에 제1 직경(D1)을 갖는 다수의 제1 발광 구조물(17a), 제2 직경(D2)을 갖는 다수의 제2 발광 구조물(17b) 및 제3 직경(D3)을 갖는 다수의 3 발광 구조물(17c)이 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 직경(D1)은 상기 제2 직경(D2)보다 크고, 상기 제2 직경(D2)는 상기 제3 직경(D3)보다 클 수 있다.
예컨대, 제2 직경(D2)을 갖는 제2 발광 구조물(17b)이 녹색 파장(대략 450nm 내지 500nm)의 광을 생성하도록 설정되는 경우, 상기 제2 직경(D2)보다 큰 제1 직경(D1)을 갖는 제1 발광 구조물(17a)이 적색 파장(대략 610nm 내지 대략 700nm)의 광을 생성하도록 설정되고, 상기 제2 직경(D2)보다 작은 제3 직경(D3)을 갖는 제3 발광 구조물(17c)이 청색 파장(대략 450nm 내지 500nm)의 광을 생성하도록 설정될 수 있다.
상기 제1 내지 제3 발광 구조물(17a, 17b, 17c)은 상기 전류 스프레딩층(7) 상에 규칙적으로 또는 랜덤하게 배치될 수 있다. 예컨대, 상기 제1 발광 구조물(17a)에 인접하여 제2 발광 구조물(17b) 또는 제3 발광 구조물(17c)이 배치될 수 있다. 예컨대, 상기 제1 발광 구조물(17a)에 인접하여 또 다른 제1 발광 구조물(17a)이 배치될 수 있다.
제3 실시예는 적색 파장의 광, 녹색 파장의 광 및 청색 파장의 광에 의한 백색광을 갖는 단일 발광 소자가 가능하다.
한편, 상기 발광 구조물(17a, 17b, 17c)의 직경이 감소하면 응력이 감소하고 상기 발광 구조물(17a, 17b, 17c)의 직경이 증가하면 응력도 증가한다.
제3 실시예는 서로 상이한 직경(D1, D2, D3)를 갖는 제1 내지 제3 발광 구조물(17a, 17b, 17c)에 의해 응력이 증가 또는 감소하게 되어 최적화된 응력 제어가 가능할 수 있다. 즉, 예컨대, 제1 내지 제3 발광 구조물(17a, 17b, 71c)의 개수가 서로 다르게 하여 최적화된 응력 제어가 가능할 수 있다.
제2 실시예의 광 제어층(21)과 제3 실시예의 서로 다른 직경을 갖는 발광 구조물(17a, 17b, 17c)과 결합된 또 다른 실시예도 가능하다.
이하에 설명되는 수평형 발광 소자와 수직형 발광 소자는 제1 내지 제3 실시예에 따른 발광 소자에 의해 제조될 수 있다.
이하의 설명에서 제1 내지 제3 실시예와 중복되는 구성 요소에 대해서는 자세한 설명을 생략한다.
도 12는 실시예에 따른 수평형 발광 소자를 도시한 단면도이다.
도 12를 참조하면, 실시예에 따른 수평형 발광 소자는 성장 기판(3), 전류 스프레딩층(7), 가이드층(9), 발광 구조물(17), 전극층(25) 및 제1 및 제2 전극(23, 27)을 포함할 수 있다.
상기 발광 구조물(17)은 광을 생성하는 활성층(13), 상기 활성층(13)의 아래에 형성되는 제1 도전형 반도체층(11) 및 상기 활성층(13)의 위에 형성되는 제2 도전형 반도체층(15)을 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 상기 제1 도전형 반도체층(11)은 n형 반도체층을 포함하고, 상기 제2 도전형 반도체층(15)은 p형 반도체층을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제2 전극(27)은 상기 전극층(25) 상에 형성될 수 있다. 상기 제2 전극(27)이 형성된 상기 전극층(25)이 상기 발광 구조물(17) 상에 예컨대 본딩 공정을 이용하여 접합될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 전극층(25)은 광이 투과하는 투명한 도전 물질을 포함할 수 있다. 상기 투명한 도전 물질의 종류는 앞서 제1 실시예에서 전류 스프레딩층(7)이 투명한 도전 물질로 형성됨을 설명할 때 언급된 바 있으므로, 더 이상의 기재는 생략한다.
상기 제1 전극(23) 및 상기 제2 전극(27)은 전기 전도도가 우수한 금속 물질을 포함할 수 있다. 예컨대, 상기 제1 전극(23) 및 상기 제2 전극(27)은 예컨대 Al, Ti, Cr, Ni, Pt, Au, W, Cu 및 Mo으로 이루어지는 그룹으로부터 선택된 하나 또는 다층 구조를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
실시예에 따른 수평형 발광 소자에서, 상기 발광 구조물(17)에서 생성된 광은 사방으로 출사될 수 있다. 예컨대, 상기 발광 구조물(17)의 광은 상부 방향으로 진행되어 상기 전극층(25)을 통과하여 전방으로 출사될 수 있다. 예컨대, 상기 발광 구조물(17)의 광은 측 방향으로 진행될 수 있다. 측 방향으로 진행된 광의 일부는 외부로 출사되거나 다른 일부는 인접하는 다른 발광 구조물(17)에 의해 반사된 후 외부로 출사될 수 있을 수도 있다.
도 13은 실시예에 따른 수직형 발광 소자를 도시한 단면도이다.
도 13을 참조하면, 실시예에 따른 수직형 발광 소자는 전류 스프레딩층(7), 발광 구조물(17), 가이드층(9), 전극층(35) 및 전극(39)을 포함할 수 있다.
상기 발광 구조물(17)은 광을 생성하는 활성층(13), 상기 활성층(13)의 아래에 형성되는 제2 도전형 반도체층(15), 상기 활성층(13)의 위에 형성되는 제1 도전형 반도체층(11)을 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 상기 제1 도전형 반도체층(11)은 n형 반도체층을 포함하고, 상기 제2 도전형 반도체층(15)은 p형 반도체층을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 발광 구조물(17)의 제1 도전형 반도체층(11)의 위에 전류 스프레딩층(7)이 형성될 수 있다.
상기 전류 스프레딩층(7)의 상면은 광 추출 구조물(37)을 포함할 수 있다.
또는, 도시되지 않았지만, 상기 광 추출 구조물(37)은 상기 전류 스프레딩층(7)과 상이한 물질로 형성될 수도 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 상기 전류 스프레딩층(7) 상에 SiO2와 같은 절연 물질을 포함하는 절연막이 형성되고, 상기 절연막의 상면이 식각되어 광 추출 구조물(37)이 형성될 수 있다.
상기 전류 스프레딩층(7) 상에 전극(39)이 형성될 수 있다. 상기 전극(39)으로 공급된 전원은 상기 전류 스프레딩층(7)에 의해 전류 스프레딩되어 상기 전류 스프레딩층(7)과 접촉하는 다수의 발광 구조물(17)로 전원이 공급될 수 있다.
상기 제2 도전형 반도체층(15)의 아래에 전극층(35), 접합층(33) 및 지지 부재(31)가 형성될 수 있다. 즉, 상기 접합층(33)은 상기 전극층(35)의 아래에 형성되고, 상기 지지 부재(31)는 상기 접합층(33)의 아래에 형성될 수 있다.
상기 전극층(35), 상기 접합층(33) 및 지지 부재(31)은 전극일 수 있다.
상기 전극층(35)은 반사 물질, 전기 전도도가 우수한 물질 및/또는 오믹 특성을 갖는 물질을 포함할 수 있다. 상기 전극층(35)은 예컨대 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf로 이루어지는 그룹으로부터 선택된 하나 또는 다층 구조를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 접합층(33)은 상기 지지 부재(31)를 상기 전극층(35)에 용이하게 접합시킬 수 있는 물질을 포함할 수 있다. 상기 접합층(33)은 예를 들어, Ti, Au, Sn, Ni, Nb, Cr, Ga, In, Bi, Cu, Ag 및 Ta로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
상기 지지 부재(31)은 그 위에 형성되는 복수의 층들을 지지할 수 있다. 상기 지지 부재(31)은 금속 물질, 예를 들어 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 구리(Cu), 몰리브덴(Mo) 및 구리-텅스텐(Cu-W) 중 적어도 하나를 포함할 수 있다.
도 14는 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
도 14를 참조하면, 실시예에 따른 발광 소자 패키지는 패키지 바디(101)와, 상기 패키지 바디(101)에 설치된 제1 전극층(103) 및 제2 전극층(105)과, 상기 패키지 바디(101)에 설치되어 상기 제1 전극층(103) 및 제2 전극층(105)으로부터 전원을 공급받는 발광 소자(50)와, 상기 발광 소자(50)를 포위하는 몰딩부재(113)를 포함한다.
상기 발광 소자(50)은 수평형 발광 소자(도 12), 플립칩형 발광 소자(미도시) 및 수직형 발광 소자(도 13) 중 하나일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 패키지 바디(101)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(50)의 주위에 경사면이 형성될 수 있다.
상기 제1 전극층(103) 및 제2 전극층(105)은 서로 전기적으로 분리되며, 상기 발광 소자(50)에 전원을 제공한다.
또한, 상기 제1 및 제2 전극층(103, 105)은 상기 발광 소자(50)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(50)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(50)는 상기 제1 전극층(103), 제2 전극층(105) 및 상기 패키지 바디(101) 중 어느 하나 위에 설치될 수 있으며, 와이어 방식, 다이 본딩 방식 등에 의해 상기 제1 및 제2 전극층(103, 105)에 전기적으로 연결될 수 있으나, 이에 대해 한정하지는 않는다.
실시예에서는 한 개의 와이어(109)를 통해 발광 소자(50)를 상기 제1 및 제2 전극층(103, 105) 중 하나의 전극층에 전기적으로 연결시키는 것이 예시되어 있으나, 이에 한정하지 않고 2개의 와이어를 이용하여 발광 소자(50)를 상기 제1 및 제2 전극층(103, 15)에 전기적으로 연결시킬 수도 있으며, 와이어를 사용하지 않고 발광 소자(50)를 상기 제1 및 제2 전극층(103, 105)에 전기적으로 연결시킬 수도 있다.
상기 몰딩부재(113)는 상기 발광 소자(50)를 포위하여 상기 발광 소자(50)를 보호할 수 있다. 또한, 상기 몰딩부재(113)에는 형광체가 포함되어 상기 발광 소자(50)에서 방출된 광의 파장을 변화시킬 수 있다.
실시예에 따른 발광 소자 패키지는 COB(Chip On Board) 타입을 포함하며, 상기 패키지 바디(101)의 상면은 평평하고, 상기 패키지 바디(101)에는 복수의 발광 소자가 설치될 수도 있다.
실시예에 따른 발광 소자(50)나 발광 소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 표시 장치와 조명 장치, 예컨대 조명등, 신호등, 차량 전조등, 전광판, 지시등과 같은 유닛에 적용될 수 있다.
1, 1A, 1B: 발광 소자
3: 성장 기판
5: 버퍼층
7: 전류 스프레딩층
9: 가이드층
11: 제1 도전형 반도체층
13: 활성층
15: 제2 도전형 반도체층
17, 17a, 17b, 17c: 발광 구조물
19: 리세스
21: 광 제어층
23: 제1 전극
25: 전극층
27: 제2 전극
31: 지지 부재
33: 접합층
35: 전극층
37: 광 추출 구조물
39: 전극

Claims (19)

  1. 기판;
    상기 기판 상에 배치되는 버퍼층;
    상기 버퍼층 상에 배치된 전류 스프레딩층;
    상기 전류 스프레딩층 상에 배치되고 다수의 리세스를 포함하는 가이드층; 및
    상기 가이드층의 각 리세스에 형성되는 다수의 발광 구조물을 포함하고,
    상기 발광 구조물은 상기 전류 스프레딩층 상에 배치되는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 배치되는 활성층 및 상기 활성층 상에 배치되는 제2 도전형 반도체층을 포함하고,
    상기 전류 스프레딩층은 상기 제1 도전형 반도체층과 동일한 극성의 도펀트를 포함하고,
    상기 전류 스프레딩층의 도펀트 농도는 상기 제1 도전형 반도체층의 도펀트 농도보다 크고,
    상기 제1 도전형 반도체층은 상기 리세스와 대응되는 형상을 가지며 상기 리세스와 동일한 직경을 가지고,
    상기 활성층 및 상기 제2 도전형 반도체층 각각은 상기 제1 도전형 반도체층과 동일한 직경을 가지고,
    상기 활성층 및 상기 제2 도전형 반도체층은 상기 가이드층의 상면과 이격되는 발광 소자.
  2. 제1항에 있어서,
    상기 발광 구조물의 직경은 서로 상이한 발광 소자.
  3. 제1항 또는 제2항에 있어서,
    상기 발광 구조물 각각은 상기 리세스로부터 상기 가이드층의 위로 돌출되는 발광 소자.
  4. 제1항에 있어서,
    상기 제1 도전형 반도체층은 상기 가이드층의 각 리세스 내에 노출된 상기 전류 스프레딩층의 상면과 직접 접촉하는 발광 소자.
  5. 제1항 또는 제2항에 있어서,
    상기 전류 스프레딩층은 화합물 반도체 재질 및 도전성 물질 중 하나를 포함하는 발광 소자.
  6. 제1항에 있어서,
    상기 제1 도전형 반도체층의 두께는 상기 제1 도전형 반도체층의 직경보다 큰 발광 소자.
  7. 제1항에 있어서,
    상기 전류 스프레딩층의 도펀트 농도는 상기 제1 도전형 반도체층의 도펀트 농도보다 5배 내지 50배 큰 발광 소자.
  8. 제1항 또는 제2항에 있어서,
    상기 발광 구조물은 나노 로드인 발광 소자.
  9. 제1항 또는 제2항에 있어서,
    상기 발광 구조물의 직경은 5nm 내지 2㎛인 발광 소자.
  10. 제1항 또는 제2항에 있어서,
    상기 가이드층 상에 배치되는 광 제어층을 더 포함하는 발광 소자.
  11. 제10항에 있어서,
    상기 광 제어층은 비드 및 양자 도트 입자 중 하나를 포함하는 발광 소자.
  12. 제10항에 있어서,
    상기 광 제어층은 상기 발광 구조물의 상기 활성층의 둘레를 따라 형성되는 발광 소자.
  13. 제10항에 있어서,
    상기 광 제어층의 상면은 상기 활성층의 측면의 최저점과 최상점 사이에 위치되는 발광 소자.
  14. 제2항에 있어서,
    상기 발광 구조물은,
    제1 직경에 의해 적색 파장의 광을 생성하는 다수의 제1 발광 구조물;
    상기 제1 직경보다 작은 제2 직경에 의해 녹색 파장의 광을 생성하는 다수의 제2 발광 구조물; 및
    상기 제2 직경보다 작은 제3 직경에 의해 청색 파장의 광을 생성하는 다수의 제3 발광 구조물을 포함하는 발광 소자.
  15. 제1항, 제2항 및 제14항 중 어느 하나의 항에 있어서,
    상기 발광 소자는 수평형 발광 소자, 플립칩형 발광 소자 및 수직형 발광 소자 중 하나인 발광 소자.
  16. 제1항, 제2항 및 제14항 중 어느 하나의 항에 의한 발광 소자를 포함하는 발광 소자 패키지.
  17. 제16항에 있어서,
    상기 발광 소자가 실장되는 바디; 및
    상기 바디 상에 배치되고 상기 발광 소자와 전기적으로 연결되는 전극층
    상기 발광 소자를 둘러싸는 몰딩 부재를 더 포함하는 발광 소자 패키지.
  18. 제1항 또는 제2항에 있어서,
    수직 방향을 기준으로, 상기 제1 도전형 반도체층의 상면은 상기 가이드층의 상면보다 상부에 배치되고,
    상기 활성층 및 상기 제2 도전형 반도체층은 상기 가이드층의 상면보다 상부에 배치되는 발광 소자.
  19. 제1항 또는 제2항에 있어서,
    상기 가이드층은,
    상기 전류 스프레딩층 상에 형성되고 알루미늄을 포함하는 제1 층; 및
    상기 제1 층 상에 양극산화된 제2 층을 포함하고,
    상기 제2 층의 상면에는 복수의 제2 리세스가 배치되는 발광 소자.
KR1020130081896A 2013-07-12 2013-07-12 발광 소자 및 발광 소자 패키지 KR102057725B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130081896A KR102057725B1 (ko) 2013-07-12 2013-07-12 발광 소자 및 발광 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130081896A KR102057725B1 (ko) 2013-07-12 2013-07-12 발광 소자 및 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20150007641A KR20150007641A (ko) 2015-01-21
KR102057725B1 true KR102057725B1 (ko) 2019-12-19

Family

ID=52570500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130081896A KR102057725B1 (ko) 2013-07-12 2013-07-12 발광 소자 및 발광 소자 패키지

Country Status (1)

Country Link
KR (1) KR102057725B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230083889A (ko) * 2021-12-03 2023-06-12 한국광기술원 멀티 컬러 미세 발광 다이오드 및 그 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11699775B2 (en) 2020-01-22 2023-07-11 Samsung Electronics Co.. Ltd. Semiconductor LED and method of manufacturing the same
KR102608234B1 (ko) * 2022-10-20 2023-11-30 전북대학교산학협력단 수직 광방출 나노로드 레이저 다이오드 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049209A (ja) * 2007-08-20 2009-03-05 Hokkaido Univ 半導体発光素子アレー、およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049209A (ja) * 2007-08-20 2009-03-05 Hokkaido Univ 半導体発光素子アレー、およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230083889A (ko) * 2021-12-03 2023-06-12 한국광기술원 멀티 컬러 미세 발광 다이오드 및 그 제조방법
KR102566806B1 (ko) 2021-12-03 2023-08-14 한국광기술원 멀티 컬러 미세 발광 다이오드 및 그 제조방법

Also Published As

Publication number Publication date
KR20150007641A (ko) 2015-01-21

Similar Documents

Publication Publication Date Title
KR101007136B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
US9806233B2 (en) Light emitting device
KR102198694B1 (ko) 반도체 발광소자 및 반도체 발광소자 제조방법
EP2696375B1 (en) Light emitting diode
US9553236B2 (en) Light emitting device
KR20120111364A (ko) 발광 소자 및 발광 소자 패키지
KR101039880B1 (ko) 발광소자 및 발광소자 패키지
JP2014033185A (ja) 発光素子及び発光素子パッケージ
KR20130027302A (ko) 발광소자
KR102057725B1 (ko) 발광 소자 및 발광 소자 패키지
KR101945808B1 (ko) 발광 소자 및 발광 소자 패키지
KR102540645B1 (ko) 발광소자
US20170324004A1 (en) Light-emitting device and lighting system
KR102053415B1 (ko) 발광 소자 및 발광 소자 패키지
KR102008349B1 (ko) 발광 소자 및 발광 소자 패키지
KR20130007682A (ko) 발광 소자 및 그 제조방법
KR20120046374A (ko) 발광소자
KR102042171B1 (ko) 발광 소자 및 발광 소자 패키지
US10295148B2 (en) Lens and light-emitting element module comprising same
KR102237129B1 (ko) 발광 소자
KR102455223B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR20120029232A (ko) 발광소자
KR102199997B1 (ko) 발광소자 및 발광 소자 패키지
KR20120137171A (ko) 발광 소자 및 그 제조방법
KR20140019521A (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right