CN110364470A - 用于晶片封装的载体以及晶片的封装方法 - Google Patents

用于晶片封装的载体以及晶片的封装方法 Download PDF

Info

Publication number
CN110364470A
CN110364470A CN201810320322.2A CN201810320322A CN110364470A CN 110364470 A CN110364470 A CN 110364470A CN 201810320322 A CN201810320322 A CN 201810320322A CN 110364470 A CN110364470 A CN 110364470A
Authority
CN
China
Prior art keywords
chip
groove
carrier
wafer package
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810320322.2A
Other languages
English (en)
Inventor
赖磊平
王东升
刘茗
姜立芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Rui Jie Things Technology Co Ltd
Original Assignee
Shanghai Rui Jie Things Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Rui Jie Things Technology Co Ltd filed Critical Shanghai Rui Jie Things Technology Co Ltd
Priority to CN201810320322.2A priority Critical patent/CN110364470A/zh
Publication of CN110364470A publication Critical patent/CN110364470A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种用于晶片封装的载体以及晶片的封装方法，所述用于晶片封装的载体包括：基板；凹槽，形成于所述基板，所述凹槽的形状与晶片适配以容纳所述晶片，并且所述凹槽的相邻侧壁的相接处具有用于容纳所述晶片的侧棱的凹陷部。本发明方案可以有效地避免晶片的侧棱或边角受到碰撞，从而对晶片进行保护，减少损伤。

Description

用于晶片封装的载体以及晶片的封装方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种用于晶片封装的载体以及晶片的封装方法。
背景技术
在现有的半导体封装技术中，通常包括以下步骤：对通过测试的晶圆(Wafer)进行划片工艺，将晶圆切割为小的晶片(Die)，然后将晶片固定到相应的载体上，再形成连接至晶片的接触点(Bond Pad)的超细的金属引线，将所述金属引线与载体的相应引脚(Lead)进行连接，从而构成需要的电路。其中，所述晶片又可以称为芯片裸片或管芯。
在现有的一种封装技术中，需要采用机械手臂逐个抓取晶片放置到载体上，并且逐个完成固定(例如胶水贴装)的步骤，进而采用机械手臂逐个形成与晶片的接触点电连接的金属引线，由于需要采用多轮操作，导致生产效率较低，并且由于需要采用封装设备和封装胶水完成，封装成本较高。
在另一种水流封装技术中，采用液体携带晶片流过载体，通过流水封装使载体表面的晶片有机会被液体吸入至所述载体上的凹槽中，然后在单轮操作中为多个晶片形成金属引线，进而形成金属引线与晶体的接触点之间的电连接。所述水流封装技术由于封装效率较高且封装成本较低，获得了广泛关注。
然而在现有的水流封装技术中，晶片容易受到损伤。具体而言，由于采用半导体硅片(Silicon)作为载体，硬度较高，晶片被水流吸引落入凹槽时，晶片的边角容易受到碰撞，进而发生损伤甚至导致碎裂，并且在后期形成覆盖层、金属引线、保护层时，需要对晶片施加压力，也容易导致晶片与载体接触的位置受到挤压损伤。进一步地，由于半导体硅片的材质较脆，在对载体进行震动，以及在晶片与载体的机械碰撞过程中，载体也容易发生碎裂，增加生产成本并降低生产效率。
发明内容
本发明解决的技术问题是提供一种用于晶片封装的载体以及晶片的封装方法，可以有效地避免晶片的侧棱或边角受到碰撞，从而对晶片进行保护，减少损伤。
为解决上述技术问题，本发明实施例提供一种用于晶片封装的载体，包括：基板；凹槽，形成于所述基板，所述凹槽的形状与晶片适配以容纳所述晶片，并且所述凹槽的相邻侧壁的相接处具有用于容纳所述晶片的侧棱的凹陷部。
可选的，所述凹陷部的延伸方向垂直于所述凹槽的底面。
可选的，所述凹陷部的剖面形状选自：圆形、椭圆形、半圆形，所述剖面沿平行于所述凹槽的底面的方向。
可选的，所述凹槽底部具有排液孔，所述排液孔贯穿所述凹槽底部以下的基板。
可选的，所述排液孔的形状选自：圆形、椭圆形、多边形。
可选的，所述凹槽的形状为棱台状，所述凹槽的侧壁与所述凹槽的底面的夹角为110度至130度。
可选的，所述凹槽的剖面形状为梯形，所述剖面的方向垂直于所述凹槽的底面。
可选的，所述载体的材料选自：石墨以及聚氨酯。
为解决上述技术问题，本发明实施例提供一种晶片的封装方法，包括以下步骤：提供载体，所述载体为上述载体；将所述晶片放置于液体中；利用所述液体形成水流并冲击所述载体，以使得所述晶片落入所述凹槽中；将所述晶片的接触点与金属引线电连接；将所述晶片从所述载体剥离。
可选的，在利用所述液体形成水流并冲击所述载体的过程中，驱动所述载体震动。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在本发明实施例中，所述载体包括：基板；凹槽，形成于所述基板，所述凹槽的形状与晶片适配以容纳所述晶片，并且所述凹槽的相邻侧壁的相接处具有用于容纳所述晶片的侧棱的凹陷部。采用上述方案，通过设置形成于基板的凹槽，且凹槽的相邻侧壁的相接处具有用于容纳所述晶片的侧棱的凹陷部，可以使所述晶片落入所述凹槽时，所述晶片的侧面与所述凹槽的侧壁接触，而晶片的侧棱与所述相接处不接触，可以使晶片的受力位置为所述晶片的侧面，并且通过设置凹陷部使晶片的侧棱不与基板接触，相比于使晶片的受力位置为晶片的侧棱，可以有效地避免晶片的侧棱或边角受到碰撞，从而对晶片进行保护，减少损伤。进一步地，在后续的封装工艺中，将所述晶片从所述载体剥离时，空气可以经由所述凹陷部进入，减少所述晶片与凹槽的底部、侧壁之间产生的负压，从而可以轻松的剥离晶片。
进一步地，在本发明实施例中，所述凹陷部的延伸方向垂直于所述凹槽的底面，相比于设置凹陷部的延伸方向与晶片的侧棱方向一致，可以降低在微细机械加工过程中的加工复杂度，以及提高载体的美观程度。
进一步，所述载体还包括贯穿所述凹槽底部以下的基板的排液孔，有助于在晶片落入所述凹槽时，通过排液孔排出晶片与凹槽的底部、侧壁之间的液体，可以使晶片容易落入凹槽，并且形成良好的粘附力，进而在将所述晶片从所述载体剥离时，空气可以经由所述排液孔从底部进入，减少所述晶片与凹槽的底部、侧壁之间产生的负压，从而可以轻松的剥离晶片。
进一步，所述载体的材料可以为石墨，由于石墨的材质较软，容易采用机械加工的方式加工成型，同时对晶片没有污染，成本低廉，容易在使用中进行安装固定，且在发生机械碰撞和振动时不容易发生碎裂，有助于降低载体加工的复杂度，且增强对晶片的保护。
附图说明
图1是现有技术中一种用于晶片封装的载体的顶视图；
图2是图1沿切割线A1-A2的剖面图；
图3是本发明实施例中一种用于晶片封装的载体的顶视图；
图4是图3沿切割线B1-B2的剖面图；
图5是本发明实施例中另一种用于晶片封装的载体的顶视图；
图6是图5沿切割线C1-C2的剖面图；
图7是图5沿切割线D1-D2的剖面图；
图8是本发明实施例中一种晶片的封装方法的流程图。
具体实施方式
在现有技术中，可以采用液体携带晶片流过载体，通过流水封装使载体表面的晶片有机会被液体吸入至所述载体上的凹槽中，然而在现有的水流封装技术中，晶片容易受到损伤。具体而言，由于采用半导体硅片(Silicon)作为载体，硬度较高，晶片被水流吸引落入凹槽时，晶片的边角容易受到碰撞，进而发生损伤甚至导致碎裂，并且在后期形成覆盖层、金属引线、保护层时，需要对晶片施加压力，也容易导致晶片与载体接触的位置受到挤压损伤。进一步地，由于半导体硅片的材质较脆，在对载体进行震动，以及在晶片与载体的机械碰撞过程中，载体也容易发生碎裂，增加生产成本并降低生产效率。
结合参照图1和图2，图1是现有技术中一种用于晶片封装的载体的顶视图；图2是图1沿切割线A1-A2的剖面图。
所述载体可以包括基板100以及凹槽110，所述凹槽110形成于所述基板100。
在具体实施中，当晶片140落入所述凹槽110时，所述凹槽110的相邻侧壁的相接处102与所述晶片140的侧棱142在位置上对应，也即所述相接处102容易碰撞到所述侧棱142，严重时导致侧棱142受到损伤，或导致侧棱142与晶片140的底面相交处的边角受到损伤。
本发明的发明人经过研究发现，在现有技术中，晶片通常为棱台结构，所述棱台的相邻侧面相交形成的侧棱以及边角非常容易受到损伤，尤其在落入凹槽的过程中，受到碰撞的可能性较大，容易发生损伤甚至导致碎裂。
在本发明实施例中，所述载体包括：基板；凹槽，形成于所述基板，所述凹槽的形状与晶片适配以容纳所述晶片，并且所述凹槽的相邻侧壁的相接处具有用于容纳所述晶片的侧棱的凹陷部。采用上述方案，通过设置形成于基板的凹槽，且凹槽的相邻侧壁的相接处具有用于容纳所述晶片的侧棱的凹陷部，可以使所述晶片落入所述凹槽时，所述晶片的侧面与所述凹槽的侧壁接触，而晶片的侧棱与所述相接处不接触，可以使晶片的受力位置为所述晶片的侧面，并且通过设置凹陷部使晶片的侧棱不与基板接触，相比于使晶片的受力位置为晶片的侧棱，可以有效地避免晶片的侧棱或边角受到碰撞，从而对晶片进行保护，减少损伤。进一步地，在后续的封装工艺中，将所述晶片从所述载体剥离时，空气可以经由所述凹陷部进入，减少所述晶片与凹槽的底部、侧壁之间产生的负压，从而可以轻松的剥离晶片。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
结合参照图3和图4，图3是本发明实施例中一种用于晶片封装的载体的顶视图；图4是图3沿切割线B1-B2的剖面图。
所述一种用于晶片封装的载体可以包括基板200和凹槽210，所述凹槽210形成于所述基板200，所述凹槽210的形状与晶片240适配以容纳所述晶片240。
需要指出的是，所述凹槽210与所述晶片240的尺寸适配，用于指示所述凹槽210与所述晶片240的大小、形状适配，从而使晶片240可以放置在所述凹槽210中。具体地，所述凹槽210与所述晶片240的尺寸适配可以是指所述晶片240的宽度占所述凹槽210的80％至100％，还可以是所述晶片240的高度占所述凹槽210的深度的80％至120％。
其中，所述凹槽210的相邻侧壁的相接处具有用于容纳所述晶片240的侧棱242的凹陷部212。
在本发明实施例中，通过设置形成于基板200的凹槽210，且凹槽210的相邻侧壁的相接处具有用于容纳所述晶片240的侧棱242的凹陷部212，可以使所述晶片240落入所述凹槽210时，所述晶片240的侧面与所述凹槽210的侧壁接触，而晶片240的侧棱242与所述相接处不接触，可以使晶片240的受力位置为所述晶片240的侧面，并且通过设置凹陷部212使晶片的侧棱242不与基板200接触，相比于使晶片240的受力位置为晶片240的侧棱242，可以有效地避免晶片240的侧棱242或边角受到碰撞，从而对晶片240进行保护，减少损伤。进一步地，在后续的封装工艺中，将所述晶片240从所述载体剥离时，空气可以经由所述凹陷部212进入，减少所述晶片240与凹槽210的底部、侧壁之间产生的负压，从而可以轻松的剥离晶片240。
结合参照图5至图7，图5是本发明实施例中另一种用于晶片封装的载体的顶视图；图6是图5沿切割线C1-C2的剖面图；图7是图5沿切割线D1-D2的剖面图。
所述另一种用于晶片封装的载体可以包括基板300和凹槽310，所述凹槽310形成于所述基板300，所述凹槽310的形状与晶片340适配以容纳所述晶片340，并且所述凹槽310的相邻侧壁的相接处具有用于容纳所述晶片340的侧棱342的凹陷部312。
具体地，所述凹陷部312的剖面形状可以选自：圆形、椭圆形、半圆形，所述剖面沿平行于所述凹槽310的底面的方向。
在本发明实施例中，通过设置凹陷部312的剖面形状选自：圆形、椭圆形、半圆形，可以使凹陷部312与晶片340的接触位置呈弧度状，相比于接触位置呈尖角状，有助于更好地对晶片340进行保护，减少损伤。
进一步地，所述凹陷部312的延伸方向垂直于所述凹槽310的底面。具体可以参照图7示出的剖面图。
需要指出的是，只要设置凹陷部312的延伸方向与晶片340的侧棱342方向一致，以使晶片340落入凹槽310时，凹陷部312不与晶片340的侧棱342接触，即可对侧棱342进行保护。
在本发明实施例中，所述凹陷部312的延伸方向垂直于所述凹槽310的底面，相比于设置凹陷部312的延伸方向与晶片340的侧棱342方向一致，可以降低在微细机械加工过程中的加工复杂度，以及提高载体的美观程度。
进一步地，所述凹槽310底部可以具有排液孔330，所述排液孔330贯穿所述凹槽310底部以下的基板300。
在本发明实施例中，所述载体还包括贯穿所述凹槽310底部以下的基板300的排液孔330，有助于在晶片340落入所述凹槽310时，通过排液孔330排出晶片340与凹槽310的底部、侧壁之间的液体，可以使晶片340容易落入凹槽310，并且形成良好的粘附力，进而在将所述晶片340从所述载体剥离时，空气可以经由所述排液孔330从底部进入，减少所述晶片340与凹槽310的底部、侧壁之间产生的负压，从而可以轻松的剥离晶片340。
更进一步地，所述排液孔330的形状可以选自：圆形、椭圆形、多边形。从而可以使用户根据具体需求或具体的加工工艺进行选择，提高便利性。
可以理解的是，所述排液孔330的尺寸不应当过大，否则容易在晶片340倾斜落入凹槽310时，对晶片340的侧棱342或边角形成损伤；所述排液孔330的尺寸不应当过小，否则难以排出适量的液体和空气。作为一个非限制性的例子，以所述排液孔330的形状为圆形为例，所述排液孔330的半径可以为所述凹槽310底部的横截面宽度的3％至50％，例如为10％或20％。
进一步地，所述凹槽310的形状可以为棱台状，所述凹槽310的侧壁302与所述凹槽310的底面的夹角b可以为110度至130度。
在具体实施中，通过设置载体中凹槽310的侧壁302与所述凹槽310的底面的夹角b为适当的角度，可以使载体更大限度的用于封装更多不同尺寸的晶片340，提高所述载体的适配性和使用的便利性。
参照常规晶片的形貌，晶片的侧棱与垂直于晶片底面的方向的夹角(即图6中示出的夹角c)通常为30度左右，因此作为一个非限制性的例子，可以设置凹槽310的侧壁302与垂直于所述凹槽底面的方向的夹角a为20度至40度，也即所述凹槽310的侧壁302与所述凹槽310的底面的夹角b可以为110度至130度。
优选地，可以设置凹槽310的侧壁302与垂直于所述凹槽底面的方向的夹角a为30度，设置所述凹槽310的侧壁302与所述凹槽310的底面的夹角b可以为120度。
进一步地，所述凹槽310的剖面形状可以为梯形，所述剖面的方向垂直于所述凹槽310的底面。具体可以参照图6示出的剖面图。
在本发明实施例中，通过设置所述凹槽310的剖面形状为梯形，由于常规晶片的形貌为棱台状，可以使载体适配于更多的晶片，提高载体的适配性和使用的便利性。
进一步地，所述载体的材料可以选自：石墨以及聚氨酯(Polyurethane，PU)。
相比于现有技术中采用半导体硅片(Si)作为载体，并且在将硅材料加工成预设置结构时，需要使用化学腐蚀的方法，甚至需要专门的设备和开发相应的加工工艺，其加工难度较高，成本也较高，并且由于半导体硅片的材质较脆，在对载体进行震动，以及在晶片与载体的机械碰撞过程中，载体也容易发生碎裂，增加生产成本并降低生产效率，尤其在安装固定时提高困难度，不易大批量使用，在本发明实施例中，由于石墨以及聚氨酯的材质较软，容易采用机械加工的方式加工成型。
优选地，所述载体的材料可以采用石墨。具体地，采用石墨不仅材质较软，容易采用机械加工的方式加工成型，同时对晶片没有污染，成本低廉，容易在使用中进行安装固定，且在发生机械碰撞和振动时不容易发生碎裂，有助于降低载体加工的复杂度，且增强对晶片的保护。
参照图8，图8是本发明实施例中一种晶片的封装方法的流程图。
所述晶片的封装方法可以包括步骤S11至步骤S15：
步骤S11：提供载体；
步骤S12：将所述晶片放置于液体中；
步骤S13：利用所述液体形成水流并冲击所述载体，以使得所述晶片落入所述凹槽中；
步骤S14：将所述晶片的接触点与金属引线电连接；
步骤S15：将所述晶片从所述载体剥离。
其中，所述载体可以为图3至图7中示出的任意一种载体。
采用本发明实施例的方案，可以在载体的表面投放大量晶片，通过流水封装在短时间内使大量晶片落入凹槽中，有利于提高晶片封装的效率，降低封装成本，且有效地避免晶片的侧棱或边角受到碰撞，从而对晶片进行保护，减少损伤。
进一步地，在利用所述液体形成水流并冲击所述载体的过程中，可以驱动所述载体震动。
在本发明实施例中，可以通过设置载体震动，可以使位置不稳定或受到的涡流引力不足的晶片自动脱离凹槽，并且载体的震动有助于使晶片进行移动和翻转，从而有机会在合适的凹槽处稳定地落入。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种用于晶片封装的载体，其特征在于，包括：
基板；
凹槽，形成于所述基板，所述凹槽的形状与晶片适配以容纳所述晶片，并且所述凹槽的相邻侧壁的相接处具有用于容纳所述晶片的侧棱的凹陷部。
2.根据权利要求1所述的用于晶片封装的载体，其特征在于，所述凹陷部的延伸方向垂直于所述凹槽的底面。
3.根据权利要求1或2所述的用于晶片封装的载体，其特征在于，所述凹陷部的剖面形状选自：圆形、椭圆形、半圆形，所述剖面沿平行于所述凹槽的底面的方向。
4.根据权利要求1所述的用于晶片封装的载体，其特征在于，
所述凹槽底部具有排液孔，所述排液孔贯穿所述凹槽底部以下的基板。
5.根据权利要求4所述的用于晶片封装的载体，其特征在于，所述排液孔的形状选自：圆形、椭圆形、多边形。
6.根据权利要求1所述的用于晶片封装的载体，其特征在于，所述凹槽的形状为棱台状，所述凹槽的侧壁与所述凹槽的底面的夹角为110度至130度。
7.根据权利要求1所述的用于晶片封装的载体，其特征在于，所述凹槽的剖面形状为梯形，所述剖面的方向垂直于所述凹槽的底面。
8.根据权利要求1所述的用于晶片封装的载体，其特征在于，所述载体的材料选自：石墨以及聚氨酯。
9.一种晶片的封装方法，其特征在于，包括以下步骤：
提供载体，所述载体为权利要求1至7任一项所述的载体；
将所述晶片放置于液体中；
利用所述液体形成水流并冲击所述载体，以使得所述晶片落入所述凹槽中；
将所述晶片的接触点与金属引线电连接；
将所述晶片从所述载体剥离。
10.根据权利要求9所述的晶片的封装方法，其特征在于，在利用所述液体形成水流并冲击所述载体的过程中，驱动所述载体震动。
CN201810320322.2A 2018-04-11 2018-04-11 用于晶片封装的载体以及晶片的封装方法 Pending CN110364470A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810320322.2A CN110364470A (zh) 2018-04-11 2018-04-11 用于晶片封装的载体以及晶片的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810320322.2A CN110364470A (zh) 2018-04-11 2018-04-11 用于晶片封装的载体以及晶片的封装方法

Publications (1)

Publication Number Publication Date
CN110364470A true CN110364470A (zh) 2019-10-22

Family

ID=68214135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810320322.2A Pending CN110364470A (zh) 2018-04-11 2018-04-11 用于晶片封装的载体以及晶片的封装方法

Country Status (1)

Country Link
CN (1) CN110364470A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111730775A (zh) * 2020-07-20 2020-10-02 天津城建大学 适用于金刚石线切割机微型化分割的晶片载物板及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060148166A1 (en) * 2004-11-08 2006-07-06 Craig Gordon S Assembly comprising functional devices and method of making same
CN1893062A (zh) * 1993-12-17 2007-01-10 加利福尼亚大学董事会 制造自装配微结构的方法
US20150155445A1 (en) * 2011-12-27 2015-06-04 Sharp Laboratories Of America, Inc. Counterbore Pocket Structure for Fluidic Assembly
WO2017040964A1 (en) * 2015-09-02 2017-03-09 Qualcomm Incorporated Carrier tape

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893062A (zh) * 1993-12-17 2007-01-10 加利福尼亚大学董事会 制造自装配微结构的方法
US20060148166A1 (en) * 2004-11-08 2006-07-06 Craig Gordon S Assembly comprising functional devices and method of making same
US20150155445A1 (en) * 2011-12-27 2015-06-04 Sharp Laboratories Of America, Inc. Counterbore Pocket Structure for Fluidic Assembly
WO2017040964A1 (en) * 2015-09-02 2017-03-09 Qualcomm Incorporated Carrier tape

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111730775A (zh) * 2020-07-20 2020-10-02 天津城建大学 适用于金刚石线切割机微型化分割的晶片载物板及方法

Similar Documents

Publication Publication Date Title
US9847219B2 (en) Semiconductor die singulation method
JP4927484B2 (ja) 積層用デバイスの製造方法
JPH03204954A (ja) 半導体装置の製造方法
US10510626B2 (en) Method for use in manufacturing a semiconductor device die
US20240203744A1 (en) Semiconductor packages with die including cavities and related methods
EP1522099A1 (en) Method and wafer for maintaining ultra clean bonding pads on a wafer
US6914317B2 (en) Thin microelectronic substrates and methods of manufacture
US6541352B2 (en) Semiconductor die with contoured bottom surface and method for making same
CN102024685A (zh) 包含侧缘形状和织构的半导体晶片
US7518240B2 (en) Deposition pattern for eliminating backside metal peeling during die separation in semiconductor device fabrication
JP2012209480A (ja) 電極が埋設されたウエーハの加工方法
JP2004055852A (ja) 半導体装置及びその製造方法
CN110364470A (zh) 用于晶片封装的载体以及晶片的封装方法
US20200258751A1 (en) Silicon-on-insulator die support structures and related methods
US6361708B1 (en) Method and apparatus for polishing a metal film
US11830756B2 (en) Temporary die support structures and related methods
KR100927778B1 (ko) 반도체 패키지 제조 방법
US11901184B2 (en) Backmetal removal methods
US20220351977A1 (en) Die sidewall coatings and related methods
US20090155981A1 (en) Method and apparatus for singulating integrated circuit chips
CN109979878B (zh) 被加工物的加工方法
US20200258750A1 (en) Die support structures and related methods
KR100730621B1 (ko) 웨이퍼상의 본딩 패드를 초청정 상태로 유지하는 방법
US20220352095A1 (en) Multidie supports and related methods
KR20200085056A (ko) 실리콘 관통 전극 공정에서 사용되는 캐리어 웨이퍼 재생 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191022