JP5824156B2 - 平坦な表面を有する三次元窒化ガリウム構造の製造方法 - Google Patents

平坦な表面を有する三次元窒化ガリウム構造の製造方法 Download PDF

Info

Publication number
JP5824156B2
JP5824156B2 JP2014530456A JP2014530456A JP5824156B2 JP 5824156 B2 JP5824156 B2 JP 5824156B2 JP 2014530456 A JP2014530456 A JP 2014530456A JP 2014530456 A JP2014530456 A JP 2014530456A JP 5824156 B2 JP5824156 B2 JP 5824156B2
Authority
JP
Japan
Prior art keywords
gan
plane
forming
gan film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014530456A
Other languages
English (en)
Other versions
JP2015503838A (ja
Inventor
マーク アルバート クラウダー
マーク アルバート クラウダー
チャンチン チャン
チャンチン チャン
ポール ジェイ． シューエル
ポール ジェイ． シューエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/337,843 external-priority patent/US8685774B2/en
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2015503838A publication Critical patent/JP2015503838A/ja
Application granted granted Critical
Publication of JP5824156B2 publication Critical patent/JP5824156B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Weting (AREA)

Description

本発明は、概括的には、発光ダイオード（ＬＥＤ）の製造プロセスに関し、より詳細には、平坦な表面を有する三次元（３Ｄ）窒化ガリウム構造を製造するための方法に関する。
本発明は、概括的には、発光ダイオード（ＬＥＤ）の製造プロセスに関し、より詳細には、ＬＥＤに使用するための、平坦な表面を有する三次元（３Ｄ）窒化ガリウム構造を製造するための方法に関する。
図１は、先行技術を示す図であり、平坦な窒化ガリウムＬＥＤの部分断面図である。窒化ガリウム（ＧａＮ）は、その有利なバンドギャップおよび直線的なバンド構造のために、ＬＥＤの実用化に広く使用されており、その製造は、Nguyen, X.L., Nguyen, T.N.N., Chau, V.T. & Dang, M.C., "The fabrication of GaN-based light emitting diodes (LEDs)", Adv. Nat. Sci: Nanosci. Nanotechnol. 1, 025015 (2010), に記載されている、次に示すような平面有機金属気相成長法（ＭＯＣＶＤ）のシーケンスによるものが最も多い。
１）Ｓｉドーピングした厚いｎ−ＧａＮがサファイア基板上に堆積される。
２）交互に積層するＩｎＧａＮおよびＡｌＧａＮの薄膜からなる多重量子井戸（ＭＱＷ）層が形成される。
３）Ｍｇドーピングされたｐ−ＧａＮ薄層が形成される。
この技術の制約の１つが、十分に高性能な材料を形成することが困難であるために、デバイスに使用するＧａＮの生産コストが高くなるということである。まず、この困難性は、分子線エピタキシ（ＭＢＥ）またはＭＯＣＶＤのリアクタ内、および、熱膨張率（ＣＴＥ）の異なる基板上にて一般的に非常に高温（例えば、１０００℃より高い温度）で処理される成長プロセスから発生する。ＣＴＥの違いは、デバイスの性能および信頼性に不都合な影響を与えるスレッディング転位の形成を導く可能性がある。加えて、フィルムへのストレスは、ＧａＮフィルム内に取り込まれ得るドープ剤の量を制限し、同様に、得られる発光特性範囲を制限する。そのため、欠陥密度を改善し、与えられた成長基板領域によってＬＥＤ発光を生成することができるデバイス表面領域の量を増やすことが好ましい。
図２Ａから図２Ｃは、先行技術を示す図であり、テクスチャ状表面を有するＬＥＤデバイスの部分断面図である。図２Ａは平面状ＬＥＤを描いており、図２ＢはフリップチップＬＥＤを描いており、図２ＣはテクスチャテンプレートＬＥＤを描いている。平面ＬＥＤ構造において他に憂慮すべき点は、ＧａＮの高い屈折率によって、狭角の円錐状に放射される光の量を制限する点である。円錐の外に出る光は内部に反射され、デバイスの効率を減少させる。より多くの光を出させるための方法として、平面デバイス上の封止層の粗さを増やすための様々な方法が発明されている。例えば、Fuji, T. et al., "Increase in the extraction efficiency of GaN-based light-emitting diodes via surface roughening", Applied Physics Letters 84, 855 (2004), および、Lee, H.C. et al., "Effect of the surface texturing shapes fabricated using dry etching on the extraction efficiency of vertical light-emitting diodes", Solid-State Electronics 52, 1193-1196 (2008)のドライエッチングでテクスチャを出す研究がある。ナノ構造表面コーティング（Kang, J.W. et al., "Improved Light Extraction of GaN-Based Green Light-Emitting Diodes with an Antireflection Layer of ZnO Nanorod Arrays", Electrochem. Solid-State Lett. 14, H120-H123 (2011)）もまた、内部反射を抜き出すための同様の方法として使用される。
図３Ａおよび図３Ｂはそれぞれ、先行技術を示す図であり、ＧａＮマイクロロッドＬＥＤ構造、およびマイクロロッドＬＥＤを配列することによって製造されるデバイスを描いている。平坦なデバイスの製造における問題を軽減するための方法は、ＧａＮナノワイヤまたはマイクロロッド（micro-rods）を使用することである。上記のような構造は、高温状態において、ｐ−ＱＷ−ｎＬＥＤを形成するために適切なシェル構造を形成し得る。また、上記のような構造は、成長基板から得られ、誘電泳動（すなわち、電界）プロセスを使用することによって堆積される。ＧａＮマイクロロッドは、量子井戸構造のエピタキシャル成長のための、六角形または三角形状のロッドといった非平面状テンプレートを供給する。この平面からの逸脱は光の放出効率を高め得る。上記マイクロロッドおよびナノワイヤの直径は一般的に、スレッディング転位密度が著しく減少し、内部量子効率（ＩＱＥ）および寿命を増加させるのに十分なほどに小さい。ＧａＮマイクロロッドの結晶配向性を制御することによって、非極性、または半極性の平面をデバイスの製造に使用することができる。その結果、量子閉じ込めシュタルク効果（ＱＣＳＥ）の影響を低減し、ＩＱＥが改善される。
いくつかの研究グループが、ＧａＮナノワイヤの開発に取り組んでおり、様々な度合いの結果が得られている。高品質のＧａＮナノワイヤを生み出す１つのアプローチとして、テンプレート基板からのＭＯＣＶＤエピタキシャル成長を用いる方法が、ＵＮＭの研究者たちによって開発された（S.D. Hersee, et al., "The controlled growth of GaN nanowires", Nano Letters 6, 1808 (2006) ）。このプロセスによって、一定の直径、および、（１１００）族の側壁配向を有する六角形断面を有する優良なナノワイヤが生み出された。しかしながら、その成長は、１時間に２マイクロメートルのみであった。
他の方法である、様々な触媒（例えば、Ｇｅ、Ａｕ、またはＦｅ）を用いることでナノワイヤおよびナノロッドを生成し、ＬＥＤデバイスを製造する、ＶＬＳ系成長プロセスが開発されている。ＶＬＳによって成長したＧａＮナノワイヤの結晶配向性は、成長のために好ましい軸配向性（温度によって決まるａ軸およびｃ軸）と相反し、相が相反し（閃亜鉛鉱およびウルツ鉱）、結果として生じるナノワイヤの側壁配向が不均一であり得るため、理想的でない可能性がある。これは、デバイスの製造に使用される電界分散ＧａＮナノワイヤの均一性に影響を与え得る。
均一な側壁配向および最小の欠陥密度を有するＧａＮＬＥＤが製造されれば、有利となるだろう。
本発明によれば、平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造の製造方法であって、基板を準備するステップと、上記基板の上部表面を覆うＧａＮフィルムを成長させるステップと、上記ＧａＮフィルムの上部表面に空洞を形成するステップと、上記ＧａＮフィルムの上部表面の上記空洞にウェットエッチングを行うステップと、上記ＧａＮフィルム中に延びる平坦な側壁を形成するステップと、を含む平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造の製造方法を提供する。
図１は、先行技術を示す図であり、平坦な窒化ガリウムＬＥＤの部分断面図である。 図２Ａは、先行技術を示す図であり、テクスチャ状表面を有するＬＥＤデバイスの部分断面図である。 図２Ｂは、先行技術を示す図であり、テクスチャ状表面を有するＬＥＤデバイスの部分断面図である。 図２Ｃは、先行技術を示す図であり、テクスチャ状表面を有するＬＥＤデバイスの部分断面図である。 図３Ａは、先行技術を示す図であり、ＧａＮマイクロロッドＬＥＤ構造を描いている図である。 図３Ｂは、先行技術を示す図であり、マイクロロッドＬＥＤを配列することによって製造されるデバイスを描く図である。 図４Ａは、ＧａＮ三次元（３Ｄ）構造の部分断面図である。 図４Ｂは、ＧａＮ三次元（３Ｄ）構造の部分断面図である。 図５は、ＧａＮ３Ｄ配列を描いている部分断面図である。 図６Ａは、図５の配列を示す平面図である。 図６Ｂは、図５の配列を示す平面図である。 図７は、Ｃｌ２系プラズマドライエッチングによるＧａＮマイクロ柱配列を示す斜視図である。 図８は、極性選択エッチングのメカニズムを説明するための、Ｎ極ＧａＮの方向に沿った視点でのＧａＮフィルムの断面の概略図である。 図９は、転位欠陥点に対する腐食液の選択的攻撃による六角形状のエッチピットを描いている図である。 図１０Ａは、ＴＭＡＨ腐食液を用いたプラズマドライエッチングによって導入された欠陥に対する選択的ＧａＮエッチングを描いている図である。 図１０Ｂは、ＴＭＡＨ腐食液を用いたプラズマドライエッチングによって導入された欠陥に対する選択的ＧａＮエッチングを描いている図である。 図１０Ｃは、ＴＭＡＨ腐食液を用いたプラズマドライエッチングによって導入された欠陥に対する選択的ＧａＮエッチングを描いている図である。 図１１は、円形マイクロポストエッチングの副生成物である、六角形状ＧａＮマイクロポストを描いている図である。 図１２Ａは、結合レーザ穿孔パルス異方性ウェットエッチングプロセスによって取り得るエッチングの形状を描いている図である。 図１２Ｂは、結合レーザ穿孔パルス異方性ウェットエッチングプロセスによって取り得るエッチングの形状を描いている図である。 図１３Ａは、三次元テクスチャによって増強される平面状蜂の巣ＬＥＤ構造を製造するための一般的なプロセスにおけるステップを描いている図である。 図１３Ｂは、三次元テクスチャによって増強される平面状蜂の巣ＬＥＤ構造を製造するための一般的なプロセスにおけるステップを描いている図である。 図１３Ｃは、三次元テクスチャによって増強される平面状蜂の巣ＬＥＤ構造を製造するための一般的なプロセスにおけるステップを描いている図である。 図１３Ｄは、三次元テクスチャによって増強される平面状蜂の巣ＬＥＤ構造を製造するための一般的なプロセスにおけるステップを描いている図である。 図１３Ｅは、三次元テクスチャによって増強される平面状蜂の巣ＬＥＤ構造を製造するための一般的なプロセスにおけるステップを描いている図である。 図１３Ｆは、三次元テクスチャによって増強される平面状蜂の巣ＬＥＤ構造を製造するための一般的なプロセスにおけるステップを描いている図である。 図１３Ｇは、三次元テクスチャによって増強される平面状蜂の巣ＬＥＤ構造を製造するための一般的なプロセスにおけるステップを描いている図である。 図１４Ａは、マイクロロッド状または柱状ＬＥＤデバイスを製造するための一般的なプロセスにおけるステップを描いている図である。 図１４Ｂは、マイクロロッド状または柱状ＬＥＤデバイスを製造するための一般的なプロセスにおけるステップを描いている図である。 図１４Ｃは、マイクロロッド状または柱状ＬＥＤデバイスを製造するための一般的なプロセスにおけるステップを描いている図である。 図１４Ｄは、マイクロロッド状または柱状ＬＥＤデバイスを製造するための一般的なプロセスにおけるステップを描いている図である。 図１４Ｅは、マイクロロッド状または柱状ＬＥＤデバイスを製造するための一般的なプロセスにおけるステップを描いている図である。 図１４Ｆは、マイクロロッド状または柱状ＬＥＤデバイスを製造するための一般的なプロセスにおけるステップを描いている図である。 図１４Ｇは、マイクロロッド状または柱状ＬＥＤデバイスを製造するための一般的なプロセスにおけるステップを描いている図である。 図１５は、平坦な表面を有する三次元ＧａＮ柱構造を製造するための方法を示すフローチャートである。 図１６Ａは、それぞれ、蜂の巣構造および三角形状エッチング柱の走査型電子顕微鏡（ＳＥＭ）による画像表現である。 図１６Ｂは、それぞれ、蜂の巣構造および三角形状エッチング柱の走査型電子顕微鏡（ＳＥＭ）による画像表現である。 図１７Ａは、ＧａＮ三次元配列の別のタイプを示す平面図である。 図１７Ｂは、ＧａＮ三次元配列の別のタイプを示す部分断面図である。 図１８Ａは、マイクロロッド状または柱状ＬＥＤデバイスを製造するための一般的なプロセスにおけるステップを描いている図である。 図１８Ｂは、マイクロロッド状または柱状ＬＥＤデバイスを製造するための一般的なプロセスにおけるステップを描いている図である。 図１８Ｃは、マイクロロッド状または柱状ＬＥＤデバイスを製造するための一般的なプロセスにおけるステップを描いている図である。 図１８Ｄは、マイクロロッド状または柱状ＬＥＤデバイスを製造するための一般的なプロセスにおけるステップを描いている図である。 図１８Ｅは、マイクロロッド状または柱状ＬＥＤデバイスを製造するための一般的なプロセスにおけるステップを描いている図である。 図１８Ｆは、マイクロロッド状または柱状ＬＥＤデバイスを製造するための一般的なプロセスにおけるステップを描いている図である。 図１８Ｇは、マイクロロッド状または柱状ＬＥＤデバイスを製造するための一般的なプロセスにおけるステップを描いている図である。 図１８Ｈは、マイクロロッド状または柱状ＬＥＤデバイスを製造するための一般的なプロセスにおけるステップを描いている図である。 図１８Ｉは、マイクロロッド状または柱状ＬＥＤデバイスを製造するための一般的なプロセスにおけるステップを描いている図である。 図１８Ｊは、マイクロロッド状または柱状ＬＥＤデバイスを製造するための一般的なプロセスにおけるステップを描いている図である。 図１８Ｋは、マイクロロッド状または柱状ＬＥＤデバイスを製造するための一般的なプロセスにおけるステップを描いている図である。 図１９は、平坦な表面を有する三次元ＧａＮ柱構造を用いているＬＥＤを製造するための代替の方法を示すフローチャートである。 図２０Ａは、平坦な表面を有する三次元ＧａＮ柱構造を有するＬＥＤの平面図である。 図２０Ｂは、平坦な表面を有する三次元ＧａＮ柱構造を有するＬＥＤの部分断面図である。 図２１Ａは、平坦な表面を有する三次元ＧａＮ柱構造を有するＬＥＤの関連タイプの平面図である。 図２１Ｂは、平坦な表面を有する三次元ＧａＮ柱構造を有するＬＥＤの関連タイプの部分断面図である。 図２２Ａは、平坦な表面を有する三次元ＧａＮ柱構造を用いるＬＥＤの製造のための方法を示すフローチャートである。 図２２Ｂは、平坦な表面を有する三次元ＧａＮ柱構造を用いるＬＥＤの製造のための方法を示すフローチャートである。
〔実施形態１〕
Figure 0005824156
図５は、ＧａＮ３Ｄ配列を描いている部分断面図である。配列５００は、ＧａＮ構造５０６を備える上部表面５０４を有する基板５０２を含む。各ＧａＮ構造５０６は、上部表面５０４と接続された第１端部５０８、および、ｍ面またはａ面に形成された側壁５１０を有する。一般的には、基板５０２はサファイア、ケイ素、または炭化ケイ素を材料としている。しかしながら、配列５００は、特定の基板材料に限定されるものではない。
図６Ａおよび図６Ｂは、図５の配列の平面図である。図５のＧａＮ構造５０６はＧａＮ柱である。図６Ａに示すように、ＧａＮ柱またはマイクロロッド４０２は、三角形状であってもよい。図６Ｂに示すように、ＧａＮ柱は六角形状であってもよい。六角形状の柱は、柱の少なくとも一部を貫通する穴または中空コアを有していてもよい。
図１７Ａおよび図１７Ｂは、それぞれ、ＧａＮ３Ｄ配列のもう１つのタイプを示す平面図および部分断面図である。配列１７００は、上部表面１７０４を有する基板１７０２を含む。開口１７０６の蜂の巣構造は、ＧａＮフィルム１７０８に形成される。各開口１７０６は、ｍ面またはａ面に形成される側壁１７１０を有する。一般的には、ＧａＮフィルム１７０８に形成される開口１７０６は六角形状である。基板１７０２は、サファイア、ケイ素、炭化ケイ素であってもよい。
サファイア基板上に堆積された平面上のＧａＮフィルムは、異例のトポロジーを有するＬＥＤデバイスを製造するために、不純物を添加したＧａＮのその後のエピタキシャル成長のためのテンプレートとして振る舞う、ロッドまたは空洞のような、エッチングされた３次元構造を形成するために使用され得る。製造のための一般的な方法としては、ＧａＮ層の損傷領域を形成するためのプラズマエッチングまたはレーザアブレーションのような技術を使用し、それに続いて、選択的に損傷した材料を除去するウェットエッチングが行われる。最終的な形状は、非常に遅いエッチング速度、並びに、低い転位密度およびトラップ準位のような、デバイス製造に望ましい特性を有するＧａＮの結晶面に形成される。第１のエッチングステップの一態様は、材料を除去するためのものであり、製造されるデバイスのタイプに適切な、マイクロロッドまたは円錐形の空洞といった形状の損傷プロファイルを生成する。イオン注入またはサンドブラスティングといった他の技術が、損傷領域を形成するために使用されてもよい。ウェットエッチングを行うステップは、最初の形状を精製し、高品質なデバイスを作ることができる、損傷の少ない表面を生成する。
一態様によれば、円柱状のテンプレートを形成し、マイクロロッドＬＥＤを製造するために、テンプレートに基づいてＬＥＤを製造するために必要な層を堆積する。そして、マイクロロッドＬＥＤは、ＬＥＤエミッタの配列を形成するために、集積され、新しい基板上に堆積され、互いに接続される。
平面状ＬＥＤ構造において他に憂慮すべき点は、ＧａＮの高い屈折率によって、狭角の円錐状に放射される光の量を制限する点である。円錐の外に出る光は内部に反射され、デバイスの効率を減少させる。上述したように、より多くの光を出させるための方法として、平面デバイス上の封止層の粗さを増やすための様々な方法が発明されている。ここに開示された構造は、表面のテクスチャに対するエッチングによって、光の放出を改善し、ＬＥＤ製造前のｎ型ＧａＮの原材料においての放出領域もまた、従来の平面ＬＥＤと比較して増加している。
高性能なＧａＮ系デバイスを製造するためには、ＧａＮのパターニング（すなわち、エッチング）技術が非常に重要となる。「三族窒化物」材料を一体とする高い結合エネルギーによって結合しているＧａＮの成長の質を変化させるために、エッチングのプロセスにおいて、現在ユニークな挑戦が行われている。他の半導体材料のエッチングと同様に、プラズマ系ドライエッチングおよび化学系ウェットエッチングがＧａＮのパターニングにおける主要なエッチング技術である。切除された材料および熱分解を排除するために、適切なウェットエッチングの技術を併用することで、ＧａＮフィルムのレーザパターニングによってもまた、ユニークな構造を得ることができる。
ＧａＮに対するプラズマドライエッチングに使われる一般的なエッチングガスは、Ｃｌ２／Ａｒである。アルゴン（またはヘリウム）は、プラズマを安定させるため、または、冷却を目的として添加される。アルゴン添加によって表面の不活性イオンのボンバードメントが起こり、その結果、塩素系プラズマが、ＧａＣｌ３のような（揮発性の）化学的副生成物を生成すると同時に、より異方性エッチングが起こるようになる。ドライエッチングプロセスは、高いエッチング速度により、高確率で異方性エッチングとなり、滑らかな表面構造が得られる。塩素系気体の化学的性質が半導体デバイスの製法において広く使用されるので、ＧａＮをエッチングするためにＣｌ２系プラズマを使用することが好ましい。
図７は、Ｃｌ２系プラズマドライエッチングによるＧａＮマイクロ柱配列を示す斜視図である。エッチングパラメータは制御されてもよい。ＧａＮにおける欠陥は、エッチング条件に対して特に敏感であり、周囲の材料より速く、または、遅くエッチングにおける応答を示し、最終的には図示するようなピットや草を形成する。
ＧａＮのプラズマドライエッチングにおける一面は、ＧａＮ系デバイスの性能を落とし得るイオン誘導損傷によって容易に生成される。この結果に立ち向かうために、ドライエッチングおよびウェットエッチングの技術が併用される。または、レーザ除去およびウェットエッチングの技術が併用される。
上述したように、最も一般的なプロセスによって、サファイア、または炭化ケイ素といった異質な基板上にＧａＮが堆積する。ウェットエッチングの技術は、最近まで、ほぼ、エピタキシャルフィルムのような（０００１）の配向への利用のみに制限されていた。表１に示すように、様々な化学物質が、ＧａＮの結晶システムにおける特定平面を攻撃する性質を示す。
Figure 0005824156
ＧａＮはアルカリ性水溶液中にてエッチングされ得る。しかしながらエッチングは、おそらく水酸化ガリウム（Ｇａ（ＯＨ）３）からなる不溶性のコーティングの形成によって中断する。（０００１）配向のＧａＮフィルムには、２つのタイプの表面極性がある。一方はＧａ極ＧａＮであり、もう一方はＮ極ＧａＮである。平面有機金属気相成長法（ＭＯＣＶＤ）またはヒドリド気相成長法によって成長したほとんどのＧａＮフィルムはＧａ極フィルムであり、有機金属分子線成長法（ＭＯＭＢＥ）によって成長したＧａＮフィルムはＮ極フィルムである。"Crystallographic wet chemical etching of GaN" APL V. 73. n. 18, 1998, p. 2655によれば、ＫＯＨ、ＮａＯＨ、またはＴＭＡＨ水溶液中においては、Ｎ極ＧａＮフィルムのみがエッチングされ、
Figure 0005824156
面に限定された三角錐が生成される。ＫＯＨ、ＮａＯＨ、またはＴＭＡＨ水溶液中においては、Ｇａ極フィルムのエッチングは行われない。
Ｇａ極およびＮ極結晶のエッチングにおける性質の違いは、表面結合の状態が異なるためであり、極性のみに依存している。このような極性選択的エッチングのメカニズムは、D. Li, M. Sumiya, K. Yshiyama, Y.Suzuki, Y. Fukuda, S. Fuke, Phys. Status Solidi A 180(2000)357において説明されている。
図８は、極性選択エッチングのメカニズムを説明するための、Ｎ極ＧａＮの方向に沿った視点でのＧａＮフィルムの断面の概略図である。ステージ（ａ）は、それぞれの窒素原子のダングリングボンドに１つの負電荷を有する窒素の終端層を示す。ステージ（ｂ）は、水酸化物イオンの吸着を示す。ステージ（ｃ）は、酸化物の形成を示す。ステージ（ｄ）は、酸化物の溶解を示す。
水酸化物イオン（ＯＨ−）は、試料の表面上にまず吸着され、次にＧａ原子と以下に示すように反応する。
Figure 0005824156
ＫＯＨは触媒として働き、また、生成物であるＧａ２Ｏ３の溶媒である（ステップ（ｄ））。図８のステージ（ａ）から（ｄ）を繰り返すことにより、Ｎ極ＧａＮはエッチングされる。なお、どの原子が終端表面を形成するかは問題ではない。もし表面がＧａ終端だったとしても、エッチングはステージ（ｃ）で開始される。これに対して、Ｇａ極ＧａＮは、（ＯＨ−）と、水酸化物イオンがＧａ原子を攻撃することを妨げる、窒素原子における３つの占有されたダングリングボンドとの間の反発によって不活性となる。これにより、Ｇａ極ＧａＮはエッチングされない。
しかしながら、ＧａＮの高い転位密度によって、成長層と基板との間に、一般的に１０７〜１０１１ｃｍ２の広さである、広い空間格子のミスマッチが生じる。このような欠陥は、エッチング速度および結果物の表面形状に明白な影響を与える。
図９は、転位欠陥点に対する腐食液の選択的攻撃による六角形状のエッチピットを描く図である。Seok-In Na et al., "Selective Wet Etching of p-GaN for Efficient GaN-Based Light-Emitting Diodes", IEEE Photonics Technology Letters, Vol. 18, No. 14, July 15, 2006にて述べられているように、転位に関する選択的エッチングは、アルカリ性腐食液によって起こるだけでなく、プラズマドライエッチングによって導入された欠陥もまた、同種の選択的エッチングを起こす。
図１０Ａから図１０Ｃは、ＴＭＡＨ腐食液を用いたプラズマドライエッチングによって導入された欠陥に対する選択的ＧａＮエッチングを描いている図である。図１０Ａは、プラズマエッチングを開始して１分後のＧａＮ表面を示している。図１０Ｂは、ＴＭＡＨによるウェットエッチングの後のＧａＮ表面を示している。図１０Ｃは、六角形状のエッチピットの近接図である。すなわち、エッチングは２つのステップによって行われる。まず、円形の空洞が（０００１）面にプラズマドライエッチングに形成される（図１０Ａ）。そして、遅い表面エッチング速度で、結晶学的エッチングによって輪郭を描く（図１０Ｂ）。この場合、面ファミリである
Figure 0005824156
は、六角形状のエッチピットが形成されるｃ面に垂直である。
Figure 0005824156
面ファミリは、六角形状のエッチピットの内部側壁を形成するだけでなく、図１１に示すような、三角形状ＧａＮマイクロポストの外部側壁の側壁でもある。
図１１は、円形マイクロポストエッチングの副生成物である、三角形状ＧａＮマイクロポストを描いている図である。次にＴＭＡＨによる結晶学的エッチングが行われる、図１１に示すマイクロポストをドライエッチングするための相補的なマスクは、明らかに、完全な高さの三角形状ＧａＮマイクロポストまたは柱を生み出す。後述するように、三角形状ＧａＮマイクロポストを生成することには多くの利点がある。最初の欠陥の生成はプラズマドライエッチングによるものに限定されないことが理解されよう。ＧａＮのレーザアブレーションに続くＴＭＡＨによる結晶学的エッチングによっても、同様の結果が得られる。他の技術として、イオン注入のような、規則的なパターンに損傷領域を生み出す方法もまた、利用可能である。
レーザアブレーションによって欠陥生成を制御するために、平面ＧａＮフィルムは、ＧａＮにおける金属ガリウムおよび窒素の熱分解を起こすためのパルスエキシマレーザの照射を受ける。エキシマレーザの非コヒーレント性は、複数の領域への同時照射を可能にする。コヒーレント性を有する光源による光学回折を利用してもよい。
１つのパターンは、あらかじめ準備された侵入深度によってＧａＮフィルムに効果的に穴をあけるドットの六角形配列からなる。この深度は、与えられた領域に衝突させるパルスの数、およびレーザパルスのエネルギー密度によって制御可能である。このレーザによる開口は、加熱した希釈ＴＭＡＨ（テトラメチルアンモニウムヒドリド）を用いるようなウェットエッチングによる、その後の異方性エッチングによって影響を受ける領域の側壁に欠陥を導入する。この異方性エッチングが、欠陥のある材料を取り除き、フィルムのｃ面およびｍ面にて効果的に停止することにより、レーザの侵入深度に対してＧａＮフィルム表面から延びる六角形状のエッチングピットが生じる。ＧａＮフィルムの結晶学的配向を有する表面に照射することに使用される六角形状のドット配列の角配向を操作することによって、あらかじめ準備されたパターンが、ＧａＮに対する最終的なレーザによる開口およびウェットエッチングによって現れる。例えば、レーザアレイがｍ面配向に対するものである場合、レーザによって生成されたピットは最終的にエッチングによって蜂の巣構造となり、最も遅いエッチングの彫面が最も近いピットと垂直である。逆に言えば、レーザアレイがａ面配向（すなわち、最初の配向から３０°回転）に対するものであるとき、六角形状のエッチングピットの角は最も近いピットに到達し、もしウェットエッチングプロセスが十分な時間行われた場合、三角形構造が形成される。
図１２Ａおよび図１２Ｂは、結合レーザ穿孔パルス異方性ウェットエッチングプロセスによって取り得るエッチングの形状を描いている図である。図１２Ａにおけるレーザパターンは、ＧａＮ配向のｍ面に対するものであり、一方図１２ＢにおけるレーザパターンはＧａＮ配向のａ面に対するものである。黒色の領域は、初めにレーザで開けられた穴を意味し、灰色の領域は、異方性ウェットエッチングによって取り除かれたＧａＮを意味している。
２つの配置のうちの一方（図１２Ａ）は、ｃ面およびｍ面のみが露出しており、エッチングピットの配列がよく整ったものとなっている。この表面領域の増加は、平面ＬＥＤに活用され、最も適した結晶面におけるＧａＩｎＮおよびｐ−ＧａＮのエピタキシャル成長を可能にする。レーザ処理の性質のために、エッチングピットの深度および側壁の傾斜は、レーザのフルエンスと発射回数によって正確に制御することができる。ＧａＮにエッチングピットを形成する一般的な例としては、１．７Ｊ／ｃｍ２のフルエンスであり、波長が３０８ｎｍのレーザにおいて、領域ごとに１００回の発射が必要となる。その後、出てきた金属Ｇａを除去するために、ピラニア溶液（１４０℃のＨ２Ｏ２およびＨ２ＳＯ４で２０分間）によってエッチングし、７５℃のＴＭＡＨ（５％）で４から１２０時間エッチングする。
２つの配置のうちの他方（図１２Ｂ）は、直立したマイクロロッドをエッチングによって形成することに適している。六角形状のエッチングピットの角が別の六角形状のエッチングピットの角に到達するまで異方性エッチングを実行することによって、ＧａＮ材料の大部分が除去され、三角形状の直立した柱のみが残る。異方性エッチングはｍ面（ウルツ鉱型構造の
Figure 0005824156
面ファミリ、ただし、
Figure 0005824156
ファミリであるａ面を除く）を残し、すべての面が同じ面ファミリである三角形状の柱を生み出す。ｍ面は非極性であるので、ｍ面を作ることは、ＬＥＤデバイスにおいてより好ましい。
実験では、ＧａＮフィルムの熱分解を引き起こすためのレーザ処理においては、約１１００ｍＪ／ｃｍ２という鋭いフルエンスの閾値を示した。ここでフルエンスとは、特定領域に照射された、独立したパルスの数である。この閾値または閾値付近においてレーザによって引き起こされた損傷は、熱分解の確率論的な性質およびレーザパルスの空間的なプロフィールのバリエーションのために、均一性に乏しい。しかしながら、熱分解がより容易かつ均一に行われる、より高いフルエンスでは、レーザパルスの数が、ＧａＮフィルムにおける側壁のプロフィールおよび損傷領域の深度において副次的な効果を示す。これは、少ない発射回数（すなわち、単位面積当たり３０回）が、エッチングピットの中心に向かってよりはっきりしたテーパリングを有する、より浅いエッチングの深度を生む場所において、特に顕著である。領域ごとの発射回数がより多い場合、側壁のプロフィールはより急勾配となり、侵入の増加を伴って、中心に向かうテーパリングが不明確となる。これは、より多数のレーザパルスが、開けられた穴から融解した金属ガリウムを出す原因であることを示しており、これにより、レーザによって開けられた穴の底部における材料の熱分解が、中心から外側へ広がる。
また、実験は、８５℃の５％ＴＭＡＨで１３８時間の異方性エッチングと、それに続くレーザでの開口による損傷の誘発の効果を観察するために実施された。レーザによる開口は、ＧａＮの熱分解を通じてＧａＮフィルムに広範囲の損傷を引き起こし、急激な温度勾配の存在によって、レーザによって開けられた穴の周囲の局所的な領域においても同様の損傷を引き起こした。この損傷した材料は、熱された希釈ＴＭＡＨによって異方性エッチングが行われ、熱された希釈ＴＭＡＨは、損傷したＧａＮを直ちに攻撃するが、ｃ面およびｍ面のような確実な結晶学的位置ではその攻撃が鈍化される。この、ＧａＮフィルムの結晶学的レイアウトに関連する、損傷領域のプロフィールを制御する能力は、ドライエッチングとレーザによる開口のどちらによってでも生成される、３次元テンプレートの最終形状の制御を可能にする。
レーザによる開口プロセスは、特に、投影型のエキシマレーザ型加工用具を用いる場合に、ＧａＮフィルムに損傷を導入する効果的な方法である。高出力エキシマレーザと連結された投影システムは、ＧａＮの熱分解を引き起こすのに十分な一定のフルエンスと同時に広範囲の露出を可能にする。このタイプのシステムはまた、一般的に２５μｍより深い穴を生成し、ＧａＮの成長中のＣＴＥミスマッチのために、基板がたわむという問題を排除する。基板のたわみは、約７〜１０μｍであり、エッチングピットを形成するために、ＴＭＡＨによるエッチングの前にＧａＮのドライエッチングを用いることのようなフォトリソグラフィーでは、この問題を克服することは困難である。エキシマレーザは比較的高い周波数（一般的に３００Ｈｚ、いくつかのレーザシステムでは４ｋＨｚを超えることも可能）を有するパルスレーザシステムであり、サファイア基板上のＧａＮにおいて高い処理量のプロセスを可能にする。
図１３Ａから図１３Ｇは、三次元テクスチャによって増強される平面状蜂の巣ＬＥＤ構造を製造するための一般的なプロセスにおけるステップを描いている図である。図１３Ａは、ＭＯＣＶＤまたはＭＢＥプロセスを用いて、ｎ−ＧａＮ薄層のサファイア基板上における成長を開始している。図１３Ｂでは、深い円錐形状のピットがｎ−ＧａＮにてエッチングまたは融除される。図１３Ｃでは、上述したように、損傷したＧａＮを除去するためにウェットエッチングが行われる。図１３Ｄでは、ｎ−ＧａＮ薄層を任意に堆積させてもよい。そして、ＭＱＷ層およびｐ−ＧａＮ層がｎ−ＧａＮテンプレート上にＬＥＤを形成するために堆積される。図１３Ｅでは、ｎ−ＧａＮを接触させるために開口がエッチングされる。ショットキー障壁を防ぐために適切な金属が、ｐ−ＧａＮおよびｎ−ＧａＮ接点上に堆積される。図１３Ｆでは、サファイアウエハがデバイスを単体にするために切り落とされ、デバイスが配列されて基板に取り付けられる。図１３Ｇでは、結線によってＬＥＤと接続される。
図１４Ａから図１４Ｇは、マイクロロッド状または柱状ＬＥＤデバイスを製造するための一般的なプロセスにおけるステップを描いている図である。図１４Ａは、ＭＯＣＶＤまたはＭＢＥプロセスを用いて、ｎ−ＧａＮ層のサファイア基板上における成長を開始しており、ｎ−ＧａＮ層は一般的には１０から３０ミクロン（μｍ）の薄さである。図１４Ｂでは、三角形状または六角形状の柱のいずれかを形成するために、ｎ−ＧａＮにてエッチングまたは融除が行われる。図１４Ｃでは、上述したように、損傷したＧａＮを除去して直立した柱を形成するために、ウェットエッチングが行われる。図１４Ｄでは、ｎ−ＧａＮ薄層が任意に形成されてもよい。ＭＱＷ層およびｐ−ＧａＮ層は、ｎ−ＧａＮテンプレート上にＬＥＤを形成するために堆積される。図１４Ｅでは、レーザを用いてサファイアウエハから取り外すことで、マイクロロッドが集められる。図１４Ｆでは、マイクロロッドが適切な基板上に堆積される。マイクロロッドの一端は、ｎ−ＧａＮコアを接続するためにエッチングが行われる。図１４Ｇでは、金属製の相互接続が、マイクロロッド状ＬＥＤをアレイに接続するために堆積される。
以上より、上述した製造プロセスは、ＧａＮフィルムに損傷を導入するエッチングと、予め定められた３Ｄ構造を生成するための異方性結晶学的ウェットエッチングとの組み合わせである。これらの方法を使用することで、ＧａＮにおけるエッチングピットは、結晶学的なｍ面およびｃ面によって結合された、六角形状でテーパー状のピットの配列を形成することができる。ｍ面ファミリ
Figure 0005824156
の側壁を有する、三角形状の直立ＧａＮマイクロロッドは、ＬＥＤデバイスのための理想的な（すなわち非極性の）テンプレートとなる。ａ面ファミリ
Figure 0005824156
の側壁を有する、六角形状の直立ＧａＮマイクロロッドもまた、ＬＥＤデバイスのための理想的な（すなわち非極性の）テンプレートとなる。
図１６Ａおよび図１６Ｂは、それぞれ、蜂の巣構造および三角形状エッチング柱の走査型電子顕微鏡（ＳＥＭ）による画像表現である。両サンプルは、１．６Ｊ／ｃｍ２であり、単位面積当たり１２０回のレーザの発射回数によって加工処理される。基板の平面方向は、一般的にａ軸およびｍ軸の両方に配列される。３０°のオフセット（例えば、ｍ軸平面配向であって、レーザ処理のための回転補正なし）は、三角形状のマイクロロッドよりも、蜂の巣構造の形成を導く。
加熱した５％ＴＭＡＨを用いる、レーザによって開けられた穴の六角形状アレイをエッチングすることによって、制御された結晶学的表面を有する三角形状マイクロロッドが形成される。レーザによる処理は、リトグラフ処理よりもフィールドの深さを深くすることで、熱ストレスから起こるウエハのたわみによる問題を回避することができる。ＴＭＡＨによる異方性エッチングは、ｍ面と同様にｃ面を選択する。これは、終端にｃ面（０００１）を有し、３つの垂直面すべてにｍ面（１１００）を有する三角形の形成を可能にする。
類似の構造としては、一般的なＶＬＳ成長による、ｍ軸ファミリに対する側面とｃ軸に対する先端を有するＧａＮナノワイヤ（Nano Let., v.6, n.8, 2006, p.1808）が可能である。しかしながら、六角形構造の成長のためには、非常に高温（摂氏１０５０℃）でのＭＯＣＶＤ処理が必要であることが報告されている。六角形構造は、ＬＥＤ製造をより困難なものとするいくつかの問題を生む内曲領域の原因となり得る。
図１５は、平坦な表面を有する三次元ＧａＮ柱構造を製造するための方法を示すフローチャートである。この方法は明瞭さのために番号付されたステップのシーケンスとして描かれているが、番号付けはステップの順番を必ずしも規定するものではない。これらのステップのいくつかが省略されたり、平行して実行されたり、あるいはシーケンスの順番を厳格に維持することなく実行されたりすることが理解されよう。しかしながら、一般的に、この方法は描かれたステップの数字順に進んでいく。この方法はステップ１５００から開始される。
ステップ１５０２では、基板が準備される。基板はサファイア基板、炭化ケイ素基板、またはシリコン基板であってもよい。ステップ１５０４では、基板の上部を覆うＧａＮフィルムを成長させる。ステップ１５０６では、ＧａＮフィルムの上部表面に空洞を形成する。空洞は、レーザアブレーション、イオン注入、サンドブラスティング、またはドライエッチングを使用して形成されてもよい。ステップ１５０８では、ＧａＮフィルムの上部表面の空洞に対してウェットエッチングを行う。ステップ１５１０では、ＧａＮフィルム中に延びる平面上の側壁を形成する。ステップ１５１０においてＧａＮ柱が形成された場合、ステップ１５１２において基板からＧａＮ柱を分離する。
１つの態様として、ＧａＮフィルムの上部表面に空洞を形成すること（ステップ１５０６）は、ｃ面の上部表面に空洞を形成することを含む。ステップ１５１０における、ＧａＮフィルム中に延びる平面上の側壁を形成することは、ｍ面またはａ面ファミリからｃ面ｎ向かって直立した側壁を形成することを含む。換言すれば、ステップ１５０６では、ＧａＮフィルムにおいてｃ面晶帯軸に沿った方向に延びる空洞の配列を形成し、ステップ１５１０では、ｍ面またはａ面に側壁表面を有する、複数のＧａＮ柱を形成する。
別の態様として、ステップ１５０８におけるＧａＮフィルムの上部表面の空洞に対してウェットエッチングを行うことは、以下のサブステップを含む。ステップ１５０８ａでは、空洞の形成（ステップ１５０６）による損傷したＧａＮ材料を取り除く。ステップ１５０８ｂでは、ＧａＮフィルムにおいて、ｍ面、またはａ面に到達したときに、ＧａＮ材料の除去を停止する。
１つのバリエーションとして、ステップ１５１０では、ｍ面またはａ面ファミリに側壁表面を有する、複数の三角形状のＧａＮ柱を形成する。このバリエーションにおいて、ＧａＮフィルムの上部表面に空洞を形成する前に、ステップ１５０５では、ＧａＮフィルムの上部表面を露出する円形状の穴の配列を含むマスクを形成する。ステップ１５０６では、マスクによって露出されたＧａＮ上部表面の領域に、空洞をドライエッチングによって形成する。ステップ１５０８におけるＧａＮフィルムの空洞に対するウェットエッチングは、ＧａＮフィルム中の全ての方向において、空洞を異方性の方向で伸長させることを含む。ステップ１５１０における平面上の側壁を有する、三角形状のＧａＮ柱を形成することは、以下のサブステップを含む。ステップ１５１０ａでは、ウェットエッチング処理は、ｍ面またはａ面ファミリの両方から第１の表面に到達したとき遅くなる。ステップ１５１０ｃでは、第１の面における複数の側壁のそれぞれから、略三角形状のＧａＮ柱を形成する。この形状は、エッチング制御パラメータ、マスクパターン、および基板の配向に応答した正確な形状を有する略三角形状である。１つの態様において、ステップ１５０５では六角形状の穴の配列を有するマスクを形成する。
異なる態様において、ＧａＮフィルムの上部表面に空洞を形成する前に、ステップ１５０５では、ＧａＮフィルムの上部表面を露出する穴の配列を含むマスクを形成する。そして、ステップ１５０６では、マスクによって露出されたＧａＮの上部表面の領域に空洞をドライエッチングによって形成する。ステップ１５０８におけるＧａＮフィルムの空洞に対するウェットエッチングは、ＧａＮフィルム中の全ての方向において、空洞を異方性の方向で伸長させることを含む。平坦な側壁を有するＧａＮ柱の形成は、以下のサブステップを含む。ステップ１５１０ａでは、ウェットエッチング処理は、ｍ面またはａ面ファミリの両方から第１の表面に到達したとき遅くなる。ステップ１５１０ｂでは、第１の面における複数の側壁それぞれから、略円形状のＧａＮ柱を形成する。この形状は、エッチング制御パラメータおよびマスクパターンに応答した正確な形状を有する略円形状状である。１つの態様において、ステップ１５１０では六角形状の穴の配列を有するマスクを形成する。
六角形状の柱は、ドライエッチング処理におけるパターニングのための逆トーンマスク（すなわち、空洞の形成のために使用されるマスクが相対的に逆になっている）を使用することによって形成される。このマスクは、ステップ１５０５の一部として形成され、図７に示すように、略円形状の柱を形成するためのドライエッチングに続く、ＧａＮ上部表面のパターニングに使用される。ステップ１５０８における、空洞に対するウェットエッチングは、ＧａＮフィルム中の全ての方向において、空洞を異方性の方向で伸長させることを含む。平坦な側壁を有するＧａＮ柱の形成は、以下のサブステップを含む。ステップ１５１０ａでは、ウェットエッチング処理は、ｍ面またはａ面ファミリの両方から第１の表面に到達したとき遅くなる。この六角形状の柱の形成は、ＧａＮ配向に対するマスクの回転に影響されない。また、隣接する柱に対する、エッチングされた柱の位置または間隔にも同様に影響されない。
上述したように、ＧａＮフィルム中に伸長される平坦な側壁を形成すること（ステップ１５１０）は、ウェットエッチングの化学的性質に応じてＧａＮの側壁の面ファミリを選択することを含む。例えば、ステップ１５０８では、６０〜８０℃の温度範囲で、５％の濃度であるＴＭＡＨ（テトラメチルアンモニウムヒドリド）を用いた空洞の異方性エッチングを行ってもよい。そして、ウェットエッチングの化学的性質に応じてＧａＮの側壁の面ファミリを選択することは、ｍ面およびａ面のいずれにおいても停止する異方性エッチングを含む。
また別の態様において、ステップ１５０６におけるＧａＮフィルムの上部表面に空洞を形成することは、ＧａＮの上部表面中に空洞の配列をレーザアブレーションによって形成することを含む。ステップ１５０８では、ＧａＮフィルム中の全ての方向において、空洞を異方性の方向で伸長させる。ステップ１５１０は、以下のサブステップを含む。ステップ１５１０ａでは、ウェットエッチング処理は、ｍ面またはａ面ファミリの両方から第１の表面に到達したとき遅くなる。ステップ１５１０ｂでは、第１の面における複数の側壁それぞれから、略円形状のＧａＮ柱を形成する。ステップ１５０６において、六角形状の空洞の配列に対してレーザアブレーションが行われた場合、ステップ１５１０では六角形状のＧａＮ柱が形成される。また一方で、ステップ１５１０ｃでは、第１の面における複数の側壁のそれぞれから、略三角形状のＧａＮ柱を形成する。柱と蜂の巣構造の形成の間の違いは、ステップ１５０６において、誘発された六角形状のエッチングパターンに対する、結晶面における回転によるものである。
異なる態様において、ＧａＮフィルムの中に伸長する平面上の側壁の形成は、ＧａＮの蜂の巣構造によって生じる、六角形状の開口を形成するサブステップ（ステップ１５１０ｄ）を含む。
この方法は、ＧａＮの３次元構造および、ＧａＮの３次元配列を形成するために提供される。特定の処理のステップの例が発明を説明するために提示されているが、本発明はこれらの例示に限定されるものではない。本発明の他のバリエーションおよび実施形態が当業者によって見出されるだろう。
〔実施形態２〕
Figure 0005824156
図５は、ＧａＮ３Ｄ配列を描いている部分断面図である。配列５００は、上部表面５０４を有する基板５０２を含み、上部表面５０４はＧａＮ構造５０６の配列を有する。各ＧａＮ構造５０６は、基板の上部表面５０４に接続されている第１の端部５０８と、ｍ面またはａ面に形成される側壁５１０を有する。一般的に、基板５０２にはサファイア、ケイ素、または炭化ケイ素のような材料が用いられる。しかしながら、配列５００における基板の材料は特に限定されるものではない。
図６Ａおよび図６Ｂは、図５の配列を示す平面図である。図５のＧａＮ構造５０６はＧａＮ柱である。図６Ａに示すように、ＧａＮ柱またはマイクロロッド４０２は三角形状であってもよい。図６Ｂに示すように、ＧａＮ柱は六角形状であってもよい。
図１７Ａおよび図１７Ｂはそれぞれ、ＧａＮ三次元配列の別のタイプを示す平面図および部分断面図である。配列１７００は、上部表面１７０４を有する基板１７０２を含む。開口１７０６の蜂の巣構造はＧａＮフィルム１７０８に形成される。各開口１７０６は、ｍ面またはａ面に形成される側壁１７１０を有する。一般的に、ＧａＮフィルム１７０８に形成される開口１７０６は六角形状である。基板１７０２はサファイア、ケイ素、または炭化ケイ素であってもよい。
図２０Ａおよび図２０Ｂはそれぞれ、平坦な表面を有する三次元ＧａＮ柱構造を有するＬＥＤの平面図および部分断面図である。ＬＥＤ１８００は、第１の金属層に形成される複数の第１の電極指１８０６と、第２の金属層に形成される複数の対向する第２の電極指１８０８と、を有する上部表面１８０４を有する基板１８０２を含む。複数のＧａＮ柱構造１８１０が示されている。各ＧａＮ柱構造１８１０は、第１の電極指１８０６と対応する第２の電極指１８０８との間の隙間を埋める。各ＧａＮ柱構造１８１０は、対応する第１の電極指１８０６を覆う第１の端部１８１４を有するｎ型の不純物を添加したＧａＮ（ｎ−ＧａＮ）柱１８１２と、対応する第２の電極指１８０８に接続された第２の端部１８１６とを含む。端部のうち少なくとも１つは、ｃ面に形成される。１つの態様において、第２の端部１８１６は、一般的にｃ面に形成される。ｎ−ＧａＮ柱１８１２は、ｃ面に垂直であり、ｍ面ファミリおよびａ面ファミリのいずれかに形成される平坦な側壁１８１８を有する。多重量子井戸（ＭＱＷ）層は、ｎ−ＧａＮ柱の側壁１８１８およびＧａＮ柱の第１の端部１８１４を覆う。ｐ型の不純物を添加したＧａＮ（ｐ−ＧａＮ）の層１８２２は、ＭＱＷ層１８２０を覆う。上述したように、ｎ型の不純物を添加したＧａＮ柱１８２２は、六角形状または三角形状のいずれかである。
図示されるように、Ｎｉ薄層１８２４は各ＧａＮ柱構造１８１０のｐ−ＧａＮ層１８２２を覆うようにしてもよい。Ｎｉ層１８２４および透明コンダクタ１８２６の組み合わせが、対応する第１の電極指１８０６に各ＧａＮ柱構造１８１０のｐ−ＧａＮ層１８２２を接続するために、透明コンダクタ１８２６はＮｉ層１８２４を覆う。金属製相互接続１８２８は、露出している各ｎ−ＧａＮ柱の第２の端部１８１６と、下にある第２の電極指１８０８との間に挿入される。
図２１Ａおよび図２１Ｂはそれぞれ、平坦な表面を有する三次元ＧａＮ柱構造を有するＬＥＤの関連タイプの平面図および部分断面図である。ＬＥＤ１９００は、基板１９０２を覆うｎ−ＧａＮフィルムを含む。ｎ−ＧａＮフィルムは、複数の開口１９０６を有する第１の領域１９０４ａと第２の領域１９０４ｂとを有する。一般的に、開口１９０６は、六角形状である。各開口１９０６は、ｎ−ＧａＮフィルム１９０４ａの上部表面１９１０に沿ったｃ面に垂直な平坦な側壁１９０８を有する。平坦な側壁１９０８は、ｍ面またはａ面ファミリのいずれかに形成される。ＭＱＷ層１９１０は、ｎ−ＧａＮフィルムの第１の領域１９０４ａを覆う。ｐ−ＧａＮ層１９１２はＭＱＷ層１９１０を覆う。第１の金属層１９１４は、第１の電極を形成するためのｎ−ＧａＮフィルムの第２の領域１９０４ｂを覆う。第２の金属層１９１６は、第２の電極を形成するためのｐ−ＧａＮフィルム１９１２を覆う。別の態様において、図１９Ａおよび図１９Ｂに示すＬＥＤ構造は、Ｎｉ層および透明コンダクタからなる、任意の電流拡散層を含んでもよい。この構成の詳細については後述する。
サファイア基板上に堆積された平面上のＧａＮフィルムは、異例のトポロジーを有するＬＥＤデバイスを製造するために、不純物を添加したＧａＮのその後のエピタキシャル成長のためのテンプレートとして振る舞う、ロッドまたは空洞のような、エッチングされた３次元構造を形成するために使用され得る。製造のための一般的な方法としては、ＧａＮ層の損傷領域を形成するためのプラズマエッチングまたはレーザアブレーションのような技術を使用し、それに続いて、選択的に損傷した材料を除去するウェットエッチングが行われる。最終的な形状は、非常に遅いエッチング速度、並びに、低い転位密度およびトラップ準位のようなデバイス製造に望ましい特性を有するＧａＮの結晶面に形成される。第１のエッチングステップの一態様は、材料を除去するためのものであり、製造されるデバイスのタイプに適切な、マイクロロッドまたは円錐形の空洞といった形状の損傷プロファイルを生成する。イオン注入またはサンドブラスティングといった他の技術が、損傷領域を形成するために使用されてもよい。ウェットエッチングを行うステップは、最初の形状を精製し、高品質なデバイスを作ることができる、損傷の少ない表面を生成する。
一態様によれば、円柱状のテンプレートを形成し、マイクロロッドＬＥＤを製造するために、テンプレートに基づいてＬＥＤを製造するために必要な層を堆積する。そして、マイクロロッドＬＥＤは、ＬＥＤエミッタの配列を形成するために、集積され、新しい基板上に堆積され、互いに接続される。
平面ＬＥＤ構造において他に憂慮すべき点は、ＧａＮの高い屈折率によって、狭角の円錐状に放射される光の量を制限する点である。円錐の外に出る光は内部に反射され、デバイスの効率を減少させる。上述したように、より多くの光を出させるための方法として、平面デバイス上の封止層の粗さを増やすための様々な方法が発明されている。ここに開示された構造は、表面のテクスチャに対するエッチングによって、光の放出を改善し、ＬＥＤ製造前のｎ型ＧａＮの原材料においての放出領域もまた、従来の平面ＬＥＤと比較して増加している。
高性能なＧａＮ系デバイスを製造するためには、ＧａＮのパターニング（すなわち、エッチング）技術が非常に重要となる。「三族窒化物」材料を一体とする高い結合エネルギーによって結合しているＧａＮの成長の質を変化させるために、エッチングのプロセスにおいて、現在ユニークな挑戦が行われている。他の半導体材料のエッチングと同様に、プラズマ系ドライエッチングおよび化学系ウェットエッチングがＧａＮのパターニングにおける主要なエッチング技術である。切除された材料および熱分解を排除するために、適切なウェットエッチングの技術を併用することで、ＧａＮフィルムのレーザパターニングによってもまた、ユニークな構造を得ることができる。
ＧａＮに対するプラズマドライエッチングに使われる一般的なエッチングガスは、Ｃｌ２／Ａｒである。アルゴン（またはヘリウム）は、プラズマを安定させるため、または、冷却を目的として添加される。アルゴン添加によって表面の不活性イオンのボンバードメントが起こり、その結果、塩素系プラズマが、ＧａＣｌ３のような（揮発性の）化学的副生成物を生成すると同時に、より異方性エッチングが起こるようになる。ドライエッチングプロセスは、高いエッチング速度により、高確率で異方性エッチングとなり、滑らかな表面構造が得られる。塩素系気体の化学的性質が半導体デバイスの製法において広く使用されるので、ＧａＮをエッチングするためにＣｌ２系プラズマを使用することが好ましい。
図７は、Ｃｌ２系プラズマドライエッチングによるＧａＮマイクロ柱配列を示す斜視図である。エッチングパラメータは制御されてもよい。ＧａＮにおける欠陥は、エッチング条件に対して特に敏感であり、周囲の材料より速く、または、遅くエッチングにおける応答を示し、最終的には図示するようなピットや草を形成する。
ＧａＮのプラズマドライエッチングにおける一面は、ＧａＮ系デバイスの性能を落とし得るイオン誘導損傷によって容易に生成される。この結果に立ち向かうために、ドライエッチングおよびウェットエッチングの技術が併用される。または、レーザ除去およびウェットエッチングの技術が併用される。
上述したように、最も一般的なプロセスによって、サファイア、または炭化ケイ素といった異質な基板上にＧａＮが堆積する。ウェットエッチングの技術は、最近まで、ほぼ、エピタキシャルフィルムのような（０００１）の配向への利用のみに制限されていた。表１に示すように、様々な化学物質が、ＧａＮの結晶システムにおける特定平面を攻撃する性質を示す。
Figure 0005824156
ＧａＮはアルカリ性水溶液中にてエッチングされ得る。しかしながらエッチングは、おそらく水酸化ガリウム（Ｇａ（ＯＨ）３）からなる不溶性のコーティングの形成によって中断する。（０００１）配向のＧａＮフィルムには、２つのタイプの表面極性がある。一方はＧａ極ＧａＮであり、もう一方はＮ極ＧａＮである。平面有機金属気相成長法（ＭＯＣＶＤ）またはヒドリド気相成長法によって成長したほとんどのＧａＮフィルムはＧａ極フィルムであり、有機金属分子線成長法（ＭＯＭＢＥ）によって成長したＧａＮフィルムはＮ極フィルムである。"Crystallographic wet chemical etching of GaN" APL V. 73. n. 18, 1998, p. 2655によれば、ＫＯＨ、ＮａＯＨ、またはＴＭＡＨ水溶液中においては、Ｎ極ＧａＮフィルムのみがエッチングされ、
Figure 0005824156
面に限定された三角錐が生成される。ＫＯＨ、ＮａＯＨ、またはＴＭＡＨ水溶液中においては、Ｇａ極フィルムのエッチングは行われない。
Ｇａ極およびＮ極結晶のエッチングにおける性質の違いは、表面結合の状態が異なるためであり、極性のみに依存している。このような極性選択的エッチングのメカニズムは、D. Li, M. Sumiya, K. Yshiyama, Y.Suzuki, Y. Fukuda, S. Fuke, Phys. Status Solidi A 180(2000)357において説明されている。
図８は、極性選択エッチングのメカニズムを説明するための、Ｎ極ＧａＮの方向に沿った視点でのＧａＮフィルムの断面の概略図である。ステージ（ａ）は、それぞれの窒素原子のダングリングボンドに１つの負電荷を有する窒素の終端層を示す。ステージ（ｂ）は、水酸化物イオンの吸着を示す。ステージ（ｃ）は、酸化物の形成を示す。ステージ（ｄ）は、酸化物の溶解を示す。
水酸化物イオン（ＯＨ−）は、試料の表面上にまず吸着され、次にＧａ原子と以下に示すように反応する。
Figure 0005824156
ＫＯＨは触媒として働き、また、生成物であるＧａ２Ｏ３の溶媒である（ステップ（ｄ））。図８のステージ（ａ）から（ｄ）を繰り返すことにより、Ｎ極ＧａＮはエッチングされる。なお、どの原子が終端表面を形成するかは問題ではない。もし表面がＧａ終端だったとしても、エッチングはステージ（ｃ）で開始される。これに対して、Ｇａ極ＧａＮは、（ＯＨ−）と、水酸化物イオンがＧａ原子を攻撃することを妨げる、窒素原子における３つの占有されたダングリングボンドとの間の反発によって不活性となる。これにより、Ｇａ極ＧａＮはエッチングされない。
しかしながら、ＧａＮの高い転位密度によって、成長層と基板との間に、一般的に１０７〜１０１１ｃｍ２の広さである、広い空間格子のミスマッチが生じる。このような欠陥は、エッチング速度および結果物の表面形状に明白な影響を与える。
図９は、転位欠陥点に対する腐食液の選択的攻撃による六角形状のエッチピットを描く図である。Seok-In Na et al., "Selective Wet Etching of p-GaN for Efficient GaN-Based Light-Emitting Diodes", IEEE Photonics Technology Letters, Vol. 18, No. 14, July 15, 2006にて述べられているように、転位に関する選択的エッチングは、アルカリ性腐食液によって起こるだけでなく、プラズマドライエッチングによって導入された欠陥もまた、同種の選択的エッチングを起こす。
図１０Ａから図１０Ｃは、ＴＭＡＨ腐食液を用いたプラズマドライエッチングによって導入された欠陥に対する選択的ＧａＮエッチングを描いている図である。図１０Ａは、プラズマエッチングを開始して１分後のＧａＮ表面を示している。図１０Ｂは、ＴＭＡＨによるウェットエッチングの後のＧａＮ表面を示している。図１０Ｃは、六角形状のエッチピットの近接図である。すなわち、エッチングは２つのステップによって行われる。まず、円形の空洞が（０００１）面にプラズマドライエッチングによって形成される（図１０Ａ）。そして、遅い表面エッチング速度で、結晶学的エッチングによって輪郭を描く（図１０Ｂ）。この場合、面ファミリである
Figure 0005824156
は、六角形状のエッチピットが形成されるｃ面に垂直である。
Figure 0005824156
面ファミリは、六角形状のエッチピットの内部側壁を形成するだけでなく、図１１に示すような、三角形状ＧａＮマイクロポストの外部側壁の側壁でもある。
図１１は、円形マイクロポストエッチングの副生成物である、六角形状ＧａＮマイクロポストを描いている図である。次にＴＭＡＨによる結晶学的エッチングが行われる、図１１に示すマイクロポストをドライエッチングするための相補的なマスクは、明らかに、完全な高さの六角形状ＧａＮマイクロポストまたは柱を生み出す。後述するように、六角形状ＧａＮマイクロポストを生成することには多くの利点がある。最初の欠陥の生成はプラズマドライエッチングによるものに限定されないことが理解されよう。ＧａＮのレーザアブレーションに続くＴＭＡＨによる結晶学的エッチングによっても、同様の結果が得られる。他の技術として、イオン注入のような、規則的なパターンに損傷領域を生み出す方法もまた、利用可能である。
レーザアブレーションによって欠陥生成を制御するために、平面ＧａＮフィルムは、ＧａＮにおける金属ガリウムおよび窒素の熱分解を起こすためのパルスエキシマレーザの照射を受ける。エキシマレーザの非コヒーレント性は、複数の領域への同時照射を可能にする。コヒーレント性を有する光源による光学回折を利用してもよい。
１つのパターンは、あらかじめ準備された侵入深度によってＧａＮフィルムに効果的に穴をあけるドットの六角形配列からなる。この深度は、与えられた領域に衝突させるパルスの数、およびレーザパルスのエネルギー密度によって制御可能である。このレーザによる開口は、加熱した希釈ＴＭＡＨ（テトラメチルアンモニウムヒドリド）を用いるようなウェットエッチングによる、その後の異方性エッチングによって影響を受ける領域の側壁に欠陥を導入する。この異方性エッチングが、欠陥のある材料を取り除き、フィルムのｃ面およびｍ面にて効果的に停止することにより、レーザの侵入深度に対してＧａＮフィルム表面から延びる六角形状のエッチングピットが生じる。ＧａＮフィルムの結晶学的配向を有する表面に照射することに使用される六角形状のドット配列の角配向を操作することによって、あらかじめ準備されたパターンが、ＧａＮに対する最終的なレーザによる開口およびウェットエッチングによって現れる。例えば、レーザアレイがｍ面配向に対するものである場合、レーザによって生成されたピットは最終的にエッチングによって蜂の巣構造となり、最も遅いエッチングの彫面が最も近いピットと垂直である。逆に言えば、レーザアレイがａ面配向（すなわち、最初の配向から３０°回転）に対するものであるとき、六角形状のエッチングピットの角は最も近いピットに到達し、もしウェットエッチングプロセスが十分な時間行われた場合、三角形構造が形成される。
図１２Ａおよび図１２Ｂは、結合レーザ穿孔パルス異方性ウェットエッチングプロセスによって取り得るエッチングの形状を描いている図である。図１２Ａにおけるレーザパターンは、ＧａＮ配向のｍ面に対するものであり、一方図１２ＢにおけるレーザパターンはＧａＮ配向のａ面に対するものである。黒色の領域は、初めにレーザで開けられた穴を意味し、灰色の領域は、異方性ウェットエッチングによって取り除かれたＧａＮを意味している。
２つの配置のうちの一方（図１２Ａ）は、ｃ面およびｍ面のみが露出しており、エッチングピットの配列がよく整ったものとなっている。この表面領域の増加は、平面ＬＥＤに活用され、最も適した結晶面におけるＧａＩｎＮおよびｐ−ＧａＮのエピタキシャル成長を可能にする。レーザ処理の性質のために、エッチングピットの深度および側壁の傾斜は、レーザのフルエンスと発射回数によって正確に制御することができる。ＧａＮにエッチングピットを形成する一般的な例としては、１．７Ｊ／ｃｍ２のフルエンスであり、波長が３０８ｎｍのレーザにおいて、領域ごとに１００回の発射が必要となる。その後、出てきた金属Ｇａを除去するために、ピラニア溶液（１４０℃のＨ２Ｏ２およびＨ２ＳＯ４で２０分間）によってエッチングし、７５℃のＴＭＡＨ（５％）で４から１２０時間エッチングする。
２つの配置のうちの他方（図１２Ｂ）は、直立したマイクロロッドまたは柱をエッチングによって形成することに適している。六角形状のエッチングピットの角が別の六角形状のエッチングピットの角に到達するまで異方性エッチングを実行することによって、ＧａＮ材料の大部分が除去され、三角形状の直立した柱のみが残る。異方性エッチングはｍ面（ウルツ鉱型構造の
Figure 0005824156
面ファミリ、ただし、
Figure 0005824156
ファミリであるａ面を除く）を残し、すべての面が同じ面ファミリである三角形状の柱を生み出す。ｍ面は非極性であるので、ｍ面を作ることは、ＬＥＤデバイスにおいてより好ましい。
実験では、ＧａＮフィルムの熱分解を引き起こすためのレーザ処理においては、約１１００ｍＪ／ｃｍ２という鋭いフルエンスの閾値を示した。ここでフルエンスとは、特定領域に照射された、独立したパルスの数である。この閾値または閾値付近においてレーザによって引き起こされた損傷は、熱分解の確率論的な性質およびレーザパルスの空間的なプロフィールのバリエーションのために、均一性に乏しい。しかしながら、熱分解がより容易かつ均一に行われる、より高いフルエンスでは、レーザパルスの数が、ＧａＮフィルムにおける側壁のプロフィールおよび損傷領域の深度において副次的な効果を示す。これは、少ない発射回数（すなわち、単位面積当たり３０回）が、エッチングピットの中心に向かってよりはっきりしたテーパリングを有する、より浅いエッチングの深度を生む場所において、特に顕著である。領域ごとの発射回数がより多い場合、側壁のプロフィールはより急勾配となり、侵入の増加を伴って、中心に向かうテーパリングが不明確となる。これは、より多数のレーザパルスが、開けられた穴から融解した金属ガリウムを出す原因であることを示しており、これにより、レーザによって開けられた穴の底部における材料の熱分解が、中心から外側へ広がる。
また、実験は、８５℃の５％ＴＭＡＨで１３８時間の異方性エッチングと、それに続くレーザでの開口による損傷の誘発の効果を観察するために実施された。レーザによる開口は、ＧａＮの熱分解を通じてＧａＮフィルムに広範囲の損傷を引き起こし、急激な温度勾配の存在によって、レーザによって開けられた穴の周囲の局所的な領域においても同様の損傷を引き起こした。この損傷した材料は、熱された希釈ＴＭＡＨによって異方性エッチングが行われ、熱された希釈ＴＭＡＨは、損傷したＧａＮを直ちに攻撃するが、ｃ面およびｍ面のような確実な結晶学的位置ではその攻撃が鈍化される。この、ＧａＮフィルムの結晶学的レイアウトに関連する、損傷領域のプロフィールを制御する能力は、ドライエッチングとレーザによる開口のどちらによってでも生成される、３次元テンプレートの最終形状の制御を可能にする。
レーザによる開口プロセスは、特に、投影型のエキシマレーザ型加工用具を用いる場合に、ＧａＮフィルムに損傷を導入する効果的な方法である。高出力エキシマレーザと連結された投影システムは、ＧａＮの熱分解を引き起こすのに十分な一定のフルエンスと同時に広範囲の露出を可能にする。このタイプのシステムはまた、一般的に２５μｍより深い穴を生成し、ＧａＮの成長中のＣＴＥミスマッチのために、基板がたわむという問題を排除する。基板のたわみは、約７〜１０μｍであり、エッチングピットを形成するために、ＴＭＡＨによるエッチングの前にＧａＮのドライエッチングを用いることのようなフォトリソグラフィーでは、この問題を克服することは困難である。エキシマレーザは比較的高い周波数（一般的に３００Ｈｚ、いくつかのレーザシステムでは４ｋＨｚを超えることも可能）を有するパルスレーザシステムであり、サファイア基板上のＧａＮにおいて高い処理量のプロセスを可能にする。
図１３Ａから図１３Ｇは、三次元テクスチャによって増強される平面状蜂の巣ＬＥＤ構造を製造するための一般的なプロセスにおけるステップを描いている図である。図１３Ａは、ＭＯＣＶＤまたはＭＢＥプロセスを用いて、ｎ−ＧａＮ薄層のサファイア基板上における成長を開始している。図１３Ｂでは、深い円錐形状のピットがｎ−ＧａＮにてエッチングまたは融除される。図１３Ｃでは、上述したように、損傷したＧａＮを除去するためにウェットエッチングが行われる。図１３Ｄでは、ｎ−ＧａＮ薄層を任意に堆積させてもよい。そして、ＭＱＷおよびｐ−ＧａＮ層がｎ−ＧａＮテンプレート上にＬＥＤを形成するために堆積される。図１３Ｅでは、ｎ−ＧａＮを接触させるために開口がエッチングされる。ショットキー障壁を防ぐために適切な金属が、ｐ−ＧａＮおよびｎ−ＧａＮ接点上に堆積される。図１３Ｆでは、サファイアウエハがデバイスを単体にするために切り落とされ、デバイスが配列されて基板に取り付けられる。図１３Ｇでは、結線によってＬＥＤと接続される。１つの態様において、Ｎｉ薄層はｐ−ＧａＮ層を有するオーミックコンタクトを作るために、コンフォーマルに堆積され、ＩＴＯ、ＺｎＯ、カーボンナノチューブ（ＣＮＴｓ）、またはグラフェンといった透明コンダクタは、金属接続の形成の前に、電流拡散層としてコンフォーマルに堆積される。
図１４Ａから図１４Ｄ、および、図１８Ａから図１８Ｋは、マイクロロッド状または柱状ＬＥＤデバイスを製造するための一般的なプロセスにおけるステップを描いている図である。図１４Ａは、ＭＯＣＶＤまたはＭＢＥプロセスを用いて、ｎ−ＧａＮ層のサファイア基板上における成長を開始しており、ｎ−ＧａＮ層は一般的には１０から３０ミクロン（μｍ）の薄さである。図１４Ｂでは、三角形状または六角形状の柱のいずれかを形成するために、ｎ−ＧａＮにてエッチングまたは融除が行われる。図１４Ｃでは、上述したように、損傷したＧａＮを除去して直立した柱を形成するために、ウェットエッチングが行われる。図１４Ｄでは、ｎ−ＧａＮ薄層が任意に形成されてもよい。ＭＱＷおよびｐ−ＧａＮ層は、ｎ−ＧａＮテンプレート上にＬＥＤを形成するために堆積される。ＭＱＷ層は、量子井戸シェル（一般的には、５ｎｍのＩｎＧａＮと９ｎｍのｎ−ＧａＮが交互に重なっている５層）のシリーズである。外側のシェルは、約２００ｎｍの厚さのｐ型の不純物を添加したＧａＮ（Ｍｇドーピング）である。インジウムの含有量がより多いＭＱＷの場合、高輝度青色ＬＥＤ、または緑色ＬＥＤが形成され得る。図１８Ａでは、マイクロロッド（柱）が、レーザによる除去によってサファイアウエハから集められる。例えば、基板およびｎ−ＧａＮ層は、熱可塑性プラスチックポリマーを用いた、Ｓｉハンドリングウエハに接続されてもよい。１つの態様において、柱は、１００ｍＪ／ｃｍ２の１ショットＸｅＣｌレーザ（波長＝３０４ｎｍ）によって除去される。除去の後、熱可塑性プラスチックポリマーは、ハンドリングウエハを分離するためにアセトンに溶解される。
以上より、上述した製造プロセスは、ＧａＮフィルムに損傷を導入するエッチングと、予め定められた３Ｄ構造を生成するための異方性結晶学的ウェットエッチングとの組み合わせである。これらの方法を使用することで、ＧａＮにおけるエッチングピットは、結晶学的なｍ面およびｃ面によって結合された、六角形状でテーパー状のピットの配列を形成することができる。ｍ面ファミリ
Figure 0005824156
の側壁を有する、三角形状の直立ＧａＮマイクロロッドは、ＬＥＤデバイスのための理想的な（すなわち非極性の）テンプレートとなる。ａ面ファミリ
Figure 0005824156
の側壁を有する、六角形状の直立ＧａＮマイクロロッドもまた、ＬＥＤデバイスのための理想的な（すなわち非極性の）テンプレートとなる。
図１８Ａでは、ＬＥＤ構造の製造が、ガラスまたはプラスチックの平面上の基板にて開始される。例えば、Ｇｅｎ６ＬＣＤガラス基板（１５００ｍｍ×１８５０ｍｍ）が使用される。例えば、ＴａまたはＡｌといった金属層が堆積され、電界電極を生成するためのパターンが形成される。正のバスラインおよび負のバスラインが電界指（e-field fingers）の多数のペアに接続される。指（fingers（digits））は、ＧａＮ柱構造が堆積される位置に配置される。一般的に、指の間の距離は、柱構造の長さ以下である。
図１８Ｂでは、適当な溶媒（例えば、イソプロピルアルコール、水、またはアセトン）が基板表面上に流される。変調された交流場が、指の間にキャプチャフィールドを形成するために電界構造に印加される。
図１８Ｃでは、表面が完全に湿った後に、ＧａＮ柱構造を懸濁させたインクを注入する。インクの流れおよび交流場は、電界電極指の間に柱構造を捕らえるために調整される。速い流れおよび小さい交流場では、ＧａＮ柱構造が捕らえられない。遅い流れと大きい交流場の強さによって、多数のＧａＮ柱構造が捕らえられる。流れおよび交流場のバランスがとれているとき、目的とするように、１つの位置にＧａＮ柱構造が１つのみ捕らえられる。
図１８Ｄでは、各位置にＧａＮ柱が捕らえられたとき、基板にＧａＮ柱を押さえつけるために、交流場が増強される。インクの代わりに溶媒が流され、捕らえられていない余分なＧａＮ柱構造を洗い流すために、流れの速度が増加され、各位置の中心に１つのＧａＮ柱構造が残ることになる。
図１８Ｅでは、溶媒が乾かされ、基板にデバイスを製造する準備が整う。ｐ−ＧａＮ層の伝導性が非常に低いため、電流拡散層が使用されてもよい。非常に薄いＮｉ層（一般的に２ｎｍの薄さ）が、ｐ−ＧａＮシェル層の外にオーミックコンタクトを作るために、コンフォーマルに堆積される。ＩＴＯ、ＺｎＯ、カーボンナノチューブ（ＣＮＴｓ）、またはグラフェンといった透明コンダクタが、電流拡散層としてコンフォーマルに堆積される。
図１８Ｆでは、電流拡散層がパターニングされてエッチングされる。そして、ｎ−ＧａＮ柱に接続を作るために、ワイヤの一端に空間を残す。ウェットエッチングが最も伝導性の高い透明な酸化物をパターニングするために使用される。ＣＮＴまたはグラフェンにおいては、酸素プラズマエッチングが使用されてもよい。
図１８Ｇでは、ＧａＮ柱構造の一端が、ｎ−ＧａＮ柱のコアに電気的に接続するためにパターニングされてエッチングされる。Ｃｌ２を用いた反応性イオンエッチング（ＲＩＥ）を使用することで、ｐ−ＧａＮシェルおよび多重量子井戸層が、ｎ−ＧａＮのコアを露出するために除去される。ここで示すように、コア内への多少のオーバーエッチングが行われてもよい。
図１８Ｈでは、金属製相互接続が、ｎ−ＧａＮ柱のコアに接続するため、および、負電圧バスラインを作るために堆積される。例えば、金属は、ｎ−ＧａＮにオーミックコンタクトを作るためのＴｉ中間層を有するＡｕまたはＡｌであってもよい。
図１８Ｉでは、金属製相互接続が電流拡散層を接続するために堆積される。金属は、Ｎｉ中間層を有するＡｕまたはＡｌであってもよい。あるいは、この金属は最初に堆積され、その上にｎ−ＧａＮ金属が堆積されてもよい。あるいは、金属は、同じステップにおいてｎ−ＧａＮおよび電流拡散層の両方に堆積されてもよい。
図１８Ｊには、ＧａＮ柱構造に平行に接続された単一のセルが描かれている。セルは、概念上はシンプルである。生成される光の量は、ＧａＮ柱構造の数に比例する。例えば、約３．４Ｖの動作電圧が使用されてもよい。
図１８Ｋには、直列接続中に３つのダイオードの連なりを有する直並列接続のセルが描かれており、本接続には約１０Ｖに匹敵する動作電圧が使用されてもよい。より実用的な製品は、必要に応じて、数百から数千のＧａＮ柱構造を有する直並列接続よりも大きくなるであろう。
図１６Ａおよび図１６Ｂは、それぞれ、蜂の巣構造および三角形状エッチング柱の走査型電子顕微鏡（ＳＥＭ）による画像表現である。両サンプルは、１．６Ｊ／ｃｍ２であり、単位面積当たり１２０回のレーザの発射回数によって加工処理される。基板の平面方向は、一般的にａ軸およびｍ軸の両方に配列される。３０°のオフセット（例えば、ｍ軸平面配向であって、レーザ処理のための回転補正なし）は、三角形状のマイクロロッドよりも、蜂の巣構造の形成を導く。
加熱した５％ＴＭＡＨを用いる、レーザによって開けられた穴の六角形状アレイをエッチングすることによって、制御された結晶学的表面を有する三角形状マイクロロッドが形成される。レーザによる処理は、リトグラフ処理よりもフィールドの深さを深くすることで、熱ストレスから起こるウエハのたわみによる問題を回避することができる。ＴＭＡＨによる異方性エッチングは、ｍ面と同様にｃ面を選択する。これは、終端にｃ面（０００１）を有し、３つの垂直面すべてにｍ面（１１００）を有する三角形の形成を許可する。
類似の構造としては、一般的なＶＬＳ成長による、ｍ軸ファミリに対する側面とｃ軸に対する先端を有するＧａＮナノワイヤ（Nano Let., v.6, n.8, 2006, p.1808）が可能である。しかしながら、六角形構造の成長のためには、非常に高温（摂氏１０５０℃）でのＭＯＣＶＤ処理が必要であることが報告されている。六角形構造は、ＬＥＤ製造をより困難なものとするいくつかの問題を生む内曲領域の原因となり得る。
図２２は、平坦な表面を有する三次元ＧａＮ柱構造を用いるＬＥＤの製造のための方法を示すフローチャートである。この方法は明瞭さのために番号付されたステップのシーケンスとして描かれているが、番号付けはステップの順番を必ずしも規定するものではない。これらのステップのいくつかが省略されたり、平行して実行されたり、あるいはシーケンスの順番を厳格に維持することなく実行されたりすることが理解されよう。しかしながら、一般的に、この方法は描かれたステップの数字順に進んでいく。この方法はステップ２０００から開始される。
ステップ２００２では、複数のＧａＮ柱構造が形成され、各ＧａＮ柱構造は以下のサブステップのように形成される。ステップ２００２ａでは、少なくとも一方の端部がｃ面に形成される第１の端部および第２の端部を有するｎ−ＧａＮ柱が形成される。ｎ−ＧａＮ柱は、ｃ面に垂直である平坦な側壁を形成され、当該側壁はｍ面またはａ面のいずれかに形成される。ｎ型の不純物を添加したＧａＮ柱は、六角形状または三角形状である。ステップ２００２ｂでは、ｎ−ＧａＮ柱の側壁を覆うＭＱＷ層を形成する。ステップ２００２ｃでは、ＭＱＷ層を覆うｐ−ＧａＮ層を形成する。ステップ２００４では、第１の基板上に、第１の基板の上部表面に平行に配列された、ｎ型の不純物を添加したＧａＮ柱の側壁を有する、複数のＧａＮ柱構造が堆積される。ステップ２００６では、第１の電極を形成するために、第１の金属層に各ＧａＮ柱構造の第１の端部を接続する。ステップ２００８では、ｎ−ＧａＮ柱の第２端部を露出するために、各ＧａＮ柱構造の第２端部をエッチングする。ステップ２０１０では、第２の電極を形成するために、第２の金属層に各ＧａＮ柱構造の第２端部を接続する。
１つの態様において、ステップ２００２ａにおけるｎ型の不純物を添加したＧａＮ柱を形成することは、以下のサブステップを含む。ステップ２００２ａ１では、第２の基板を覆うｎ型の不純物を添加したＧａＮフィルムを成長させる。ステップ２００２ａ２では、ＧａＮフィルムの上部表面に空洞を形成する。ステップ２００２ａ３では、ＧａＮフィルムの上部表面において空洞をウェットエッチングする。ステップ２００２ａ４では、ＧａＮの上部表面に配列された、ｃ面に垂直な、ＧａＮフィルム中に延びる平面上の側壁を形成する。ステップ２００２ａ５では、第２の基板から各ＧａＮ柱の第１の端部を分離する。１つの態様において、ＭＱＷ層の形成（ステップ２００２ｂ）およびｐ−ＧａＮの形成（ステップ２００２ｃ）は、ステップ２００２ａ５における、第２の基盤から各ＧａＮ柱の第１の端部を分離する前に行われてもよい。
１つの態様において、ステップ２００３では、複数の第１の電極指および複数の対向する第２の電極指を有する第１の基板の上部表面を供給する。そして、ステップ２００４における第１の基板上の複数のＧａＮ柱構造の堆積は、以下のサブステップを含む。ステップ２００４ａでは、インク溶液にＧａＮ柱構造を懸濁させる。ステップ２００４ｂでは第１の基板の上部表面にインク溶液を流す。ステップ２００４ｃでは、各第１の電極指と対応する第２の電極指との間の第１のフィールドの強さを有する交流（ＡＣ）電場を生成する。上記電場に応じて、ステップ２００４ｄでは、ＧａＮ柱構造によって各第１の電極指と対応する第２の電極指との隙間を埋め、ステップ２００４ｅでは、ＧａＮ柱構造を捕らえるために電場の強さを増強する。ステップ２００４ｆでは、第１の基板の上部表面に溶媒を流す。溶媒の流れに応じて、ステップ２００４ｇでは、電場によって捉えられていないＧａＮ柱構造を除去する。
１つの態様において、ステップ２００６における第１の金属層に各ＧａＮ柱構造の第１の端部を接続することは、以下のサブステップを含む。ステップ２００６ａでは、第１の基板の上部表面およびＧａＮ柱構造を覆うＮｉ層をコンフォーマルに堆積する。ステップ２００６ｂでは、Ｎｉ層を覆う透明コンダクタをコンフォーマルに堆積する。そして、各ＧａＮ柱構造の第２の端部をエッチングする前に、ステップ２００８では、各ＧａＮ柱構造の第２端部を覆う透明コンダクタおよびＮｉ層を除去するためのエッチングを行う。ステップ２０１０では、第２の金属層に接続するために露出されたｎ−ＧａＮを覆う金属製相互接続層を堆積することによって、第２の金属層に各ＧａＮ柱構造の第２の端部を接続する。
図１９は、平坦な表面を有する三次元ＧａＮ柱構造を用いているＬＥＤを製造するための代替の方法を示すフローチャートである。この方法はステップ２１００から開始される。ステップ２１０２では、基板を覆うｎ−ＧａＮフィルムを成長させる。ステップ２１０４は、ｎ−ＧａＮフィルムの第１の領域に複数の開口を形成する。一般的に、開口は六角形状である。各開口は、ｎ−ＧａＮフィルムの上部表面に沿ったｃ面に垂直な平坦な側壁を有し、当該側壁は、ｍ面またはａ面ファミリのいずれかに形成される。ステップ２１０６では、ｎ−ＧａＮフィルムの第１の領域を覆うＭＱＷ層を形成する。ステップ２１０８では、ＭＱＷ層を覆うｐ−ＧａＮ層を形成する。ステップ２１１０では、第１の電極を形成するために、ｎ−ＧａＮの第２の領域を覆う第１の金属層を堆積する。ステップ２１１２では、第２の電極を形成するために、ｐ−ＧａＮフィルムを覆う第２の金属層を堆積する。
１つの態様において、ステップ２１０４におけるｎ−ＧａＮフィルムに複数の開口を形成することは、サブステップを含む。ステップ２１０４ａでは、ｎ−ＧａＮフィルムの上部表面に空洞を形成する。ステップ２１０４ｂでは、ｎ−ＧａＮフィルムの上部表面に空洞に対してウェットエッチングを行う。ステップ２１０４ｃでは、ｎ−ＧａＮフィルム中に延びる平面上の側壁を形成する。
ＧａＮ３Ｄ平面構造から作成されるＬＥＤおよび関連する製造プロセスが提供される。特定の処理のステップの例示が発明を図示するために提供されているが、本発明はこれらの例示に限定されるものではない。本発明の他のバリエーションおよび実施形態が当業者によって見出されるだろう。
ここに開示されている内容は、ＬＥＤ層が堆積される最初のＧａＮテンプレートの３次元形状のためにパフォーマンスが向上する発光ダイオード（ＬＥＤｓ）の基となる窒化ガリウム（ＧａＮ）の構造の種類である。テンプレートの構造は、マイクロロッドＬＥＤまたは柱状ＬＥＤを形成する円柱形状であってもよく、任意の大きさおよび形状で、高効率の照明をつくるためのアレイに接続される。また、テンプレートは、平面デバイスのための発光領域を増加させ、発光強度を向上させる直列に並ぶピットを有してもよい。テンプレートの形状は、ダメージエッチングおよび損傷したＧａＮを選択的に除去するウェットエッチングの組み合わせによって形成され、結晶面における遅いエッチング速度によって高品質を実現する。これらのテンプレートから作られるＬＥＤデバイスは、平坦なｎ型ＧａＮ基板にＭＯＣＶＤ堆積によってＬＥＤ構造を製造する従来の技術とは異なり、大きな平面デバイスを製造することができる。さらに、従来の技術とは異なり、上述したテンプレートから作られるＬＥＤデバイスは、ＬＥＤデバイスが形成された後の、上部表面への追加のテクスチャを必要としない。
これにより、平坦な表面を有する三次元窒化ガリウム構造の製造方法が提供される。基板を準備した後、上記方法は、基板の上部表面を覆うＧａＮフィルムを成長させ、ＧａＮフィルムの上部表面に空洞を形成する。上記空洞はレーザアブレーション、イオン注入、サンドブラスティング、またはドライエッチング処理の使用によって形成される。ＧａＮフィルムの上部表面における空洞に対しては、その後、ウェットエッチングが行われ、ＧａＮフィルムの中に延びる平面上の側壁が形成される。より明確には、上記空洞はＧａＮフィルムの上部表面におけるｃ面に形成され、平面上の側壁は、ｍ面ファミリまたはａ面ファミリに、ｃ面に垂直に形成される。
柱の側壁がｍ面またはａ面に形成されているＧａＮ柱からなる三次元ＧａＮ構造もまた提供される。一般的に、ＧａＮ柱は三角形のパターンまたは六角形のパターンを有する。他の態様において、ＧａＮ３Ｄアレイは、上部表面を有する基板と、ＧａＮ蜂の巣構造を形成するために、ＧａＮフィルムに六角形状の開口の配列とを備える。
上述した方法および構造のさらなる詳細については、実施形態１の記載によって提供される。
また、平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造を用いたＬＥＤの製造方法が提供される。上記方法は、複数のＧａＮ柱構造を形成する。各ＧａＮ柱構造は、少なくとも一方の端部がｃ面に形成される第１の端部および第２の端部と、ｍ面ファミリまたはａ面ファミリのいずれかに形成され、ｃ面に垂直な平坦な側壁とを有する、ｎ型の不純物を添加したＧａＮ（ｎ−ＧａＮ）を形成する結果となる。ｎ−ＧａＮ柱の側壁を覆う多重量子井戸（ＭＱＷ）層が形成され、ＭＱＷ層を覆う、ｐ型の不純物を添加したＧａＮ（ｐ−ＧａＮ）層が形成される。第１の基板の上部表面に対して平行である、ｎ型の不純物を添加したＧａＮ柱の側壁を有する複数のＧａＮ柱構造が第１の基板に堆積される。各ＧａＮ柱構造の第１の端部は、第１の電極を形成するために第１の金属層に接続される。各ＧａＮ柱構造の第２の端部は、ｎ−ＧａＮの第２の端部を露出するためにエッチングされ、第２の電極を形成するために第２の金属層に接続される。
他の態様において、上記方法は基盤を覆うｎ−ＧａＮフィルムを成長させる。複数の開口がｎ−ＧａＮフィルムの第１の領域に形成される。各開口は、ｍ面ファミリまたはａ面ファミリのいずれかに形成され、ｎ−ＧａＮフィルムの上部表面に沿ったｃ面に垂直な平坦な側壁を有する。ｎ−ＧａＮフィルムの第１の領域を覆うＭＱＷ層が形成され、ＭＱＷ層を覆うｐ−ＧａＮ層が形成される。第１の電極を形成するためのｎ−ＧａＮフィルムの第２の領域を覆うために、第１の金属層が堆積される。第２の電極を形成するためのｐ−ＧａＮ層を覆うために、第２の金属層が堆積される。
上述した方法および平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造を用いたＬＥＤのさらなる詳細については、実施形態２の記載によって提供される。
なお、本発明は以下のように表現することもできる。
本発明の態様１に係る窒化ガリウム（ＧａＮ）三次元（３Ｄ）構造によれば、窒化ガリウム（ＧａＮ）三次元（３Ｄ）構造であって、ＧａＮ柱と、ｍ面側壁およびａ面側壁からなるグループから選択される面に形成された柱側壁と、を備える窒化ガリウム（ＧａＮ）三次元（３Ｄ）構造を提供する。
本発明の態様２に係る窒化ガリウム（ＧａＮ）三次元（３Ｄ）配列によれば、窒化ガリウム（ＧａＮ）三次元（３Ｄ）配列であって、上部表面を有する基板と、ＧａＮフィルムに形成された開口の蜂の巣構造と、を備え、各開口は、ｍ面側壁およびａ面側壁からなるグループから選択される面に形成された側壁を有する窒化ガリウム（ＧａＮ）三次元（３Ｄ）配列を提供する。
本発明の態様３に係る平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造を用いる発光ダイオード（ＬＥＤ）の製造方法によれば、平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造を用いる発光ダイオード（ＬＥＤ）の製造方法であって、複数のＧａＮ柱構造を形成するステップを含み、上記各ＧａＮ柱構造を形成するステップは、少なくとも一方の端部がｃ面に形成される第１の端部および第２の端部、並びに、ｍ面ファミリおよびａ面ファミリからなるグループから選択される面に形成される、上記ｃ面に垂直な平坦な側壁を有する、ｎ型の不純物を添加したＧａＮ（ｎ−ＧａＮ）柱を形成するステップと、上記ｎ−ＧａＮ柱の側壁を覆う多重量子井戸（ＭＱＷ）層を形成するステップと、上記ＭＱＷ層を覆う、ｐ型の不純物を添加したＧａＮ（ｐ−ＧａＮ）層を形成するステップと、第１の基板上に複数のＧａＮ柱構造を堆積するステップであって、上記第１の基板の上部表面に対して平行に配列された上記ｎ型の不純物を添加したＧａＮ柱側壁を有し、第１の電極を形成するための第１の金属層に各ＧａＮ柱構造の第１の端部を接続するステップと、上記ｎ−ＧａＮ柱の第２の端部を露出させるために各ＧａＮ柱構造の第２の端部をエッチングするステップと、第２の電極を形成するための第２の金属層に各ＧａＮ柱構造の上記第２の端部を接続するステップと、を含む、平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造を用いる発光ダイオード（ＬＥＤ）の製造方法を提供する。
本発明の態様４に係る平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造を用いる発光ダイオード（ＬＥＤ）の製造方法によれば、上記態様３において、上記ｎ型の不純物を添加したＧａＮ柱を形成するステップは、第２の基板を覆うｎ型の不純物を添加したＧａＮフィルムを成長させるステップと、上記ＧａＮフィルムの上部表面に空洞を形成するステップと、上記ＧａＮフィルムの上部表面の上記空洞にウェットエッチングを行うステップと、上記ＧａＮフィルムの上部表面に沿ったｃ面に垂直な、上記ＧａＮフィルム中に延びる平坦な側壁を形成するステップと、上記第２の基板から各ＧａＮ柱の上記第１の端部を分離するステップと、を含んでもよい。
本発明の態様５に係る平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造を用いる発光ダイオード（ＬＥＤ）の製造方法によれば、上記態様４において、上記ｎ−ＧａＮ柱の側壁を覆う上記ＭＱＷ層を形成するステップ、および、上記ＭＱＷ層を覆う上記ｐ−ＧａＮを形成するステップは、上記第２の基板から各ＧａＮ柱の上記第１の端部を分離するステップの前に、上記ｎ−ＧａＮ柱の側壁を覆う上記ＭＱＷ層、および、上記ＭＱＷ層を覆う上記ｐ−ＧａＮを形成してもよい。
本発明の態様６に係る平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造を用いる発光ダイオード（ＬＥＤ）の製造方法によれば、上記態様３において、複数の第１の電極指および対向する複数の第２の電極指を第１の基板の上部表面に準備するステップをさらに含み、上記第１の基板上に上記複数のＧａＮ柱構造を堆積するステップは、インク溶液に上記ＧａＮ柱構造を懸濁させるステップと、上記第１の基板の上部表面上に上記インク溶液を流すステップと、各第１の電極指と対応する第２の電極指との間に第１の場の強さを有する交流（ＡＣ）電場を生成するステップと、上記電場に応じて、ＧａＮ柱構造によって、各第１の電極指と対向する第２の電極指との隙間を埋めるステップと、を含んでもよい。
本発明の態様７に係る平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造を用いる発光ダイオード（ＬＥＤ）の製造方法によれば、上記態様６において、上記複数のＧａＮ柱構造を堆積するステップは、上記ＧａＮ柱構造によって、第１の電極指と対向する第２の電極指との隙間を埋めるステップに続いて、上記ＧａＮ柱構造を捕らえるために上記電場の強さを増強するステップと、上記第１の基板の上部表面上に溶媒を流すステップと、溶媒の流れに応じて、上記電場によって捕らえられていないＧａＮ柱構造を除去するステップと、を含んでもよい。
本発明の態様８に係る平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造を用いる発光ダイオード（ＬＥＤ）の製造方法によれば、上記態様７において、上記第１の金属層に各ＧａＮ柱構造の上記第１の端部を接続するステップは、上記第１の基板の上部表面およびＧａＮ柱構造を覆うＮｉ層をコンフォーマルに堆積するステップと、上記Ｎｉ層を覆う透明コンダクタをコンフォーマルに堆積するステップと、を含んでもよい。
本発明の態様９に係る平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造を用いる発光ダイオード（ＬＥＤ）の製造方法によれば、上記態様８において、上記ｎ−ＧａＮの第２の端部を露出させるために各ＧａＮ柱構造の上記第２の端部をエッチングするステップは、各ＧａＮ柱構造の上記第２の端部をエッチングする前に、各ＧａＮ柱構造の上記第２の端部を覆う上記透明コンダクタおよび上記Ｎｉ層を除去するためにエッチングするステップを含み、上記第２の金属層に各ＧａＮ柱構造の上記第２の端部を接続するステップは、上記第２の金属層に接続するために、上記露出したｎ−ＧａＮを覆う金属製相互接続層を堆積するステップを含んでもよい。
本発明の態様１０に係る平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造を用いる発光ダイオード（ＬＥＤ）の製造方法によれば、平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造を用いる発光ダイオード（ＬＥＤ）の製造方法であって、基板を覆うｎ型の不純物を添加したＧａＮ（ｎ−ＧａＮ）フィルムを成長させるステップと、上記ｎ−ＧａＮフィルムの第１の領域に複数の開口を形成するステップであって、各開口は、上記ｎ−ＧａＮフィルムの上部表面に沿ったｃ面に垂直であり、ｍ面およびａ面ファミリからなるグループから選択される面に形成される平坦な側壁を有し、ｎ−ＧａＮフィルムの上記第１の領域を覆う多重量子井戸（ＭＱＷ）層を形成するステップと、上記ＭＱＷ層を覆う、ｐ型の不純物を添加したＧａＮ（ｐ−ＧａＮ）層を形成するステップと、第１の電極を形成するために、上記ｎ−ＧａＮフィルムの第２の領域を覆う第１の金属層を堆積するステップと、第２の電極を形成するために、上記ｐ−ＧａＮフィルムを覆う第２の金属層を堆積するステップと、を含む、平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造を用いる発光ダイオード（ＬＥＤ）の製造方法を提供する。
本発明の態様１１に係る平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造を用いる発光ダイオード（ＬＥＤ）の製造方法によれば、上記態様１０において、上記ｎ−ＧａＮフィルムに上記複数の開口を形成するステップは、上記ｎ−ＧａＮフィルムの上記上部表面に空洞を形成するステップと、上記ｎ−ＧａＮフィルムの上部表面の上記空洞にウェットエッチングを行うステップと、上記ｎ−ＧａＮフィルム中に延びる平坦な側壁を形成するステップと、を含んでもよい。
本発明の態様１２に係る平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造を有する発光ダイオード（ＬＥＤ）によれば、平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造を有する発光ダイオード（ＬＥＤ）であって、第１の金属層に形成された複数の第１の電極指、および、第２の金属層に形成された、対向する複数の第２の電極指を有する上部表面を有する基板と、第１の電極指と対応する第２の電極指との隙間を埋めている複数のＧａＮ柱構造と、を備え、各ＧａＮ柱構造は、少なくとも一方の端部がｃ面に形成される、対応する第１の電極指を覆う第１の端部、および、対応する第２の電極指に接続された第２の端部、並びに、ｍ面ファミリおよびａ面ファミリからなるグループから選択される面に形成された、ｃ面に垂直な平坦な側壁を有するｎ型の不純物を添加したＧａＮ（ｎ−ＧａＮ）と、上記ｎ−ＧａＮ柱の側壁および上記ＧａＮ柱の第１の端部を覆う多重量子井戸（ＭＱＷ）層と、上記ＭＱＷ層を覆う、ｐ型の不純物を添加したＧａＮ（ｐ−ＧａＮ）層と、を備える、平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造を有する発光ダイオード（ＬＥＤ）を提供する。
本発明の態様１３に係る平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造を有する発光ダイオード（ＬＥＤ）によれば、上記態様１２において、各ＧａＮ柱構造の上記ｐ−ＧａＮ層を覆うＮｉ層と、上記Ｎｉ層を覆う透明コンダクタであって、上記Ｎｉ層との組み合わせによって、対応する第１の電極指に各ＧａＮ柱構造の上記ｐ−ＧａＮ層を電気的に接続する透明コンダクタと、露出された各ｎ−ＧａＮ柱の第２の端部と、下にある第２の電極指との間に挿入される金属製相互接続と、を備えてもよい。
本発明の態様１４に係る平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造を有する発光ダイオード（ＬＥＤ）によれば、平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造を有する発光ダイオード（ＬＥＤ）であって、基板を覆う、ｎ型の不純物を添加したＧａＮ（ｎ−ＧａＮ）フィルムであって、上記ｎ−ＧａＮフィルムは、複数の開口を有する第１の領域、および第２の領域を有し、各開口が、ｍ面ファミリおよびａ面ファミリからなるグループから選択される面に形成され、上記ｎ−ＧａＮフィルムの上部表面に対するｃ面に垂直な平坦な側壁を有するｎ−ＧａＮフィルムと、上記ｎ−ＧａＮフィルムの第１の領域を覆う多重量子井戸（ＭＱＷ）層と、上記ＭＱＷ層を覆う、ｐ型の不純物を添加したＧａＮ（ｐ−ＧａＮ）層と、第１の電極を形成するために、ｎ−ＧａＮフィルムの上記第２の領域を覆う第１の金属層と、第２の電極を形成するために、上記ｐ−ＧａＮフィルムを覆う第２の金属層と、を備える、平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造を有する発光ダイオード（ＬＥＤ）を提供する。

Claims (8)

  1. 平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造の製造方法であって、
    基板を準備するステップと、
    上記基板の上部表面を覆う、ｃ面を上部表面とするＧａＮフィルムを成長させるステップと、
    上記ＧａＮフィルムの上部表面に空洞を形成するステップと、
    上記ＧａＮフィルムの上部表面の上記空洞にウェットエッチングを行うステップと、
    上記ＧａＮフィルム中に延びる平坦な側壁を形成するステップと、を含み、
    上記ＧａＮフィルムの上部表面の上記空洞にウェットエッチングを行うステップは、
    上記空洞の形成に応じて損傷したＧａＮ材料を除去するステップと、
    上記ＧａＮフィルムにおけるｍ面、またはａ面に到達したときに、ＧａＮ材料の上記除去を停止するステップと、を含むことを特徴とする平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造の製造方法。
  2. 上記ＧａＮフィルムの上記上部表面に空洞を形成するステップは、レーザアブレーション、イオン注入、サンドブラスティング、およびドライエッチングからなるグループから選択された処理を使用して空洞を形成するステップを含むことを特徴とする請求項１に記載の方法。
  3. 上記ＧａＮフィルムの上記上部表面に空洞を形成するステップは、ｃ面の上部表面中に上記空洞を形成するステップを含み、
    上記ＧａＮフィルム中に延びる平坦な側壁を形成するステップは、ｍ面ファミリおよびａ面ファミリからなるグループから選択された、ｃ面に垂直な上記側壁を形成するステップを含むことを特徴とする請求項１に記載の方法。
  4. 上記ＧａＮフィルムの上記上部表面に上記空洞を形成するステップは、上記ＧａＮフィルムにおける、ｃ面に垂直な直線に沿った方向に延びる空洞の配列を形成するステップを含み、
    上記ＧａＮフィルム中に延びる平坦な側壁を形成するステップは、ｍ面ファミリおよびａ面ファミリから選択される面における側壁表面に複数のＧａＮ柱を形成するステップを含むことを特徴とする請求項１に記載の方法。
  5. 上記ＧａＮフィルムの上記上部表面に上記空洞を形成するステップの前に、上記ＧａＮフィルムの上記上部表面を露出させる穴の配列を含むマスクを形成するステップを含み、
    上記ＧａＮフィルムの上記上部表面に上記空洞を形成するステップは、上記マスクによって露出する上記ＧａＮの上部表面の領域における空洞にドライエッチングを行うステップを含み、
    上記ＧａＮフィルムの上記空洞にウェットエッチングを行うステップは、上記ＧａＮフィルム中の全ての方向において、上記空洞を異方性の方向で伸長させるステップを含み、
    上記平坦な側壁を有するＧａＮ柱を形成するステップは、ｍ面ファミリおよびａ面ファミリから選択される第１の面に到達したとき上記ウェットエッチング処理を遅くするステップと、
    上記第１の面における複数の側壁のそれぞれから、三角形状および六角形状からなるグループから選択される形状を有するＧａＮ柱を形成するステップと、を含むことを特徴とする請求項４に記載の方法。
  6. 上記ＧａＮフィルム中に延びる平坦な側壁を形成するステップは、上記ウェットエッチングの化学的性質に応じて、上記ＧａＮの側壁の面ファミリを選択するステップを含むことを特徴とする請求項３に記載の方法。
  7. 上記ＧａＮフィルムの上記上部表面に上記空洞を形成するステップは、上記ＧａＮの上部表面中に、空洞の配列に対してレーザアブレーションを行うステップを含み、
    上記ＧａＮフィルムの上記空洞にウェットエッチングを行うステップは、上記ＧａＮフィルム中の全ての方向において、上記空洞を異方性の方向で伸長させるステップを含み、
    上記平坦な側壁を有するＧａＮ柱を形成するステップは、
    上記ｍ面ファミリおよび上記ａ面ファミリから選択される第１の面に到達したとき、上記ウェットエッチング処理を遅くするステップと、
    上記第１の面における複数の側壁のそれぞれから、三角形状および六角形状からなるグループから選択される形状を有するＧａＮ柱を形成するステップと、を含むことを特徴とする請求項４に記載の方法。
  8. 上記ＧａＮフィルム中に延びる平坦な側壁を形成するステップは、ＧａＮ柱を形成するステップを含み、
    上記基板から上記ＧａＮ柱を分離するステップをさらに含むことを特徴とする請求項１に記載の方法。
JP2014530456A 2011-12-27 2012-12-26 平坦な表面を有する三次元窒化ガリウム構造の製造方法 Active JP5824156B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US13/337,843 2011-12-27
US13/337,843 US8685774B2 (en) 2011-12-27 2011-12-27 Method for fabricating three-dimensional gallium nitride structures with planar surfaces
US13/367,120 US8648328B2 (en) 2011-12-27 2012-02-06 Light emitting diode (LED) using three-dimensional gallium nitride (GaN) pillar structures with planar surfaces
US13/367,120 2012-02-06
PCT/JP2012/008339 WO2013099249A1 (en) 2011-12-27 2012-12-26 METHOD FOR FABRICATING THREE-DIMENSIONAL GALLIUM NITRIDE STRUCTURES WITH PLANAR SURFACES AND LIGHT EMITTING DIODE (LED) USING THREE-DIMENSIONAL GALLIUM NITRIDE (GaN)PILLAR STRUCTURES WITH PLANAR SURFACES

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015200564A Division JP2016042583A (ja) 2011-12-27 2015-10-08 窒化ガリウム（ＧａＮ）三次元（３Ｄ）構造、窒化ガリウム（ＧａＮ）三次元（３Ｄ）配列、平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造を用いる発光ダイオード（ＬＥＤ）の製造方法、および平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造を有する発光ダイオード（ＬＥＤ）

Publications (2)

Publication Number Publication Date
JP2015503838A JP2015503838A (ja) 2015-02-02
JP5824156B2 true JP5824156B2 (ja) 2015-11-25

Family

ID=48653615

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014530456A Active JP5824156B2 (ja) 2011-12-27 2012-12-26 平坦な表面を有する三次元窒化ガリウム構造の製造方法
JP2015200564A Pending JP2016042583A (ja) 2011-12-27 2015-10-08 窒化ガリウム（ＧａＮ）三次元（３Ｄ）構造、窒化ガリウム（ＧａＮ）三次元（３Ｄ）配列、平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造を用いる発光ダイオード（ＬＥＤ）の製造方法、および平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造を有する発光ダイオード（ＬＥＤ）

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015200564A Pending JP2016042583A (ja) 2011-12-27 2015-10-08 窒化ガリウム（ＧａＮ）三次元（３Ｄ）構造、窒化ガリウム（ＧａＮ）三次元（３Ｄ）配列、平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造を用いる発光ダイオード（ＬＥＤ）の製造方法、および平坦な表面を有する三次元窒化ガリウム（ＧａＮ）柱構造を有する発光ダイオード（ＬＥＤ）

Country Status (4)

Country Link
US (5) US8648328B2 (ja)
JP (2) JP5824156B2 (ja)
CN (1) CN103988321B (ja)
WO (1) WO2013099249A1 (ja)

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101217210B1 (ko) * 2010-10-07 2012-12-31 서울대학교산학협력단 발광소자 및 그 제조방법
KR101217209B1 (ko) * 2010-10-07 2012-12-31 서울대학교산학협력단 발광소자 및 그 제조방법
US10115862B2 (en) 2011-12-27 2018-10-30 eLux Inc. Fluidic assembly top-contact LED disk
KR101286211B1 (ko) * 2012-02-16 2013-07-15 고려대학교 산학협력단 발광 소자 제조 방법 및 이를 이용하여 제조된 발광 소자
US20130234149A1 (en) * 2012-03-09 2013-09-12 Electro Scientific Industries, Inc. Sidewall texturing of light emitting diode structures
US11502219B2 (en) * 2013-03-14 2022-11-15 The Royal Institution For The Advancement Of Learning/Mcgill University Methods and devices for solid state nanowire devices
KR102034714B1 (ko) * 2013-09-02 2019-10-21 엘지이노텍 주식회사 발광 소자
WO2015030391A1 (ko) * 2013-09-02 2015-03-05 엘지이노텍(주) 발광 소자
TW201511332A (zh) * 2013-09-04 2015-03-16 Lextar Electronics Corp 發光二極體及其製造方法
TWI548113B (zh) 2014-03-11 2016-09-01 國立臺灣大學 半導體發光元件及其製造方法
CN104051589B (zh) * 2014-06-24 2017-02-01 东南大学 一种横向氧化锌纳米棒阵列发光二极管
KR102203461B1 (ko) 2014-07-10 2021-01-18 삼성전자주식회사 나노 구조 반도체 발광 소자
US10236279B2 (en) 2014-10-31 2019-03-19 eLux, Inc. Emissive display with light management system
US10543486B2 (en) 2014-10-31 2020-01-28 eLux Inc. Microperturbation assembly system and method
US9892944B2 (en) 2016-06-23 2018-02-13 Sharp Kabushiki Kaisha Diodes offering asymmetric stability during fluidic assembly
US10249599B2 (en) 2016-06-29 2019-04-02 eLux, Inc. Laminated printed color conversion phosphor sheets
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
US10418527B2 (en) 2014-10-31 2019-09-17 eLux, Inc. System and method for the fluidic assembly of emissive displays
US9755110B1 (en) 2016-07-27 2017-09-05 Sharp Laboratories Of America, Inc. Substrate with topological features for steering fluidic assembly LED disks
US10242977B2 (en) 2014-10-31 2019-03-26 eLux, Inc. Fluid-suspended microcomponent harvest, distribution, and reclamation
US10381332B2 (en) 2014-10-31 2019-08-13 eLux Inc. Fabrication method for emissive display with light management system
US9917226B1 (en) 2016-09-15 2018-03-13 Sharp Kabushiki Kaisha Substrate features for enhanced fluidic assembly of electronic devices
US10520769B2 (en) 2014-10-31 2019-12-31 eLux, Inc. Emissive display with printed light modification structures
US10381335B2 (en) 2014-10-31 2019-08-13 ehux, Inc. Hybrid display using inorganic micro light emitting diodes (uLEDs) and organic LEDs (OLEDs)
US9722145B2 (en) 2015-06-24 2017-08-01 Sharp Laboratories Of America, Inc. Light emitting device and fluidic manufacture thereof
US10446728B2 (en) * 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
US10535640B2 (en) 2014-10-31 2020-01-14 eLux Inc. System and method for the fluidic assembly of micro-LEDs utilizing negative pressure
US10319878B2 (en) 2014-10-31 2019-06-11 eLux, Inc. Stratified quantum dot phosphor structure
US9985190B2 (en) 2016-05-18 2018-05-29 eLux Inc. Formation and structure of post enhanced diodes for orientation control
JP2016132606A (ja) * 2015-01-21 2016-07-25 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
CN104795472B (zh) * 2015-03-23 2017-11-07 易美芯光（北京）科技有限公司 一种半导体发光器件的制备方法
USD772986S1 (en) 2015-06-11 2016-11-29 Oculus Vr, Llc Wireless game controller
US10007339B2 (en) 2015-11-05 2018-06-26 Oculus Vr, Llc Controllers with asymmetric tracking patterns
US9839840B2 (en) 2015-11-05 2017-12-12 Oculus Vr, Llc Interconnectable handheld controllers
US10130875B2 (en) 2015-11-12 2018-11-20 Oculus Vr, Llc Handheld controller with finger grip detection
US9990045B2 (en) 2015-11-12 2018-06-05 Oculus Vr, Llc Method and apparatus for detecting hand gestures with a handheld controller
US9804693B2 (en) 2015-12-18 2017-10-31 Oculus Vr, Llc Handheld controller with activation sensors
US10441880B2 (en) 2015-12-30 2019-10-15 Facebook Technologies, Llc Handheld controller with spring-biased third finger button assembly
US9977494B2 (en) * 2015-12-30 2018-05-22 Oculus Vr, Llc Tracking constellation assembly for use in a virtual reality system
US10343059B2 (en) 2015-12-30 2019-07-09 Facebook Technologies, Llc Handheld controller with thumbstick guard
US10386922B2 (en) 2015-12-30 2019-08-20 Facebook Technologies, Llc Handheld controller with trigger button and sensor retainer assembly
US11857869B2 (en) 2015-12-31 2024-01-02 Meta Platforms Technologies, Llc Handheld controller with hand detection sensors
WO2017119711A1 (ko) 2016-01-05 2017-07-13 엘지이노텍(주) 반도체 소자
CN105528969B (zh) 2016-03-03 2019-03-15 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN105870265A (zh) * 2016-04-19 2016-08-17 京东方科技集团股份有限公司 发光二极管基板及其制备方法、显示装置
CN105826440B (zh) * 2016-05-25 2019-01-15 天津三安光电有限公司 氮化镓基发光二极管及其制备方法
US20170363809A1 (en) * 2016-06-17 2017-12-21 Afl Telecommunications Llc Optical fiber end cap holder
US9627437B1 (en) 2016-06-30 2017-04-18 Sharp Laboratories Of America, Inc. Patterned phosphors in through hole via (THV) glass
US10243097B2 (en) 2016-09-09 2019-03-26 eLux Inc. Fluidic assembly using tunable suspension flow
CN107833903B (zh) * 2016-09-15 2022-10-18 伊乐视有限公司 具有光管理系统的发光显示器
USD835104S1 (en) 2016-09-27 2018-12-04 Oculus Vr, Llc Wireless game controller
CN106229394B (zh) * 2016-10-19 2019-06-07 武汉华星光电技术有限公司 微发光二极管及其制造方法和显示器
US9837390B1 (en) 2016-11-07 2017-12-05 Corning Incorporated Systems and methods for creating fluidic assembly structures on a substrate
DE102017002333A1 (de) 2017-03-13 2018-09-13 Azur Space Solar Power Gmbh Leuchtdiode
US10062674B1 (en) * 2017-04-28 2018-08-28 Corning Incorporated Systems and methods for display formation using photo-machinable material substrate layers
TWI641125B (zh) * 2017-05-03 2018-11-11 啟端光電股份有限公司 底部發光型微發光二極體顯示器及其修補方法
US10163974B2 (en) * 2017-05-17 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming absorption enhancement structure for image sensor
CN107248543B (zh) * 2017-05-24 2018-11-02 太原理工大学 一种led外延结构及其制备方法
TWI785052B (zh) 2017-06-01 2022-12-01 美商康寧公司 包括穿透孔洞貫孔的組件基板及其製作方法
TWI689092B (zh) * 2017-06-09 2020-03-21 美商晶典有限公司 具有透光基材之微發光二極體顯示模組及其製造方法
FR3069379B1 (fr) * 2017-07-21 2019-08-23 Aledia Dispositif optoelectronique
KR102430018B1 (ko) 2017-12-20 2022-08-05 엘지디스플레이 주식회사 이송 헤드 어셈블리 및 발광소자 이송장치
US10424606B1 (en) 2018-04-05 2019-09-24 Corning Incorporated Systems and methods for reducing substrate surface disruption during via formation
CN110364470A (zh) * 2018-04-11 2019-10-22 上海瑞章物联网技术有限公司 用于晶片封装的载体以及晶片的封装方法
KR102162739B1 (ko) * 2018-04-19 2020-10-07 엘지전자 주식회사 반도체 발광소자의 자가조립 장치 및 방법
CN108807610B (zh) * 2018-06-07 2019-12-20 台湾创界有限公司 微米led线性发光体的制备方法
CN110581098A (zh) * 2018-06-11 2019-12-17 睿明科技股份有限公司 微元件对位组装方法及其装置
JP6981444B2 (ja) 2019-04-01 2021-12-15 セイコーエプソン株式会社 発光装置、発光装置の製造方法、およびプロジェクター
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
CN112578587A (zh) * 2019-09-27 2021-03-30 京东方科技集团股份有限公司 背光源组件、显示装置及其制备方法
KR102186922B1 (ko) * 2019-10-01 2020-12-04 윤치영 버티컬 타입 초소형 엘이디의 수직 정렬방법 및 이를 이용한 엘이디 어셈블리 제조방법
CN112785963B (zh) * 2019-11-06 2022-02-08 杭州海康威视数字技术股份有限公司 一种led灯珠定位方法、装置及存储介质
CN110854154B (zh) * 2019-11-18 2024-04-30 佛山市国星半导体技术有限公司 一种硅基微型led芯片及其制作方法
CN112489570B (zh) * 2019-12-26 2022-09-09 伊乐视有限公司 具有发光元件修复界面的显示屏及其修复方法
CN111261556A (zh) * 2020-01-20 2020-06-09 南京中电熊猫平板显示科技有限公司 一种用于微型发光二极管显示器的接收装置和转移方法
CN112991966B (zh) * 2020-04-26 2022-11-29 重庆康佳光电技术研究院有限公司 一种显示背板、显示装置和显示背板制作方法
CN112002792B (zh) * 2020-07-06 2022-02-22 深圳市隆利科技股份有限公司 一种电泳组装制备led显示器的方法
US11764095B2 (en) 2020-07-10 2023-09-19 Samsung Electronics Co., Ltd. Wet alignment method for micro-semiconductor chip and display transfer structure
CN111863862A (zh) * 2020-07-31 2020-10-30 上海天马微电子有限公司 发光结构
KR20220059847A (ko) 2020-11-03 2022-05-10 삼성전자주식회사 나노 막대 발광 소자 및 그 제조 방법, 및 나노 막대 발광 소자를 포함하는 디스플레이 장치
US20220189931A1 (en) * 2020-12-15 2022-06-16 Samsung Electronics Co., Ltd. Display transferring structure and display device including the same
US20220285188A1 (en) * 2021-03-02 2022-09-08 Samsung Electronics Co., Ltd. Display transfer structure including light emitting elements and transferring method of light emitting elements
CN115369379B (zh) * 2021-05-18 2024-05-03 中国科学院半导体研究所 GaN纳米线的制备方法和GaN纳米线
TWI776533B (zh) * 2021-06-01 2022-09-01 洪昭南 於非單晶基板上成長垂直排列的氮化鎵單晶微米柱陣列的方法
CN114420720B (zh) * 2022-03-29 2022-06-17 季华实验室 一种MicroLED显示面板制作方法及显示面板
CN114441149B (zh) * 2022-04-11 2022-07-05 季华实验室 微米发光二极管检测系统及检测方法
CN115440642B (zh) * 2022-09-19 2024-09-24 深圳市优界科技有限公司 一种适用于晶粒转移的载板承载装置
CN116224637B (zh) * 2023-03-29 2024-03-22 东莞市德普特电子有限公司 一种邦定后的lcd面板清洗治具及其清洗方法
CN116936705A (zh) * 2023-07-27 2023-10-24 星钥(珠海)半导体有限公司 一种rgb器件及其制备方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4464085A (en) * 1982-10-13 1984-08-07 Ex-Cell-O Corporation Pin lock cutting tool
JPH10321910A (ja) * 1997-05-16 1998-12-04 Ricoh Co Ltd 半導体発光素子
WO2001001475A1 (en) * 1999-06-30 2001-01-04 The Penn State Research Foundation Electrofluidic assembly of devices and components for micro- and nano-scale integration
US6821805B1 (en) * 1999-10-06 2004-11-23 Matsushita Electric Industrial Co., Ltd. Semiconductor device, semiconductor substrate, and manufacture method
WO2001095375A1 (en) 2000-06-06 2001-12-13 The Penn State Research Foundation An electro-fluidic assembly process for integration of electronic devices onto a substrate
US6723576B2 (en) * 2000-06-30 2004-04-20 Seiko Epson Corporation Disposing method for semiconductor elements
JP4055503B2 (ja) 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
JP4514376B2 (ja) * 2001-09-27 2010-07-28 シャープ株式会社 窒化物半導体レーザ装置
US8816443B2 (en) * 2001-10-12 2014-08-26 Quantum Semiconductor Llc Method of fabricating heterojunction photodiodes with CMOS
US6927382B2 (en) 2002-05-22 2005-08-09 Agilent Technologies Optical excitation/detection device and method for making same using fluidic self-assembly techniques
US8120079B2 (en) * 2002-09-19 2012-02-21 Quantum Semiconductor Llc Light-sensing device for multi-spectral imaging
US7623335B2 (en) * 2003-02-27 2009-11-24 Greatbatch-Sierra, Inc Hermetic feedthrough terminal assembly with wire bond pads for human implant applications
ES2356606T3 (es) * 2003-08-08 2011-04-11 Kang, Sang-Kyu Microdiodo emisor de luz de nitruro con alto brillo y procedimiento de fabricación del mismo.
JP3978189B2 (ja) * 2004-01-23 2007-09-19 松下電器産業株式会社 半導体装置の製造方法及びその製造装置
US7132677B2 (en) * 2004-02-13 2006-11-07 Dongguk University Super bright light emitting diode of nanorod array structure having InGaN quantum well and method for manufacturing the same
WO2006110163A2 (en) * 2004-08-20 2006-10-19 Yale University Epitaxial growth of aligned algainn nanowires by metal-organic chemical vapor deposition
CA2609042A1 (en) * 2005-06-02 2006-12-07 Nanosys, Inc. Light emitting nanowires for macroelectronics
JP4891579B2 (ja) * 2005-08-31 2012-03-07 住友電気工業株式会社 フォトニック結晶構造を備える素子の製造方法
CA2643439C (en) 2006-03-10 2015-09-08 Stc.Unm Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices
CN101443887B (zh) * 2006-03-10 2011-04-20 Stc.Unm公司 Gan纳米线的脉冲式生长及在族ⅲ氮化物半导体衬底材料中的应用和器件
US7968359B2 (en) 2006-03-10 2011-06-28 Stc.Unm Thin-walled structures
KR100763894B1 (ko) 2006-03-21 2007-10-05 삼성에스디아이 주식회사 Ｌｅｄ 칩을 이용한 디스플레이 장치의 제조방법
US7918366B2 (en) * 2006-09-12 2011-04-05 Hewlett-Packard Development Company, L.P. Multiple drop weight printhead and methods of fabrication and use
JP2008108924A (ja) * 2006-10-26 2008-05-08 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
US7968474B2 (en) 2006-11-09 2011-06-28 Nanosys, Inc. Methods for nanowire alignment and deposition
KR100972842B1 (ko) * 2007-09-11 2010-07-28 포항공과대학교 산학협력단 나노막대를 포함하는 나노디바이스 및 그 제조 방법
CN100541843C (zh) * 2007-09-12 2009-09-16 普光科技（广州）有限公司 一种氮化镓基发光二极管p型层透明导电膜及其制作方法
US7745315B1 (en) * 2007-10-03 2010-06-29 Sandia Corporation Highly aligned vertical GaN nanowires using submonolayer metal catalysts
CN100546058C (zh) * 2007-10-15 2009-09-30 佛山市国星光电股份有限公司 功率发光二极管封装结构
JP2010087164A (ja) * 2008-09-30 2010-04-15 Panasonic Corp 発光素子
US8657175B2 (en) * 2009-10-29 2014-02-25 Medigus Ltd. Medical device comprising alignment systems for bringing two portions into alignment
CN102598270A (zh) * 2009-11-03 2012-07-18 加利福尼亚大学董事会 在多个表面上由在低温水性溶液中生长的氧化锌层覆盖的高亮度发光二极管
JP5066164B2 (ja) 2009-12-07 2012-11-07 シャープ株式会社 半導体素子の製造方法
US20110174838A1 (en) * 2010-01-15 2011-07-21 Schroeder A A Jud Retainer clip and fitting assembly for secure engagement with a fluid bearing device
US8390010B2 (en) * 2010-03-25 2013-03-05 Micron Technology, Inc. Solid state lighting devices with cellular arrays and associated methods of manufacturing

Also Published As

Publication number Publication date
US20150155445A1 (en) 2015-06-04
US9252328B2 (en) 2016-02-02
CN103988321B (zh) 2017-09-19
JP2015503838A (ja) 2015-02-02
US10644190B2 (en) 2020-05-05
US9018081B2 (en) 2015-04-28
WO2013099249A1 (en) 2013-07-04
US20140077158A1 (en) 2014-03-20
US20150221827A1 (en) 2015-08-06
US20180138355A1 (en) 2018-05-17
US20130161584A1 (en) 2013-06-27
US8648328B2 (en) 2014-02-11
CN103988321A (zh) 2014-08-13
JP2016042583A (ja) 2016-03-31

Similar Documents

Publication Publication Date Title
JP5824156B2 (ja) 平坦な表面を有する三次元窒化ガリウム構造の製造方法
US8685774B2 (en) Method for fabricating three-dimensional gallium nitride structures with planar surfaces
JP6959915B2 (ja) グラファイト基板上に成長させたナノワイヤ又はナノピラミッド
JP5518933B2 (ja) 発光ダイオードの製造方法
JP5538472B2 (ja) 発光ダイオード
JP5518932B2 (ja) 発光ダイオードの製造方法
JP5746089B2 (ja) 発光ダイオード
CN102856446B (zh) 具有纳米结构的磊晶基板及发光二极管的制作方法
TW201428999A (zh) 奈米線尺寸之光電結構及改質其經選定部分之方法
TW201243901A (en) Method for making light-emitting diode
JP2007221142A (ja) 半導体発光素子及びその製造方法
JP2008047860A (ja) 表面凹凸の形成方法及びそれを利用した窒化ガリウム系発光ダイオード素子の製造方法
TW201338019A (zh) 分離基板的半導體結構及其製造方法
JP2012235118A (ja) 発光ダイオード
KR20110107618A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR101373398B1 (ko) 고효율 발광다이오드 제조방법
TWI557064B (zh) 發光二極體的製備方法
JP5591865B2 (ja) 発光ダイオードの製造方法
TWI546248B (zh) 發光二極體
TW201513212A (zh) 於平面層中在蝕刻３ｄ結構後停止蝕刻之方法
CN104701137B (zh) AlN缓冲层及具有该缓冲层的芯片的制备方法
TW202228194A (zh) 從晶圓分離多個led結構的方法
CN113437191A (zh) 基于回音壁模式的电注入等离激元激光器阵列及制备方法
KR101720864B1 (ko) 반도체 발광 소자의 제조 방법 및 그 반도체 발광 소자
KR101639978B1 (ko) 폴리머 나노와이어 복합체 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151008

R150 Certificate of patent or registration of utility model

Ref document number: 5824156

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250