CN103972290A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN103972290A
CN103972290A CN201410042203.7A CN201410042203A CN103972290A CN 103972290 A CN103972290 A CN 103972290A CN 201410042203 A CN201410042203 A CN 201410042203A CN 103972290 A CN103972290 A CN 103972290A
Authority
CN
China
Prior art keywords
active patterns
raceway grooves
area
many raceway
gate pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410042203.7A
Other languages
English (en)
Other versions
CN103972290B (zh
Inventor
崔庆寅
金�兼
尹洪植
具本荣
金煜济
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103972290A publication Critical patent/CN103972290A/zh
Application granted granted Critical
Publication of CN103972290B publication Critical patent/CN103972290B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13067—FinFET, source/drain region shapes fins on the silicon surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种半导体器件及其制造方法，该半导体器件包括：位于衬底上的栅极图案；位于所述栅极图案下方的多沟道有源图案，所述多沟道有源图案跨越所述栅极图案并且具有不与栅极图案重叠的第一区域和与栅极图案重叠的第二区域；沿着所述第一区域的外周位于所述多沟道有源图案中的扩散层，所述扩散层包括具有一定浓度的杂质；以及位于所述多沟道有源图案上的垫片，所述垫片在所述第一区域的各侧表面上延伸而不在所述第一区域的上表面上延伸。本发明同样描述了相关的制造方法。

Description

半导体器件及其制造方法
相关申请的交叉引用
本申请要求2013年2月4日提交韩国知识产权局的韩国专利申请No.10-2013-0012494的优先权以及通过该申请产生的所有权益，在此通过引用方式将该申请的全部内容并入本文。
技术领域
本发明的构思涉及半导体器件及其制造方法。
背景技术
已经提出多栅晶体管作为一种增大半导体器件密度的微缩（scaling）技术，在多栅晶体管中，在衬底上形成突出来的鳍状硅体并且在硅体上形成栅极。
因为在多栅晶体管中使用三维沟道，所以可以实现微缩。另外，还可以在不增大多栅晶体管的栅长的情况下提高电流控制能力。另外，还可以有效降低或抑制漏极电压影响沟道区域电位的短沟道效应（SCE）。
发明内容
本发明的构思提供了一种半导体器件，该半导体器件可以通过减小栅极长度来提供短沟道特性，并且可以通过减小寄生串联电阻来获得高电流驱动能力。
本发明的构思还提供了制造该半导体器件的方法。
通过本发明构思的各种实施例的以下说明，将会描述本发明构思的这些和其他目的或者将会使这些和其他目的变得清楚。
根据本发明构思的一个方面，提供了一种半导体器件，该半导体器件包括：位于衬底上的栅极图案；位于所述栅极图案下方的多沟道有源图案，所述多沟道有源图案跨越所述栅极图案并且具有不与栅极图案重叠的第一区域和与栅极图案重叠的第二区域；沿着所述第一区域的外周位于所述多沟道有源图案中的扩散层，所述扩散层包括具有一定浓度的杂质；以及位于所述多沟道有源图案上的垫片，所述垫片在所述第一区域的各侧表面上延伸而不在所述第一区域的上表面上延伸。
根据本发明构思的另一个方面，提供了一种半导体器件，该半导体器件包括：位于衬底上的栅极图案；位于所述栅极图案下方的多沟道有源图案，所述多沟道有源图案跨越所述栅极图案并且具有不与栅极图案重叠的第一区域和第二区域以及与栅极图案重叠的第三区域，所述第二区域位于所述第一区域与所述第三区域之间；扩散层，所述扩散层沿着所述第一区域和所述第二区域延伸并且沿着所述多沟道有源图案的外周具有均匀的宽度；垫片，所述垫片在所述第一区域的各侧表面上延伸而不在所述第一区域的上表面上延伸；以及源极/漏极，所述源极/漏极在所述第三区域的相对侧与所述第一区域接触。
根据本发明构思的其他方面，提供了一种半导体器件，该半导体器件包括：位于衬底上的栅极图案；位于所述栅极图案下方的多沟道有源图案，所述多沟道有源图案跨越所述栅极图案并且具有不与栅极图案重叠的第一区域和与栅极图案重叠的第二区域；扩散层，所述扩散层沿着所述第一区域伸并且沿着所述多沟道有源图案的外周具有均匀的宽度；以及源极/漏极，所述源极/漏极在所述第二区域的相对侧与所述第一区域接触。
根据本发明构思的另一个方面，提供了一种制造半导体器件的方法，该方法包括：形成从隔离层突起的多沟道有源图案；在所述多沟道有源图案上形成虚拟栅极图案，所述虚拟栅极图案与所述多沟道有源图案的一部分重叠；在所述多沟道有源图案的不与所述虚拟栅极图案重叠的上表面上形成预垫片层；在所述多沟道有源图案的不与所述虚拟栅极图案重叠的部分上形成杂质供应层；通过在第一温度下对所述杂质供应层进行第一热处理，在所述多沟道有源图案的不与所述虚拟栅极图案重叠的部分中形成第一扩散层；以及通过在第二温度下对所述杂质供应层进行第二热处理，在所述多沟道有源图案中沿着多沟道有源图案的不与虚拟栅极图案重叠的外周形成第二扩散层。
附图说明
通过参考附图详细描述本发明的优选实施例，将会更清楚本发明构思的上述和其他特征和优点，在附图中：
图1是根据本发明构思的实施例的半导体器件的透视图；
图2是示出图1所示半导体器件中的源极/漏极的剖开透视图；
图3是示出图1所示半导体器件中的源极/漏极和隔层的剖开透视图；
图4是沿着图1的线A-A截取的剖视图；
图5是沿着图1的线B-B截取的剖视图；
图6是沿着图1的线C-C截取的剖视图；
图7是沿着图1的线D-D截取的剖视图；
图8是沿着图1的线E-E截取的剖视图；
图9至图20示出了用于阐述制造根据本发明构思的实施例的半导体器件的方法的中间工序步骤；
图21至图23示出了用于阐述制造根据本发明构思的另一个实施例的半导体器件的方法的中间工序步骤；
图24至图26示出了用于阐述制造根据本发明构思的另一个实施例的半导体器件的方法的中间工序步骤；
图27是具有根据本发明构思的实施例的半导体器件的电子系统的框图；以及
图28和图29示出了可以应用根据本发明构思的一些实施例的半导体器件的示例性半导体系统。
具体实施方式
下面，将参考示出本发明构思的各个示例性实施例的附图，更全面地描述本发明构思。然而，本发明构思可以实施为不同的形式并且不应当被解释为限于所述的实施例。相反，提供这些示例性实施例以使本公开内容详尽和完整，并且将本发明构思的范围完全传达给本领域的技术人员。在整篇说明书中，相同附图标记表示相同的元件。除非另有说明，否则为了清楚起见，在附图中层和区域的厚度是被放大的。
应当理解的是，当一个元件或层被描述为与另一个元件或层“连接”或“耦接”时，该一个元件或层可以与另一个元件或层直接连接或耦接，或者可能存在中间元件或层。相反，当一个元件被描述为与另一个元件或层“直接连接”或“直接耦接”时，则不存在中间元件或层。相同的附图标记始终指代相同元件。本文所使用的术语“和/或”包括所列相关项目中的一个或多个项目的任何和所有组合。
还应当理解的是，当一个层被描述为在另一个层或衬底“上”时，该一个层可以直接在另一个层或衬底上，或者也可能存在中间层。相反，当一个元件被描述为“直接”在另一个元件“上”时，则不存在中间元件。
应当理解的是，虽然在本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用来将一个元件与另一个元件区分开。因此，例如，在不脱离本发明构思的教导的情况下，下面论述的第一元件、第一部件或第一部分可以被称为第二元件、第二部件或第二部分。
为了便于描述，在本文中使用空间关系术语“下方”、“下面”、“下部”、“上面”、“上部”等来描述一个元件或特征与另一个（另一些）元件或特征在附图中的关系。应当理解的是，除了附图描绘的方位以外，空间关系术语旨在涵盖设备在使用时或在操作时的不同方位。
除非另有说明或者在上下文中明确地指出，否则在描述本发明构思的上下文中（尤其是在所附权利要求的上下文中）使用的术语“一个”、“一”、和“所述”以及类似的所指对象应当被解释为涵盖单数和复数形式。除非另有所指，否则术语“包括”、“具有”、“包含”和“含有”应当被解释为开放式术语（也就是说，表示“包括但不限于”）。
除非另有定义，否则在本文中使用的所有技术术语和科学术语具有本发明构思所属领域的任一普通技术人员通常理解的相同含义。还应当理解，除非另有所指，否则本文使用的任何和所有实例或示例性术语仅用来更好地阐明本发明的构思而不是用来限制本发明构思的范围。此外，除非另有定义，否则不可以过度地解释在通常使用的字典中定义的所有术语。
下面，将参考图1至图8描述根据本发明构思的实施例的半导体器件。图1是根据本发明构思的实施例的半导体器件的透视图，图2是示出图1所示半导体器件的源极/漏极的剖开透视图，图3是示出图1所示半导体器件的源极/漏极和隔层的剖开透视图，图4是沿着图1的线A-A截取的剖视图，图5是沿着图1的线B-B截取的剖视图，图6是沿着图1的线C-C截取的剖视图，图7是沿着图1的线D-D截取的剖视图，以及图8是沿着图1的线E-E截取的剖视图。
图1示出了栅极图案149和源极/漏极161，但不包括形成在隔离层110上的层间介电膜。
参考图1，半导体器件10包括多沟道有源图案F、栅极图案149、源极/漏极161和第一垫片132。
例如，多沟道有源图案F可以是鳍状物或纳米线。在根据本发明构思实施例的半导体器件中，将关于鳍状图案来描述多沟道有源图案F。因此，在描述本发明构思的实施例时，将关于鳍型晶体管来描述半导体器件10。
多沟道有源图案F可以形成为沿着第二方向（Y）延伸。多沟道有源图案F可以是衬底100的一部分并且可以包括从衬底100生长出来的外延层。有源图案F从衬底100突出来。隔离层110可以覆盖多沟道有源图案F的侧表面。
栅极图案149形成在衬底100上并且可以跨越多沟道有源图案F。例如，栅极图案149可以沿着第一方向（X）延伸。栅极图案149可以包括栅电极147和栅极绝缘层145。
栅电极147可以包括金属栅极层MG1和MG2。如图1所示，栅电极147可以具有层叠的两个或更多金属栅极层MG1和MG2。第一金属栅极层MG1用于调节功函数，第二金属栅极层MG2用于填充由第一金属栅极层MG1形成的空间。例如，第一金属栅极层MG1可以包括TiN、TaN、TiC和/或TaC，第二金属栅极层MG2可以包括W和/或Al。栅电极147可以包括非金属材料，例如Si、SiGe等。可以通过例如置换工艺形成栅电极147，但是本发明构思的方面不限于此。
栅极绝缘层145可以形成在多沟道有源图案F与栅电极147之间。如将要参考图7进一步描述的那样，栅极绝缘层145可以形成在多沟道有源图案F的上表面或者侧表面的上部。另外，栅极绝缘层145可以位于栅电极147与隔离层110之间。栅极绝缘层145可以包括介电常数高于氧化硅层的高k介电材料。例如，栅极绝缘层145可以包括氧化铪、硅酸铪、氧化镧、铝酸镧、氧化锆、硅酸锆、氧化钽、氧化钛、钛酸钡锶、钛酸钡、钛酸锶、氧化钇、氧化铝、钽钪酸铅和/或铌锌酸铅，但是本发明构思的方面不限于此。
源极/漏极161形成在栅极图案149的相对两侧。源极/漏极161形成在通过隔离层110露出的多沟道有源图案F上。源极/漏极161可以是抬高的源极/漏极。也就是说，源极/漏极161的上表面可以高于隔离层110的上表面。另外，源极/漏极161与栅极图案149可以通过隔层151和第一垫片132绝缘。
图1示出源极/漏极161是六边形的，但是本发明构思的方面不限于此。也就是说，源极/漏极161可以呈例如菱形、圆形、四边形、五边形或任何其他多边形或者椭圆形。
如果半导体器件10是PMOS鳍型晶体管，那么源极/漏极161可以包括压应力材料。例如，压应力材料的晶格常数可以大于硅（Si）的晶格常数，例如SiGe。压应力材料可以通过向多沟道有源图案F施加压应力来提高沟道区域的载流子迁移率。
相比之下，如果半导体器件10是NMOS鳍型晶体管，则第一源极/漏极161可以包括与衬底100相同的材料或者拉应力材料。例如，当衬底100包括Si时，源极/漏极161可以包括Si或晶格常数小于Si的晶格常数的材料（例如，SiC）。
第一垫片132可以形成在栅极图案149的两个侧表面上。第一垫片132可以包括例如氮化硅、氧化硅、低k氮化硅和/或低k氧化硅。尽管在所示的实施例中第一垫片132是单层的，但是该第一垫片132可以由多层形成。第一垫片132可以包括例如杂质，后面将在描述半导体器件的制造方法时详细描述这一点。
隔层151可以形成在第一垫片132的侧表面上。也就是说，第一垫片132和隔层151可以顺序地形成在栅极图案149的两个侧表面上。隔层151可以包括氮化物和/或氮氧化物。
衬底100可以包括例如体硅衬底或绝缘体上硅（SOI）衬底。作为替代，衬底100可以是硅衬底或可以是由诸如锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓和/或锑化镓等其他材料制成的衬底。另外，衬底100可以是形成在基底衬底上的外延层。
参考图2和图3，半导体器件10还可以包括第二垫片130。
第二垫片130可以形成在多沟道有源图案F的侧表面的一些部分上，而不形成在多沟道有源图案F的上表面上。第二垫片130通过隔层151暴露但不从隔层151突出来。第二垫片130可以包括例如氮化硅、氧化硅、低k氮化硅和/或低k氧化硅。第二垫片130可以由与第一垫片132相同的材料形成。虽然在所示的实施例中第二垫片130是单层的，但是该第二垫片130可以由多层形成。第二垫片130可以包括例如与第一垫片132中所含有的杂质相同的杂质。
第一垫片132可以呈形成在由第一方向（X）和第三方向（Z）限定的平面上的板状。第二垫片130可以形成在多沟道有源图案F的侧表面的一些部分上并且可以从第一垫片132沿着第二方向（Y）突出来。第一垫片132和第二垫片130可以以同一层次形成并且可以彼此物理连接。本文使用的术语“同一层次”是指第一垫片132和第二垫片130可以由同一制造工序形成。第二垫片130可以与栅极图案149相隔第一垫片132的宽度。
图4是示出图1所示的多沟道有源图案F的中心部分的剖视图，图5是示出图1所示的多沟道有源图案F和隔离层110的剖视图，图6是示出不与图2所示的多沟道有源图案F重叠的第二垫片130和栅极图案149的剖视图，图7是示出图1所示的栅极图案149的中心部分的剖视图，图8是示出图1所示的隔层151的一部分的剖视图。
参考图3、图4和图8，在隔离层110上突出来的多沟道有源图案F沿着第二方向（Y）延伸。多沟道有源图案F的形成有源极/漏极161的一部分与隔离层110共面。栅极图案149形成在衬底100上并跨越多沟道有源图案F。
具体地说，在隔离层110上突出的多沟道有源图案F形成在栅极图案149下方并跨越栅极图案149。多沟道有源图案F包括与栅极图案149重叠的第三区域F(III)，以及不与栅极图案149重叠的第一区域F(I)和第二区域F(II)。第二区域F(II)位于第一区域F(I)与第三区域F(III)之间。在图3中，从栅极图案149和第一垫片132突出的多沟道有源图案F是多沟道有源图案的第一区域F(I)。
扩散层163沿着第一区域F(I)的外周形成在多沟道有源图案F中。扩散层163包括具有第一浓度的第一杂质。本文使用的术语“外周”是指一层与另一层之间的边界部分。也就是说，参考图3，多沟道有源图案F的第一区域F(I)的外周是通过将多沟道有源图案F的邻接第二垫片130的侧表面与多沟道有源图案F的邻接隔层151的上表面连接而形成的部分。
沿着多沟道有源图案F的第一区域F(I)的外周形成的扩散层163连续地沿着第一区域F(I)的侧表面和上表面形成。扩散层163可以在多沟道有源图案F的第一区域F(I)的上表面上形成为第一深度d1，并且可以在多沟道有源图案F的第一区域F(I)的侧表面上形成为第二深度d2。形成在第一区域F(I)的侧表面上的扩散层163与形成在第一区域F(I)的上表面上的扩散层163可以形成为基本上相同的深度。第一深度d1可以与第二深度d2基本上相同。也就是说，沿着多沟道有源图案F的第一区域F(I)的外周形成的扩散层163可以以均匀的深度形成在多沟道有源图案F中。应当理解的是，扩散层163的边界（其限定了扩散层163的宽度、深度和/或其他尺寸）本身可以由具有指定杂质浓度的扩散层的外表面所描绘。
扩散层163中所含有的第一杂质可以包括例如砷（As）、磷（P）、硼（B）和/或碳（C）。在下面的描述中，将关于第一杂质为砷（As）的情况来描述本发明构思的实施例。
扩散层163可以沿着第一区域F(I)和第二区域F(II)形成。例如，扩散层163可以沿着第一区域F(I)和至少一部分第二区域F(II)形成。扩散层163可以沿着多沟道有源图案F的外周形成在多沟道有源图案F中。扩散层163可以包括在第二区域F(II)中延伸的扩散层延伸部分163a。扩散层163可以是例如轻微掺杂区域。
在多沟道有源图案F中，w1是指扩散层163的第一宽度，w2是指扩散层延伸部分163a的第二宽度。也就是说，多沟道有源图案F的第二区域F(II)与扩散层163重叠有第二宽度w2。
在本发明构思的所示实施例中，沿着第一区域F(I)和至少一部分第二区域F(II)形成扩散层163，但是本发明构思的方面不限于此。也就是说，扩散层163的一部分可以与栅极图案149重叠，而不考虑扩散层163与第二区域F(II)的重叠宽度。
源极/漏极161形成为在第二区域F(II)的相对侧与多沟道有源图案F的第一区域F(I)接触。源极/漏极161可以包括具有第二浓度的第二杂质。源极/漏极161中所含有的第二杂质的第二浓度可以不同于扩散层163中的第一杂质的第一浓度。在根据本发明构思的实施例的半导体器件中，第二杂质的第二浓度可以高于第一杂质的第一浓度。源极/漏极161可以是例如高度掺杂区域。
扩散层163可以减缓在高度掺杂的源极/漏极161与多沟道有源图案F的第一区域F(I)之间的高度集中的电场。
源极/漏极161中所含有的第二杂质与扩散层163中所含有的第一杂质可以彼此相同，但是本发明构思的方面不限于此。
第二垫片130可以形成在多沟道有源图案F上，具体形成在多沟道有源图案F的一部分上。第二垫片130形成在多沟道有源图案F的第一区域F(I)的侧表面上，而不形成在多沟道有源图案F的第一区域F(I)的上表面上。也就是说，如图3所示，第二垫片130形成在多沟道有源图案F的从栅极图案149和第一垫片132突出来的第一区域F(I)的侧表面上，而不形成在多沟道有源图案F的第一区域F(I)的上表面上。在图4中，第一垫片132不形成在多沟道有源图案F的第一区域F(I)的上表面上，而隔层151形成在多沟道有源图案F的第一区域F(I)的上表面上。
第二垫片130可以形成为与多沟道有源图案F的第一区域F(I)接触。
形成在多沟道有源图案F的第一区域F(I)的侧表面上的第二垫片130的第二厚度t2沿着第一区域F(I)可以是均匀的。也就是说，第二垫片130可以在第一区域F(I)的侧表面上形成均匀厚度。
形成在第一区域F(I)上的第二垫片130可以与扩散层163完全重叠。可以通过从扩散层163的宽度中减去扩散层延伸部分163a的宽度（即，w1-w2）来得到第二垫片130的宽度。
可以沿着位于第一区域F(I)与第三区域F(III)之间的第二区域F(II)的外侧在多沟道有源图案F的第二区域F(II)上形成第一垫片132。第一垫片132与第二区域F(II)重叠。同时，可以沿着栅极图案149的侧表面形成第一垫片132。具体地说，第一垫片132可以形成为与栅极图案149的侧表面接触。沿着栅极图案149的侧表面形成的第一垫片132可以形成为均匀的厚度，即，第一厚度t1。
第一垫片132的第一厚度t1与多沟道有源图案F的第二区域F(II)的宽度可以基本上相同。另外，因为第一垫片132和第二垫片130以同一层次形成，所以第一垫片132的第一厚度t1与第二垫片130的第二厚度t2可以基本上彼此相同。如上文所述，第一垫片132与第二垫片130连接。
第一垫片132可以与形成在多沟道有源图案F中的扩散层163的一部分重叠。扩散层163与第一垫片132的重叠宽度可以为w2，即扩散层延伸部分163a的宽度。
在根据本发明构思的实施例的半导体器件中，当扩散层163中所含有的第一杂质为砷（As）时，第一垫片132和第二垫片130的整个层都可以含有砷（As）。
在第二垫片130上和多沟道有源图案F的第一区域F(I)上形成隔层151。虽然第二垫片130位于多沟道有源图案F的侧表面与隔层151之间，但是第二垫片130不位于多沟道有源图案F的上表面与隔层151之间。也就是说，隔层151可以形成为与多沟道有源图案F的上表面接触。隔层151还可以形成在第一垫片132的侧表面上。隔层151可以形成为与多沟道有源图案F的第一区域F(I)的上表面和第二垫片130接触。
参考图4，源极/漏极161形成在多沟道有源图案F的两个侧表面上。栅极图案149、第一垫片132和隔层151形成在多沟道有源图案F的上表面上。第一垫片132和隔层151顺序地形成在栅极图案149的两个侧表面上。
参考图1和图5，形成在多沟道有源图案F中的扩散层163在多沟道有源图案F的外周形成为均匀的厚度w1。扩散层163在第二方向（Y）上具有宽度w1。形成在多沟道有源图案F的第一区域F(I)中的扩散层163的宽度为w1-w2。形成在多沟道有源图案F的第二区域F(II)中的扩散层163具有宽度w2。因此，扩散层延伸部分163a沿着多沟道有源图案F的外周在多沟道有源图案F的第二区域F(II)中形成为均匀的厚度w2。
结果，沿着多沟道有源图案F的外周形成在多沟道有源图案F中的扩散层163可以以均匀的厚度宽度w2与第一垫片132和栅极图案149重叠。因为扩散层163在源极/漏极161与用作半导体器件沟道的第三区域F(III)之间形成均匀的厚度w1，所以半导体器件可以获得高电流驱动能力和短沟道特性。
参考图6，栅极图案149形成在第一垫片132的一个侧表面上，第二垫片130和隔层151形成在第一垫片132的另一侧表面上。第一垫片132和第二垫片130形成L形结构，隔层151形成为与第一垫片132和第二垫片130接触。第二垫片130的高度h等于多沟道有源图案F在隔离层110上突起的高度。
参考图7，隔离层110形成在多沟道有源图案F下方并位于衬底100上。栅极绝缘层145形成在从隔离层110突起的多沟道有源图案F上，并且包括第一金属栅极层MG1和第二金属栅极层MG2的栅电极147形成在栅极绝缘层145上。
在图7中，在与栅极绝缘层145重叠的多沟道有源图案F上没有形成第一垫片132和第二垫片130。
参考图8，在多沟道有源图案F的第一区域F(I)中形成具有均匀厚度d1和d2的扩散层163。在多沟道有源图案F的第一区域F(I)的侧表面上形成具有第二厚度t2的第二垫片130。隔层151完全形成在多沟道有源图案F的第一区域F(I)的周围，而第二垫片130仅形成在第一区域F(I)的侧表面上。
接下来，将参考图1和图9至图20描述制造根据本发明构思的实施例的半导体器件的方法。
图9至图20示出了用于阐述制造根据本发明构思的实施例的半导体器件的方法的中间工序步骤。具体地说，图13B、图14B和图15B分别是沿着图13A、图14A和图15A的线G-G截取的剖视图，图13C、图14C和图15C分别是沿着图13A、图14A和图15A的线H-H截取的剖视图。
参考图9，在衬底100上形成多沟道有源图案F。
具体地说，在衬底100上形成掩模图案2103，然后进行蚀刻，从而形成多沟道有源图案F。多沟道有源图案F可以在第二方向（Y）上延伸。在多沟道有源图案F的附近形成沟槽121。掩模图案2103可以包括氧化硅、氮化硅和/或氮氧化硅。
参考图10，形成填充沟槽121的隔离层110。隔离层110可以包括氧化硅、氮化硅和/或氮氧化硅。
可以通过平面化工序使多沟道有源图案F和隔离层110位于相同的平面上。可以通过进行平面化工序去除掩模图案2103，但是本发明构思的方面不限于此。也就是说，可以在形成隔离层110之前或者在进行凹进工序（recess process）之后去除掩模图案2103，后面将参考图11对凹进工序进行描述。
参考图11，使隔离层110的顶部凹进以露出多沟道有源图案F的顶部。凹进工序可以包括选择性蚀刻工序。也就是说，形成了在隔离层110上突起的多沟道有源图案F。
同时，可以通过外延工序形成多沟道有源图案F在隔离层110上突起的部分。具体地说，在形成隔离层110之后，可以在不进行凹进工序的情况下，使用多沟道有源图案F被隔离层110露出的上表面作为种晶，通过外延工序形成多沟道有源图案F在隔离层110上突起的部分。
另外，可以对多沟道有源图案F进行用于调节阈值电压的掺杂工序。如果半导体器件10是NMOS鳍型晶体管，那么杂质可以是硼（B）。如果半导体器件10是PMOS鳍型晶体管，那么杂质可以是磷（P）或砷（As）。
参考图12，使用掩模图案2104进行蚀刻工序，以形成在第一方向（X）上延伸并跨越多沟道有源图案F的虚拟栅极图案142。
结果，在多沟道有源图案F上形成虚拟栅极图案142。虚拟栅极图案142可以与多沟道有源图案F的一部分重叠。多沟道有源图案F可以包括被虚拟栅极图案142覆盖的部分和被虚拟栅极图案142露出的部分。
虚拟栅极图案142可以包括虚拟栅极绝缘层141和虚拟栅电极143。例如，虚拟栅极绝缘层141可以包括氧化硅，虚拟栅电极143可以包括多晶硅。
参考图13A至图13C，在不与虚拟栅极图案142重叠的多沟道有源图案F的第四区域F(IV)和第五区域F(V)的上表面上顺序地形成预垫片层131和杂质供应层133。预垫片层131和杂质供应层133也可以形成在不与虚拟栅极图案142重叠的多沟道有源图案F的第四区域F(IV)和第五区域F(V)的侧表面上。另外，预垫片层131和杂质供应层133可以形成在虚拟栅极图案142的侧表面上。
预垫片层131可以以均匀的厚度形成在不与虚拟栅极图案142重叠的多沟道有源图案F的第四区域F(IV)和第五区域F(V)的上表面和侧表面上。换句话说，当形成在不与虚拟栅极图案142重叠的多沟道有源图案F的第四区域F(IV)和第五区域F(V)的上表面上的预垫片层131具有第三厚度t3并且形成在不与虚拟栅极图案142重叠的多沟道有源图案F的第四区域F(IV)和第五区域F(V)的侧表面上的预垫片层131具有第四厚度t4时，预垫片层131的第三厚度t3和预垫片层131的第四厚度t4可以彼此基本上相同。
可以在虚拟栅极图案142的侧表面上和在杂质供应层133上进一步形成副产品层135，其中杂质供应层133形成在不与虚拟栅极图案142重叠的多沟道有源图案F的第四区域F(IV)和第五区域F(V)上。在根据本发明构思的实施例的半导体器件的制造方法中，在杂质供应层133上进一步形成副产品层135，但是本发明构思的方面不限于此。
具体地说，预垫片层131形成在虚拟栅极图案142和多沟道有源图案F上。也就是说，预垫片层131形成在不与虚拟栅极图案142重叠的多沟道有源图案F的第四区域F(IV)和第五区域F(V)上，并且形成在虚拟栅极图案142的侧表面上。多沟道有源图案F不与虚拟栅极图案142重叠的部分F(IV)可以与形成在虚拟栅极图案142的侧表面上的预垫片层131重叠。预垫片层131可以共形地形成在虚拟栅极图案142和多沟道有源图案F上。形成在多沟道有源图案F的上表面上的预垫片层131和形成在多沟道有源图案F的侧表面上的预垫片层131可以形成为基本上相同的厚度。预垫片层131可以包括例如氮化硅和/或氧化硅。可以通过例如原子层沉积（ALD）形成预垫片层131。
在形成预垫片层131之后，可以进行预非晶化植入（PAI）工艺。PAI工艺的结果是可以使不与虚拟栅极图案142重叠的多沟道有源图案F的第五区域F(V)的外周部分非晶化。
在进行PAI工艺之后，在不与虚拟栅极图案142重叠的多沟道有源图案F上形成含有第一杂质的杂质供应层133。也就是说，在预垫片层131上形成杂质供应层133。
在根据本发明构思的实施例的半导体器件的制造方法中，杂质供应层133中所含有的第一杂质是砷（As），但是本发明构思的方面不限于此。也就是说，杂质供应层133中所含有的第一杂质可以包括例如磷（P）、硼（B）和/或碳（C）。
现在将详细描述形成杂质供应层133的过程。
首先，使用含砷前驱气体（例如，卤化砷或氢化砷）和稀气体形成砷等离子体。这里，砷等离子体包括砷离子和砷基。可以通过砷等离子体中含有的砷基而在预垫片层131上共形地形成砷层。当形成砷层时，砷等离子体中含有的砷离子穿透预垫片层131然后注入到多沟道有源图案F中。注入的砷离子可以在预垫片层131下方形成杂质植入层1631。可以沿着不与虚拟栅极图案142重叠的多沟道有源图案F的外周形成杂质植入层1631。在图13C中，与在虚拟栅极图案142的侧表面上形成的预垫片层131重叠的多沟道有源图案F的第四区域F(IV)上没有形成杂质植入层1631，但是本发明构思的方面不限于此。
还可以通过在改变工艺压力、施加给衬底的偏压、剂量、等离子电源、前驱气体流速等的同时进行例如多步掺杂工序来形成砷层。
在预垫片层131上形成砷层的步骤中，当工艺压力升高时，砷层的厚度通常增大并且共形地形成砷层。另外，注入到多沟道有源图案F中的砷离子的量会增大，并且可以共形地形成通过注入砷离子而产生的杂质植入层1631。
在形成砷层之后，可以使用敲入气体（knock-in gas）将砷层中所含有的砷注入到不与虚拟栅极图案142重叠的多沟道有源图案F中。也就是说，砷（As）可以被敲入多沟道有源图案F。敲入气体可以包括例如氩气（Ar）、氖气（Ne）、氦气（He）、氢气（H2）、氪气（Kr）和/或氙气（Xe）。可以选择性地进行将砷（As）敲入多沟道有源图案F的步骤。
在形成砷层之后，可以使砷层钝化。出于以下原因而进行砷层钝化。因为砷（As）是升华材料，所以砷甚至可以在扩散到多沟道有源图案F中之前就升华并消失。另外，如果砷层与空气接触，那么在共形地形成在多沟道有源图案F上的砷层的表面上可能会出现不均匀。因此，扩散层可能会不均匀地形成在多沟道有源图案F中。
可以利用氧等离子体进行砷层的钝化。也就是说，可以通过氧等离子体中含有的氧使形成在预垫片层131上的砷层钝化。在使砷层钝化的过程中，砷层的一部分会与在钝化时采用的等离子气体进行化学反应。在本发明构思的实施例中，氧等离子体用作钝化等离子体。因此，氧和砷彼此化学反应，从而在预垫片层131上形成氧化砷（AsxOy）。结果，可以在预垫片层131上形成杂质供应层133。
在根据本发明构思的实施例的半导体器件的制造方法中，杂质供应层133可以包括砷和氧化砷。例如，可以在原处进行氧钝化。
在通过氧钝化形成杂质供应层133之后，可以在杂质供应层133上形成副产品层135。即使在使用氧等离子体使砷层钝化之后，砷离子或砷基中的一部分也与外部氢反应以形成副产品层135。在根据本发明构思的实施例的半导体器件的制造方法中，副产品层135可以包括氢化砷（AsxHy）。
结果，在不与虚拟栅极图案142重叠的多沟道有源图案F上可以顺序地形成预垫片层131、杂质供应层133和副产品层135。
参考图14A至图14C，以第一温度在杂质供应层133上进行第一热处理1651，从而在不与虚拟栅极图案142重叠的多沟道有源图案F中形成预扩散层1633。在杂质供应层133中所含有的第一杂质穿过预垫片层131然后扩散到多沟道有源图案F中时可以形成预扩散层1633。也就是说，杂质供应层133中所含有的砷通过扩散穿过预垫片层131然后扩散到多沟道有源图案F中，从而形成预扩散层1633。预扩散层1663可以以第三深度d3形成在多沟道有源图案F中。
具体地说，进行第一热处理1651的第一温度可以是去除形成在杂质供应层133上的副产品层135并且杂质供应层133中所含有的第一杂质容易被扩散的温度。在根据本发明构思的实施例的半导体器件的制造方法中，第一温度可以是氢化砷（AsxHy）中所含有的砷能够被升华同时杂质供应层133中所含有的砷能够扩散到预垫片层131和多沟道有源图案F中的温度。具体地说，进行第一热处理1651的第一温度可以为700℃或更低。
第一热处理1651可以是例如炉内退火、快速热退火（RTA）、快速热氧化（RTO）、等离子体退火和/或微波退火。
作为第一热处理1651的结果，可以去除形成在杂质供应层133上的副产品层135。也就是说，副产品层135中所含有的砷被升华，从而去除副产品层135。
虽然通过第一热处理1651去除了副产品层135，但是杂质供应层133中所含有的氧化砷和砷扩散到了预垫片层131中。另外，已经穿过预垫片层131的氧化砷和砷扩散到了多沟道有源图案F中。
在根据本发明构思的实施例的半导体器件的制造方法中，当多沟道有源图案F由硅形成时，扩散到多沟道有源图案F中的氧化砷可以与多沟道有源图案F反应，从而形成SiOx:As。也就是说，砷可以被掺杂到氧化硅中。随着氧化砷和砷扩散到多沟道有源图案F中，可以在多沟道有源图案F中形成预扩散层1633。
在图14C中，在不与虚拟栅极图案142重叠的多沟道有源图案F的第四区域F(IV)和第五区域F(V)中的第四区域F(IV)上没有形成预扩散层1633，多沟道有源图案F的第四区域F(IV)与形成在虚拟栅极图案142的侧表面上的预垫片层131重叠，但是本发明构思的方面不限于此。也就是说，如上面参考图13A至图13C所述的那样，预扩散层1633的一部分可以与形成在虚拟栅极图案142的侧表面上的预垫片层131重叠。
当预扩散层1633形成在多沟道有源图案F中时，可以去除至少一部分形成在预垫片层131上的杂质供应层133。也就是说，通过第一热处理1651，可以去除没有扩散到预垫片层131和多沟道有源图案F中的杂质供应层133的至少一部分。
另外，当预扩散层1633形成在多沟道有源图案F中时，可以减小形成在多沟道有源图案F上的预垫片层131的厚度。具体地说，形成在多沟道有源图案F的上表面上的预扩散层1633可以比形成在多沟道有源图案F的侧表面上的预垫片层131更薄。另外，形成在多沟道有源图案F的侧表面上的预垫片层131的厚度基本上不会变化。
第一热处理1651是用于将杂质供应层133中所含有的第一杂质注入多沟道有源图案F中的驱入（drive-in）热处理，进行第一热处理1651的温度低于随后第二热处理。在根据本发明构思的实施例的半导体器件的制造方法中，砷和氧化砷通过第一热处理1651扩散到多沟道有源图案F中。在第一热处理1651中，可以控制由于PAI而具有破碎晶格的多沟道有源图案F的固相外延速度，从而控制扩散层的结深度和活化率。
参考图15A至图15C，以第二温度在杂质供应层133和预扩散层1633上进行第二热处理1653，第二温度高于进行第一热处理1651的第一温度。作为第二热处理1653的结果，在多沟道有源图案F中沿着不与虚拟栅极图案142重叠的多沟道有源图案F的第四区域F(IV)和第五区域F(V)的外周形成扩散层163。
可以通过将预扩散层1633中所含有的第一杂质和杂质供应层133中所含有的第一杂质扩散到多沟道有源图案F中来形成扩散层163。也就是说，预扩散层1633中所含有的砷和杂质供应层133中所含有的砷扩散到多沟道有源图案F中，从而形成掺有砷的扩散层163。
具体地说，进行第二热处理1653的第二温度高于进行第一热处理1651的第一温度。进行第二热处理1653的第二温度可以是预扩散层1633中所含有的砷和杂质供应层133中所含有的砷可以扩散到多沟道有源图案F中的温度。另外，第二温度可以是在砷和氧化砷扩散到多沟道有源图案F中之后残留的杂质供应层133能够升华的温度。具体地说，进行第二热处理1653的第二温度可以为1000℃或更高。
第二热处理1653可以是例如脉冲快速热退火（RTA）、闪速RTA和/或激光退火。
在第二热处理1653期间，可以去除形成在多沟道有源图案F的上表面和虚拟栅极图案142的上表面上的预垫片层131。结果，在虚拟栅极图案142的侧表面上形成第一垫片132，在多沟道有源图案F的侧表面上形成第二垫片130。因为第一垫片132和第二垫片130都源自预垫片层131，所以第一杂质可以包含在第一垫片132和第二垫片130的整个层中。
另外，在进行第二热处理1653之后，如果在多沟道有源图案F的上表面和第二垫片130上残留有例如硅-氧-砷化合物等残留物，那么可以对残留物进行灰化/剥离。在进行第二热处理1653之后进行灰化/剥离时，可以顺序地进行第二热处理1653和灰化/剥离。
形成在多沟道有源图案F中的扩散层163以第一深度d1形成在多沟道有源图案F的上表面上并且以第二深度d2形成在多沟道有源图案F的侧表面上。因为形成在多沟道有源图案F中的扩散层163以均匀的深度沿着多沟道有源图案F的外周形成，所以第一深度d1和第二深度d2可以基本上相同。
另外，因为通过预扩散层1633中所含有的砷的局部扩散而形成扩散层163，所以扩散层163的深度d1可以大于预扩散层1633的深度d3。
扩散层163可以延伸到成在虚拟栅极图案142的侧表面上的预垫片层131中，即，延伸到与第一垫片132重叠的多沟道有源图案F的第二区域F(II)中。
参考图16，在虚拟栅极图案142的侧表面上形成隔层151。也就是说，在第一垫片132上和第二垫片130的部分侧表面上形成隔层151。
具体地说，在具有虚拟栅极图案142、第一垫片132和第二垫片130的所得结构上形成绝缘层，然后进行回蚀工序，从而形成隔层151。隔层151可以露出掩模图案2104的上表面和多沟道有源图案F的上表面。隔层151可以包括例如氮化硅或氮氧化硅。
接下来，去除多沟道有源图案F暴露在虚拟栅极图案142两侧的部分，从而形成凹槽。在所示的实施例中，通过隔离层110暴露的多沟道有源图案F的上表面位于与隔离层110的上表面相同的平面，但是本发明构思的方面不限于此。也就是说，通过隔离层110暴露的多沟道有源图案F的上表面可以相对于隔离层110的上表面向衬底100凹进。
去除多沟道有源图案F暴露在虚拟栅极图案142两侧的部分，从而从隔层151露出第二垫片130。
参考图17，在多沟道有源图案F暴露在虚拟栅极图案142两侧的部分上形成源极/漏极161。
可以通过外延工序形成源极/漏极161。形成源极/漏极161的材料可以视根据本发明构思的实施例的半导体器件为n型晶体管还是p型晶体管而改变。另外，根据需要，可以在外延工序过程中在原处掺入杂质。
在所示的实施例中，源极/漏极161呈六面体，但是本发明构思的方面不限于此。也就是说，对用于形成源极/漏极161的外延工序的工艺条件进行控制，从而形成包括例如菱形、圆形、四边形、五边形或任何其他多边形或者椭圆形在内的各种形状的源极/漏极161。
参考图18，可以在具有源极/漏极161的所得产品上形成层间介电膜155。层间介电膜155可以包括氧化物、氮化物和/或氮氧化物。
接下来，使层间介电膜155平面化，直到露出虚拟栅极图案142的上表面。结果，去除了掩模图案2104，并且可以露出虚拟栅极图案142的上表面。
参考图19，去除虚拟栅极图案142，即，去除虚拟栅极绝缘层141和虚拟栅电极143。
当去除虚拟栅极绝缘层141和虚拟栅电极143时，形成暴露出部分隔离层110和部分多沟道有源图案F的沟槽123。
参考图20，在沟槽123中形成栅极绝缘层145和栅电极147，从而形成栅极图案149。
栅极绝缘层145可以包括介电常数高于氧化硅层的高k介电材料。栅极绝缘层145可以基本上共形地沿着沟槽123的侧壁和下表面形成。
栅电极147可以包括第一金属栅极层MG1和第二金属栅极层MG2。如图20所示，栅电极147可以具有包括两个或更多金属栅极层MG1和MG2的层叠结构。第一金属栅极层MG1用于调节功函数，第二金属栅极层MG2用于填充由第一金属栅极层MG1形成的空间。例如，第一金属栅极层MG1可以包括TiN、TaN、TiC和/或TaC，第二金属栅极层MG2可以包括W和/或Al。栅电极147可以包括非金属材料，例如Si、SiGe等。
接下来，将参考图1、图9至图12和图14A至图23描述根据本发明构思的另一个实施例的半导体器件的制造方法。除了预垫片层的厚度以外，本实施例与前述实施例基本上相同。因此，用相同的附图标记表示与前述实施例相同功能的部件，并且将简述或省略这些部件的详细描述。
图21至图23示出了用于阐述制造根据本发明构思的另一个实施例的半导体器件的方法的中间工序步骤。具体地说，图22是沿着图21的线G-G截取的剖视图，图23是沿着图21的线H-H截取的剖视图。
参考图21至图23，可以在不与虚拟栅极图案141和143重叠的多沟道有源图案F的第四区域F(IV)和第五区域F(V)的上表面上顺序地形成预垫片层131和杂质供应层133。还可以在不与虚拟栅极图案141和143重叠的多沟道有源图案F的第四区域F(IV)和第五区域F(V)的侧表面上形成预垫片层131和杂质供应层133。另外，可以在虚拟栅极图案141和143的侧表面上形成预垫片层131和杂质供应层133。可以在杂质供应层133上进一步形成副产品层135。
形成在虚拟栅极图案141和143的侧表面上和形成在多沟道有源图案F的侧表面上的预垫片层131的第四厚度t4可以不同于形成在多沟道有源图案F的上表面上的预垫片层131的第三厚度t3。在根据本发明构思的实施例的半导体器件的制造方法中，预垫片层131的第三厚度t3可以大于预垫片层131的第四厚度t4。
在形成预垫片层131之后，可以进行PAI工艺。作为PAI工艺的结果，不与虚拟栅极图案141和143重叠的多沟道有源图案F的第五区域F(V)的外周部分可以被非晶化。此后，可以在多沟道有源图案F和虚拟栅极图案141和143上形成杂质供应层133。因为形成杂质供应层133的工序与参考图13A至图13C所述的工序基本上相同，所以将省略其详细描述。
接下来，通过进行第一热处理1651和第二热处理1653沿着不与虚拟栅极图案141和143重叠的多沟道有源图案F的外周形成扩散层163。在形成扩散层163之后，可以顺序地形成隔层151、源极/漏极161和栅极图案149。
接下来，将参考图1、图9至图12、图14A至图20和图24至图26描述根据本发明构思的另一个实施例的半导体器件的制造方法。除了预垫片层的厚度以外，本实施例与前述实施例基本上相同。
图24至图26示出了用于阐述制造根据本发明构思的另一个实施例的半导体器件的方法的中间工序步骤。具体地说，图25是沿着图24的线G-G截取的剖视图，图26是沿着图24的线H-H截取的剖视图。
参考图24至图26，在不与虚拟栅极图案141和143重叠的多沟道有源图案F的第四区域F(IV)和第五区域F(V)的上表面上可以顺序地形成预垫片层131和杂质供应层133。与前述实施例不同的是，在虚拟栅极图案141和143的侧表面上和多沟道有源图案F的侧表面上不形成预垫片层131。然而，在不与虚拟栅极图案141和143重叠的多沟道有源图案F的第四区域F(IV)和第五区域F(V)的侧表面上还形成杂质供应层133。
在形成预垫片层131之后，可以进行PAI工艺。作为PAI工艺的结果，不与虚拟栅极图案141和143重叠的多沟道有源图案F的第五区域F(V)的外周部分可以被非晶化。此后，可以在多沟道有源图案F和虚拟栅极图案141和143上形成杂质供应层133。因为形成杂质供应层133的工序与参考图13A至图13C所述的工序基本上相同，所以将省略其详细描述。
接下来，通过进行第一热处理1651和第二热处理1653而沿着不与虚拟栅极图案141和143重叠的多沟道有源图案F的外周形成扩散层163。在形成扩散层163之后，可以顺序地形成隔层151、源极/漏极161和栅极图案149。
图27是具有根据本发明构思的实施例的半导体器件的电子系统的框图。
参考图27，电子系统1100可以包括控制器1110、输入/输出装置（I/O）1120、存储器1130、接口1140和总线1150。控制器1110、I/O 1120、存储器1130和/或接口1140可以通过总线1150相互连接。总线1150相当于数据传输的路径。
控制器1110可以包括微处理器、数字信号处理器、微控制器和/或能够执行与这些部件相似功能的逻辑装置。I/O 1120可以包括小键盘、键盘、显示器等。存储器430可以储存数据和/或指令。
接口1140可以向通讯网络发送数据，或者从通讯网络接收数据。接口1140可以是有线的或者无线的。例如，接口1140可以包括天线或有线/无线收发器。电子系统1100可以是用于改进控制器的操作的操作存储器，并且还可以包括高速DRAM和/或SRAM。
根据本发明构思的实施例的鳍型场效应晶体管可以设置在存储器1130中，或者可以设置成控制器1110或I/O 1120或接口1140的一部分。
电子系统1100可以应用于个人数字助理（PDA）、便携式计算机、网络平板、无线电话、移动电话、数字音乐播放器、存储器卡或者能够在无线环境中发送和/或接收信息的任何类型的电子装置。
图28和图29示出了可以应用根据本发明构思的一些实施例的半导体器件的示例性半导体系统。
具体地说，图28示出平板PC，图29示出笔记本计算机。根据本发明构思的一些实施例的半导体器件中的至少一个可以应用于平板PC、笔记本计算机等。此外，根据本发明构思的一些实施例的半导体器件中的至少一个可以应用于本文未示出的集成电路装置。
虽然已经参考示意性实施例具体示出和描述了本发明的构思，但是本领域普通技术人员应当理解，在不脱离所附权利要求限定的本发明构思的精神和范围的情况下可以进行形式和细节的变化。因此，无论从哪个方面看，这些实施例应当被认为是说明性的而不是限制性的，参考所附权利要求而不是前述说明书来指出本发明构思的范围。

Claims (30)

1.一种半导体器件，包括：
位于衬底上的栅极图案；
位于所述栅极图案下方的多沟道有源图案，所述多沟道有源图案跨越所述栅极图案并且具有不与所述栅极图案重叠的第一区域和与所述栅极图案重叠的第二区域；
沿着所述第一区域的外周位于所述多沟道有源图案中的扩散层，所述扩散层包括具有一定浓度的杂质；以及
位于所述多沟道有源图案上的垫片，所述垫片在所述第一区域的各侧表面上延伸而不在所述第一区域的上表面上延伸。
2.根据权利要求1所述的半导体器件，其中，所述垫片以均匀的厚度在所述第一区域的各侧表面上延伸。
3.根据权利要求1所述的半导体器件，其中，所述扩散层以均匀的深度在所述第一区域中延伸。
4.根据权利要求1所述的半导体器件，其中，所述杂质包括砷（As）、磷（P）、硼（B）和/或碳（C）。
5.根据权利要求1所述的半导体器件，其中，所述多沟道有源图案还包括位于所述第一区域与第二区域之间的第三区域，并且所述扩散层包括位于所述第三区域中的延伸部分。
6.根据权利要求5所述的半导体器件，其中，所述扩散层在所述第三区域的至少一部分上和所述第一区域上延伸。
7.根据权利要求5所述的半导体器件，其中，所述扩散层的延伸部分以均匀的宽度沿着所述第三区域的外周延伸。
8.根据权利要求1所述的半导体器件，其中，所述垫片是第一垫片，其中，所述多沟道有源图案还包括位于所述第一区域与所述第二区域之间的第三区域，以及在所述第三区域上沿着所述第三区域的外周延伸的第二垫片。
9.根据权利要求8所述的半导体器件，其中，所述第二垫片沿着所述栅极图案的各侧表面延伸。
10.根据权利要求9所述的半导体器件，其中，所述第二垫片与所述第一垫片连接。
11.根据权利要求8所述的半导体器件，其中，所述第一垫片和所述第二垫片以同一层次延伸。
12.根据权利要求1所述的半导体器件，还包括位于所述垫片上和所述第一区域的上表面上的隔层。
13.根据权利要求12所述的半导体器件，其中，所述隔层与所述第一区域的上表面接触。
14.根据权利要求1所述的半导体器件，还包括在所述第二区域的相对侧与所述第一区域接触的源极/漏极，其中，所述杂质为第一杂质并且所述浓度为第一浓度，其中，所述源极/漏极包括具有第二浓度的第二杂质，所述第二浓度不同于所述第一浓度。
15.根据权利要求14所述的半导体器件，其中，所述第二杂质的第二浓度高于所述第一杂质的第一浓度。
16.根据权利要求1所述的半导体器件，其中，所述多沟道有源图案为鳍型。
17.一种半导体器件，包括：
位于衬底上的栅极图案；
位于所述栅极图案下方的多沟道有源图案，所述多沟道有源图案跨越所述栅极图案并且具有不与所述栅极图案重叠的第一区域和第二区域以及与所述栅极图案重叠的第三区域，所述第二区域位于所述第一区域与所述第三区域之间；
扩散层，所述扩散层沿着所述第一区域和所述第二区域延伸并且沿着所述多沟道有源图案的外周具有均匀的宽度；
垫片，所述垫片在所述第一区域的各侧表面上延伸而不在所述第一区域的上表面上延伸；以及
源极/漏极，所述源极/漏极在所述第三区域的相对侧与所述第一区域接触。
18.根据权利要求17所述的半导体器件，其中，所述扩散层在所述第一区域上和在所述第二区域的至少一部分上延伸。
19.根据权利要求17所述的半导体器件，其中，所述垫片为第一垫片，所述半导体器件还包括与所述第二区域重叠的第二垫片，其中，所述第二垫片与所述扩散层的至少一部分重叠。
20.根据权利要求19所述的半导体器件，其中，所述第二垫片与所述第一垫片连接。
21.一种制造半导体器件的方法，包括：
形成从隔离层突起的多沟道有源图案；
在所述多沟道有源图案上形成虚拟栅极图案，所述虚拟栅极图案与所述多沟道有源图案的一部分重叠；
在所述多沟道有源图案的不与所述虚拟栅极图案重叠的上表面上形成预垫片层；
在所述多沟道有源图案的不与所述虚拟栅极图案重叠的部分上形成杂质供应层；
通过在第一温度下对所述杂质供应层进行第一热处理，在所述多沟道有源图案的不与所述虚拟栅极图案重叠的部分中形成第一扩散层；以及
通过在第二温度下对所述杂质供应层进行第二热处理，在所述多沟道有源图案中沿着所述多沟道有源图案的不与所述虚拟栅极图案重叠的外周形成第二扩散层。
22.根据权利要求21所述的方法，其中，沿着所述多沟道有源图案的不与所述虚拟栅极图案重叠的上表面和各侧表面形成所述预垫片层。
23.根据权利要求22所述的方法，其中，形成在所述多沟道有源图案的上表面上和所述多沟道有源图案的各侧表面上的所述预垫片层被形成均匀的厚度。
24.根据权利要求22所述的方法，其中，形成在所述多沟道有源图案的上表面上的所述预垫片层具有第一厚度，形成在所述多沟道有源图案的各侧表面上的预垫片层具有第二厚度，并且所述第一厚度大于所述第二厚度。
25.一种半导体器件，包括：
位于衬底上的栅极图案；
位于所述栅极图案下方的多沟道有源图案，所述多沟道有源图案跨越所述栅极图案并且具有不与所述栅极图案重叠的第一区域和与所述栅极图案重叠的第二区域；
扩散层，所述扩散层沿着所述第一区域延伸，并且沿着所述多沟道有源图案的外周具有均匀的宽度；以及
源极/漏极，所述源极/漏极在所述第二区域的相对侧与所述第一区域接触。
26.根据权利要求25所述的半导体器件，其中，所述扩散层在所述第一区域中以均匀的深度延伸。
27.根据权利要求25所述的半导体器件，其中，所述多沟道有源图案还包括位于所述第一区域与所述第二区域之间的第三区域，所述扩散层包括位于所述第三区域中的延伸部分。
28.根据权利要求27所述的半导体器件，其中，所述扩散层在所述第三区域的至少一部分上和所述第一区域上延伸。
29.根据权利要求27所述的半导体器件，其中，所述扩散层的延伸部分以均匀的宽度沿着所述第三区域的外周延伸。
30.根据权利要求25所述的半导体器件，其中，所述多沟道有源图案为鳍型。
CN201410042203.7A 2013-02-04 2014-01-28 半导体器件及其制造方法 Active CN103972290B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130012494A KR102018101B1 (ko) 2013-02-04 2013-02-04 반도체 소자 및 이의 제조 방법
KR10-2013-0012494 2013-02-04

Publications (2)

Publication Number Publication Date
CN103972290A true CN103972290A (zh) 2014-08-06
CN103972290B CN103972290B (zh) 2018-10-23

Family

ID=51241584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410042203.7A Active CN103972290B (zh) 2013-02-04 2014-01-28 半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US9401428B2 (zh)
KR (1) KR102018101B1 (zh)
CN (1) CN103972290B (zh)
TW (1) TWI625859B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106898649A (zh) * 2015-12-17 2017-06-27 台湾积体电路制造股份有限公司 半导体元件及其制造方法
CN108122976A (zh) * 2016-11-29 2018-06-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、以及sram
CN108695256A (zh) * 2017-04-03 2018-10-23 三星电子株式会社 制造半导体装置的方法以及半导体装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015047244A1 (en) * 2013-09-25 2015-04-02 Intel Corporation Forming iii-v device structures on (111) planes of silicon fins
US9245882B2 (en) * 2013-09-27 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with gradient germanium-containing channels
US9236397B2 (en) * 2014-02-04 2016-01-12 Globalfoundries Inc. FinFET device containing a composite spacer structure
US10468528B2 (en) 2014-04-16 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device with high-k metal gate stack
US9178067B1 (en) 2014-04-25 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET device
US9721955B2 (en) 2014-04-25 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for SRAM FinFET device having an oxide feature
US9224736B1 (en) 2014-06-27 2015-12-29 Taiwan Semicondcutor Manufacturing Company, Ltd. Structure and method for SRAM FinFET device
US9564518B2 (en) * 2014-09-24 2017-02-07 Qualcomm Incorporated Method and apparatus for source-drain junction formation in a FinFET with in-situ doping
US9450047B1 (en) * 2015-03-31 2016-09-20 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having enlarged regrowth regions and manufacturing method of the same
KR102270916B1 (ko) * 2015-04-06 2021-06-29 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10269968B2 (en) * 2015-06-03 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including fin structures and manufacturing method thereof
KR102427596B1 (ko) * 2015-09-03 2022-07-29 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10516051B2 (en) * 2016-05-26 2019-12-24 Taiwan Semiconductor Manufacturing FinFET and method of fabrication thereof
US10700181B2 (en) * 2016-11-28 2020-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (finFET) device structure and method for forming the same
US10417369B2 (en) * 2017-05-26 2019-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, corresponding mask and method for generating layout of same
US10854459B2 (en) * 2017-09-28 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure passivating species drive-in method and structure formed thereby
US10468258B1 (en) 2018-06-12 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Passivator for gate dielectric
US11462626B2 (en) 2019-10-29 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
FR3113981B1 (fr) * 2020-09-10 2022-08-19 Commissariat Energie Atomique Procédé de fabrication d’une zone dopée d’un dispositif microélectronique

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060071275A1 (en) * 2004-09-30 2006-04-06 Brask Justin K Nonplanar transistors with metal gate electrodes
US20070284634A1 (en) * 2006-05-12 2007-12-13 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
CN101345244A (zh) * 2007-07-09 2009-01-14 索尼株式会社 半导体装置及其制造方法
US20090108358A1 (en) * 2004-12-11 2009-04-30 Kyungpook National University Industry-Academic Cooperation Foundation Saddle type mos device
CN101477986A (zh) * 2007-08-31 2009-07-08 三星电子株式会社 鳍式场效应晶体管及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3863516B2 (ja) 2003-10-03 2006-12-27 株式会社東芝 半導体装置及びその製造方法
US7105390B2 (en) 2003-12-30 2006-09-12 Intel Corporation Nonplanar transistors with metal gate electrodes
US7005700B2 (en) * 2004-01-06 2006-02-28 Jong Ho Lee Double-gate flash memory device
KR100645053B1 (ko) * 2004-12-28 2006-11-10 삼성전자주식회사 증가된 활성영역 폭을 가지는 반도체 소자 및 그 제조 방법
JP4825526B2 (ja) 2005-03-28 2011-11-30 株式会社東芝 Ｆｉｎ型チャネルトランジスタおよびその製造方法
JP4551811B2 (ja) 2005-04-27 2010-09-29 株式会社東芝 半導体装置の製造方法
US7326976B2 (en) 2005-11-15 2008-02-05 International Business Machines Corporation Corner dominated trigate field effect transistor
JP4406439B2 (ja) 2007-03-29 2010-01-27 株式会社東芝 半導体装置の製造方法
KR100833595B1 (ko) 2007-04-05 2008-05-30 주식회사 하이닉스반도체 돌기형 트랜지스터 및 그 제조방법
JP5184831B2 (ja) 2007-07-13 2013-04-17 ルネサスエレクトロニクス株式会社 フィン型トランジスタの形成方法
US20100078728A1 (en) * 2008-08-28 2010-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Raise s/d for gate-last ild0 gap filling
US8816391B2 (en) * 2009-04-01 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain engineering of devices with high-mobility channels
JP2011129678A (ja) 2009-12-17 2011-06-30 Panasonic Corp 半導体装置及びその製造方法
JP2013051221A (ja) 2009-12-28 2013-03-14 Panasonic Corp 半導体装置の製造方法及びプラズマドーピング装置
JP2012049286A (ja) 2010-08-26 2012-03-08 Sen Corp 半導体装置の製造方法
JP5661445B2 (ja) * 2010-12-14 2015-01-28 ルネサスエレクトロニクス株式会社 半導体集積回路装置およびその製造方法
US8765561B2 (en) * 2011-06-06 2014-07-01 United Microelectronics Corp. Method for fabricating semiconductor device
US8664060B2 (en) * 2012-02-07 2014-03-04 United Microelectronics Corp. Semiconductor structure and method of fabricating the same
US20140070328A1 (en) * 2012-09-12 2014-03-13 Toshiba America Electronic Components, Inc. Semiconductor device and method of fabricating the same
US9059206B2 (en) * 2012-12-10 2015-06-16 International Business Machines Corporation Epitaxial grown extremely shallow extension region

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060071275A1 (en) * 2004-09-30 2006-04-06 Brask Justin K Nonplanar transistors with metal gate electrodes
US20090108358A1 (en) * 2004-12-11 2009-04-30 Kyungpook National University Industry-Academic Cooperation Foundation Saddle type mos device
US20070284634A1 (en) * 2006-05-12 2007-12-13 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
CN101345244A (zh) * 2007-07-09 2009-01-14 索尼株式会社 半导体装置及其制造方法
CN101477986A (zh) * 2007-08-31 2009-07-08 三星电子株式会社 鳍式场效应晶体管及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106898649A (zh) * 2015-12-17 2017-06-27 台湾积体电路制造股份有限公司 半导体元件及其制造方法
US10879399B2 (en) 2015-12-17 2020-12-29 Taiwan Semiconductor Manufacturing Company Limited Method of manufacturing semiconductor device comprising doped gate spacer
US11018259B2 (en) 2015-12-17 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device comprising gate structure and doped gate spacer
CN108122976A (zh) * 2016-11-29 2018-06-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、以及sram
CN108695256A (zh) * 2017-04-03 2018-10-23 三星电子株式会社 制造半导体装置的方法以及半导体装置
CN108695256B (zh) * 2017-04-03 2023-07-21 三星电子株式会社 制造半导体装置的方法以及半导体装置

Also Published As

Publication number Publication date
US20160300932A1 (en) 2016-10-13
US20140217483A1 (en) 2014-08-07
KR20140099727A (ko) 2014-08-13
US10141427B2 (en) 2018-11-27
TW201432911A (zh) 2014-08-16
US9401428B2 (en) 2016-07-26
KR102018101B1 (ko) 2019-11-14
CN103972290B (zh) 2018-10-23
TWI625859B (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
CN103972290A (zh) 半导体器件及其制造方法
US20220130962A1 (en) Non-planar semiconductor device having omega-fin with doped sub-fin region and method to fabricate same
TWI673873B (zh) 半導體裝置以及製造該半導體裝置的方法
TWI620275B (zh) 用於嵌入式記憶體及邏輯技術之垂直電晶體裝置
US20150340490A1 (en) Semiconductor devices and methods of fabricating the same
US9472622B2 (en) Semiconductor device and method for fabricating the same
CN104241369A (zh) 半导体器件
CN104218085A (zh) 半导体器件及其制造方法
TW201342486A (zh) 具隔離本體部分的半導體裝置
CN104934474A (zh) 组合FinFET及其形成方法
KR20140038825A (ko) 반도체 장치 및 그 제조 방법
US9646967B2 (en) Semiconductor device
US20140225169A1 (en) Gate All Around Semiconductor Device
KR20150093543A (ko) 핀 구조 전계 효과 트랜지스터를 구비한 반도체 소자
CN105702727A (zh) 金属氧化物半导体装置与其形成方法
CN106601619B (zh) 一种半导体器件及其制备方法、电子装置
CN114649416A (zh) 具有选择性偶极子阈值电压移位器的带状或线状晶体管堆叠体
CN106601685B (zh) 一种半导体器件及其制备方法、电子装置
KR102385395B1 (ko) Finfet 도핑을 위한 이중 높이 유리
US9419015B1 (en) Method for integrating thin-film transistors on an isolation region in an integrated circuit and resulting device
KR102106259B1 (ko) 반도체 장치의 트렌치 형성 방법
KR102452964B1 (ko) 반도체 장치의 제조 방법
CN112992793A (zh) 间隔件结构及其制造方法
US11031469B2 (en) Semiconductor device, manufacturing method thereof, and electronic device including the same
CN103715091A (zh) 半导体基底、晶体管和鳍部的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant