CN103779359B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN103779359B
CN103779359B CN201410039983.XA CN201410039983A CN103779359B CN 103779359 B CN103779359 B CN 103779359B CN 201410039983 A CN201410039983 A CN 201410039983A CN 103779359 B CN103779359 B CN 103779359B
Authority
CN
China
Prior art keywords
film
substrate
semiconductor
peel ply
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410039983.XA
Other languages
English (en)
Other versions
CN103779359A (zh
Inventor
山本良明
田中幸郎
田中幸一郎
矶部敦生
大柄根大辅
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN103779359A publication Critical patent/CN103779359A/zh
Application granted granted Critical
Publication of CN103779359B publication Critical patent/CN103779359B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/16—Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole
    • H01Q9/28—Conical, cylindrical, cage, strip, gauze, or like elements having an extended radiating surface; Elements comprising two conical surfaces having collinear axes and adjacent apices and fed by two-conductor transmission lines
    • H01Q9/285—Planar dipole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/982—Varying orientation of devices in array

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的目的在于提供一种通过不同于专利文献1中公开的方法从衬底分离薄膜晶体管和包括该薄膜晶体管的电路或半导体器件，并将该薄膜晶体管和电路或半导体器件移位到具有柔性的衬底上的方法。根据本发明，在绝缘膜处形成了大开口或多个开口，在开口处形成了连接薄膜晶体管的导电膜，以及移除了剥离层，然后，将具有薄膜晶体管的层移位到提供有导电膜等的衬底上。根据本发明的薄膜晶体管具有通过激光照射结晶化的半导体膜，并且防止不必用激光照射的剥离层暴露在激光照射下。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件和半导体器件的制造方法。
背景技术
具有柔性的衬底如塑料衬底具有大于玻璃衬底的优点。因此，已开发了一种使用柔性衬底的半导体器件的形成方法。
例如，存在一种经由剥离层在支撑衬底上方形成驱动电路的方法，移除剥离层以从支撑衬底分离驱动电路，以及将驱动电路机械地贴附到不同的衬底如塑料衬底上，以进行电连接(参见专利文献1)。
专利文献1：未审专利公开No.8-254686
发明内容
本发明的目的在于提供一种从衬底分离薄膜晶体管、和包括该薄膜晶体管的电路或半导体器件，并且将该薄膜晶体管和电路或半导体器件移位到具有柔性的衬底上方的方法，其不同于专利文献1中公开的方法。
专利文献1公开了在衬底的一个表面上方形成剥离层，在剥离层上方形成驱动电路，以及移除剥离层。在该情况下，衬底和驱动电路可完全地相互分离，且当从衬底中分离驱动电路时，极薄且重量轻的驱动电路等可飞离开。鉴于前述情形，本发明的另一目的在于提供一种易于精确地从衬底中分离电路或半导体器件的新方法。
本发明的又一目的在于，当在从衬底中分离电路或半导体器件的情况下，通过激光照射结晶化半导体膜时，减小由于激光照射所引起的缺陷。
根据本发明，在绝缘膜处形成比常规的开口或多个开口更大的开口，在开口处形成连接到薄膜晶体管的导电膜，以及移除剥离层，然后，在不同的衬底上方移位具有薄膜晶体管的层。在不同的衬底上方形成导电膜等。结果，连接到薄膜晶体管的导电膜可以容易地连接到不同衬底上方的导电膜。通过选择性 地形成剥离层，能够防止具有薄膜晶体管的层飞离开。
根据本发明的薄膜晶体管具有通过激光照射结晶化的半导体膜，且防止剥离层在激光照射期间被暴露出，以便剥离层不被激光照射。结果，能够防止剥离层的剥离。
在根据本发明的薄膜晶体管的制造工艺中，移除了在衬底外围处的绝缘膜、半导体膜或剥离层。结果，能够减小废料的产生。
具体地，本发明提供了一种半导体器件的制造方法，包括如下步骤：在第一衬底上方选择性地形成剥离层；在剥离层上方形成具有多个薄膜晶体管的层；形成第一开口，使得暴露出薄膜晶体管的一部分半导体膜，并且形成第二开口，使得在剥离层之间暴露出第一衬底；在第一开口和第二开口处形成第一导电膜；处理第一导电膜以在第一开口部分处形成布线以及在第二开口处形成源或漏电极；形成第三导电膜，使得暴露出剥离层；通过将蚀刻剂引入第三开口中，通过移除剥离层将具有多个薄膜晶体管的层与第一衬底分离；以及将具有多个薄膜晶体管的层粘贴到第二衬底上，使得提供在第二衬底上方的布线和第二导电膜相互电连接。
根据本发明的另一模式是一种半导体器件的制造方法，包括如下步骤：在第一衬底上方选择性地形成剥离层；在剥离层上方形成基绝缘膜；移除衬底外围处的基绝缘膜；在基绝缘膜上方形成半导体膜；移除衬底外围的半导体膜；在没有暴露出剥离层的前提下，在半导体膜处形成标记；通过使用标记将激光发射到半导体膜上；通过处理半导体膜形成岛状半导体膜；在岛状半导体膜上方顺序地形成栅极绝缘膜和栅电极；通过使用栅电极将杂质添加到一部分岛状半导体膜上来形成杂质区；形成第一开口使得暴露出杂质区，并且形成第二开口使得在剥离层之间暴露出第一衬底；在第一开口中和第二开口中形成第一导电膜；处理第一导电膜以在第一开口中形成布线以及在第二开口中形成源或漏电极；形成第三开口，使得暴露出剥离层；通过将蚀刻剂引入第三开口中，通过移除剥离层将具有多个薄膜晶体管的层与第一衬底分离；以及将具有多个薄膜晶体管的层粘贴到第二衬底上，使得提供在第二衬底上方的布线和第二导电膜相互电连接。
在本发明中，优选在剥离层之间形成多个第二开口。结果，连接薄膜晶体管的导电膜可以容易地连接到不同衬底上方的导电膜上。
在本发明中，在没有暴露出剥离层的前提下，可以在半导体膜处形成标记，由此能够防止剥离层的剥离。
本发明的又一种模式是一种半导体器件，包括：具有多个薄膜晶体管的层；连接到薄膜晶体管的半导体膜上的源或漏电极，该源或漏电极形成于第一开口中；连接到源或漏电极的布线，该布线形成于提供在薄膜晶体管之间的多个第二开口中；衬底；和提供在衬底上方的导电膜；其中通过相互粘贴具有薄膜晶体管的层和衬底，使布线和导电膜相互电连接。
在本发明中，薄膜晶体管具有40至170nm厚的半导体膜。结果，可以形成极薄的半导体器件。
根据本发明，可以提供相互紧密贴附的衬底和基绝缘膜的区域，由此能够防止薄膜集成电路飞离开，且能够容易地制造薄膜集成电路。
根据本发明，在绝缘膜处形成比常规开口或多个开口大的开口，在大开口部分或多个开口处形成的导电膜可以容易地连接到不同衬底上方的另一导电膜上。而且，根据本发明，能够减小缺陷接触数，且能够增强强度粘接性。
根据本发明，能够防止剥离层的剥离。
根据本发明，能够减小废料的产生。
根据本发明，通过使用不同于硅衬底的衬底来形成半导体器件，可以立刻制造大数量的半导体器件，且可以提供具有减小成本的半导体器件。
一旦连同附图阅读了以下详细的说明，本发明的这些和其它目的、特征和优点将变得更加显而易见。
附图说明
图1A至1E是用于示出根据本发明的半导体器件制造工艺的图；
图2A至2D是用于示出根据本发明的半导体器件制造工艺的图；
图3A至3D是用于示出根据本发明的半导体器件制造工艺的图；
图4A和4B是用于示出根据本发明的半导体器件制造工艺的图；
图5是用于示出密封处理的截面图；
图6A和6B是用于示出装配到根据本发明半导体器件上的天线的图；
图7是用于示出应用到根据本发明半导体器件上的薄膜晶体管的结构的图；
图8是用于示出根据本发明半导体器件的电路结构的图；
图9A和9B是用于示出根据本发明半导体器件结构的图；
图10A至10E是用于示出应用有根据本发明的半导体器件的产品的图；
图11A和11B是用于示出应用有根据本发明的半导体器件的产品模式的图；
图12A至12C是用于示出应用有根据本发明的半导体器件的卡的图；和
图13A和13B是用于示出应用有根据本发明的半导体器件的制造工艺的顶视图。
具体实施方式
当结合附图阅读本发明时，从下面的详细说明，本发明的以上和另外的目的和新特征看来将更加全面。由于本发明可具体化为几种形式，所以要理解的是，在不脱离本发明本质特征的精神的前提下，对于本领域技术人员来说各种改变和修改将是显而易见的。因此，除非另外这种改变和修改脱离了以下描述的本发明的范围，否则它们都应当构建为包括于其中。通过实施例的附图，相同的组件由第一实施例的相同附图标记表示且不再进一步解释。
实施例1
在该实施例中，说明了半导体器件的制造方法。
如图1A所示，在衬底100的上方形成剥离层101。可以通过溅射法、等离子体CVD法等形成剥离层101。作为用于剥离层101的材料，可以是钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、铅(Pb)、锇(Oc)、铱(Ir)和硅(Si)中的至少一种元素；包含上述元素作为其主要成分的合金材料；或者包含上述元素作为其主要成分的化合物材料。可选地，可以使用前述元素的氧化物、氮化物或氧氮化物。在形成含硅的层的情况下，该层可具有非晶结构、微晶结构或多晶结构中的任何一种。
可以形成剥离层101以具有单层结构或叠层结构。在形成剥离层101以具有单层结构的情况下，可以使用钨、钼或这些元素的混合物，可选地，可以使用前述材料的氧化物、氮化物或氧氮化物作为用于剥离层101的材料。钨和钼的混合物例如是钨和钼的合金。另一方面，在形成剥离层101以具有叠层结构 的情况下，优选使用钨、钼或这些元素的混合物作为剥离层101的底层，而优选使用钨、钼的氧化物、氮化物或氧氮化物、或者这些元素的混合物作为剥离层101的顶层。在使用由钨和钨的氧化物组成的叠层结构的情况下，通过在如氧化硅上形成钨和形成钨的氧化物，在钨和氧化硅之间的界面处形成含钨的氧化物。通过使用在界面处形成的含钨的氧化物，可以形成由钨和钨的氧化物形成的剥离层。通过在钨上方形成氮化物如氮化硅，在钨和氮化硅之间的界面处形成了含钨的氮化物。通过使用在界面处形成的含钨的氮化物，可以形成由钨和含钨的氮化物形成的剥离层。可以将这样的制造工艺应用到其它的剥离层材料如钼或钨和钼的混合物上。
钨的氧化物可以称为WOx(x＝2至3)。具体地，有WO2(x＝2)、W2O5(x＝2.5)、W4O11(x＝2.75)和WO3(x＝3)。钨的氧化物不限于前述的化学式，尤其是x的值。由于蚀刻速率依赖于钨的氧化物的结构，所以可以选择钨的氧化物来获得所希望的蚀刻速率。例如，在氧气气氛下通过溅射法制造的钨的氧化物对下文描述的蚀刻材料具有良好的蚀刻速率。发现钨的氧化物在WOx的范围内(x＝0至3)。
在该实施例中，在衬底100的整个表面上方形成含钨的膜作为剥离层101，并且通过光刻法图案化以选择性地形成剥离层101。通过选择性地形成剥离层101，当移除剥离层101时，薄膜晶体管等不与衬底100完全地分离。结果，极薄且轻的薄膜晶体管不会从衬底飞离开，且薄膜晶体管可以容易地转移到不同的衬底上。本发明并不限于此。可以对衬底100的整个表面上方形成的剥离层101进行随后的工艺。
在附图中，区域A是衬底100的边缘，区域B是用于形成标记135的区域，区域C是提供有薄膜晶体管的区域(参考图13A)。在区域B中，防止了至少在以后将形成的标记135的底部形成剥离层101(参考图13A)。即使在以后将形成的标记135的底部形成了剥离层101，也可以移除剥离层101。
在该情况下，当输送衬底100以执行随后的工艺或将衬底100提供给每个器件时，在整个表面上方形成剥离层101会产生极小的废料。在工艺期间废料粘附到衬底100的表面等上，其造成生产率变差。根据本发明，剥离层101没有形成在边缘，即衬底100的外围(在图中其对应于区域A)上方，或者在其上方形成剥离层101的情况下被移除(参考图13A)。在剥离层101存在于衬 底100的外围中的情况下，可以利用干法蚀刻或O2灰化。如上所述，可以防止在工艺期间产生废料。
在该实施例中，在衬底100上形成剥离层101；然而，本发明不限于此。可以形成绝缘膜，如氧化硅膜、氮化硅膜或氧氮化硅膜作为衬底100和剥离层101之间的基膜。
如图1B所示，形成基绝缘膜102以覆盖剥离层101。可以依靠基绝缘膜102来防止杂质穿透剥离层101或衬底100。可以通过溅射法或等离子体CVD法形成基绝缘膜102。
作为用于基绝缘膜层的材料，可以使用含硅的氧化物、含氮化物的氮化物或含硅的氧氮化物。这些材料分别称为氧化硅膜、氮化硅膜和氧氮化硅膜。
形成基绝缘膜102以具有单层结构或叠层结构。在叠层结构的情况下，优选使用氮化硅膜或氧氮化硅膜用于构成叠层结构的至少一层。这是由于含氮的这种绝缘膜具有阻挡杂质的高保护有效性的事实。在叠层结构的情况下，对于最顶层和最底层更好使用氧化硅膜。这是由于氧化硅膜与剥离层101或以后将要形成的半导体膜具有高附着性的事实。鉴于此，优选形成基绝缘膜102，以具有通过顺序地叠置氧化硅膜、氮化硅膜和氧化硅膜而形成的叠层结构，或者通过顺序地叠置氧化硅膜、氧氮化硅膜和氧化硅膜而形成的叠层结构。在使用等离子体CVD法的情况下，在通过控制起始原料气体而不暴露于空气可以连续地形成这种硅膜。
在该情况下，当输送衬底100以执行随后的工艺或者将衬底100提供给每个器件时，在整个表面上方形成基绝缘膜102会导致极小的废料。在工艺期间废料会粘附到衬底100的表面等上，其造成生产率变差。根据本发明，基绝缘膜102没有形成在边缘上方，即衬底100的外围(在图中其对应于区域A)，或者在其上方形成基绝缘膜102的情况下被移除(参考图13A)。在基绝缘膜102存在于衬底100的外围中的情况下，可以利用干法蚀刻或O2灰化。如上所述，可以防止在工艺期间产生废料。
在该情况下，优选移除区域B中的基绝缘膜102的一部分。注意到，由于在随后的工艺中区域B形成标记，所以在区域B中没有暴露出剥离层101的边缘。
在基绝缘膜102的上方形成半导体膜103。半导体膜103具有从40至170 nm的极薄厚度。作为用于半导体膜的材料，可以使用硅、锗或硅和锗的混合物。半导体膜可以是非晶态、结晶态和半非晶态(还称为SAS)中的任何一种状态，半非晶态是非晶态和结晶态的混合。SAS包含微晶半导体，在非晶半导体中可以观察到具有直径0.5至20nm的晶粒。
通过形成非晶半导体膜和通过热处理结晶化非晶半导体膜，可以形成具有结晶态的半导体膜。作为热处理，可以使用加热炉、激光照射或代替激光器由灯发出的光照射(灯退火)、或者组合前述方法的方法。
在使用激光照射的情况下，可以使用连续波激光束(CW激光束)或脉冲振荡激光束(脉冲激光束)。
激光束是脉冲振荡型且可以以重复频率发出激光，使得可以发出下一脉冲激光直至由于激光而使半导体膜熔融之后变得固化。通过以这种频率振荡激光束，可以获得在扫描方向上连续生长的晶粒。激光束的特定重复频率是10MHz或以上，且使用比一般使用几十Hz至几百Hz的频带高很多的频带。
作为激光束，激光束从Ar激光器、Kr激光器、准分子激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、GdVO4激光器、玻璃激光器、红宝石激光器、紫翠玉激光器、Ti：蓝宝石激光器、铜蒸汽激光器或金蒸汽激光器中的一种或多种中振荡。此外，还可以使用陶瓷激光器。可以发出这种激光束的基波，或者通过用非线性光学元件将该基波从二次谐波转换成四次谐波形成的激光束。在使用Nd：YVO4激光器(基波1064nm)作为基波的情况下，二次谐波的波长是532nm，而三次谐波的波长是355nm。通过转换成谐波，能够提高对半导体膜的能量吸收效率，且能够获得大粒径的晶体。为了防止非线性光学元件受到破坏，在532nm波长的CW激光器的情况下，从激光振荡器输出的激光约为15W。
通过同时发出基波来协助谐波可以获得大粒径的晶体。
在该情况下，除了连续波基波激光束和连续波谐波激光束外，还可以发出连续波基波激光束和脉冲振荡谐波激光束。通过发出多种激光束，可以补偿能量。
在前述激光束中，需要约0.01至100MW/cm2的激光能量密度(优选，0.1至10MW/cm2)。这些激光束被处理成待发出的线性形状。在10W的CW激光器的情况下，CW激光器可以被处理成在经度方向上具有约300μm和在纬度 方向上约10μm大小的线性束。
激光束的扫描速率约为10至2000cm/sec。为了进行用于半导体膜整个表面的激光照射，需要多次扫描。在该情况下，进行扫描，以便激光照射区的边缘相互重叠。
由于处理成线性形状的激光束的激光强度朝着激光照射区的边缘变弱，所以不能够获得良好的结晶度。将其中不能获得良好结晶度的区域称为缺陷区。需要的是，处理半导体膜以便在缺陷区中不提供薄膜晶体管，尤其是其沟道形成区。因此，需要精确地控制用激光照射的半导体膜的位置。通过提供用作基础的标记，优选基于标记用CCD照相机等控制该位置。拍摄装置如CCD照相机等通过计算机连接到计算机上以控制该位置。
通过使用SiH4和F2、或SiH4和H2形成微晶半导体膜。其后，通过以上提到的激光照射可结晶化该膜。
作为另一热处理，在使用加热炉的情况下，在500至550℃下加热非晶半导体膜2至20个小时。在该情况下，优选以多级将温度设置在500至550℃的范围内，以便逐步增加。由于通过初始的低温热处理释放了非晶半导体膜中的氢等，可以减小由于结晶化引起的膜不平坦性，可以进行所谓的脱氢作用。而且，由于可以减小加热温度，所以优选在非晶半导体膜上方形成可以促进结晶化的金属元素，例如氮。除了加热炉之外，还可以进行以上提到的激光照射。
存在金属元素可能对半导体元件的电特性具有有害效果的危险，由此进行用于减小或移除金属元素的吸气工艺。例如，可进行一种工艺，使得用非晶半导体膜俘获金属元素作为吸气槽(gettering sink)。优选将如氩或磷的元素添加到非晶半导体膜上用作吸气槽，因为通过添加上述元素在非晶半导体膜中产生了退化，其导致容易俘获金属元素。由于可以有效地进行俘获，所以优选在用金属元素结晶化的半导体膜上形成吸气槽。
可以在表面上形成结晶半导体膜。在该情况下，可以使用氟气体如GeF4或F2，和硅烷气体如SiH4或Si2H6，以在表面上用加热或等离子体形成结晶半导体膜。在表面上形成结晶半导体膜且需要高温处理的情况下，优选使用具有高耐热的石英衬底作为衬底100。
在进行这种激光照射尤其是CW激光的情况下，需要防止剥离层101受到激光的照射。这是由于存在剥离层101被激光的能量融化，结果，在剥离层或 半导体膜(以下，剥离)处出现了开口洞现象的危险这一事实。在使用具有比脉冲激光更长的融化时间的CW激光的情况下，这种问题变得显著。
根据本发明，移除基绝缘膜102，以便在区域B中不暴露出剥离层101。根据本发明，在经过随后的工艺之后没有暴露出剥离层101。因此，由于可以削弱激光的能量来防止剥离层101被形成在剥离层101上方的半导体膜等熔融，所以较好的是在剥离层101上方至少形成半导体膜。由于激光能量选择被半导体膜吸收的波长，所以优选在剥离层101上方形成半导体膜。将吸收激光能量的膜称为吸收膜。
吸收膜并不局限于半导体膜103。例如，可以在剥离层101上形成吸收膜。作为用于半导体膜103的材料，可以使用氧化硅、氮化硅或氧氮化硅。可选地，可以通过叠置包括这些材料的膜来形成吸收膜。可以通过吸收膜或叠层结构的材料或厚度来控制激光能量的吸收速率。通过在剥离层101上形成吸收膜，可以在标记135的制造工艺中消除布局限制，如防止剥离层101露出。
鉴于前述情形，在该实施例中说明了一种用CW激光结晶非晶半导体膜的方法。
如图1C所示，通过等离子体CVD法在衬底100的整个表面上方形成为非晶的半导体膜103。形成半导体膜103以具有0.2μm或更小的厚度，一般从40至170nm，优选50至150nm。在该情况下，通过O2灰化等移除形成于衬底100外围中的非晶半导体膜。结果，可以减小废料产生(参考图13B)。
如上所述，为了精确地控制CW激光照射的位置，在区域B中的半导体膜103处形成标记135(参考图13B)。可以通过光刻法蚀刻半导体膜形成标记135。此外，可以通过在半导体膜上用激光绘制来形成标记。在该情况下，可以使用CO2激光器。经常在衬底100的外部形成标记135。这是由于衬底100翘曲的事实(随着衬底尺寸增加，翘曲变得明显)；然而，可以通过至少在衬底100的四个外部角处形成标记、以及通过在预定位置定位所有的标记来减小翘曲的影响。标记可以是任意形状，例如，十字形、圆形、号角形、线性形状等。
在通过蚀刻半导体膜103形成标记135的区域中，移除了剥离层101上方的半导体膜103。因此，在移除了剥离层101上方的基绝缘膜102或半导体膜103的情况下，暴露出了剥离层101。从而，形成标记135以便不暴露出剥离层101。尤其是在由具有金属元素的膜形成剥离层101的情况下，容易吸收激光能 量，且剥离的问题变得显著，由此设计了标记135的结构，使得剥离层101没有用激光照射。
为了不暴露出剥离层101，可移除区域B中和尤其在标记135下面的剥离层101。在区域B中和尤其是在标记135下面形成剥离层101的情况下，至少留下基绝缘膜102或半导体膜103。使用基绝缘膜102或半导体膜103作为吸收膜。在留下半导体膜103的情况下，由于选择性地形成剥离层101，所以例如在其下面没有形成剥离层101的半导体膜103处形成标记。可选地，可以在剥离层101的外部形成的半导体膜103处形成标记。
根据本发明，术语“没有暴露出剥离层101”指的是没有用激光直接照射剥离层101。优选形成削弱激光能量的膜，例如，半导体膜103，以便不仅覆盖剥离层101的表面，而且覆盖它的侧面。
其后，用标记进行衬底100的定位。在该情况下，可以通过用CCD照相机和连接CCD照相机的计算机处理图像来精确进行该定位。
然后，通过发出CW激光来结晶化半导体膜。
CW激光没有直接发射到剥离层101。而且，通过形成在剥离层101上方的半导体膜103等削弱了CW激光的能量。结果，可以防止剥离层101的剥离。半导体膜用作用于激光的吸收层。可以通过半导体膜的材料或厚度提高作为吸收层的功能。
可以在剥离层101的上方形成不同于半导体膜103的其它膜。该膜可以用作吸收层。在该情况下，可以通过使用膜的材料或厚度来提高作为吸收层的功能。
在用激光照射半导体膜的情况下，为了增加抗激光的性质，优选在激光照射之前通过加热炉加热半导体膜。例如，在500℃加热半导体膜1小时。热处理可改变形成为剥离层的前述元素的氧化物的结晶态。结果，可以在氧化物的两个表面处或在氧化物内的晶粒界面中提高脆性。随后，薄膜晶体管等可以与衬底100容易地分离。为了改变这种氧化物的结晶态，较好的是进行约400至550℃的热处理0.5至5小时。
如图1D所示，将如上所述结晶化的半导体膜103处理成预定形状。而且，处理了的半导体膜可以称为岛状半导体膜。此时，移除了用作标记的半导体膜。
其后，如图1E所示，形成用作栅极绝缘膜104的绝缘膜，使其覆盖岛状 半导体膜。可以通过溅射法或等离子体CVD法形成栅极绝缘膜。作为栅极绝缘膜，可以使用氧化硅膜、氮化硅膜、含氮的氧氮化硅膜等。可以形成栅极绝缘膜以具有单层结构或叠层结构。
在半导体膜上方经栅极绝缘膜104形成用作栅电极105的导电膜。可以形成栅电极以具有单层结构或叠层结构。栅电极可以由选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)中的一种或多种元素；包含前述元素作为其主要成分的合金材料；或者包含前述元素作为其主要成分的化合物材料制成。可选地，栅电极可以由如由掺杂了诸如磷的元素的多晶硅代表的半导体材料制成。在该实施例中，顺序地形成作为第一导电膜106的10至50nm厚的氮化钽膜，例如30nm，以及形成作为第二导电膜107的200至400nm厚的钨膜，例如370nm。由于这种钨或氮化钽具有高的耐热性，所以可以减缓在随后工艺中的热处理的温度限制。
其后，在第一导电膜106和第二导电膜107上方形成由有机材料(典型地，抗蚀剂)或无机材料(典型地，氧化硅)制成的掩模。可以使用氧化硅膜作为由无机材料制成的掩模。可以通过蚀刻氧化硅膜将第一导电膜106和第二导电膜107形成为精细的膜。
在将第一导电膜106和第二导电膜107处理成精细的情况下，较好的是使掩模薄，即，较好的是进行所谓的细化工艺。例如，可以在形成由抗蚀剂制成的掩模之后通过O2灰化等形成掩模的宽度。可以通过使用这种掩模蚀刻第一导电膜106和第二导电膜107来制造具有精细宽度的栅电极105。这种栅电极导致薄膜晶体管的精细处理，且可以制造高集成的薄膜集成电路。
将杂质元素掺杂到岛状半导体膜上以形成杂质区108。在该情况下，可以与栅电极105以自对准的方式掺杂杂质元素。作为杂质元素，可以使用如由磷或砷代表的n型杂质元素和如由硼代表的p型杂质元素。通过适当地使用两种类型的杂质元素，可以制造CMOS电路、NMOS电路和PMOS电路。
其后，形成绝缘体110，使其覆盖栅电极105等。可以通过溅射法或等离子体CVD法形成绝缘膜。作为用于绝缘膜的材料，可以使用无机材料如氧化硅、氮化硅或氧氮化硅，或者有机材料如有机树脂。然后，基于垂直方向通过各向异性蚀刻来蚀刻绝缘体110，使其至少仅留在栅电极105的侧面处。形成于栅电极105侧面处的绝缘体110可以称为侧壁(参考图2A)。
通过用于形成侧壁的蚀刻，还可根据蚀刻速率来蚀刻栅极绝缘膜104。然而，可以根据用于侧壁的材料、用于栅极绝缘膜的材料和蚀刻剂，留下栅极绝缘膜。
然后，通过使用侧壁作为掩模来掺杂杂质元素。结果，在侧壁下面形成了含低密度的杂质元素的低浓度杂质区108a，以及在低浓度杂质区108a的两侧形成了含高密度的杂质元素的高浓度杂质区108b。通过提供两个杂质区，可以防止通过使栅极宽度最小化而产生的短沟道效应。
具有不与栅电极重叠的低浓度杂质区的结构称作为LDD(低浓度杂质)结构，而只具有高浓度杂质区的结构称作为单漏极结构。在低浓度杂质区与栅电极重叠的情况下，将该结构称为GOLD(栅极漏极重叠的LDD)结构。
可以根据侧壁或侧壁的宽度控制杂质形成区的存在或不存在、或其大小。而且，可以通过添加杂质元素的速率、添加杂质元素的密度、和添加杂质元素的时间来控制杂质区的密度。
其后，形成绝缘膜111使其覆盖岛状半导体膜、栅电极105、栅极绝缘膜104等。通过SOG法、微滴释放法、溅射法或等离子体CVD法形成绝缘膜111。绝缘膜可以是单层结构或叠层结构。作为用于绝缘膜的材料，可以使用无机材料或有机材料。在形成绝缘层以具有叠层结构的情况下，按该顺序形成无机材料和有机材料。在使用有机材料的情况下，可以提高平整度。作为有机材料，可以使用聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、苯并环丁烯、硅氧烷或聚硅氮烷。硅氧烷由通过硅(Si)和氧(O)的键形成的骨架组成，其中包括至少含氢的有机基团(如烷基基团或芳香族烃)作为取代基。可选地，可使用氟代基团作为取代基。而且可选地，可使用至少含有氢的氟代基团和有机基团作为取代基。聚硅氮烷是由作为起始原料的含有包括硅(Si)和氮(N)的键的聚合物材料的液体材料形成的绝缘膜。通过使用无机材料，可以防止杂质穿透到半导体膜中。作为无机材料，可以使用氧化硅膜、氮化硅膜和氧氮化硅膜。
在该实施例中，通过等离子体CVD法按该顺序连续沉积氮化硅膜和硅氧烷。在形成绝缘膜111以具有叠层结构的情况下，在形成绝缘膜111之前或在形成任一绝缘膜之后较好的是进行热处理。作为热处理，可以使用用于半导体膜结晶化的同一种方式。通过热处理，使绝缘膜111中的湿气扩散，可以减小 半导体膜的缺陷，且可以进行杂质区108的活化等。
其后，如图2B所示，为了形成连接杂质区的布线，在绝缘膜111处形成开口。形成开口113a以便暴露出作为半导体膜一部分的杂质区，同时，形成开口113b，以便在预定区域例如在剥离层101之间暴露出衬底100。通过在预定区域形成由抗蚀剂制成的掩模并且通过蚀刻形成该开口。在用于形成该开口的工艺中，由于在暴露出剥离层101的情况下存在通过蚀刻在随后的工艺中在开口处形成的导电膜而蚀刻剥离层101的危险，所以没有使剥离层101暴露出。因此，在获得剥离层和在开口处形成的导电膜之间的选择比的情况下，可以暴露出剥离层110。
如图2C所示，在形成的开口113a处形成导电膜，以便暴露出杂质区，以及在开口113b处形成导电膜，以便暴露出衬底100。导电膜可以通过溅射法或等离子体CVD法形成。可以形成导电膜以具有单层结构或叠层结构。作为用于导电膜的材料，选自钛(Ti)、铝(Al)和钕(Nd)中的一种元素或多种元素；包含前述元素作为其主要成分的合金材料；或包含前述元素作为其主要成分的化合物材料。在使用叠层结构的情况下，可在前述导电膜材料之间形成阻挡膜。阻挡膜可以防止前述导电膜材料扩散和穿透到半导体膜中。而且，阻挡膜可以减小接触电阻和防止由于热应用引起的小丘。作为阻挡膜，可以使用氮化硅膜、氧氮化硅膜、或氧化硅膜、或者导电膜材料的氮化物、氧氮化物或氧化物。在该实施例中，形成导电膜以具有由硅化铝和氮化钛组成的叠层结构。
其后，可以通过将导电膜处理成预定形状来形成连接到杂质区的源电极120或漏电极121。在形成源电极120和漏电极121之后，可以完成薄膜晶体管。而且，将通过把多个薄膜晶体管放在一起构造的电路称为薄膜集成电路。
在该实施例中，说明了在半导体膜上方提供有栅电极的顶栅薄膜晶体管；然而，可以使用在半导体膜下面提供有栅电极的底栅薄膜晶体管。
通过处理前述导电膜，同时形成源电极120和漏电极121，可以在暴露出衬底100的开口113b处形成连接到源电极或漏电极的布线122。在该实施例中，使用连接到漏电极121的布线122的情况来说明。如在此所使用的，术语“连接”指的是电连接。形成布线122使其与区域115中的衬底100部分地接触。其中一部分布线122与衬底100接触的区域115提供在剥离层101之间，且优选还提供在岛状半导体膜之间。术语“在岛状半导体膜之间”可以称为以后完 成的“在薄膜晶体管之间”。根据本发明，其中一部分布线122与衬底100接触的区域115形成得尽可能大，或者在限定区中形成多个区域115。在该实施例中，一部分布线122在两个位置处与衬底100接触。该结构可以使布线122容易地连接到以后形成的电极上并且可以减小接触电阻。
然后，形成绝缘膜125以覆盖源电极120、漏电极121和布线122。可以形成绝缘膜125以具有单层结构或叠层结构。作为绝缘膜125，可以是包含碳的绝缘膜如类金刚石碳(DLC)、包含氮的绝缘膜如氮化硅、有机材料(优选，环氧树脂)等。在绝缘膜125具有叠层结构的情况下，形成含碳的绝缘膜或含氮的绝缘膜作为底层，且形成环氧树脂等作为顶层。环氧树脂具有提高平整度和减缓外来冲击的效果。通过由有机材料形成绝缘膜125会增加重量。结果，可以防止具有薄膜晶体管等的层飞离开，且可以防止具有极薄厚度的薄膜晶体管等的层卷绕。
由于绝缘膜125用作保护膜，所以如果有必要则形成，且并不是必须的。
如图2D所示，通过蚀刻绝缘膜等形成开口126，以便选择性地暴露出一部分剥离层101。
如图3A所示，通过将蚀刻剂127引入到开口126，逐渐地减少将被移除的剥离层101。在该情况下，由于源电极120、漏电极121和布线122至少被绝缘膜111覆盖，所以没有暴露出它们；因此，它们没有被蚀刻剂127蚀刻。
作为蚀刻剂127，可以使用包含卤素的气体或液体。作为气体或液体，可以指定卤素氟化物，一般，可以使用三氟化氯(ClF3)。通过Cl2(g)+3F2(g)2ClF3的工艺在200℃或以上使氯与氟反应制造ClF3。作为包含卤素氟化物的另一气体，可以使用通过用ClF3混合氮等形成的气体。
依赖于反应空间中的温度(沸点11.75℃)，ClF3可以是液体。作为液体蚀刻剂，可以使用包含卤素氟化物的液体，例如HF。可以使用湿法蚀刻。
蚀刻剂不局限于ClF3；只要蚀刻剂蚀刻剥离层101但不蚀刻基绝缘膜102、绝缘膜111、112和另一绝缘膜，就可以使用任意的蚀刻剂。例如，可以使用包含氟的等离子体气体，如CF4、SF6、NF3或F2。而且，液体蚀刻剂不局限于卤素氟化物；只要蚀刻剂满足上述条件就可以使用任意的蚀刻剂。作为另一蚀刻剂，可以使用强碱溶液，如氢氧化四乙铵(TMAH)。
在用包含卤素氟化物如ClF3的气体化学地移除剥离层101的情况下，只要 选择性蚀刻的材料用于剥离层101和不被蚀刻的材料用于基绝缘膜102，剥离层和基绝缘膜的组合就不局限于以上描述的材料。
即使当试图移除剥离层101时，也只是选择性地移除。衬底100和具有薄膜晶体管的层(其还称为将被释放的层)没有相互完全地分离开。结果，在输送衬底期间薄膜晶体管等没有飞离开，由此可以容易地进行下一个工艺，即输送衬底100。
如上所述，可以通过改变可用于剥离层101的材料的氧化物等的结晶态来分离衬底100。在该情况下，衬底100和具有薄膜晶体管等的层可以用物理力相互分离，好象剥离密封一样。
除了用于移除剥离层101的蚀刻剂127之外，还可以使用前述的物理力。
其后，如图3B所示，将不同的衬底130贴附到具有薄膜晶体管等的以上层上。于是，可以相互集成多个薄膜晶体管。
如图3C所示，衬底100被分离(还称为剥离)。由于薄膜晶体管通过不同的衬底130彼此集成，所以可以防止薄膜晶体管等飞离开。
当分离衬底100时，在区域115中提供有衬底100的表面上暴露出一部分布线122。在该情况下，在大面积中或者在有限面积中的多个位置暴露出一部分布线122。结果，可以容易地进行导电膜等的连接，且可以减小接触电阻。
作为不同的衬底130，可以使用膜(其由聚丙烯、聚酯、乙烯基、聚氟乙烯、乙烯基氯等制成)、由纤维状材料制成的纸、由基材料膜(聚酯、聚酰胺、无机蒸汽沉积膜、纸等)和粘合剂合成树脂膜(丙烯酸合成树脂、环氧合成树脂等)组成的叠层膜等。该膜和主体通过热压缩密封。可以通过熔融形成于该膜最顶表面上方的粘接层、或形成于该膜的最外层上方且不是通过热处理的粘接层的层，将该膜贴附到主体上。即，不是必需地在不同的衬底130的表面上方形成粘接层。作为粘接层，可以使用粘接剂，如热固树脂、UV固化树脂、环氧树脂粘接剂或树脂添加剂。
在该情形下，通过使用分割装置如划线器件、激光照射器件、划片器件、布线锯切器件或剪取器将玻璃衬底分成每个半导体器件。由于仅通过不同的衬底130相互集成，所以可以通过人手分割玻璃衬底。此时，可以分割提供有标记的区域B。
没有必要分成每一个半导体器件，可以是几个半导体器件的组装。
如图3D所示，在分离衬底100之后暴露出的一部分布线122电连接到形成于布线衬底170上方的导电膜160上。在该情况下，由于在大面积中或在有限面积中的多个位置暴露出一部分布线122，所以减缓了定位连接的限制。而且，可以减小布线122和导电膜160之间的接触电阻。
同样对底栅薄膜晶体管施加了前述的影响。即，当剥离衬底100时，通过暴露出一部分布线122会带来前述的影响。
可以用粘接层162将布线122连接到导电膜160上。作为粘接层162，可以使用粘接剂，如热固树脂、UV固化树脂、环氧树脂粘接剂或树脂添加剂。为了保持布线122和导电膜160之间的电连接，将导电颗粒163混合到粘接层162中。
除了导电颗粒163之外，还可以通过凸块165保持布线122和导电膜160之间的电连接。在该情况下，如图4A所示，在布线122和导电膜160之间形成凸块165，通过分离衬底100，在布线衬底170上方用混合有导电颗粒163的粘接层162相互粘贴布线122和导电膜165。
除了导电颗粒163外，还可以通过引线键合法保持布线122和导电膜160之间的电连接。在该情况下，如图4B所示，将其上暴露出布线122的表面转向并且通过分离衬底100提供在布线衬底170上方，以及用布线168将暴露出的布线连接到导电膜160。其后，可以通过公知的方法封装半导体器件。
作为布线衬底170，可以使用具有柔性的薄而轻的塑料衬底。具体地，衬底由聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、聚丙烯、聚丙烯硫化物、聚碳酸酯、聚醚酰亚胺、聚亚苯基硫化物、聚苯醚、聚砜、聚邻苯二酰胺等制成。
在该实施例中，布线衬底170提供有包括一部分导电膜160的天线。该天线不局限于卷状的形式。天线的形状可以是曲线形式(参考图6A)或直线形状(参考图6B)。图6A和6B示出了天线215连接到薄膜集成电路214。
通过安装天线完成了进行无线通信(还称为无线芯片)的半导体器件。根据用途可以将无线芯片称为无线处理器、无线存储器或无线标签。可以将安装有无线芯片的卡称为IC卡。
在根据本发明的半导体器件的范畴中包括了没有天线的芯片。即，根据本发明未必需要安装天线。虽然说明了在布线衬底170的上方形成天线的情况， 但可以在布线122上直接形成天线。半导体器件可以安装有多个天线，且可以具有形成于布线衬底170上方的天线和形成于布线122上的天线。
为了进行密封工艺，可以通过膜183、184(优选，树脂膜)覆盖整个半导体器件的两个表面(参考图5)。通过该工艺，可以增加半导体器件的强度且提高便携性。通过一系列工艺可以进行前述工艺，由此可以减小工作时间。例如，使用布线衬底170作为膜183，且在膜183上印制导电膜160，如天线。将具有在不同衬底130上方转移的薄膜晶体管等的层粘贴到提供有天线等的膜上。在该情况下，具有在不同衬底130上方转移的薄膜晶体管的层缠绕成卷状但没有被分割成每个半导体器件，且顺序地粘贴到膜183上。同时，将膜184粘贴在不同的衬底130的上方。此时，可以通过相互接合外围如膜183、184，相互电连接一部分布线122和导电膜160。其后，将衬底分割成了每个半导体器件。
在该情形下，薄膜晶体管、天线和保护层的总厚度变成20至40μm，且第一底层51和第二底层52每个的厚度是15至35μm。
在布线衬底170，即膜衬底的上方形成根据本发明的半导体器件。
半导体器件具有0.2nm或更小厚度的半导体膜，一般为40至170nm，优选50至150nm作为有源区。因此，可以提供极轻且薄的半导体器件。
在该实施例中，说明了在布线衬底170上方直接转移薄膜晶体管的情况；然而，本发明并不局限于此。例如，代替布线170，可以将薄膜晶体管直接转移到产品或标签上。可以通过在标签纸或拖轮的板上方直接移位来制造装配有半导体器件的产品标签或产品拖轮(product tug)。在制造产品标签或产品拖轮的情况下，由于可以通过无线通信进行处理以及可以立刻进行更多的处理，所以优选使用装配有天线的半导体器件。
根据本发明，当分离衬底100时可以检查与暴露出的一部分布线122的接触。由于它不需要复杂的器件，所以检查接触是容易的且是优选的。
在半导体器件由矩形衬底如衬底100形成的情况下，相比半导体器件由圆形硅晶片形成的情况，没有限制母衬底的形状。因此，可以增加生产率且可以进行批量生产。结果，可以减小半导体器件的成本。通过进一步减小单位值的成本，单位值极低的半导体器件可以产生巨大的利润。
根据本发明的半导体器件没有无线电波吸收的危险，且进行高灵敏的信号 接收。
由于根据本发明的半导体器件不具有硅晶片，所以它具有透光特性。结果，即使当安装到产品的印刷表面上时，半导体器件也不会损伤该设计。
实施例2
在该实施例中，说明了具有相比前述实施例中说明的薄膜晶体管不同结构的薄膜晶体管。
除了其中在如前述实施例中说明的在半导体膜上方形成栅电极的顶栅型之外，薄膜晶体管的结构还可以是其中半导体膜介于栅电极之间的双栅型(栅电极分别称为顶栅电极和底栅电极)。在该实施例中，参考图7说明了其中经粘接层162在布线衬底170上方粘贴薄膜晶体管的双栅薄膜晶体管的结构。
经绝缘膜在剥离层101的上方形成用作底栅电极201的导电膜。底栅电极201的材料、制造方法和结构可以涉及前述实施例中的栅电极105。由于形成了具有精细栅极宽度的底栅电极201，所以可以使用薄的抗蚀剂掩模来进行与前述实施例的情况相同的蚀刻工艺。
然后，形成用作基绝缘膜102的绝缘膜。绝缘膜的材料、制造方法和结构参考前述实施例中的基绝缘膜102。可以防止在移位之后的情况下来自衬底100或衬底170的杂质和底栅电极201的栅极材料扩散到半导体膜103。
如同前述的实施例，顺序地提供具有预定形状的岛状半导体膜103、覆盖半导体膜103的栅极绝缘膜104和用作顶栅电极205的导电膜。前述膜的材料和制造方法可以参考前述的实施例。
形成抗蚀剂掩模以将导电膜处理成顶栅电极205的预定形状。在该情况下，可以使用底栅电极201通过相反面的暴露形成具有预定形状的抗蚀剂掩模。然后，可以将导电膜处理成顶栅电极205的预定形状。通过用底栅电极201暴露抗蚀剂掩模，可以提高定位底栅电极201的精确度。
如在前述实施例中所述的，在形成顶栅电极205以具有叠层结构的情况下，使用通过使用底栅电极201暴露出的抗蚀剂掩模来处理顶栅电极的底层电极206。其后，形成顶层电极207。
在如上所述形成顶栅电极205之后，通过向具有顶栅电极205的半导体膜103添加杂质元素来形成杂质区。在该情况下，如同前述的实施例可以提供用作侧壁的绝缘体110，以形成低浓度杂质区和高浓度杂质区。
在形成顶栅电极205以具有叠层结构的情况下，通过使用顶层电极207和底层电极206可以形成低浓度杂质区和高浓度杂质区。在该情况下，低浓度杂质区与底层电极206重叠，由此形成了所谓的GOLD结构。
为了单独地控制底栅电极201和顶栅电极205，将布线分别连接到每个电极上。首先，通过移除一部分顶栅电极205形成接触孔来提供连接到底栅电极201的布线。在形成顶栅电极205以具有由底层电极和顶层电极组成的叠层结构的情况下，可只移除一部分底层电极。
在同样地控制底栅电极201和顶栅电极205的情况下，不要求如上所述移除一部分顶栅电极205。在栅电极201上方形成的绝缘膜104处形成开口，且在该开口处直接形成顶栅电极205。
其后，形成绝缘膜211以覆盖顶栅电极205、栅极绝缘膜104等。绝缘膜211的材料、制造方法和结构可以参考前述实施例中的绝缘膜111。
为了形成连接到杂质区的布线，在绝缘膜211、栅极绝缘膜104等处形成开口。同时形成开口，使得暴露出其为一部分半导体膜的杂质区，在预定的区域例如在选择性形成的剥离层101之间形成开口，使得暴露出衬底100。开口的制造方法可以参考前述的实施例。在该工艺中，由于存在在随后的工艺中通过蚀刻在某一开口部分处形成的导电膜来蚀刻剥离层101的危险，所以使得没有暴露出剥离层101。因此，可以在获得剥离层和在开口处形成的导电层之间的选择比的情况下暴露出剥离层101。
其后，可以通过将导电膜处理成预定形状来形成每一个都连接到杂质区的源电极120或漏电极121。在形成源电极120和漏电极121之后，完成了薄膜晶体管。而且，通过将多个薄膜晶体管放在一起构造的电路称为薄膜集成电路。
同时，可以在其上暴露出衬底100的开口处形成连接到源电极或漏电极的布线122。形成布线122使其与衬底100部分地接触。与衬底100部分地接触的布线122的区域优选在剥离层101之间和岛状半导体膜之间。根据本发明，尽可能地放大与衬底100部分地接触的布线122的区域或者在有限面积中的多个位置处提供的区域。
其后，可以形成覆盖源电极120、漏电极121和布线122的绝缘膜125。绝缘膜125的材料、制造方法和结构可以参考前述的实施例。
随后，在分离衬底100之后暴露出的一部分布线122电连接到在布线衬底 170上方形成的导电膜160上。由于在大面积或者在有限区域中的多个位置处暴露出一部分布线122，所以可以减缓对用于连接的定位的限制。而且，在大面积或多个位置中提供布线122，由此可以减小导电膜160的接触电阻。
布线衬底170和形成于布线衬底170上方的导电膜160的材料、制造方法和结构可以参考前述的实施例。导电膜160可以用作天线。
如上所述，可以完成包括具有底栅电极201的双栅极薄膜晶体管的半导体器件。
双栅极薄膜晶体管可以应用到半导体器件的逻辑电路上。可以与顶栅电极205分别地控制底栅电极201。因此，在栅电极尤其是顶栅电极205形成精细的薄膜晶体管的情况下，即使当将关断的信号输入到顶栅电极205中时电流流动，通过控制底栅电极201也能够转换为关断状态。结果，可以减小电消耗。
具体地，在n型薄膜晶体管形成为双栅极型的情况下，当相对底栅电极201施加负偏压时，通过增加阈值电压可以减小漏电流。而且，通过降低阈值电压，施加正偏压能够使电流在沟道形成区中容易地流动。因此，双栅极薄膜晶体管可以以较高的速度或较低的电压工作。
该实施例可以与前述的实施例自由地组合。
实施例3
在该实施例中，说明了包括在半导体器件中的逻辑电路。该逻辑电路通过薄膜晶体管构造，由此可以称为薄膜集成电路。根据该实施例的逻辑电路具有根据从读出器/写入器的读出指令来读出掩模ROM内的数据的功能。半导体器件是邻近型(vicinity type)的，通信信号频率是13.56MHz，发送的数据传输速率约为13kHz，且使用曼彻斯特码作为编码的方式。
如图8所示，一般说来逻辑电路820由天线单元821、电源单元822和逻辑单元823组成。天线单元821具有天线电路801或者用于接收外部信号和发送数据的谐振电容。天线电路接收从读出器/写入器输出的电磁波并且产生交变信号。将交变信号直接地或经由电容元件输入给电源单元822。电源单元822具有通过交变信号用于产生电源的整流器电路802和用于保存所产生的电源的保留体积803。逻辑单元223具有用于解调所接收信号的解调器电路804、用于产生时钟信号的时钟控制器805、每个码识别和测定电路806、用于产生通过所接收的信号从存储器读出数据的信号的存储控制器807、用于对所接收的信号 输入编码信号的调制电路和电阻808、用于编码所读出的数据的编码电路809、以及用于保存数据的掩模ROM 811。
解调电路804解调交变信号中的指令代码。时钟控制器805具有基于交变信号产生时钟和校正时钟的功能。通过每个码识别和测定电路806来识别解调信号的读出代码。由每个码识别和测定电路806识别和测定的代码是帧结束(EOF)信号、帧开始(SOF)信号、标记、命令码、掩模长度、掩模值等。每个码识别和测定电路806具有用于识别发送错误的循环冗余码校验(CRC)的功能。将来自每个码识别和测定电路806的结果输出给存储控制器807。存储控制器807基于测定结果控制掩模ROM 811的读出。在编码电路809中编码从掩模ROM 811读出的数据，并在调制电路和电阻808中调制。
作为保存数据的装置，至少一个存储器选自DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)、FRAM(铁磁随机存取存储器)、PROM(可编程只读存储器)、EPROM(电可编程只读存储器)、EEPROM(电可擦除可编程只读存储器)和快闪存储器中。
说明了具有前述结构的逻辑电路的布局的例子。
如图9A所示说明一个半导体器件的布局。通过接合提供有用作天线的导电膜160的布线衬底170和用于构成电源822和逻辑电路823的薄膜集成电路814，来形成该半导体器件。其中形成了薄膜集成电路814的区域和形成天线的区域相互部分重叠。在图9A所示的半导体器件的结构中，用于构成天线的导电膜160具有150μm的宽度，导电层之间的距离是10μm，绕组数是15。如上所述，天线的形状不局限于卷绕形式；它可以具有如图6A和6B所示的形状。
参考图9B说明电源单元822和逻辑单元823的布局。在同一区域提供了用于构成电源单元822和保留体积803的整流器电路802。可以通过使用薄膜晶体管形成保留体积。
通过分成两个，可以在两个位置处分别地提供用于构成逻辑单元823和每个码识别和测定电路806的的调制电路804。优选与存储控制器807相邻地提供掩模ROM 811。调制电路804提供在时钟控制器805和每个码识别和测定电路806之间。
提供了用于逻辑单元的检测电容812和用于电源单元的检测电容813。调制电路和电阻808可以提供在检测电容812和检测电容813之间。
在制造工艺中将信息建立到掩模ROM 811中。在此，提供了连接到高电位电源(也称为VDD)的电源线和连接到低电位电源(也称为VSS)的电源线的两条电源线。根据前述的电源线连接到每个存储器单元中包括的晶体管，来确定记录在存储器单元中的信息。在制造工艺中建立的信息将保持不变。
作为由具有这种逻辑电路的半导体器件所使用的电波的频带，可以使用在～135kHz的长波段、6.78MHz、13.56MHz、27.125MHz、40.68MHz和5.0MHz的短波段、2.45GHz、5.8GHz和24.125GHz的微波段等中的任一波段。对于电磁波传输，可以使用电磁感应型或无线电波通信型。
实施例4
根据本发明制造的半导体器件的用途是非常广泛的。用途的具体例子说明如下。例如，可以将半导体器件提供给纸币、硬币、证券、债券、凭证(出现在图10A中的驾驶执照、居住证等)、包装容器(出现图10B中的包装纸、瓶等)、记录介质(出现在图10C中的DVD软件、录像带等)、车辆(出现在图10D中的自行车等)、日用品(出现在图10E中的包、眼镜等)、食品、植物、动物、人体、衣服、生活用品、电子设备等。电子设备代表了液晶显示器、EL显示器、电视装置(也称为TV、TV接收机或电视接收机)、蜂窝电话等。
通过粘贴在产品的表面上方或嵌入产品中，将半导体器件固定到产品上。例如，将半导体器件嵌入在书的纸中或由有机树脂制成的包装的有机树脂中。由于实现了根据本发明的小、薄且重量轻的半导体器件，所以在将半导体器件固定到产品上之后不会损坏产品的设计。可以通过将根据本发明的半导体器件提供到纸币、硬币、证券、债券、证书等上提供证明功能。通过使用证明功能可以防止伪造。可以通过将半导体器件提供给包装容器、记录介质、日用品、食品、衣服、生活用品、电子设备等上来提升检测系统的效率。
说明了使用根据本发明的半导体器件的例子。将读出器/写入器295提供到具有显示部分294的便携式终端的侧面上，并且将半导体器件296提供到产品297的侧面上(参考图11A)。预先将产品297的原料、原产地、分配过程等的信息存储在半导体器件296中。在半导体器件296中包括的信息可以显示在显示部分294上的情况下，当在半导体器件296上保持读出器/写入器295时，可以方便地提供卓越的系统。可选地，存在读出器/写入器295提供给带式输送 机侧面的情况(参考图11B)。在该情况下，可以提供其中可以容易地进行检测产品297的系统。通过使用用于管理产品或逻辑系统的根据本发明的半导体器件，系统可以是复杂的且可以提高它的方便性。
说明了用作IC卡的半导体器件(参考图12A)。薄膜集成电路642至645贴附到衬底640的表面上。衬底640上方的导电层641和薄膜集成电路644背面上的连接导电层与包含导电颗粒155的树脂154相互贴附。每一个薄膜集成电路601至604用作一个或多个中央处理单元(CPU)、存储器、网络处理电路、磁盘处理电路、图像处理电路、音频处理电路、电源电路、温度传感器、湿度传感器、红外传感器等。由于具有前述结构的半导体器件具有用作天线和多个薄膜集成电路642至645的导电层641，所以能够提供具有高性能的无线芯片。因此，可以进行复杂的处理如加密处理，且能够提供复杂的IC卡。
注意到，在图12A中所示的结构中，在薄膜集成电路642至645的外围中提供了用作天线的导电层641。然而，本发明并不局限于这种模式。可提供薄膜集成电路642至645以与用作天线的导电层641重叠(参考图12B和12C)。因此，通过减小衬底640的面积可以提供小、薄且重量轻的无线芯片。在实现缩小化的这种半导体器件中，例如，可以通过将温度传感器应用到被贴附到人体皮肤上的薄膜集成电路642至645中的任一个上，来测量人体温度(优选，前额皮肤)。
在根据本发明的半导体器件中包括的薄膜集成电路实现为小、薄且重量轻，由此可以使装配有半导体器件的电子设备更复杂且可以增加其附加值。
本申请以于2004/11/22在日本专利局申请的日本专利申请序列号no.2004-338229为基础，其内容并入这里作为参考。
虽然已参考附图借助例子全面地描述了本发明，但要理解的是，对于本领域技术人员来说各种改变和修改将是显而易见的。因此，除非另外的这种改变和修改脱离了以下描述的本发明的范围，否则它们应当解释为包括于其中。

Claims (4)

1.一种半导体器件，包括：
第一膜；
在所述第一膜上方的第一衬底；
在所述第一衬底上方的导电膜；
具有多个薄膜晶体管的层；
连接到所述多个薄膜晶体管的半导体膜的源或漏电极，该源或漏电极在第一开口中；
连接到所述源或漏电极的布线，该布线在所述薄膜晶体管之间的第二开口部分中；
在所述布线上方的绝缘膜；
在所述绝缘膜上方的第二衬底；以及
在所述第二衬底上方的第二膜，
其中通过相互粘贴具有所述多个薄膜晶体管的所述层和所述第一衬底，使所述布线和所述导电膜通过多个位置相互电连接，
其中所述第一衬底是膜衬底，
其中所述第一衬底和所述第二衬底分别被所述第一膜和所述第二膜覆盖，
其中所述第一膜和所述第二膜是树脂膜，以及
其中凸块在所述层上并且所述凸块与所述布线直接接触。
2.一种半导体器件，包括：
第一膜；
在所述第一膜上方的第一衬底；
在所述第一衬底上方的导电膜；
具有多个薄膜晶体管的层；
连接到所述多个薄膜晶体管的半导体膜的源或漏电极，该源或漏电极在第一开口中；
连接到所述源或漏电极的布线，该布线在所述多个薄膜晶体管之间的多个第二开口中；
在所述布线上方的绝缘膜；
在所述绝缘膜上方的第二衬底；以及
在所述第二衬底上方的第二膜，
其中通过相互粘贴具有所述薄膜晶体管的所述层和所述第一衬底，使所述布线和所述导电膜通过所述多个第二开口相互电连接，
其中所述第一衬底是膜衬底，
其中所述第一衬底和所述第二衬底分别被所述第一膜和所述第二膜覆盖，以及
其中所述第一膜和所述第二膜是树脂膜。
3.根据权利要求1或权利要求2所述的半导体器件，其中所述半导体膜具有40至170nm的厚度。
4.根据权利要求2所述的半导体器件，还包括：
栅电极，
其中所述半导体膜在所述第一衬底上方，
其中所述栅电极在所述半导体膜上方。
CN201410039983.XA 2004-11-22 2005-11-22 半导体器件及其制造方法 Expired - Fee Related CN103779359B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004338229 2004-11-22
JP2004-338229 2004-11-22
CN200510138045.6A CN1822351B (zh) 2004-11-22 2005-11-22 半导体器件及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200510138045.6A Division CN1822351B (zh) 2004-11-22 2005-11-22 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN103779359A CN103779359A (zh) 2014-05-07
CN103779359B true CN103779359B (zh) 2017-03-29

Family

ID=36461427

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200510138045.6A Expired - Fee Related CN1822351B (zh) 2004-11-22 2005-11-22 半导体器件及其制造方法
CN201410039983.XA Expired - Fee Related CN103779359B (zh) 2004-11-22 2005-11-22 半导体器件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200510138045.6A Expired - Fee Related CN1822351B (zh) 2004-11-22 2005-11-22 半导体器件及其制造方法

Country Status (2)

Country Link
US (2) US7736964B2 (zh)
CN (2) CN1822351B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101111938B (zh) * 2005-01-28 2010-08-11 株式会社半导体能源研究所 半导体器件和制造它的方法
US8030132B2 (en) * 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
US7863188B2 (en) * 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5089033B2 (ja) 2005-11-04 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5100355B2 (ja) 2006-12-22 2012-12-19 株式会社半導体エネルギー研究所 温度制御装置
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1970952A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1976001A3 (en) * 2007-03-26 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1976000A3 (en) * 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5322408B2 (ja) 2007-07-17 2013-10-23 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2009087928A (ja) * 2007-09-13 2009-04-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2009205669A (ja) * 2008-01-31 2009-09-10 Semiconductor Energy Lab Co Ltd 半導体装置
KR20090095026A (ko) * 2008-03-04 2009-09-09 삼성전자주식회사 표시 장치 제조 방법
JP2010041045A (ja) * 2008-07-09 2010-02-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR101925772B1 (ko) * 2008-07-10 2018-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
TWI571684B (zh) 2008-11-28 2017-02-21 半導體能源研究所股份有限公司 液晶顯示裝置
KR101824425B1 (ko) 2008-12-17 2018-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
JP2010177662A (ja) * 2009-01-05 2010-08-12 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
CN102460722B (zh) * 2009-06-05 2015-04-01 株式会社半导体能源研究所 光电转换装置及其制造方法
KR101732397B1 (ko) * 2009-06-05 2017-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전 변환 장치 및 그의 제작 방법
CN102460721B (zh) * 2009-06-05 2015-07-01 株式会社半导体能源研究所 光电转换装置及其制造方法
KR101669470B1 (ko) 2009-10-14 2016-10-26 삼성전자주식회사 금속 실리사이드층을 포함하는 반도체 소자
US8507322B2 (en) 2010-06-24 2013-08-13 Akihiro Chida Semiconductor substrate and method for manufacturing semiconductor device
FR2970811B1 (fr) * 2011-01-24 2013-01-25 Commissariat Energie Atomique Dispositif a effet de champ muni d'une contre-électrode amincie et procédé de réalisation
JP5978625B2 (ja) * 2011-06-07 2016-08-24 ソニー株式会社 放射線撮像装置、放射線撮像表示システムおよびトランジスタ
KR102309244B1 (ko) 2013-02-20 2021-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6490901B2 (ja) 2013-03-14 2019-03-27 株式会社半導体エネルギー研究所 発光装置の作製方法
CN103337500B (zh) 2013-05-24 2015-12-23 友达光电股份有限公司 主动元件阵列基板及其制造方法
US9269914B2 (en) 2013-08-01 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, electronic device, and lighting device
TWI618131B (zh) 2013-08-30 2018-03-11 半導體能源研究所股份有限公司 剝離起點形成裝置及形成方法、疊層體製造裝置
CN111710794A (zh) 2014-10-17 2020-09-25 株式会社半导体能源研究所 发光装置、模块、电子设备以及发光装置的制造方法
DE102014017585B4 (de) * 2014-11-27 2017-08-24 Pyreos Ltd. Schalterbetätigungseinrichtung, mobiles Gerät und Verfahren zum Betätigen eines Schalters durch eine nicht-taktile Geste
CN104393053B (zh) * 2014-12-19 2018-10-23 合肥京东方光电科技有限公司 薄膜晶体管及其制作方法，薄膜晶体管组件、阵列基板及显示装置
TWI695513B (zh) 2015-03-27 2020-06-01 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置
KR102385339B1 (ko) * 2015-04-21 2022-04-11 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102632066B1 (ko) 2015-07-30 2024-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치의 제작 방법, 발광 장치, 모듈, 및 전자 기기
JP6486819B2 (ja) * 2015-12-25 2019-03-20 株式会社ジャパンディスプレイ 表示装置
CN109891598B (zh) * 2016-10-27 2021-09-28 夏普株式会社 Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
US10453872B1 (en) * 2018-05-03 2019-10-22 Wuhan China Star Optoelectronics Semiconductor Display Technologiy Co., Ltd. Array substrate and manufacturing method thereof
JP2022049603A (ja) * 2020-09-16 2022-03-29 キオクシア株式会社 半導体装置の製造方法

Family Cites Families (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US227886A (en) * 1880-05-25 Pea-sheller
US5055907A (en) * 1989-01-25 1991-10-08 Mosaic, Inc. Extended integration semiconductor structure with wiring layers
US5317436A (en) * 1990-12-31 1994-05-31 Kopin Corporation A slide assembly for projector with active matrix moveably mounted to housing
US5166556A (en) * 1991-01-22 1992-11-24 Myson Technology, Inc. Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits
JP2650543B2 (ja) * 1991-11-25 1997-09-03 カシオ計算機株式会社 マトリクス回路駆動装置
US6808965B1 (en) * 1993-07-26 2004-10-26 Seiko Epson Corporation Methodology for fabricating a thin film transistor, including an LDD region, from amorphous semiconductor film deposited at 530° C. or less using low pressure chemical vapor deposition
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US6022385A (en) * 1994-05-19 2000-02-08 Bowman; Ronald W. Process for the manufacture of sodium carbonate crystals from minerals or solutions
US5814529A (en) * 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3579492B2 (ja) 1995-03-16 2004-10-20 株式会社半導体エネルギー研究所 表示装置の作製方法
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP3499327B2 (ja) 1995-03-27 2004-02-23 株式会社半導体エネルギー研究所 表示装置の作製方法
KR100386203B1 (ko) * 1996-02-29 2003-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전기광학장치및그제조방법
US6022792A (en) * 1996-03-13 2000-02-08 Seiko Instruments, Inc. Semiconductor dicing and assembling method
DE69739376D1 (de) * 1996-08-27 2009-06-04 Seiko Epson Corp Ablösungsverfahren und Verfahren zum Übertragen eines Dünnfilm-Bauelements
JP3762002B2 (ja) * 1996-11-29 2006-03-29 株式会社東芝 薄膜トランジスタ、及び液晶表示装置
JP3191745B2 (ja) * 1997-04-23 2001-07-23 日本電気株式会社 薄膜トランジスタ素子及びその製造方法
JPH10335652A (ja) 1997-05-30 1998-12-18 Hitachi Ltd 半導体集積回路装置の製造方法
JPH11168263A (ja) * 1997-09-30 1999-06-22 Canon Inc 光デバイス装置及びその製造方法
US6556265B1 (en) * 1998-03-19 2003-04-29 Seiko Epson Corporation LCD having auxiliary capacitance lines and light shielding films electrically connected via contact holes
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6274887B1 (en) * 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6512271B1 (en) * 1998-11-16 2003-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6277679B1 (en) * 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor
US6545359B1 (en) * 1998-12-18 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof
US6524895B2 (en) * 1998-12-25 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6380007B1 (en) * 1998-12-28 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US6380558B1 (en) * 1998-12-29 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
EP1455302B1 (en) 1999-02-24 2007-09-19 Hitachi Maxell, Ltd. Method for manufacturing an IC element including a coil
US6858898B1 (en) * 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
US6346730B1 (en) * 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
TW483287B (en) * 1999-06-21 2002-04-11 Semiconductor Energy Lab EL display device, driving method thereof, and electronic equipment provided with the EL display device
KR100720066B1 (ko) * 1999-11-09 2007-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 제작방법
JP4748859B2 (ja) 2000-01-17 2011-08-17 株式会社半導体エネルギー研究所 発光装置の作製方法
US7060153B2 (en) * 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
US20010053559A1 (en) * 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
TW494447B (en) * 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
KR100385082B1 (ko) * 2000-07-27 2003-05-22 삼성전자주식회사 액정 표시 장치
US6720577B2 (en) * 2000-09-06 2004-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
SG101479A1 (en) * 2000-09-14 2004-01-30 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3695308B2 (ja) * 2000-10-27 2005-09-14 日本電気株式会社 アクティブマトリクス有機ｅｌ表示装置及びその製造方法
TW525216B (en) * 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
JP2002353424A (ja) * 2001-03-23 2002-12-06 Seiko Epson Corp 基板装置の製造方法及び基板装置、電気光学装置の製造方法及び電気光学装置、並びに電子機器
US7112844B2 (en) * 2001-04-19 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2002353235A (ja) 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd アクティブマトリクス基板とそれを用いた表示装置およびその製造方法
JP4244120B2 (ja) * 2001-06-20 2009-03-25 株式会社半導体エネルギー研究所 発光装置及びその作製方法
US7211828B2 (en) * 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
TW548860B (en) * 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP4524561B2 (ja) * 2001-07-24 2010-08-18 セイコーエプソン株式会社 転写方法
US7214573B2 (en) * 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
JP3967259B2 (ja) 2001-12-11 2007-08-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100635042B1 (ko) * 2001-12-14 2006-10-17 삼성에스디아이 주식회사 전면전극을 구비한 평판표시장치 및 그의 제조방법
JP3956697B2 (ja) 2001-12-28 2007-08-08 セイコーエプソン株式会社 半導体集積回路の製造方法
KR100484591B1 (ko) * 2001-12-29 2005-04-20 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
US6853052B2 (en) * 2002-03-26 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a buffer layer against stress
US7045861B2 (en) * 2002-03-26 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, liquid-crystal display device and method for manufacturing same
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP2004071696A (ja) * 2002-08-02 2004-03-04 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
AU2003292630A1 (en) * 2002-12-27 2004-07-29 Matsushita Electric Industrial Co., Ltd. Electronic device and method of manufacturing the same
JP3972825B2 (ja) * 2003-01-28 2007-09-05 セイコーエプソン株式会社 アクティブマトリクス型表示装置の製造方法
TWI328837B (en) * 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7070207B2 (en) 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
JP4557508B2 (ja) * 2003-06-16 2010-10-06 パナソニック株式会社 半導体装置
JP4413573B2 (ja) * 2003-10-16 2010-02-10 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
CN1894796B (zh) 2003-12-15 2010-09-01 株式会社半导体能源研究所 薄膜集成电路器件的制造方法和非接触薄膜集成电路器件及其制造方法
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
JP4749102B2 (ja) 2004-09-24 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI372413B (en) * 2004-09-24 2012-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same, and electric appliance
US7422935B2 (en) * 2004-09-24 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device and electronic device
US7382421B2 (en) * 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US7915058B2 (en) * 2005-01-28 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Substrate having pattern and method for manufacturing the same, and semiconductor device and method for manufacturing the same
US7465674B2 (en) * 2005-05-31 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7863188B2 (en) * 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20070042615A (ko) * 2005-10-19 2007-04-24 삼성전자주식회사 어레이 기판 및 이의 제조방법
US8049253B2 (en) * 2007-07-11 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7633079B2 (en) * 2007-09-06 2009-12-15 International Business Machines Corporation Programmable fuse/non-volatile memory structures in BEOL regions using externally heated phase change material

Also Published As

Publication number Publication date
CN103779359A (zh) 2014-05-07
US8546210B2 (en) 2013-10-01
US20100237354A1 (en) 2010-09-23
CN1822351A (zh) 2006-08-23
CN1822351B (zh) 2014-08-20
US7736964B2 (en) 2010-06-15
US20060110863A1 (en) 2006-05-25

Similar Documents

Publication Publication Date Title
CN103779359B (zh) 半导体器件及其制造方法
CN101278398B (zh) 半导体器件的制造方法
CN100454520C (zh) 制造薄膜集成电路和元件衬底的方法
KR101272097B1 (ko) 집적회로 장치 및 그의 제조방법
CN101189625B (zh) 半导体器件及其制造方法以及天线的制造方法
CN1912739B (zh) 曝光掩模以及使用其的半导体器件的制造方法
CN101010706B (zh) 健康数据收集系统及半导体器件
CN101111938B (zh) 半导体器件和制造它的方法
JP2005285109A (ja) 半導体装置、ｉｃカード
CN101908476B (zh) 半导体装置的制造方法
US8969147B2 (en) Method for manufacturing semiconductor device
US9130051B2 (en) Semiconductor device including semiconductor layer over insulating layer and manufacturing method thereof
CN102136482B (zh) 半导体装置及其制造方法
JP2005228304A (ja) 半導体装置
JP4989854B2 (ja) 半導体装置の作製方法
JP5072217B2 (ja) 半導体装置の作製方法
JP4718863B2 (ja) 半導体装置及び半導体装置の作製方法
JP2006013481A (ja) 半導体装置及びその作製方法
US7875530B2 (en) Method for manufacturing semiconductor device
JP2005202947A (ja) 半導体装置、並びに無線タグ及びラベル類
JP2006121062A (ja) 半導体装置の作製方法、半導体装置及び電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170329

Termination date: 20211122