CN101189625B - 半导体器件及其制造方法以及天线的制造方法 - Google Patents

半导体器件及其制造方法以及天线的制造方法 Download PDF

Info

Publication number
CN101189625B
CN101189625B CN2006800193826A CN200680019382A CN101189625B CN 101189625 B CN101189625 B CN 101189625B CN 2006800193826 A CN2006800193826 A CN 2006800193826A CN 200680019382 A CN200680019382 A CN 200680019382A CN 101189625 B CN101189625 B CN 101189625B
Authority
CN
China
Prior art keywords
conducting film
film
substrate
antenna
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800193826A
Other languages
English (en)
Other versions
CN101189625A (zh
Inventor
青木智幸
后藤裕吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101189625A publication Critical patent/CN101189625A/zh
Application granted granted Critical
Publication of CN101189625B publication Critical patent/CN101189625B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q7/00—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/16—Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole
    • H01Q9/26—Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole with folded element or elements, the folded parts being spaced apart a small fraction of operating wavelength
    • H01Q9/27—Spiral antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

在基板上形成具有晶体管的元件组，且通过从第一开口部分挤出包括导电颗粒的浆状物在所述元件组上形成作为伪图案的导电膜，且在此之后通过从第二开口部分挤出包括导电颗粒的浆状物继续形成与所述晶体管电连接的作为天线的导电膜。因此，包括：在基板上提供的具有晶体管的元件组；在所述元件组上提供的并与所述晶体管电连接的用作天线的第一导电膜；与所述第一导电膜相邻提供且不与晶体管相连的作为伪图案的第二导电膜。

Description

半导体器件及其制造方法以及天线的制造方法
技术领域
本发明涉及一种半导体器件，它装配有用作天线的导电膜并能够无接触地发射和接收数据，本发明还涉及这种半导体器件的制造方法。
背景技术
近年来，个体识别技术已经获得很多的关注。例如，存在一种用于制造、管理等的技术，其中诸如对象历史的信息通过为个体对象给定ID(个体识别号)来阐明。最重要的，可以非接触式地发射和接收数据的半导体器件的发展得到了进步。作为这种半导体器件，RFID(射频识别)(也称为ID标签、IC标签、IC芯片、RF(射频)标签、无线标签、电子标签或无线芯片)等开始被引入到公司、市场等。
已投入实际应用的诸如RFID之类的很多半导体器件包括具有包括晶体管等的电路的元件组(也被称为IC(集成电路)芯片)以及用作天线的导电膜。这些半导体器件可以经由天线通过电磁波在读取器/写入器之间实施数据交换。
一般而言，在上述半导体器件中，用作天线的导电膜使用诸如绕线方法、嵌入方法、印刷方法、蚀刻方法、电镀方法等之类的方法形成。在这些方法中，使用丝网印刷方法在制造成本和产量方面是尤其有优势的，因为工艺步骤的数目和必要的器件的数目小且制造方法相对简单。
如图14A和14B所示，丝网印刷方法是通过使用丝网印刷板810在印刷对象的表面上形成所需图案的方法，其中所述丝网印刷板具有金属网(网状物)804和用于框架801的内部的掩模的乳剂803以及通过选择性地去除乳剂803而提供的开口部分802，以通过涂刷器805、辊子等在印刷对象(这里，元件组102)上挤出浆状物806。
以这种方式，丝网印刷方法广泛地用于包括在晶体管等中的导电膜、像素电极等，当然，也包括用作天线的导电膜的形成步骤(例如，专利文献1：日本待审专利：No.H9-1970)。
发明内容
然而，随着半导体器件的尺寸的不断减小，必须提供精细的用作天线的半导体膜、包括在晶体管中的导电膜等，且当通过丝网印刷方法形成精细形成的导电膜时，需要考虑诸如在导电膜中发生短路或断裂的问题。可以考虑多种导致该问题的原因，作为一个实例，下面考虑了一种原因。这里注意，作为特定实例，将参考图14A～14C描述当形成用作天线的线圈形式的导电膜时的问题点的一个实例。
一般地，当如图14B所示使用丝网印刷方法提供导电膜时，通过涂刷器805从乳剂803中提供的开口部分802挤出的浆状物806在元件组102上形成所需图案的导电膜。此时，当涂刷器805沿着特定方向(这里，从B到A的方向)移动时，浆状物806由涂刷器805从开口部分802中挤出，且随着浆状物806的移动，上升部分807(此后称为抬高部分807)在浆状物806的峰处形成。
因为这一原因，在浆状物806被首先挤出的开口部分802(这里，图14B的最右边的开口部分(A和B之间的B侧))中，因为抬高部分807，浆状物806被过量地挤出；因此，形成了比开口部分形状宽的导电膜103a。以这种方式，当形成比开口部分形状的宽度宽的导电膜时，由于该导电膜与相邻导电膜103b接触，导致发生诸如短路之类的问题。另一方面，在加宽开口部分之间的距离提供导电膜以防止导电膜103彼此接触的情况下，变得难以那样制备精细图案。而且，在使得开口部分的宽度变窄挤出浆状物的情况下，形成的导电膜的宽度变窄，诸如断裂等导致的断连和通信范围减小的问题发生。
由于上述情况，考虑具有使用诸如丝网印刷方法之类的印刷方法形成的精细形式的天线的半导体器件，本发明的一个目的是提供一种抑制了产量减少的半导体器件的制造方法以及这种半导体器件。
本发明执行下面的方法以获得上述目的。
本发明的半导体器件的制造方法的一个特征在于包括以下步骤：在基板上形成具有晶体管的元件组，通过从丝网印刷板的第一开口部分挤出包括导电颗粒的浆状物在所述元件组上形成第一导电膜，然后通过从丝网印刷板的第二开口部分挤出包括导电颗粒的浆状物继续形成第二导电膜，使得形成的第一导电膜与晶体管电绝缘，并且使得形成的第二导电膜与晶体管电连接。换句话说，第一导电膜是浮置状态，且能够用作伪图案(dummy pattern)，并与元件组形成电容。
本发明的半导体器件的制造方法的另一特征在于包括以下步骤：在第一基板上形成具有晶体管的元件组，通过从丝网印刷板的第一开口部分挤出包括导电颗粒的浆状物在第二基板上形成第一导电膜，  然后通过从丝网印刷板的第二开口部分挤出包括导电颗粒的浆状物继续形成用作天线的第二导电膜，使得形成的第一导电膜与晶体管电绝缘，并且使得第二基板上形成的第二导电膜与晶体管电连接。而且，第一基板和第二基板可以粘合在一起，使得晶体管和用作天线的第二导电膜电连接。
而且，本发明的半导体器件的制造方法的另一特征在于包括以下步骤：通过烘培从第一开口部分挤出的浆状物和从第二开口部分挤出的浆状物在上述结构中形成第一导电膜和用作天线的第二导电膜。
而且，本发明的半导体器件的制造方法的另一特征在于包括以下步骤：形成的第一导电膜的宽度比用作天线的第二导电膜的宽度宽。
本发明的天线制造方法的一个特征在于包括以下步骤：通过从丝网印刷板的第一开口部分挤出包括导电颗粒的浆状物在基板上形成第一导电膜，且然后通过从丝网印刷板的第二开口部分挤出包括导电颗粒的浆状物继续形成用作天线的第二导电膜。
本发明的半导体器件的一个特征在于包括：元件组，该元件组具有在基板上提供的晶体管；第一导电膜，该第一导电膜在所述元件组上提供，并与所述晶体管电绝缘；以及用作天线的第二导电膜，其与所述第一导电膜相邻地提供并与所述晶体管电连接。换句话说，第一导电膜是浮置状态，且能够用作伪图案，并与元件组形成电容。
本发明的半导体器件的另一特征在于包括：元件组，该元件组具有在基板上提供的晶体管；第一导电膜，在所述元件组上提供，并与晶体管电绝缘；以及用作天线的第二导电膜，与所述第一导电膜相邻地提供并与所述晶体管电连接，其中所述第二导电膜以线圈形式提供；第一导电膜以弯曲形式提供且具有第一端部和第二端部；且第一端部和第二端部不相连。
本发明的半导体器件的另一特征在于包括：元件组，该元件组具有在基板上提供的晶体管；以及用作天线的线圈形式的导电膜，该导电膜在所述元件组上提供，并与所述晶体管电连接；其中位于最外围的导电膜部分的宽度比位于内侧的部分的宽度宽。位于最外围的导电膜部分的宽度比位于内侧的部分的宽度宽，这意味着位于最外围的导电膜的宽度的平均值大于位于内侧的导电膜的宽度的平均值。
当通过丝网印刷方法形成具有精细形状的导电膜时，通过形成作为伪图案的导电膜且然后继续形成所需导电膜，该导电膜可以均匀地形成。因此，可以防止导电膜之间的短路、断连等，且可以提高产量。
附图说明
附图中：
图1A～1D示出了本发明的半导体器件的实例。
图2A和2B示出了本发明的半导体器件的实例。
图3A～3C示出了本发明的半导体器件的制造方法的实例。
图4A～4D示出了本发明的半导体器件的实例。
图5A～5C示出了本发明的半导体器件的制造方法的实例。
图6A和6B示出了本发明的半导体器件的制造方法的实例。
图7A和7B示出了本发明的半导体器件的制造方法的实例。
图8A和8B示出了本发明的半导体器件的制造方法的实例。
图9A和9B示出了本发明的半导体器件的制造方法的实例。
图10A～10C示出了本发明的半导体器件的制造方法的实例。
图11A和11B示出了本发明的半导体器件的实例。
图12A～12C每一个示出了本发明的半导体器件的使用类型。
图13A～13H每一个示出了本发明的半导体器件的使用类型。
图14A～14C示出了使用常规丝网印刷方法的半导体器件制造方法的实例。
具体实施方式
此后将参考附图描述本发明的实施方式。然而，本发明不限于下面的描述，且本领域技术人员容易理解所述方式和细节可以以各种方式变化而不偏离本发明的精神和范围。因此，本发明并不意在限于下面的实施方式的描述。此后描述的本发明的结构中，表示相同事物的参考数字可以在不同的附图中共同使用。
(实施方式1)
在本实施方式中，参考附图描述了本发明的半导体器件的一个实例。
此后参考附图描述本发明的半导体器件的制造方法的一个实例。
首先，在基板101上提供具有晶体管等的元件组102(见图3A)。
作为基板101，可以使用诸如钡硼硅酸盐玻璃或铝硼硅酸盐玻璃之类的玻璃基板、石英基板、陶瓷基板、包括不锈钢的金属基板等。此外，可以使用Si等的半导体基板。除此之外，还可以使用具有柔性的合成树脂形成的基板，例如丙烯酸或由聚对苯二甲酸乙二酯(PET)、聚萘乙烯(PEN)和聚醚砜(PES)为代表的塑料形成的基板。通过使用柔性基板，可以制造可弯曲的半导体器件。而且，使用这种基板，其面积和形状并不受限很多；因此，例如，通过使用一边具有至少一米的矩形基板作为基板101，产量可以极大地改善。和使用圆形硅基板的情况相比，这种特性是极具优点的。
元件组102至少包括晶体管，并且诸如CPU、存储器和微处理器的大的集成电路阵列可以由晶体管提供。具体而言，包括在元件组102中的晶体管可以通过在由玻璃、塑料等形成的基板101上形成薄膜晶体管(TFT)来提供，或通过使用Si等半导体基板作为基板101并使用该半导体基板作为晶体管的沟道区域形成场效应晶体管(FET)而提供。此外，还可以使用SOI基板作为基板101且在该基板上形成晶体管。注意，在使用SOI基板的情况下，元件组的晶体管可以通过使用Si晶片键合方法形成，或通过称为SIMOX的方法形成，在SIMOX方法中，通过在Si基板中注入氧离子在内部形成绝缘层。
在提供薄膜晶体管的情况下，非晶半导体或晶体半导体可以用作半导体膜；然而，当使用具有较高性能的薄膜晶体管时，优选地提供使用晶体半导体的薄膜晶体管。在这种情况下，通过溅射方法、LPCVD方法、等离子体CVD方法等形成非晶半导体膜，且然后通过结晶方法(激光结晶方法、使用RTA或退火炉的热结晶方法、使用促进结晶的金属元素的热结晶方法、激光结晶方法和使用促进结晶的金属元素的热结晶方法相结合的方法等)晶化非晶半导体膜，以形成晶体半导体膜。
作为薄膜晶体管的结构，可以使用形成一个沟道形成区的单栅极结构、形成两个沟道形成区的双栅极晶体管、形成三个沟道形成区的三栅极结构等。而且，晶体管结构可以是底栅结构或具有隔着栅极绝缘膜在沟道形成区之上和之下布置的两个栅电极的二栅类型。
接着，在元件组102上形成导电膜103和导电膜104。这里，首先，使用丝网印刷方法(见图3B)，形成与元件组102和导电膜103电绝缘的导电膜104。换句话说，导电膜104是浮置状态，且能够用作伪图案，并和元件组形成电容。用作伪图案的情况在下文中进行描述。
具体而言，考虑到印刷方向(涂刷器806的移动方向(这里，从B到A))，从浆状物806首先到达的开口部分(这里，开口802a)挤出的浆状物806形成的导电膜104是伪图案。作为浆状物806，可以使用导电浆状物。作为导电浆状物，可以使用这样的导电浆状物，其中在有机树脂中溶解或分散具有几个nm到几十μm的颗粒尺寸的导电颗粒。作为导电颗粒，可以使用诸如银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)和钛(Ti)之类的金属颗粒中的一种或多种；卤化银的精细颗粒；或可分散的纳米颗粒。此外，作为包括在导电浆状物中的有机树脂，可以使用下列的一种或多种：用作金属颗粒粘合剂的有机树脂、溶剂、分散剂和涂敷材料。典型地，可以给出诸如环氧树脂和硅树脂之类的有机树脂。当形成导电膜时，优选地在挤出浆状物806之后执行烘培。例如，在包含银作为其主要成分的精细颗粒(其尺寸大于或等于1nm但小于或等于100nm)用作用于浆状物的材料时，通过在150～300℃度的温度下烘培来硬化浆状物可以获得导电膜。而且，可以使用包含焊料和无铅焊料作为其主要成分的精细颗粒，且在这种情况下，优选地使用尺寸小于或等于20μm的精细颗粒。焊料和无铅焊料具有低成本的优点。
如上所述，在通过涂刷器805在乳剂803和金属网(网状物)804上移动一定距离而没有释放的浆状物806的峰部分处，形成抬高部分807；因此，具有抬高部分807数量的额外浆状物从丝网印刷板的开口部分挤出。因为这一原因，由从浆状物806首先到达的开口部分802a挤出的浆状物形成的导电膜104的宽度等大于开口部分802a的形状。
然后，在形成作为伪图案的导电膜104之后，通过继续移动涂刷器805以从开口部分802b挤出浆状物806形成导电膜103(见图3C)。
这样，通过在形成用作天线的导电膜103之前形成用作伪图案的导电膜104，可以以开口部分的形式均匀地形成导电膜103。这是因为抬高部分807被从浆状物806首先到达的开口部分802a额外地挤出的浆状物减小或消除，使得可以防止此后浆状物从开口部分802b中过度地挤出，且可以形成具有与开口部分802b的形式完全一样图案的导电膜。
在本实施方式中，优选地，形成的开口部分802a的宽度a1大于开口部分802b的宽度a2，使得浆状物806的抬高部分807的减小或消除可以得到改善。在这种情况下，作为伪图案的导电膜104的宽度b1大于用作天线的导电膜103的宽度b2。
当开口部分802a和开口部分802b之间的距离是c1且两个开口部分802b之间的距离是c2时，优选地使c1大于c2，因为可以防止作为伪图案的导电膜104和用作天线的导电膜103之间的短路等。此时，通过使开口部分802a的宽度a1大于开口部分802b的宽度a2，可以进一步改善浆状物806的抬高部分807的减小或消除，且可以防止导电膜103和导电膜104之间的短路等。
为了获得半导体的尺寸减小和其通信范围的扩展，必须在有限的区域中形成用作天线的导电膜103，且在以螺旋形式提供天线的情况下，增加天线缠绕的次数是有效的。为了在有限的区域中增加天线缠绕的次数，必须减小导电膜103的相邻部分之间的间隔。在这种情况下，如上所述，通过在形成作为伪图案的导电膜104之后形成导电膜103，可以以所需的形式提供导电膜103；因此，导电膜103的相邻部分之间的间隔可以减小。
例如，在安装半导体器件到各种产品中的情况下，半导体器件的后表面的平方优选地为0.09cm2～4cm2。在提供这种尺寸的半导体器件的情况下，在图3C中，导电膜103的相邻部分之间的间隔b3优选地小于导电膜103的宽度b2的一半(b2×0.5)的值，且更优选地，导电膜103的相邻部分之间的间隔b3小于导电膜103的宽度b2的四分之一(b2×0.2 5)的值。具体而言，导电膜103的宽度b2大于或等于50μm且小于或等于400μm；优选地，大于或等于100μm且小于或等于300μm。而且，只要导电膜103的相邻部分之间的间隔b3满足上述条件就是可以接受的，例如，当导电膜的宽度b2是200μm时，导电膜103的相邻部分的间隔b3小于或等于100μm，优选地小于或等于50μm。
而且，为了防止在通过挤出浆状物806形成导电膜103之后导电膜103的相邻部分彼此接触，导电膜103的相邻部分之间的间隔b3优选地大于导电膜103的膜厚度b4。例如，当导电膜103的膜厚度为20μm时，导电膜103的相邻部分之间的间隔b3优选地大于或等于20μm。注意导电膜103的膜厚度b4指的是导电膜103的剖面的膜厚度的平均值。
通过以上述方式提供，可以在有限的区域中提供用作天线的导电膜103，可以获得半导体器件的尺寸减小和其通信范围的扩展。
在上述方式中，通过首先形成作为伪图案的导电膜104和故意印刷浆状物806的抬高部分807，可以均匀地形成用作天线的导电膜103。注意在图3A～3C中，示出了提供作为伪图案的导电膜104的实例；然而，还可以在导电膜104和元件组102之间形成电容。
接着，下面参考附图描述本发明的半导体器件的一个实例。
本发明的半导体器件至少具有在基板101上形成的元件组102、在所述元件组102上提供的用作天线的导电膜103以及用作伪图案的导电膜104(见图1A)。元件组102具有晶体管，用作天线的导电膜103与包括在元件组102中的任意晶体管电连接。该电学连接可以以任意方式进行，且例如，可以通过部分地暴露与晶体管电学连接的布线且在该布线上形成导电膜103。另一方面，作为伪图案提供的导电膜104被放置在用作天线的导电膜103的外围，且它不与元件组102中包括的晶体管电连接。而且，导电膜103和导电膜104使用相同的材料提供。注意在图1A所示的基板中，印刷可以沿着X轴1000从右到左且根据上述制造方法实施。注意1001是Y轴，且1002是印刷方向。
可以以任何方式提供导电膜103，只要它用作天线即可。例如，如图1A～1D所示，通过提供线圈形式的导电膜，可以获得能够使用电磁感应类型无接触地发送/接收数据的半导体器件。
可以以任何形式提供导电膜104，只要它与导电膜103邻近即可。然而，当提供的作为伪图案的导电膜104与X轴方向或Y轴方向平行时，优选地提供导电膜104，使其在平行于X方向或Y方向的一侧比最长的导电膜103长。例如，如图1A所示，当导电膜103的放置以矩形形式提供且导电膜104与导电膜103的4个边中的一个边邻近时，优选地，导电膜104比导电膜103的该一个边的长度长。
而且，作为伪图案的导电膜的形式，不必限制于图1A所示的线性形式，且导电膜104a可以具有弯曲的形式，例如，缺少一边的方形(见图1C)或它可以以曲弯曲形式等提供。而且，对于用作伪图案的导电膜，不必限制于提供单个导电膜104b，可以提供多个导电膜104b(见图1D)。注意在图1C所示的结构中，根据上面的制造方法，印刷方向1003可以沿着X轴从左到右；沿着Y轴从上到下；或沿着Y轴从下到上。在图1D所示的结构中，印刷可以沿着X轴从右到左实施。注意1004是印刷方向。
然而，当用作天线的导电膜103以线圈形式提供时，导电膜104优选地不提供为环形的(非环形的)。这是因为在导电膜104环绕用作天线的导电膜103的情况下，当使用电磁感应类型发送/接收数据时，可能存在诸如通信范围减小之类的问题。当导电膜104以例如图1C中的非环形提供时，弯曲形式的导电膜104a的两个端部彼此不接触。
例如，如图2B所示，当在导电膜103或导电膜104环绕的区域中产生磁场(在图2B中，是纸张上从上到下的方向)时，电流在导电膜103和导电膜104中流动以抵消产生的磁场。具体而言，如图2B所示，例如，当电磁波从读取器/写入器发送到半导体器件(这里，电磁场从基板101自上向下产生)时，经由用作天线的导电膜103，半导体器件供给电源电压和信号到元件组102的晶体管等。另一方面，尽管电流也流到用作伪图案的导电膜104，该电流产生磁场(从基板103的底部向顶部产生的磁场)，从而抵消从读取器/写入器发送的电磁波。因此，由于作为伪图案的导电膜104产生的磁场抵消从读取器/写入器发送的磁场，发生通信范围减小的问题。因为这一原因，优选地提供非环形的用作伪图案的导电膜104。
例如，如图1C所示，导电膜104a具有两个端部且使得两个端部不电连接。
注意，在本实施例中，示出了形成单个用作天线的导电膜103的情况；然而，本实施方式不限于此。例如，在通过连续地从丝网印刷板(形成有多个天线图案)的开口挤出浆状物连续形成多个用作天线的导电膜103的情况，可以为多个天线的每个天线提供上述伪图案。而且，在多个天线之间，伪图案可以在首先挤出浆状物的天线图案之前提供。可以在多个天线之间以规则间隔提供伪图案。而且，当在元件组(在基板上形成，通过切片(dicing)方法、划片(scribing)方法等选择性地切割)上形成多个天线时，可以获得多个半导体器件，每个器件都具有一个天线。此外，可以通过使用激光照射实施所述切割。在这种情况下，当为多个天线中的每个天线提供伪图案时，伪图案可以在通过切割形成的多个半导体器件的每一个中保留。
以上面的方式，通过在形成用作天线的导电膜之前形成作为伪图案的导电膜，可以形成均匀的导电膜。因此，在半导体器件的制造方法中，可以获得产量的改善。注意在本实施例中，涉及用作天线的导电膜进行了解释；然而，该制造方法可以类似地应用于通过丝网印刷方法形成诸如晶体管的布线图案的导电膜的情况。
(实施方式2)
在本实施例中，参考附图，描述不同于上述实施方式中的结构的本发明的半导体器件的结构。
在本实施方式中所述的半导体器件中，在用作天线的导电膜103中，当导电膜103以线圈形式提供时，位于最外围部分(在最外侧上形成的导电膜的部分)中的导电膜的平均宽度大于在内侧形成的导电膜的平均宽度，从而形成导电膜105(见图4A和4B)。注意图4B示出了图4A的A和B之间的剖面的示意图。4001是X轴，且4002是Y轴。
而且，位于最外围部分中的整个导电膜103的宽度大于在内侧形成的导电膜的宽度，或位于最外围部分中的导电膜103的一部分可以比在内侧形成的导电膜的宽度宽。换句话说，位于导电膜103的最外围部分中的导电膜的宽度平均值可以比在内侧形成的导电膜的宽度平均值宽。然而，优选地，提供导电膜105，使得它在平行于X轴方向或Y轴方向的那侧上比最长的导电膜103长。例如，如图4C所示，当以矩形形式提供导电膜103的放置时，在4个边中的至少一边的导电膜103中，导电膜103c的宽度优选地比在内侧形成的导电膜的宽度宽。
而且，可以通过使用如上面的实施方式1描述的丝网印刷方法形成导电膜103。当它通过丝网印刷方法形成时，在形成位于导电膜103的最外围部分中的导电膜104之后，形成位于其内侧的导电膜。通过预先形成导电膜104，在上述图3中的浆状物806的抬高部分807可以减轻或消除，且因此可以均匀地形成在内侧提供的导电膜。
而且，位于用作天线的导电膜103的最外围部分中的导电膜103d可以远离位于内侧的导电膜(见图4D)。具体而言，提供位于最外围部分中的导电膜的至少一部分，使得它和内侧提供的导电膜之间存在间隔。间隔量可以适当地选择或通过由实践者决定；然而，优选地，该间隔大于位于最外围的导电膜的内侧上形成的导电膜之间的间隔。
注意当使用上面实施方式1描述的制造方法形成图4A～4D所示的结构时，对于图4C所示的结构，可以沿着X轴从左到右实施印刷。注意4003是印刷方向。而且，对于图4D所示的结构，可以沿着X轴从左到右；沿着Y轴从上到下；或沿着X轴和Y轴从左上到右下实施印刷。注意4004是印刷方向。
这样，当使用丝网印刷方法形成用作天线的导电膜103时，通过形成位于导电膜103的最外围部分中的导电膜的至少一部分，使得它的宽度比位于内侧的导电膜的宽度宽，或使得它远离位于内侧的导电膜，它扮演了与上面实施方式1所述的伪图案类似的角色；因此，可以抑制由于导电膜彼此接触导致的短路等，且可以防止产量的减少。
注意本实施方式可以和上面的实施方式1自由组合地实施。
(实施方式3)
在本实施方式中，参考附图描述包括薄膜晶体管和天线的本发明的半导体器件的制造方法的一个实例。
首先在基板701的表面上形成剥离层702。接着，在该剥离层702上形成非晶半导体膜704(例如，包括非晶硅的膜)，其间具有绝缘膜703(见图5A)。
作为基板701，可以使用玻璃基板、石英基板、金属基板、不锈钢基板，耐受该步骤地处理温度的塑料基板等。对于这些基板，其面积和形式没有特别的限制；因此，通过使用一边至少一米的矩形基板作为基板701，例如，可以显著提高生产率。和使用圆形硅基板的情况相比，这一优点具有很大的优势。注意，在该步骤中在基板701的整个表面上形成剥离层702；然而，可以在基板701的整个表面上形成剥离层之后，通过使用光刻方法的蚀刻选择性地提供剥离层702。此外，剥离层702与基板701相接触地形成；然而，如有需要，绝缘膜可以形成为基膜与基板701接触，且剥离层702可以与该绝缘膜相接触地形成。
作为剥离层702，可以使用金属膜、金属膜和金属氧化物膜的叠层结构等。金属膜可以以单层或叠层膜形成，所述膜由选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)和铱(Ir)的元素形成，或上述元素作为其主要成分的合金材料或化合物材料形成。可以通过溅射方法、各种CVD方法(例如等离子体CVD方法)等，使用这些材料形成所述膜。作为金属膜和金属氧化物膜的叠层结构，在形成上述金属膜之后，通过执行氧气氛围中的等离子体处理或氧气氛围中的加热处理，可以在金属膜表面上形成金属膜的氧化物。例如，在通过溅射方法形成的钨膜作为金属膜提供时，通过在钨膜上执行等离子体处理，可以在钨膜表面上形成氧化钨金属氧化物膜。在这种情况下，钨的氧化物表示为WOx，其中x是2-3。存在x＝2(WO2)、x＝2.5(W2O5)、x＝2.75(W4O11)，x＝3(WO3)等情况。当形成钨的氧化物时，上述x的值并不受特别限制，形成哪个氧化物可以基于蚀刻速率等绝对。此外，可以通过使用高频(微波等)和低电子温度(优选地大于或等于0.5eV且小于或等于1.5eV)在高密度(优选地大于或等于1×1011cm-3且小于或等于1×1013cm-3)条件下执行等离子体处理(此后，称这种条件下的等离子体为“高密度等离子体”)，在金属膜表面上形成氧化物膜。而且，除了金属氧化物膜，可以使用金属氮化物或金属氮氧化物。在这种情况下，在氮气氛围或氮气和氧气的氛围中在金属膜上执行等离子体处理或热处理。至于等离子体处理的条件，可以使用上面的那个条件。
作为绝缘膜703，通过溅射方法、等离子体CVD方法等形成包含硅的氧化物或硅的氮化物的单层或叠层。在基底绝缘膜采用两层结构的情况下，例如，氧氮化硅膜可以作为第一层形成，且氮氧化硅膜可以作为第二层形成。在基底绝缘膜采用三层结构的情况下，氧化硅膜、氧氮化硅膜和氮氧化硅膜可以分别作为第一绝缘膜、第二绝缘膜和第三绝缘膜形成。备选地，氮氧化硅膜、氧氮化硅膜以及氮氧化硅膜可以分别作为第一绝缘膜、第二绝缘膜和第三绝缘膜形成。基底绝缘膜用作用于防止杂质从基板701进入的阻挡膜。
通过溅射方法、LPCVD方法、等离子体CVD方法等形成25～200nm(优选地30～150nm)厚的非晶半导体膜704。
接着，通过结晶方法(激光结晶方法，使用RTA或退火炉的热结晶方法、使用促进结晶的金属元素的热结晶方法、激光结晶方法和使用促进结晶的金属元素的热结晶方法相结合的方法))晶化非晶半导体膜704以形成晶体半导体膜。此后，获得的晶体半导体膜被蚀刻成具有所需的形式，由此形成晶体半导体膜706～710(见图5B)。
此后将简要地描述晶体半导体膜706～710的制造步骤的实例。首先，通过等离子体CVD方法形成厚度为66nm的非晶半导体膜。接着，包含镍(促进结晶的金属元素)的溶液被保留在该非晶半导体膜上，且对该非晶半导体膜执行脱氢处理(500℃一小时)和热结晶处理(550℃四小时)，由此形成晶体半导体膜。接着，按需要使用激光照射晶体半导体膜，且使用光刻方法来形成晶体半导体膜706～710。
可以使用连续波激光束(CW激光束)或脉冲波激光束(脉冲激光束)。作为这里可以使用的激光束，可以使用从下面的一个或多个激光器发射的激光：诸如Ar激光器、Kr激光器或准分子激光器的气体激光器；介质是单晶YAG、YVO4、镁橄榄石(Mg2SiO4)、YAIO3、GdVO4或分别添加了Nd、Yb、Cr、Ti、Ho、Er、Tm、Ta中一种或多种作为杂质的多晶(陶瓷)YAG、Y2O3、YVO4、YA IO3、GdVO4的激光器；玻璃激光器、红宝石激光器；变石激光器；Ti：蓝宝石激光器；铜蒸气激光器；或金蒸气激光器。当使用这些激光束的基波或基波的二到四次谐波时，可以获得具有大晶粒尺寸的晶体。例如，可以使用Nd:YVO4激光器(基波：1064nm)的二次谐波(532nm)或三次谐波(355nm)。在这种情况下，需要约0.01～100MW/cm2(优选地，0.1～10MW/cm2)的激光能量密度。扫描速率可以设置在约10～2000cm/sec以照射半导体膜。注意，使用微晶YAG、YVO4、镁橄榄石(Mg2SiO4)、YAIO3，或GdVO4或掺杂了Nd、Yb、Cr、Ti、Ho、Er、Tm、Ta中一种或多种作为掺杂剂的多晶(陶瓷)YAG、Y2O3、YVO4、YAIO3、或GdVO4作为介质的激光器，Ar离子激光器或Ti：蓝宝石激光器可以连续振荡。而且，通过实施Q开关操作或模式同步，其脉冲振荡可以使用10MHz或更高的振荡频率执行。当激光束使用10MHz或更高的振荡频率振荡时，使用连续脉冲照射半导体膜，此时半导体膜被熔化且然后被激光束凝固。因此，不像使用低振荡频率的脉冲激光的情况，固-液界面可以连续地在半导体膜中移动，从而可以获得晶粒向扫描方向连续生长的晶粒。
此外，当通过使用促进结晶的金属元素执行非晶半导体膜的晶化时，优选地在短时间内在低温执行晶化，且晶体方向变得一致。另一方面，由于晶体半导体膜中残留的金属元素导致关态电流增加而存在属性不稳定的问题。因此，优选地在晶体半导体膜上形成用作吸气位置(gettering site)的非晶半导体膜。为了形成吸气位置，非晶半导体膜需要包含诸如磷或氩的杂质元素，且因此，优选地通过可以包含高浓度氩的溅射方法形成。此后，执行热处理(RTA方法、使用退火炉的热退火等)以将金属元素扩散到非晶半导体膜中，且包含金属元素的该非晶半导体膜被去除。这样，晶体半导体膜中的金属元素的包含量可以减小或去除。
接着，形成覆盖晶体半导体膜706～710的栅极绝缘膜705。作为栅极绝缘膜705，通过等离子体CVD方法、溅射方法等形成包含硅的氧化物或硅的氮化物的单层或叠层膜。具体而言，包含氧化硅的膜、包含氮氧化硅的膜或包含氧氮化硅的膜可以作为单层或叠层形成。
或者，通过对晶体半导体膜706～710执行上述高密度等离子体处理以氧化或氮化其表面可以形成栅极绝缘膜705。例如，通过引入诸如He、Ar、Kr或Xe的稀有气体以及氧气、氧化氮(NO2)、氨气、氮气、氢气等的混合气体的等离子体处理形成所述膜。在这种情况下，当等离子体的激发通过微波的引入执行时，可以以低电子温度产生高密度等离子体。通过该高密度等离子体产生的氧基(存在包括OH基的情况)或氮基(存在包括NH基的情况)，半导体膜的表面可以被氧化或氮化。
通过使用这种高密度等离子体的处理，在半导体膜上形成厚度为1～20nm，典型地5～10nm的绝缘膜。因为这种情况的反应是固相反应，绝缘膜和半导体膜之间的界面态密度可以极低。因为像这样的高密度等离子体处理直接氧化(或氮化)了半导体膜(晶体硅或多晶硅)，理想地，形成的绝缘膜的厚度的不均匀性极小。此外，即使在结晶硅的晶粒边界中也氧化不被加强，这建立了非常优选的条件。即，通过这里示出的高密度等离子体处理进行的半导体膜的表面的固相氧化，可以形成具有好的均匀性和低的界面态密度的绝缘膜，而不导致晶粒边界中的异常氧化反应。
作为栅极绝缘膜，可以使用通过高密度等离子体处理形成的绝缘膜本身，或可以通过使用等离子体或热反应的CVD方法在其上沉积氧化硅、氮氧化硅、氮化硅等的绝缘膜，从而产生叠层。在任何情况下，形成为包括在栅极绝缘膜的一部分或整个栅极绝缘膜中通过高密度等离子体形成的绝缘膜的晶体管，可以减小属性的不均匀性。
而且，通过在一个方向扫描连续波激光或在10MHz或更高的频率振荡的激光束时使用其照射半导体膜以晶化半导体膜，获得的晶体半导体膜706～710在光束扫描方向具有晶粒生长属性。通过放置晶体管使得扫描方向面向沟道长度方向，且结合上述栅极绝缘层，可以获得具有很小属性波动以及高的电场效应迁移率的晶体管(TFT)。
接着，在栅极绝缘膜705上层叠地形成第一导电膜和第二导电膜。第一导电膜通过等离子体CVD方法、溅射方法等形成为具有20-100nm的厚度，且形成第二导电膜使其厚度为100～400nm。第一导电膜和第二导电膜由选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等的元素或包含上述元素作为其主要成分的合金材料或化合物材料形成。备选地，它们可以由以被掺杂了诸如磷的杂质元素的多晶硅为代表的半导体材料形成。作为第一导电膜和第二导电膜的组合的实例，可以给出氮化钽(TaN)膜和钨(W)膜、氮化钨(WN)膜和钨膜、氮化钼(MoN)膜和钼(Mo)膜等。因为钨和氮化钽具有高的热阻，可以在形成第一导电膜和第二导电膜之后执行用于热激活的热处理。此外，在使用三层结构而不是二层结构的情况下，优选地采用钼膜、铝膜和钼膜的叠层结构。
接着，通过光刻方法形成抗蚀剂掩模，且执行用于形成栅电极和栅极线的蚀刻处理，从而形成用作栅电极的导电膜(也称为栅电极)716～725。
接着通过光刻方法形成抗蚀剂掩模，且通过离子掺杂方法或离子注入方法，以低浓度向晶体半导体膜706和708～710添加提供N型导电性的杂质元素，从而形成N型杂质区711和713～715以及沟道形成区780和782-784。作为提供N型导电性的杂质元素，可以使用属于15族的元素；例如可以使用磷(P)和砷(As)。
接着，通过光刻方法形成光刻掩模，且向晶体半导体膜707添加提供P型导电性的杂质元素，从而形成P型杂质区712和沟道形成区781。作为提供P型导电性的杂质元素，例如，使用硼(B)。
接着，形成绝缘膜以覆盖栅极绝缘膜705和导电膜716～725。通过等离子体CVD方法、溅射方法等，以包含无机材料(例如硅、硅的氧化物或硅的氮化物)或有机材料(例如有机树脂)的膜的单层或叠层形成该绝缘膜。接着，通过主要在垂直方向上的各向异性蚀刻选择性地蚀刻该绝缘膜，从而形成与导电膜716～725的侧面接触的绝缘膜(也称为侧壁)739～743(见图5C)。而且，在制造绝缘膜739～743的同时，通过蚀刻栅极绝缘膜705形成绝缘膜734～738。绝缘膜739～743用作在以后形成LDD(轻掺杂漏极)区时用于掺杂的掩模。
接着，使用通过光刻方法形成的抗蚀剂掩模，以及绝缘膜739～743作为掩模，向晶体半导体膜706和708～710添加提供N型导电性的杂质元素，从而形成第一N型杂质区(也称为LDD区域)727、729、731和733，以及第二N型杂质区726、728、730和732。第一N型杂质区727、729、731和733中包含的杂质元素的浓度低于第二N型杂质区726、728、730和732中包含的杂质元素的浓度。通过上述步骤，完成了N型的薄膜晶体管744和746～748和P型薄膜晶体管745。
为了形成LDD区域，有使用作为侧壁的绝缘膜作为掩模的方法。通过使用作为侧壁的绝缘膜作为掩模，控制LDD区域的宽度容易，且可以肯定地形成LDD区域。
接着，形成单层或叠层的绝缘膜以覆盖薄膜晶体管744～748(图6A)。覆盖薄膜晶体管744～748的绝缘膜可以使用无机材料(例如硅的氧化物或硅的氮化物)、有机材料(例如，聚酰亚胺、聚酰胺、苯并环丁烯、丙烯酸、环氧树脂、硅氧烷等)的单层或叠层通过SOG方法、小滴释放(droplet discharge)方法等形成。基于硅氧烷的材料，例如是包括硅和氧的键的骨架且至少包括氢作为取代基的物质，或包含硅和氧的键的骨架且至少包括氟、烷基、芳香碳氢化物作为取代基的物质。例如，在覆盖薄膜晶体管744～748的绝缘膜具有三层结构的时候，包含氧化硅的膜作为第一层绝缘膜749形成，包含树脂的膜作为第二层绝缘膜750形成，且包含氮化硅的膜作为第三层绝缘膜751形成。
注意在形成绝缘膜749～751之前或在形成绝缘膜749～751其中的一个或多个之后，优选地执行用于恢复半导体膜的结晶性、用于激活被添加到半导体膜中的杂质元素、或用于氢化半导体膜的热处理。对于该热处理，优选地采用热退火处理、激光退火方法、RTA方法等。
接着，通过光刻方法蚀刻绝缘膜749～751；由此形成接触孔以暴露N型杂质区域726和728～732以及P型杂质区域785。接着，形成导电膜以填充这些接触孔并图案化这些导电膜以形成导电膜752～761，它们每一个都用作源极布线或漏极布线。
使用选自钛(Ti)、铝(Al)和钕(Nd)的元素或包含上述元素作为其主要成分的合金材料或化合物材料，通过等离子体CVD方法、溅射方法等形成单层或叠层的导电膜752～761。例如，包含铝作为其主要成分的合金材料对应于其主要成分是铝的包含镍的材料，或主要成分是铝的包含镍以及碳和硅之一或二者的合金材料。例如，每个导电膜752～761优选地采用阻挡膜、铝-硅(Al-Si)膜、阻挡膜的叠层结构，或阻挡膜、铝-硅(Al-Si)膜、氮化钽膜和阻挡膜的叠层结构。注意阻挡膜对应于通过使用钛、钛的氮化物、钼或钼的氮化物形成的薄膜。具有低电阻且价格便宜的铝和铝硅是用于形成导电膜752～761的最佳材料。此外，当提供上阻挡和下阻挡层时，可以防止铝或铝硅的小丘的产生。而且，当通过使用高度还原元素钛形成阻挡层时，即使在晶体半导体膜上形成薄的自然氧化物膜，该自然氧化物膜也被还原，使得可以获得与晶体半导体膜的较好接触。
接着，形成绝缘膜762以覆盖导电膜752～761(图6B)。通过SOG方法、小滴释放方法等使用无机材料或有机材料形成单层或叠层的绝缘膜762。绝缘膜762优选地形成为厚0.75～3μm。
接着，通过光刻方法蚀刻绝缘膜762，从而形成暴露导电膜752的接触孔。然后，形成导电膜以填充该接触孔。通过等离子体CVD方法、溅射方法等，使用导电材料形成该导电膜。然后，该导电膜被图案化以形成导电膜765。注意导电膜765变成与用作天线的导电膜的连接部分。因此，导电膜765优选地使用钛或包含钛作为其主要成分的合金材料或化合物材料形成为单层或叠层。此外，在用于形成导电膜765的光刻步骤中，优选地执行湿法蚀刻以防止对下层的薄膜晶体管744～748的破坏；氟化氢(HF)或氨过氧化物混合物优选地用作蚀刻剂。
接着，形成与导电膜765接触的用作天线的导电膜766a～766d以及用作伪图案的导电膜767(图7A)。导电膜766a～766d和导电膜767通过使用上面实施方式中描述的丝网印刷方法形成。因此，它使用包含银(Ag)的浆状物且此后在50～350℃下实施热处理而形成。而且，在上述步骤中，可以在直接暴露导电膜752的接触孔中提供导电膜766a，而不是形成导电膜765。
接着，通过SOG方法、小滴释放方法等形成用作保护膜的绝缘膜772，从而覆盖用作天线的导电膜766a～766d和导电膜767(见图7B)。绝缘膜772由包含碳的膜(例如DLC(类金刚石的碳))、包含氮化硅的膜、包含氧氮化硅的膜或有机材料形成，优选地由环氧树脂形成。
接着，从基板701剥离元件形成层791。元件形成层791的剥离通过在使用激光选择性地照射元件形成层791并形成开口部分773和和774(图8A)之后使用物理力实施。备选地，作为另一方法，在形成开口部分773和774以暴露剥离层702，然后引入蚀刻剂以去除剥离层702，来执行剥离(见图8B)。作为蚀刻剂，使用包含卤素氟化物或卤间化合物的气体或液体；例如，三氟化氯(ClF3)用作包含卤素氟化物的气体。相应地，元件形成层791从基板701剥离。这里注意元件形成层791包括包含了薄膜晶体管744～748和存储元件部分789和790的元件组以及用作天线的导电膜786。剥离层702被部分地保留而不是完全被去除。通过保留剥离层702的一部分，可以减小蚀刻剂的消耗且可以缩短用于去除剥离层的时间。此外，即使在去除剥离层702之后，元件形成层791也可以保留在基板701处。
优选地在剥离元件形成层891之后，重复使用基板701以减小成本。此外，形成绝缘膜722以防止元件形成层791在剥离层792被去除之后的分散。小、薄、轻的元件形成层791在剥离层702被去除之后容易分散，因为它并不牢固地附着于基板701。然而，通过在元件形成层791上形成绝缘膜722，元件形成层791被加重并且可以防止从基板701的分散。此外，通过形成绝缘膜722，防止了本身薄且轻的元件形成层791在被从基板701剥离之后由应力等导致的卷起，且其强度可以在一定程度上得到保证。
接着，元件形成层791的一个表面被附着于第一片材775，且元件形成层791被完全从基板701剥离(图9A)。在剥离层702被部分地保留而不是完全去除的情况下，通过物理装置从基板701剥离元件形成层。然后，在元件形成层791的另一表面上提供第二片材776，且执行热处理或加压处理其一或二者以附着第二片材776。在提供第二片材776的同时或之后，第一片材775被剥离且提供第三片材777。然后，执行热处理或加压处理其一或二者以附着第三片材777。相应地，完成使用第二片材776和第三片材777密封的半导体器件(图9B)。
注意可以使用第一片材775和第二片材776执行密封；然而，在用于从基板701剥离元件形成层791的片材不同于用于密封元件形成层791的片材时，元件形成层791使用上述第二片材776和第三片材777密封。这在希望使用具有低粘附性的片材的情况是有效的，例如，当元件形成层791从基板701剥离时，第一片材775不仅可以粘附到元件形成层791，而且可以粘附到基板701的情况。
作为用于密封的第二片材776和第三片材777，可以使用通过使用聚丙烯、聚酯、乙烯、聚氟乙烯、聚氯乙烯等形成的膜，纤维材料的纸张，基膜(聚酯、聚酰胺、无机蒸气沉积膜、纸张等)和粘性合成树脂膜(基于丙烯酸的合成树脂，基于环氧树脂的合成树脂等)的叠层等。注意上述膜通过执行热处理和加压处理附着到处理对象，且所述处理以下面的方式执行：在该膜的最外表面上提供的粘性层或其最外层上提供的层(非粘性层)通过热处理熔化，且然后施加压力，由此使薄膜粘合。注意粘性层可以在第二片材776或第三片材777的表面上提供，但不是必须提供。粘性层对应于包含粘合剂的层，所述粘合剂例如是热固性树脂、紫外可固性树脂、基于环氧树脂的粘合剂或树脂添加剂。此外，优选地对用于密封的片材执行硅石涂敷以防止湿气等在密封之后进入到内部；例如，可以使用粘合剂层、聚酯膜等以及硅石涂层层叠的片材。
注意本实施方式可以与上面的实施方式1和2自由组合地执行。即，上述实施方式中描述的材料和形成方法可以在本实施例中使用，同时本实施方式中描述的材料和方法也可以在上述实施方式中使用。(实施方式4)
在本实施方式中，使用附图描述与上述实施方式的半导体器件不同的半导体器件。具体而言，描述了通过分别制造元件组和天线形成层，然后连接元件组和天线形成层，来提供元件组和天线形成层的情况。
对于天线形成层202，通过上述实施方式中描述的丝网印刷方法，在基板201上形成用作天线的导电膜203和作为伪图案的导电膜204(见图10A)。这里注意，示出了提供作为伪图案的导电膜204的实例；然而，如上面实施方式2所示，用作天线的导电膜203的最外围的导电膜可以选择较宽地形成。另一方面，使用上述实施方式中示出的方法，通过在基板211上提供薄膜晶体管213(其间具有绝缘膜212)可以形成元件组210。
接着，基板201和基板211被粘附在一起，使得在基板211上提供的薄膜晶体管213和在基板201上提供的用作天线的导电膜203电连接(见图10B)。这里，通过使用包含在粘合树脂215中的导电颗粒216，可以实施薄膜晶体管213和用作天线的导电膜203的连接(见图10C)。这里，描述了使用导电颗粒电连接元件组210和天线形成层202的实例；然而，诸如银膏、铜膏或碳膏之类的导电粘合剂；诸如ACP(各向异性导电膏)之类的各向异性导电粘合剂；焊剂连接(solderjoint)等可用于所述连接。
作为基板201和211，可以使用玻璃基板、石英基板、金属基板或不锈钢基板，或可以耐受该步骤的处理温度的诸如塑料基板之类的柔性基板。使用这种基板，其面积和形式没有特别的限制；因此，通过使用在一边至少一米的矩形基板作为基板，例如，可以显著提高生产率。
通过上述步骤，可以获得通过粘合分别形成的元件组和天线形成层到一起而形成的半导体器件。注意在图10A～10C中，描述了提供用于元件组的薄膜晶体管的实例；然而，它不限于此，且可以使用用于元件组的使用Si半导体基板的场效应晶体管(FET)等。使用图11A和11B描述这种情况。
首先，使用丝网印刷方法，通过在基板201上提供用作天线的导电膜203和作为伪图案的导电膜204形成天线形成层202。用作天线的导电膜203的形式可以以任意方式提供，例如，如上面实施方式中所描述的，当使用电磁感应类型时，它可以以线圈形式提供；且当使用电波方法时，导电膜203的长度通过考虑施加的电磁波的波长适当地设置。而且，不是提供作为伪图案的导电膜204，而是最外围部分上的导电膜的宽度选择性地形成为较宽，如上面实施方式2所述。
这里，通过使用单晶Si形成的半导体基板作为基板211，并使用该半导体基板作为沟道区形成场效应晶体管(FET)(此后称为晶体管223)，提供元件组210。
在分别提供天线形成层202和元件组210中每一个之后，基板201和基板211被粘到一起，使得在基板211上形成的晶体管223和基板211上形成的用作天线的导电膜203彼此电连接(见图11A)。这里，通过使用包含在粘合树脂215中的导电颗粒216，实施晶体管223和用作天线的导电膜203的连接(见图11B)。这里，描述了使用导电颗粒电连接元件组210和天线形成层202的实例；然而，诸如银膏、铜膏或碳膏之类的导电粘合剂；诸如ACP(各向异性导电膏)的各向异性导电粘合剂；焊剂连接等可用于所述连接。
而且，当提供柔性半导体器件时，优选地通过研磨或抛光减薄晶体管223的基板211。而且，在图10A～10C中，当使用玻璃基板作为基板211时，优选地通过研磨或抛光减薄玻璃基板211。
本实施方式可以与实施方式1～3自由组合地实施。例如，作为用作天线的导电膜203或作为伪图案的导电膜204的形式，可以组合和使用上述实施方式1～3描述的任意结构。
(实施方式5)
在本实施方式中，使用图12A～12C描述使用本发明的半导体器件作为能够非接触式地发送/接收数据的RFID的情况。
RFID 80具有非接触式通信数据的功能，并包括电源电路81、时钟发生电路82、数据解调制电路83、数据调制电路84、用于控制其他电路的控制电路85、存储器电路86以及天线87(图12A)。注意存储器电路的数目不限于1，且可以提供多个存储器电路。作为存储器电路，可以使用SRAM、闪存、ROM、FeRAM或具有由有机化合物层形成的存储器元件部分的存储器。
作为电波从读取器/写入器88的发射的信号通过电磁感应被转换成天线87中的AC电学信号。在电源电路81中，使用该AC电学信号产生电源电压，且通过使用电源线，将该电源电压供给到每个电路。在时钟发生电路82中，基于从天线87输入的AC信号产生各种时钟信号，且这些信号被供给到控制电路85。在数据解调制电路83中，AC电学信号被解调制且被供给到控制电路85。在控制电路85中，根据输入信号执行各种数学运算。存储器电路86存储控制电路85中使用的程序、数据等，并可以用作数学运算等的工作区域。然后，数据从控制电路85发送到数据调制电路84，且根据来自数据调制电路84的数据，可以向天线87添加负载调制。读取器/写入器88作为电波接收添加到天线87的负载调制，并因此读取数据。
备选地，RFID可以是通过电波供给电源电压到每个电路的类型(没有安装电源(电池))，或可以是通过电波和电源(电池)供给电源电压到每个电路的类型(安装了电源(电池))。
当本发明的半导体器件用在RFID等中时，具有例如下列优点：可以实现非接触式通信；可以实现多次读取；可以写入数据；以及可以处理成各种形式；方向性变宽且根据所选频率提供宽的识别范围。RFID可以应用于能以非接触无线通信的方式识别人或事物的个体信息的IC标签、通过贴标处理粘附到物品上的标签，用于事件或消遣的腕带等。此外，RFID可以使用树脂材料加工且可以直接固定到阻隔无线通信的金属上。而且，RFID可用于操作诸如进入/离开管理系统或结帐系统之类的系统。
接着，描述半导体器件作为RFID的实际使用的一个模式。在包括显示部分321的便携式终端的一侧上提供读取器/写入器320，且在物品322的一侧上提供RFID 323(图12B)。当读取器/写入器320与包括在物品322中的RFID保持相对立时，涉及产品的信息，例如物品的原材料和产地、每个生产处理的测试结果、流通过程的历史，或者，进一步，产品的说明，显示在显示部分321上。此外，当产品使用传送带输运时(见图12C)，通过使用读取器/写入器320和在产品326上提供的RFID 325，可以检查产品326。这样，可以容易地获得信息，且通过将RFID用于系统可以实现高功能和高附加值。
本实施方式可以与实施方式1～4自由组合地实施。
(实施方式6)
本发明的半导体器件的应用范围很宽且它可以应用于任意对象，(如果其历史无接触地展现的物品)，且在生产、管理等中是有利的。例如，本发明的半导体器件可以结合在钞票、硬币、有价证券、证书、无记名债券、用于包装的容器、书、记录介质、个人物品、交通工具、食物、衣物、保健用品、生活用品、药物以及电子装置中。将参考图13A～13H描述这些对象的实例。
钞票和硬币包括市场中的货币且包括在特定区域中作为钱(现金凭单)、纪念币等流通的票据。有价证券包括支票、凭单、本票等(图13A)。证书包括驾驶执照、居住卡等(图13B)。无记名债券包括邮票、米票、各种礼品券等(图13C)。用于包装的容器包括用于包装盒饭等的纸张，塑料瓶等(图13D)。书包括文件等(图13E)。记录介质包括DVD软件、录像带等(图13F)。交通工具包括诸如自行车之类的有轮子的车、船等(图13G)。个人物品包括包、眼镜等(图13H)。食物包括食品、饮料等。衣物包括衣服、鞋类等。保健用品包括医疗设备、保健装置等。生活用品包括家具、照明用具等。药物包括药品、农药等。电子装置包括液晶显示设备、EL显示设备、电视机(电视接收机、薄的电视接收机)、移动电话等。
当RFID用于钞票、硬币、有价证券、证书、无记名债券等时，可以防止它们的伪造。当RFID用于包装的容器、书、记录介质、个人物品、食物、生活用品、电子装置等时，可以更有效地执行检查系统、租赁系统等。当RFID用于交通工具、健康用品、药物等时，可以防止它们的伪造和盗窃，且可以防止药品以错误的方式消费。RFID可以贴附到产品的表面和结合到产品中。例如，RFID可以在书的纸张中提供，或包装的有机树脂中提供。如果此后通过光学效应写入数据(重写)，优选地使用透明材料，使得芯片中提供的存储元件可以被光照射。而且，通过使用不能被重写数据的存储元件可以有效地防止伪造。诸如在用户购买产品之后的隐私之类的问题可以通过提供用于擦除RFID中的存储元件的数据的系统处理。
以这种方式，当RFID用于包装的容器、记录介质、个人物品、食物、衣物、生活用品、电子装置等时，可以更有效地执行检查系统、租赁系统等。RFID还防止交通工具被伪造或盗窃。此外，当RFID被植入到诸如动物之类的生物时，每个生物可以容易地标识。例如，当具有传感器的RFID被植入到诸如家养动物的生物时，不仅可以容易地管理出生年份、性别、品种等，而且可以管理诸如当前体温之类的健康状况。
如上所述，本发明的半导体器件可以在任意对象中提供。本实施方式可以和上述实施方式自由组合地实施。
注意本实施方式可以和上述实施方式1～5自由组合地实施。
本申请基于日本专利申请序列号No.2005-160192，该申请于2005年5月31日提交到日本专利局，此处引用该申请作为参考。

Claims (21)

1.一种半导体器件的制造方法，包括：
在基板上形成具有晶体管的元件组；
从丝网印刷板的第一开口挤出包括导电颗粒的浆状物以在所述元件组上形成第一导电膜，然后
接着从丝网印刷板的多个第二开口挤出包括导电颗粒的浆状物以在所述元件组上形成用作天线的第二导电膜，
其中在所述丝网印刷板中，所述第一开口的宽度大于所述多个第二开口的宽度，
其中所述第一导电膜与所述晶体管电绝缘地形成；并且
其中所述第二导电膜与所述晶体管电连接地形成。
2.一种半导体器件的制造方法，包括：
在第一基板上形成具有晶体管的元件组；
从丝网印刷板的第一开口挤出包括导电颗粒的浆状物以在第二基板上形成第一导电膜，然后
接着从丝网印刷板的多个第二开口挤出包括导电颗粒的浆状物以在所述第二基板上形成用作天线的第二导电膜，以及
将所述第一基板和第二基板粘合在一起，
其中在所述丝网印刷板中，所述第一开口的宽度大于所述多个第二开口的宽度，
其中所述第一导电膜与所述晶体管电绝缘地形成；并且
其中在所述第二基板上形成的所述第二导电膜与所述晶体管电连接。
3.一种半导体器件的制造方法，包括：
在第一基板上形成具有晶体管的元件组；
从丝网印刷板的第一开口挤出包括导电颗粒的浆状物以在第二基板上形成第一导电膜，然后
接着从丝网印刷板的多个第二开口部分挤出包括导电颗粒的浆状物以在所述第二基板上形成用作天线的第二导电膜，
将所述第一基板和第二基板粘合在一起，使得所述晶体管和用作天线的第二导电膜电连接，
其中所述第一导电膜与所述晶体管电绝缘地形成且为非环形的；并且
其中在所述丝网印刷板中，所述第一开口的宽度大于所述多个第二开口的宽度。
4.根据权利要求2或3所述的半导体器件的制造方法，其中包含在粘合树脂中的导电颗粒用于连接所述晶体管和用作天线的第二导电膜。
5.根据权利要求1～3中任意一项的半导体器件的制造方法，其中所述第二半导体膜以线圈形式形成。
6.根据权利要求1～3中任意一项所述的半导体器件的制造方法，进一步包括：
切割基板以在相同的表面上保留第一和第二导电膜。
7.根据权利要求1～3中任意一项的半导体器件的制造方法，其中第一导电膜的宽度比用作天线的第二导电膜的宽度宽。
8.根据权利要求1～3中任意一项的半导体器件的制造方法，其中进一步包括烘培从第一开口挤出的浆状物和从多个第二开口挤出的浆状物以形成第一导电膜和用作天线的第二导电膜的步骤。
9.一种半导体器件，包括：
在基板上提供的具有晶体管的元件组；
第一导电膜，在所述元件组上形成并与所述晶体管电绝缘；以及
用作天线的第二导电膜，邻近第一导电膜提供，且与所述晶体管电连接，
其中所述第一导电膜是非环形的，并且
其中所述第一导电膜的宽度比所述第二导电膜的宽度宽。
10.一种半导体器件，包括：
在基板上提供的具有晶体管的元件组；
第一导电膜，在所述元件组上提供并与所述晶体管电绝缘；以及
用作天线的第二导电膜，邻近第一导电膜提供，且与所述晶体管电连接，
其中所述第一导电膜的宽度比所述第二导电膜的宽度宽，
其中所述第二导电膜是线圈形式的；
其中第一导电膜是弯曲的且具有不相连的第一端部和第二端部。
11.根据权利要求9或权利要求10的半导体器件，其中所述第一导电膜是非环形的。
12.根据权利要求9或权利要求10的半导体器件，其中所述晶体管和第二导电膜经由导电颗粒连接。
13.根据权利要求9或权利要求10所述的半导体器件，其中在所述元件组上形成所述第二导电膜。
14.根据权利要求9或权利要求10所述的半导体器件，其中所述半导体器件的后表面的平方是0.09cm2～4cm2。
15.根据权利要求9或权利要求10所述的半导体器件，其中所述第二导电膜的宽度大于或等于50μm且小于或等于400μm。
16.根据权利要求9或权利要求10所述的半导体器件，进一步包括与第二导电膜相邻并位于基板之上的第三导电膜；并且
其中所述第二导电膜和第三导电膜之间的间隔为100μm或更小。
17.一种半导体器件，包括：
在基板上提供的具有晶体管的元件组；以及
用作天线的线圈形式的导电膜，提供在所述元件组上并与所述晶体管电连接，
其中位于最外围的导电膜的至少一部分的宽度比位于内侧的导电膜的部分的宽度宽，并且
其中远离所述位于内侧的导电膜的部分来提供位于导电膜的最外围部分的导电膜的至少一部分。
18.一种天线制造方法，包括：
从丝网印刷板的第一开口挤出包括导电颗粒的浆状物以在基板上形成第一导电膜，然后
接着从丝网印刷板的多个第二开口挤出包括导电颗粒的浆状物以在基板上形成用作天线的第二导电膜，
其中在所述丝网印刷板中，所述第一开口的宽度大于所述多个第二开口的宽度，并且
其中在所述第二导电膜外部形成所述第一导电膜。
19.根据权利要求18所述的天线制造方法，其中第二导电膜以线圈形式形成。
20.根据权利要求18或权利要求19的天线制造方法，进一步包括形成第一导电膜的宽度比用作天线的第二导电膜的宽度宽。
21.根据权利要求18或权利要求19的天线的制造方法，进一步包括烘培从第一开口挤出的浆状物和从多个第二开口挤出的浆状物以形成第一导电膜和用作天线的第二导电膜的步骤。
CN2006800193826A 2005-05-31 2006-05-29 半导体器件及其制造方法以及天线的制造方法 Expired - Fee Related CN101189625B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP160192/2005 2005-05-31
JP2005160192 2005-05-31
PCT/JP2006/311142 WO2006129817A1 (en) 2005-05-31 2006-05-29 Semiconductor device, manufacturing method thereof, and manufacturing method of antenna

Publications (2)

Publication Number Publication Date
CN101189625A CN101189625A (zh) 2008-05-28
CN101189625B true CN101189625B (zh) 2011-09-28

Family

ID=37481741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800193826A Expired - Fee Related CN101189625B (zh) 2005-05-31 2006-05-29 半导体器件及其制造方法以及天线的制造方法

Country Status (3)

Country Link
US (1) US7767516B2 (zh)
CN (1) CN101189625B (zh)
WO (1) WO2006129817A1 (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8072330B1 (en) * 2004-04-14 2011-12-06 Smartguard, Llc Hard cover product with concealed printed security device
WO2007063786A1 (en) * 2005-11-29 2007-06-07 Semiconductor Energy Laboratory Co., Ltd. Antenna and manufacturing method thereof, semiconductor device including antenna and manufacturing method thereof, and radio communication system
US7764046B2 (en) * 2006-08-31 2010-07-27 Semiconductor Energy Laboratory Co., Ltd. Power storage device and semiconductor device provided with the power storage device
US7923800B2 (en) * 2006-12-27 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US7453407B2 (en) * 2006-12-30 2008-11-18 The Goodyear Tire & Rubber Company Antenna constructions for electronic devices and methods for manufacturing such antenna constructions
US8816484B2 (en) 2007-02-09 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP1970952A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2009087928A (ja) * 2007-09-13 2009-04-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP5475962B2 (ja) * 2008-04-28 2014-04-16 学校法人慶應義塾 電子回路
JP4898748B2 (ja) * 2008-07-18 2012-03-21 株式会社リコー スクリーン版、層間絶縁膜、回路基板、アクティブマトリックス回路基板及び画像表示装置
CN101335376B (zh) * 2008-08-06 2012-05-30 厦门大学 一种电子标签天线的制备方法
JP5455753B2 (ja) * 2009-04-06 2014-03-26 株式会社半導体エネルギー研究所 Ｉｃカード
KR101133397B1 (ko) * 2010-04-05 2012-04-09 삼성전기주식회사 평면형 트랜스포머 및 이의 제조 방법
CN102299142B (zh) * 2010-06-23 2013-06-12 环旭电子股份有限公司 具有天线的封装结构及其制作方法
KR101021865B1 (ko) * 2010-08-12 2011-03-18 주식회사 다이나트론 금속 소결을 이용한 안테나 제조방법 및 이에 의해 제조되는 안테나
IT1403828B1 (it) * 2010-12-02 2013-10-31 Applied Materials Italia Srl Procedimento per la stampa di un substrato
US8629445B2 (en) 2011-02-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic appliance
CN104160552B (zh) * 2012-03-02 2017-05-24 派斯电子公司 沉积天线设备及方法
EP2830706B1 (en) 2012-03-29 2017-05-10 Advanced Bionics AG Implantable antenna assemblies
JP5831487B2 (ja) * 2013-03-29 2015-12-09 ソニー株式会社 非接触通信アンテナ、通信装置及び非接触通信アンテナの製造方法
EP3062874B1 (en) 2013-10-31 2018-02-21 Advanced Bionics AG Headpieces and implantable cochlear stimulation systems including the same
EP2876728A1 (en) * 2013-11-22 2015-05-27 Polska Wytwornia Papierow Wartosciowych S.A. A method for making a coil antenna on a substrate
WO2015125028A2 (en) 2014-02-12 2015-08-27 Pulse Finland Oy Methods and apparatus for conductive element deposition and formation
CN205427894U (zh) * 2014-03-17 2016-08-03 株式会社村田制作所 天线装置、无线通信终端
US9833802B2 (en) 2014-06-27 2017-12-05 Pulse Finland Oy Methods and apparatus for conductive element deposition and formation
US9633883B2 (en) * 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
JP6560610B2 (ja) * 2015-12-18 2019-08-14 株式会社ジャパンディスプレイ 表示装置
CN107181049B (zh) * 2016-03-10 2020-01-31 速码波科技股份有限公司 天线模块
US10141215B2 (en) 2016-11-03 2018-11-27 Rohinni, LLC Compliant needle for direct transfer of semiconductor devices
US10471545B2 (en) 2016-11-23 2019-11-12 Rohinni, LLC Top-side laser for direct transfer of semiconductor devices
US10504767B2 (en) 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
US10062588B2 (en) 2017-01-18 2018-08-28 Rohinni, LLC Flexible support substrate for transfer of semiconductor devices
US11705624B2 (en) * 2017-11-29 2023-07-18 Dai Nippon Printing Co., Ltd. Wiring board and method for manufacturing wiring board
KR102158193B1 (ko) * 2018-03-06 2020-09-22 동우 화인켐 주식회사 필름 안테나 및 이를 포함하는 디스플레이 장치
US10410905B1 (en) 2018-05-12 2019-09-10 Rohinni, LLC Method and apparatus for direct transfer of multiple semiconductor devices
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment
JP6546711B1 (ja) * 2019-04-10 2019-07-17 株式会社エスケーエレクトロニクス 非接触情報担体
CN109884828B (zh) * 2019-04-17 2022-01-11 京东方科技集团股份有限公司 显示面板及移动终端
CN112622464A (zh) * 2019-09-24 2021-04-09 北京小米移动软件有限公司 薄膜天线制备方法、薄膜天线、壳体以及终端
CN110802914A (zh) * 2019-09-30 2020-02-18 无锡惠虹电子有限公司 一种gps陶瓷天线银面金属化印刷方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5672997A (en) * 1979-11-20 1981-06-17 Toppan Printing Co Ltd Fine-line printed article and printing plate
JP2576202B2 (ja) 1988-07-08 1997-01-29 トヨタ自動車株式会社 ４輪駆動車の前後輪差動制御装置
JPH04240819A (ja) 1991-01-25 1992-08-28 Nec Corp 配向膜印刷版
JPH06268434A (ja) * 1993-03-12 1994-09-22 Meisei Electric Co Ltd 等角スパイラルアンテナ
US5491490A (en) * 1993-09-14 1996-02-13 The United States Of America As Represented By The Secretary Of The Army Photon-triggered RF radiator having discrete energy storage and energy radiation sections
JPH091970A (ja) 1995-06-20 1997-01-07 Hitachi Chem Co Ltd Ｉｃカード及びその製造法
JP3082712B2 (ja) * 1997-06-16 2000-08-28 日本電気株式会社 スクリーン印刷用スキージ
US7044373B1 (en) 1998-08-14 2006-05-16 3M Innovative Properties Company Radio frequency identification systems applications
JP3826605B2 (ja) * 1999-03-08 2006-09-27 セイコーエプソン株式会社 半導体装置の実装構造の製造方法、液晶装置、および電子機器
US6844910B2 (en) 1999-12-28 2005-01-18 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
TW577813B (en) 2000-07-10 2004-03-01 Semiconductor Energy Lab Film forming apparatus and method of manufacturing light emitting device
RU2163739C1 (ru) 2000-07-20 2001-02-27 Криштопов Александр Владимирович Антенна
JP2002042551A (ja) 2000-07-21 2002-02-08 Murata Mfg Co Ltd スクリーン印刷用ペースト、スクリーン印刷方法及び厚膜焼成体
JP4085597B2 (ja) * 2001-05-15 2008-05-14 三菱マテリアル株式会社 アンテナコイル
JP2002344146A (ja) 2001-05-15 2002-11-29 Tdk Corp 高周波モジュールとその製造方法
JP3806841B2 (ja) * 2002-03-13 2006-08-09 俊次 村野 スクリーン印刷機および印刷方法
JP2004056665A (ja) * 2002-07-23 2004-02-19 Taiyo Yuden Co Ltd アンテナ及びそれを内蔵する移動体通信機
JP2004088508A (ja) * 2002-08-27 2004-03-18 Tdk Corp アンテナ付高周波モジュール
JP3885205B2 (ja) * 2002-09-10 2007-02-21 俊次 村野 スクリーン印刷機
US7973313B2 (en) 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
JP2005134942A (ja) * 2003-10-28 2005-05-26 Mitsubishi Materials Corp Ｒｆｉｄリーダ／ライタ及びアンテナの構造
US7768405B2 (en) 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
JP特开2002-42551A 2002.02.08
JP特开2003-266630A 2003.09.24
JP特开2004-56665A 2004.02.19
JP特开2004-98500A 2004.04.02
JP特开2005-134942A 2005.05.26
JP特开平6-268434A 1994.09.22

Also Published As

Publication number Publication date
US20090065588A1 (en) 2009-03-12
WO2006129817A1 (en) 2006-12-07
CN101189625A (zh) 2008-05-28
US7767516B2 (en) 2010-08-03

Similar Documents

Publication Publication Date Title
CN101189625B (zh) 半导体器件及其制造方法以及天线的制造方法
CN101192704B (zh) 天线及具有该天线的半导体装置
US7685706B2 (en) Method of manufacturing a semiconductor device
JP4827618B2 (ja) アンテナの作製方法、半導体装置の作製方法
US7683838B2 (en) Semiconductor device
JP5184872B2 (ja) 半導体装置
CN101278398B (zh) 半导体器件的制造方法
US8816484B2 (en) Semiconductor device
US8692653B2 (en) Semiconductor device
KR101381834B1 (ko) 반도체 장치 및 반도체 장치의 제작방법
JP5422138B2 (ja) 半導体装置の作製方法
JP5389582B2 (ja) 半導体装置
KR20080035455A (ko) 반도체 장치
JP5324161B2 (ja) 半導体装置
JP5089033B2 (ja) 半導体装置の作製方法
JP5236243B2 (ja) Ｒｆタグ
US8339245B2 (en) Semiconductor device and IC label, IC tag, and IC card provided with the semiconductor device
JP4908936B2 (ja) 半導体装置の作製方法
JP5105918B2 (ja) 半導体装置の作製方法
KR20080074800A (ko) 반도체 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110928

Termination date: 20180529

CF01 Termination of patent right due to non-payment of annual fee