CN103762216B - 具有驱动器的数据单元及其制造方法和操作方法 - Google Patents

具有驱动器的数据单元及其制造方法和操作方法 Download PDF

Info

Publication number
CN103762216B
CN103762216B CN201410055662.9A CN201410055662A CN103762216B CN 103762216 B CN103762216 B CN 103762216B CN 201410055662 A CN201410055662 A CN 201410055662A CN 103762216 B CN103762216 B CN 103762216B
Authority
CN
China
Prior art keywords
grid
row
access transistor
transistor
circuit according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410055662.9A
Other languages
English (en)
Other versions
CN103762216A (zh
Inventor
沃纳·云林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN103762216A publication Critical patent/CN103762216A/zh
Application granted granted Critical
Publication of CN103762216B publication Critical patent/CN103762216B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及具有驱动器的数据单元及其制造方法和操作方法。本发明揭示方法及装置，其中装置包括：第一半导体鳍状物，其具有第一栅极；第二半导体鳍状物，其邻近于所述第一半导体鳍状物且具有第二栅极；以及第三栅极，其在所述第一半导体鳍状物与所述第二半导体鳍状物之间延伸。在一些实施例中，所述第三栅极可不电连接到所述第一栅极或所述第二栅极。

Description

具有驱动器的数据单元及其制造方法和操作方法
分案申请的相关信息
本案是分案申请。该分案的母案是申请日为2009年3月5日、申请号为200980112123.1、发明名称为“具有驱动器的数据单元及其制造方法和操作方法”的发明专利申请案。
技术领域
本发明的实施例大体来说涉及电子装置，且更具体来说，在某些实施例中，涉及具有具驱动器的数据单元的电子装置。
背景技术
许多类型的电子装置具有多个数据单元。通常，所述数据单元各自包括一数据元件(例如，存储器元件、成像元件，或经配置以输出数据的其它装置(例如，各类传感器))及(在一些例子中)一存取装置(例如，晶体管或二极管)。大体上，存取装置控制对数据元件的存取，且数据元件输出指示所存储或所感测的数据的信号。
在一些电子装置中，来自所述数据元件的信号过弱而不能被可靠地感测到。通常，将所述数据元件制造成相对小以增加电子装置的功能性且降低其成本。但是，此实践的一个结果是一些数据元件输出相对弱(例如，低强度)的信号。结果，可难以使用所述信号来实现有用的目的，例如指示由数据元件存储或感测的数字值(例如，0、1、00、01等)或模拟值。
附图说明
图1到图29说明用于根据本技术的一实施例形成存取装置及驱动器的过程中的步骤；
图30说明可以图1到图29所说明的存取装置及驱动器形成的单一数据单元的电路示意图；
图31到图38说明用于形成连接到图1到图30的存取装置及驱动器的数据元件的过程；
图39及图40说明根据本技术的实施例的数据单元阵列的两个实施例；
图41到图57说明用于根据本技术的一实施例形成存取装置及驱动器的过程的第二实施例中的步骤；以及
图58到图63说明以通过图41到图57的过程产生的存取装置及驱动器形成的数据单元。
具体实施方式
图1说明用于形成存取装置及驱动器的过程中的第一步骤。所述过程可开始于提供衬底110。衬底110可包括半导体材料(例如，单晶或多晶硅、砷化镓、磷化铟)或具有半导体性质的其它材料。另外或其它，衬底110可包括上面可构造有电子装置的非半导体主体，例如，例如塑料或陶瓷加工面等主体。术语“衬底”包含各个制造阶段中的这些结构，包括未经处理的完整晶片、部分处理的完整晶片、完全处理的完整晶片、经切割晶片的一部分，或在经封装的电子装置中经切割晶片的一部分。
衬底110可包括上部掺杂区112及下部掺杂区114。上部掺杂区112的深度在衬底110的实质区域上可为大体上均匀的，且上部掺杂区112可与下部掺杂区114不同地掺杂。举例来说，上部掺杂区112可包括n+材料，且下部掺杂区114可包括p-材料，或反之亦然。
接下来，如由图2所说明，可在衬底110上形成若干个膜。可在上部掺杂区112上直接形成衬垫氧化物116。衬垫氧化物116可具有小于(例如，通常接近于)的厚度。可在衬垫氧化物116上形成终止体(例如，层)118。终止体118可包括氮化物，且其可具有小于(例如，通常接近于)的厚度，但如同本文所描述的其它结构，终止体118不限于这些尺寸或材料。可在终止体118上形成牺牲体120。牺牲体120可由多晶硅制成，且其可具有在与之间(例如，通常接近于)的厚度。可在牺牲体120上形成下部遮蔽体122。下部遮蔽体122可由氧化物制成，且其可具有在与之间(例如，通常接近于)的厚度。最后，可在下部遮蔽体122上形成上部遮蔽体124。上部遮蔽体124可由碳制成，且其可具有在与之间(例如，通常接近于)的厚度。可通过化学气相沉积、自旋涂布或此项技术中已知的其它工艺来形成这些材料116、118、120、122及其它材料。
接下来，如由图3所说明，可形成列掩模126。(术语“列”不指代衬底110上的除了一方向(所述方向不同于随后介绍的行延伸的方向)之外的任何特定水平方向。)列掩模126可包括一线图案，其界定具有宽度128的遮蔽区及具有宽度130的暴露区。宽度128与130可大体上彼此相等且各自大体上等于平版印刷分辨率极限(例如，光刻分辨率极限)，被称为“F”。列掩模126可具有大体上等于2F的间距132。由列掩模126形成的线可大体上为直的、大体上彼此平行，且可大体上在X方向上延伸。这些线在X方向上可大体上为连续的且大体上均匀。但是，在其它实施例中，由列掩模126形成的线可具有其它形状，例如，其可成波浪形(例如，上下、左右或两者皆有)，其在X方向上宽度可改变，或其可由多个较短片段来形成。
在形成列掩模126后，如由图4所说明，可形成列硬掩模134。可通过大体上各向异性地蚀刻(例如，用方向性等离子蚀刻)安置于未由列掩模126覆盖的区下方的上部遮蔽体124的部分及下部遮蔽体122的部分来形成列硬掩模134。在一些实施例中，所述蚀刻可终止于牺牲体120上或牺牲体120中。
接下来，如由图5所说明，可移除列掩模126，且可在列硬掩模134的侧壁上形成列间隔片136。可通过沉积大体上共形的膜(例如，在垂直及水平结构两者上具有大体上均匀的厚度的膜)且接着各向异性地蚀刻所述膜以将其从水平表面移除从而在衬底110上留下抵靠大体上垂直的表面而安置的材料来形成列间隔片136。列间隔片136可由氧化物制成，且其可具有小于100nm(例如，小于或大体上等于36nm)的宽度138。列间隔片136可使由列硬掩模134暴露的区域变窄到宽度140，宽度140小于或等于F，例如，大体上等于或小于3/4F、1/2F或1/4F。
接下来，如由图6所说明，可形成列隔离沟槽142。可通过大体上各向异性地蚀刻列间隔片136之间的暴露区来形成列隔离沟槽142。列隔离沟槽142可具有对应于宽度140的宽度141(例如，大体上等于宽度140或与宽度140成比例)。列隔离沟槽142可大体上在X方向上延伸，且可大体上彼此平行且大体上为直的。列隔离沟槽142的横截面形状在X方向上可大体上均匀。在一些实施例中，列隔离沟槽142可具有在与之间(例如，大体上等于)的深度144。
如由图7所说明，在形成列隔离沟槽142后，可用电介质146来部分地或完全地填充列隔离沟槽142。电介质146可由各种材料(例如，氧化物)制成，且其可衬有各种衬层膜(未图示)，例如氧化物衬层及氮化物衬层。在一些实施例中，在形成电介质146之前，列隔离沟槽142的底部可植入或扩散有经选择以使在列隔离沟槽142的相对侧上的结构进一步电隔离的掺杂剂。
接下来，如由图8所说明，可平坦化衬底110。平坦化衬底110可包括蚀刻衬底110或通过化学机械平坦化来抛光所述衬底。平坦化可包括移除上部遮蔽体124及下部遮蔽体122两者，且平坦化可终止于牺牲体120上或牺牲体120中。另外，可移除电介质146的上部部分。
接下来，如由图9所说明，可部分地或完全地移除牺牲体120。移除此体120可包括通过选择性地蚀刻牺牲体120而不移除所暴露电介质146的实质部分的蚀刻(即，通过对牺牲体120具选择性的蚀刻)来湿式蚀刻或干式蚀刻衬底110。如果一蚀刻移除一材料而未移除实质量的其它类型的材料，则将所述蚀刻称为对所述材料具“选择性”。在移除牺牲体120后，由电介质146形成的大体上垂直的突出物148可从衬底110延伸。
接下来，如由图10所说明，可在电介质146的大体上垂直突出物148的侧壁上形成第二列间隔片150。如同先前所述的列间隔片136一样，可通过在衬底110上沉积大体上共形的膜且各向异性地蚀刻所述膜直到大体上将所述膜从水平表面移除为止从而在衬底110上的垂直表面上留下所述材料来形成第二列间隔片150。第二列间隔片150可由与电介质146相同的材料(例如，氧化物)制成，或其可由不同材料制成。第二列间隔片150可具有小于或大体上等于100nm(例如，小于或大体上等于36nm)的宽度152。间隔片150可界定在邻近间隔片150之间的宽度154，其大体上小于或等于1F、3/4F、1/2F或1/4F。
如由图11所说明，在形成第二群组列间隔片150后，可形成列栅极沟槽152。可通过大体上各向异性地蚀刻第二群组列间隔片150之间的暴露区来形成列栅极沟槽152。列栅极沟槽152可大体上彼此平行且平行于列隔离沟槽142，且其可大体上在X方向上延伸。列栅极沟槽152可具有小于列隔离沟槽142的深度144(图6)且大于上部掺杂区112的深度的深度154。
接下来，如由图12所说明，可形成列分段掩模156。如同所论述的其它掩模，列分段掩模156可为用光刻或其它图案化工艺来形成的软掩模或硬掩模。列分段掩模156可界定遮蔽区158及暴露区160。遮蔽区158可大体上在Y方向上延伸，且其可大体上为直的且大体上彼此平行。但是，在其它实施例中，遮蔽区158可成波浪形、宽度改变或为分段的。遮蔽区158可具有大体上等于或小于F的宽度。暴露区160可宽于遮蔽区158，且暴露区160与遮蔽区158可共同大体上界定列分段掩模156的间距161。列分段掩模156可由光致抗蚀剂形成，或其可为(例如)硬掩模。可将列分段掩模156的一部分安置于沟槽152中。
如由图13所说明，接着可蚀刻衬底110。蚀刻衬底110可包括用将材料从下部掺杂区114选择性地移除的大体上各向异性蚀刻来蚀刻衬底110。这可形成列栅极沟槽152的较深部分162。
在形成较深部分162后，如由图14所说明，可移除列分段掩模156，且如由图15所说明，可部分地或实质上平坦化衬底110。平坦化衬底110可包括选择性地蚀刻第二群组列间隔片150及垂直突出物148，或此过程可包括用化学机械平坦化来平坦化这些结构。在其它实施例中，第二群组列间隔片150及垂直突出物148的一部分或所有可留在衬底110上且在随后步骤期间被移除。
接下来，如由图16所说明，可形成列栅极电介质164。可沉积、生长或以其它方式来形成列栅极电介质164，且其可实质上或完全覆盖上部掺杂区112及下部掺杂区114的暴露部分。举例来说，列栅极电介质164可包括以下各者、由以下各者组成，或基本上由以下各者组成：各种电介质材料(例如，氧化物(例如，二氧化硅)、氮氧化物)或高电介质常数材料(如二氧化铪、二氧化锆及二氧化钛)。
在形成列栅极电介质164后，如由图17所说明，在一些实施例中，可形成列栅极166。列栅极166可由导电材料(例如，金属或掺杂多晶硅)制成，且其可通过在衬底110上沉积所述导电材料直到形成一盖层为止且接着蚀刻所述导电材料直到列栅极166凹进到上部掺杂区112以下为止来形成。在一些实施例中，列栅极166不凹进到列栅极沟槽152的较深部分162中，使得列栅极166在X方向上在较深部分162之间大体上连续。
接下来，如由图18所说明，可在衬底110上形成列栅极覆盖层168。列栅极覆盖层168可为电介质材料，例如氧化物、氮化物或其它适当材料。在一些实施例中，可通过在衬底110上沉积电介质材料且接着用蚀刻或化学机械平坦化来平坦化所述电介质材料来形成列栅极覆盖层168。
在形成列栅极覆盖层168后，如由图19所说明，可形成行掩模170。行掩模170可包括大体上在Y方向上延伸的多个线。在一些实施例中，这些线大体上平行、大体上为直的，且在Y方向上具有大体上均匀的宽度。但是，在其它实施例中，这些线可成波浪形、宽度改变或为分段的。行掩模170可大体上界定遮蔽区172及暴露区174，其共同可在X方向上以间距176来重复。间距176可大体上等于列分段掩模156的间距161(图12)的一半。掩模170可在X方向上对准，使得行掩模170的交替暴露区172与列深沟槽152的较深部分162的边缘178重叠(由图20中的蚀刻后视图更清楚地说明的布置)。遮蔽区172的宽度可大体上等于或小于F、3/4F或1/2F。行掩模170可由光致抗蚀剂制成，或其可为硬掩模。在一些实施例中，可通过使通过光刻形成的结构成双间距以形成亚光刻特征来形成行掩模170，或可使用其它亚光刻技术，例如抗蚀剂回流工艺或通过湿式蚀刻来对硬掩模进行底切的抗蚀剂底切工艺。(成双间距指代在经图案化的结构上形成侧壁间隔片以使由经图案化的结构界定的结构的数目加倍的过程。)
接下来，如由图20所说明，可蚀刻衬底110以形成通过行栅极沟槽182分隔的鳍状物行180。可通过大体上各向异性地蚀刻由行掩模170界定的暴露区174来形成行栅极沟槽182。行栅极沟槽182可延伸到衬底110中与列栅极沟槽152的较深部分162重叠的深度处。在一些实施例中，行栅极沟槽182不延伸到较深部分162的底部，留下列栅极166的在鳍状物行180之间延伸的一部分。
在形成行栅极沟槽182后，如由图21所说明，可形成行栅极电介质184。可生长、沉积或以其它方式来形成行栅极电介质184，且其可包括在上文参考列栅极电介质164所描述的电介质材料中的一者或一者以上。
在形成行栅极电介质184后，如由图22所说明，可形成行栅极186、187、188及189。在此实施例中，可通过侧壁间隔片方法来形成行栅极186、187、188及189。可在衬底110上沉积导电材料(例如，TiN、其它适当金属或掺杂多晶硅)的膜，且接着对其各向异性地蚀刻以在每一鳍状物行180的任一侧上留下导电侧壁间隔片186或188。行栅极186、187、188及189可与上部掺杂区112重叠。在一些实施例中，行栅极186与187可彼此耦合且处于大体上相同的电压下，或在其它实施例中，其可受到独立地控制。类似地，行栅极188与189可彼此耦合，或其可受到独立地控制。
接下来，如由图23所说明，可在衬底110上形成电介质材料190。电介质材料190可为氧化物、氮化物或其它适当材料，且其可使与邻近鳍状物行180相关联的栅极186、187、188及189隔离。
在形成电介质材料190后，如由图24所说明，可平坦化衬底110。可通过蚀刻或化学机械平坦化来平坦化衬底110。在一些实施例中，平坦化使上部掺杂区112的顶部部分暴露以用于建立与随后形成的数据线及数据元件的电接触。
此过程可产生各自具有三个晶体管的单元192的阵列：一个晶体管由行栅极188及189控制，一个晶体管由列片段栅极210(在图24中未在数字上指定)控制，且一个晶体管由行栅极186及187控制。在下文描述这些晶体管。所产生的阵列是通过图24的透视图说明，且个别单元的实例通过图25到图30说明。在此实施例中每一单元的半导体部分是通过图25及图26说明，且个别单元的其它方面是通过图27到图30说明。
如由图25及图26所描绘，每一单元192可包括通过共同空腔198分割的两个鳍状物194及196，所述共同空腔198在鳍状物194与196之间延伸。鳍状物194可包括可安置于空腔198的任一侧上的两个支脚200及202，且鳍状物196可包括也可安置于空腔198的任一侧上的两个支脚204及206。在一些实施例中，空腔198改变支脚204与206之间的深度以形成横跨于支脚204与206之间的升高部分208。支脚200、202、204及206可包括一由上部掺杂区112形成的远端部分及一由下部掺杂区114形成的下部部分。如下文所解释，鳍状物194可形成具有一对堆叠晶体管的“与”(AND)门，且鳍状物196可形成单一晶体管。
图27为单一单元192的实例的部分的分解图。单元192可包括参看图25及图26所描述的半导体部分、列栅极片段210，及行栅极186、187、188及189。如由图20所说明，可在形成行栅极沟槽182期间通过分割列栅极166而由列栅极166形成列栅极片段210。列栅极片段210可与由相同列栅极166及其它列栅极166形成的其它列栅极片段210分隔(例如，电隔离)。每一列栅极片段210可包括一内埋式部件212及两个上升部214及216。上升部214及216可大体上垂直地且大体上成直角地从内埋式部件212延伸，且内埋式部件212可将上升部214与216彼此电连接。上升部216可包括一端缘218，其大体上成直角地从上升部216延伸且经成形以与升高部分208重叠。在一些实施例中，上升部214及216的顶部通常不与上部掺杂区212重叠。列栅极片段210可大体上与空腔198互补。
尽管未展示于图27中，但单元192也可包括上述的绝缘部件：电介质146、列栅极电介质164、行栅极电介质184及电介质材料190。
图28、图29及图30说明上述结构的一个用途。图28为单元192的部分的透视图，说明可配置单元192以形成数据单元的一个方法，且图29为可在单元192的操作期间形成的导电通道的透视图。图30为可以单元192或其它单元形成的数据单元的实例的电路图。
如由图28及图30所说明，单元192可连接到数据元件219、电压源Vcc、数据线DL、读取控制线CL READ，及写入控制线CL WRITE。在一些实施例中，数据线可被称为数字线，且控制线可被称为字线。在这些图式中，到单元192的连接以示意图形式表示以强调可通过各种技术来将单元192连接到其它装置。用于形成这些连接的方法的一个实例通过随后图式说明。
如由图28所说明，数据线DL/D2可连接到支脚202及206。电压源可连接到支脚200，且数据元件219可连接到支脚204及列栅极片段210两者(在图27中可看到)。数据元件219可经由上升部216及端缘218连接到列栅极片段210。读取控制线可连接到行栅极186及187或由行栅极186及187形成，且写入控制线可连接到行栅极189或由行栅极189形成。在一些实施例中，行栅极188在单元192的以下操作中的一些或全部期间可为不使用的，或其可连接到写入控制线。
当一电压(例如，大于阈值电压或小于阈值电压的电压，此取决于上部掺杂区112及下部掺杂区114的掺杂)施加到行栅极189时，单元192可形成导电通道220，其实例由图29说明。在一些实施例中，通道220可包括大体上垂直的部分222及大体上水平的部分224，例如，这些部分222及224可大体上形成一L形。(下文中，这些部分被称作垂直部分222及水平部分224，其不暗示这些特征或任何其它特征必定完全垂直、水平或正交)。垂直部分222可包括在垂直部分222的上部部分中的大体上不导电的凹口226。
在操作中，通道220可在支脚204与支脚206之间传导电流。在一些实施例中，支脚204及206的远端部分可被称为源极及漏极。支脚204与支脚206之间的电流通过箭头228表示(对应于从支脚204流进通道220中的电流)，及通过箭头230表示(对应于经由支脚206离开通道220的电流)。在其它实施例或其它操作中，电流的方向可颠倒。当将亚阈值电压施加到行栅极189时，单元192可不建立通道220，且电流可通常不从支脚204及206的上部掺杂区212经由下部掺杂区214流动。因此，在一些实施例中，在支脚204与206之间流动的电流可通过行栅极189的电压来控制。(如本文中使用，亚阈值电压为允许电流流动的电压且可为小于阈值电压的电压或大于阈值电压的电压，此取决于单元的配置，例如，PMOS型单元或NMOS型单元)。
在支脚200与202之间流动的电流可部分地或实质上完全地由两个不同电压来控制：控制读取线CL READ的电压及列栅极片段210(图27)的电压。如由图29所说明，可通过从行栅极186及187发出的电场来建立上部通道部分232、234、236及238。这些上部通道部分232、234、236及238中的每一者可包括一大体上垂直的部分及一大体上水平的部分，例如，其可大体上具有一L形。上部通道部分232及234可形成于支脚200中，且上部通道部分236及238可形成于支脚202中。
上部通道部分232及234可通过下部通道240而连接到上部通道部分236及238。下部通道240可大体上正交于上部通道部分232、234、236及238的大体上水平的部分及大体上垂直的部分两者。在一些实施例中，下部通道240大体上在X方向上延伸且大体上具有U形横截面。可通过从列栅极片段210(图27)发出的电场来形成下部通道240。
在操作中，当形成上部通道部分232、234、236及238及下部通道240两者时，电流可在支脚200与202之间流动。因此，鳍状物194可形成一AND门，所述AND门具有通过行栅极186及187控制的一对上部晶体管及一通过列栅极片段210控制的下部晶体管。电流的一实例通过箭头242及244说明，描绘流进上部通道部分232及234中的电流。如通过箭头246及248所说明，这些电流242及244可流经下部通道240且接着流出上部通道部分236及238。上部通道部分232及234可据称通过下部通道240而串联地连接到上部通道部分236及238。在其它实施例或其它操作中，电流的方向可颠倒。
图30以电路示意图形式来说明单元192(及根据本技术的其它单元)。所说明的单元192可包括数据元件219、晶体管250，及驱动器252。数据元件219可包括各种不同类型的数据元件。举例来说，数据元件219可包括传感器(例如，图像传感器，例如，电荷耦合装置或光电二极管)或存储器元件。各种类型的预想存储器元件当中有易失性存储器元件(例如，动态随机存取存储器(DRAM))及非易失性存储器元件(例如，相变存储器元件(例如，双向装置)、浮动栅极存储器元件、铁电存储器元件、磁阻存储器元件及半导体-氧化物-氮化物-氧化物-半导体(SONOS)存储器元件)。
由图30所说明的晶体管250可通过图28的鳍状物196形成，且由图30所说明的驱动器252可通过图28的鳍状物194形成。在一些实施例中，驱动器252可包括两个存取晶体管254及256及一放大晶体管258。如由图28所说明，存取晶体管254及256可由鳍状物194的支脚200及202形成，且如由图27所说明，放大晶体管258可由鳍状物194的邻近于列栅极片段210的部分形成。存取晶体管254及256可被称为读取存取装置，且晶体管250可被称为写入存取装置。其它实施例可包括其它类型的读取存取及写入存取装置，例如二极管。
由图30说明的单元192可输出来自数据元件219的数据。在操作中，数据元件219可将一电压施加到放大晶体管258的栅极，且放大晶体管258可放大此信号。放大晶体管258可经配置以在其三极管区中操作，且其可驱动其源极与其漏极之间的电流，所述电流根据来自数据元件219的电压而变化，例如，放大晶体管258可传导与其栅极的电压大体上成比例的电流。为经由放大晶体管258来传导电流，存取晶体管254及256可关闭电压源Vcc与数据线DL之间的路径。当在读取控制线CL READ上确定一读取信号时，存取晶体管254及256可进入导电状态，允许电流经由放大晶体管258在数据线DL与电压源Vcc之间流动。去往或来自数据线DL的电流的量值可部分地或实质上完全通过数据元件219施加到放大晶体管258的栅极的电压来控制。因此，在一些实施例中，在数据线DL与电压源Vcc之间流动的电流可指示从数据元件219输出的数据值(例如，与所述数据值大体上成比例)。
驱动器252的一些实施例被认为能增加数据元件219经由数据线DL传送数据的速度及准确性。因为流进数据线DL中的电流是通过电压源Vcc而非数据元件219来供应，所以在读取数据时数据线DL改变电压的速度可至少部分地与数据元件的大小或其信号去耦。因此，供应相对小电流的相对小的数据元件219仍可快速地改变数字线DL电压。
在一些实施例中，数据元件219可经由施加到放大晶体管258的栅极的电压的相对小改变来传送多个位，例如，2、3、4、5或5个以上的数据位。可通过驱动器252来放大这些相对小的电压差异且经由数据线DL来输出所述电压差异。因此，可通过用驱动器252放大信号来增加数据元件219的分辨率。
在一些实施例(例如，存储器装置中的那些实施例)中，可将数据写入到数据元件219。为写入数据，可在写入控制线CL WRITE上确定一信号，且此信号可接通晶体管250。当将晶体管250接通时，电流可从数据线DL流动到数据元件219，且此电流可改变数据元件219的性质，例如，所存储的电荷或结晶度的程度。数据元件219的性质改变可用以存储数据。
图31到图38说明用于将图28的单元192连接到电容器存储器元件的过程的实例。如由图31所说明，可在衬底110上形成数字线260。数字线260可大体上在X方向上延伸，且其可连接到单元192的支脚206及202。数据线260可大体上为直的，但在其它实施例中，其可具有其它形状，例如，其可成波浪形、宽度改变或为分段的。在一些实施例中，数据线260可在支脚202及206上方间隔开，且其可经由通孔、触点或其它结构连接到支脚202及206。
接下来，如由图32所说明，可在数据线260上形成电介质体262，且如由图33所说明，可经由电介质体262来打开通孔264。所述通孔264可使单元192中的每一者中的支脚200暴露。可通过用光刻来图案化衬底110且接着大体上各向异性地蚀刻衬底110以移除电介质体262的暴露部分来形成通孔264。
在打开通孔264后，如由图34所说明，可在通孔264中形成触点266，且可形成电压源连接器268。在一些实施例中，可通过在衬底110上沉积大体上导电的材料(例如，上述导电材料中的一者或一者以上)及蚀刻所述导电材料直到所述导电材料主要留在通孔264内部中为止来形成触点266。在一些实施例中，可通过沉积大体上导电的膜及图案化且蚀刻所述导电膜来形成电源连接器268。所说明的电压源连接器268大体上在Y方向上延伸。在其它实施例中，其可在其它方向(例如，X方向)上延伸，或其可由导电板形成。
接下来，如由图35所说明，可在衬底110上形成另一电介质体270。电介质体270可由氧化物、氮化物、自旋电介质或其它适当材料制成。
在形成电介质体270后，如由图36所说明，可穿过电介质体270及电介质体262形成通孔272。可通过用光刻来图案化衬底110及大体上各向异性地蚀刻衬底110来形成通孔272。在一些实施例中，通孔272可与支脚204及列栅极片段210的上升部216两者重叠。在一些实施例中，打开通孔272的蚀刻可选择性地移除列栅极覆盖层168的一部分以使列栅极片段210的部分暴露。在某些实施例中，此蚀刻可不移除覆盖行栅极186、187、188及190的保护电介质190的实质部分，使得这些结构大体上保持与列栅极片段210隔离。
接下来，如由图37所说明，可在衬底110上形成电容器板274。电容器板274可包括上部杯状部分276及下部触点278。可通过沉积一牺牲层且接着在所述牺牲层中蚀刻与电容器板274互补的孔来形成杯状部分276。在形成所述孔后，可在所述牺牲层上沉积一大体上共形的膜，且(例如)通过化学机械平坦化来对其进行平坦化以移除所述共形膜的安置于所述孔外的部分，借此留下杯状部分276。电容器板274可由导电材料(例如，金属、掺杂多晶硅或其它适当材料)制成。下部触点278可连接到支脚204及列栅极片段210的上升部216两者。在随后步骤中，可在电容器板274上沉积一电容器电介质，且可通过在衬底110上沉积一导电膜来形成一共同电容器板，借此形成电容器。
在操作中，电容器板274可通过聚集电荷来存储数据。电荷的大小可对应于特定数据值，例如，小电荷可对应于零，且较大电荷可对应于一。在一些实施例中，所存储电荷的范围可划分成对应于多个位的数据值(例如，两个、三个、四个或四个以上位)的较小增量。
图38说明连接到电容器板274的单一单元192的实例。在此实施例中，电容器板274为数据元件，鳍状物196形成通过行栅极189控制的存取装置，且鳍状物194形成通过行栅极186及187以及列栅极片段210(图27)两者控制的驱动器。当给行栅极186及187通电使电压超过阈值电压时，电流可从电压源连接器268流动到数据线260，此取决于列栅极片段210(图27)上的通过电容器板274确定的电压的量值。来自电压源的此电流的量值可指示通过改变数据线260的电压由电容器板274存储的数据的值。举例来说，数字线260的电压的上升可对应于所存储的数据值1，且数字线260的电压的减小可对应于所存储的数据值0。
图39说明单元192的阵列280的一个实例。所说明的阵列280可包括多个单元192、一读取控制驱动器282、一写入控制驱动器284、一数据传感器286、一数据驱动器288，及一电压源290。如上所述，单元192可各自包括一电容器板274、列栅极片段210，及支脚200、202、204及206。单元192的支脚202及206可连接到数据驱动器288及数据传感器286，且支脚200可经由电压源连接器268连接到电压源290。
在操作中，数据驱动器288可经由数据线260输出一电压或电流以将数据写入到电容器板274，且数据传感器286可读取(例如，分类成对应于数字值的离散类别)数据线260上的由单元192输出的电流或电压。读取控制驱动器282可经配置以通过确定选定单元192的行栅极186及187上的电压来选择单元192以进行读取。在一些实施例中，这些行栅极186及187可被称为读取控制线或读取字线。写入控制驱动器284可经配置以通过确定与一单元192相关联的行栅极189上的电压来选择所述单元192。在一些实施例中，行栅极189可被称为写入控制线或写入字线。
阵列280中所说明的单元192可布置成大体上矩形的栅格(例如，其可具有大体上类似的定向且可布置于大体上正交的行及列中)。在其它实施例中，其可具有其它布置。举例来说，如由图40的阵列292所说明，单元192可布置于偏移行中成六角形栅格，或单元192可以不同定向布置于邻近行中。在此实施例中，单元192可定向于第一方向上，且邻近行中的单元192′可定向于相反方向上且偏移了单元192的约一半。
图41到图63说明用于形成具有驱动器的数据单元的过程的另一实例。在本实例中，所述过程开始于获得处于由图41所说明的状态下的衬底294。可通过执行(或与他人签订合同以执行)图1到图10所说明且在上文描述的步骤来获得衬底294。因此，衬底294可包括先前所描述的上部掺杂区112、下部掺杂区114、列隔离沟槽142、电介质146、垂直突出物148，及第二群组列间隔片150。
在一些实施例中，图41的衬底294可在至少一方面不同于图10的衬底110。邻近列间隔片150之间的间隙295可宽于间隙154(图10)。可通过调整列掩模126(图3)的间隔以增加列隔离沟槽142对之间的距离来使较宽间隙295变宽。
接下来，如由图42所说明，可形成第三列间隔片296。可通过在衬底294上沉积一膜且接着大体上各向异性地蚀刻所述膜以将所述膜从水平表面移除来形成第三列间隔片296。所述第三列间隔片296可在较宽间隙295中大体上界定一间隙298。在一些实施例中，间隙298可大体上等于间隙154(图3)。第三列间隔片296可由与第二群组列间隔片150及垂直突出物148不同的材料制成以促进选择性地移除第三列间隔片296。举例来说，第二群组列间隔片150及垂直突出物148可为氧化物，且第三列间隔片296可为多晶硅。
在形成第三列间隔片296后，如由图43所说明，可在衬底294上形成遮蔽材料300。遮蔽材料300可以盖层302形成以平坦化衬底294。在一些实施例中，遮蔽材料300为与第三列间隔片296不同的材料以促进选择性地移除这些材料。举例来说，遮蔽材料300可为氧化物。
接下来，如由图44所说明，可平坦化衬底294。平坦化可包括通过在所蚀刻的材料中大体上具非选择性的蚀刻(例如，此项技术中被称为“鳄式蚀刻”的蚀刻)来蚀刻衬底294或通过化学机械平坦化来抛光衬底294。
在平坦化衬底294后，如由图45所说明，可形成列凹口掩模302。列凹口掩模302可为硬掩模(例如，氧化物硬掩模)，或其可由光致抗蚀剂制成。列凹口掩模302可大体上覆盖衬底294，列隔离沟槽142对之间第三列间隔片296中的一者上方的空间除外。在所说明的实施例中，列凹口掩模302的暴露区304可与所留下的第三列间隔片296大体上对准。可使暴露区304宽于所留下的第三列间隔片296以增加Y方向上的对准裕度，因为邻近于所留下的第三列间隔片296的结构150及300可充当硬掩模。
接下来，如由图46所说明，可在衬底294中形成列凹口306。在一些实施例中，可通过选择性地蚀刻安置于所暴露区304下方的第三列间隔片296，且接着使用第二群组列间隔片150及遮蔽材料300作为掩模以蚀刻贯通上部掺杂区112来形成列凹口306。在第三列间隔片296是由多晶硅制成的实施例中，可通过四甲基氢氧化铵(TMAH)蚀刻来移除第三列间隔片296。移除第三列间隔片296中的一者可形成间隙308，其可大体上界定列凹口306的宽度。在一些实施例中，间隙308可窄于或大体上等于1F、3/4F或1/2F。
在形成列凹口306后，如由图47所说明，可移除列凹口掩模302，且可用列凹口电介质310来部分地或完全地填充列凹口306。可通过在列凹口306中沉积一电介质材料(例如，如正硅酸四乙酯(TEOS)的氧化物)直到实质上填充列凹口306为止来形成列凹口电介质310。在一些实施例中，列凹口电介质310可包括邻近于上部掺杂区112及下部掺杂区114的一个或一个以上衬层材料，例如氧化物及氮化物衬层。
接下来，如由图48所说明，在一些实施例中，可在衬底294上形成第二列凹口掩模312。第二列凹口掩模312可为硬掩模(例如，氧化物硬掩模)，或其可由光致抗蚀剂制成，且其可界定多个暴露区314。在此实施例中，暴露区314可布置成大体上矩形的栅格，但在其它实施例中，其可不同地布置(例如)成大体上六角形的栅格。所说明的暴露区314可界定大体上立方形的体积，但在其它实施例中，其可具有其它形状，例如，其可大体上界定正椭圆圆柱体积或正圆形圆柱体积。在此实施例中，暴露区314大体上安置于剩余第三列间隔片296上方且与此结构大体上对准。为增加Y方向上的对准裕度，暴露区314可具有宽于剩余第三列间隔片296的宽度318的宽度316。
接下来，如由图49所说明，可在衬底294中形成列沟槽片段319。可在两个步骤中形成列沟槽片段319。在一些实施例中，可(例如)通过TMAH湿式蚀刻或干式蚀刻来移除第三列间隔片296的安置于暴露区314下方的一部分。可通过对第三列间隔片296大体上具选择性且对第二列间隔片150或遮蔽材料300大体上不具选择性的蚀刻来移除第三列间隔片296的此部分。作为此选择性的结果，在一些实施例中，这些材料150及300的实质部分可保留在衬底294上，借此充当界定窄于暴露区314的宽度316的宽度320的硬掩模。在形成贯通第三列间隔片296的开口后，可形成列沟槽片段319的剩余物。在一些实施例中，可使用第二列凹口掩模312界定X方向上的特征及使用第二群组列间隔片150及遮蔽材料300界定Y方向上的特征来大体上各向异性地蚀刻上部掺杂区112及下部掺杂区114。列沟槽片段319可具有大体上等于列凹口306的宽度308的宽度。
虽然未展示，但列沟槽片段319的一侧或两侧的底部可植入有高Vth植入物以抑制寄生装置的N通道形成。举例来说，列沟槽片段319的右侧321可植入有成角的植入物。
在形成列沟槽片段319后，如由图50所说明，可移除第二列凹口掩模312，且可形成列栅极电介质322。列栅极电介质322可包括在上文参考由图21所说明的列栅极电介质164来描述的材料中的任一者。
在形成列栅极电介质322后，如由图51所说明，可形成列栅极片段324。可通过(例如)通过化学气相沉积或物理气相沉积来在衬底294上沉积导电材料(例如，金属或掺杂多晶硅(例如，n+掺杂多晶硅))来形成列栅极片段324。在一些实施例中，可接着蚀刻所述导电材料以使所述导电材料凹进到列沟槽片段319中。在所述过程的此阶段处，列栅极片段324可大体上在X方向上延伸且可与其它列栅极片段324大体上隔离。
接下来，如由图52所说明，可平坦化衬底294。平坦化可包括移除安置于上部掺杂区112上方的材料的一些或实质上全部。可通过化学机械平坦化或大体上非选择性的蚀刻(例如，鳄式蚀刻)来平坦化衬底294。
在平坦化之后，如由图53所说明，可在衬底294上形成行掩模326。行掩模326可为软掩模或硬掩模，且其可大体上界定多个遮蔽区328及暴露区330，其两者可大体上在Y方向上延伸。在一些实施例中，可通过亚光刻技术(例如，使通过光刻形成的掩模成双间距或回流)来界定遮蔽区328的宽度。遮蔽区328可大体上彼此平行且大体上为直的，或在其它实施例中，其可具有其它形状，例如，其可左右地成波浪形，其可为不连续的，或其可沿着Y轴而改变宽度。在一些实施例中，遮蔽区328的宽度大体上等于或小于F、3/4F或1/2F。宽度330可大于宽度328，例如，在一些实施例中，宽度330可大体上等于F。遮蔽区328可与列栅极片段324的相对末端大体上对准且部分地或实质上完全地安置于列栅极片段324的相对末端上方。
接下来，如由图54所说明，可形成行栅极沟槽332。可通过大体上各向异性地蚀刻遮蔽区328之间的衬底294来形成行栅极沟槽332。行栅极沟槽332可界定鳍状物行334。行栅极沟槽332可具有大于列凹口306的深度338的深度336，但在一些实施例中，不如列沟槽片段319的深度340般大。
在形成行栅极沟槽332后，如由图55所说明，可移除行掩模326，且可在衬底294上形成行栅极电介质342。行栅极电介质341可包括在上文参考图21中的列栅极电介质164来描述的材料中的任一者。
接下来，如由图56所说明，可形成行栅极342、344、346及348。可通过侧壁间隔片方法(例如)通过沉积一导电材料的毯覆式膜且接着大体上各向异性地蚀刻所述导电材料以将所述导电材料从水平表面移除同时留下邻近于大体上垂直的表面的一些导电材料来形成行栅极342、344、346及348。行栅极342、344、346及348可由各种导电材料(例如，金属(例如，TiN)或掺杂多晶硅)制成或包括各种导电材料(例如，金属(例如，TiN)或掺杂多晶硅)。所说明的行栅极342、344、346及348大体上在X方向上延伸，且可与列栅极片段324大体上成直角。
图56说明单元350的阵列，且由图57更详细地说明个别单元350的部分。具体来说，图57说明单元350的行栅极342、344、346及348、列栅极片段324，及半导体部分358的分解图，半导体部分358可由上部掺杂区112及下部掺杂区114形成。为清楚地显示这些特征，图57中不展示单元350的绝缘部分。单元350可消耗大体上等于或小于30F2、25F2或18F2的水平表面积。
列栅极片段324可大体上对称且可包括通过内埋式部件356接合的上升部352及354。在一些实施例中，上升部352及354可安置于内埋式部件356的相对远端部分处或附近。上升部352及354可与内埋式部件356大体上成直角，所述内埋式部件356可在X方向上大体上水平地延伸。在一些实施例中，可将列栅极片段324表征为大体上具有U形。除了随后形成的连接外，列栅极片段324可与其它单元350中的其它列栅极片段大体上电隔离。另外，在一些实施例中，再次除了一些随后形成的连接外，列栅极片段324也可与行栅极342、344、346及348大体上电隔离。
半导体部分350可包括两个鳍状物360及362以及一空腔364。鳍状物360及362中的每一者可包括三个支脚366、368、370、372、374及376。在其它实施例中，鳍状物360及362可在单一单元350内包括更多或更少的支脚。支脚366与368及支脚372与374可通过凹口378及380而彼此分隔。这些凹口378及380可比上部掺杂区112深，但在一些实施例中，不如鳍状物360及362的高度382般深。其它支脚368与370及374与376可通过空腔364而彼此分隔，空腔364可延伸超过鳍状物360及362的高度382。空腔364的形状可与列栅极片段324的形状大体上互补。
图58到图63说明可将单元350连接到数据元件(例如，电容器板274)的一个方法。在一些实施例中，可通过上文参看图31到图38来描述的方法的经修改型式来将单元350连接到电容器板274、数字线260及电压源连接器268。在此实施例中，触点266及下部触点278的位置可相对于数据线260移位以使触点266及278与单元350的某些部分对准。具体来说，数据线260可连接到支脚366及372，且触点266可将电压源连接器268连接到支脚370。下部触点278可将电容器板274的杯状部分276连接到支脚374及376以及列栅极片段324的上升部354两者。虽然未展示于图58到图63中，但单元350还可包括电介质体262及270以及由图37所说明的其它绝缘体。
在操作中，单元350可与由图30所说明的电路表现得类似或相同。行栅极342及344可充当读取控制线CL READ，且行栅极346及348可充当写入控制线CL WRITE。鳍状物360可充当驱动器252，且鳍状物362可充当晶体管250。
图61到图63的横截面图说明流经单元350的电流。如由图61所说明，为将数据写入到单元350，可给行栅极346及348通电，且可对电容器板274充电或放电。可通过电容器板274与数据线260之间的电流(如通过箭头360指示)来调整电容器板274的电荷。电流360可从支脚372的上部掺杂部分112经由下部掺杂部分114中的通道流动到支脚374的上部掺杂部分112。
可通过从行栅极346及348(图58)发出的电场来形成下部掺杂部分114中的通道。在一些实施例中，单元350可形成各自邻近于鳍状物362的任一侧上的行栅极346及348中的一者的两个大体上平行的通道。如由图61中的箭头360所指示，这些通道可大体上具有U形，且其可在列凹口电介质310周围形成一导电路径，接合支脚372及374的上部掺杂区112。
电流360(图61)可朝向或远离电容器板274流动，此取决于实施例、正写入到电容器板274的数据值，和先前写入到电容器板274的数据值。在一些实施例中，此电流360的一部分也可对列栅极片段324充电或放电。一旦调整电容器274的电荷以反映正写入的数据值，便可对行栅极346及340断电，从而关闭支脚372与374之间的导电通道，且阻碍电容器板274上的电荷改变。
现将参看图62及图63来描述读取操作的实例。为读取数据，可将电压源连接器268与数据线260之间的电流(或由此电流产生的电压改变)分类为对应于一数据值，例如，0、1或多位数字值。此电流的量值可受由电容器板274存储的数据影响。电容器板274的电压可对应于(例如，大体上相同于)列栅极片段324的电压，因为此电压可传播经过电容器板274的下部触点部分278、经过列栅极片段324的上升部354、跨过内埋式部件356且进入上升部352中。通过图63的横截面图来说明此路径。
从列栅极片段324且更具体来说从上升部352发出的电场可建立一导电通道，所述通道在支脚372的上部掺杂区112与支脚368的上部掺杂区112之间延伸。如由图62所说明，如由箭头362所指示，此导电通道可载运电压源连接器268与支脚368之间的电流。
当读取数据时，可给行栅极342及344通电，且来自使用或行栅极342及344的电场可建立一通道，所述通道载运支脚368与支脚366之间的电流，如由箭头364所说明。在一些实施例中，给行栅极342及344通电可在鳍状物360的任一侧上建立两个导电通道，且这些导电通道可通过在列凹口电介质310周围延伸来连接支脚366及368的上部掺杂区112。来自行栅极342及344的通道及来自列栅极片段324的通道可均大体上具有U形，且来自行栅极342及344的通道可大体上正交于来自列栅极片段324的通道。
在读取操作期间，电流可在电压源连接器268与数据线260之间流动，此部分取决于电容器板274的电荷。如果对电容器板274充电，那么也可对列栅极片段324充电，且来自列栅极片段324的电场可形成用于电流362的导电通道。如果不对电容器板274充电，那么在一些实施例中，列栅极片段324可不在支脚368与370之间建立导电通道，且电流不可在电压源连接器268与数据线260之间流动。在读取操作期间的电流流动也可部分取决于由支脚368及370形成的晶体管，因为其可建立电压源连接器268与数据线260之间的导电路径的载运电流364的部分。
由图58到图63所说明的结构可为由图30所说明的电路的一个实例。列栅极片段324可基于电容器板274的电压来驱动电流362(图62)，充当由图30所说明的驱动器215中的放大晶体管258。类似地，由支脚366及368以及行栅极342及344形成的晶体管可充当由图30所说明的驱动器252中的存取晶体管254及256。其共同可形成AND门。
如上所述，使用驱动器电路来传输指示一数据值的信号被认为促进了较小数据元件的使用、允许更快地检测来自数据元件的信号，及允许来自存储多位数据值的数据元件的信号的更细的分辨率。在一些实施例中，读取为非破坏性的，例如，电荷及对应数据即使在读取后也保留于电容器上。另外，一些实施例可以类似于SRAM的速度来操作。所添加的信号强度也可用于使数字线变长，其可减少晶片上读出放大器的数目且减少裸片大小。在一些实施例中，多个位可存储于单一存储器元件上，且驱动器可放大对应于不同数据值的信号的较小差异。并非所有实施例将提供所有这些益处，且一些实施例可因其它原因而为有用的且可能不提供这些益处中的任一者。
虽然本发明可易于进行各种修改及替代形式，但已在图式中以举例方式来展示特定实施例且在本文中对其加以详细描述。然而，应理解，本发明不希望限于所揭示的特定形式。实情为，本发明将涵盖属于由所附权利要求书所界定的本发明的精神及范围内的所有修改、均等物及替代例。

Claims (15)

1.一种电路，其包含：
多个数据单元，其各自包含：
数据元件；以及
驱动器，其连接到所述数据元件；所述驱动器包括第一存取晶体管、第二存取晶体管和放大晶体管；所述放大晶体管的栅极在所述第一存取晶体管的栅极和所述第二存取晶体管的栅极下方延伸，所述放大晶体管的所述栅极在长度上相对于所述第一存取晶体管的栅极和所述第二存取晶体管的栅极中的每一者的长度方向成直角地伸长。
2.根据权利要求1所述的电路，其中所述第一存取晶体管的栅极和所述第二存取晶体管的栅极在长度上相对于彼此平行伸长，且所述放大晶体管的栅极在长度上相对于所述第一存取晶体管的栅极和所述第二存取晶体管的栅极的每一者的长度方向成直角地伸长。
3.根据权利要求1所述的电路，其中所述数据元件包含电容器。
4.根据权利要求1所述的电路，其中所述数据元件包括存储器元件。
5.根据权利要求1所述的电路，其中所述数据元件包括成像元件。
6.根据权利要求1所述的电路，其中所述第一存取晶体管包括一对间隔开的栅极。
7.根据权利要求6所述的电路，其中所述间隔开的栅极在长度上相对于彼此平行伸长。
8.根据权利要求1所述的电路，其中所述第二存取晶体管包括一对间隔开的栅极。
9.根据权利要求8所述的电路，其中所述间隔开的栅极在长度上相对于彼此平行伸长。
10.根据权利要求8所述的电路，其中所述第一存取晶体管包括一对间隔开的栅极。
11.根据权利要求10所述的电路，其中所述第一存取晶体管的间隔开的栅极和所述第二存取晶体管的间隔开的栅极均在长度上相对于彼此平行伸长。
12.根据权利要求11所述的电路，其中所述第一存取晶体管的栅极和所述第二存取晶体管的栅极彼此电耦合到另一者。
13.根据权利要求12所述的电路，其中所述放大晶体管的栅极没有电耦合到所述第一存取晶体管的栅极和所述第二存取晶体管的栅极中的任一者。
14.根据权利要求1所述的电路，其中所述驱动器经配置以放大来自所述数据元件的信号。
15.一种电路，其包含：
多个数据单元，其各自包含：
数据元件；
驱动器，其连接到所述数据元件；所述驱动器包括第一存取晶体管、第二存取晶体管和放大晶体管；所述放大晶体管的栅极在所述第一存取晶体管的栅极和所述第二存取晶体管的栅极下方延伸；
所述第二存取晶体管包括一对间隔开的栅极；
所述第一存取晶体管包括一对间隔开的栅极；
所述第一存取晶体管的间隔开的栅极和所述第二存取晶体管的间隔开的栅极均在长度上相对于彼此平行伸长；且
所述放大晶体管的所述栅极在长度上相对于所述第一存取晶体管和所述第二存取晶体管中的每一者的间隔开的栅极的长度方向成直角地伸长。
CN201410055662.9A 2008-04-03 2009-03-05 具有驱动器的数据单元及其制造方法和操作方法 Active CN103762216B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/062,354 2008-04-03
US12/062,354 US7969776B2 (en) 2008-04-03 2008-04-03 Data cells with drivers and methods of making and operating the same
CN200980112123.1A CN101983422B (zh) 2008-04-03 2009-03-05 具有驱动器的数据单元及其制造方法和操作方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200980112123.1A Division CN101983422B (zh) 2008-04-03 2009-03-05 具有驱动器的数据单元及其制造方法和操作方法

Publications (2)

Publication Number Publication Date
CN103762216A CN103762216A (zh) 2014-04-30
CN103762216B true CN103762216B (zh) 2018-07-06

Family

ID=41133106

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410055662.9A Active CN103762216B (zh) 2008-04-03 2009-03-05 具有驱动器的数据单元及其制造方法和操作方法
CN200980112123.1A Active CN101983422B (zh) 2008-04-03 2009-03-05 具有驱动器的数据单元及其制造方法和操作方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN200980112123.1A Active CN101983422B (zh) 2008-04-03 2009-03-05 具有驱动器的数据单元及其制造方法和操作方法

Country Status (6)

Country Link
US (4) US7969776B2 (zh)
KR (1) KR101221266B1 (zh)
CN (2) CN103762216B (zh)
SG (1) SG188911A1 (zh)
TW (1) TWI481011B (zh)
WO (1) WO2009145955A1 (zh)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US7915659B2 (en) 2008-03-06 2011-03-29 Micron Technology, Inc. Devices with cavity-defined gates and methods of making the same
US8546876B2 (en) 2008-03-20 2013-10-01 Micron Technology, Inc. Systems and devices including multi-transistor cells and methods of using, making, and operating the same
US7808042B2 (en) * 2008-03-20 2010-10-05 Micron Technology, Inc. Systems and devices including multi-gate transistors and methods of using, making, and operating the same
US7969776B2 (en) 2008-04-03 2011-06-28 Micron Technology, Inc. Data cells with drivers and methods of making and operating the same
US8188546B2 (en) 2009-08-18 2012-05-29 International Business Machines Corporation Multi-gate non-planar field effect transistor structure and method of forming the structure using a dopant implant process to tune device drive current
US8101486B2 (en) * 2009-10-07 2012-01-24 Globalfoundries Inc. Methods for forming isolated fin structures on bulk semiconductor material
US9202921B2 (en) 2010-03-30 2015-12-01 Nanya Technology Corp. Semiconductor device and method of making the same
US8294511B2 (en) * 2010-11-19 2012-10-23 Micron Technology, Inc. Vertically stacked fin transistors and methods of fabricating and operating the same
US9553193B2 (en) * 2010-11-19 2017-01-24 Micron Technology, Inc. Double gated fin transistors and methods of fabricating and operating the same
US8921899B2 (en) * 2010-11-19 2014-12-30 Micron Technology, Inc. Double gated 4F2 dram CHC cell and methods of fabricating the same
US8293602B2 (en) 2010-11-19 2012-10-23 Micron Technology, Inc. Method of fabricating a finFET having cross-hair cells
US8580667B2 (en) 2010-12-14 2013-11-12 Alpha And Omega Semiconductor Incorporated Self aligned trench MOSFET with integrated diode
US8497550B2 (en) * 2011-03-14 2013-07-30 Nanya Technology Corp. Multi-level DRAM cell using CHC technology
JP5740225B2 (ja) * 2011-06-29 2015-06-24 株式会社東芝 抵抗変化メモリの製造方法
US8969154B2 (en) * 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
US20130099307A1 (en) * 2011-10-21 2013-04-25 Chi-Sheng Tseng Semiconductor device having metal gate and manufacturing method thereof
US9530901B2 (en) * 2012-01-31 2016-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Decoupling finFET capacitors
US9059322B2 (en) * 2012-09-24 2015-06-16 International Business Machines Corporation Semiconductor-on-insulator (SOI) deep trench capacitor
US20140103452A1 (en) * 2012-10-15 2014-04-17 Marvell World Trade Ltd. Isolation components for transistors formed on fin features of semiconductor substrates
US8946050B2 (en) * 2012-10-30 2015-02-03 Globalfoundries Inc. Double trench well formation in SRAM cells
US8916924B2 (en) 2012-12-28 2014-12-23 Macronix International Co., Ltd. Method for manufacturing semiconductor device using thin hard mask and structure manufactured by the same
US8659949B1 (en) * 2012-12-28 2014-02-25 Macronix International Co., Ltd. Three-dimensional memory structure and method of operating the same hydride
US9805934B2 (en) * 2013-11-15 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Formation of contact/via hole with self-alignment
US9048303B1 (en) 2014-01-30 2015-06-02 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
US9337279B2 (en) 2014-03-03 2016-05-10 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
US9373620B2 (en) * 2014-09-12 2016-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Series connected transistor structure and method of manufacturing the same
US9601495B2 (en) * 2015-07-30 2017-03-21 Globalfoundries Inc. Three-dimensional semiconductor device with co-fabricated adjacent capacitor
WO2017105515A1 (en) * 2015-12-18 2017-06-22 Intel Corporation Stacked transistors
US9779943B2 (en) 2016-02-25 2017-10-03 Globalfoundries Inc. Compensating for lithographic limitations in fabricating semiconductor interconnect structures
US9679809B1 (en) 2016-03-22 2017-06-13 Globalfoundries Inc. Method of forming self aligned continuity blocks for mandrel and non-mandrel interconnect lines
US9691626B1 (en) 2016-03-22 2017-06-27 Globalfoundries Inc. Method of forming a pattern for interconnection lines in an integrated circuit wherein the pattern includes gamma and beta block mask portions
US9818623B2 (en) * 2016-03-22 2017-11-14 Globalfoundries Inc. Method of forming a pattern for interconnection lines and associated continuity blocks in an integrated circuit
US9748389B1 (en) * 2016-03-25 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for semiconductor device fabrication with improved source drain epitaxy
US9691775B1 (en) 2016-04-28 2017-06-27 Globalfoundries Inc. Combined SADP fins for semiconductor devices and methods of making the same
US9786545B1 (en) 2016-09-21 2017-10-10 Globalfoundries Inc. Method of forming ANA regions in an integrated circuit
US9818641B1 (en) 2016-09-21 2017-11-14 Globalfoundries Inc. Apparatus and method of forming self-aligned cuts in mandrel and a non-mandrel lines of an array of metal lines
US9818640B1 (en) 2016-09-21 2017-11-14 Globalfoundries Inc. Apparatus and method of forming self-aligned cuts in a non-mandrel line of an array of metal lines
US9852986B1 (en) 2016-11-28 2017-12-26 Globalfoundries Inc. Method of patterning pillars to form variable continuity cuts in interconnection lines of an integrated circuit
US10388644B2 (en) * 2016-11-29 2019-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing conductors and semiconductor device which includes conductors
US10037912B2 (en) * 2016-12-14 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing the same
US9812351B1 (en) 2016-12-15 2017-11-07 Globalfoundries Inc. Interconnection cells having variable width metal lines and fully-self aligned continuity cuts
US10043703B2 (en) 2016-12-15 2018-08-07 Globalfoundries Inc. Apparatus and method for forming interconnection lines having variable pitch and variable widths
US10002786B1 (en) 2016-12-15 2018-06-19 Globalfoundries Inc. Interconnection cells having variable width metal lines and fully-self aligned variable length continuity cuts
US9887127B1 (en) 2016-12-15 2018-02-06 Globalfoundries Inc. Interconnection lines having variable widths and partially self-aligned continuity cuts
US10014302B1 (en) * 2016-12-27 2018-07-03 Micron Technology, Inc. Methods of forming memory arrays
US9934970B1 (en) * 2017-01-11 2018-04-03 International Business Machines Corporation Self aligned pattern formation post spacer etchback in tight pitch configurations
FR3065580B1 (fr) * 2017-04-24 2019-07-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d’une matrice de photodiodes a structures en mesa
US10692887B2 (en) 2017-08-29 2020-06-23 Micron Technology, Inc. Methods used in forming an array of memory cells
US10707347B2 (en) * 2018-10-22 2020-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor with a negative capacitance and a method of creating the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1667751A (zh) * 2004-03-10 2005-09-14 奥特拉股份有限公司 动态ram存储方法
CN1798458A (zh) * 2004-12-31 2006-07-05 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN101044615A (zh) * 2004-09-01 2007-09-26 微米技术有限公司 具有垂直u形晶体管的dram单元

Family Cites Families (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3885861A (en) 1972-10-02 1975-05-27 Hughes Aircraft Co Liquid crystal digital reticle
US5196910A (en) 1987-04-24 1993-03-23 Hitachi, Ltd. Semiconductor memory device with recessed array region
US5160987A (en) 1989-10-26 1992-11-03 International Business Machines Corporation Three-dimensional semiconductor structures formed from planar layers
US5109256A (en) 1990-08-17 1992-04-28 National Semiconductor Corporation Schottky barrier diodes and Schottky barrier diode-clamped transistors and method of fabrication
US5386132A (en) 1992-11-02 1995-01-31 Wong; Chun C. D. Multimedia storage system with highly compact memory device
US6791131B1 (en) 1993-04-02 2004-09-14 Micron Technology, Inc. Method for forming a storage cell capacitor compatible with high dielectric constant materials
US5864181A (en) 1993-09-15 1999-01-26 Micron Technology, Inc. Bi-level digit line architecture for high density DRAMs
JPH07263576A (ja) 1994-03-25 1995-10-13 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6831322B2 (en) 1995-06-05 2004-12-14 Fujitsu Limited Semiconductor memory device and method for fabricating the same
JP3853406B2 (ja) 1995-10-27 2006-12-06 エルピーダメモリ株式会社 半導体集積回路装置及び当該装置の製造方法
US6043562A (en) 1996-01-26 2000-03-28 Micron Technology, Inc. Digit line architecture for dynamic memory
WO1997028532A1 (en) 1996-02-01 1997-08-07 Micron Technology, Inc. Digit line architecture for dynamic memory
US5688709A (en) 1996-02-14 1997-11-18 Lsi Logic Corporation Method for forming composite trench-fin capacitors for DRAMS
US5793033A (en) 1996-03-29 1998-08-11 Metanetics Corporation Portable data collection device with viewing assembly
US7064376B2 (en) 1996-05-24 2006-06-20 Jeng-Jye Shau High performance embedded semiconductor memory devices with multiple dimension first-level bit-lines
US5821513A (en) 1996-06-26 1998-10-13 Telxon Corporation Shopping cart mounted portable data collection device with tethered dataform reader
US6285045B1 (en) 1996-07-10 2001-09-04 Fujitsu Limited Semiconductor device with self-aligned contact and its manufacture
JP3941133B2 (ja) 1996-07-18 2007-07-04 富士通株式会社 半導体装置およびその製造方法
US6097076A (en) 1997-03-25 2000-08-01 Micron Technology, Inc. Self-aligned isolation trench
US6072209A (en) 1997-07-08 2000-06-06 Micro Technology, Inc. Four F2 folded bit line DRAM cell structure having buried bit and word lines
US5925918A (en) 1997-07-30 1999-07-20 Micron, Technology, Inc. Gate stack with improved sidewall integrity
US6130551A (en) 1998-01-19 2000-10-10 Vantis Corporation Synthesis-friendly FPGA architecture with variable length and variable timing interconnect
US6097212A (en) 1997-10-09 2000-08-01 Lattice Semiconductor Corporation Variable grain architecture for FPGA integrated circuits
US6137128A (en) 1998-06-09 2000-10-24 International Business Machines Corporation Self-isolated and self-aligned 4F-square vertical fet-trench dram cells
US5858829A (en) 1998-06-29 1999-01-12 Vanguard International Semiconductor Corporation Method for fabricating dynamic random access memory (DRAM) cells with minimum active cell areas using sidewall-spacer bit lines
TW388125B (en) 1998-08-19 2000-04-21 Vanguard Int Semiconduct Corp Method for fabricating dynamic random access memory (DRAM) cells with minimum active cell areas
DE19842704C2 (de) 1998-09-17 2002-03-28 Infineon Technologies Ag Herstellverfahren für einen Kondensator mit einem Hoch-epsilon-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip unter Einsatz einer Negativform
TW380316B (en) 1998-10-15 2000-01-21 Worldwide Semiconductor Mfg Manufacturing method for fin-trench-structure capacitor of DRAM
US6100129A (en) 1998-11-09 2000-08-08 Worldwide Semiconductor Manufacturing Corporation Method for making fin-trench structured DRAM capacitor
US6426175B2 (en) 1999-02-22 2002-07-30 International Business Machines Corporation Fabrication of a high density long channel DRAM gate with or without a grooved gate
KR100325472B1 (ko) 1999-04-15 2002-03-04 박종섭 디램 메모리 셀의 제조 방법
KR100540667B1 (ko) 1999-05-14 2006-01-16 가부시키가이샤 히타치세이사쿠쇼 반도체 기억장치
JP4074051B2 (ja) 1999-08-31 2008-04-09 株式会社東芝 半導体基板およびその製造方法
US6282113B1 (en) 1999-09-29 2001-08-28 International Business Machines Corporation Four F-squared gapless dual layer bitline DRAM array architecture
DE19946719A1 (de) 1999-09-29 2001-04-19 Infineon Technologies Ag Grabenkondensator und Verfahren zu seiner Herstellung
JP3457236B2 (ja) 1999-11-05 2003-10-14 茂徳科技股▲ふん▼有限公司 深いトレンチキャパシター蓄積電極の製造方法
WO2001061738A1 (en) 2000-02-15 2001-08-23 Steag Cvd Systems Ltd. Dram capacitor with ultra-thin nitride layer
JP3983960B2 (ja) 2000-07-14 2007-09-26 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法および半導体集積回路装置
KR100466689B1 (ko) 2000-08-28 2005-01-24 인터내셔널 비지네스 머신즈 코포레이션 콤팩트형 이중 포트 동적 랜덤 액세스 메모리 아키텍쳐 시스템 및 그 제조 방법
US6509226B1 (en) 2000-09-27 2003-01-21 International Business Machines Corporation Process for protecting array top oxide
US6967147B1 (en) 2000-11-16 2005-11-22 Infineon Technologies Ag Nitrogen implantation using a shadow effect to control gate oxide thickness in DRAM semiconductor
US6258659B1 (en) 2000-11-29 2001-07-10 International Business Machines Corporation Embedded vertical DRAM cells and dual workfunction logic gates
US6576944B2 (en) 2000-12-14 2003-06-10 Infineon Technologies Ag Self-aligned nitride pattern for improved process window
CA2340985A1 (en) 2001-03-14 2002-09-14 Atmos Corporation Interleaved wordline architecture
US6809368B2 (en) 2001-04-11 2004-10-26 International Business Machines Corporation TTO nitride liner for improved collar protection and TTO reliability
DE10162578A1 (de) 2001-12-19 2003-08-21 Infineon Technologies Ag Schicht-Anordnung, Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung
US7190060B1 (en) 2002-01-09 2007-03-13 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same
US6865100B2 (en) 2002-08-12 2005-03-08 Micron Technology, Inc. 6F2 architecture ROM embedded DRAM
US6927462B2 (en) 2002-08-28 2005-08-09 Infineon Technologes Richmond, Lp Method of forming a gate contact in a semiconductor device
US6670682B1 (en) 2002-08-29 2003-12-30 Micron Technology, Inc. Multilayered doped conductor
US6838723B2 (en) 2002-08-29 2005-01-04 Micron Technology, Inc. Merged MOS-bipolar capacitor memory cell
DE10248722A1 (de) 2002-10-18 2004-05-06 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren
DE10302128B3 (de) 2003-01-21 2004-09-09 Infineon Technologies Ag Pufferverstärkeranordnung
US6956256B2 (en) 2003-03-04 2005-10-18 Micron Technology Inc. Vertical gain cell
US6845033B2 (en) 2003-03-05 2005-01-18 International Business Machines Corporation Structure and system-on-chip integration of a two-transistor and two-capacitor memory cell for trench technology
JP2004281782A (ja) 2003-03-17 2004-10-07 Toshiba Corp 半導体装置及びその製造方法
DE10321740A1 (de) * 2003-05-14 2004-12-09 Infineon Technologies Ag Bitleitungsstruktur sowie Verfahren zu deren Herstellung
US6794254B1 (en) 2003-05-15 2004-09-21 Taiwan Semiconductor Manufacturing Company Embedded dual-port DRAM process
US7099216B2 (en) 2003-09-05 2006-08-29 International Business Machines Corporation Single cycle read/write/writeback pipeline, full-wordline I/O DRAM architecture with enhanced write and single ended sensing
US6844591B1 (en) 2003-09-17 2005-01-18 Micron Technology, Inc. Method of forming DRAM access transistors
DE10361695B3 (de) 2003-12-30 2005-02-03 Infineon Technologies Ag Transistorstruktur mit gekrümmtem Kanal, Speicherzelle und Speicherzellenfeld für DRAMs sowie Verfahren zur Herstellung eines DRAMs
US6979849B2 (en) 2003-12-31 2005-12-27 Micron Technology, Inc. Memory cell having improved interconnect
US6998666B2 (en) 2004-01-09 2006-02-14 International Business Machines Corporation Nitrided STI liner oxide for reduced corner device impact on vertical device performance
DE102004006520B4 (de) 2004-02-10 2010-05-12 Qimonda Ag Verfahren zur Herstellung einer DRAM-Speicherzellenanordnung mit Trenchkondensatoren und Stegfeldeffekttransistoren (FinFET) sowie DRAM-Speicherzellenanordnung
KR100529386B1 (ko) * 2004-04-27 2005-11-17 주식회사 하이닉스반도체 래치-업 방지용 클램프를 구비한 반도체 메모리 소자
DE102004021052B3 (de) 2004-04-29 2005-12-29 Infineon Technologies Ag Verfahren zur Herstellung von Trench-DRAM-Speicherzellen und Trench-DRAM-Speicherzellenfeld mit Stegfeldeffekttransistoren mit gekrümmtem Kanal (CFET)
US7098105B2 (en) 2004-05-26 2006-08-29 Micron Technology, Inc. Methods for forming semiconductor structures
KR100604870B1 (ko) * 2004-06-16 2006-07-31 삼성전자주식회사 접합 영역의 어브럽트니스를 개선시킬 수 있는 전계 효과트랜지스터 및 그 제조방법
US7132333B2 (en) 2004-09-10 2006-11-07 Infineon Technologies Ag Transistor, memory cell array and method of manufacturing a transistor
JP2006054431A (ja) 2004-06-29 2006-02-23 Infineon Technologies Ag トランジスタ、メモリセルアレイ、および、トランジスタ製造方法
DE102004031385B4 (de) 2004-06-29 2010-12-09 Qimonda Ag Verfahren zur Herstellung von Stegfeldeffekttransistoren in einer DRAM-Speicherzellenanordnung, Feldeffekttransistoren mit gekrümmtem Kanal und DRAM-Speicherzellenanordnung
US7315466B2 (en) 2004-08-04 2008-01-01 Samsung Electronics Co., Ltd. Semiconductor memory device and method for arranging and manufacturing the same
DE102004043858A1 (de) 2004-09-10 2006-03-16 Infineon Technologies Ag Verfahren zur Herstellung einer Speicherzelle, einer Speicherzellenanordnung und Speicherzellenanordnung
DE102004043857B3 (de) 2004-09-10 2006-03-30 Infineon Technologies Ag DRAM-Zellenpaar und DRAM-Speicherzellenfeld mit Stack- und Trench-Speicherzellen sowie Verfahren zur Herstellung eines DRAM-Speicherzellenfeldes
KR100585161B1 (ko) 2004-10-02 2006-05-30 삼성전자주식회사 다중채널 트랜지스터 소자 제조 방법 및 이에 의한 소자
KR100630704B1 (ko) 2004-10-20 2006-10-02 삼성전자주식회사 비평면 구조의 트랜지스터를 구비한 ｃｍｏｓ 이미지 센서및 그 제조 방법
US7476920B2 (en) 2004-12-15 2009-01-13 Infineon Technologies Ag 6F2 access transistor arrangement and semiconductor memory device
CA2495726A1 (en) * 2005-01-28 2006-07-28 Ignis Innovation Inc. Locally referenced voltage programmed pixel for amoled displays
US7254074B2 (en) 2005-03-07 2007-08-07 Micron Technology, Inc. Open digit line array architecture for a memory array
KR100702011B1 (ko) * 2005-03-16 2007-03-30 삼성전자주식회사 다중 게이트 트랜지스터들을 채택하는 씨모스 에스램 셀들및 그 제조방법들
KR100630746B1 (ko) 2005-05-06 2006-10-02 삼성전자주식회사 멀티-비트 및 멀티-레벨 비휘발성 메모리 소자 및 그 동작및 제조 방법
US7269079B2 (en) 2005-05-16 2007-09-11 Micron Technology, Inc. Power circuits for reducing a number of power supply voltage taps required for sensing a resistive memory
US7316953B2 (en) 2005-05-31 2008-01-08 Nanya Technology Corporation Method for forming a recessed gate with word lines
KR100608380B1 (ko) 2005-06-01 2006-08-08 주식회사 하이닉스반도체 메모리 소자의 트랜지스터 및 그 제조방법
WO2006135746A2 (en) 2005-06-10 2006-12-21 Fairchild Semiconductor Corporation Charge balance field effect transistor
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7776715B2 (en) 2005-07-26 2010-08-17 Micron Technology, Inc. Reverse construction memory cell
US7151023B1 (en) 2005-08-01 2006-12-19 International Business Machines Corporation Metal gate MOSFET by full semiconductor metal alloy conversion
US20070058468A1 (en) 2005-09-12 2007-03-15 Promos Technologies Pte.Ltd. Singapore Shielded bitline architecture for dynamic random access memory (DRAM) arrays
US7465642B2 (en) * 2005-10-28 2008-12-16 International Business Machines Corporation Methods for forming semiconductor structures with buried isolation collars
KR100653712B1 (ko) 2005-11-14 2006-12-05 삼성전자주식회사 핀펫에서 활성영역과 실질적으로 동일한 상면을 갖는소자분리막이 배치된 반도체 장치들 및 그 형성방법들
US7402856B2 (en) 2005-12-09 2008-07-22 Intel Corporation Non-planar microelectronic device having isolation element to mitigate fringe effects and method to fabricate same
US8716772B2 (en) 2005-12-28 2014-05-06 Micron Technology, Inc. DRAM cell design with folded digitline sense amplifier
KR100734304B1 (ko) 2006-01-16 2007-07-02 삼성전자주식회사 트랜지스터의 제조방법
KR100720238B1 (ko) * 2006-01-23 2007-05-23 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
US20070176253A1 (en) * 2006-01-31 2007-08-02 Peng-Fei Wang Transistor, memory cell and method of manufacturing a transistor
TWI294640B (en) 2006-02-16 2008-03-11 Nanya Technology Corp Alignment mark and alignment method for the fabrication of trench-capacitor dram devices
US7573108B2 (en) 2006-05-12 2009-08-11 Micron Technology, Inc Non-planar transistor and techniques for fabricating the same
US7595232B2 (en) 2006-09-07 2009-09-29 International Business Machines Corporation CMOS devices incorporating hybrid orientation technology (HOT) with embedded connectors
US7514321B2 (en) 2007-03-27 2009-04-07 Sandisk 3D Llc Method of making three dimensional NAND memory
US8174073B2 (en) * 2007-05-30 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structures with multiple FinFETs
US7879659B2 (en) * 2007-07-17 2011-02-01 Micron Technology, Inc. Methods of fabricating semiconductor devices including dual fin structures
KR100924344B1 (ko) * 2007-12-10 2009-10-30 주식회사 하이닉스반도체 리세스 채널을 갖는 반도체 소자 및 그 제조방법
US7742324B2 (en) 2008-02-19 2010-06-22 Micron Technology, Inc. Systems and devices including local data lines and methods of using, making, and operating the same
US8866254B2 (en) 2008-02-19 2014-10-21 Micron Technology, Inc. Devices including fin transistors robust to gate shorts and methods of making the same
US9190494B2 (en) 2008-02-19 2015-11-17 Micron Technology, Inc. Systems and devices including fin field-effect transistors each having U-shaped semiconductor fin
US7915659B2 (en) 2008-03-06 2011-03-29 Micron Technology, Inc. Devices with cavity-defined gates and methods of making the same
US7898857B2 (en) 2008-03-20 2011-03-01 Micron Technology, Inc. Memory structure having volatile and non-volatile memory portions
US7808042B2 (en) 2008-03-20 2010-10-05 Micron Technology, Inc. Systems and devices including multi-gate transistors and methods of using, making, and operating the same
US8546876B2 (en) 2008-03-20 2013-10-01 Micron Technology, Inc. Systems and devices including multi-transistor cells and methods of using, making, and operating the same
US7969776B2 (en) 2008-04-03 2011-06-28 Micron Technology, Inc. Data cells with drivers and methods of making and operating the same
US8076229B2 (en) 2008-05-30 2011-12-13 Micron Technology, Inc. Methods of forming data cells and connections to data cells

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1667751A (zh) * 2004-03-10 2005-09-14 奥特拉股份有限公司 动态ram存储方法
CN101044615A (zh) * 2004-09-01 2007-09-26 微米技术有限公司 具有垂直u形晶体管的dram单元
CN1798458A (zh) * 2004-12-31 2006-07-05 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法

Also Published As

Publication number Publication date
US8503228B2 (en) 2013-08-06
CN101983422A (zh) 2011-03-02
KR101221266B1 (ko) 2013-01-11
US8537608B2 (en) 2013-09-17
CN101983422B (zh) 2014-03-26
WO2009145955A1 (en) 2009-12-03
US7969776B2 (en) 2011-06-28
SG188911A1 (en) 2013-04-30
CN103762216A (zh) 2014-04-30
KR20110004415A (ko) 2011-01-13
TWI481011B (zh) 2015-04-11
US20130329486A1 (en) 2013-12-12
US20110249488A1 (en) 2011-10-13
US20130005102A1 (en) 2013-01-03
US8750025B2 (en) 2014-06-10
TW200952157A (en) 2009-12-16
US20090251946A1 (en) 2009-10-08

Similar Documents

Publication Publication Date Title
CN103762216B (zh) 具有驱动器的数据单元及其制造方法和操作方法
US10622051B2 (en) Memory cell and methods thereof
US9184161B2 (en) Vertical gated access transistor
US7842558B2 (en) Masking process for simultaneously patterning separate regions
US7795096B2 (en) Method of forming an integrated circuit with two types of transistors
CN109686704A (zh) 具不同驱动电流的环栅场效晶体管的集成电路结构及方法
JP2005327766A (ja) フィン型チャネルｆｅｔを用いたシステムｌｓｉ及びその製造方法
JP5701477B2 (ja) 電界効果トランジスタ、メモリセル、および電界効果トランジスタの製造方法
US6979853B2 (en) DRAM memory cell and memory cell array with fast read/write access
JPS5911671A (ja) 半導体記憶装置とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant