CN103547704B - 用于在衬底上沉积一个或者多个多晶硅层的方法 - Google Patents

用于在衬底上沉积一个或者多个多晶硅层的方法 Download PDF

Info

Publication number
CN103547704B
CN103547704B CN201280024707.5A CN201280024707A CN103547704B CN 103547704 B CN103547704 B CN 103547704B CN 201280024707 A CN201280024707 A CN 201280024707A CN 103547704 B CN103547704 B CN 103547704B
Authority
CN
China
Prior art keywords
polysilicon layer
wafer
substrate
deposition
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280024707.5A
Other languages
English (en)
Other versions
CN103547704A (zh
Inventor
V·M·艾拉克希南
J·马基南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Public Co Ltd Of Losec Mei Dike
Original Assignee
Public Co Ltd Of Losec Mei Dike
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Public Co Ltd Of Losec Mei Dike filed Critical Public Co Ltd Of Losec Mei Dike
Publication of CN103547704A publication Critical patent/CN103547704A/zh
Application granted granted Critical
Publication of CN103547704B publication Critical patent/CN103547704B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种用于在反应器中通过化学气相沉积在衬底（210）上沉积一个或者多个多晶硅层（230c）的方法，该方法包括：在反应器的工艺室中将沉积温度调整为在605℃-800℃之间，并且通过使用包括SiH4或者SiH2Cl2的硅源气体和包括BCl3的掺杂物气体在衬底上沉积一个或者多个多晶硅层。

Description

用于在衬底上沉积一个或者多个多晶硅层的方法
技术领域
本申请总体涉及一种用于在衬底上沉积一个或者多个多晶硅层的方法。
背景技术
具有与单晶硅衬底的性质不同的性质的薄硅层普遍用于处理许多类型的半导体器件。这样的层通常厚度在0.1μm与100μm之间，但是可以甚至比100μm更厚或者比0.1μm更薄。该层根据衬底和沉积工艺可以是单晶、多晶或者非晶态。可以直接在硅衬底上或者在覆盖衬底的合适的中间层（例如氧化物或者氮化物层）上生长层。取代单层，也可以在彼此上面生长多层。
在许多应用中，在硅晶片的前侧与背侧之间具有电连接是有用的。可以例如通过先经过晶片形成孔、然后在孔的壁上形成绝缘层并且最终用足够低电阻率的电传导材料填充孔来产生这样的连接。合适的材料例如是金属或者掺杂多晶硅。现在普遍使用电贯穿晶片连接（electricalthrough-waferconnection）并且称之为贯穿晶片过孔（TWV）。也可以通过先部分经过晶片形成孔、然后在孔的表面上形成绝缘层、然后用传导材料填充孔并且最终从背侧减薄晶片以暴露填充的孔的底端来创建贯穿晶片过孔。为了对于许多器件应用有用，贯穿晶片过孔应当直径足够小，例如少于50μm或者甚至少于20μm。为了贯穿晶片连接的电阻足够低，用于填充孔的材料必须有低电阻率；通常少于0.01欧姆-厘米或者甚至更低。
化学气相沉积（CVD）是用于沉积硅的最常用方法。CVD工艺利用可能与惰性或者还原载体气体（例如氮（N2）或者氢（H2））混合的含硅前体。硅氢化物（例如硅烷SiH4）、硅氯化物（例如四氯化硅SiCl4）或者氯硅氢化物（例如二氯甲硅烷SiH2Cl2或者三氯甲硅烷SiHCl3）用作硅前体。如果层为薄，则可以使用在1050℃以下的低温沉积工艺。然而如果沉积的层为厚（例如在10μm以上），则沉积速率由于它的对沉积设备的吞吐量的影响而变得重要。在约1100℃以上的高温，CVD工艺根据气体流速、温度和压强可以实现上至5μm/min的很高沉积速率。具体而言，通常使用在1050℃与1200℃之间的高温和四氯化硅或者三氯甲硅烷来沉积厚外延和多晶硅层。然而在650℃以下的低温，硅烷通常是最常用硅前体。
多晶硅层可以混有杂质原子以实现所得合金的合适的电性质。具体而言，可以利用用于p型层的掺杂物硼和用于n型层的砷、磷或者锑调整层的传导率。在CVD工艺中用于掺杂物的典型前体是针对硼的氢化物，例如乙硼烷（B2H2）。SiH4常用作硅前体。在生长的层中的典型电活跃掺杂物原子浓度在1014cm-3与1019cm-3之间。更高和更低浓度均有可能并且也相当常用。在原理上，低电阻率硅可以用于贯穿晶片过孔，然而有一些严重实际困难。
为了实现可接受成本，需要高吞吐量和沉积速率。可以使用更高沉积温度来增加沉积速率；但是在620℃以上的温度，沉积工艺变得过于高效而注入的硅烷前体的接近100%用来在晶片或者反应器的热内表面上生长硅。这不可避免地往往引起生长的层的很差均匀性，因为局部沉积速率受前体的可用性限制。此外，随着温度增加而变得更难以沉积具有低电阻率的p型硅从而严重限制这样的材料用于贯穿晶片过孔。出于这些原因，在相对低温（通常在620℃或者以下）完成低电阻率p型多晶硅层的化学气相沉积。如果需要很低电阻率，则在600℃以下完成沉积，并且生长的层主要为非晶态。为了在这样的低温沉积硅，使用硅烷作为用于硅的前体并且乙硼烷（B2H2）用于硼，一般不使用载体气体。硅沉积速率相对于在高温可能的硅沉积速率大大减小，典型值约为5nm/min或者甚至更少。为了实现合理吞吐量，使用批量处理而通常在相同熔炉中同时处理数十或者甚至数以百计的晶片。在这样的情况下，变得难以实现均匀层而层厚度和电阻率在不同晶片之间并且甚至在单个晶片内表现很大变化，通常百分之几十。因此不可能发现高吞吐量、低成本、可接受均匀性和低电阻率与用于许多贯穿晶片过孔应用的典型SiH4/B2H6工艺的良好组合。
为了消除低温SiH4/B2H6低压CVD（LPCVD）工艺的低均匀性和高电阻率问题，三氯化硼已经用作硼前体。Noda等人在US6,905,963B2中描述一种在600℃以下生长层厚度均匀性大大提高的掺杂硼的多晶硅的LPCVD方法。然而根据Noda等人，在约600℃以上，多晶硅的电阻率急剧增加。在US7,419,701B2中，Herner等人描述一种用SiH4和三氯化硼（BCl3）在550℃以下沉积掺杂硼的多晶硅以实现在7*1020-3*1021之间的很高B浓度的LPCVD方法。另外，Herner等人描述使用这一方法以在硅晶片上的沟槽的侧壁上原位沉积掺杂多晶硅。
然而Noda等人和Herner等人描述的低温工艺对于厚的掺杂硼的多晶硅层具有低沉积速率和低吞吐量以及高成本的缺点。
发明内容
因此，本发明的一个目的是消除以上提到的缺点并且提供一种用于通过利用更高生长温度和卤化物前体为贯穿晶片过孔沉积厚而均匀的低电阻率多晶硅层的更快CVD工艺。
通过提供权利要求1的一种方法、权利要求9的一种半导体结构和权利要求10的一种装置来实现本发明的目的。
根据一个实施例，一种用于在反应器中通过化学气相沉积在衬底晶片上沉积高度掺杂硼的一个或者多个多晶硅层的方法包括：在反应器的工艺室中将沉积温度调整为在605℃-800℃之间，并且通过使用包括硅烷（SiH4）和/或二氯甲硅烷（SiH2Cl2）的硅源气体以及包括三氯化硼（BCl3）的掺杂物气体在衬底晶片上沉积一个或者多个多晶硅层。
根据一个实施例，一种在反应器中通过化学气相沉积提供的半导体结构包括通过使用包括SiH4和/或SiH2Cl2的硅源气体以及包括BCl3的掺杂物气体在反应器的工艺室中以在605℃-800℃之间的沉积温度在衬底晶片上沉积的一个或者多个高度掺杂硼的多晶硅层。
根据一个实施例，一种装置包括在反应器中通过化学气相沉积提供的半导体结构，其中通过使用包括SiH4和/或SiH2Cl2的硅源气体以及包括BCl3的掺杂物气体在反应器的工艺室中以在605℃-800℃之间的沉积温度在衬底晶片上沉积一个或者多个高度掺杂硼的多晶硅层
在从属权利要求中限定更多实施例。
本发明的实施例实现使用硅烷或者二氯甲硅烷作为硅源气体并且将氢化物替换为卤化物在掺杂硼的多晶硅的CVD工艺中作为用于硼的前体。
本发明的实施例也由于大大提高的均匀性和在15nm/min以上的高沉积速率，并且因此减少沉积时间和成本而在例如620℃-720℃之间的温度改进该工艺。
本发明的实施例也实现使用三氯化硼作为硼前体在620℃以上生长很低电阻率的硅。
这些有益效果主要归因于卤化物比氢化物更稳定。
在使用BCl3作为掺杂物前体时在生长的层中的很低并且均匀的电阻率在沉积工艺用于填充硅晶片中的孔以经过硅形成电传导路径（即TWV）时特别有用。低电阻率多晶硅保证每个TWV的电阻率对于良好工作的器件足够低。对于TWV的电阻的典型要求可以是在10至50欧姆级或者甚至更低。将低电阻率材料用于填充过孔使得有可能减少过孔的直径而仍然维持充分低的电阻，并且因此减少每个TWV的横向尺寸并且释放晶片的更多表面积用于器件。
由此，所得晶片表面更好地适合于制造分立电子器件和集成电路以及适合于半导体制造工艺，例如适合于微机电系统（MEMS）、微光机电系统（MOEMS）或者微系统技术（MST）应用。
动词“包括”在本文中用作开放式限制，其既不排除也不要求存在未记载的特征。定义动词“包括”和“具有”为包括。
如本文所用，定义字眼“一”和“至少一个”为一个或者多于一个，并且定义字眼“多个”为两个或者多于两个。
如这里所用，定义字眼“另一”为至少第二或者更多。
除非内容另有清楚地规定，字眼“或者”一般在它的意义上用作包括“和/或”
对于以上提到的定义的动词和字眼，除非在权利要求中或者在本说明书中的别处给出不同定义，应当应用这些定义。
最后，除非另有明示，在从属权利要求中记载的特征可相互自由组合。
附图说明
接着将参照附图描述本发明的优选实施例，在附图中：
图1图示用于沉积多晶硅的CVD方法的示例流程图，
图2a至图2c图示包括沉积的多晶硅的半导体结构的示例视图，
图3a至图3b图示与晶舟中的晶片位置如何影响晶片的电阻率有关的示例测量结果，
图4图示用于提供半导体传感器结构的工艺的示例视图，该半导体传感器结构包括沉积的多晶硅，并且
图5图示具有半导体结构的装置的示例视图，该半导体传感器结构包括沉积的多晶硅。
具体实施方式
图1图示描述CVD方法100的流程图，该方法100由包括水平石英管（即也可以由诸如碳化硅的其它惰性材料制成、由周围电阻加热器加热的工艺管）的水平热壁反应器执行，其中从石英管的前部和后部向反应器中注入一种或者多种前体气体。可以直接向工艺管中注入前体气体或者经过小型注入器管注入前体气体以调整气体注入点的确切位置。
在方法始于步骤110期间，接通反应器，并且执行必要服务操作，例如关于反应器的条件和使用的反应气体的充足性的检查操作。也向石英晶舟上布置待沉积的一个或者多个衬底晶片。
衬底晶片包括空白（blank）硅晶片，例如未氧化的空白硅晶片或者具有绝缘表面层的空白硅晶片，该具有绝缘表面层的空白硅晶片例如具有二氧化硅表面层的氧化的空白硅晶片和/或预处理的硅晶片，该预处理的硅晶片例如未氧化的预处理的硅晶片或者氧化的预处理的硅晶片，具有多个凹陷、沟槽、孔、突出部或者任何其它结构从晶片的表面延伸。备选地，衬底晶片可以是合适的金属晶片、其它半导体晶片、绝缘晶片（例如石英晶片）或者任何其它合适的衬底材料。备选地，待沉积的衬底可以是衬底晶片、球面硅、硅薄片等的部分。
根据一个实施例，在先前实施例中的任何实施例中公开的方法，其中衬底晶片至少包括绝缘表面层，例如二氧化硅表面层、氮化硅表面层或者任何其它绝缘表面层。衬底晶片可以例如包括至少两个相似或者不同绝缘层的组合或者至少一个绝缘层和至少一个传导层或者导体的任何组合。这样的层结构可以例如是在衬底晶片上的两个绝缘层（例如二氧化硅层）之间提供的传导层或者图案（例如导体）。备选地，这样的层结构可以包括三个绝缘层和在绝缘层之间的两个传导层或者图案。
根据一个实施例，在先前实施例中的任何实施例中公开的方法，其中衬底晶片包括部分经过衬底晶片延伸的凹陷、沟槽、完全经过衬底晶片延伸的纵横比例如大于5的孔和从衬底晶片的表面延伸的突出部中的至少一项，并且在凹陷、沟槽或者孔以内或者在突出部上沉积一个或者多个多晶硅层。
每个预处理的晶片可以包括从晶片的前侧向晶片中蚀刻的多个孔。孔的直径和深度可以明显变化。孔可以部分经过晶片延伸或者它们可以完全经过晶片延伸。孔例如近似为直径20μm和深度150μm。
在步骤120中向石英晶舟上竖直堆叠衬底晶片并且传送机构将晶舟放入工艺管中。取代一个，也可以同时使用两个或者更多晶舟。向工艺管中加载的晶片总数依赖于工艺的均匀性和工艺管的长度。同时处理的晶片数目例如是80，但是在更长熔炉中可以是200或者甚至更多。取代水平工艺管，有可能使用竖直熔炉，即业内广泛使用的晶片被基本上水平装配的竖直反应器，并且用于工艺管和/或晶舟的材料可以不同于石英，例如碳化硅。
为了保证用于待处理的实际硅晶片的基本上均匀沉积条件，可以在石英晶舟的两端使用例如5个晶片（即所谓虚设晶片）。
在沉积之前，在步骤130中用清洁和干燥净化气体（例如氮）净化工艺管以从工艺管去除空气和水分。也有可能使用除了氮之外的其它气体或者气体混合物作为净化气体。
在净化工艺期间或者此后，在调整步骤140中增加反应器的温度并且稳定在沉积温度（例如650℃-700℃）。通常维持工艺室中的压强基本上在大气压以下（例如近似135毫托），但是也有可能在大气压附近或者甚至在大气压或者甚至在高于常压的高压应用沉积工艺。
根据一个实施例，在先前实施例中的任何实施例中公开的方法，还包括将工艺室中的沉积压强调整为在200毫托以下。
根据一个实施例，在先前实施例中的任何实施例中公开的方法，其中该方法包括通过使用SiH4作为硅源气体以调整的沉积温度（优选地恒定680℃）和以在160毫托-170毫托之间的沉积压强在衬底晶片上沉积一个或者多个多晶硅层。
自然地，可以在步骤110、120或者130中的任何步骤期间执行涉及工艺参数并且属于步骤140的调整中的部分。
在沉积中，向工艺管中馈送反应物气体混合物，该混合物包括含硅气体（如SiH4）、一种或者多种掺杂物气体（如BCl3）并且可能包括包含惰性气体（如氩或者氦）或者还原气体（如氢（H2））的载体气体。
根据一个实施例，在先前实施例中的任何实施例中公开的方法，其中掺杂物气体包括BCl3和另一气体的混合物，该另一气体包括He、Ar、N2和H2中的至少一种。
在步骤150中，在温度已经稳定于希望的沉积温度并且已经完成净化之后沉积开始。
在这一实施例中，未使用载体气体，因此从前部和后部均向工艺管中馈送硅源气体（即SiH4）。调整流速以优化生长的层的沉积速率和厚度分布。流速例如从前部为120sccm（标况毫升每分）并且从后部为30sccm，但是更高和更低速率均有可能。通过向工艺管中馈送例如氩中的5%BCl3的稀释混合物来实现硼掺杂。此外，除了氩之外的惰性气体或者惰性气体混合物可以用来稀释BCl3。调整含硼掺杂气体的流速以在生长的层中获得希望的硼浓度，例如从前部以流速30sccm并且从后部以39sccm向工艺管中注入BCl3:Ar。
在沉积步骤150期间，可以维持温度和气流恒定，或者可以通过根据预定时间表在沉积期间连续或者不连续改变例如温度、气流和/或压强来变化温度和气流以产生更复杂化的掺杂层结构。
在一个沉积工序期间生长单层，因此继续沉积直至已经向晶片上生长希望厚度的硅，例如沉积的硅的总厚度近似为2μm。通过关断包括硅和硼的气体来终止沉积。
如果在步骤152中需要另一硅层，但是无需在步骤154中调整工艺参数，因为下一层具有与先前层相似的工艺参数，即维持温度、气流的组成和流速恒定，则该方法返回到步骤150。其次，如果有必要根据预定时间表调整工艺参数以产生更复杂化的掺杂层结构，则该方法返回到步骤140。这样的复杂化的掺杂层结构可以包括各自使用不同工艺参数来生长的多层。这些参数的值可以在每个子层中恒定或者可以连续改变它们。
根据一个实施例，在先前实施例中的任何实施例中公开的方法，其中反应器是水平热壁反应器，并且以在605℃-650℃之间的沉积温度沉积至少一个多晶硅层，并且以在650℃-750℃之间的沉积温度沉积至少一个多晶硅层。
根据一个实施例，在先前实施例中的任何实施例中公开的方法，其中反应器是竖直反应器，并且以在605℃-650℃之间的沉积温度沉积至少一个多晶硅层，并且以在650℃-750℃之间的沉积温度沉积至少一个多晶硅层。
在步骤152中完成沉积时，在步骤160用净化气体（例如氮）净化工艺管。在净化期间，在卸载晶片之前减小工艺管的温度。在完成净化之后，传送机构在步骤170中从工艺管移出晶舟用于卸载晶片，并且该方法在步骤180中结束。
可以在单个沉积工序中生长的最大硅厚度受向用于在工艺管中保持晶片的晶舟上的硅沉积限制。在沉积的层变得太厚时，晶片变成紧固到晶舟上，从而在多晶硅沉积之后从晶舟去除晶片时在晶片边缘引起有缺陷的区域。因此在实践中难以在维持晶片的充分边缘质量之时在这样的工艺中生长很厚多晶硅层。
在本沉积方法中，最大层厚度约为3μm，因此为了填充直径多于数μm的更大孔，依次进行若干沉积。在沉积工序之间，可以从晶舟取出晶片、旋转晶片并且放置于晶舟的不同部分中。利用旋转和重放的合适的组合，大大提高最终多晶硅层的厚度均匀性。因此，针对共计14μm的沉积的多层掺杂硼的多晶硅，在本沉积方法中，用7个沉积工序填充20μm直径的孔。
然而在用若干依次沉积工序处理晶片时，沉积参数无需在每个工序中相同。为了填充大纵横比的孔，有可能将不同参数用于最后沉积以保证最完全填充孔而未引起在过孔以内形成过于大的空隙。因此，在本发明的另一实施例中，在掺杂/未掺杂多层多晶硅的4个沉积工序之后，在620℃的更低温度用利用SiH4生长的未掺杂多晶硅的4个工序完成孔的最终填充以尽可能完全填充孔。
用于本沉积方法的其它实施例是使用载流子气体并且它包括H2、N2、Ar、He或者这些气体中的一种或者多种气体的混合物。使用的硅前体也可以包括SiH2Cl2。
图2a至图2c图示根据本沉积方法处理的沉积的半导体晶片结构200的截面。
在图2a中是沉积的结构200的截面，该结构包括空白硅晶片210（该硅晶片具有绝缘表面层220，例如二氧化硅）和在绝缘层220上面沉积的单个掺杂或者未掺杂多晶硅230a。备选地，硅晶片210可以无绝缘表面层220。多晶硅230a是由一个沉积工序所沉积的单层或者由具有相似工艺参数的若干相似沉积工序或者如下沉积工序所沉积的多层硅，这些沉积工序中的至少一个工序由与其它沉积工序不同的工艺参数提供。
根据一个实施例，在先前实施例中的任何实施例中公开的半导体结构，其中衬底晶片至少包括绝缘表面层，例如二氧化硅表面层或者任何其它绝缘层。
图2b图示沉积的结构200的截面，该结构具有预处理的硅晶片210而在硅晶片210的顶表面上有绝缘层220。硅晶片210包括两个凹陷222和单个沟槽224，这些凹陷和该沟槽部分地经过衬底晶片210延伸并且已经通过若干沉积工序来沉积，使得填充凹陷222和沟槽224的多层多晶硅230b又包括掺杂多晶硅层和未掺杂多晶硅层。
为了提供两个过孔，可以从硅晶片210的底部减薄沉积的结构200，使得凹陷222在充分减薄硅晶片210时形成过孔。
根据一个实施例，在先前实施例中的任何实施例中公开的半导体结构，其中衬底晶片包括部分经过衬底晶片延伸的凹陷、沟槽、完全经过衬底晶片延伸的例如纵横比大于5的孔和从衬底晶片的表面延伸的突出部中的至少一项，并且在凹陷、沟槽或者孔以内或者在突出部上沉积一个或者多个多晶硅层。
在一个实施例中，贯穿整个沉积维持沉积温度恒定于680℃，并且也维持硅烷流速恒定。举例而言，接通和关断掺杂物气体BCl3:Ar以产生薄掺杂和未掺杂层的堆叠。这样的多层结构230b是有利的，因为未掺杂层的生长速率比掺杂层的生长速率更快，因此减少总沉积时间。在另一方面，高度地掺杂层保证多晶硅230b的掺杂/未掺杂层堆叠中的低而很均匀的总电阻率。在这一实施例中，沉积始于掺杂层，并且生长相等数目（例如9、11或者13个）掺杂和未掺杂层。用于每个掺杂层的沉积时间是4分钟而对于每个未掺杂层是6分钟。自然地，有可能提供具有不同掺杂和未掺杂层数（例如9个掺杂层和8个未掺杂层）的掺杂/未掺杂层堆叠。
也有可能每个沉积的掺杂和/或未掺杂多晶硅层已经由不同工艺参数提供，使得多层结构230b包括不相同未掺杂/掺杂硅层。
根据一个实施例，在先前实施例中的任何实施例中公开的半导体结构，其中反应器是水平热壁反应器，并且以在605℃-650℃之间的沉积温度沉积至少一个多晶硅层，并且以在650℃-750℃之间的沉积温度沉积至少一个多晶硅层。
根据一个实施例，在先前实施例中的任何实施例中公开的半导体结构，其中反应器是竖直反应器，并且以在605℃-650℃之间的沉积温度沉积至少一个多晶硅层，并且以在650℃-750℃之间的沉积温度沉积至少一个多晶硅层。
图2c图示沉积的结构200的截面，该结构具有预处理的硅晶片210，该硅晶片具有绝缘层220和完全经过硅晶片210延伸的三个孔226。具有窄空隙228的孔226由具有若干掺杂和/或未掺杂多晶硅层的多层多晶硅230c填充。也有可能用多层多晶硅230c完全填充孔226。
自然地，所有硅晶片210也可以在它的底表面上具有凹陷、沟槽、孔和/或突出部。
在一个实施例中，150mm直径的氧化的预处理的硅晶片210包括部分或者完全经过硅晶片210延伸的、纵横比大于7而直径约为20μm并且深度至少为150μm的孔226。在无载体气体的情况下在680℃的恒定温度和约165毫托的压强生长多层硅。
根据一个实施例，在先前实施例中的任何实施例中公开的半导体结构，其中在工艺室中在200毫托以下的沉积压强沉积一个或者多个多晶硅层。
根据一个实施例，在先前实施例中的任何实施例中公开的半导体结构，其中，通过使用SiH4作为硅源气体以优选地恒定680℃的沉积温度和在160毫托-170毫托之间的沉积压强在衬底晶片上沉积一个或者多个多晶硅层。
使用的硅前体是流速从前部为120sccm并且从后部为30sccm的SiH4，并且硼前体是具有从前部为30sccm并且从后部为39sccm的流速的惰性气体氩中的BCl3的5%混合物。
根据一个实施例，在先前实施例中的任何实施例中公开的半导体结构，其中使用的掺杂物气体包括BCl3和另一气体的混合物，该另一气体包括He、Ar、N2和H2中的至少一种气体。
在一个沉积工序期间用约15nm/min的沉积速率生长单个层，使得沉积工艺产生具有在5毫欧姆-厘米以下的电阻率的、约2μm厚的掺杂硼的多晶硅层，使得在6个沉积工序中的总沉积厚度约为12μm。在孔以内沉积具有优良均匀性和保形性的层，并且基本上填充孔，使得中心空隙直径少于1μm、甚至少于200nm。
在其它实施例中，在例如700℃-800℃之间的温度生长层，并且多层结构可以例如包括在650℃以下的更低温度生长的层和/或在750℃-800℃的更高温度生长的层。也有可能生长具有5-10毫欧姆-厘米的电阻率的多晶硅层。
图3a图示已经根据本CVD方法处理的三个衬底晶片的平均电阻率值。衬底晶片在该工艺期间位于80个晶片的晶舟的前部、中部和尾部。如从该图可见，在晶舟的中部中处理的衬底晶片具有比在晶舟的尾部处理的衬底晶片略高的电阻率。然而所有晶片表现在3毫欧姆-厘米以下的很低电阻率值。
类似地，图3b图示80个晶片的晶舟中的每个衬底晶片内的电阻率变化。在晶舟的前部处理的晶片内的变化为4.6%、在中部为12.2%并且在尾部为4.0%。
图4图示如下工艺，在该工艺中将衬底晶片410（例如硅晶片）与具有传感器结构的CSOI晶片440键合以用于提供晶片堆叠，该衬底晶片包括例如用掺杂多晶硅填充的孔420和部分地经过硅晶片410延伸的空腔425。CSOI晶片440是工程设计的SOI晶片，该工程设计的SOI晶片具有在SOI晶片中的掩埋空腔或者结构。备选地，有可能使用SOI晶片或者任何其它晶片作为晶片440以便获得希望的传感器结构。
在键合操作之后，通过晶片减薄来减少包括充当盖层晶片（capwafer）的衬底晶片410和CSOI晶片440的晶片堆叠的厚度，使得孔420提供通孔以完成可以例如在加速度计和陀螺仪中使用的半导体传感器结构450。
图5图示装置500，例如移动电话、游戏控制器、数字相机或者膝上型计算机，该装置包括至少一个半导体传感器结构510（例如用于确定装置500的移动的加速度计），该至少一个半导体传感器结构的结构借助化学气相沉积来获得，其中通过使用包括SiH4和/或SiH2Cl2的硅源气体以及包括BCl3的掺杂物气体在605℃-800℃之间的沉积温度沉积一个或者多个高度掺杂硼的多晶硅层。
根据一个实施例，在先前实施例中的任何实施例中公开的装置，其中在工艺室中在200毫托以下的沉积压强沉积一个或者多个多晶硅层。
根据一个实施例，在先前实施例中的任何实施例中公开的装置，其中使用的掺杂物气体包括BCl3和另一气体的混合物，该另一气体包括He、Ar、N2和H2中的至少一种。
根据一个实施例，在先前实施例中的任何实施例中公开的装置，其中通过使用SiH4作为硅源气体在沉积温度（优选地恒定680℃）和在160毫托-170毫托之间的沉积压强在衬底晶片上沉积一个或者多个多晶硅层。
根据一个实施例，在先前实施例中的任何实施例中公开的装置，其中反应器是水平热壁反应器，并且以在605℃-650℃之间的沉积温度沉积至少一个多晶硅层，并且以在650℃-750℃之间的沉积温度沉积至少一个多晶硅层。
根据一个实施例，在先前实施例中的任何实施例中公开的装置，其中反应器是竖直反应器，并且以在605℃-650℃之间的沉积温度沉积至少一个多晶硅层，并且以在650℃-750℃之间的沉积温度沉积至少一个多晶硅层。
根据一个实施例，在先前实施例中的任何实施例中公开的装置，其中衬底晶片包括部分经过衬底晶片延伸的凹陷、沟槽、完全经过衬底晶片延伸的例如纵横比大于5的孔和从衬底晶片的表面延伸的突出部中的至少一项，并且在凹陷、沟槽或者孔以内或者在突出部上沉积一个或者多个多晶硅层。
根据一个实施例，在先前实施例中的任何实施例中公开的装置，其中衬底晶片至少包括绝缘表面层，例如二氧化硅表面层或者任何其它绝缘层。
装置500也包括适于执行指令并且操纵数据的处理器520、用于存储数据（例如指令和应用数据）的存储器单元530、包括用于输入命令的装置（例如按钮、键盘和/或触板）的用户接口540。此外，装置500还可以包括显示器、用于发送和接收数据的数据传送装置和扬声器。
在存储器单元530中至少存储用于用处理器520控制用户接口540的用户接口应用以及用于操纵从传感器结构510接收的信息并且用于按照接收的信息用处理器520确定例如装置500的移动的软件。
以上已经参照前述实施例说明本发明并且已经示范本发明的若干优点。清楚的是本发明并不仅限于这些实施例而是包括在本发明构思和所附专利权利要求的精神实质和范围内的所有可能实施例。

Claims (9)

1.一种用于在反应器中通过化学气相沉积在衬底(210)上沉积一个或者多个多晶硅层的方法(100)，
所述衬底包括沟槽(222)、部分经过所述衬底延伸的凹陷(224)或者完全经过所述衬底延伸的孔(226)，
所述方法包括：
在所述反应器的工艺室中将沉积温度调整(140)为在605℃-800℃之间并且将沉积压强调整为在0.27毫巴以下，并且
通过使用包括SiH4或者SiH2Cl2的硅源气体和包括BCl3的掺杂物气体在所述沟槽、所述凹陷或所述孔内沉积(150)一个或者多个多晶硅层(230a、230b、230c)。
2.根据权利要求1所述的方法，其中所述掺杂物气体包括BCl3和另一气体的混合物，所述另一气体包括He、Ar、N2或者H2。
3.根据前述权利要求中的任一权利要求所述的方法，其中所述方法包括通过使用SiH4作为硅源气体以经调整的沉积温度和在0.21毫巴-0.23毫巴之间的所述沉积压强在所述衬底上沉积所述一个或者多个多晶硅层。
4.根据权利要求1或2所述的方法，其中所述反应器是水平热壁反应器，并且以在605℃-650℃之间的所述沉积温度沉积至少一个多晶硅层，并且以在650℃-750℃之间的所述沉积温度沉积至少一个多晶硅层。
5.根据权利要求1或2所述的方法，其中所述反应器是竖直反应器，并且以在605℃-650℃之间的所述沉积温度沉积至少一个多晶硅层，并且以在650℃-750℃之间的所述沉积温度沉积至少一个多晶硅层。
6.根据权利要求1或2所述的方法，其中所述衬底还包括从所述衬底的表面延伸的突出部，并且在所述突出部上沉积所述一个或者多个多晶硅层。
7.根据权利要求1或2所述的方法，其中所述衬底至少包括绝缘表面层。
8.一种半导体结构(200)，包括：衬底(210)，所述衬底包括沟槽(222)、部分经过所述衬底延伸的凹陷(224)或者完全经过所述衬底延伸的孔(226)；以及通过根据权利要求1-7中的任一权利要求所述的方法在所述沟槽、所述凹陷或所述孔上提供的一个或者多个多晶硅层(230a，230b，230c)。
9.一种装置(500)，包括根据权利要求8所述的半导体结构。
CN201280024707.5A 2011-04-04 2012-03-30 用于在衬底上沉积一个或者多个多晶硅层的方法 Active CN103547704B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FI20115321A FI124354B (fi) 2011-04-04 2011-04-04 Menetelmä yhden tai useamman polykiteisen piikerroksen pinnoittamiseksi substraatille
FI20115321 2011-04-04
PCT/FI2012/050325 WO2012136888A1 (en) 2011-04-04 2012-03-30 Method for depositing one or more polycrystalline silicon layers on substrate

Publications (2)

Publication Number Publication Date
CN103547704A CN103547704A (zh) 2014-01-29
CN103547704B true CN103547704B (zh) 2016-03-30

Family

ID=43919644

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280024707.5A Active CN103547704B (zh) 2011-04-04 2012-03-30 用于在衬底上沉积一个或者多个多晶硅层的方法

Country Status (8)

Country Link
US (1) US9728452B2 (zh)
EP (1) EP2694699B1 (zh)
JP (2) JP6117769B2 (zh)
CN (1) CN103547704B (zh)
CA (1) CA2832084C (zh)
FI (1) FI124354B (zh)
SG (1) SG194066A1 (zh)
WO (1) WO2012136888A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101706747B1 (ko) * 2015-05-08 2017-02-15 주식회사 유진테크 비정질 박막의 형성방법
CN106894080B (zh) * 2015-12-18 2019-03-29 有研半导体材料有限公司 一种大直径硅基多晶硅膜的制备方法
FR3076292B1 (fr) * 2017-12-28 2020-01-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de transfert d'une couche utile sur un substrat support
CN111785628A (zh) * 2020-06-28 2020-10-16 上海华虹宏力半导体制造有限公司 Igbt器件的制造方法
CN111883428A (zh) * 2020-07-16 2020-11-03 上海华虹宏力半导体制造有限公司 发射区多晶硅的形成方法及器件
CN112490114B (zh) * 2020-11-27 2023-11-14 上海华虹宏力半导体制造有限公司 一种调整多晶硅沉积速率的方法及锗硅hbt器件的制造方法
CN115613007B (zh) * 2022-10-13 2024-10-01 上海中欣晶圆半导体科技有限公司 一种改善翘曲的成膜方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5141892A (en) * 1990-07-16 1992-08-25 Applied Materials, Inc. Process for depositing highly doped polysilicon layer on stepped surface of semiconductor wafer resulting in enhanced step coverage
TW200626740A (en) * 2004-10-06 2006-08-01 Okmetic Oyj CVD doped structures
CN101094732A (zh) * 2003-09-30 2007-12-26 东京毅力科创株式会社 以六氯乙硅烷进行的含硅膜的沉积

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882299A (en) * 1987-07-16 1989-11-21 Texas Instruments Incorporated Deposition of polysilicon using a remote plasma and in situ generation of UV light.
DE69125215T2 (de) 1990-07-16 1997-08-28 Applied Materials Inc Verfahren zur Abscheidung einer hochdotierten Polysiliciumschicht auf eine stufenförmige Halbleiterwaferfläche, welches verbesserte Stufenbeschichtung liefert
US5080933A (en) * 1990-09-04 1992-01-14 Motorola, Inc. Selective deposition of polycrystalline silicon
US6328794B1 (en) * 1993-06-26 2001-12-11 International Business Machines Corporation Method of controlling stress in a film
JP2685028B2 (ja) * 1995-05-31 1997-12-03 日本電気株式会社 半導体装置の製造方法
US5618752A (en) * 1995-06-05 1997-04-08 Harris Corporation Method of fabrication of surface mountable integrated circuits
TW388123B (en) * 1997-09-02 2000-04-21 Tsmc Acer Semiconductor Mfg Co Method of producing DRAM capacitance and structure thereof
US7786562B2 (en) 1997-11-11 2010-08-31 Volkan Ozguz Stackable semiconductor chip layer comprising prefabricated trench interconnect vias
US6162711A (en) * 1999-01-15 2000-12-19 Lucent Technologies, Inc. In-situ boron doped polysilicon with dual layer and dual grain structure for use in integrated circuits manufacturing
KR100442570B1 (ko) * 2000-06-29 2004-07-30 주식회사 하이닉스반도체 반도체소자의 이중게이트전극 형성방법
JP4484185B2 (ja) * 2000-08-29 2010-06-16 コバレントマテリアル株式会社 シリコン半導体基板の化学的気相薄膜成長方法
JP2003077845A (ja) * 2001-09-05 2003-03-14 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP4439796B2 (ja) 2001-10-05 2010-03-24 株式会社日立国際電気 半導体デバイスの製造方法および基板処理装置
US6905963B2 (en) * 2001-10-05 2005-06-14 Hitachi Kokusai Electric, Inc. Fabrication of B-doped silicon film by LPCVD method using BCI3 and SiH4 gases
US6639312B2 (en) * 2001-11-07 2003-10-28 Matrix Semiconductor, Inc Dummy wafers and methods for making the same
JP2005039153A (ja) * 2003-07-18 2005-02-10 Hitachi Kokusai Electric Inc 基板処理装置および半導体デバイスの製造方法
US7208369B2 (en) * 2003-09-15 2007-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Dual poly layer and method of manufacture
US20050181633A1 (en) * 2004-02-17 2005-08-18 Hochberg Arthur K. Precursors for depositing silicon-containing films and processes thereof
KR100618869B1 (ko) * 2004-10-22 2006-09-13 삼성전자주식회사 커패시터를 포함하는 반도체 소자 및 그 제조방법
US7205187B2 (en) * 2005-01-18 2007-04-17 Tokyo Electron Limited Micro-feature fill process and apparatus using hexachlorodisilane or other chlorine-containing silicon precursor
US20070048956A1 (en) 2005-08-30 2007-03-01 Tokyo Electron Limited Interrupted deposition process for selective deposition of Si-containing films
JPWO2007077917A1 (ja) * 2005-12-28 2009-06-11 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
US8282733B2 (en) 2007-04-02 2012-10-09 Hitachi Kokusai Electric Inc. Manufacturing method of semiconductor apparatus
US7843022B2 (en) * 2007-10-18 2010-11-30 The Board Of Trustees Of The Leland Stanford Junior University High-temperature electrostatic transducers and fabrication method
WO2009082840A1 (en) 2007-12-27 2009-07-09 Applied Materials, Inc. Method for forming a polysilicon film
US8912654B2 (en) * 2008-04-11 2014-12-16 Qimonda Ag Semiconductor chip with integrated via
US7968975B2 (en) * 2008-08-08 2011-06-28 International Business Machines Corporation Metal wiring structure for integration with through substrate vias
JP5568467B2 (ja) * 2008-08-28 2014-08-06 パナソニック株式会社 半導体装置
EP2340562A2 (en) * 2008-10-23 2011-07-06 Sandisk 3D LLC Carbon-based memory elements exhibiting reduced delamination and methods of forming the same
JP5201048B2 (ja) 2009-03-25 2013-06-05 富士通株式会社 半導体装置とその製造方法
JP5744002B2 (ja) * 2009-03-26 2015-07-01 ノルウェージャン ユニバーシティ オブ サイエンス アンド テクノロジー（エヌティーエヌユー） Ｃｍｕｔアレイ
US7943463B2 (en) * 2009-04-02 2011-05-17 Micron Technology, Inc. Methods of semiconductor processing involving forming doped polysilicon on undoped polysilicon
JP5696530B2 (ja) * 2010-05-01 2015-04-08 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
US8466061B2 (en) * 2010-09-23 2013-06-18 Infineon Technologies Ag Method for forming a through via in a semiconductor element and semiconductor element comprising the same
US8318575B2 (en) * 2011-02-07 2012-11-27 Infineon Technologies Ag Compressive polycrystalline silicon film and method of manufacture thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5141892A (en) * 1990-07-16 1992-08-25 Applied Materials, Inc. Process for depositing highly doped polysilicon layer on stepped surface of semiconductor wafer resulting in enhanced step coverage
CN101094732A (zh) * 2003-09-30 2007-12-26 东京毅力科创株式会社 以六氯乙硅烷进行的含硅膜的沉积
TW200626740A (en) * 2004-10-06 2006-08-01 Okmetic Oyj CVD doped structures

Also Published As

Publication number Publication date
JP6374540B2 (ja) 2018-08-15
US20140061867A1 (en) 2014-03-06
FI20115321L (fi) 2012-10-05
EP2694699A4 (en) 2014-09-17
FI20115321A0 (fi) 2011-04-04
SG194066A1 (en) 2013-11-29
FI124354B (fi) 2014-07-15
JP2017112382A (ja) 2017-06-22
EP2694699B1 (en) 2017-05-03
CA2832084C (en) 2020-09-08
US9728452B2 (en) 2017-08-08
JP2014514760A (ja) 2014-06-19
WO2012136888A1 (en) 2012-10-11
CA2832084A1 (en) 2012-10-11
EP2694699A1 (en) 2014-02-12
JP6117769B2 (ja) 2017-04-19
CN103547704A (zh) 2014-01-29

Similar Documents

Publication Publication Date Title
CN103547704B (zh) 用于在衬底上沉积一个或者多个多晶硅层的方法
TWI443713B (zh) 選擇性沉積含矽膜之方法
TWI405248B (zh) 沉積摻雜碳之磊晶半導體層之方法、沉積半導體材料的方法與裝置及在反應腔室中之基板上形成電晶體設備之方法
KR960011015B1 (ko) 유기디실란 소오스를 사용하여 저압 화학적 증착에 의해 100°c 정도의 저온에서 이산화규소막을 증착하는 방법
KR101813312B1 (ko) 실리콘막의 성막 방법, 박막의 성막 방법 및 단면 형상 제어 방법
KR20050021506A (ko) 기판 가공용 버블러
CN104769705B (zh) 制造含硅薄膜的方法
CN101467239A (zh) 用于半球形晶粒硅和纳米晶粒尺寸多晶硅的单晶片热cvd处理
CN104347491B (zh) 钨沉积的方法
JPH08330423A (ja) 半導体装置の製造方法
JP2024516620A (ja) 金属ドープされたホウ素膜
US20080220546A1 (en) Method for simulating deposition film shape and method for manufacturing electronic device
CN102592992A (zh) 一种高掺杂磷硅玻璃薄膜的制备方法
CN106882792A (zh) 一种干法转移金属衬底上石墨烯的方法
CN208767295U (zh) 半导体结构
CN103325665A (zh) 多晶硅层的形成方法
WO2020123024A1 (en) Methods for depositing phosphorus-doped silicon nitride films
WO2016160811A1 (en) Process of filling the high aspect ratio trenches by co-flowing ligands during thermal cvd
CN114512454A (zh) 半导体元件及其制备方法
US20200243339A1 (en) Methods of doping a silicon-containing material, methods of forming a semiconductor device, and related semiconductor devices
CN110331386A (zh) 在半导体晶圆上形成薄膜的方法
US20240339400A1 (en) Semiconductor device with filling layer and method for fabricating the same
JPH0951035A (ja) 層間絶縁膜の形成方法
CN108807142A (zh) 半导体器件的制造方法、衬底处理装置及记录介质
CN108573852A (zh) 具有原子级平整表面的薄膜的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant