JPWO2007077917A1 - 半導体装置の製造方法および基板処理装置 - Google Patents

半導体装置の製造方法および基板処理装置 Download PDF

Info

Publication number
JPWO2007077917A1
JPWO2007077917A1 JP2007552980A JP2007552980A JPWO2007077917A1 JP WO2007077917 A1 JPWO2007077917 A1 JP WO2007077917A1 JP 2007552980 A JP2007552980 A JP 2007552980A JP 2007552980 A JP2007552980 A JP 2007552980A JP WO2007077917 A1 JPWO2007077917 A1 JP WO2007077917A1
Authority
JP
Japan
Prior art keywords
silicon
substrate
gas
processing chamber
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007552980A
Other languages
English (en)
Inventor
高澤　裕真
裕真 高澤
尚徳 赤江
尚徳 赤江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Publication of JPWO2007077917A1 publication Critical patent/JPWO2007077917A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

高い核密度形成に大きく寄与する事ができる半導体装置の製造方法および基板処理装置を提供する。本発明の半導体装置の製造方法は、表面に絶縁膜が形成されたウエハ２００を反応管２０３に搬入する工程と、反応管２０３内にシリコン系ガスを導入してウエハ２００の表面に形成された絶縁膜上にシリコン粒を形成する処理を行う工程と、処理後のウエハ２００を反応管２０３内から搬出する工程とを有し、シリコン系ガスを導入する前に、反応管２０３内にドーパントガスを流す。

Description

この発明は、ナノスケールでのシリコンの微細なアイランド状の粒を形成する工程や微細な粒サイズのポリシリコンを形成する工程を含む半導体装置の製造方法及び基板処理装置に関するものである。
フラッシュメモリの微細化並びに低消費電力化に対する動作電力の低減に伴い、トンネル酸化膜が薄膜化する傾向がある。しかしながら薄膜化していく一方で、絶縁破壊やストレス誘起性リーク電流によるデバイスの信頼性低下が懸念される。そのため浮遊ゲート型や絶縁トラップ型と異なり、メモリー構造としては中間的な構造を有するシリコン微結晶メモリーが注目されている。
また、ＤＲＡＭの高集積化に伴いゲート電極の占有面積が小さくなる傾向にある中、ゲート電極におけるポリシリコンの結晶粒の加工ばらつきが電気特性へのばらつきとして起こり得ることが懸念されている。そのためポリシリコンの粒サイズを小さくすることにより、各ゲート電極のばらつきを緩和させるような検討を行なっている。
このようなシリコン微結晶メモリー技術や微細なポリシリコンの形成技術など、絶縁膜上のシリコン成膜初期過程の制御により様々なプロセスへの展開が望まれているが、シリコン成膜初期過程で重要な絶縁膜表面の影響を把握できていなかったため、微細な粒の形成が困難であった。
また、微細な粒の形成にはシリコン微結晶の形成条件を最適化する必要があるが、シリコン粒の密度は絶縁膜表面の状態の影響を大きく受けるため、再現性良く微細な粒を形成するには表面の状態を管理することが重要であった。
上記シリコン微結晶メモリー技術や微細なポリシリコンの形成技術において、ウエハ表面の粒形成過程で核密度を多くしなければならない。しかしながら、従来の核形成では、プロセス条件の調整のみで核密度の制御を行うのが一般的であり、この方法ではナノスケールオーダーに見合う核密度が得られ難いという問題点が生じており、その原因と対策が望まれていた。
従って、本発明の目的は、上記従来技術の問題点を解決し、高い核密度形成に大きく寄与する事ができる半導体装置の製造方法および基板処理装置を提供することにある。
本発明の第１の特徴とするところは、表面に絶縁膜が形成された基板を処理室内に搬入する工程と、前記処理室内にシリコン系ガスを導入して前記基板の表面に形成された前記絶縁膜上にシリコン粒を形成する処理を行う工程と、処理後の前記基板を前記処理室内から搬出する工程とを有し、前記シリコン系ガスを導入する前に、前記処理室内にドーパントガスを流す半導体装置の製造方法にある。
好適には、前記シリコン系ガスを導入する時を含めて、前記処理室内に前記ドーパントガスを流す。
好適には、前記基板を前記処理室内に搬入する工程の前に、前記基板の表面に形成された前記絶縁膜の表面を洗浄する工程を更に有する。
好適には、前記基板を前記処理室内に搬入する工程の前に、前記基板の表面に形成された前記絶縁膜の表面を希釈フッ酸水溶液にて洗浄する工程を更に有する。
好適には、前記シリコン粒を形成する処理においては、シリコン粒同士が互いに接する前に成長を停止することで、アイランド状のシリコン粒を形成する。
好適には、前記シリコン粒を形成する処理においては、シリコン粒同士が互いに接するまで成長を行い、連続したシリコン粒を形成する。
好適には、前記シリコン系ガスがＳｉＨ４又はＳｉ２Ｈ６であり、前記ドーパントガスがＰＨ３、Ｂ２Ｈ６、ＢＣｌ３又はＡｓＨ３である。
本発明の第２の特徴とするところは、表面に絶縁膜が形成された基板を処理室内に搬入する工程と、前記処理室内にシリコン系ガスを導入して前記基板の表面に形成された前記絶縁膜上にアイランド状のシリコン粒を形成する処理を行う工程と、処理後の前記基板を前記処理室内から搬出する工程とを有し、前記シリコン系ガスを導入する前および／または前記シリコン系ガスを導入するときに、前記処理室内にドーパントガスを流す半導体装置の製造方法にある。
好適には、前記基板を前記処理室内に搬入する工程の前に、前記基板の表面に形成された前記絶縁膜の表面を洗浄する工程を更に有する。
本発明の第３の特徴とするところは、表面に絶縁膜が形成された基板を処理する処理室と、前記処理室内にシリコン系ガスを供給するシリコンガス供給系と、前記処理室内にドーパントガスを供給するドーパントガス供給系と、前記処理室内を排気する排気系と、前記処理室内の前記基板を加熱するヒータと、前記処理室内にシリコン系ガスを供給して前記基板の表面に形成された前記絶縁膜上にシリコン粒を形成する処理を行うように制御すると共に、前記シリコン系ガスを供給する前に、前記処理室内にドーパントガスを流すように制御するコントローラとを有する基板処理装置にある。
好適には、前記コントローラは、前記シリコン系ガスを供給する時を含めて、前記処理室内にドーパントガスを流すように制御する。
本発明の第４の特徴とするところは、表面に絶縁膜が形成された基板を処理する処理室と、前記処理室内にシリコン系ガスを供給するシリコンガス供給系と、前記処理室内にドーパントガスを供給するドーパントガス供給系と、前記処理室内を排気する排気系と、前記処理室内の前記基板を加熱するヒータと、前記処理室内にシリコン系ガスを供給して前記基板の表面に形成された前記絶縁膜上にアイランド状のシリコン粒を形成する処理を行うように制御すると共に、前記シリコン系ガスを供給する前および／または前記シリコン系ガスを供給するときに、前記処理室内にドーパントガスを流すように制御するコントローラとを有する基板処理装置にある。
本発明によれば、シリコンの高密度な粒を形成する核を制御よく形成でき、安定した性能を確保できる半導体装置の製造方法および基板処理装置を提供できる。
本発明の実施形態に係る基板処理装置の平面図である。 図１に示した基板処理装置の断面図である。 本発明の実施の形態に係る基板処理装置の処理炉の概略断面図である。 シリコン量子ドット及びポリシリコンの成形過程を説明する模式図である。 本発明の実施例１における成膜時間と膜厚増加の関係を示すグラフである。 本発明の実施例１における反応イメージを示し、（ａ）は前洗浄を行わない場合、（ｂ）は前洗浄を行う場合を説明する模式図である。 本発明の実施例２におけるドーパントガスの供給の有無、供給のタイミングの違いによるシリコン粒密度制御の効果を示す電子顕微鏡画像である。 本発明の実施例２におけるシリコン系ガス、ドーパントガスの供給タイミングを示す図である。 シリコン量子ドットで構成したフローティングゲートを含むフラッシュメモリの一部を示す断面図である。 微細な粒サイズのポリシリコン膜とメタル膜とで構成したゲート電極を含むＤＲＡＭの一部を示す断面図である。 シリコン粒を形成する処理の前および／または処理中にドーパントガスを流す場合（図１１（ｂ））と、流さない場合（図１１（ａ））との反応形態のイメージ図である。
符号の説明
１０ 基板処理装置
１００ ポッド
１００ａ キャップ
１０１ 筐体
１０３ 第１の搬送室
１０５ ＩＯステージ
１０８ ポッドオープナ
１１２ 第１のウエハ移載機
１１５ エレベータ
１２１ 第２の搬送室
１２２ 搬入用の予備室
１２３ 搬出用の予備室
１２４ 第２のウエハ移載機
１２５ 筐体
１２６ エレベータ
１２７ ゲートバルブ
１３２ リニアアクチュエータ
１３４ ウエハ搬入搬出口
１３６ 駆動機構
１３７ 第２の処理炉
１３８ 第１のクーリングユニット
１３９ 第２のクーリングユニット
１４０ 搬入室用の基板置き台
１４１ 搬出用の基板置き台
１４２ クロージャ
２００ ウエハ
２０２ 第１の処理炉
２０３ 反応管
２１７ ウエハ支持台
２０７ａ 上ヒータ
２０７ｂ 下ヒータ
２０９ａ ガス導入フランジ
２０９ｂ ガス排気フランジ
２３１ 排気ライン
２３２ａ 第１ガス導入ライン
２３２ｂ 第２ガス導入ライン
２４０ａ 第１バルブ
２４０ｂ 第２バルブ
２４０ｃ 第４バルブ
２４０ｄ 第５バルブ
２４１ａ 第１マスフローコントローラ
２４１ｂ 第２マスフローコントローラ
２４１ｃ 第３マスフローコントローラ
２４２ａ 第１バルブ
２４２ｂ 第２バルブ
２４２ｃ 第３バルブ
２４３ａ 第１ガス源
２４３ｂ 第２ガス源
２４３ｃ 第３ガス源
２４４ ゲートバルブ
２４７ａ 温度コントローラ
２４７ｂ 温度コントローラ
２４８ 圧力コントローラ
２４９ メインコントローラ
２５０ 真空ポンプ
３０１ ソース
３０２ ドレイン
３０３ チャネル領域
３０４ トンネル酸化膜
３０５ フローティングゲート電極
３０５ａ シリコン量子ドット
３０６ 絶縁層
３０７ コントロールゲート電極
従来、シリコン量子ドット等からなるシリコン微結晶メモリーを形成する場合、まず、基板を収容した処理室内にシリコン系ガスを導入して基板上にアイランド状のシリコン粒、すなわちシリコン量子ドットをノンドープで形成し、その後処理室内から基板を取り出した後に、イオン注入法等により形成されたシリコン量子ドットに対してドープを行うのが一般的であった。しかしながら本発明者は、シリコン量子ドット形成時にドーパントガスを混入することで、不純物をドープしながらシリコン量子ドットを形成するこができることを見出した。更に、シリコン量子ドットを形成する処理の前および／または処理中に、すなわち、シリコン系ガス導入前および／またはシリコン系ガス導入中にドーパントガスを流すことで、シリコン粒の核密度を高くすることができるという従来にない予期せぬ効果があることを見出した。本発明は、本発明者が見出した上記知見に基づくものである。
本発明は、例えば半導体チップの所定の絶縁膜表面に、シリコン量子ドット等からなるシリコン微結晶メモリーやゲート電極を形成する為の微細なシリコン粒を形成する工程を有し、前記微細なシリコン粒を形成する処理の事前もしくは処理中、またはどちらのステップにもドーパントガスを流すことによりシリコン粒の核密度を高くするものである。
以下に本発明の実施の形態を図面を参照して説明する。
まず、図１および図２に於いて、本発明が適用される基板処理装置１０の概要を説明する。
なお、本発明が適用される基板処理装置１０においては、ウエハなどの基板を搬送するキャリアとしてはＦＯＵＰ(front opening unified pod。以下ポッドという）が使用されている。また、以下の説明において、前後左右は図１を基準とする。すなわち、図１が示されている紙面に対して、前は紙面の下、後ろは紙面の上、左右は紙面の左右とする。
図１及び図２に示されているように、基板処理装置１０は真空状態などの大気圧未満の圧力（負圧）に耐え得るロードロックチャンバ構造に構成された第１の搬送室１０３を備えており、第１の搬送室１０３の筐体１０１は平面視が六角形で上下両端が閉塞した箱形状に形成されている。第１の搬送室１０３には負圧下で二枚のウエハ２００を同時に搬送する第１のウエハ移載機１１２が設置されている。第１のウエハ移載機１１２は、エレベータ１１５によって、第１の搬送室１０３の気密性を維持しつつ昇降できるように構成されている。
筐体１０１の六枚の側壁のうち前側に位置する二枚の側壁には、搬入用の予備室１２２と搬出用の予備室１２３とがそれぞれゲートバルブ２４４，１２７を介して連結されており、それぞれ負圧に耐え得るロードロックチャンバ構造に構成されている。さらに、予備室１２２には搬入室用の基板置き台１４０が設置され、予備室１２３には搬出用の基板置き台１４１が設置されている。
予備室１２２および予備室１２３の前側には、略大気圧下で用いられる第２の搬送室１２１がゲートバルブ１２８，１２９を介して連結されている。第２の搬送室１２１にはウエハ２００を移載する第２のウエハ移載機１２４が設置されている。第２のウエハ移載機１２４は第２の搬送室１２１に設置されたエレベータ１２６によって昇降されるように構成されているとともに、リニアアクチュエータ１３２によって左右方向に往復移動されるように構成されている。
図１に示されているように、第２の搬送室１２１の左側にはノッチまたはオリフラ合わせ装置１０６が設置されている。また、図２に示されているように、第２の搬送室１２１の上部にはクリーンエアを供給するクリーンユニット１１８が設置されている。
図１及び図２に示されているように、第２の搬送室１２１の筐体１２５の前側には、ウエハ２００を第２の搬送室１２１に対して搬入搬出するためのウエハ搬入搬出口１３４と、ポッドオープナ１０８が設置されている。ウエハ搬入搬出口１３４を挟んでポッドオープナ１０８と反対側、すなわち筐体１２５の外側にはＩＯステージ１０５が設置されている。ポッドオープナ１０８は、ポッド１００のキャップ１００ａを開閉すると共にウエハ搬入搬出口１３４を閉塞可能なクロージャ１４２と、クロージャ１４２を駆動する駆動機構１３６とを備えており、ＩＯステージ１０５に載置されたポッド１００のキャップ１００ａを開閉することにより、ポッド１００に対するウエハ２００の出し入れを可能にする。また、ポッド１００は図示しない工程内搬送装置（ＲＧＶ）によって、ＩＯステージ１０５に対して、供給および排出されるようになっている。
図１に示されているように、筐体１０１の六枚の側壁のうち後ろ側（背面側）に位置する二枚の側壁には、ウエハに所望の処理を行う第１の処理炉２０２と第２の処理炉１３７とがゲートバルブ１３０，１３１を介してそれぞれ隣接して連結されている。第１の処理炉２０２および第２の処理炉１３７はいずれもホットウォール式の処理炉によって構成されている。また、筐体１０１における六枚の側壁のうちの残りの互いに対向する二枚の側壁には、第１のクーリングユニット１３８と、第２のクーリングユニット１３９とがそれぞれ連結されており、第１のクーリングユニット１３８および第２のクーリングユニット１３９はいずれも処理済みのウエハ２００を冷却するように構成されている。
次に、図３を参照して、本発明の実施の形態に係る基板処理装置１０の第１の処理炉２０２の概略を説明する。図３は、本発明の実施の形態に係る基板処理装置１０の第１の処理炉２０２の該略縦断面図である。
石英製、炭化珪素製、又はアルミナ製の反応容器としての反応管２０３は、水平方向に扁平な空間を有しており、内部に処理室を形成し、基板としてのウエハ２００を収容する。反応管２０３の内部にはウエハ２００を支持する支持具としてのウエハ支持台２１７が設けられ、反応管２０３の両端には気密にマニホールドとしてのガス導入フランジ２０９ａ、ガス排気フランジ２０９ｂが設けられ、ガス導入フランジ２０９ａには更に仕切弁としてのゲートバルブ２４４を介して第１の搬送室１０３が連接されている。
ガス導入フランジ２０９ａには供給管としての第１ガス導入ライン２３２ａ、第２ガス導入ライン２３２ｂが接続されている。第１ガス導入ライン２３２ａ、第２ガス導入ライン２３２ｂには、それぞれ第１ガス源２４３ａ、第２ガス源２４３ｂが接続されている。第１ガス導入ライン２３２ａ、第２ガス導入ライン２３２ｂの途中には第１ガス源２４３ａ、第２ガス源２４３ｂから反応管２０３内に導入する第１ガス、第２ガスの流量をそれぞれ制御する流量制御装置（流量制御手段）としての第１マスフローコントローラ２４１ａ、第２マスフローコントローラ２４１ｂと、その上流側と下流側に設けられた第１バルブ２４２ａ、２４０ａ、第２バルブ２４２ｂ、２４０ｂがそれぞれ設けられている。
また、第１ガス導入ライン２３２ａ及び第２ガス導入ライン２３２ｂには、第３ガス導入ライン２３２ｃが接続されている。第３ガス導入ライン２３２ｃには第３ガス源２４３ｃが接続されており、第３ガス導入ライン２３２ｃの途中には第３ガス源から反応管２０３内に導入する第３ガスの流量を制御する第３マスフローコントローラ２４１ｃと、その上流側に設けられた第３バルブ２４２ｃが設けられている。第３ガス導入ライン２３２ｃは、第３マスフローコントローラ２４１ｃよりも下流側で２つのラインに分岐し、それぞれが第１ガス導入ライン２３２ａの第１バルブ２４０ａより下流側、第２ガス導入ライン２３２ｂの第２バルブ２４０ｂより下流側に接続されており、各ラインに第３ガスを供給可能となっている。また、第３ガス導入ライン２３２ｃの分岐した各ラインには第４バルブ２４０ｃ、第５バルブ２４０ｄがそれぞれ設けられている。なお、本実施形態においては、第３ガス源２４３には、第３ガスとして不活性ガス、例えばＮ２，Ａｒ又はＨｅ等が収容される。
ガス排気フランジ２０９ｂには排気管としての排気ライン２３１が接続されている。また、排気ライン２３１には、反応管２０３内を排気する真空排気装置（排気手段）としての真空ポンプ２５０が接続されており、その途中には反応管２０３内の圧力を制御する圧力制御部（圧力制御手段）としての圧力コントローラ２４８が設けられている。
反応管２０３の上下にはそれぞれ加熱機構（加熱手段）としての上ヒータ２０７ａ、下ヒータ２０７ｂが設けられ、反応管２０３内部を均一にもしくは所定の温度勾配を生じさせて加熱するようになっている。また、上ヒータ２０７ａ、下ヒータ２０７ｂには、それぞれのヒータ温度を制御する温度制御部（温度制御手段）としての温度コントローラ２４７ａ、２４７ｂがそれぞれ接続されている。また上ヒータ２０７ａ、下ヒータ２０７ｂおよび反応管２０３を覆うように断熱部材としての断熱材２０８が設けられている。
反応管２０３内の温度、反応管２０３内の圧力、反応管２０３内に供給するガスの流量は、それぞれ温度コントローラ２４７ａ、２４７ｂ、圧力コントローラ２４８、マスフローコントローラ２４１ａ、２４１ｂ、２４１ｃにより、所定の温度、圧力、流量となるようにそれぞれ制御される。また、温度コントローラ２４７ａ、２４７ｂ、圧力コントローラ２４８、マスフローコントローラ２４１ａ、２４１ｂ、２４１ｃは、主制御部（主制御手段）としてのメインコントローラ２４９により制御される。なお、メインコントローラ２４９はバルブ２４２ａ、２４０ａ、２４２ｂ、２４０ｂ、２４２ｃ、２４０ｃ、２４０ｄの開閉も制御し、ガス供給のタイミングも制御するように構成されている。更には、メインコントローラ２４９は、基板処理装置１０を構成する各部の動作を制御するように構成されている。
次に、上述した基板処理装置１０の第１の処理炉２０２を用いて、半導体デバイスの製造工程の一工程として基板としてのウエハを処理する方法について説明する。なお、以下の説明において、基板処理装置１０を構成する各部の動作はメインコントローラ２４９により制御される。
半導体チップを有している基板としてのウエハ２００には、本プロセスの処理を行なう前の工程では、シリコン酸化膜などの薄膜の絶縁膜が形成される。この絶縁膜の膜厚は電気特性として性能が左右されるため、薄膜の膜厚の制御・管理は大変重要である。そのため、従来、薄膜の絶縁膜形成後、本プロセス、すなわちシリコン粒を形成する処理を行なう前に洗浄を行なうことは無かった。
これに対して、本実施形態においては、半導体チップを有しているウエハを本基板処理装置に搬入する前に、自然酸化膜や有機汚染などの表面汚染を、あらかじめ例えば希釈フッ酸水溶液（ＤＨＦ）で洗浄し除去した後、スピンドライ乾燥機などで乾燥処理を行い、素早く清浄なまま基板処理装置内の予備室などに搬送する。素早く清浄なまま処理するのはクリーンルーム内の雰囲気の汚染による悪影響を防ぐためであり、基板を基板処理装置に搬送するまでの間の汚染を管理・制御する必要がある。この時点でウエハ表面に汚染などが多く付着・形成していると、絶縁膜表面の状態と例えば有機汚染表面の状態ではシリコンなどの結合手密度が異なるため、目標とするサイズや密度のシリコン粒が形成できないこともあり、半導体装置の歩留まり低下の原因となる。
本実施形態によれば、基板表面に形成された絶縁膜の表面を洗浄してクリーン化した後、素早く基板を基板処理装置に投入して、洗浄なまま処理を行なうので、シリコン粒の形成を基板の保存状態による表面状態に依存しないようにすることができ、それによりシリコン粒を安定に形成させることができる。
上述のように表面洗浄が終了した未処理のウエハ２００は２５枚がポッド１００に収納された状態で、処理工程を実施する基板処理装置へ工程内搬送装置によって搬送されてくる。図１および図２に示されているように、搬送されてきたポッド１００はＩＯステージ１０５の上に工程内搬送装置から受け渡されて載置される。ポッド１００のキャップ１００ａがポッドオープナ１０８によって取り外され、ポッド１００のウエハ出し入れ口が開放される。
ポッド１００がポッドオープナ１０８により開放されると、第２の搬送室１２１に設置された第２のウエハ移載機１２４は、ポッド１００からウエハ２００をピックアップして予備室１２２に搬入し、ウエハ２００を基板置き台１４０に移載する。この移載作業中には、予備室１２２の第１の予備室１０３側のゲートバルブ１３０は閉じられており、第１の搬送室１０３内の負圧は維持されている。ポッド１００に収納された所定枚数、例えば２５枚のウエハ２００の基板置き台１４０への移載が完了すると、ゲートバルブ１２８が閉じられ、予備室１２２内が排気装置（図示せず）によって負圧に排気される。
予備室１２２内が予め設定された圧力値となると、ゲートバルブ１３０が開かれ、予備室１２２と第１の搬送室１０３とが連通される。続いて、第１の搬送室１０３の第１のウエハ移載機１１２は基板置き台１４０からウエハ２００を二枚ずつピックアップして第１の搬送室１０３に搬入する。ゲートバルブ１３０が閉じられた後、第１の搬送室１０３と第１の処理炉２０２とが連通される。すなわち、反応管２０３内の温度がヒータ２０７ａ，２０７ｂにより処理温度に維持された状態で、ゲートバルブ２４４が開かれ、第１のウエハ移載機１１２により反応管２０３内にウエハ２００が搬入され、ウエハ支持台２１７に載置される。本例では、ウエハ支持台２１７には２枚のウエハ２００が載置され、２枚のウエハ２００が同時に処理される。なお、同時に処理する２枚のウエハ２００の熱履歴を等しくするためにウエハ２００は２枚同時に反応管２０３内に搬送される。ウエハ２００が反応管２０３内に搬入されると同時にウエハ２００の処理温度まで昇温（プレヒート）が開始される。なお、ウエハ支持台２１７にはウエハ２００を１枚だけ載置することも可能であり、一度に１枚のウエハ２００を処理するようにしてもよい。その場合、ウエハ支持台２１７のウエハ２００を支持しない支持部にはダミーウエハを載置するのがよい。
第１のウエハ移載機１１２が後退してゲートバルブ２４４が閉じられた後、反応管２０３内の圧力は処理圧力となるように圧力コントローラ２４８により制御され（圧力安定化）、反応管２０３内の温度はウエハ温度が処理温度となるように温度コントローラ２４７ａ、２４７ｂにより制御される（温度安定化）。この反応管２０３内の圧力安定化、ウエハ２００の温度安定化の際、反応管２０３内には、第３ガス源２４３ｃから第３ガス導入ライン２３２ｃを介して、第１ガス導入ライン２３２ａ、第２ガス導入ライン２３２ｂのうちの少なくとも何れかより不活性ガスが導入されることで、反応管２０３内は不活性ガス雰囲気とされる。
反応管２０３内の圧力が処理圧力に安定化し、ウエハ２００の温度が処理温度に安定化した後、反応管２０３内に処理ガスが導入されることにより、ウエハ２００に処理が施される。すなわち、ウエハ２００に形成された絶縁膜上にシリコン粒が形成される。
このとき、反応管２０３内にＳｉＨ４やＳｉＨ６などのシリコン系ガスを導入することでシリコン粒を形成するが、従来、シリコン粒の密度は１０１０個／ｃｍ２ないし１０１１個／ｃｍ２レベルである。デバイスの高集積化に伴いゲート電極長さが小さくなると、そのばらつきを緩和させるために小さな粒の高い密度でのシリコン粒形成が望まれる。しかし従来の方法では、目標である１０１２個／ｃｍ２レベルのシリコン粒を形成することは困難であった。
そこで、本発明のプロセスでは、ＰＨ３，Ｂ２Ｈ６，ＢＣｌ３，ＡｓＨ３などのドーパントガスを利用してシリコン粒の形成サイトを多く形成するような条件で処理を実施することによりシリコン粒の形成密度を高くするようにした。
すなわち、本実施形態においては、第１ガス源２４３ａには第１ガスとしてＳｉＨ４やＳｉ２Ｈ６などのシリコン系ガスを収容し、第２ガス源２４３ｂには第２ガスとしてのＰＨ３，Ｂ２Ｈ６，ＢＣｌ３，ＡｓＨ３などのドーパントガスを収容し、反応管２０３内の圧力が処理圧力に安定化し、ウエハ２００の温度が処理温度に安定化した後、反応管２０３内に第１ガス源２４３ａ、第２ガス源２４３ｂより第１ガス導入ライン２３２ａ、第２ガス導入ライン２３２ｂを介して第１ガスとしてのシリコン系ガス、第２ガスとしてのドーパントガスを、後述するタイミングで導入することで、ウエハ２００に形成された絶縁膜上にシリコン粒が形成される。
具体的には、反応管２０３内に、（１）先行してドーパントガスを導入し、ドーパントガスの導入を停止した後、シリコン系ガスを導入してシリコン粒を形成する、または、（２）ドーパントガスとシリコン系ガスを同時に導入してシリコン粒を形成する、または、（３）先行してドーパントガスを導入し、ドーパントガスの導入を維持したままシリコン系ガスを導入してシリコン粒を形成するようにした。
すなわち、（１）シリコン粒を形成する処理の前、または、（２）シリコン粒を形成する処理中、または、（３）シリコン粒を形成する処理前および処理中に、処理室内にドーパントガスを流すようにした。このようにすれば、後述するように、１０１２個／ｃｍ２レベルのシリコン粒を形成させることができる。
なお、本実施形態の処理炉にてウエハを処理する際、すなわちウエハ表面に形成された絶縁膜上にシリコン粒を形成する際の処理条件としては、例えば、処理温度２００〜８００℃、処理圧力１３〜１３３０Ｐａ、シリコン系ガス（ＳｉＨ４）流量１０〜２０００ｓｃｃｍ、ドーパントガス（Ｂ２Ｈ６）流量１０〜２０００ｓｃｃｍが例示され、それぞれの処理条件をそれぞれの範囲内の所定の値に一定に維持することで、シリコン粒の核形成サイトを多くしつつシリコン粒を形成することができる。
なお、図４に基づいて核形成から連続膜形成までの工程を説明する。図４（ａ）に示すように、シリコン系ガスを供給すると基板表面の絶縁膜上に核が形成され、その後、図４（ｂ）に示すように、この核を中心として結晶が成長する。この成長した結晶を粒という。また、図４（ｃ）に示すように、粒がさらに成長すると粒同士が互いに接し、図４（ｄ）に示すように、粒同士の隙間がなくなると連続膜であるポリシリコン膜となる。なお、粒同士が互いに接する前の粒が独立した状態で成長を停止することで、アイランド状の粒、すなわちシリコン量子ドットを形成することができる。
本発明では、粒を形成する処理の前および／または処理中、すなわちシリコン系ガスの供給前および／またはシリコン系ガスの供給時に、ドーパントガスを流すことで核密度を高くするようにしている。これにより、シリコン量子ドットを形成する場合にはシリコン粒の密度を高くすることができ、またポリシリコン膜を形成する際には、ポリシリコン膜の粒サイズを微細なものとすることができる。
ウエハ２００の処理が完了すると、反応管２０３内の残留ガスを除去するために、反応管２０３内には、第３ガス源２４３ｃから第３ガス導入ライン２３２ｃを介してガス導入ライン２３２ａ，２３２ｂのうちの少なくとも何れかより第３ガスとしての不活性ガスが導入されつつ、排気ライン２３１より排気され、反応管２０３内がパージされる。
反応管２０３内のパージ後、反応管２０３内の圧力を圧力コントローラ２４８により、ウエハ搬送圧力となるように調整する。反応管２０３内の圧力が搬送圧力となった後、処理済ウエハ２００は、第１のウエハ移載機１１２により反応管２０３より第１の搬送室１０３へ搬出される。すなわち、第１の処理炉２０２でウエハ２００に対する処理が完了し、パージが終了すると、ゲートバルブ２４４が開かれ、処理済みの二枚のウエハ２００は第１のウエハ移載機１１２によって第１の搬送室１０３に搬送される。搬出後、ゲートバルブ２４４は閉じられる。
第１のウエハ移載機１１２は第１の処理炉２０２から搬出した二枚のウエハ２００を第１のクーリングユニット１３８へ搬送し、二枚の処理済みのウエハ２００は冷却される。
第１のクーリングユニット１３８に処理済みウエハ２００を搬送すると、第１のウエハ移載機１１２は予備室１２２の基板置き台１４０に予め準備されたウエハ２００を前述した動作と同様に、二枚同時にピックアップして第１の処理炉２０２に搬送し、第１の処理炉２０２内で二枚のウエハ２００に対して同時に所望の処理が施される。
第１のクーリングユニット１３８において予め設定された冷却時間が経過すると、冷却済みの二枚のウエハ２００は第１のウエハ移載機１１２によって第１のクーリングユニット１３８から第１の搬送室１０３に搬出される。
冷却済みの二枚のウエハ２００が第１のクーリングユニット１３８から第１の搬送室１０３に搬出されたのち、ゲートバルブ１２７が開かれる。第１のウエハ移載機１１２は、第１のクーリングユニット１３８から搬出した二枚のウエハ２００を予備室１２３へ搬送し、基板置き台１４１に移載した後、予備室１２３はゲートバルブ１２７によって閉じられる。
以上の作動が繰り返されることにより、予備室１２２内に搬入された所定枚数、例えば２５枚のウエハ２００が二枚ずつ順次処理されていく。
予備室１２２内に搬入された全てのウエハ２００に対する処理が終了し、全ての処理済みウエハ２００が予備室１２３に収納され、予備室１２３がゲートバルブ１２７によって閉じられると、予備室１２３内が不活性ガスにより略大気圧に戻される。予備室１２３内が略大気圧に戻されると、ゲートバルブ１２９が開かれ、ＩＯステージ１０５に載置された空のポッド１００のキャップ１００ａがポッドオープナ１０８によって開かれる。続いて、第２の搬送室１２１の第２のウエハ移載機１２４は基板置き台１４１からウエハ２００をピックアップして第２の搬送室１２１に搬出し、第２の搬送室１２１のウエハ搬入搬出口１３４を通じてポッド１００に収納していく。２５枚の処理済みのウエハ２００のポッド１００への収納が完了すると、ポッド１００のキャップ１００ａがポッドオープナ１０８によって閉じられる。閉じられたポッド１００はＩＯステージ１０５の上から次の工程へ工程内搬送装置によって搬送されていく。
以上の作動は第１の処理炉２０２および第１のクーリングユニット１３８が使用される場合を例にして説明したが、第２の処理炉１３７および第２のクーリングユニット１３９が使用される場合についても同様の作動が実施される。また、上述の基板処理装置１０では、予備室１２２を搬入用、予備室１２３を搬出用としたが、予備室１２３を搬入用、予備室１２２を搬出用としてもよい。
また、第１の処理炉２０２と第２の処理炉１３７は、それぞれ同じ処理をおこなってもよいし、別の処理を行なってもよい。第１の処理炉２０２と第２の処理炉１３７で別の処理を行なう場合、例えば第１の処理炉２０２でウエハ２００にある処理、例えば基板表面に形成された絶縁膜の洗浄処理を行なった後、続けて第２の処理炉１３７で別の処理、例えば本実施形態におけるシリコン粒の形成処理を行なわせてもよい。また、第１の処理炉２０２でウエハ２００に所定の処理を行なった後、第２の処理炉１３７で別の処理を行なわせる場合、第１のクーリングユニット１３８又は第２のクーリングユニット１３９を経由するようにしてもよい。
次に、実施例１を図５及び６に基づいて説明する。
[実施例１]
図５は上述した基板処理装置１０を用い、上記実施形態において示した処理条件にてウエハを処理した場合に、ウエハを処理する前にウエハ表面（絶縁膜表面）の洗浄を行なった場合と、ウエハを処理する前にウエハ表面の洗浄を行なわなかった場合とでは、処理時間の経過と共にウエハ表面に形成されるシリコン膜の膜厚がどのように増加する傾向があるかを表している。図中横軸は処理時間（分）、すなわちシリコン系ガスの供給時間を示しており、縦軸はウエハ表面の絶縁膜上に形成されるシリコン膜の膜厚（ｎｍ）を示している。また、前洗浄なしとはウエハを処理する前にウエハ表面の洗浄を行なわなかった場合、前洗浄有りとはウエハを処理する前にウエハ表面の洗浄を行なった場合をそれぞれ示している。なお、いずれの場合もウエハを処理する際の処理条件は同一とした。なお、実施例１ではシリコン系ガスのみを用いて処理を行い、ドーパントガスは用いなかった。シリコン系ガスとしてはモノシラン（ＳｉＨ４）を用いた。
洗浄処理を行なわない通常の直接処理の場合、図５の「前洗浄なし」に示すように、シリコン膜の膜厚増加傾向を示すまでの時間が８分以上必要である結果となった。この８分の間、ウエハ表面ではシリコン系ガスの分解，表面吸着，マイグレーション，解離といった反応が繰り返し生じており、前洗浄を行なわないことによりウエハ表面のシリコン系ガス吸着のための結合手密度が汚染物質などにより低下し、吸着確率が低下した分も含め成膜開始が８分後になったものと推定される。吸着確率が低下しているということは、ウエハ表面におけるシリコン粒の密度が低下する要因があるということであり、通常はシリコン粒の密度が低いところから３次元方向に粒が成長し、膜厚増加していくものと推定される。このような表面状態では、シリコン粒の形成がシリコン系ガスの供給条件で制御できないことを示している。
これに対して、洗浄処理を行なった場合、図５の「前洗浄あり」に示すように、シリコン膜の膜厚増加傾向を示すまでの時間が５分程度であり、「前洗浄無し」と比較し３分程度短い結果となった。この３分間の差は、ウエハ表面にある結合手の数に依存しているものと考えられる。上述したように、ウエハ表面ではシリコン系ガスの分解，表面吸着，マイグレーション，解離といった反応が繰り返し生じており、前洗浄を行なうことによりウエハ表面のシリコン系ガス吸着のための結合手密度が前洗浄を行なわない場合と異なり、すなわち前洗浄を行なわないときよりも多くなり、ウエハ表面の膜状態にて決定される。その結果、吸着確率も向上することとなる。
ここで、図６を参照し、前洗浄を行なう場合と、行なわない場合との反応形態を説明する。図６は、前洗浄を行なう場合と、行なわない場合との反応形態のイメージ図である。シリコン基板に形成された絶縁膜表面の清浄状態により反応形態が変わる。すなわち、シリコン粒を形成する処理を行なう工程の前に、前洗浄を行なわない場合、図６（ａ）に示されているように、シリコン系ガスが表面にて反応する際の絶縁膜の結合手に別の汚染分子（ＣｘＨｙ，Ｏ等）が結合してしまっているとシリコン粒が形成されにくくなる。すなわち、シリコン粒の形成が表面状態に依存してしまい、シリコン粒の形成がシリコン系ガスの供給条件等で制御できなくなる。これに対して、前洗浄を行なう場合、図６（ｂ）に示すように、絶縁膜の表面が汚染物質の無い清浄な表面状態であり、絶縁膜の結合手に水素（Ｈ）などの低温で脱離しやすい原子が結合しているとシリコン粒が形成されやすくなる。すなわち、シリコン粒の形成がシリコン系ガスの供給条件等で制御できることとなる。
そこで本発明では、上記実施形態で説明したように、処理チャンバー（反応容器）にて処理する前に半導体表面を前処理にてクリーン化することにより、シリコンの微小な粒を形成する核を制御よく形成できるようにしている。これにより、安定した半導体装置の性能を確保することができることとなる。
次に、実施例２を図７及び８に基づいて説明する。
[実施例２]
図７は、上述した基板処理装置１０の処理炉を使って、実験することにより見出したドーパントガスの供給の有無、供給のタイミングの違いによるシリコン粒密度制御の効果を電子顕微鏡画像にて示すものである。図８は、シリコン系ガス、ドーパントガスの供給タイミングを示すものである。なお、本実施例では、シリコン系ガスとしてモノシラン（ＳｉＨ４）を用い、ドーパントガスとしてシボラン（Ｂ２Ｈ６）を用いた。また、本実施例では、ウエハに対して上記実施形態で示した前洗浄を行なった後、上記実施形態で示した処理条件範囲内の所定処理条件で処理を行なった。
３つの画像Ａ，Ｂ，Ｃはそれぞれ図８に示すようなシーケンスＡ，Ｂ，Ｃによりウエハに対して処理を施すことで得られたものである。すなわちシーケンスＡは、シリコン粒（シリコン粒）を形成する処理の事前並びに処理中にはドーパントガスを流さずシリコン系ガスのみを流す場合、シーケンスＢは処理の事前のみドーパントガスを流す場合、シーケンスＣは処理の事前および処理中にドーパントガスを連続的に流す場合である。このように、ドーパントガスを流すタイミングを異ならせるように制御して実験を行なった。
図７より、Ａのようにドーパントガスを流さない従来の処理の場合、シリコン粒の密度が１０１１個／ｃｍ２レベルであるが、ＢやＣのようにドーパントガスを流すことによりシリコン粒の密度が高くなっている。
本実施例より、図７のＣのように、シリコン粒を形成する処理の事前並びに処理中にドーパントガスを流す場合においてはシリコン粒が１０１２個／ｃｍ２レベルと高密度に形成され、図７のＡのように、シリコン粒を形成する処理の事前並びに処理中にドーパントガスを流さない場合と比べシリコン粒の密度が約１０倍増加することが判明した。
これはドーパントガスを流すことによりウエハ表面のシリコン系ガス吸着のための結合手密度や結合状態がドーパントガスを流さない時とは異なった状態になることを意味している。
この１０倍の密度の差は、ウエハ表面にある結合手の状態に依存しているものと考えられる。先にも述べたように、シリコン系ガスを導入しシリコン粒を形成する際、ウエハ表面ではシリコン系ガスの表面吸着，マイグレーション，分解，解離といった反応が繰り返し生じており、ウエハ表面の結合手にドーパント原子やドーパントガスから分離した水素が吸着することにより、シリコン系ガス吸着のための結合手密度がドーパントガスを流さない時より増加したり、シリコン系ガスが容易に分解するための水素が吸着したりした分、シリコン系ガスの分解確率が増加しシリコン粒密度が向上したものと推定される。
ここで、図１１を参照し、シリコン粒を形成する処理の前および／または処理中にドーパントガスを流す場合と、流さない場合との反応形態を説明する。図１１はシリコン粒を形成する処理の前および／または処理中にドーパントガスを流す場合図１１（ｂ）と、流さない場合図１１（ａ）との反応形態のイメージ図である。
シリコン基板に形成された絶縁膜表面にシリコン粒を形成する処理を行う前、または、処理中、または、処理を行う前及び処理中にドーパントガスを流す場合、ドーパントガスが絶縁膜表面にて絶縁膜表面の結合手と結合する。図１１（ｂ）では、ボロン（Ｂ）を含むドーパントガスが分解しドーパント原子すなわちボロン原子が絶縁膜表面の結合手と結合した状態を示している。これにより、シリコン粒の形成が、ドーパントガスやドーパント原子の絶縁膜表面への吸着状態に依存することとなる。
シリコン粒は、シリコン系ガスが絶縁膜表面に吸着し、分解したシリコン原子（Ｓｉ）が絶縁膜表面を移動し複数のシリコン原子が集まった場所に定着することで形成される。そのため、ドーパントガスが絶縁膜表面に吸着している場合には、図１１（ｂ）の下の図に示すように、ドーパントガスがシリコン原子の移動範囲を制限し、その結果、微小なシリコン粒を高密度に形成できることとなる。すなわちドーパントガスの供給、またドーパントガスの供給条件でシリコン粒の形成を制御できることとなる。
これに対してシリコン粒を形成する処理の前および／または処理中にドーパントガスを流さない場合、図１１（ａ）に示すように、シリコン原子の移動範囲が制限されないので、ドーパントガスを流す場合に比べ、微小なシリコン粒を高密度に形成するのが難しくなる。
このように、本発明では、高密度のシリコン粒形成を目的とする場合において、処理室内にシリコン系ガスを導入してシリコン粒を形成する処理の事前もしくは処理中、または事前並びに処理中にドーパントガスを流すようにしたので、シリコンの高密度な粒を形成する核を制御よく形成でき、これにより安定した半導体装置の性能の確保を実現する事ができる。
次に、半導体装置（デバイス）の製造方法の一例として、フラッシュメモリを製造する際に、本発明の基板処理装置及び基板処理方法を適用する例、すなわち、フラッシュメモリのフローティングゲートをシリコン量子ドットで構成する際に、本発明の基板処理装置及び基板処理方法を適用する例について説明する。図９は、シリコン量子ドットで構成したフローティングゲートを含むフラッシュメモリの一部を示す断面図である。
まず、ウエハ２００の表面にシリコン酸化膜（ＳｉＯ２膜）などの絶縁体からなるトンネル酸化膜３０４を形成する。トンネル酸化膜３０４は、例えばドライ酸化やウェット酸化等の熱酸化法等により形成する。
続いて、トンネル酸化膜３０４上に、本発明の基板処理装置及び基板処理方法を適用して、複数のアイランド状の粒すなわちシリコン量子ドット３０５ａからなるフローティングゲート電極３０５を形成する。シリコン量子ドット３０５ａは、例えば半球状または球状に形成される。
続いて、フローティングゲート電極３０５を覆うように、例えば、シリコン酸化膜（ＳｉＯ２膜）／シリコン窒化膜（Ｓｉ３Ｎ４膜）／シリコン酸化膜（ＳｉＯ２膜）の積層構造を有する絶縁体等からなる絶縁層３０６を形成する。絶縁層３０６を構成するＳｉＯ２膜は、例えばＳｉＨ２Ｃｌ２ガスとＮ２Ｏガスとを用いてＣＶＤ法により、また、Ｓｉ３Ｎ４膜は、例えばＳｉＨ２Ｃｌ２ガスとＮＨ３ガスとを用いてＣＶＤ法により形成する。
その後、絶縁層３０６上に、例えばリン（Ｐ）を添加したポリシリコン膜（Ｐｏｌｙ−Ｓｉ膜）等からなるコントロールゲート電極３０７を形成する。コントロールゲート電極３０７は、例えば、ＳｉＨ４ガスとＰＨ３ガスとを用いてＣＶＤ法により形成する。これにより、フローティングゲート電極３０５の上部にコントロールゲート電極３０７が形成されることとなる。
最後に、ウエハ２００の主面にｎ型不純物を添加した不純物領域であるソース３０１およびドレイン３０２をイオン注入法等により形成する。ソース３０１およびドレイン３０２の間にはチャネル領域３０３が形成されることとなる。
以上の流れにより、図９に示すフラッシュメモリが製造される。
次に、半導体装置（デバイス）の製造方法の他の一例として、ＤＲＡＭを製造する際に、本発明の基板処理装置及び基板処理方法を適用する例、すなわち、ＤＲＡＭのゲート電極の一部を微細な粒サイズのポリシリコン膜で構成する際に、本発明の基板処理装置及び基板処理方法を適用する例について説明する。図１０は、微細な粒サイズのポリシリコン膜とメタル膜とで構成したゲート電極を含むＤＲＡＭの一部を示す断面図である。
まず、シリコンウエハ２００の表面にシリコン酸化膜（ＳｉＯ２）、シリコン酸窒化膜（ＳｉＯＮ）などの絶縁体からなるゲート酸化膜４０４を形成する。ゲート酸化膜４０４は、例えばドライ酸化やウェット酸化等の熱酸化法等により形成する。
続いて、ゲート酸化膜４０４上に、本発明の基板処理装置及び基板処理方法を適用して、微細な粒４０５ａからなるポリシリコン膜４０５を形成する。続いて、ポリシリコン膜４０５上に、タングステン（Ｗ）などのメタル膜４０６を形成する。メタル膜４０６は、例えばＡＬＤ法やＣＶＤ法等により形成する。これにより、微細な粒サイズのポリシリコン膜４０５とメタル膜４０６とで構成されるゲート電極４０７が形成される。
続いて、ゲート電極４０７を覆うように、例えば、シリコン窒化膜（Ｓｉ３Ｎ４膜）等からなる絶縁層４０８を形成する。絶縁層４０８を構成するＳｉ３Ｎ４膜は、例えばＳｉＨ２Ｃｌ２ガスとＮＨ３ガスとを用いてＣＶＤ法により形成する。
最後に、シリコンウエハ２００の主面にｎ型不純物を添加した不純物領域であるソース４０１およびドレイン４０２をイオン注入法等により形成する。ソース４０１およびドレイン４０２の間にはチャネル領域４０３が形成される。
以上の流れにより、図１０に示すＤＲＡＭのゲート構造の製造がなされる。

Claims (12)

  1. 表面に絶縁膜が形成された基板を処理室内に搬入する工程と、
    前記処理室内にシリコン系ガスを導入して前記基板の表面に形成された前記絶縁膜上にシリコン粒を形成する処理を行う工程と、
    処理後の前記基板を前記処理室内から搬出する工程と、を有し、
    前記シリコン系ガスを導入する前に、前記処理室内にドーパントガスを流す半導体装置の製造方法。
  2. 請求項１の半導体装置の製造方法において、前記シリコン系ガスを導入する時を含めて、前記処理室内に前記ドーパントガスを流す半導体装置の製造方法。
  3. 請求項１の半導体装置の製造方法において、前記基板を前記処理室内に搬入する工程の前に、前記基板の表面に形成された前記絶縁膜の表面を洗浄する工程を更に有する半導体装置の製造方法。
  4. 請求項１の半導体装置の製造方法において、前記基板を前記処理室内に搬入する工程の前に、前記基板の表面に形成された前記絶縁膜の表面を希釈フッ酸水溶液にて洗浄する工程を更に有する半導体装置の製造方法。
  5. 請求項１の半導体装置の製造方法において、前記シリコン粒を形成する処理においては、シリコン粒同士が互いに接する前に成長を停止することで、アイランド状のシリコン粒を形成する半導体装置の製造方法。
  6. 請求項１の半導体装置の製造方法において、前記シリコン粒を形成する処理においては、シリコン粒同士が互いに接するまで成長を行い、連続したシリコン粒を形成する半導体装置の製造方法。
  7. 請求項１の半導体装置の製造方法において、前記シリコン系ガスがＳｉＨ４又はＳｉ２Ｈ６であり、前記ドーパントガスがＰＨ３、Ｂ２Ｈ６、ＢＣｌ３又はＡｓＨ３である半導体装置の製造方法。
  8. 表面に絶縁膜が形成された基板を処理室内に搬入する工程と、
    前記処理室内にシリコン系ガスを導入して前記基板の表面に形成された前記絶縁膜上にアイランド状のシリコン粒を形成する処理を行う工程と、
    処理後の前記基板を前記処理室内から搬出する工程と、を有し、
    前記シリコン系ガスを導入する前および／または前記シリコン系ガスを導入するときに、前記処理室内にドーパントガスを流す半導体装置の製造方法。
  9. 請求項８の半導体装置の製造方法において、前記基板を前記処理室内に搬入する工程の前に、前記基板の表面に形成された前記絶縁膜の表面を洗浄する工程を更に有する半導体装置の製造方法。
  10. 表面に絶縁膜が形成された基板を処理する処理室と、
    前記処理室内にシリコン系ガスを供給するシリコンガス供給系と、
    前記処理室内にドーパントガスを供給するドーパントガス供給系と、
    前記処理室内を排気する排気系と、
    前記処理室内の前記基板を加熱するヒータと、
    前記処理室内にシリコン系ガスを供給して前記基板の表面に形成された前記絶縁膜上にシリコン粒を形成する処理を行うように制御すると共に、前記シリコン系ガスを供給する前に、前記処理室内にドーパントガスを流すように制御するコントローラと、
    を有する基板処理装置。
  11. 請求項１０の基板処理装置において、前記コントローラは、前記シリコン系ガスを供給する時を含めて、前記処理室内にドーパントガスを流すように制御する基板処理装置。
  12. 表面に絶縁膜が形成された基板を処理する処理室と、
    前記処理室内にシリコン系ガスを供給するシリコンガス供給系と、
    前記処理室内にドーパントガスを供給するドーパントガス供給系と、
    前記処理室内を排気する排気系と、
    前記処理室内の前記基板を加熱するヒータと、
    前記処理室内にシリコン系ガスを供給して前記基板の表面に形成された前記絶縁膜上にアイランド状のシリコン粒を形成する処理を行うように制御すると共に、前記シリコン系ガスを供給する前および／または前記シリコン系ガスを供給するときに、前記処理室内にドーパントガスを流すように制御するコントローラと、
    を有する基板処理装置。
JP2007552980A 2005-12-28 2006-12-28 半導体装置の製造方法および基板処理装置 Pending JPWO2007077917A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005378735 2005-12-28
JP2005378735 2005-12-28
PCT/JP2006/326204 WO2007077917A1 (ja) 2005-12-28 2006-12-28 半導体装置の製造方法および基板処理装置

Publications (1)

Publication Number Publication Date
JPWO2007077917A1 true JPWO2007077917A1 (ja) 2009-06-11

Family

ID=38228266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007552980A Pending JPWO2007077917A1 (ja) 2005-12-28 2006-12-28 半導体装置の製造方法および基板処理装置

Country Status (5)

Country Link
US (1) US20090114146A1 (ja)
JP (1) JPWO2007077917A1 (ja)
KR (1) KR100984668B1 (ja)
TW (1) TW200737309A (ja)
WO (1) WO2007077917A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192485A (ja) * 2013-03-28 2014-10-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法及び基板処理装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012090819A1 (ja) * 2010-12-28 2012-07-05 シャープ株式会社 微結晶シリコン膜の製造方法、微結晶シリコン膜、電気素子および表示装置
FI124354B (fi) 2011-04-04 2014-07-15 Okmetic Oyj Menetelmä yhden tai useamman polykiteisen piikerroksen pinnoittamiseksi substraatille

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004523903A (ja) * 2001-02-12 2004-08-05 エーエスエム アメリカ インコーポレイテッド 薄膜及びトリシランを用いる薄膜の形成方法
JP2005129575A (ja) * 2003-10-21 2005-05-19 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3156878B2 (ja) * 1992-04-30 2001-04-16 株式会社東芝 半導体装置およびその製造方法
JP3705733B2 (ja) * 1992-04-30 2005-10-12 株式会社東芝 半導体装置の製造方法
JPH09246405A (ja) * 1996-03-07 1997-09-19 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3486069B2 (ja) 1997-03-14 2004-01-13 株式会社東芝 半導体装置の製造方法
JP3408401B2 (ja) * 1997-05-30 2003-05-19 シャープ株式会社 半導体記憶素子およびその製造方法
US6689668B1 (en) 2000-08-31 2004-02-10 Samsung Austin Semiconductor, L.P. Methods to improve density and uniformity of hemispherical grain silicon layers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004523903A (ja) * 2001-02-12 2004-08-05 エーエスエム アメリカ インコーポレイテッド 薄膜及びトリシランを用いる薄膜の形成方法
JP2005129575A (ja) * 2003-10-21 2005-05-19 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192485A (ja) * 2013-03-28 2014-10-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法及び基板処理装置

Also Published As

Publication number Publication date
WO2007077917A1 (ja) 2007-07-12
TW200737309A (en) 2007-10-01
US20090114146A1 (en) 2009-05-07
KR20080037735A (ko) 2008-04-30
KR100984668B1 (ko) 2010-10-01

Similar Documents

Publication Publication Date Title
US6828235B2 (en) Semiconductor manufacturing method, substrate processing method, and semiconductor manufacturing apparatus
JP5495847B2 (ja) 半導体装置の製造方法、基板処理装置および基板処理方法
US20150126021A1 (en) Method of manufacturing semiconductor device and substrate processing apparatus
US20150147873A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and non-transitory computer-readable storage medium
US20220189777A1 (en) Film formation method and film formation apparatus
TW201522697A (zh) 基板處理裝置、半導體裝置的製造方法及基板處理方法
US7919397B2 (en) Method for reducing agglomeration of Si layer, method for manufacturing semiconductor device and vacuum treatment apparatus
JP4854591B2 (ja) 半導体装置の製造方法及び基板処理装置
KR100984668B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
US20220186362A1 (en) Film formation method and film formation device
US8012885B2 (en) Manufacturing method of semiconductor device
JP4490760B2 (ja) 半導体装置の製造方法及び基板処理装置
JP7440480B2 (ja) 基板処理装置、半導体装置の製造方法、およびプログラム
US20180076030A1 (en) SiC FILM FORMING METHOD AND SiC FILM FORMING APPARATUS
CN109891555B (zh) 低温外延层形成方法
WO2023189758A1 (ja) 基板処理方法、及び基板処理装置
JP4240941B2 (ja) 半導体装置の製造方法および基板処理装置
JP2017220526A (ja) 半導体装置の製造方法、基板処理装置及びプログラム
JP2024012696A (ja) 基板処理装置、半導体装置の製造方法およびプログラム
TW202418355A (zh) Cvd浸泡製程的氧化阻障層
TW202027198A (zh) 用於形成過渡金屬材料的群集處理系統
JPH1140763A (ja) 半導体装置の製造方法
JP2005317707A (ja) 基板処理装置
JP2005294690A (ja) 半導体装置の製造方法及び基板処理装置
JP2006120734A (ja) 成膜方法及び成膜装置並びに記憶媒体

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111006