CN102859605A - 移位寄存器和显示装置 - Google Patents

移位寄存器和显示装置 Download PDF

Info

Publication number
CN102859605A
CN102859605A CN2011800207904A CN201180020790A CN102859605A CN 102859605 A CN102859605 A CN 102859605A CN 2011800207904 A CN2011800207904 A CN 2011800207904A CN 201180020790 A CN201180020790 A CN 201180020790A CN 102859605 A CN102859605 A CN 102859605A
Authority
CN
China
Prior art keywords
mentioned
electrode
source
transistor
shift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800207904A
Other languages
English (en)
Inventor
堀内智
吉田昌弘
山田崇晴
小笠原功
田中信也
菊池哲郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102859605A publication Critical patent/CN102859605A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Thin Film Transistor (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

具备与移位寄存段的第1晶体管具备的2个源极/漏极电极(Tr4s、Tr4d)中的至少一方在与上述第1晶体管的栅极电极(Tr4g)相反的一侧在膜厚方向相对的电容电极(CAPm)。电容电极(CAPm)和与电容电极(CAPm)相对的任一方源极/漏极电极(Tr4s、Tr4d)中的任一方与移位寄存段的输出晶体管的控制电极电连接。

Description

移位寄存器和显示装置
技术领域
本发明涉及用于显示面板的栅极驱动器等的移位寄存器的电路图案布局。
背景技术
近年来，用非晶硅在液晶面板上形成栅极驱动器、实现成本削减的栅极单片化正在进行。栅极单片也被称为无栅极驱动器、面板内置栅极驱动器、栅极嵌入式面板等。
图15中示出专利文献1所记载的利用这样的栅极单片技术形成的栅极驱动部400的框图。
该栅极驱动部400形成将多个分别与栅极线对应地连结的级410级联连接的构成。各级410具有置位端子S、栅极电压端子GV、一对时钟端子CK1、CK2、复位端子R，并且具有栅极输出端子OUT1以及进位输出端子OUT2。
各级、例如第j级STj的置位端子S被输入前段级STj-1的进位输出、即前段进位输出Cout(j-1)，复位端子R被输入后段级STj+1的栅极输出、即后段栅极输出Gout(j+1)。时钟端子CK1、CK2被输入时钟信号CLK1、CLK2，栅极电压端子GV被输入栅极截止电压Voff。但是，第1级STj的置位端子S被输入扫描开始信号STV。
栅极输出端子OUT1输出栅极输出Gout(j)，进位输出端子OUT2输出进位输出Cout(j)。
接着，图16中示出级410的构成。
级410包含输入部420、上拉驱动部430、下拉驱动部440以及输出部450。
简单说明该构成的级410的动作，当前段进位输出Cout(j-1)为高电平(High)时，上拉驱动部430的晶体管M4为导通状态，电容C3被充电，连接点J1变为高电平。此时，输出部450的晶体管M10、M11为导通状态，但当时钟信号CLK1为高电平时，通过作为自举电容的电容C3使连接点J1的电位上冲，因此作为栅极输出Gout(j)和进位输出Cout(j)得到充分高电平。当后段栅极输出Gout(j+1)变为高电平时，晶体管M5、M13为导通状态，使连接点J1、J2复位为低电平(Low)。
其他输入部420、上拉驱动部430、以及下拉驱动部440的构成是用于将连接点J1、J2适当地保持为高电平或者低电平的电路。
接着，图17中示出晶体管M10的图案布局。晶体管M10是进行栅极输出Gout(j)的晶体管，所以需要大的栅极宽度(沟道宽度)。因此，成为一对漏极/源极电极的输入电极73和输出电极75分别构成为梳齿状，以相互啮合的方式配置。
梳齿状的输入电极73分别连接到输入信号线连结部72。输入信号线连结部72连接着输入信号线70a。梳齿状的输出电极75分别连接到输出信号线连结部76。输出信号线连结部76连接到输出电极扩展部79。
并且，为了在晶体管M10的栅极与源极之间形成电容C3，作为栅极电极的控制电极125和输出电极扩展部79以在膜厚方向相互相对的方式配置。而且，以与控制电极125之间在膜厚方向夹着输出电极扩展部79的方式配置有辅助电极83，控制电极125和辅助电极83通过接触孔183相互连接。
输出电极扩展部79通过接触孔186连接到连结辅助构件84。连结辅助构件84连接着输出信号线70b。连结辅助构件84还通过接触孔188连接到连结部129。连结部129连接着栅极线121。
现有技术文献
专利文献
专利文献1：日本公开专利公报“特开2005-352455号公报(公开日：2005年12月22日)”
专利文献2：日本公开专利公报“特开平11-190857号公报(公开日：1999年7月13日)”
发明内容
发明要解决的问题
如图17的说明所记载的那样，专利文献1的电容C3形成如下构成：在与作为输出晶体管的晶体管M10的区域相邻的区域，在膜厚方向隔着绝缘膜层叠有控制电极125、输出电极扩展部79以及辅助电极83。由此，如图18所示，电容C101和电容C102并联，形成相当于电容C3的自举电容，电容C101通过相当于输出电极扩展部79的源极金属102和相当于控制电极125的栅极金属101在膜厚方向相对而形成，电容C102通过源极金属102和相当于辅助电极83的像素电极层103在膜厚方向相对而形成。
但是，输出晶体管的栅极宽度非常大，因此元件尺寸非常大，所以作为自举电容执行功能的电容C3的元件面积也相应地变大。因此，当与大面积的输出晶体管相邻地设置这样的大面积的电容时，显示面板的边框面积增大。
这样，利用现有的栅极单片技术形成的移位寄存器具有如下问题：连接到输出晶体管的自举电容需要大面积，使显示面板的边框面积增大。或者具有如下问题：不能形成充分的自举电容，不能进行移位寄存段的稳定的驱动。
本发明是鉴于上述现有的问题而完成的，其目的在于实现能达到连接到移位寄存段的晶体管的电容的面积节省的移位寄存器和具备该移位寄存器的显示装置。
用于解决问题的方案
为了解决上述问题，本发明的移位寄存器的特征在于，
在基板上以具备多个移位寄存段级联连接的构成的方式形成，
上述移位寄存段具备第1晶体管，上述第1晶体管具备与2个源极/漏极电极中的至少一方在与栅极电极相反的一侧在膜厚方向相对的电容电极，
上述电容电极和与上述电容电极相对的任一方上述源极/漏极电极中的任一方与上述移位寄存段的输出晶体管的控制电极电连接。
根据上述的发明，在与第1晶体管具备的2个源极/漏极电极中的至少任一方之间形成某种电容的情况下，不必如以往那样在与晶体管的有源区域在面板面内方向分离的部位另外设置电容用的区域，能使用大致与有源区域在膜厚方向相对的区域进行追加。因此，能将边框区域抑制得小。
综上所述，能起到可实现如下移位寄存器的效果：能达到连接到移位寄存段的晶体管的电容的面积节省。
另外，在第1晶体管是移位寄存段的输出晶体管的情况下，起到下面的效果。即，起到能形成充分的自举电容、能进行移位寄存段的稳定的驱动的效果，另外，起到如下效果：在第1晶体管的栅极电极与第1晶体管具备的2个源极/漏极电极中的至少任一方之间追加自举电容等电容的情况下，不必如以往那样在与晶体管的有源区域在面板面内方向分离的部位另外设置电容用的区域，能使用大致与有源区域在膜厚方向相对的区域进行追加。
为了解决上述问题，本发明的移位寄存器的特征在于，
在基板上以具备多个移位寄存段级联连接的构成的方式形成，
上述移位寄存段具备第1晶体管，
关于该第1晶体管，从其他元件连接到上述第1晶体管的栅极电极和2个源极/漏极电极中的一电极的第1配线与从另一其他元件连接到上述第1晶体管的上述栅极电极和上述2个源极/漏极电极中的不同的一电极的第2配线相互在膜厚方向相对地配置，
上述第1配线和上述第2配线使用相互不同的金属层。
根据上述的发明，通过将已设置的不同的配线区域相互相对配置，能对第1晶体管追加电容。
由此，在第1晶体管的任意的电极间追加电容的情况下，不必如以往那样在与晶体管的有源区域在面板面内方向分离的部位另外设置电容用的区域，能使用已设置的配线区域进行追加。因此，能将边框区域抑制得小。
综上所述，起到能实现如下移位寄存器的效果：能达到连接到移位寄存段的晶体管的电容的面积节省。
另外，起到如下效果：在第1晶体管是移位寄存段的输出晶体管的情况下，能形成充分的自举电容，能进行移位寄存段的稳定的驱动。
另外，因为能将配线的金属层原样地用于电容的追加，所以起到如下效果：能以在金属层的加工中使用的光掩模进行图案形成，不会伴随工艺工序的复杂化，并且不必新追加电容电极材料。
为了解决上述问题，本发明的移位寄存器的特征在于，
在基板上以具备多个移位寄存段级联连接的构成的方式形成，
使用源极/漏极金属层形成的第3配线与上述移位寄存段的输出晶体管的控制电极电连接，
上述第3配线在栅极金属层与连接到上述栅极金属层的第1电极之间以具有与上述栅极金属层和上述第1电极两者在膜厚方向相对的区域的方式配置。
根据上述的发明，第3配线配置于栅极金属层与第1电极之间而能追加两者之间的电容。因为第3配线配置于栅极金属层与第1电极之间，所以被传送到栅极金属层和第1电极的电场噪声难以通过第3配线传送到输出晶体管的控制电极。因此，为抑制移位寄存段的误动作所需的控制电极的电容可以减小，所以起到移位寄存器面积节省的效果。另外，通过移位寄存器的面积节省，起到能实现边框区域被抑制得小的显示装置的效果。
发明效果
本发明的移位寄存器如上所述，
在基板上以具备多个移位寄存段级联连接的构成的方式形成，
上述移位寄存段具备第1晶体管，上述第1晶体管具备与2个源极/漏极电极中的至少一方在与栅极电极相反的一侧在膜厚方向相对的电容电极，
上述电容电极和与上述电容电极相对的任一方上述源极/漏极电极中的任一方与上述移位寄存段的输出晶体管的控制电极电连接。
另外，本发明的移位寄存器如上所述，
在基板上以具备多个移位寄存段级联连接的构成的方式形成，
上述移位寄存段具备第1晶体管，
关于该第1晶体管，从其他元件连接到上述第1晶体管的栅极电极和2个源极/漏极电极中的一电极的第1配线与从另一其他元件连接到上述第1晶体管的上述栅极电极和上述2个源极/漏极电极中的不同的一电极的第2配线相互在膜厚方向相对地配置，
上述第1配线和上述第2配线使用相互不同的金属层。
另外，本发明的移位寄存器如上所述，
在基板上以具备多个移位寄存段级联连接的构成的方式形成，
使用源极/漏极金属层形成的第3配线与上述移位寄存段的输出晶体管的控制电极电连接，
上述第3配线在栅极金属层与连接到上述栅极金属层的第1电极之间以具有与上述栅极金属层和上述第1电极两者在膜厚方向相对的区域的方式配置。
综上所述，起到能实现如下移位寄存器的效果：能达到连接到移位寄存段的晶体管的电容的面积节省。
附图说明
图1示出本发明的实施方式，是说明第1实施方式的图案布局的俯视图。
图2是说明第1实施方式的接触部的图案布局的图，(a)是接触部的俯视图，(b)是(a)的A-A’线截面图。
图3是示出第1实施方式的接触部的连接关系的立体图。
图4是说明第1实施方式的第1变形例的图案布局的俯视图，(a)是第1例的俯视图，(b)是第2例的俯视图。
图5是说明第1实施方式的第2变形例的图案布局的图，(a)是接触部的俯视图，(b)是(a)的B-B’线截面图。
图6是说明第1实施方式的第3变形例的图案布局的图，(a)是使用大的厚度的绝缘膜的电容的截面图，(b)是使用小的厚度的绝缘膜的电容的截面图。
图7是说明第1实施方式的第4变形例的接触部的图案布局的图。
图8是示出第1实施方式的第5变形例的接触部的连接关系的图，(a)是接触部的立体图，(b)是接触部的俯视图和截面图。
图9示出本发明的实施方式，是说明第2实施方式的图案布局的俯视图。
图10示出本发明的实施方式，是说明第3实施方式的图案布局的一部分的立体图。
图11示出本发明的实施方式，是示出显示装置的构成的框图。
图12是示出图11的显示装置所具备的移位寄存器的构成的框图。
图13是说明图12的移位寄存器的各移位寄存段的图，(a)是移位寄存段的电路图，(b)是说明移位寄存段的动作的时序图。
图14示出本发明的实施方式，是说明第1晶体管的图，(a)是示出第1晶体管是输出晶体管的情况的例子的电路图，(b)是示出第1晶体管是与输出晶体管不同的晶体管的情况的第1例的电路图，(c)是示出第1晶体管是与输出晶体管不同的晶体管的情况的第2例的电路图。
图15示出现有技术，是示出移位寄存器的构成的框图。
图16是示出图15的移位寄存段的构成的电路图。
图17是示出图15的移位寄存段的图案布局的俯视图。
图18示出现有技术，是示出构成自举电容的部位的连接关系的立体图。
具体实施方式
如果使用图1～图14对本发明的实施方式进行说明，则如下所述。
图11中示出作为本实施方式的显示装置的液晶显示装置11的构成。
液晶显示装置11具备显示面板12、柔性印刷基板13、以及控制基板14。
显示面板12是使用TFT在玻璃基板上形成显示区域12a、多条栅极总线(扫描信号线)GL…、多条源极总线(数据信号线)SL…、以及栅极驱动器(扫描信号线驱动电路)15的有源矩阵型的显示面板，TFT采用非晶硅。也能使用采用多晶硅、CG硅、微晶硅、IGZO(In-Ga-Zn-O)等的TFT制作显示面板12。在后述的各实施例中，列举适合于使用采用非晶硅的TFT的构成的例子。显示区域12a是多个像素PIX…呈矩阵状配置的区域。像素PIX具备作为像素的选择元件的TFT21、液晶电容CL、以及辅助电容Cs。TFT21的栅极连接到栅极总线GL，TFT21的源极连接到源极总线SL。液晶电容CL和辅助电容Cs连接到TFT21的漏极。
多条栅极总线GL…包括栅极总线GL1、GL2、GL3、…、GLn，分别连接到栅极驱动器(扫描信号线驱动电路)15的输出。多条源极总线SL…包括源极总线SL1、SL2、SL3、…、SLm，分别连接到后述的源极驱动器16的输出。另外，虽然未图示，但形成有对像素PIX…的各辅助电容Cs赋予辅助电容电压的辅助电容配线。
栅极驱动器15在显示面板12上相对于显示区域12a设于与栅极总线GL…延伸的方向的一侧相邻的区域，依次对各个栅极总线GL…供给栅极脉冲(扫描脉冲)。而且也可以是其他栅极驱动器在显示面板12上相对于显示区域12a设于与栅极总线GL…延伸的方向的另一侧相邻的区域，与上述栅极驱动器15扫描相互不同的栅极总线GL。另外，也可以是相对于显示区域12a设于与栅极总线GL…延伸的方向的一侧相邻的区域的栅极驱动器和设于与另一侧相邻的区域的栅极驱动器扫描相互相同的栅极总线GL。这些栅极驱动器在显示面板12上与显示区域12a制成单片，被称为栅极单片、无栅极驱动器、面板内置栅极驱动器、栅极嵌入式面板等的栅极驱动器全部可包含于栅极驱动器15。
柔性印刷基板13具备源极驱动器16。源极驱动器16对各个源极总线SL…供给数据信号。源极驱动器16可以在显示面板12与显示区域12a制成单片。控制基板14连接到柔性印刷基板13，供给栅极驱动器15和源极驱动器16所需的信号、电源。从控制基板14输出的向栅极驱动器15供给的信号和电源通过柔性印刷基板13从显示面板12上向栅极驱动器15供给。
接着，对栅极驱动器15具备的移位寄存器的构成进行说明。
图12中示出作为上述移位寄存器的移位寄存器1的构成。
该移位寄存器1具有各移位寄存段SRk(k是自然数)级联连接的构成。各移位寄存段SRk具备置位端子SET、输出端子GOUT、复位端子RESET、低电平电源输入端子VSS、以及时钟输入端子CKA、CKB。在各移位寄存段SRk(k≥2)中，置位端子SET被输入前段SRk-1的输出信号GOUT(用输出端子OUT的附图标记代替)作为移位脉冲。初段SR1的置位端子SET被输入栅极起始脉冲GSP作为移位脉冲。输出端子GOUT将输出信号Gk输出到对应的扫描信号线GLk。复位端子RESET被输入下一段SRk+1的输出信号GOUT作为复位脉冲。低电平电源输入端子VSS被输入作为各移位寄存段SRk的低电平电位侧的电源电压的低电平电源电压VSS(用低电平电源输入端子VSS的附图标记代替)。时钟输入端子CKA和时钟端子CKB中的一方被输入时钟信号CK1，并且另一方被输入时钟信号CK2，在相邻的段间输入到时钟输入端子CKA的时钟信号和输入到时钟输入端子CKB的时钟信号相互交替。
时钟信号CK1、CK2具有如图13的(b)所示的波形(参照CKA和CKB)。时钟信号CK1、CK2是相互的时钟脉冲不重叠的非重叠时钟信号。在此，作为一例，具有以下时序：时钟信号CK1的时钟脉冲在时钟信号CK2的时钟脉冲的后面隔开1个时钟脉冲出现，时钟信号CK2的时钟脉冲在时钟信号CK1的时钟脉冲的后面隔开1个时钟脉冲出现。即，时钟信号CK1和时钟信号CK2的波形相互相同，而相互的时钟相位错开180度。
因此，在此时钟输入端子CKA被输入时钟信号CK1并且时钟输入端子CKB被输入时钟信号CK2的段和时钟输入端子CKA被输入时钟信号CK2并且时钟输入端子CKB被输入时钟信号CK1的段这两者被表现。
接着，图13的(a)中示出各移位寄存段SRk的构成。
移位寄存段SRk具备晶体管Tr1、Tr2、Tr3、Tr4以及电容CAP。作为输出晶体管的晶体管(第1晶体管)Tr4连接着电容CAP作为自举电容。上述晶体管全部是n沟道型的TFT。此外，成为形成以电容CAP为首的附加电容的对象的第1晶体管不限于输出晶体管。对此将在后面详述。
在晶体管Tr1中，栅极和漏极连接到置位输入端子Qn-1，源极连接到晶体管Tr4的栅极。在晶体管Tr4中，漏极连接到时钟输入端子CKA，源极连接到输出端子GOUT。即、晶体管Tr4作为传输门进行被输入到时钟输入端子CKA的时钟信号的通过和阻断。电容CAP连接到晶体管Tr4的栅极与源极之间。将电容CAP的、与晶体管Tr4的栅极连接的一侧的一端称为节点netA。
在晶体管Tr2中，栅极连接到时钟输入端子CKB，漏极连接到输出端子GOUT，源极连接到低电平电源输入端子VSS。在晶体管Tr3中，栅极连接到复位输入端子Qn+1，漏极连接到节点netA，源极连接到低电平电源输入端子VSS。
接着，使用图13的(b)对图13的(a)的构成的移位寄存段SRk的动作进行说明。
当置位输入端子Qn-1被输入移位脉冲时，晶体管Tr 1为导通状态，对电容CAP充电。该移位脉冲对于移位寄存段SR1是栅极起始脉冲GSP1，对于除该移位寄存段SR1以外的移位寄存段Sri是前段的输出信号Gk-1。通过使电容CAP充电，节点netA的电位上升，晶体管Tr4为导通状态，从时钟输入端子CKA输入的时钟信号CK1或者CK2出现在晶体管Tr4的源极，但接着在时钟输入端子CKA被输入时钟脉冲的瞬间，由于电容CAP的自举效应，节点netA的电位急剧上升，输入的时钟脉冲被传送到移位寄存段SRk的输出端子GOUT而输出，成为输出信号Gk的栅极脉冲。
当移位脉冲向置位输入端子Qn-1的输入结束时，晶体管Tr4为截止状态。并且，为了解除由于节点netA和输出端子GOUT为漂浮而引起的电荷的保持，利用被输入到复位输入端子Qn+1的复位脉冲使晶体管Tr3为导通状态，将节点netA和输出端子GOUT设为低电平电源VSS的电位。
然后，在移位脉冲再次被输入到置位输入端子Qn-1之前，利用被输入到时钟输入端子CKB的时钟信号CK2或者CK1的时钟脉冲使晶体管Tr2周期性地成为导通状态，由此将节点netA和输出端子GOUT刷新为低电平电源电位，即，将栅极总线GLk下拉到低电平。
这样，栅极脉冲依次被输出到栅极总线GL1、GL2、GL3、…。
接着，对作为上述移位寄存段SRk的输出晶体管的晶体管Tr4和作为自举电容的电容CAP的图案布局进行说明。
图1中示出从显示面板12的上表面侧(显示面侧)看时晶体管Tr4和电容CAP的图案的俯视图。
晶体管Tr4具备栅极电极Tr4g、源极电极(第1源极/漏极电极)Tr4s、以及漏极电极(第2源极/漏极电极)Tr4d。第1源极/漏极电极和第2源极/漏极电极是晶体管Tr4具备的2个源极/漏极电极中的一方和另一方，可以将漏极电极设为第1源极/漏极电极，将源极电极设为第2源极/漏极电极。
在此，如通常的底栅型TFT那样，在从显示面板12的上表面看的情况下，从下层侧朝向上层侧依次层叠着栅极电极Tr4g与源极电极Tr4s以及漏极电极Tr4d。在栅极电极Tr4g与源极电极Tr4s以及漏极电极Tr4d之间按顺序朝向上层侧层叠着栅极绝缘膜、硅i半导体层、以及硅n+半导体层。
源极电极Tr4是梳齿状的电极，具备：在面板平面上相互平行地延伸的多个源极指状电极(第1部分)Tr4s1…；以及源极连接电极(第2部分)Tr4s2，其作为这些多个源极指状电极Tr4s1…的分支源共同连接到源极指状电极Tr4s1…。同样，漏极电极Tr4是梳齿状的电极，具备：在面板平面上相互平行地延伸多个漏极指状电极(第1部分)Tr4d1…；以及漏极连接电极(第2部分)Tr4d2，其作为这些多个漏极指状电极Tr4d1…的分支源共同连接到漏极指状电极Tr4d1…。
源极指状电极Tr4s1…和漏极指状电极Tr4d1…以在面板平面上1条1条地相互啮合的方式配置，包含相互相邻的源极指状电极Tr4s1和漏极指状电极Tr4d1的正下方的两者之间的硅i半导体层区域成为形成晶体管Tr4的沟道区域的有源区域Tr4a。
源极连接电极Tr4s2连接到通向晶体管Tr4外的连接配线25，漏极连接电极Tr4d2连接到通向晶体管Tr4外的连接配线26。例如，源极连接电极Tr4s2连接到作为连接配线25的连接到图13的(a)中的输出端子GOUT的配线，漏极连接电极Tr4d2连接到作为连接配线26的连接到图13的(a)中的时钟输入端子CKA的配线。
栅极电极Tr4g在该有源区域Tr4a的正下方扩展，不到达在膜厚方向与漏极连接电极Tr4d2相对的位置，而到达在膜厚方向与源极连接电极Tr4s2相对的位置。由此，确保使栅极电极Tr4g与源极电极Tr4s之间的电容尽量大。
另外，栅极电极Tr4g在接触部Tr4c与和其他元件连接的连接配线31电连接，并且与成为电容CAP的节点netA侧的一端的电容电极CAPm电连接。在此，上述连接配线31相当于在图13的(a)中连接到节点netA的配线，由用于源极/漏极电极的金属层形成。
电容电极CAPm由作为透明电极的ITO、IZO等的像素电极层形成，以与源极指状电极Tr4s1…、源极连接电极Tr4s2以及漏极指状电极Tr4d1…在上层侧在膜厚方向相对的方式扩展。电容电极CAPm不与漏极连接电极Tr4d2在膜厚方向相对。
图2的(a)和(b)中示出接触部Tr4c的详细构成。图2的(b)是图2的(a)的A-A’线截面图。
如图2的(a)所示，接触部Tr4c具有如下构成：通过设于由连接配线31形成的矩形环部32的内侧区域的接触孔33a，使连接配线31、栅极电极Tr4g以及电容电极CAPm相互电连接。该接触部Tr4c能利用将构成连接配线31的金属层转换到构成晶体管Tr4的栅极电极Tr4g的金属层的部分的区域而构成。并且，在该情况下，电容电极CAPm能利用在该转换的部分存在的像素电极层。
另外，设有从矩形环部32的源极连接电极Tr4s2侧的一边朝向矩形环部32的内侧区域的中心部引出的连接配线31的引出部32a。
如图2的(b)所示，在接触部Tr4c形成如下构成：从下层侧起依次层叠着玻璃基板(基板)35、栅极电极Tr4g、栅极绝缘膜36、包括下层侧的硅i半导体层34a以及上层侧的硅n+半导体层34b的半导体层34、包括下层侧的Ti层31a和上层侧的Al层31b的连接配线31、包括SiNx、SiO2等的无机绝缘膜的钝化膜37、有机绝缘膜38、以及电容电极CAPm。
接触孔33a以贯穿有机绝缘膜38、钝化膜37、以及栅极绝缘膜36的方式形成。在接触孔33a的底部，栅极电极Tr4g和电容电极CAPm接触。另外，在引出部32a上的区域，以从引出部32a的前端侧起硅i半导体层34a、硅n+半导体层34b、Ti层31a、以及Al层31b分别依次地露出的方式实施阶梯状的图案蚀刻。在该阶梯状的图案中，连接配线31和电容电极CAPm接触。
接触孔33a能使用1片光掩模形成。更具体地，例如，首先使用1片光掩模在有机绝缘膜38中形成接触孔，接着，以该有机绝缘膜38的接触孔的图案、连接配线31以及半导体层34为掩模，连续地蚀刻钝化膜37和栅极绝缘膜36。在这样形成的接触孔33a上层叠和图案化电容电极CAPm。
根据该接触部Tr4c的构成，如图3所示，栅极电极Tr4g和连接配线31成为通过电容电极CAPm相互间接地电连接的状态。
这样，电容电极CAPm与源极/漏极电极(在此为源极指状电极Tr4s1…与源极连接电极Tr4s2以及漏极指状电极Tr4d1…)之间形成第1电容。并且，电容电极CAPm通过接触部Tr4c与栅极金属Tr4g连接，即与作为晶体管Tr4的控制电极的节点netA电连接，因此利用在第1电容中的电容电极CAPm与源极电极Tr4s(源极指状电极Tr4s1…和源极连接电极Tr4s2)之间形成的第2电容和在栅极电极Tr4g与源极电极Tr4s之间形成的第3电容的合成电容，形成晶体管Tr4的栅极—源极间的大致全部电容。在此特别将其中的第2电容设为电容CAP。
而且，第2电容比在电容电极CAPm与漏极指状电极Tr4d1…之间形成的电容大，所以电容电极CAPm与作为一方源极/漏极电极的源极电极Tr4s之间的电容比电容电极CAPm与作为另一方源极/漏极电极的漏极电极Tr4d之间的电容大。
具备如上述的电容电极CAPm一般表示如下情况：为了在移位寄存器的输出晶体管的栅极电极与输出晶体管具备的2个源极/漏极电极中的至少任一方之间追加电容，具备与该输出晶体管的一方源极/漏极电极在与栅极电极相反的一侧在膜厚方向相对的电容电极。
另外，这一般表示如下情况：相对于移位寄存器的输出晶体管具备的2个源极/漏极电极中的至少任一方，具备与该输出晶体管的一方源极/漏极电极在与栅极电极相反的一侧在膜厚方向相对的电容电极。即，如上述例那样，即使是电容电极CAPm没有连接到输出晶体管的栅极电极的构成，也同样能进行在膜厚方向与源极/漏极电极相对的电容电极的配置。
由此，在与输出晶体管具备的2个源极/漏极电极中的至少任一方之间形成某种电容的情况下，或者在输出晶体管的栅极电极与输出晶体管具备的2个源极/漏极电极中的至少任一方之间追加电容的情况下，不必如以往那样在面板面内方向与输出晶体管的有源区域分离的部位另外设置电容用的区域，能使用大致与有源区域在膜厚方向相对的区域进行追加。因此，能将边框区域抑制得小。另外，因为能将上述有源区域上的、因为没有其他使用用途所以以往被除去的像素电极层原样地用作电容电极，所以能用像素电极层的加工所使用的光掩模进行图案形成，不会伴随工艺工序的复杂化，并且不必新追加电容电极材料。
另外，在想要使栅极电极与一方源极/漏极电极之间的电容比栅极电极与另一方源极/漏极电极之间的电容大的情况下，如源极连接电极Tr4s和电容电极CAPm的关系那样，能使用在配置于输出晶体管的有源区域外的部分形成想要设置得大的电容的一部分。
另外，能利用将构成从输出晶体管的外部连接到栅极电极的连接配线的金属层转换到构成输出晶体管的栅极电极的金属层的部分的区域来构成连接电容电极的栅极电极的部位，因此能节约配线连接部的数量和占用面积。因此，能相应地较大地确保驱动电路部分的区域，能实现驱动电路的尺寸扩大即电流驱动能力的扩大。
此外，关于图1的构成，在将晶体管Tr4设为顶栅型的TFT的情况下，只要相对于源极电极Tr4s和漏极电极Tr4d，将栅极电极Tr4g和电容电极CAPm的上下关系替换即可。
接着，图4的(a)中示出晶体管Tr4和电容CAP的图案布局的第1变形例的第1例的构成。
第1变形例的第1例的构成如下：将图1的图案布局的电容电极CAPm设为与源极指状电极Tr4s1…和源极连接电极Tr4s2在膜厚方向相对、而与漏极指状电极Tr4d1…和漏极连接电极Tr4d2在膜厚方向不相对的电容电极CAPm’。在该情况下，仅在栅极电极Tr4g与源极电极Tr4s之间形成要追加的电容。因此，在此在电容电极CAPm与源极/漏极电极之间形成的第1电容和在电容电极CAPm与源极电极Tr4s之间形成的第2电容相等。
利用图4的(a)的构成，可提供在与输出晶体管具备的2个源极/漏极电极的任一方之间形成某种电容的情况、和在输出晶体管的栅极电极与输出晶体管具备的2个源极/漏极电极的任一方之间追加电容的情况的构成。
另外，在图4的(a)的构成中，电容电极CAPm与半导体层以具有重叠区域的方式相对，半导体层配置于晶体管Tr4的、除去与源极电极Tr4s以及漏极电极Tr4d在膜厚方向相对的区域之外的有源区域。根据该构成，电容电极和源极/漏极电极的重叠面积大，所以能更有效地较大地确保电容。
接着，图4的(b)示出晶体管Tr4和电容CAP的图案布局的第1变形例的第2例的构成。
第1变形例的第2例的构成是在图4的(a)的构成中，电容电极CAPm被置换为电容电极CAPm’，电容电极CAPm’与半导体层不相对，半导体层配置于晶体管Tr4的除去与源极电极Tr4s和漏极电极Tr4d在膜厚方向相对的区域之外的有源区域。特别是在图4的(b)中，电容电极CAPm的图案以在膜厚方向看时进入到源极指状电极Tr4s1…和源极连接电极Tr4s2的图案的内侧的方式形成。根据该构成，在制造工序中，即使是电容电极位置相对于源极/漏极电极偏移地形成的情况，电容的大小的变化量也小，能形成稳定大小的电容。
利用图4的(a)或者(b)的构成，能针对输出晶体管具备的2个源极/漏极电极中期望的一方形成或者追加电容。
接着，图5的(a)和(b)示出晶体管Tr4和电容CAP的图案布局的第2变形例的构成。图5的(a)是该图案布局的俯视图，图5的(b)是图5的(a)的B-B’线截面图。
第2变形例的构成中将图1的图案布局的接触部Tr4c设为接触部Tr4c’。
在接触部Tr4c’，如图5的(a)和(b)所示，连接配线31通过中央的接触孔33c直接连接到栅极电极Tr4g，电容电极CAPm通过以包围接触孔33c的方式开设的接触孔33d直接连接到连接配线31。
在图5的(a)和(b)的构成中，也利用将构成从输出晶体管的外部连接到栅极电极的连接配线的金属层转换到构成输出晶体管的栅极电极的金属层的部分的区域来构成连接电容电极和栅极电极的部位，因此能节约配线连接部的数量和占用面积。因此，能相应地较大地确保驱动电路部分的区域，能实现驱动电路的尺寸扩大即电流驱动能力的扩大。
接着，图6(a)和(b)中示出晶体管Tr4和电容CAP的图案布局的第3变形例的构成的说明图。
第3变形例的构成是在图1的图案布局中，如图6(a)所示，在电容电极CAPm与源极电极Tr4s以及漏极电极Tr4d之间形成厚度为D1的绝缘膜39的情况下，如图6(b)所示，以成为比厚度D 1小的厚度D2的方式削薄绝缘膜之后形成电容电极CAPm。当厚度D1大时，电容电极CAPm与源极电极Tr4s以及漏极电极Tr4d之间的电容变小，所以在这样的情况下将厚度减少到D2时，可显著得到增大电容CAP的效果。
例如，上述绝缘膜，如图3(b)所示的有机绝缘膜38的厚度D1，本来为了在像素PIX中将像素电极与信号配线之间的寄生电容抑制得小而设定得大，所以至少大致在与有源区域在膜厚方向相对的区域即形成上述第1电容的区域降低到厚度D2即可。另外，在图3(b)中，上述绝缘膜是包括无机绝缘膜的钝化膜37和有机绝缘膜38的层叠结构，所以可以在形成第1电容的区域仅残留钝化膜37作为上述绝缘膜。这样，电容电极CAPm与源极电极Tr4s以及漏极电极Tr4d之间的绝缘膜的厚度只要比显示区域12a的像素电极层与作为选择元件的TFT21的源极/漏极金属层之间的绝缘膜的厚度小即可。
接着，图7中示出晶体管Tr4和电容CAP的图案布局的第4变形例的构成的说明图。
第4变形例将图1的图案布局的接触部Tr4c设为接触部Tr4c”。
如图7所示，接触部Tr4c”为如下构成：连接配线31通过接触孔41连接到电容电极CAPm，并且栅极电极Tr4g通过设于与接触孔41不重叠的区域的接触孔42连接到电容电极CAPm。
接着，图8的(a)和(b)中示出晶体管Tr4和电容CAP的图案布局的第5变形例的构成的说明图。
第5变形例将图1的图案布局的接触部Tr4c设为如下构成：栅极电极Tr4g和电容电极CAPm相互通过连接配线31间接地连接。图8的(a)是接触部Tr4c的立体图，图8的(b)是接触部Tr4c的俯视图和截面图。
在该情况下，在与栅极电极Tr4g被转换到连接配线31的位置不同的位置，连接配线31和电容电极CAPm通过接触而相互电连接。如图8的(b)所示，接触部Tr4c形成如下构成：在玻璃基板上(未图示)从下层侧起依次层叠着栅极电极Tr4g、栅极绝缘膜36、连接配线31、钝化膜37、有机绝缘膜38、以及电容电极CAPm。连接配线31通过形成于栅极绝缘膜36的接触孔44a连接到栅极电极Tr4g，电容电极CAPm通过形成于钝化膜37和有机绝缘膜38的接触孔44b连接到连接配线31。接触孔44a和接触孔44b在膜厚方向看所形成的位置相互不同。
在图8的(a)和(b)的构成中，也能利用将构成从输出晶体管的外部连接到栅极电极的连接配线的金属层转换到构成输出晶体管的栅极电极的金属层的部分的区域来构成电连接电容电极和栅极电极的部位，因此能节约配线连接部的数量和占用面积。因此，能相应地较大地确保驱动电路部分的区域，能实现驱动电路的尺寸的扩大即电流驱动能力的扩大。
此外，在图2的(a)和(b)、图3、图5的(a)和(b)、图7、以及图8的(a)和(b)的各接触部，电连接栅极电极Tr4g和连接配线31的图案与电连接电容电极CAPm和栅极电极Tr4g的图案未独立地分离，而相互复合，由此两连接成立。即，连接配线31和栅极电极Tr4g的电连接、电容电极CAPm和栅极电极Tr4g的电连接中的一方电连接是通过另一方基于直接接触的电连接的间接的电连接。
因为栅极电极Tr4g配置于比源极电极Tr4s和漏极电极Tr4d(源极/漏极金属层)更靠近玻璃基板(基板)35的层，所以从靠近玻璃基板(基板)35的层侧朝向远离侧依次配置有栅极电极Tr4g、连接配线31(源极/漏极金属层)、电容电极CAPm。此时，以往进行从连接配线31向下层侧的栅极电极Tr4g的接触，因此在考虑到进一步使电容电极CAPm与栅极电极Tr4g电连接的情况下，当制作使电容电极CAPm与栅极电极Tr4g直接接触的图案时，在从连接配线31朝向栅极电极Tr4g的接触工艺之后，进行从电容电极CAPm朝向栅极电极Tr4g的接触工艺。在该情况下，进行2次接触图案的对位，因此需要包含大的尺寸余量的大尺寸的栅极电极Tr4g的接触焊盘。
但是，如果取代如以往那样追加从电容电极CAPm向栅极电极Tr4g的接触，而将一方电连接设为通过另一方基于直接接触的电连接的间接的电连接，则能一次制作在例如图2的(a)和(b)中当电容电极CAPm图案化时从电容电极CAPm向栅极电极Tr4g的接触和从电容电极CAPm向连接配线31的接触。电容电极CAPm和栅极电极Tr4g通过直接接触而进行电连接，栅极电极Tr4g和连接配线31通过电容电极CAPm和栅极电极Tr4g的该接触而间接地电连接。此时，接触孔33a能使电容电极CAPm同时接触栅极电极Tr4g和连接配线31。
此外，形成接触部所需的掩模数量在图2的(a)和(b)中是1片，在图5的(a)和(b)中是2片，在图7中是1片，在图8的(b)中是2片。
在图5的(a)和(b)中，栅极电极Tr4g、连接配线31、电容电极CAPm只要在一个部位的接触孔中依次接触即可，所以图案简单，工艺非常容易，全部接触图案的面积也能抑制得小。
另外，在图7中，能从最上层的电容电极CAPm与栅极电极Tr4g和连接配线31这2个同时进行接触，所以尽管接触孔在位于相互不同的位置的2个部位形成，但掩模是1片，图案尺寸上的制约少，工艺容易。
另外，在图8的(a)和(b)中，在进行从连接配线31向栅极电极Tr4g的接触后仅形成从电容电极CAPm向连接配线31的浅的接触孔，所以虽然接触孔在位于相互不同的位置的2个部位形成，但工艺容易。
这样，在图2的(a)和(b)、图3、图5的(a)和(b)、图7、以及图8的(a)和(b)的各接触部，占用面积的节约容易达到。另外，因为接触形成工艺的次数少，所以配线连接部的实质的数量被抑制，并且难以引起工艺不良。
并且，在图5的(a)和(b)的接触部，电容电极CAPm和栅极电极Tr4g以及连接配线31的相互的电连接在从膜厚方向看时在相互重叠的区域进行。这样，通过将各电连接部位集中在相同或大致相同的区域形成，能使接触部的图案非常小。另外，在图2的(a)和(b)、图3、图7、以及图8的(a)和(b)的各接触部，在膜厚方向看时，电容电极CAPm和栅极电极Tr4g以及连接配线31中的1个与其他2个在相互不同的区域连接，由此进行电容电极CAPm和栅极电极Tr4g以及连接配线31的相互的电连接。这样，如果设置2个接触部位分别进行电连接，则能分别形成各接触孔。因此，能降低由于断差引起的断线、高电阻化，能得到稳定的接触电阻。
此外，作为形成以使用图1～图8说明的电容CAP为首的附加电容的对象的第1晶体管能采用例如图13的(a)的晶体管Tr1、Tr3那样具有与作为输出晶体管的控制电极的节点netA连接的源极/漏极电极的、与输出晶体管不同的晶体管。此时，为了形成附加电容，与源极/漏极电极成对的电容电极可以连接到该源极/漏极电极以外的某处。
此外，在使用图1～图8的上面的说明中，假设如图14的(a)所示，第1晶体管是移位寄存段的输出晶体管Tr10的情况。在该情况下，电容电极CAPm与作为输出晶体管Tr10的控制电极的节点netA电连接。节点netA是与和输出晶体管Tr10不同的移位寄存段的晶体管Tr11的一方源极/漏极电极电连接等的、能转换要使用的金属层的部位，因此与输出晶体管Tr10的栅极直接连接的情况、不直接连接的情况两者都可以。另外，电容电极CAPm与节点netA直接连接的情况、不直接连接的情况两者都可以。
另外，除此之外，如图14的(b)所示，也能构成为：第1晶体管是移位寄存段的晶体管Tr21，是与移位寄存段的输出晶体管Tr20不同的晶体管。在此，电容电极CAPm与节点netA电连接，并且与晶体管Tr21的一方源极/漏极电极之间形成电容。
而且，如图14的(c)所示，也能构成为：第1晶体管是与移位寄存段的输出晶体管Tr30不同的移位寄存段的晶体管Tr31，晶体管Tr31的一方源极/漏极电极与节点netA电连接，因此，在晶体管Tr31的一方源极/漏极电极与电容电极CAPm之间形成电容。
接着，图9中示出关于晶体管Tr4和电容CAP的图案布局的不同实施方式的构成。
图9的构成是如下构成：对于如电容CAP那样想要对晶体管Tr4追加的电容，在从其他元件连接到晶体管Tr4的一电极的第1配线和从另一其他元件连接到晶体管Tr4的不同的一电极的第2配线相互在膜厚方向相对地配置。作为上述的一电极和不同的一电极，能对应于想要追加的电容的位置从栅极电极、源极电极、以及漏极电极中任意选择。第1配线和第2配线以一方包括栅极金属、另一方包括源极金属的方式使用相互不同的金属层。
在对晶体管Tr4追加电容CAP的情况下，使从其他TFT元件连接到晶体管Tr4的例如栅极电极的作为例如第1配线的连接配线31和从其他TFT元件连接到晶体管Tr4的例如源极电极的作为例如第2配线的连接配线43在膜厚方向相对。
根据图9的构成，通过使已设置的不同的配线区域相互相对配置，能对输出晶体管追加电容。
由此，在输出晶体管的任意的电极间追加电容的情况下，不必如以往那样在与输出晶体管的有源区域在面板面内方向分离的部位另外设置电容用的区域，能使用已设置的配线区域进行追加。因此，能将边框区域抑制得小。另外，能将配线的金属层原样用于电容的追加，因此能用在金属层的加工中使用的光掩模进行图案形成，不会伴随工艺工序的复杂化，并且不必新追加电容电极材料。
接着，示出关于晶体管Tr4和电容CAP的图案布局的另一不同的实施方式的构成。
图10中用立体图示出形成该图案布局的一部分的、电容CAP和栅极电极Tr4的接触部附近的配置。
在图10中，与作为晶体管(第1晶体管)Tr4的控制电极的节点netA电连接的、使用源极/漏极电极层的连接配线(第3配线)45以在移位寄存段SRk的、连接到晶体管Tr的作为一方源极/漏极电极的源极电极的栅极金属层Trg与连接到该栅极金属层Trg的电容电极(第1电极)CAPm”之间具有与栅极金属层Trg和电容电极CAPm”两者在膜厚方向相对的区域的方式配置。该栅极金属层Trg在图10中连接到栅极总线GL。
在专利文献1中，图17记载的输出晶体管的控制电极125连接到辅助电极83，因此液晶层会面对图18记载的最上层的像素电极层103(相当于辅助电极83)的上层侧。在这样的构成中，伴随显示驱动的电场噪声从液晶层侧通过像素电极层103传送到输出晶体管的控制电极(在图12(a)中相当于节点netA)，因此有可能产生输出晶体管的误动作。
相对于此，在图10的构成中，第3配线配置于栅极金属层与第1电极之间，能追加两者之间的电容。在该情况下，来自与电容电极CAPm”在上层侧面对的液晶层LC的噪声只要不通过在连接配线31与电容电极CAPm”以及栅极金属层Trg之间形成的电容Cf1、Cf2，就难以传送到节点netA。在电容电极CAPm和栅极金属层Trg具有遮蔽连接配线45的效果的基础上，电容Cf1、Cf2能与配线31和电容电极CAPm”栅极金属层Trg的元件常数对应地构成滤波器，所以如果作为屏蔽和噪声频率的滤波器的一部分构成电容Cf1、Cf2，则噪声极其难以传送。
利用图10的构成，输出晶体管的控制电极的电位稳定，因此能正确驱动输出晶体管，能抑制移位寄存段的误动作。
另外，为了抑制移位寄存段的误动作所需的控制电极的电容减小，因此移位寄存器的面积节省。另外，通过使移位寄存器的面积节省，能实现边框区域被抑制得小的显示装置。
此外，在图10的构成中，作为第1晶体管可以取代输出晶体管而使用与输出晶体管不同的晶体管。
综上所述，
本发明的移位寄存器的特征在于，
在基板上以具备多个移位寄存段级联连接的构成的方式形成，
上述移位寄存段具备第1晶体管，上述第1晶体管具备与2个源极/漏极电极中的至少一方在与栅极电极相反的一侧在膜厚方向相对的电容电极，
上述电容电极和与上述电容电极相对的任一方上述源极/漏极电极中的任一方与上述移位寄存段的输出晶体管的控制电极电连接。
另外，本发明的移位寄存器在上述的发明中，
也可以是，上述电容电极与上述控制电极电连接，上述第1晶体管是上述输出晶体管。或者也可以是，上述电容电极与上述控制电极电连接，上述第1晶体管是与上述输出晶体管不同的晶体管。或者也可以是，与上述电容电极相对的任一方上述源极/漏极电极与上述控制电极电连接，上述第1晶体管是与上述输出晶体管不同的晶体管。
根据上述的发明，在与第1晶体管具备的2个源极/漏极电极中的至少任一方之间形成某种电容的情况下，不必如以往那样在与晶体管的有源区域在面板面内方向分离的部位另外设置电容用的区域，能使用大致与有源区域在膜厚方向相对的区域进行追加。因此，能将边框区域抑制得小。
综上所述，起到能实现如下移位寄存器的效果：能达到连接到移位寄存段的晶体管的电容的面积节省。
另外，在第1晶体管是移位寄存段的输出晶体管的情况下起到下面的效果。即，起到能形成充分的自举电容、能进行移位寄存段的稳定的驱动的效果，另外，起到如下效果：在第1晶体管的栅极电极与第1晶体管具备的2个源极/漏极电极中的至少任一方之间追加自举电容等电容的情况下，不必如以往那样在与晶体管的有源区域在面板面内方向分离的部位另外设置电容用的区域，能使用大致与有源区域在膜厚方向相对的区域进行追加。
本发明的移位寄存器的特征在于，
上述2个源极/漏极电极分别具备：第1部分，其配置于上述第1晶体管的有源区域；以及第2部分，其配置于上述有源区域外，连接到上述第1部分，
上述电容电极与上述2个源极/漏极电极的一方具备的上述第1部分和上述第2部分以及上述2个源极/漏极电极的另一方具备的上述第1部分在膜厚方向相对，另一方面，与上述2个源极/漏极电极的另一方具备的上述第2部分在膜厚方向不相对。
根据上述的发明，起到如下效果：能使电容电极与一方源极/漏极电极之间的电容比电容电极与另一方源极/漏极电极之间的电容大。
本发明的移位寄存器的特征在于，
上述电容电极仅与上述2个源极/漏极电极的任一方在膜厚方向相对。
根据上述的发明，起到如下效果：能在电容电极与第1晶体管具备的2个源极/漏极电极的任一方之间形成某种电容。
本发明的移位寄存器的特征在于，
上述电容电极与以下半导体层不相对：该半导体层配置于与上述第1晶体管的上述2个源极/漏极电极在膜厚方向相对的区域以外的有源区域。
根据上述的发明，起到如下效果：在制造工序中，即使是电容电极的位置相对于源极/漏极电极偏移而形成的情况，电容的大小的变化量也小，能形成稳定的大小的电容。
本发明的移位寄存器的特征在于，
上述电容电极与以下半导体层相对：该半导体层配置于与上述第1晶体管的上述2个源极/漏极电极在膜厚方向相对的区域以外的有源区域。
根据上述的发明，因为电容电极和源极/漏极电极的重叠面积大，所以起到能更有效地较大地确保电容的效果。
本发明的移位寄存器的特征在于，
上述第1晶体管的栅极电极配置于比上述2个源极/漏极电极更靠近上述基板的层，
从其他元件连接到上述栅极电极的、配置于比上述栅极电极更远离上述基板的层的连接配线和上述栅极电极的电连接以及上述电容电极和上述栅极电极的电连接中的一方电连接是通过另一方基于直接接触的电连接的间接的电连接。
根据上述的发明，电连接栅极电极和连接配线的图案和电连接电容电极和栅极电极的图案未独立地分离而相互复合，由此两连接成立，所以起到容易达到占用面积的节约的效果。另外，因此接触工艺的次数少，所以起到如下效果：配线连接部的实质数量被抑制，并且难以引起工艺不良。
本发明的移位寄存器的特征在于，
上述电容电极和上述栅极电极以及上述连接配线的相互的电连接在从膜厚方向看时相互重叠的区域进行。
根据上述的发明，各电连接部位集中形成于相同或者大致相同的区域，所以起到能使进行电连接的部分的图案非常小的效果。
本发明的移位寄存器的特征在于，
在膜厚方向看时，上述电容电极和上述栅极电极以及上述连接配线中的1个与其他2个在相互不同的区域连接，由此进行上述电容电极和上述栅极电极以及上述连接配线的相互的电连接。
根据上述的发明，设有2个接触部位而分别进行电连接，因此能单独地形成各接触孔。因此，起到如下效果：能降低由于断差引起的断线、高电阻化，能得到稳定的接触电阻。
本发明的显示装置的特征在于，
具备上述移位寄存器，将来自上述移位寄存段的上述输出用于显示驱动。
根据上述的发明，通过使移位寄存器的面积节省而起到能实现边框区域被抑制得小的显示装置的效果。
本发明的显示装置的特征在于，
上述电容电极使用在显示区域所使用的像素电极层。
根据上述的发明，能将第1晶体管的有源区域上的、因为没有其他使用用途而以往被除去的像素电极层原样用作电容电极。因此，起到如下效果：能用在像素电极层的加工中使用的光掩模进行图案形成，不会伴随工艺工序的复杂化，并且不必新追加电容电极材料。
本发明的显示装置的特征在于，
具备像素的选择元件，
上述电容电极与上述源极/漏极电极之间的绝缘膜的厚度比上述显示区域的上述像素电极层与上述选择元件的源极/漏极金属层之间的绝缘膜的厚度小。
根据上述的发明，能将绝缘膜在电容电极与源极/漏极电极之间减小厚度后使用，其中绝缘膜为了在显示区域将像素电极与信号配线之间的寄生电容抑制得小而将厚度设定得大，因此起到能增大电容电极与源极/漏极电极之间的电容的效果。
本发明的移位寄存器的特征在于，
在基板上以具备多个移位寄存段级联连接的构成的方式形成，
上述移位寄存段具备第1晶体管，
第1配线和第2配线相互在膜厚方向相对地配置，上述第1配线从其他元件连接到上述第1晶体管的栅极电极和2个源极/漏极电极中的一电极，上述第2配线从另一其他元件连接到上述第1晶体管的上述栅极电极和上述2个源极/漏极电极中的不同的一电极，
上述第1配线和上述第2配线使用相互不同的金属层。
根据上述的发明，通过使已设置的不同的配线区域相互地相对配置，能对第1晶体管追加电容。
由此，在第1晶体管的任意的电极间追加电容的情况下，不必如以往那样在与晶体管的有源区域在面板面内方向分离的部位另外设置电容用的区域，能使用已设置的配线区域进行追加。因此，能将边框区域抑制得小。
综上所述，起到能实现如下移位寄存器的效果：其能达到连接到移位寄存段的晶体管的电容的面积节省。
另外，在第1晶体管是移位寄存段的输出晶体管的情况下，起到如下效果：能形成充分的自举电容，能进行移位寄存段的稳定的驱动。
另外，因为能将配线的金属层原样地用于电容的追加，所以起到如下效果：能用在金属层的加工中使用的光掩模进行图案形成，不会伴随工艺工序的复杂化，并且不必新追加电容电极材料。
本发明的显示装置的特征在于，
具备上述移位寄存器，将来自上述移位寄存段的输出用于显示驱动。
根据上述的发明，通过使移位寄存器的面积节省，起到能实现边框区域被抑制得小的显示装置的效果。
本发明的移位寄存器的特征在于，
在基板上以具备多个移位寄存段级联连接的构成的方式形成，
使用源极/漏极金属层形成的第3配线与上述移位寄存段的输出晶体管的控制电极电连接，
上述第3配线在栅极金属层与连接到上述栅极金属层的第1电极之间以具有与上述栅极金属层和上述第1电极两者在膜厚方向相对的区域的方式配置。
根据上述的发明，第3配线配置于栅极金属层与第1电极之间而能追加与两者之间的电容。第3配线配置于栅极金属层与第1电极之间，所以被传送到栅极金属层和第1电极的电场噪声难以通过第3配线被传送到输出晶体管的控制电极。因此，为了抑制移位寄存段的误动作而需要的控制电极的电容可以减小，因此起到移位寄存器的面积节省的效果。另外，通过使移位寄存器的面积节省，起到能实现边框区域被抑制得小的显示装置的效果。
本发明的显示装置的特征在于，
具备上述移位寄存器，将来自上述移位寄存段的输出用于显示驱动。
根据上述的发明，通过使移位寄存器的面积节省，起到能实现边框区域被抑制得小的显示装置的效果。
本发明的显示装置的特征在于，
上述栅极金属层与被供给来自上述移位寄存段的输出的扫描信号线电连接。
根据上述的发明，起到如下效果：在对输出晶体管附加自举电容的情况下，能抑制从液晶层等显示元件通过自举电容传送到输出晶体管的控制电极的电场噪声，能使显示装置正确驱动。
本发明不限于上述的实施方式，基于技术常识适当变更上述实施方式的发明、将其组合而得到的发明也包含于本发明的实施方式。
工业上的可利用性
本发明能适用于有源矩阵型的显示装置。
附图标记说明
Figure BPA00001624941300281

Claims (19)

1.一种移位寄存器，其特征在于，
在基板上以具备多个移位寄存段级联连接的构成的方式形成，
上述移位寄存段具备第1晶体管，上述第1晶体管具备与2个源极/漏极电极中的至少一方在与栅极电极相反的一侧在膜厚方向相对的电容电极，
上述电容电极和与上述电容电极相对的任一方上述源极/漏极电极中的任一方与上述移位寄存段的输出晶体管的控制电极电连接。
2.根据权利要求1所述的移位寄存器，其特征在于，
上述电容电极与上述控制电极电连接，上述第1晶体管是上述输出晶体管。
3.根据权利要求1所述的移位寄存器，其特征在于，
上述电容电极与上述控制电极电连接，上述第1晶体管是与上述输出晶体管不同的晶体管。
4.根据权利要求1所述的移位寄存器，其特征在于，
与上述电容电极相对的任一方上述源极/漏极电极与上述控制电极电连接，上述第1晶体管是与上述输出晶体管不同的晶体管。
5.根据权利要求1至4中的任一项所述的移位寄存器，其特征在于，
上述2个源极/漏极电极分别具备：第1部分，其配置于上述第1晶体管的有源区域；第2部分，其配置于上述有源区域外，连接到上述第1部分，
上述电容电极与上述2个源极/漏极电极的一方具备的上述第1部分和上述第2部分以及上述2个源极/漏极电极的另一方具备的上述第1部分在膜厚方向相对，另一方面，与上述2个源极/漏极电极的另一方具备的上述第2部分在膜厚方向不相对。
6.根据权利要求1至4中的任一项所述的移位寄存器，其特征在于，
上述电容电极仅与上述2个源极/漏极电极的任一方在膜厚方向相对。
7.根据权利要求6所述的移位寄存器，其特征在于，
上述电容电极与以下半导体层不相对：该半导体层配置于与上述第1晶体管的上述2个源极/漏极电极在膜厚方向相对的区域以外的有源区域。
8.根据权利要求6所述的移位寄存器，其特征在于，
上述电容电极与以下半导体层相对：该半导体层配置于与上述第1晶体管的上述2个源极/漏极电极在膜厚方向相对的区域以外的有源区域。
9.根据权利要求2所述的移位寄存器，其特征在于，
上述第1晶体管的栅极电极配置于比上述2个源极/漏极电极更靠近上述基板的层，
从其他元件连接到上述栅极电极的、配置于比上述栅极电极更远离上述基板的层的连接配线和上述栅极电极的电连接以及上述电容电极和上述栅极电极的电连接中的一方电连接是通过另一方基于直接接触的电连接的间接的电连接。
10.根据权利要求9所述的移位寄存器，其特征在于，
上述电容电极和上述栅极电极以及上述连接配线的相互的电连接在从膜厚方向看时相互重叠的区域进行。
11.根据权利要求9所述的移位寄存器，其特征在于，
在膜厚方向看时，上述电容电极和上述栅极电极以及上述连接配线中的1个与其他2个在相互不同的区域连接，由此进行上述电容电极和上述栅极电极以及上述连接配线的相互的电连接。
12.一种显示装置，其特征在于，
具备权利要求1至11中的任一项所述的移位寄存器，将来自上述移位寄存段的输出用于显示驱动。
13.根据权利要求12所述的显示装置，其特征在于，
上述电容电极使用在显示区域所使用的像素电极层。
14.根据权利要求13所述的显示装置，其特征在于，
具备像素的选择元件，
上述电容电极与上述源极/漏极电极之间的绝缘膜的厚度比上述显示区域的上述像素电极层与上述选择元件的源极/漏极金属层之间的绝缘膜的厚度小。
15.一种移位寄存器，其特征在于，
在基板上以具备多个移位寄存段级联连接的构成的方式形成，
上述移位寄存段具备第1晶体管，
关于该第1晶体管，从其他元件连接到上述第1晶体管的栅极电极和2个源极/漏极电极中的一电极的第1配线与从另一其他元件连接到上述第1晶体管的上述栅极电极和上述2个源极/漏极电极中的不同的一电极的第2配线相互在膜厚方向相对地配置，
上述第1配线和上述第2配线使用相互不同的金属层。
16.一种显示装置，其特征在于，
具备权利要求15所述的移位寄存器，将来自上述移位寄存段的输出用于显示驱动。
17.一种移位寄存器，其特征在于，
在基板上以具备多个移位寄存段级联连接的构成的方式形成，
使用源极/漏极金属层形成的第3配线与上述移位寄存段的输出晶体管的控制电极电连接，
上述第3配线在栅极金属层与连接到上述栅极金属层的第1电极之间以具有与上述栅极金属层和上述第1电极两者在膜厚方向相对的区域的方式配置。
18.一种显示装置，其特征在于，
具备权利要求17所述的移位寄存器，将来自上述移位寄存段的输出用于显示驱动。
19.根据权利要求18所述的显示装置，其特征在于，
上述栅极金属层与被供给来自上述移位寄存段的输出的扫描信号线电连接。
CN2011800207904A 2010-04-28 2011-01-21 移位寄存器和显示装置 Pending CN102859605A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-104271 2010-04-28
JP2010104271 2010-04-28
PCT/JP2011/051119 WO2011135873A1 (ja) 2010-04-28 2011-01-21 シフトレジスタおよび表示装置

Publications (1)

Publication Number Publication Date
CN102859605A true CN102859605A (zh) 2013-01-02

Family

ID=44861194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800207904A Pending CN102859605A (zh) 2010-04-28 2011-01-21 移位寄存器和显示装置

Country Status (6)

Country Link
US (1) US20130039455A1 (zh)
EP (1) EP2565877A4 (zh)
JP (1) JPWO2011135873A1 (zh)
KR (1) KR20130094209A (zh)
CN (1) CN102859605A (zh)
WO (1) WO2011135873A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105552083A (zh) * 2014-10-27 2016-05-04 三星显示有限公司 薄膜晶体管阵列基板和有机发光显示装置
WO2016106791A1 (zh) * 2014-12-30 2016-07-07 深圳市华星光电技术有限公司 液晶显示面板及其阵列基板
CN106200160A (zh) * 2016-07-08 2016-12-07 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY167330A (en) 2012-04-20 2018-08-16 Sharp Kk Display device
JP5866439B2 (ja) 2012-05-16 2016-02-17 シャープ株式会社 液晶ディスプレイ
JP6127425B2 (ja) * 2012-09-26 2017-05-17 凸版印刷株式会社 積層構造体、薄膜トランジスタアレイおよびそれらの製造方法
CN103018991B (zh) 2012-12-24 2015-01-28 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
KR20150081872A (ko) 2014-01-07 2015-07-15 삼성디스플레이 주식회사 표시 장치
JP2016134388A (ja) * 2015-01-15 2016-07-25 株式会社ジャパンディスプレイ 表示装置
CN105261621B (zh) * 2015-09-06 2018-01-30 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
WO2018100642A1 (ja) * 2016-11-29 2018-06-07 堺ディスプレイプロダクト株式会社 表示パネル、薄膜トランジスタ及び薄膜トランジスタの製造方法
JP6811096B2 (ja) * 2017-01-12 2021-01-13 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
US10725352B2 (en) * 2017-01-27 2020-07-28 Sharp Kabushiki Kaisha Active matrix substrate and display device using same
CN110326113B (zh) * 2017-02-21 2023-01-03 夏普株式会社 驱动电路、tft基板、显示装置
CN107204375B (zh) * 2017-05-19 2019-11-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN107527599B (zh) * 2017-08-16 2020-06-05 深圳市华星光电半导体显示技术有限公司 扫描驱动电路、阵列基板与显示面板
CN109426041B (zh) * 2017-08-21 2020-11-10 京东方科技集团股份有限公司 一种阵列基板及显示装置
WO2019064411A1 (ja) * 2017-09-28 2019-04-04 シャープ株式会社 電極コンタクト構造、表示制御ドライバ、および表示デバイス
US10637411B2 (en) * 2017-10-06 2020-04-28 Qualcomm Incorporated Transistor layout for improved harmonic performance
CN208141792U (zh) 2018-05-28 2018-11-23 北京京东方技术开发有限公司 移位寄存器单元、电路结构、驱动电路及显示装置
JP7408926B2 (ja) 2019-06-05 2024-01-09 セイコーエプソン株式会社 電気光学装置および電子機器
KR20220042031A (ko) * 2020-09-25 2022-04-04 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09146118A (ja) * 1995-11-27 1997-06-06 Sanyo Electric Co Ltd 半導体装置及び液晶表示装置
JP3429443B2 (ja) 1997-12-25 2003-07-22 シャープ株式会社 アクティブマトリクス基板及び液晶表示装置
JP4907003B2 (ja) * 1999-12-27 2012-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびそれを用いた電気器具
US6788108B2 (en) * 2001-07-30 2004-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4130332B2 (ja) * 2002-05-24 2008-08-06 東芝松下ディスプレイテクノロジー株式会社 ブートストラップ回路を用いた平面表示装置
JP2004325627A (ja) * 2003-04-23 2004-11-18 Sharp Corp アクティブマトリクス基板および表示装置
JP4324441B2 (ja) * 2003-10-09 2009-09-02 シャープ株式会社 素子基板、表示装置
KR101026807B1 (ko) 2004-06-09 2011-04-04 삼성전자주식회사 표시 장치용 구동 장치 및 표시판
US7936332B2 (en) * 2006-06-21 2011-05-03 Samsung Electronics Co., Ltd. Gate driving circuit having reduced ripple effect and display apparatus having the same
JP2008175937A (ja) * 2007-01-17 2008-07-31 Seiko Epson Corp 光源装置及びプロジェクタ
JP2008257086A (ja) * 2007-04-09 2008-10-23 Sony Corp 表示装置、表示装置の製造方法および電子機器
JP2009015049A (ja) * 2007-07-05 2009-01-22 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP5413870B2 (ja) * 2008-02-26 2014-02-12 株式会社ジャパンディスプレイ シフトレジスタ回路および表示装置ならびに電子機器
CN101978504A (zh) * 2008-06-12 2011-02-16 夏普株式会社 Tft、移位寄存器、扫描信号线驱动电路以及显示装置
WO2009150862A1 (ja) * 2008-06-12 2009-12-17 シャープ株式会社 Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、および表示装置、ならびにｔｆｔの成形方法
KR101515382B1 (ko) * 2008-08-26 2015-04-27 삼성디스플레이 주식회사 박막 트랜지스터 표시판

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105552083A (zh) * 2014-10-27 2016-05-04 三星显示有限公司 薄膜晶体管阵列基板和有机发光显示装置
CN105552083B (zh) * 2014-10-27 2020-11-20 三星显示有限公司 薄膜晶体管阵列基板和有机发光显示装置
WO2016106791A1 (zh) * 2014-12-30 2016-07-07 深圳市华星光电技术有限公司 液晶显示面板及其阵列基板
CN106200160A (zh) * 2016-07-08 2016-12-07 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置

Also Published As

Publication number Publication date
WO2011135873A1 (ja) 2011-11-03
JPWO2011135873A1 (ja) 2013-07-18
US20130039455A1 (en) 2013-02-14
EP2565877A4 (en) 2013-07-10
KR20130094209A (ko) 2013-08-23
EP2565877A1 (en) 2013-03-06

Similar Documents

Publication Publication Date Title
CN102859605A (zh) 移位寄存器和显示装置
CN102473385B (zh) 扫描信号线驱动电路和具备它的显示装置
US10210836B2 (en) Gate driver and display device using the same
KR101316791B1 (ko) 게이트 구동회로 및 이를 포함하는 액정 표시 장치, 박막트랜지스터 기판의 제조 방법
CN101978505B (zh) Tft、移位寄存器、扫描信号线驱动电路、显示装置以及tft的成形方法
CN102884633B (zh) 电路基板和显示装置
CN111624827B (zh) 阵列基板、显示面板和显示装置
KR101769400B1 (ko) 게이트 구동 장치 및 이를 포함하는 표시 장치
KR101423671B1 (ko) 박막 트랜지스터 및 이를 구비하는 표시 장치
CN110658658B (zh) 图像显示装置
CN110718180B (zh) 一种显示基板及其制造方法
KR101707935B1 (ko) 표시 장치
CN103149758A (zh) 显示装置
CN102714220B (zh) 移位寄存器和显示装置
KR101696393B1 (ko) 표시 패널
KR20110067573A (ko) 표시 패널
CN101221328B (zh) 液晶显示装置及其制造方法
TW202029168A (zh) 驅動單元及其製造方法、閘極驅動電路、陣列基板及顯示裝置
KR20070082414A (ko) 어레이 기판
WO2021012161A1 (zh) 阵列基板及其制备方法、显示装置
CN217902699U (zh) 栅极驱动电路和显示面板
KR101783976B1 (ko) 표시 장치
KR20060015860A (ko) 쉬프트 레지스터와 이를 갖는 표시패널

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130102