TW202029168A - 驅動單元及其製造方法、閘極驅動電路、陣列基板及顯示裝置 - Google Patents

驅動單元及其製造方法、閘極驅動電路、陣列基板及顯示裝置 Download PDF

Info

Publication number
TW202029168A
TW202029168A TW108122799A TW108122799A TW202029168A TW 202029168 A TW202029168 A TW 202029168A TW 108122799 A TW108122799 A TW 108122799A TW 108122799 A TW108122799 A TW 108122799A TW 202029168 A TW202029168 A TW 202029168A
Authority
TW
Taiwan
Prior art keywords
driving
signal input
line
switching element
signal
Prior art date
Application number
TW108122799A
Other languages
English (en)
Other versions
TWI751424B (zh
Inventor
先建波
龍春平
李會
喬勇
Original Assignee
中國商京東方科技集團股份有限公司
中國商北京京東方技術開發有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中國商京東方科技集團股份有限公司, 中國商北京京東方技術開發有限公司 filed Critical 中國商京東方科技集團股份有限公司
Publication of TW202029168A publication Critical patent/TW202029168A/zh
Application granted granted Critical
Publication of TWI751424B publication Critical patent/TWI751424B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本公開提供一種驅動單元及其製造方法、閘極驅動電路、陣列基板及顯示裝置。本公開的驅動單元，包括：第一驅動子電路、第二驅動子電路和驅動控制電路，第一驅動子電路包括多個第一開關元件，每個第一開關元件的第一控制信號輸入端與驅動控制電路的控制信號輸出端相連，第一信號輸出端與驅動單元的第一輸出端連接；第二驅動子電路包括至少一個第二開關元件，每個第二開關元件的第二控制信號輸入端與驅動控制電路的控制信號輸出端相連，第二信號輸出端與驅動單元的第二輸出端連接；驅動控制電路，用於控制第一開關元件和第二開關元件的狀態。

Description

驅動單元及其製造方法、閘極驅動電路、陣列基板及顯示裝置
本公開涉及一種驅動單元及其製造方法、閘極驅動電路、陣列基板及顯示裝置。
顯示裝置逐列進行閘線掃描時，向各列閘線輸出掃描信號，以控制各列閘線的開啟和關斷，以便載入資料信號。閘線的開啟和關斷時間是否精準將直接影響顯示裝置的顯示品質。
第一方面，本公開的實施例提供一種驅動單元，包括：第一驅動子電路、第二驅動子電路和驅動控制電路；所述第一驅動子電路，包括多個第一開關元件，每個所述第一開關元件的第一控制信號輸入端與所述驅動控制電路的控制信號輸出端相連，第一信號輸入端用於與第一信號產生端相連，第一信號輸出端與所述驅動單元的第一輸出端連接；所述第二驅動子電路，包括至少一個第二開關元件，每個所述第二開關元件的第二控制信號輸入端與所述驅動控制電路的控制信號輸出端相連，第二信號輸入端用於與第二信號產生端相連，第二信號輸出端與所述驅動單元的第二輸出端連接；所述驅動控制電路，用於在控制信號輸出端輸出控制信號，以控制第一開關元件和第二開關元件的狀態；其中，所述第一開關元件的數量比第二開關元件的數量至少多1個。
可選地，所述第一輸出端和所述第二輸出端為同一個輸出端。
可選地，所述第一輸出端和所述第二輸出端相互間隔設置。
可選地，所述控制信號包括第一控制信號和第二控制信號，其中，所述第一控制信號用於使所述第一開關元件開啟，且使所述第二開關元件關斷；所述第二控制信號用於使所述第二開關元件開啟，且使所述第一開關元件關斷。
可選地，所述第一開關元件和所述第二開關元件均包括電晶體。
可選地，所述第一驅動子電路還包括二極體，所述二極體的一電極與所述第一信號產生端相連，另一電極與所述第一輸出端相連； 和/或， 所述第二驅動子電路還包括二極體，所述二極體的一電極與所述第二信號產生端相連，另一電極與所述第二輸出端相連。
優選地，所述第一開關元件為P型薄膜電晶體和Ｎ型薄膜電晶體中的一者，所述第二開關元件為另一者。
可選地，所述第一開關元件為所述P型薄膜電晶體，所述第二開關元件為所述N型薄膜電晶體；所述P型薄膜電晶體的數量比所述N型薄膜電晶體的數量至少多2個。
可選地，薄膜電晶體的主動區包括分別與源極、汲極接觸的源極區、汲極區，以及位於源極區和汲極區之間的通道區， 所述P型薄膜電晶體的通道區的寬長比為所述N型薄膜電晶體的通道區的寬長比的1.2至4倍； 和/或， 所述N型薄膜電晶體的通道區的長度大於所述P型薄膜電晶體的通道區的長度； 和/或， 所述N型薄膜電晶體的通道區寬度小於所述P型薄膜電晶體的通道區寬度； 和/或， 所述P型薄膜電晶體的閘極與通道區交疊的面積大於所述N型薄膜電晶體的閘極與通道區交疊的面積。
可選地，所述電晶體的源極和汲極同層設置，且所述源極和汲極之間設有至少一個導電塊，所述導電塊與所述源極和汲極同層設置，且各所述導電塊、所述源極和汲極相互間隔設置。
可選地，所述第一驅動子電路的至少部分所述第一開關元件的主動區相互間隔，和/或，所述第二驅動子電路的至少部分所述第二開關元件的主動區相互間隔。
可選地，所有的所述第一開關元件的控制信號輸入端和所有的所述第二開關元件的控制信號輸入端都通過控制信號輸入線與所述控制信號輸出端相連； 和/或， 所有的所述第一開關元件的第一信號輸入端都通過所述第一信號輸入線和所述第一信號產生端相連； 和/或， 所有的所述第二開關元件的第二信號輸入端都通過所述第二信號輸入線和所述第二信號產生端相連； 和/或， 所有第一開關的第一信號輸出端和所有第二開關的第二信號輸出端都和一條驅動信號輸出線相連。
可選地，所述驅動信號輸出線與所述控制信號輸入線位於不同層，且相互交疊； 所述驅動信號輸出線至少與所述第一信號輸入線、所述第二信號輸入線中的一者位於不同層，且相互交疊； 所述驅動信號輸出線與所述控制信號輸入線的交疊面積大於所述驅動信號輸出線與所述第一信號輸入線的交疊面積； 和/或， 所述驅動信號輸出線與所述控制信號輸入線的交疊面積大於所述驅動信號輸出線與所述第二信號輸入線的交疊面積。
可選地，所述第一信號輸入線的寬度為D1，所述第二信號輸入線的寬度為D2，所述驅動信號輸出線的寬度為D3，其中，D1大於2*D2，D2大於2*D3。
可選地，所述第一信號輸入線與所述驅動信號輸出線位於不同層且相互垂直； 和/或， 所述第二信號輸入線與所述驅動信號輸出線位於不同層且相互垂直。
可選地，所述第一信號輸入線、所述第二信號輸入線、所述控制信號輸入線、所述驅動信號輸出線中至少兩者相互平行。
可選地，所述控制信號輸入線佈置成環狀結構； 和/或， 所述第一驅動子電路的所述第一開關元件分佈在所述驅動信號輸出線的兩側； 和/或， 所述第二驅動子電路的所述第二開關元件分佈在所述驅動信號輸出線的兩側； 和/或， 各所述第一開關元件和各所述第二開關元件均位於所述第一信號輸入線和所述第二信號輸入線之間。
可選地，所述第二驅動子電路包括至少兩個所述第二開關元件。
可選地，根據本公開實施例的驅動單元，還包括：至少一個第三驅動電路，每個所述第三驅動電路包括至少一個第三開關元件，每個所述第三開關元件的第三控制信號輸入端與所述驅動控制電路的控制信號輸出端相連，第三信號輸入端用於與第三信號產生端相連，第三信號輸出端與所述驅動單元的第三輸出端連接； 其中，所述第一開關元件的數量比第二開關元件的數量至少多1個，所述第一開關元件的數量比第三開關元件的數量至少多1個。
第二方面，本公開的實施例提供一種閘極驅動電路，包括： 多個上述的驅動單元，其中至少一個所述驅動單元的所述第一輸出端和所述第二輸出端都與至少一條閘線相連。
可選地，所述閘極驅動電路的每個所述驅動單元中的驅動控制電路為一個移位暫存器，多個所述移位暫存器級聯； 所有驅動單元的第一信號輸入端連接一個第一信號產生端，所有驅動單元的第二信號輸入端連接一個第二信號產生端。
協力廠商面，本公開的實施例提供一種陣列基板，包括上述的閘極驅動電路。
第四方面，本公開的實施例提供一種顯示裝置，包括上述的陣列基板。
第五方面，本公開的實施例提供一種顯示裝置，包括根據第二方面的閘極驅動電路，其中所述閘極驅動電路設置在陣列基板或對置基板上。
第六方面，本公開的實施例提供一種根據第一方面所述的驅動單元的製造方法，包括：製造第一驅動子電路、第二驅動子電路和驅動控制電路；其中所述第一驅動子電路，包括多個第一開關元件，每個所述第一開關元件的第一控制信號輸入端與所述驅動控制電路的控制信號輸出端相連，第一信號輸入端用於與第一信號產生端相連，第一信號輸出端與所述驅動單元的第一輸出端連接；其中所述第二驅動子電路，包括至少一個第二開關元件，每個所述第二開關元件的第二控制信號輸入端與所述驅動控制電路的控制信號輸出端相連，第二信號輸入端用於與第二信號產生端相連，第二信號輸出端與所述驅動單元的第二輸出端連接；所述驅動控制電路，用於在控制信號輸出端輸出控制信號，以控制第一開關元件和第二開關元件的狀態；其中，所述第一開關元件的數量比第二開關元件的數量至少多1個。
具體實施方式
為使本公開實施例的目的、技術方案和優點更加清楚，下面將結合本公開實施例的附圖，對本公開實施例的技術方案進行清楚、完整地描述。顯然，所描述的實施例是本公開的一部分實施例，而不是全部的實施例。基於所描述的本公開的實施例，本領域普通技術人員在無需創造性勞動的前提下所獲得的所有其他實施例，都屬於本公開保護的範圍。
除非另外定義，本公開使用的技術術語或者科學術語應當為本公開所屬領域內具有一般技能的人士所理解的通常意義。本公開中使用的“第一”、“第二”以及類似的詞語並不表示任何順序、數量或者重要性，而只是用來區分不同的組成部分。“包括”或者“包含”等類似的詞語意指出現該詞前面的元件或者物件涵蓋出現在該詞後面列舉的元件或者物件及其等同，而不排除其他元件或者物件。“連接”或者“相連”等類似的詞語並非限定於物理的或者機械的連接，而是可以包括電性的連接，不管是直接的還是間接的。“上”、“下”、“左”、“右”等僅用於表示相對位置關係，當被描述物件的絕對位置改變後，則該相對位置關係也可能相應地改變。
相關技術中，比較常用是通過閘極驅動電路(Gate Driver on Array，簡稱：GOA)向閘線輸出掃描信號。閘極驅動電路可包括多個級聯的移位暫存器，每個移位暫存器可與一根閘線對接，閘線的掃描信號依次由上一級移位暫存器傳遞至下一級移位暫存器，通過各移位暫存器向與其對接的閘線輸入掃描信號，從而實現閘線的逐列掃描。
然而，上述閘極驅動電路中，下一級移位暫存器向閘線輸出掃描信號的時間是完全依賴於上一級移位暫存器，因此，很難精準地控制閘線的開啟和關斷時間，以及無法自由的改變閘線的開啟和關斷時間。另外，閘極驅動電路的級聯關係複雜，一旦某個電晶體損壞，會影響整個閘極驅動電路，進而影響閘線的開啟和關斷時間。
為使本領域技術人員更好地理解本公開的技術方案，下面結合附圖和具體實施方式對本公開作進一步詳細描述。 實施例1：
如圖1至圖9所示，本實施例提供一種驅動單元。
參照圖1，驅動單元包括：第一驅動子電路1、第二驅動子電路2和驅動控制電路3。
第一驅動子電路1，包括多個第一開關元件11，每個第一開關元件11的第一控制信號輸入端101與驅動控制電路3的控制信號輸出端301相連，第一信號輸入端102用於與第一信號產生端相連，第一信號輸出端103與驅動單元的第一輸出端連接。
第二驅動子電路2，包括至少一個第二開關元件21，每個第二開關元件21的第二控制信號輸入端201與驅動控制電路3的控制信號輸出端301相連，第二信號輸入端202用於與第二信號產生端相連，第二信號輸出端203與驅動單元的第二輸出端連接； 驅動控制電路3，用於在控制信號輸出端301輸出控制信號，以控制第一開關元件11和第二開關元件21的狀態。
其中，第一開關元件11的數量比第二開關元件21的數量至少多1。
本實施例中，“驅動控制電路3用於在控制信號輸出端301輸出控制信號”是指，應當設計驅動控制電路3的具體電路結構（例如為移位暫存器電路），從而使其電路結構在合適的驅動下，具有產生特定控制信號的能力，故其是對產品結構的描述，屬於實用新型的保護範圍。
本實施例中，驅動控制電路3輸出控制信號，該控制信號用於控制第一開關元件11和第二開關元件21的狀態（開啟或關閉）。當第一開關元件11開啟時，第一輸出端能將第一信號輸出；當第二開關元件21開啟時，第二輸出端能將第二信號輸出。第一開關開元件11和第二開關元件21可以同時開啟也可以分時開啟，也即，第一信號和第二信號可以同時輸出或輪流輸出。
因此，所有第一開關元件11的第一信號輸出端103（第一輸出端）能與第一信號接收端（例如一條閘線8，閘線8可以是顯示裝置畫素區的閘線8）相連，所有第二開關元件21的第二信號輸出端203（第二輸出端）能與第二信號接收端（例如另一條閘線8）相連。從而若第一輸出端和第二輸出端是間隔設置的兩個輸出端，則驅動單元能實現同時向至少兩個接收端（例如一條第一閘線和一條第二閘線）分別輸出至少兩路驅動信號（第一信號、第二信號）。
或者，第一輸出端和第二輸出端可為同一個輸出端。也就是說，該輸出端僅用於向一接收端輸出驅動信號（第一信號、第二信號），從而第一信號和第二信號分時輸出。
本實施例中，第一開關元件11的數量比第二開關元件21的數量至少多1，其中部分第一開關元件11可以作為備用開關元件，當有第一開關元件11損壞時，不至於影響第一信號的輸出；同時，相較於只有一個第一開關元件11，多個第一開關元件11可同時輸出驅動信號，從而提高了第一驅動子電路1輸出第一信號的效率。
當然，可選地，第二驅動子電路2包括至少兩個開關元件。換而言之，第二驅動子電路2也設置了一些備用第二開關元件21。當然此時第一驅動子電路1設置了至少三個第一開關元件11。
可選地，控制信號輸出端301輸出的控制信號包括第一控制信號和第二控制信號，其中，第一控制信號用於使第一開關元件11開啟，且使第二開關元件21關斷；第二控制信號用於使第二開關元件21開啟，且使第一開關元件11關斷。
也就是說，第一開關元件11與第二開關元件21的狀態總相反，即總是一者開啟而另一者關閉，從而驅動單元每次僅能向一接收端輸出一路驅動信號（第一信號或第二信號）。當然，第一控制信號和第二控制信號也可以是同一信號。
可選地，上述接收端可以是顯示裝置畫素區的閘線8，第一驅動子電路1、第二驅動子電路2可以連接到同一閘線8上。驅動控制電路3（例如GOA電路中的一級移位暫存器）同時向第一驅動子電路1、第二驅動子電路2輸出第一控制信號，則該閘線8能接收到第一信號，且阻斷了該閘線8對第二信號的接收。驅動控制電路3同時向第一驅動子電路1、第二驅動子電路2輸出第二控制信號，則該閘線8能接收到第二信號，且阻斷了該閘線8對第一信號的接收。該閘線8根據接收的第一信號、第二信號的時間決定了該閘線8的開啟和關斷時間。
具體說明：例1，第一信號和第二信號是固定的參考電壓。具體的，第一信號和第二信號的參考電壓值可不相同。例如：第一信號（例如固定的高電壓信號）用於開啟閘線8，第二信號（例如固定的低電壓信號）用於關斷閘線8。將閘線8接收到第一信號的時間就是閘線8的開啟時間，同樣，閘線8接收到第二信號的時間就是閘線8的關斷時間。例2，第一信號和第二信號也可以是一對時鐘信號（兩時鐘信號可以部分交疊或不交疊），例如：閘線8接收高電平開啟，接收低電平關閉，閘線8接收到第一信號、第二信號的高電平的時間是閘線8的開啟時間，同樣，閘線8接收到第一信號、第二信號的低電平的時間是閘線8的關斷時間。例3，為了便於控制輸出時間和相位，第一信號和第二信號也可為電壓極性或相位持續相反的信號。
可見，閘線8的掃描過程中，閘線8的開啟時間和關閉時間均是控制信號（第一控制信號、第二控制信號）和輸入信號（第一信號、第二信號）兩路信號共同調整的結果。因此，相比于現有技術的閘極驅動電路中，向閘線8輸出掃描信號的時間完全依賴於上一級移位暫存器輸出掃描信號的時間的方式，本實施例可以通過對上述兩路信號或者兩路信號中的任一路信號進行調整實現自由的控制閘線8的開啟和關閉時間。
可選地，如圖2至3所示，第一開關元件11和第二開關元件21均包括電晶體，例如，薄膜電晶體。參見圖3a和3b，電晶體的結構可以是圖3a所示的結構，電晶體包括：襯底121，設置在襯底121上方的擋光層122，設置在擋光層122上方的緩衝層123，設置在緩衝層123上方的主動區124，設置在主動區124上方的閘極絕緣層125，設置在閘極絕緣層125上方的閘極126以及設置在閘極125兩側，且分別通過第一過孔71和第二過孔72與主動區124接觸的源極1281和汲極1282，源極1281和汲極1282形成於電極絕緣層127上方，閘極126形成於電極絕緣層127下方。
電晶體是常用的開關元件，其成本低，且比較適合窄邊框顯示裝置。可以理解的是，薄膜電晶體不局限於圖3a和3b所示結構頂閘型薄膜電晶體，其他類型也可以；例如：底閘型薄膜電晶體。
可選地，第一驅動子電路1還包括二極體，二極體的一電極與第一信號產生端相連，另一電極與第一輸出端相連。 和/或， 第二驅動子電路2還包括二極體，二極體的一電極與第二信號產生端相連，另一電極與第二輸出端相連。
上述方案中，二極體的一電極與第一信號產生端相連，實質上是二極體的一電極用於輸入第一信號，因此，二極體的一電極也可以與任一第一開關元件11的第一信號輸入端102相連。同樣地，二極體的一電極與第二 信號產生端相連，實質上是二極體的一電極用於輸入第二信號，因此，二極體的一電極也可以與任一第二開關元件21的第二信號輸入端202相連。
二極體的存在，可以控制驅動子電路輸出信號的時間，例如適當延遲。當然，當薄膜電晶體的閘極與該薄膜電晶體的源極和汲極中的一者相連接，源極和汲極中的另一電極與驅動子電路的輸出端相連，則可等效為一個二極體，故以上二極體可通過該等效方式實現，另外，二極體在一定程度上對電晶體有保護作用，例如，靜電保護。
可以理解的，第一驅動子電路1和/或第二驅動子電路2還包括電容，電阻等。優選地，第一開關元件11為P型薄膜電晶體和Ｎ型薄膜電晶體中的一者，第二開關元件21為另一者。
P型薄膜電晶體和N型薄膜電晶體的組合能夠很好的滿足兩種開關元件在同樣信號下總是其中一者開啟，且另一者關閉的要求。
例如，如圖4所示，一種驅動單元，第一驅動子電路1至少包括3個N型薄膜電晶體（圖中僅示出3個），即第一N型薄膜電晶體N1、第二N型薄膜電晶體N2、第三N型薄膜電晶體N3，3個N型薄膜電晶體的源極均通過第一信號輸入線51連接第一信號產生端，汲極均通過驅動信號輸出線6連接閘線8。第二驅動子電路2包括1個第一P型薄膜電晶體P1，其源極通過第二信號輸入線52連接第二信號產生端，汲極通過驅動信號輸出線6連接閘線8。
例如，如圖5所示，另一種驅動單元，第一驅動子電路1包括3個P型薄膜電晶體，即第二P型薄膜電晶體P2、第三P型薄膜電晶體P3、第四P型薄膜電晶體P4，其均源極通過第一信號輸入線51連接第一信號產生端，汲極均通過驅動信號輸出線6連接閘線8。第二驅動子電路2包括1個第四N型薄膜電晶體N4，其源極通過第二信號輸入線52連接第二信號產生端，汲極通過驅動信號輸出線6連接閘線8。
例如，如圖6所示，再一種驅動單元，第一驅動子電路1包括3個P型薄膜電晶體，即第五P型薄膜電晶體P5、第六P型薄膜電晶體P6、第七P型薄膜電晶體P7，其均源極通過第一信號輸入線51連接第一信號產生端，汲極均通過驅動信號輸出線6連接閘線8。第二驅動子電路2包括2個N型薄膜電晶體，即第五N型薄膜電晶體N5、第六N型薄膜電晶體N6，其均源極通過第二信號輸入線52連接第二信號產生端，汲極均通過驅動信號輸出線6連接閘線8。
例如，如圖7所示，再一種驅動單元，第一驅動子電路1包括3個P型薄膜電晶體，即第八P型薄膜電晶體P8、第九P型薄膜電晶體P9、第十P型薄膜電晶體P10，其均源極通過第一信號輸入線51連接第一信號產生端，汲極均通過驅動信號輸出線6連接閘線8。第二驅動子電路2包括2個N型薄膜電晶體，即第七N型薄膜電晶體N7、第八N型薄膜電晶體N8，其均源極通過第二信號輸入線52連接第二信號產生端，汲極均通過驅動信號輸出線6連接閘線8。
可選地，如圖3a至7所示，圖4至7中的各開關元件包括圖3a、3b中的結構。
參見圖4、5，第一信號輸入線51與各個第一開關元件11的源極1281和汲極1282中的一者可以不是直接相連的，而是通過多條第一傳輸線91相連的，也即各個第一開關元件11的源極1281和汲極1282中的一者對應一條第一傳輸線91，當需連接的兩者的引線或導電層不是同層時，需要設置相應的過孔。
例如：各個第一開關元件11的源極1281和汲極1282中的一者通過第三過孔73和第一傳輸線91相連。第一傳輸線91和第一信號輸入線51通過第四過孔74相連。
第二信號輸入線52與各個第二開關元件21的源極1281和汲極1282中的一者也可不是直接相連的，而是通過多條第二傳輸線92相連的，也即各個第二開關元件21的源極1281和汲極1282中的一者對應一條第二傳輸線92，基於與上述相同的理由，需要設置相應的過孔。
例如：各個第二開關元件21的源極1281和汲極1282中的一者通過第五過孔75和第二傳輸線92相連。第二傳輸線92和第二信號輸入線52通過第六過孔76相連。
參見圖4至7，第一開關元件11的源極1281和汲極1282中的另一者與驅動信號輸出線6不是直接相連，以及，第二開關元件21的源極1281和汲極1282中的另一者與驅動信號輸出線6也不是直接相連的，第一開關元件11的源極1281和汲極1282中的另一者以及各第二開關元件21的源極1281和汲極1282中的另一者都是通過多條第三傳輸線93相連的，也即各個第一開關元件11的源極1281和汲極1282中的一者對應一條第三傳輸線93，且各個第二開關元件21的源極1281和汲極1282中的另一者也對應一條第三傳輸線93，基於與上述相同的理由，需要設置相應的過孔。
第一開關元件11的汲極1282、第二開關元件21的汲極1282分別與第三傳輸線93通過第七過孔77相連。第三傳輸線93和驅動信號輸出線6通過第八過孔78相連。
驅動信號輸出線6通過第九過孔79連接閘線8。
參見圖5、6，與圖4、5中的結構不同，第一信號輸入線51與各個第一開關元件11的源極1281和汲極1282中的一者是通過第十過孔710直接相連的，第二信號輸入線52與各個第二開關元件21的源極1281和汲極1282中的一者是通過第十一過孔711直接相連的。
可選的，第三過孔73、第四過孔74、第五過孔75、第六過孔76、第七過孔77、第八過孔78、第九過孔79、第十過孔710、第十一過孔711中的至少兩個過孔為同一次構圖工藝形成，或者，過孔的深度相同。例如：第一信號輸入線51和第二信號輸入線52與閘極126同層，驅動信號輸出線6與汲極1282同層設置，閘線8與閘極126同層設置。
可選的，驅動信號輸出線6可以與源極1281和汲極1282中的一者同層設置；或者與閘極126同層設置；或者與其他導電層同層設置。
可選的，驅動信號輸出線6與閘線8之間還可以通過其他導電層相連。例如：驅動信號輸出線6與閘線8與閘極126同層，通過透明導電層相連；透明導電層可以為ITO，IZO等。具體的，透明導電層可以與顯示裝置的公共電極或畫素電極材料相同。
薄膜電晶體的主動區在控制信號輸入線4上方，第一信號輸入線51和第二信號輸入線52在主動區上方，但是薄膜電晶體不限於圖3a至圖7中的結構。
其中，薄膜電晶體的主動區可採用矽（如非晶矽，低溫多晶矽）、金屬氧化物等半導體材料。
可選地，如圖4所示，N型薄膜電晶體至少比P型薄膜電晶體多2個，如此，可以儘量確保第一驅動子電路1有足夠的時間輸出第一信號，例如：當閘線8需要長時間的維持在第一信號。
可選地，如圖5所示，第一開關元件11為P型薄膜電晶體，第二開關元件21為N型薄膜電晶體；P型薄膜電晶體的數量比N型薄膜電晶體的數量至少多2。
例如，P型薄膜電晶體的電子遷移率低於N型薄膜電晶體的電子遷移率，可以通過增加P型薄膜電晶體的數量，使得第一驅動子電路1所需輸出的第一信號，能儘快達到充電要求，例如充到預定電壓值。
可選地，P型薄膜電晶體的源極和汲極同層設置，且源極和汲極之間設有至少一個導電塊，導電塊與源極和汲極同層設置，且各導電塊、源極和汲極相互間隔； 和/或， N型薄膜電晶體的源極和汲極同層設置，且源極和汲極之間設有至少一個導電塊，導電塊與源極和汲極同層設置，且各導電塊、源極和汲極相互間隔。
導電塊可以減小源極和汲極之間的傳導間距，提升電子遷移率。即源汲極仍然是間隔的，但二者之間有至少一個導電塊，通過電磁感應等，比較有利於源極和汲極導通。另外，導電加強層可以是利用薄膜電晶體的源、汲極金屬或者其他導電層製作而成的。
在工藝條件不同或目的不同時，P型薄膜電晶體、N型薄膜電晶體的電子遷移率存在差異，當P型薄膜電晶體、N型薄膜電晶體相對應的功能層的尺寸相等或差別不大時，P型薄膜電晶體的電子遷移率一般小於N型薄膜電晶體的電子遷移率，為了使兩者的電子遷移率趨於一致，N型薄膜電晶體和P型薄膜電晶體可以包括如下多種結構中的一種或幾種的組合。
參見圖3a和3b，薄膜電晶體的主動區包括分別與源極1281、汲極1282接觸的源極區、汲極區，以及位於源極區和汲極區之間的半導體區1241（半導體區1241即為在薄膜電晶體導通時的通道區），半導體區1241在從源極1281指向汲極1282的方向上的尺寸為通道區的長度，在與從源極1281指向汲極1282的方向垂直的方向上的尺寸為通道區的寬度。
可選地，N型薄膜電晶體的通道區的寬長比為P型薄膜電晶體的通道區的寬長比的1.2至4倍。
可選地，N型薄膜電晶體的通道區的長度大於P型薄膜電晶體的通道區的長度。
可選地，N型薄膜電晶體的閘極寬度大於P型薄膜電晶體的閘極寬度。
可選地，N型薄膜電晶體的閘極與通道區交疊的面積大於P型薄膜電晶體的閘極與通道區交疊的面積。
將以上可選結構的P型薄膜電晶體、N型薄膜電晶體作為驅動單元的開關元件，從而驅動單元的各開關元件的電子遷移率大致一致，進而驅動單元可以精準地輸出驅動信號的時間，也即可以精準地控制閘線8的開啟和關閉時間。
為了降低開關元件之間的相互影響，第一驅動子電路1的至少部分第一開關元件11的主動區相互間隔，和/或，第二驅動子電路2的至少部分第二開關元件21的主動區相互間隔。
根據不同的佈線方式，可選地，部分第一開關元件11的主動區相互間隔，部分第二開關元件21的主動區相互間隔，這樣共用一個主動區的開關元件也可以共用第一信號輸入線51和/或第二信號輸出線52，進而節省了第一信號輸入線51和/或第二信號輸出線52的佈線結構和工藝過程，如圖6、7所示。
當然，還可以是所有的開關元件的主動區相互間隔，這樣的結構能夠更好的實現各個開關元件間隔工作，互不影響，如圖4、5所示。
如圖4至7所示，為了便於佈線，可選地，控制信號輸出端301與所有的第一開關元件11和第二開關元件21通過一控制信號輸入線4相連。
可選地，所有的第一開關元件11的第一信號輸入端102和第一信號產生端通過第一信號輸入線51相連。
採用上述線路結構，比較簡便的實現各第一開關元件11同時接收第一信號，能減小多個第一開關元件11的第一信號輸入端102接收到第一信號的時差。
可選地，所有的第二開關元件21的第二信號輸入端202和第二信號產生端通過第二信號輸入線52相連。
採用上述線路結構，比較簡便的實現各第二開關元件21同時接收第二信號，能減小多個第二開關元件21的第二信號輸入端202接收到第二信號的時差。
可選地，所有第一開關11的第一信號輸出端103和所有第二開關21的第二信號輸出端203都和一條驅動信號輸出線6相連。
也就是說，每個開關元件的輸出與整個驅動單元的輸出，通過一條線連接，由此，一方面，便於佈線，另一方面，能盡可能的保證每個輸出端輸出的信號的傳輸參數一致。
可選地，如圖4、6、7所示，驅動信號輸出線6與控制信號輸入線4的交疊面積大於驅動信號輸出線6與第一信號輸入線51的交疊面積； 和/或，
驅動信號輸出線6與控制信號輸入線4的交疊面積大於驅動信號輸出線6與第二信號輸入線52的交疊面積。
以上方式避免了第一信號輸入線51、第二信號輸入線52對驅動信號輸出線6的影響。
另外，驅動信號輸出線6與控制信號輸入線4的交疊處有可能產生交疊電容，因此，驅動信號輸出線6與控制信號輸入線4的可更小。
可選地，為了減小驅動信號輸出線6與控制信號輸入線4的交疊面積，可以採用以下可選方式： 第一可選方式，參照圖4，驅動信號輸出線6在與控制信號輸入線4交疊處設置有分叉結構； 第二可選方式，參照圖6，控制信號輸入線4在與驅動信號輸出線6有交疊處設置有分叉結構； 第三可選方式，參照圖7，驅動信號輸出線6在與控制信號輸入線4交疊處設置有鏤空。
可選地，第一信號輸入線51的寬度為D1，第二信號輸入線52的寬度為D2，驅動信號輸出線6的寬度為D3，其中，D1大於2*D2，D2大於2*D3。例如：引線（第一信號輸入線51、第二信號輸入線52、驅動信號輸出線6）整體有延伸方向，電流沿引線的延伸方向傳播，與整體電流垂直的方向為引線的寬度方向。
也就是說，可根據需要輸送的信號的電壓的高低，決定引線的粗細，輸送高電壓的引線比輸送低電壓的引線寬，保證了被輸送信號的穩定，且引線不易損壞。
可選地，第一信號輸入線51與驅動信號輸出線6位於不同層且相互垂直； 和/或， 第二信號輸入線52與驅動信號輸出線6位於不同層且相互垂直。 例如，第一信號輸入線51、第二信號輸入線52位於薄膜電晶體的源極和汲極層，驅動信號輸出線6位於閘極層。
以上佈線方式，便於第一信號輸入線51、第二信號輸入線52、驅動信號輸出線6的製備。
可選地，如圖4至7所示，第一信號輸入線51、第二信號輸入線52、控制信號輸入線4、驅動信號輸出線6中至少兩者相互平行。例如，參照圖4，第一信號輸入線51、驅動信號輸出線6、第二信號輸入線52三條引線相平行；參照圖5，第一信號輸入線51、第二信號輸入線52、控制信號輸入線4、驅動信號輸出線6四條引線相平行；參照圖6和7，第一信號輸入線51、第二信號輸入線52兩條引線相平行。
參見圖4至7可知，第一信號輸入線51、第二信號輸入線52、控制信號輸入線4、驅動信號輸出線6中任意兩者交疊，因此，上述佈線結構能夠避免兩引線的交疊部分產生交疊電容，同時便於佈線。
可選地，為了便於佈線，可選地，控制信號輸入線4佈置成環狀結構，如圖4所示。
可選地，第一驅動子電路1的第一開關元件11分佈在驅動信號輸出線6的兩側，如圖4、6、7所示。
可選地，第二驅動子電路2的第二開關元件21分佈在驅動信號輸出線6的兩側； 可選地，各第一開關元件11和各第二開關元件21均位於第一信號輸入線51和第二信號輸入線52之間，如圖4、5所示。
根據具體不同情況，第一開關元件11和第二開關元件21與第一信號輸入線51、第二信號輸入線52和驅動信號輸出線6可採用不同的相對位置關係，進而方便佈線、減小可能形成交疊電容的功能層之間的交疊面積。
備選地，根據本公開實施例的驅動單元，還可以包括：至少一個第三驅動電路，每個所述第三驅動電路包括至少一個第三開關元件，每個所述第三開關元件的第三控制信號輸入端與所述驅動控制電路的控制信號輸出端相連，第三信號輸入端用於與第三信號產生端相連，第三信號輸出端與所述驅動單元的第三輸出端連接； 其中，所述第一開關元件的數量比第二開關元件的數量至少多1個，所述第一開關元件的數量比第三開關元件的數量至少多1個。 實施例2：
如圖8至9所示，本實施例提供一種閘極驅動電路，包括： 多個上述的驅動單元，其中至少一個驅動單元的第一輸出端和第二輸出端都與至少一條閘線相連。
例如：可將多上述驅動單元組合起來形成一個完整的閘極驅動電路，該閘極驅動電路中，每個驅動單元對應一條閘線。或者第一驅動子電路連接一條閘線，第二驅動子電路連接另一條閘線。
驅動單元的第一輸出端與閘線相連，是指第一開關元件的第一信號輸出端與閘線相連，同樣的，驅動單元的第二輸出端與閘線相連，是指第二開關元件的第二信號輸出端與閘線相連。
可選地，閘極驅動電路的每個驅動單元中的驅動控制電路3為一個移位暫存器；所有驅動單元的第一信號輸入端連接一個第一信號產生端，所有驅動單元的第二信號輸入端連接一個第二信號產生端。
也就是說，可用現有閘極驅動電路(GOA)中的一個或部分驅動單元（移位暫存器）作為驅動控制電路。或者說，可在現有閘極驅動電路的每個輸出驅動信號的驅動單元外加上第一驅動子電路和第二驅動子電路，構成本實施例的驅動單元。
示例性的，本實施例的每個驅動單元中的驅動控制電路（例如移位暫存器）包括7個P型電晶體（P型電晶體在高電壓下關斷，在低電壓下導通），即第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4、第五電晶體T5、第六電晶體T6、第七電晶體T7；以及2個儲存電容，以及輸出端OUT和輸入端IN，當然第一級驅動控制電路的輸出端OUT連接單獨的控制端，第一電壓端VGL用於接收低電壓，第二電壓端VGH用於接收高電壓。
驅動控制電路3的驅動時序如圖9所示，圖中，第一時脈端CK；第二時脈端CB將驅動控制電路3產生的控制信號輸出。
可選地，閘極驅動電路中多個級聯的移位暫存器可以替換為驅動晶片（IC），或者是其他的驅動電路。
可選的，閘極驅動電路的每個驅動單元中的驅動控制電路3為一個移位暫存器，多個移位暫存器相互級聯。例如，至少一個驅動控制電路的輸出端OUT連接下一級的驅動控制電路的輸入端IN。
可選的，閘極驅動電路的每個驅動單元中的驅動控制電路3為一個移位暫存器，其中，每個驅動單元的第一輸出端和第二輸出端的至少一個輸出端連接下一級的驅動控制電路的輸入端IN。 實施例3：
本實施例提供一種陣列基板，包括上述任一實施例或其組合的驅動單元。
該陣列基板，能夠自由地控制閘線的開啟和關斷時間，進而提升了包括該陣列基板的顯示裝置的顯示品質。 實施例4：
本實施例提供一種顯示裝置，包括上述任一實施例或其組合的驅動單元，包括所述驅動單元的所述閘極驅動電路設置在陣列基板或對置基板上。
本實施例提供一種顯示裝置還可以包括實施例3中任意所述的陣列基板。
該顯示裝置，能夠自由地控制閘線的開啟和關斷時間，進而提升了顯示裝置的顯示品質。
當然，顯示裝置可為OLED（有機發光二極體）顯示裝置、液晶顯示裝置等。當然，顯示裝置也可為其它任意類型的顯示裝置。
此外，本公開的實施例還提供一種如上任意所述的驅動單元的製造方法，包括： 製造第一驅動子電路、第二驅動子電路和驅動控制電路； 其中所述第一驅動子電路，包括多個第一開關元件，每個所述第一開關元件的第一控制信號輸入端與所述驅動控制電路的控制信號輸出端相連，第一信號輸入端用於與第一信號產生端相連，第一信號輸出端與所述驅動單元的第一輸出端連接；
其中所述第二驅動子電路，包括至少一個第二開關元件，每個所述第二開關元件的第二控制信號輸入端與所述驅動控制電路的控制信號輸出端相連，第二信號輸入端用於與第二信號產生端相連，第二信號輸出端與所述驅動單元的第二輸出端連接； 所述驅動控制電路，用於在控制信號輸出端輸出控制信號，以控制第一開關元件和第二開關元件的狀態； 其中，所述第一開關元件的數量比第二開關元件的數量至少多1個。
本公開提供的驅動單元及其製造方法、閘極驅動電路、陣列基板及顯示裝置，針對現有的驅動單元的開啟和關斷時間控制自由度不足的問題，提供一種電路結構合理，能夠更自由地控制閘線開啟和關斷時間的驅動單元、閘極驅動電路、陣列基板及顯示裝置。
還有以下幾點需要說明：
（1）本公開實施例的附圖只涉及到與本公開實施例涉及到的結構，其他結構可參考通常設計。
（2）為了清晰起見，在用於描述本公開的實施例的附圖中，層或區域的厚度被放大或縮小，即這些附圖並非按照實際的比例繪製。可以理解，當諸如層、膜、區域或基板之類的元件被稱作位於另一元件“上”或“下”時，該元件可以“直接”位於另一元件“上”或“下”或者可以存在中間元件。
（3）在不衝突的情況下，本公開的實施例及實施例中的特徵可以相互組合以得到新的實施例。
以上，僅為本公開的具體實施方式，但本公開的保護範圍並不局限於此，本公開的保護範圍應以發明申請專利範圍的保護範圍為準。
本申請要求於2019年1月23日遞交的中國專利申請第201920114373.X號的優先權，在此全文引用上述中國專利申請公開的內容以作為本申請的一部分。
1 :驅動子電路； 2:第二驅動子電路； 3:驅動控制電路； 11:第一開關元件， 21:第二開關元件； 101:第一控制信號輸入端； 102:第一信號輸入端； 103:第一信號輸出端； 201:第二控制信號輸入端； 202:第二信號輸入端； 203:第二信號輸出端； 301:控制信號輸出端； 4:控制信號輸入線； 51:第一信號輸入線； 52:第二信號輸入線； 6:驅動信號輸出線； 71:第一過孔； 72:第二過孔； 73:第三過孔； 74:第四過孔； 75:第五過孔； 76:第六過孔； 77:第七過孔； 78:第八過孔； 79:第九過孔； 710:第十過孔； 711:第十一過孔； 8:閘線； 91:第一傳輸線； 92:第二傳輸線； 93:第三傳輸線； 121:襯底； 122:擋光層； 123:緩衝層； 124:主動區； 125:閘極絕緣層； 126:閘極； 127:電極絕緣層； 1281:源極； 1282:汲極； 1241:半導體區； N1:第一N型薄膜電晶體； N2:第二N型薄膜電晶體； N3:第三N型薄膜電晶體； N4:第四N型薄膜電晶體； N5:第五N型薄膜電晶體； N6:第六N型薄膜電晶體； N7:第七N型薄膜電晶體； N8:第八N型薄膜電晶體； P1:第一P型薄膜電晶體； P2:第二P型薄膜電晶體； P3:第三P型薄膜電晶體； P4:第四P型薄膜電晶體； P5:第五P型薄膜電晶體； P6:第六P型薄膜電晶體； P7:第七P型薄膜電晶體； P8:第八P型薄膜電晶體； P9:第九P型薄膜電晶體； P10:第十P型薄膜電晶體； T1:第一電晶體； T2:第二電晶體； T3:第三電晶體； T4:第四電晶體； T5:第五電晶體； T6:第六電晶體； T7:第七電晶體； C1:第一儲存電容； C2:第二儲存電容； VGL:第一電壓端； VGH:第二電壓端； IN:輸入端； OUT:輸出端； CK:第一時脈端； CB:第二時脈端。
為了更清楚地說明本公開實施例的技術方案，下面將對實施例的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅涉及本公開的一些實施例，而非對本公開的限制。
圖1為本公開實施例1提供的一種驅動單元的結構框圖； 圖2為本公開實施例1提供的一種驅動單元的電路結構示意圖； 圖3a為本公開實施例1提供的一種驅動單元的電晶體的結構示意圖； 圖3b為將圖3a中的源極和汲極去除後的結構示意圖； 圖4為本公開實施例1提供的一種驅動單元的電路結構示意圖； 圖5為本公開實施例1提供的另一種驅動單元的電路結構示意圖； 圖6為本公開實施例1提供的再一種驅動單元的電路結構示意圖； 圖7為本公開實施例1提供的再一種驅動單元的電路結構示意圖； 圖8為本公開實施例2提供的一種閘極驅動電路的每個驅動單元中的驅動控制電路的電路結構圖； 圖9為圖7的驅動控制電路的驅動時序圖；
1:驅動子電路
2:第二驅動子電路
3:驅動控制電路

Claims (26)

  1. 一種驅動單元，包括：第一驅動子電路、第二驅動子電路和驅動控制電路； 所述第一驅動子電路，包括多個第一開關元件，每個所述第一開關元件的第一控制信號輸入端與所述驅動控制電路的控制信號輸出端相連，第一信號輸入端用於與第一信號產生端相連，第一信號輸出端與所述驅動單元的第一輸出端連接； 所述第二驅動子電路，包括至少一個第二開關元件，每個所述第二開關元件的第二控制信號輸入端與所述驅動控制電路的控制信號輸出端相連，第二信號輸入端用於與第二信號產生端相連，第二信號輸出端與所述驅動單元的第二輸出端連接； 所述驅動控制電路，用於在控制信號輸出端輸出控制信號，以控制第一開關元件和第二開關元件的狀態； 其中，所述第一開關元件的數量比第二開關元件的數量至少多1個。
  2. 如申請專利範圍第1項所述的驅動單元，其中所述第一輸出端和所述第二輸出端為同一個輸出端；或者 所述第一輸出端和所述第二輸出端相互間隔設置。
  3. 如申請專利範圍第1項所述的驅動單元，其中所述控制信號包括第一控制信號和第二控制信號，其中，所述第一控制信號用於使所述第一開關元件開啟，且使所述第二開關元件關斷；所述第二控制信號用於使所述第二開關元件開啟，且使所述第一開關元件關斷。
  4. 如申請專利範圍第1項所述的驅動單元，其中所述第一開關元件和所述第二開關元件均包括電晶體， 其中所述電晶體的源極和汲極同層設置，且所述源極和汲極之間設有至少一個導電塊，所述導電塊與所述源極和汲極同層設置，且各所述導電塊、所述源極和汲極相互間隔設置。
  5. 如申請專利範圍第4項所述的驅動單元，其中所述第一驅動子電路還包括二極體，所述二極體的一電極與所述第一信號產生端相連，另一電極與所述第一輸出端相連； 和/或， 所述第二驅動子電路還包括二極體，所述二極體的一電極與所述第二信號產生端相連，另一電極與所述第二輸出端相連。
  6. 如申請專利範圍第4項所述的驅動單元，其中所述第一開關元件為所述P型薄膜電晶體，所述第二開關元件為所述N型薄膜電晶體；所述P型薄膜電晶體的數量比所述N型薄膜電晶體的數量至少多2個。
  7. 如申請專利範圍第4項所述的驅動單元，其中所述薄膜電晶體的主動區包括分別與源極、汲極接觸的源極區、汲極區，以及位於源極區和汲極區之間的通道區， 所述P型薄膜電晶體的通道區的寬長比為所述N型薄膜電晶體的通道區的寬長比的1.2至4倍； 和/或， 所述N型薄膜電晶體的通道區的長度大於所述P型薄膜電晶體的通道區的長度； 和/或， 所述N型薄膜電晶體的通道區寬度小於所述P型薄膜電晶體的通道區寬度； 和/或， 所述P型薄膜電晶體的閘極與通道區交疊的面積大於所述N型薄膜電晶體的閘極與通道區交疊的面積。
  8. 如申請專利範圍第4項所述的驅動單元，其中所述第一驅動子電路的至少部分所述第一開關元件的主動區相互間隔，和/或，所述第二驅動子電路的至少部分所述第二開關元件的主動區相互間隔。
  9. 如申請專利範圍第4項所述的驅動單元，其中所有的所述第一開關元件的控制信號輸入端和所有的所述第二開關元件的控制信號輸入端都通過控制信號輸入線與所述控制信號輸出端相連； 和/或， 所有的所述第一開關元件的第一信號輸入端都通過第一信號輸入線和所述第一信號產生端相連； 和/或， 所有的所述第二開關元件的第二信號輸入端都通過第二信號輸入線和所述第二信號產生端相連； 和/或， 所有第一開關的第一信號輸出端和所有第二開關的第二信號輸出端都和一條驅動信號輸出線相連。
  10. 如申請專利範圍第9項所述的驅動單元，其中所述驅動信號輸出線與所述控制信號輸入線位於不同層，且相互交疊； 所述驅動信號輸出線至少與所述第一信號輸入線、所述第二信號輸入線中的一者位於不同層，且相互交疊； 所述驅動信號輸出線與所述控制信號輸入線的交疊面積大於所述驅動信號輸出線與所述第一信號輸入線的交疊面積； 和/或， 所述驅動信號輸出線與所述控制信號輸入線的交疊面積大於所述驅動信號輸出線與所述第二信號輸入線的交疊面積。
  11. 如申請專利範圍第9項所述的驅動單元，其中所述第一信號輸入線的寬度為D1，所述第二信號輸入線的寬度為D2，所述驅動信號輸出線的寬度為D3，其中，D1大於2*D2，D2大於2*D3。
  12. 如申請專利範圍第8項所述的驅動單元，其中所述第一信號輸入線與所述驅動信號輸出線位於不同層且相互垂直； 和/或， 所述第二信號輸入線與所述驅動信號輸出線位於不同層且相互垂直。
  13. 如申請專利範圍第9項所述的驅動單元，其中所述第一信號輸入線、所述第二信號輸入線、所述控制信號輸入線、所述驅動信號輸出線中至少兩者相互平行。
  14. 如申請專利範圍第9項所述的驅動單元，其中所述控制信號輸入線佈置成環狀結構； 和/或， 所述第一驅動子電路的所述第一開關元件分佈在所述驅動信號輸出線的兩側； 和/或， 所述第二驅動子電路的所述第二開關元件分佈在所述驅動信號輸出線的兩側； 和/或， 各所述第一開關元件和各所述第二開關元件均位於所述第一信號輸入線和所述第二信號輸入線之間。
  15. 如申請專利範圍第1項所述的驅動單元，其中所述第二驅動子電路包括至少兩個所述第二開關元件。
  16. 如申請專利範圍第1項所述的驅動單元，還包括： 至少一個第三驅動電路，每個所述第三驅動電路包括至少一個第三開關元件，每個所述第三開關元件的第三控制信號輸入端與所述驅動控制電路的控制信號輸出端相連，第三信號輸入端用於與第三信號產生端相連，第三信號輸出端與所述驅動單元的第三輸出端連接； 其中，所述第一開關元件的數量比第二開關元件的數量至少多1個，所述第一開關元件的數量比第三開關元件的數量至少多1個。
  17. 如申請專利範圍第6項所述的驅動單元，其中所述第一驅動子電路至少包括3個N型薄膜電晶體，所述3個N型薄膜電晶體的源極均通過第一信號輸入線連接到所述第一信號產生端，汲極均通過驅動信號輸出線連接到閘線，所述第二驅動子電路包括1個第一P型薄膜電晶體，所述第一P型薄膜電晶體的源極通過第二信號輸入線連接所述第二信號產生端，汲極通過所述驅動信號輸出線連接所述閘線。
  18. 如申請專利範圍第6項所述的驅動單元，其中所述第一驅動子電路包括3個P型薄膜電晶體，所述3個P型薄膜電晶體的源極通過第一信號輸入線連接到所述第一信號產生端，汲極均通過驅動信號輸出線連接閘線，所述第二驅動子電路包括1個第四N型薄膜電晶體，所述第四N型薄膜電晶體的源極通過第二信號輸入線連接所述第二信號產生端，汲極通過所述驅動信號輸出線連接所述閘線。
  19. 如申請專利範圍第6項所述的驅動單元，其中所述第一驅動子電路包括3個P型薄膜電晶體，所述3個P型薄膜電晶體的源極通過第一信號輸入線連接所述第一信號產生端，汲極均通過驅動信號輸出線連接閘線，所述第二驅動子電路包括2個N型薄膜電晶體，所述N型薄膜電晶體的源極通過第二信號輸入線連接所述第二信號產生端，汲極均通過所述驅動信號輸出線連接所述閘線。
  20. 如申請專利範圍第6項所述的驅動單元，其中所述第一驅動子電路包括3個P型薄膜電晶體，所述3個P型薄膜電晶體的源極通過第一信號輸入線連接所述第一信號產生端，汲極均通過驅動信號輸出線連接閘線，所述第二驅動子電路包括2個N型薄膜電晶體，所述2個N型薄膜電晶體的源極通過第二信號輸入線連接所述第二信號產生端，汲極均通過所述驅動信號輸出線連接所述閘線。
  21. 一種閘極驅動電路，包括： 多個如申請專利範圍第1至20項中任一所述的驅動單元，其中至少一個所述驅動單元的所述第一輸出端連接到至少一條閘線，所述第二輸出端連接到至少一條閘線。
  22. 如申請專利範圍第21項所述的閘極驅動電路，其中所述閘極驅動電路的每個所述驅動單元中的驅動控制電路為一個移位暫存器，多個所述移位暫存器級聯； 所有驅動單元的第一信號輸入端連接一個第一信號產生端，所有驅動單元的第二信號輸入端連接一個第二信號產生端。
  23. 一種陣列基板，包括如申請專利範圍第21或22項所述的閘極驅動電路。
  24. 一種顯示裝置，包括如申請專利範圍第23項所述的陣列基板。
  25. 一種顯示裝置，包括如申請專利範圍第21或22項所述的閘極驅動電路，其中所述閘極驅動電路設置在陣列基板或對置基板上。
  26. 一種如申請專利範圍第1-20項中任一項所述的驅動單元的製造方法，包括： 製造第一驅動子電路、第二驅動子電路和驅動控制電路； 其中所述第一驅動子電路，包括多個第一開關元件，每個所述第一開關元件的第一控制信號輸入端與所述驅動控制電路的控制信號輸出端相連，第一信號輸入端用於與第一信號產生端相連，第一信號輸出端與所述驅動單元的第一輸出端連接； 其中所述第二驅動子電路，包括至少一個第二開關元件，每個所述第二開關元件的第二控制信號輸入端與所述驅動控制電路的控制信號輸出端相連，第二信號輸入端用於與第二信號產生端相連，第二信號輸出端與所述驅動單元的第二輸出端連接； 所述驅動控制電路，用於在控制信號輸出端輸出控制信號，以控制第一開關元件和第二開關元件的狀態； 其中，所述第一開關元件的數量比第二開關元件的數量至少多1個。
TW108122799A 2019-01-23 2019-06-28 驅動單元及其製造方法、閘極驅動電路、陣列基板及顯示裝置 TWI751424B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201920114373.X 2019-01-23
CN201920114373.XU CN209401289U (zh) 2019-01-23 2019-01-23 驱动单元、栅极驱动电路、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
TW202029168A true TW202029168A (zh) 2020-08-01
TWI751424B TWI751424B (zh) 2022-01-01

Family

ID=67898902

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108122799A TWI751424B (zh) 2019-01-23 2019-06-28 驅動單元及其製造方法、閘極驅動電路、陣列基板及顯示裝置

Country Status (4)

Country Link
US (4) US11170684B2 (zh)
CN (1) CN209401289U (zh)
TW (1) TWI751424B (zh)
WO (1) WO2020151381A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN209401289U (zh) 2019-01-23 2019-09-17 北京京东方技术开发有限公司 驱动单元、栅极驱动电路、阵列基板及显示装置
US11688339B2 (en) * 2020-04-10 2023-06-27 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and manufacturing method thereof, display device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP2000022155A (ja) 1998-06-29 2000-01-21 Sony Corp 薄膜トランジスタ回路
JP2009182161A (ja) 2008-01-31 2009-08-13 Renesas Technology Corp 半導体装置
JP5705053B2 (ja) 2011-07-26 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置
US20140197463A1 (en) * 2013-01-15 2014-07-17 Altera Corporation Metal-programmable integrated circuits
CN103413519B (zh) * 2013-07-18 2016-05-11 京东方科技集团股份有限公司 一种像素电路及其驱动方法、阵列基板和显示装置
CN103489404B (zh) * 2013-09-30 2016-08-17 京东方科技集团股份有限公司 像素单元、像素电路及其驱动方法
JP2015169811A (ja) * 2014-03-07 2015-09-28 株式会社Ｊｏｌｅｄ 表示装置、及び、表示装置を備えた電子機器
US9628082B1 (en) * 2014-07-01 2017-04-18 Xilinx, Inc. Strength-adjustable driver
TWI556221B (zh) * 2015-10-08 2016-11-01 友達光電股份有限公司 具有靜電放電功能的閘極驅動電路及具有靜電放電功能的閘極驅動方法
CN105652537B (zh) * 2016-01-27 2019-03-15 京东方科技集团股份有限公司 一种goa电路、驱动方法及显示装置
CN106504704A (zh) * 2016-10-28 2017-03-15 京东方科技集团股份有限公司 像素驱动电路、驱动方法、显示基板和显示装置
KR20180081196A (ko) * 2017-01-05 2018-07-16 삼성디스플레이 주식회사 주사 구동부 및 이를 포함하는 표시 장치
CN106710510A (zh) * 2017-02-23 2017-05-24 合肥京东方光电科技有限公司 一种栅极驱动单元及驱动方法、栅极驱动电路和显示装置
CN107329612B (zh) * 2017-06-29 2020-04-21 上海天马微电子有限公司 一种扫描电路、驱动电路及触控显示装置
CN107705757B (zh) * 2017-11-27 2019-10-18 京东方科技集团股份有限公司 移位寄存器及其分时控制方法、显示面板和装置
CN108133685B (zh) * 2018-01-03 2021-03-26 京东方科技集团股份有限公司 幅值控制单元、电压提供模组，显示装置和幅值控制方法
CN209401289U (zh) 2019-01-23 2019-09-17 北京京东方技术开发有限公司 驱动单元、栅极驱动电路、阵列基板及显示装置

Also Published As

Publication number Publication date
US20230162639A1 (en) 2023-05-25
US20220005395A1 (en) 2022-01-06
CN209401289U (zh) 2019-09-17
US20210225238A1 (en) 2021-07-22
US11393379B2 (en) 2022-07-19
TWI751424B (zh) 2022-01-01
WO2020151381A1 (en) 2020-07-30
US20220254294A1 (en) 2022-08-11
US11580890B2 (en) 2023-02-14
US20220246075A2 (en) 2022-08-04
US11170684B2 (en) 2021-11-09
US11823597B2 (en) 2023-11-21

Similar Documents

Publication Publication Date Title
WO2018161528A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
JP7469042B2 (ja) シフトレジスタ、発光制御回路及び表示パネル
US9601073B2 (en) Shift register
AU2019275624B2 (en) Display substrate and manufacturing method thereof, and display device
KR102484185B1 (ko) 게이트 구동 회로와 이를 이용한 표시장치
WO2011135873A1 (ja) シフトレジスタおよび表示装置
WO2022067634A1 (zh) 显示基板及其制作方法、显示装置
WO2013075536A1 (zh) 移位寄存器、栅极驱动器及显示装置
WO2014173025A1 (zh) 移位寄存器单元、栅极驱动电路与显示器件
US11823597B2 (en) Driving unit, gate driving circuit, array substrate, and display apparatus
US11594184B2 (en) Display substrate and manufacturing method thereof, display device
CN102884633A (zh) 电路基板和显示装置
WO2021203422A1 (zh) 显示基板及其制作方法、显示装置
CN106782399A (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
WO2021203424A1 (zh) 显示基板及其制作方法、显示装置
WO2015192488A1 (zh) 像素电路和显示装置
US20230012488A1 (en) Display substrate and display device
WO2014117433A1 (zh) 移位寄存器单元、移位寄存器、阵列基板和显示装置
WO2021203423A1 (zh) 显示基板及其制作方法、显示装置
JP7303127B2 (ja) シフトレジスタユニット、回路構造、ゲート駆動回路、駆動回路及び表示装置
WO2019214346A1 (zh) 移位寄存器单元及其驱动方法、扫描驱动电路、显示装置
WO2023000322A1 (zh) 显示基板及显示装置
CN117594602A (zh) 薄膜晶体管基板和包括该薄膜晶体管基板的显示设备