CN217902699U - 栅极驱动电路和显示面板 - Google Patents

Abstract

本申请公开了一种栅极驱动电路和显示面板，包括多个级联的栅极驱动单元，每个栅极驱动单元包括栅极驱动信号生成模块、第一输出端和第二输出端；所述栅极驱动信号生成模块生成栅极驱动信号；所述第一输出端与栅极驱动信号生成模块耦接，接收生成的所述栅极驱动信号；所述第二输出端与栅极驱动信号生成模块耦接，接收生成的所述栅极驱动信号；其中，所述第一输出端和所述第二输出端分别连接相邻的两行栅极线，并同时输出两个栅极驱动信号给相邻的两行栅极线。通过一个栅极驱动单元生成一个栅极驱动同时输出至相邻的两行栅极线，节省组成栅极驱动单元的薄膜晶体管的数量，实现更窄边框。

Description

栅极驱动电路和显示面板

技术领域

本申请涉及显示技术领域，尤其涉及一种栅极驱动电路和显示面板。

背景技术

现有技术中，通常在液晶显示面板的阵列制程阶段采用阵列基板栅极驱动(GateDriver On Array，GOA)技术将栅极驱动电路制作在阵列基板上，从而实现对栅线逐行扫描驱动。该技术可减少外接驱动芯片的绑定(bonding)工序，并提高液晶显示面板的集成度。

阵列基板行(Gate Driver on Array,GOA)电路目前广泛利用于液晶显示装置，通过将栅极驱动电路集成于阵列基板上，藉此节省液晶显示装置所需的栅极驱动芯片数，从而节省生产成本，同时随著栅极驱动芯片数量的减少，也减少了栅极驱动电路所需的面积，使窄化液晶显示装置边框得以实现，为了进一步的节省成本减少GOA的数量，实现更窄边框成为了目前亟待解决的问题。

实用新型内容

本申请的目的是提供一种栅极驱动电路和显示面板，节省薄膜晶体管的数量，实现更窄边框。

本申请公开了一种栅极驱动电路，包括多个级联的栅极驱动单元，每个栅极驱动单元包括栅极驱动信号生成模块、第一输出端和第二输出端；所述栅极驱动信号生成模块生成栅极驱动信号；所述第一输出端与栅极驱动信号生成模块耦接，接收生成的所述栅极驱动信号；所述第二输出端与栅极驱动信号生成模块耦接，接收生成的所述栅极驱动信号；其中，所述第一输出端和所述第二输出端分别连接相邻的两行栅极线，并同时输出相同的栅极驱动信号给相邻的两行栅极线。

可选的，任意相邻的两个栅极驱动单元中包括第一栅极驱动单元和第二栅极驱动单元；所述第一栅极驱动单元的第一输出端连接第一栅极线，所述第一栅极驱动单元的第二输出端连接第二栅极线；所述第二栅极驱动单元的第一输出端连接第三栅极线，所述第二栅极驱动单元的第二输出端连接第四栅极线；第一栅极驱动单元和第二栅极驱动单元之间设置有一个薄膜晶体管，所述薄膜晶体管的输出端连接所述第一栅极驱动单元的第一输出端，所述薄膜晶体管的控制端连接所述第二栅极驱动单元的第一输出端，所述薄膜晶体管的输入端接入低电平。

可选的，所有的所述薄膜晶体管的输入端均通过一条走线接入低电平。

可选的，所述走线与栅极线不同层设置。

可选的，形成所述薄膜晶体管的输出端的金属层与所述栅极线不同层设置，所述薄膜晶体管的输出端通过一过孔与所述栅极线连接，所述薄膜晶体管的输入端通过一过孔与所述走线连接。

可选的，形成所有的所述薄膜晶体管的控制端的金属层在同一直线上，形成所有的所述薄膜晶体管的输入端和输出端的金属层在同一直线上。

可选的，每个栅极驱动单元还包括复位端，当前所述栅极驱动单元的所述复位端连接下一个栅极驱动单元的第二输出端。

可选的，所述显示面板有2N条栅极线，所述栅极驱动电路有N个栅极驱动单元，每个栅极驱动单元输出同一栅极驱动信号至相邻的两行栅极线；前N-1个栅极驱动单元对应2N-2条栅极线，第N个所述栅极驱动单元为虚拟栅极驱动单元，所述虚拟栅极驱动单元输出的栅极驱动信号输出至所述第N-1级栅极驱动单元的复位端；相邻的两个栅极驱动单元之间设置有一个薄膜晶体管，所述薄膜晶体管的输出端连接当前栅极驱动单元的第一输出端，所述薄膜晶体管的控制端连接下一栅极驱动单元的第一输出端，所述薄膜晶体管的输入端接入低电平；所述虚拟栅极驱动单元的第一输出端连接对应的薄膜晶体管的控制端，所述虚拟栅极驱动单元的第二输出端接入低电平。

可选的，所述显示面板有2N-1条栅极线，所述栅极驱动电路有N个栅极驱动单元，每个栅极驱动单元输出同一栅极驱动信号至相邻的两行栅极线；前N-1个栅极驱动单元对应2N-2条栅极线，第N个所述栅极驱动单元为虚拟栅极驱动单元，所述虚拟栅极驱动单元输出的栅极驱动信号输出至所述第2N-1级栅极驱动单元的复位端；相邻的两个栅极驱动单元之间设置有一个薄膜晶体管，所述薄膜晶体管的输出端连接当前栅极驱动单元的第一输出端，所述薄膜晶体管的控制端连接下一栅极驱动单元的第一输出端，所述薄膜晶体管的输入端接入低电平；所述虚拟栅极驱动单元的第一输出端分别连接对应的薄膜晶体管的控制端和一低电平。

本申请还公开了一种显示面板，所述显示面板包括时序控制模块以及如上任一所述的栅极驱动电路；其中，所述时序控制模块生成时钟信号以及帧启动信号，每个所述栅极驱动电路根据时钟信号以及帧启动信号生成栅极驱动信号并输出至所述栅极驱动电路对应的的两行栅极线以驱动所述显示面板。

相对于传统的一个栅极驱动单元输出栅极驱动信号至一行栅极线的方案来说，本申请一个栅极驱动单元生成对应的栅极驱动信号输出至相邻的两行栅极线，使得栅极驱动电路的数量减少一般，节省了大量的薄膜晶体管，从而减少了成本，使得原本设置在显示区边缘的走线的占用空间减少，以充分利用空间，更进一步的实现窄边框。

附图说明

所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1是本申请的第一实施例的一种栅极驱动电路的示意图；

图2是本申请的第二实施例的栅极驱动电路的示意图；

图3是本申请的第二实施例的栅极驱动信号的示意图；

图4是本申请的第三实施例的栅极驱动电路的示意图；

图5是本申请的第三实施例的另一栅极驱动电路的示意图；

图6是本申请的第四实施例的栅极驱动电路的的示意图；

图7是本申请的第五实施例的显示面板的示意图；

图8是本申请的相邻列像素充电的示意图。

其中，100、栅极驱动电路；200、栅极驱动单元；201、第一栅极驱动单元；202、第二栅极驱动单元；203、虚拟栅极驱动单元；210、栅极驱动信号生成模块；220、第一输出端；230、第二输出端；240、复位端；250、输入端；300、栅极线；310、第一栅极线；320、第二栅极线；330、第三栅极线；340、第四栅极线；400、薄膜晶体管；500、走线；600、显示面板；610、时序控制模块。

具体实施方式

需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。

在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。

另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

下面参考附图和可选的实施例对本申请作详细说明。

如图1所示，作为本申请的第一实施例，公开了一种栅极驱动电路100，包括多个级联的栅极驱动单元200，每个栅极驱动单元200包括栅极驱动信号生成模块210、第一输出端220和第二输出端230；所述栅极驱动信号生成模块210生成栅极驱动信号；所述第一输出端220与栅极驱动信号生成模块210耦接，接收生成的所述栅极驱动信号；所述第二输出端230与栅极驱动信号生成模块210耦接，接收生成的所述栅极驱动信号；其中，所述第一输出端220和所述第二输出端230分别连接相邻的两行栅极线300，并同时输出相同的栅极驱动信号给相邻的两行栅极线300。

本申请相对于现有的栅极驱动单元200来说，内部结构并没有做任何改变，驱动信号的生成，以及每个栅极驱动单元200的复位都没做改变，主要是将一个栅极驱动单元200生成的栅极驱动信号输出至两行栅极线300，相对于之前一个栅极驱动单元200对应一行栅极线300的方案来说，减少了一半的栅极驱动单元200，也节省了大量的薄膜晶体管400，可以使得显示区域边缘的非显示区用于放置对应走线500的空间减少，从而缩减了边框的宽度，提高了显示区的面积，实现了显示的更窄边框要求。

如图2所示，作为本申请的第二实施例，是对上述第一实施例的进一步改进和完善，任意相邻的两个栅极驱动单元200中包括第一栅极驱动单元201和第二栅极驱动单元202；即相邻的两个栅极驱动单元200为一组，栅极驱动电路100包括多组栅极驱动单元200，每组栅极驱动单元200中的所述第一栅极驱动单元201的第一输出端220连接第一栅极线310，所述第一栅极驱动单元201的第二输出端230连接第二栅极线320；所述第二栅极驱动单元202的第一输出端220连接第三栅极线330，所述第二栅极驱动单元202的第二输出端230连接第四栅极线340；第一栅极驱动单元201和第二栅极驱动单元202之间设置有一个薄膜晶体管400，所述薄膜晶体管400的输出端连接所述第一栅极驱动单元201的第一输出端220，所述薄膜晶体管400的控制端连接所述第二栅极驱动单元202的第一输出端220，所述薄膜晶体管400的输入端250接入低电平。

参考图2和图3所示，本申请在减少了一半的栅极驱动单元200的基础上，本申请在任意两个栅极驱动单元200之间设置了一个薄膜晶体管400，该薄膜晶体管400的输入端250接入低电平VGL，输出端连接第一栅极驱动单元201的第一输出端220，控制端连接第二栅极驱动单元202的第一输出端220，当第二栅极驱动单元202输出对应的栅极驱动信号(第三栅极驱动信号Gout3和第四栅极驱动信号Gout4)时，会导通所述薄膜晶体管400，而对应的第一栅极驱动单元201的第一输出端220的栅极驱动信号(第一栅极驱动信号Gout1)会被拉低，从而使得每个栅极驱动单元200输出至两行栅极线300的栅极驱动信号发生改变，避免显示面板600的分辨率下降，影响显示效果。

进一步的，所有的所述薄膜晶体管400的输入端250均通过一条走线500接入低电平；所述走线500与栅极线300不同层设置。形成所述薄膜晶体管400的输出端的金属层与所述栅极线300不同层设置，所述薄膜晶体管400的输出端通过一过孔与所述栅极线300连接，所述薄膜晶体管400的输入端250通过一过孔与所述走线500连接。当然也可以是每个薄膜晶体管400的输入端250各自通过一条走线500连接至一个低电平输出端，各自接收对应的低电平信号

另外，还需要说明的是，形成所有的所述薄膜晶体管400的控制端的金属层在同一直线上，形成所有的所述薄膜晶体管400的输入端250和输出端的金属层在同一直线上，可以更方便的制备该薄膜晶体管400，提高制作和生产效率。

如图4所示，作为本申请的第三实施例，是对上述任一实施例的完善和细化，每个栅极驱动单元200还包括复位端240以及输入端250，当前所述栅极驱动单元200的所述复位端240连接下一个栅极驱动单元200的第二输出端230，当前栅极驱动单元200的输入端250连接上一个栅极驱动单元200的第二输出端230；当然也可以是，当前所述栅极驱动单元200的所述复位端240连接下一个栅极驱动单元200的第一输出端220，当前栅极驱动单元200的输入端250连接上一个栅极驱动单元200的第一输出端220，可根据实际情况进行选择。

一般的，所述显示面板600有2N条栅极线300，所述栅极驱动电路100有N个栅极驱动单元200，每个栅极驱动单元200输出同一栅极驱动信号至相邻的两行栅极线300；即第一个栅极驱动单元200对应第一行栅极线300和第二行栅极线300，第二个栅极驱动单元200对应第三行栅极线300和第四行栅极线300，最后一个栅极驱动单元200对应第2N-1行栅极线300和第2N行栅极线300；前N-1个栅极驱动单元200对应2N-2条栅极线300，第N个所述栅极驱动单元200为虚拟栅极驱动单元203，所述虚拟栅极驱动单元203输出的栅极驱动信号输出至所述第N-1级栅极驱动单元200的复位端240；相邻的两个栅极驱动单元200之间设置有一个薄膜晶体管400，所述薄膜晶体管400的输出端连接当前栅极驱动单元200的第一输出端220，所述薄膜晶体管400的控制端连接下一栅极驱动单元200的第一输出端220，所述薄膜晶体管400的输入端250接入低电平；所述虚拟栅极驱动单元203的第一输出端220连接对应的薄膜晶体管400的控制端，所述虚拟栅极驱动单元203的第二输出端230接入低电平，具体如图5所示。

通过设置一个虚拟的栅极驱动单元200对最后一级栅极驱动单元200进行复位，避免两帧切换时，上一帧的最后一级栅极驱动单元200仍然输出高电平，造成充电紊乱，影响显示效果。

如图6所示，作为本申请的第四实施例，与上述第三实施例不同的是，所述显示面板600有2N-1条栅极线300，所述栅极驱动电路100有N个栅极驱动单元200，每个栅极驱动单元200输出同一栅极驱动信号至相邻的两行栅极线300；前N-1个栅极驱动单元200对应2N-2条栅极线300，第N个所述栅极驱动单元200为虚拟栅极驱动单元203，所述虚拟栅极驱动单元203输出的栅极驱动信号输出至所述第2N-1级栅极驱动单元200的复位端240；即第一个栅极驱动单元200对应第一行栅极线300和第二行栅极线300，第二个栅极驱动单元200对应第三行栅极线300和第四行栅极线300，倒数第二个栅极驱动单元200对应第2N-3行栅极线300和第2N-2行栅极线300，最后一个栅极驱动单元200对应第2N-1行栅极线300。

相邻的两个栅极驱动单元200之间设置有一个薄膜晶体管400，所述薄膜晶体管400的输出端连接当前栅极驱动单元200的第一输出端220，所述薄膜晶体管400的控制端连接下一栅极驱动单元200的第一输出端220，所述薄膜晶体管400的输入端250接入低电平；所述虚拟栅极驱动单元203的第一输出端220分别连接对应的薄膜晶体管400的控制端和一低电平。最后一级虚拟的栅极驱动单元200只需要连接一根栅极线300对上一个栅极驱动单元200进行复位即可。

如图7所示，作为本申请的另一实施例，公开了一种显示面板600，参考图7和图8所示，所述显示面板600包括时序控制模块610以及如上任一所述的栅极驱动电路100；其中，所述时序控制模块610生成时钟信号以及帧启动信号，每个所述栅极驱动电路100根据时钟信号以及帧启动信号生成栅极驱动信号并输出至所述栅极驱动电路100对应的的两行栅极线300以驱动所述显示面板600。

其中，任意相邻的两个栅极驱动单元200之间设有一个薄膜晶体管400，所有的薄膜晶体管400的的输入端250通过接入低电平的走线500串联在一起，当前栅极驱动单元200的第一栅极线310和第二栅极线320同时接受当前栅极驱动单元200的栅极驱动信号以开启扫描线进行充电，当栅极驱动信号为开始的高电平时，像素根据对应的数据信号data以及栅极驱动信号Goutn或Goutn+1进行充电，保证每一行像素的有序充电，从而使得相邻的两列像素的充电电压不同，避免像素的充电电压相同，导致显示面板600的分辨率下降。

需要说明的是,本申请的发明构思可以形成非常多的实施例，但是申请文件的篇幅有限，无法一一列出，因而，在不相冲突的前提下,以上描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例，各实施例或技术特征组合之后，将会增强原有的技术效果

本申请的技术方案可以广泛用于各种显示面板，如TN(Twisted Nematic，扭曲向列型)显示面板、IPS(In-Plane Switching，平面转换型)显示面板、VA(VerticalAlignment，垂直配向型)显示面板、MVA(Multi-Domain Vertical Alignment，多象限垂直配向型)显示面板，当然，也可以是其他类型的显示面板，如OLED(Organic Light-EmittingDiode，有机发光二极管)显示面板，均可适用上述方案。

以上内容是结合具体的可选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。

Claims (10)

1.一种栅极驱动电路，包括多个级联的栅极驱动单元，其特征在于，每个栅极驱动单元包括：

栅极驱动信号生成模块，生成栅极驱动信号；

第一输出端，与栅极驱动信号生成模块耦接，接收生成的所述栅极驱动信号；以及

第二输出端，与栅极驱动信号生成模块耦接，接收生成的所述栅极驱动信号；

其中，所述第一输出端和所述第二输出端分别连接相邻的两行栅极线，并同时输出相同的栅极驱动信号给相邻的两行栅极线。

2.如权利要求1所述的一种栅极驱动电路，其特征在于，任意相邻的两个栅极驱动单元中包括第一栅极驱动单元和第二栅极驱动单元；

所述第一栅极驱动单元的第一输出端连接第一栅极线，所述第一栅极驱动单元的第二输出端连接第二栅极线；

所述第二栅极驱动单元的第一输出端连接第三栅极线，所述第二栅极驱动单元的第二输出端连接第四栅极线；

第一栅极驱动单元和第二栅极驱动单元之间设置有一个薄膜晶体管，所述薄膜晶体管的输出端连接所述第一栅极驱动单元的第一输出端，所述薄膜晶体管的控制端连接所述第二栅极驱动单元的第一输出端，所述薄膜晶体管的输入端接入低电平。

3.如权利要求2所述的一种栅极驱动电路，其特征在于，所有的所述薄膜晶体管的输入端均通过一条走线接入低电平。

4.如权利要求3所述的一种栅极驱动电路，其特征在于，所述走线与栅极线不同层设置。

5.如权利要求4所述的一种栅极驱动电路，其特征在于，形成所述薄膜晶体管的输出端的金属层与所述栅极线不同层设置，所述薄膜晶体管的输出端通过一过孔与所述栅极线连接，所述薄膜晶体管的输入端通过一过孔与所述走线连接。

6.如权利要求2所述的一种栅极驱动电路，其特征在于，形成所有的所述薄膜晶体管的控制端的金属层在同一直线上，形成所有的所述薄膜晶体管的输入端和输出端的金属层在同一直线上。

7.如权利要求1或2所述的一种栅极驱动电路，其特征在于，每个栅极驱动单元还包括复位端，当前所述栅极驱动单元的所述复位端连接下一个栅极驱动单元的第二输出端。

8.如权利要求7所述的一种栅极驱动电路，其特征在于，所述栅极线有2N条，所述栅极驱动电路有N个栅极驱动单元，每个栅极驱动单元输出同一栅极驱动信号至相邻的两行栅极线；前N-1个栅极驱动单元对应2N-2条栅极线，第N个所述栅极驱动单元为虚拟栅极驱动单元，所述虚拟栅极驱动单元输出的栅极驱动信号输出至所述第N-1级栅极驱动单元的复位端；

相邻的两个栅极驱动单元之间设置有一个薄膜晶体管，所述薄膜晶体管的输出端连接当前栅极驱动单元的第一输出端，所述薄膜晶体管的控制端连接下一栅极驱动单元的第一输出端，所述薄膜晶体管的输入端接入低电平；

所述虚拟栅极驱动单元的第一输出端连接对应的薄膜晶体管的控制端，所述虚拟栅极驱动单元的第二输出端接入低电平；

其中，N为大于等于2的自然数。

9.如权利要求7所述的一种栅极驱动电路，其特征在于，所述栅极线有2N-1条，所述栅极驱动电路有N个栅极驱动单元，每个栅极驱动单元输出同一栅极驱动信号至相邻的两行栅极线；前N-1个栅极驱动单元对应2N-2条栅极线，第N个所述栅极驱动单元为虚拟栅极驱动单元，所述虚拟栅极驱动单元输出的栅极驱动信号输出至所述第2N-1级栅极驱动单元的复位端；

相邻的两个栅极驱动单元之间设置有一个薄膜晶体管，所述薄膜晶体管的输出端连接当前栅极驱动单元的第一输出端，所述薄膜晶体管的控制端连接下一栅极驱动单元的第一输出端，所述薄膜晶体管的输入端接入低电平；

所述虚拟栅极驱动单元的第一输出端分别连接对应的薄膜晶体管的控制端和一低电平；

其中，N为大于等于2的自然数。

10.一种显示面板，其特征在于，包括：

时序控制模块；以及

如权利要求1-9任意一项所述的栅极驱动电路；

其中，所述时序控制模块生成时钟信号以及帧启动信号，每个所述栅极驱动电路根据时钟信号以及帧启动信号生成栅极驱动信号并输出至所述栅极驱动电路对应的两行栅极线以驱动所述显示面板。

Images