CN102334189A - 固体摄像器件 - Google Patents
固体摄像器件 Download PDFInfo
- Publication number
- CN102334189A CN102334189A CN2011800012963A CN201180001296A CN102334189A CN 102334189 A CN102334189 A CN 102334189A CN 2011800012963 A CN2011800012963 A CN 2011800012963A CN 201180001296 A CN201180001296 A CN 201180001296A CN 102334189 A CN102334189 A CN 102334189A
- Authority
- CN
- China
- Prior art keywords
- aforementioned
- semiconductor layer
- layer
- pixel
- photographic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 338
- 239000004020 conductor Substances 0.000 claims abstract description 178
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000007787 solid Substances 0.000 claims description 134
- 238000009826 distribution Methods 0.000 claims description 45
- 230000008859 change Effects 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 claims 112
- 239000011229 interlayer Substances 0.000 claims 4
- 230000003287 optical effect Effects 0.000 description 107
- 230000009471 action Effects 0.000 description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 14
- 239000012212 insulator Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000009958 sewing Methods 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 230000000875 corresponding effect Effects 0.000 description 8
- 239000000203 mixture Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 230000014759 maintenance of location Effects 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000003795 chemical substances by application Substances 0.000 description 5
- 238000000280 densification Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000002596 correlated effect Effects 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 230000012447 hatching Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002285 radioactive effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
- H01L27/14607—Geometry of the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14629—Reflectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Color Television Image Signal Generators (AREA)
Abstract
固体摄像器件的像素(11)具备：第1导电型的第1半导体层(1)，形成于衬底上；第1半导体层上的第2导电型的第2半导体层(2)；第1导电型的第3半导体层(5a、5b)，形成于第2半导体层(2)的上部侧面区域；第2导电型的第4半导体层(6a、6b)，形成于第3半导体层(5a、5b)的外侧面区域；栅极导体层(4a、4b)，隔着绝缘膜(3a、3b)而形成于第2半导体层(2)的下部侧面区域；以及第2导电型的第5半导体层(7)，形成于第2半导体层(2)和第3半导体层(5a、5b)的上面；且第5半导体层(7)和第4半导体层(6a、6b)为相连接，且至少第3半导体层(5a、5b)、第2半导体层(2)的上部区域、第4半导体层(6a、6b)、以及第5半导体层(7)形成于岛状形状内。
Description
技术领域
本发明关于固体摄像器件，特别是关于谋求低残像化、低暗电流化、低噪声化、低混色化、以及高像素密度化的固体摄像器件。
背景技术
目前，CCD、以及CMOS固体摄像器件被广泛使用于影像摄影机、以及静像摄影机等。而且，恒常地被要求提升固体摄像器件的高分辨率化、以及高感度化的性能。为了实现固体摄像器件的高分辨率化，进行像素高密度化的技术革新。此外，为了实现固体摄像器件的高感度化，则进行低噪声化的技术革新。
公知的固体摄像器件的一例揭示于非专利文献1。揭示于非专利文献1的公知的CMOS固体摄像器件表示于图24(a)。图24(a)为CMOS固体摄像器件的1像素构成图。该CMOS固体摄像器件由下列构件所构成：PN光二极管PD；传送栅极TG，连接于PN光二极管PD；浮置二极管FD，连接于传送栅极TG电极下的沟道20；放大MOS晶体管21；第1像素选择MOS晶体管22，连接于放大MOS晶体管21；重置MOS晶体管23；以及第2像素选择MOS晶体管24，连接于传送栅极TG。PN光二极管PD于光二极管N层27的表面具有光二极管表面P+层19，光二极管表面P+层19连接于沟道挡止层P+层18。此外，放大MOS晶体管21具有连接于浮置二极管FD的栅极AG。此外，重置MOS晶体管23具有连接于浮置二极管FD的重置栅极RG(n)、以及重置漏极RD二极管。第1及第2像素选择MOS晶体管22、24的栅极连接于连接到行选择线RL(m)的行扫描电路。连接于第2像素选择MOS晶体管24的源极的列选择线CL(n)、与重置MOS晶体管23的栅极RG(n)连接于列扫描电路。此外，重置MOS晶体管23的重置漏极RD、以及放大MOS晶体管21的漏极连接于电压Vdd的电源线。此外，第1像素选择MOS晶体管22的源极连接于信号线25。
通过光照射所产生的信号电荷(该情形时为电子)蓄积于PN光二极管PD。该蓄积的信号电荷通过施加导通电压于传送栅极TG而传送于浮置二极管FD。据此，浮置二极管FD的电位即依据信号电荷量而产生变化。同时，连接于浮置二极管FD的放大MOS晶体管21的栅极电压对应于该信号电荷量而产生变化。当施加导通电压于第1像素选择MOS晶体管22的栅极时，则流动对应于依据信号电荷的量而产生变化的放大MOS晶体管21的栅极电压的信号电流于信号线25。该电流作为输出而被读取。
图24(b)为表示施加导通电压于传送栅极TG而蓄积于光二极管PD的信号电荷被传送至浮置二极管FD时的沿着图24(a)的切断线A-A的电位分布。又，为了区别于图24(b)中，以剖面线表示信号电荷26a、26b、以及电荷26c。蓄积于光二极管PD的信号电荷26a被移送于浮置二极管FD。自浮置二极管FD而传送的信号电荷26b将放大MOS晶体管21的栅极电压进行调制。此处，无信号电荷时的光二极管PD的最深电位Φmp、施加有导通电压于传送栅极TG时的沟道20的电位Φtg、以及未传送信号电荷时的浮置二极管FD的电位Φfg的关系为Φfg为最深，继而Φtg为深，Φmp为最浅。于该像素由于信号电荷为电子，故形成Φfg＞Φtg＞Φmp＞的关系。此外，沟道挡止层P+层18的电位为0V。由于该电位分布关系，光二极管PD的信号电荷几乎全传送于浮置二极管FD。据此，即能防止拍摄活动被照体时的曳尾残像。进而根据如此的构成，即能抑制形成感度降低的原因的kTC噪声的产生。浮置二极管FD的信号电荷26b施加电压于重置栅极RG(n)而于重置漏极RD被去除。该情形时，浮置二极管FD残存着预定的电荷26c。
自该光二极管PD往浮置二极管FD的信号电荷的完全传送因连接有设置于光二极管PD的N层27表面的P+层(以下称为光二极管表面P+层)19于接受0V的沟道挡止层P+层18，而将光二极管表面P+层19的电位固定(pinning)于0V而成为可能。图24(c)为表示沿着图24(a)的切断线B-B的SiO2膜、光二极管表面P+层19、光二极管N层27、以及光二极管P层28的电位分布。又，于图24(c)为了区别，以剖面线表示信号电荷26d。无信号电荷时的光二极管PD的最深电位Φmp于光二极管N层27内。因此，信号电荷26d存在于较电位经固定的光二极管表面P+层19为内侧的光二极管N层27、以及光二极管P层28侧。于光二极管表面P+层19蓄积着空穴29，空穴29通过SiO2-Si界面电平而和被热性激励的电子再结合，以防止混入于信号电荷26d。据此，即能抑制暗电流的产生。
以其它的固体摄像器件而言，如图25所示，构成1像素于1个岛状半导体30(参照例如专利文献1)。在该像素中，形成信号线N+层31于衬底上。此外，连接于信号线N+层31的岛状半导体30的外周部形成有由P形半导体层32、绝缘膜33a、33b、以与栅极导体层34a、34b所构成的MOS晶体管。此外，连接于该MOS晶体管而形成有蓄积因光照射所产生的电荷的光二极管于岛状半导体30的外周部。该光二极管由N形半导体层35a、35b和P形半导体层32所构成。形成将被该光二极管所围绕的P形半导体层32作成沟道，该光二极管作成栅极，连接于形成于光二极管上的像素选择线37a、37b的P+层36、以及信号线N+层31附近的P形半导体层32作成源极和漏极的放大接合晶体管。
该固体摄像器件的基本动作由下列动作所构成：
信号电荷蓄积动作，将通过光照射而形成的信号电荷(该情形时为电子)蓄积于光二极管；信号读取动作，通过对应于前述的蓄积信号电荷的光二极管电压的栅极电压，将流通于信号线N+层31附近的P形半导体层32和P+层36之间的源极、漏极电流进行调制，且将此作为信号电流而读取；以及重置动作，于该信号读取动作之后，施加导通电压于MOS晶体管的栅极导体层34a、34b而于信号线N+层31去除蓄积于光二极管的信号电荷。
先前技术文献：
专利文献：
专利文献1：国际公开第2009/034623号
非专利文献：
非专利文献1：K.Yonemoto，H.Sumi，R.Suzuki，T.Ueno，：“A CMOSImage Sensor with a Simple FPN-Reduction Technology and a HoleAccumulated Diode(具有简单固定图形噪声减小技术的CMOS图象传感器和空穴累积二极管)”，2000国际固态电子电路大会(International Solid-StateCircuits Conference)，论文集，MP6.1(2000)
非专利文献2：H.Takato，K.Sunouchi，N.Okabe，A.Nitayama，K.Hieda，F.Horiguchi，F.Masuoka：“Impact of Surrounding Gate Transistor(SGT)for Ultra-High-Density LSI’s(SGT对超高密度LSI的影响)”IEEE电子器件汇刊(IEEE Transactions on Electron devices)，第38卷，第3期，573-578页(1991)
发明内容
(发明欲解决的课题)
在图24(a)所示的CMOS固体摄像器件中，若无连接于电位固定为0V的沟道挡止层P+层18的光二极管PD表面P+层19，则能直接将光二极管PD连接于放大MOS晶体管21的栅极AG。据此，即能对应于蓄积于光二极管PD的信号电荷量而直接使放大用MOS晶体管21的栅极AG的电压产生变化，并进行摄像动作。但，如此的构成则如前所述有增加残像、kTC噪声、以及暗电流的疑虑。相对于此，当设置光二极管PD表面P+层19时，则无法由光二极管PD上部挖出接触孔，通过金属配线将光二极管PD连接于放大MOS晶体管21的栅极AG。因此，必须要追加传送栅极TG、以及浮置二极管FD。如此的新区域的附加则形成损及像素高密度化的原因。
此外，于图25所示的固体摄像器件并无如图24(a)所示的沟道挡止层P+层18，并通过岛状半导体30间的绝缘层(或空气层)38a、38b而使像素间分离。因此，该固体摄像器件和图24(a)所示的固体摄像器件不同，于N形半导体层35a、35b的表面并未具有经固定(pinning)为0V的P+层。因此，该固体摄像器件存在有前述的残像、kTC噪声、以及暗电流噪声较高的问题。相对于此，例如于P+层36和N形半导体层35a、35b之间设置连接于0V的外部配线的接地P+层、连接于该接地P+层的N形半导体层35a、35b上的P+层、接地配线、以及连接接地配线和接地P+层的接触孔时，则有使像素构造复杂化，且增加制造步骤，而损及像素高密度化的问题。
此外，在如上述的构造的固体摄像器件中，从倾斜方向射入于画像30的入射光39a的一部分在图25中如虚线所示，形成往邻接像素的漏泄光39b，并在邻接像素产生信号电荷。因此，产生黑白固体摄像器件的分辨率降低，且彩色固体摄像器件的混色的情形。分辨率降低，特别是彩色摄像的混色，亦有产生大的画质降低的问题。
本发明为有鉴于上述的情形而完成者，其目的为实现低残像、低暗电流、低噪声、以及高像素密度的固体摄像器件。此外，本发明的另外的目的为实现能抑制分辨率降低、以及彩色摄像的混色情形的固体摄像器件。
(解决课题的手段)
为了达成上述目的，本发明的固体摄像器件具有1个或多个像素的固体摄像器件，其中，
前述像素由下列构件所构成：
第1半导体层，形成于衬底上；第2半导体层，形成于该第1半导体层上；第1绝缘膜，形成于前述第2半导体层的下部的侧面；栅极导体层，隔着前述第1绝缘膜而形成于前述第2半导体层的下部的侧面；第3半导体层，形成于前述第2半导体层的上部的侧面；第4半导体层，形成于未和前述第2半导体层的侧面相对向的前述第3半导体层的侧面；以及第5半导体层，形成于前述第2半导体层和前述第3半导体层的上部，且和前述第4半导体层作电性连接，且至少前述第3半导体层、前述第2半导体层之中形成有该第3半导体层的上部区域、前述第4半导体层、以及前述第5半导体层形成于岛状形状内，前述第2半导体层和前述第3半导体层形成二极管，前述二极管具有栅极的功能，且前述第1半导体层和前述第5半导体层之间的前述第2半导体层具有沟道的功能，藉此而形成接合晶体管，位于前述第1半导体层和前述第3半导体层之间的第2半导体层具有沟道的功能，且前述栅极导体层具有栅极的功能，藉此而形成MOS晶体管，将通过电磁能量波的照射而产生的信号电荷蓄积于前述二极管，并将对应于蓄积于前述二极管的信号电荷量而产生变化的流通于前述接合晶体管的电流作为信号予以检测，蓄积于前述二极管的信号电荷通过前述MOS晶体管的沟道，而于前述第1半导体层被去除，前述第4半导体层和前述第5半导体层的电压为相同的电压。
较佳为，本发明的固体摄像器件复具备第1导体层，由遮光性的导电性材料所构成，且以包围形成于前述岛状形状内的前述第3半导体层、前述第2半导体层的前述上部区域、以及前述第4半导体层的方式隔着第1绝缘膜而形成于前述第4半导体层的侧面区域，该第1导体层亦可连接于前述第5半导体层。
(发明的功效)
根据本发明，即能提供低残像、低暗电流、低噪声、以及高像素密度的固体摄像器件。
此外，具备遮光性的层以包围形成于岛状形状内的半导体层的外周部，藉此即能抑制混色、以及分辨率降低的情形。
附图说明
图1A为本发明第1实施形态的固体摄像器件的像素构造图；
图1B为本发明第1实施形态的变形例的固体摄像器件的像素构造图；
图2为第1实施形态的固体摄像器件的电路构造图；
图3为用以说明第1实施形态的像素构造图与电位分布图；
图4为用以说明第1实施形态的像素构造图与电位分布图；
图5为用以说明本发明第2实施形态的像素构造图；
图6为本发明第3实施形态的固体摄像器件的像素构造图；
图7为本发明第4实施形态的固体摄像器件的像素构造图；
图8为本发明第5实施形态的固体摄像器件的像素构造图；
图9为本发明第6实施形态的固体摄像器件的像素构造图；
图10为本发明第7实施形态的固体摄像器件的像素构造图；
图11为本发明第8实施形态的固体摄像器件的像素构造图；
图12为本发明第9实施形态的固体摄像器件的像素构造图；
图13为用以说明第9实施形态的固体摄像器件的制造方法图；
图14为用以说明第9实施形态的固体摄像器件的制造方法图；
图15为用以说明第9实施形态的固体摄像器件的制造方法图；
图16为用以说明第9实施形态的固体摄像器件的制造方法图；
图17为用以说明第9实施形态的固体摄像器件的制造方法图；
图18为用以说明第9实施形态的固体摄像器件的制造方法图；
图19为用以说明第9实施形态的固体摄像器件的制造方法图；
图20为用以说明第9实施形态的固体摄像器件的制造方法图；
图21为用以说明第9实施形态的固体摄像器件的制造方法图；
图22为本发明第10实施形态的固体摄像器件的截面图；
图23为本发明第11实施形态的固体摄像器件的截面图；
图24为用以说明公知的固体摄像器件及其动作的像素构成图与电位分布图；以及
图25为用以说明第2公知的固体摄像器件的像素构造图。
主要组件符号说明
1、1a、1b 第1半导体层N+层
2、2a、2b、2c 第2半导体层P层
2i 第2半导体层i层
3a、3b、3aa、3ab、3ba、3bb 绝缘膜
4a、4b、4aa、4ab、4ba、4bb 栅极导体层
5a、5b、5aa、5ab、5ba、5bb 第3半导体层N层
6a、6b、6aa、6ab、6ba、6bb 第4半导体层P+层(光二极管表面P+层)
7、7a、7b 第5半导体层P+层
8、8a、8b、8c 耗尽层
10a、39a 入射光
10c 反射光
11、11a至11h 像素(岛状半导体)
13aa、13bb、13ba、13bb 第1导体层
14a至14c 第1配线导体层
15a至15c 第2配线导体层
16a至16c、17a至17c 填埋导体层(第2导体层)
18 沟道挡止层P+层
19 光二极管表面P+层
20 传送栅极电极下的沟道
21 放大MOS晶体管
22 第1像素选择MOS晶体管
23 重置MOS晶体管
24 第2像素选择MOS晶体管
25 信号线
26a、26b、26d 信号电荷
26c 电荷
27 光二极管N层
28 光二极管P层
29 空穴
30 像素(岛状半导体)
31 信号线N+层
32 P形半导体层
33a、33b 绝缘膜
34a、34b 栅极导体层
35a、35b N形半导体层
36 P+层
37a、37b 像素选择线
38a、38b 绝缘层
39b 往邻接像素的漏泄光
100 固体摄像器件
111 MOS晶体管
112 光二极管
201 垂直扫描电路
202 水平扫描电路
203 重置电路
204 相关二重取样输出电路
301 P形硅层
302 硅氮化膜
303、305、310、311a、311b、312 硅氧化膜
304a、304b 岛状半导体层
306、309 聚硅膜
307 硅氧化膜层
308 栅极氧化膜
400 衬底
401 像素驱动输出电路
402a N沟道MOS晶体管部
402b P沟道MOS晶体管部
404a、404b、415a、415b N沟道MOS晶体管
405a、405b、420a、420b P沟道MOS晶体管
408a、408b、412a、412b、417a、417b、422a、422b 半导体柱
409a、409b、413a、413b、418a、418b、423a、423b 栅极绝缘膜
410a、410b、414a、414b、419a、419b、424a、424b
栅极导体层
407a、407b、411a、411b、416a、416b、421a、421b 源极/漏极层
406a P阱层
406b N阱层。
具体实施方式
以下，参照图1A至图23说明本发明的实施形态。
(第1实施形态)
以下，参照图1A至图4说明有关本发明的第1实施形态的固体摄像器件100。
图1A为表示第1实施形态的固体摄像器件100的像素构造。各像素11在衬底上形成有连接于连接第1扫描方向的配线XL的第1半导体层N+层1。第1半导体层N+层1上形成由相反导电型的第2半导体层P层2、绝缘膜3a、3b、以与栅极导体层4a、4b所构成的MOS晶体管111，且形成有连接于MOS晶体管111而由第2半导体层P层2、以及第3半导体层N层5a、5b所构成的光二极管112。此外，设置第4半导体层P+层6a、6b于光二极管112表面，并形成和第4半导体层P+层6a、6b相连接的第5半导体层P+层7。第5半导体层P+层7连接于延伸于和第1扫描方向正交的方向的配线YL。此外，至少形成光二极管112的区域(第2半导体层P层2之中配置有第3半导体层N层5a、5b的上部区域、以及第3半导体层N层5a、5b)、第4半导体层P+层6a、6b、以及第5半导体层P+层7形成于岛状形状内。又，在本实施形态中，配线XL为信号线，配线YL为像素选择线，但配线XL为像素选择线，配线YL为信号线亦可。
在第1实施形态中，第2半导体层虽由P型导电型半导体所构成的P层2，但，如图1B所示，亦可为由本征型的半导体层所构成的i层2i，以取代P层2。本征型的半导体指实质上为由一种元素所构成的半导体。本征型的半导体虽以不混入杂质的方式制造，但实际上则无可避免地会含有极微量的杂质。构成i层2i的本征型的半导体层，若为不妨碍固体摄像器件100的功能的程度时，则即使含有微量的受体或施体杂质亦无妨。根据如此的构成，则通过第3半导体层N层5a、5b和第2半导体层i层2i而形成光二极管，而且当施加充分的电压于第5半导体层P+层7和信号线N+层1之间时，前述第5半导体层P+层7的空穴(hole)通过第2半导体层i层2i的内部所产生的电位坡度而朝向信号线N+层1流通。如此处理，第2半导体层i层2i和图1A的第2半导体层P层2同样地具有接合晶体管的沟道的功能。
图2为表示本实施形态的固体摄像器件100的电路构成的一例。固体摄像器件100主要具备排列成2次元的数组状的多个像素11a至11d、垂直扫描电路201、水平扫描电路202、重置电路203、像素选择线YL1、YL2、信号线XL1、XL2、重置线RSL、信号线MOS晶体管Tr1、Tr2、以及相关二重取样(CDS)输出电路204。在本实施形态中，虽说明有关于以2列2行排列像素的情形，但，本发明的固体摄像器件并不限定于此。
如图2所示，输入像素选择信号于各像素11a至11d的垂直扫描电路201经由像素选择线YL1、YL2而于各列连接于各像素11a至11d。各像素11a至11d又于各行经由信号线XL1、XL2而连接于CDS输出电路204。配置于各信号线的信号线MOS晶体管Tr1、Tr2的栅极电极连接于输入信号线选择信号于此等栅极电极的水平扫描电路202。信号线XL1、XL2又连接于切换开关部SW1、SW2。此外，重置动作用的MOS晶体管111的栅极导体层4a、4b经由重置线RSL而连接于输入重置信号于栅极导体层4a、4b的重置电路203。通过如此的电路构成的动作，依次自CDS输出电路204而读取像素11a至11d的信号电流。
继而参照图2至图4而说明有关于本实施形态的固体摄像器件100的基本动作。又，在图3和图4的电位分布图中，为了区别而以剖面线表示蓄积的信号电荷。
固体摄像器件100的基本动作由信号电荷蓄积动作、信号读取动作、以及重置动作所构成。在信号电荷蓄积动作中，将通过光照射所产生的信号电荷蓄积于第3半导体层N层5a、5b及第3半导体层N层5a、5b附近的第2半导体层P层2(以下称为“光二极管区域”)。在信号读取动作中，通过测定流通于第1半导体层N+层1附近的第2半导体层P层2和第5半导体层P+层7之间的电流而测定该蓄积的信号电荷。由于流通于第1半导体层N+层1附近的第2半导体层P层2和第5半导体层P+层7之间的电流依据蓄积于光二极管区域的信号电荷而产生变化，故通过测定该电流，即能测定蓄积的信号电荷量。在重置动作中，施加导通电压于MOS晶体管111的栅极导体层4a、4b而形成沟道于第1半导体层N+层1和第3半导体层N层5a、5b之间。据此，即能将蓄积于光二极管区域的信号电荷流通于第1半导体层N+层1而予以去除。
图3(a)在信号读取中，未蓄积信号电荷于光二极管区域时的像素构造图，以虚线表示该情形时的光二极管112的耗尽层8a、8b。在本实施形态中，当未蓄积信号电荷于光二极管区域时，光二极管112的耗尽层8a、8b形成于第2半导体层P层2之中光二极管112所形成的上部区域的一部分。
图3(b)为表示沿着图3(a)的A-A线的电位分布图。在信号读取期间，依第1半导体层N+层1的电位(VXLR)、第5半导体层P+层7的电位(VYLR)、未蓄积信号电荷时的第3半导体层N层5a、5b内的最深电位ΦPR的顺序而加深。在本实施形态中，由于信号电荷为电子，故各电位设定成ΦPR＞VYLR＞VXLR＞的电位关系。
此外，由于光二极管表面P+层(第4半导体层P+层)6a、6b和第5半导体层P+层7作电性连接，故光二极管表面P+层6a、6b的电位即形成VYLR。此外，光二极管表面P+层6a、6b通过第5半导体层P+层7而供应空穴29并蓄积。
图3(c)在信号读取期间，蓄积信号电荷于光二极管区域时的像素构造图，图3(d)为表示沿着图3(c)的A-A线的电位分布图。在信号读取期间，如图3(d)所示，蓄积信号电荷于光二极管区域，并通过蓄积信号电荷而使光二极管电位ΦGR产生变化。继而如图3(c)所示，对应于因蓄积信号电荷而产生的光二极管电位ΦGR而使耗尽层8a、8b宽度减少。据此，即能使作为放大用接合晶体管的沟道而作动的第2半导体层P层2的宽度产生变化，且能使流通于第1半导体层N+层1附近的第2半导体层P层2及第5半导体层P+层7之间的电流产生变化。
图3(e)为示意性地表示在信号读取期间，复蓄积信号电荷，作为蓄积信号电荷而附加于读取最大信号电荷量QSRM且过剩信号电荷Qex蓄积信号电荷于光二极管区域时的沿着图3(c)的A-A线的电位分布。本实施形态蓄积信号电荷于光二极管区域直至光二极管电位ΦGR成为VYLR为止。因其以上的光照射而产生的过剩信号电荷Qex和蓄积于光二极管表面P+层6a、6b的空穴29再结合而予以消灭。在本实施形态中，由于电位关系设定成VXLR＜VYLR，故过剩信号电荷Qex并不流出于第2半导体层P层2。据此，即不会形成特别的过剩信号电荷去除用的漏极，且能于光二极管区域去除因光照射而产生的过剩信号电荷。因此，不会如图25所示的公知的固体摄像器件，使过剩的信号电荷混入于放大用接合晶体管的沟道。
图4(a)在信号蓄积期间，记载有未蓄积信号电荷于光二极管区域时的耗尽层8a、8b的像素构造图。在本实施形态中，当未蓄积信号电荷于光二极管区域时，光二极管112的耗尽层8a、8b形成于第2半导体层P层2的上部区域的一部分。
图4(b)为表示沿着图4(a)的A-A线的电位分布图。在信号电荷蓄积期间，例如，将第1半导体层N+层1的电压VXLR设定成0V，将第5半导体层P+层7的电压VYLR设定成0V，将MOS晶体管111的栅极导体层4a、4b设定成0V。据此，对应于光照射，如图4(b)所示，蓄积信号电荷QSS蓄积于光二极管区域。当蓄积的蓄积信号电荷QSS多于读取最大信号电荷量QSRM时，则移行至信号读取动作时，如上述，过剩的电荷和蓄积于第4半导体层P+层6a、6b的空穴29再结合而予以去除。
图4(c)为表示沿着重置期间的图1A的A-A线的电位分布图。在重置期间中，依第5半导体层P+层7的电位(VYLR)、未蓄积信号电荷时的第3半导体层N层5a、5b的最深电位ΦPM、施加导通电压于MOS晶体管111的栅极导体层4a、4b时的第2半导体层P层2的MOS晶体管的沟道电位ΦRG、第1半导体层N+层1的电位(VXLR)的顺序而加深。在本实施形态中，由于信号电荷为电子，故各电位可设定成VYLR＜ΦPM＜ΦRG＜VXLR的电位关系。例如，可将VYLR＝0V，VXLR＝2V，栅极导体层4a、4b的电压设定成1.5V。据此，在重置期间中，蓄积于光二极管区域的信号电荷即未残存于光二极管区域，且流通于第1半导体层N+层1而被去除。
据此，即能抑制图24(a)所示的固体摄像器件的残像和kTC噪声产生。
(第2实施形态)
图5(a)至图5(c)为说明本发明的第2实施形态的固体摄像器件的像素构造。又，和第1实施形态的固体摄像器件相同的部分赋予相同的符号。
和第1实施形态不同的点为于信号读取期间，如图5(a)所示，在未蓄积信号电荷于光二极管区域时，光二极管112的耗尽层8c占有第2半导体层P层2之中形成光二极管112的上部区域。又，如此的光二极管112通过适当调整第3半导体层N层5a、5b、以及第2半导体层P层2的层厚、杂质浓度等而能形成。当耗尽层8c占有第2半导体层P层2的上部区域时，则不会形成流通电流于放大用接合晶体管的第5半导体层P+层7和第1半导体层N+层1附近的第2半导体层P层2之间的沟道。
当蓄积信号电荷于光二极管区域时，在信号读取期间为如图5(b)所示，光二极管112的耗尽层8a、8b的宽度(厚度)减少，且形成放大用接合晶体管的沟道于第2半导体层P层2，而对应于蓄积信号电荷的电流流通于该沟道。
图5(c)为记入在信号电荷蓄积期间，未蓄积信号电荷于光二极管区域时的耗尽层8c的像素构造图。在信号电荷蓄积期间，通常，例如设定成第1半导体层N+层1的电压VXLR＝0V，第5半导体层P+层7的电压VYLR＝0V。
如图5(c)所示，在信号电荷蓄积期间，未蓄积信号电荷时，光二极管112的耗尽层8c占有第2半导体层P层2的上部区域而形成。当耗尽层8c未占有第2半导体层P层2时，则无耗尽层8c的第2半导体层P层2所产生的信号电荷即扩散而到达第5半导体层P+层7或第1半导体层N+层1。据此，第2半导体层P层2所产生的信号电荷即形成对信号无效的状态。相对于此，通过耗尽层8c的占有第2半导体层P层2的上部区域，特别是在照射光量少的状态下，即能有效地在光二极管112捕获产生的信号电荷，并予以蓄积。
此外，当未蓄积信号电荷时，由于放大用接合晶体管的沟道被夹断，故例如在信号读取期间以外的期间，即使因噪声闯入像素选择线YL，而使空穴自第5半导体层P+层7注入于第2半导体层P层2，亦能通过耗尽层8c而防止该空穴注入的情形。
如此，在信号电荷蓄积期间，未蓄积信号电荷于光二极管区域时，光二极管112的耗尽层8c以能占有第2半导体层P层2的上部区域的方式而形成，藉此而能提供具有良好的低照度特性的固体摄像器件。
(第3实施形态)
图6为表示用以说明本发明第3实施形态的固体摄像器件的2像素的像素截面。又，和第1实施形态的固体摄像器件相同的部分赋予相同的数字。此外，为了区别，包含于像素11e的部分赋予aa和ab，包含于像素11f的部分赋予ba和bb。前述的第1及第2实施形态的固体摄像器件中，重置动作用的MOS晶体管111的栅极导体层4a、4b仅形成于MOS晶体管111的沟道上。相对于此，本实施形态的固体摄像器件中，重置动作用的MOS晶体管111的栅极导体层4aa、4ab、4ba、4bb以亦能包覆光二极管表面P+层(第4半导体层P+层)6aa、6ab、6ba、6bb的方式而延伸形成。此处，栅极导体层4aa、4ab、4ba、4bb包围像素(岛状半导体)11e、11f周边而形成。栅极导体层4aa、4ab、4ba、4bb例如由聚硅、金属等遮光性导电性材料而形成，并吸收或反射照射光线。
由像素前面(在图6中为上侧)具有角度而射入于第1像素11e的光线(入射光)10a，在上述的第1实施形态的像素构造中，入射光10a的一部分到达邻接的第2像素11f，而产生信号电荷。此意指射入于原本的第1像素11e而产生的信号电荷漏泄于邻接像素。据此，因产生分辨率降低，特别是彩色摄像器件因构成为仅接收依各像素所决定的色光线，故有因往邻接像素的信号电荷的漏泄而导致混色的疑虑。此外，分辨率降低，特别是彩色摄像的混色，有产生画质大为降低的疑虑。
相对于此，在本实施形态中，倾斜的入射光10a利用由遮光性的材料所构成的栅极导体层4aa、4ab、4ba、4bb来进行吸收或反射。该反射光10c停留于射入的像素11e，而不会产生往前述的邻接像素11f的信号电荷的漏泄的情形。
本实施形态中，光二极管表面P+层6aa、6ab、6ba、6bb连接于施加有第2配线YL3，YL4的电压的第5半导体层P+层7a、7b。因此，光二极管表面P+层6aa、6ab、6ba、6bb的电位固定于第2配线YL3，YL4的电位。通过该光二极管表面P+层6aa、6ab、6ba、6bb的遮蔽功效，则使放大用接合晶体管的沟道产生变化的光二极管电位，即使重置动作用的MOS晶体管111的栅极导体层4aa、4ab、4ba、4bb的电位产生时间性的变化亦不易受影响，故能进行稳定的动作。
(第4实施形态)
参照图7而说明本发明第4实施形态的固体摄像器件。又，和第3实施形态的固体摄像器件相同的部分赋予相同的符号。在上述的第3实施形态的固体摄像器件中，重置动作用的MOS晶体管111的栅极导体层4aa、4ab、4ba、4bb延伸至光二极管表面P+层(第4半导体层P+层)6aa、6ab、6ba、6bb上为止。相对于此，本实施形态的固体摄像器件中，连接于第5半导体层P+层7a、7b的第1导体层13aa、13ab、13ba、13bb包覆着光二极管表面P+层6aa、6ab、6ba、6bb。第1导体层13aa、13ab、13ba、13bb包围岛状半导体11e、11f周边而形成。此外，第1导体层13aa、13ab、13ba、13bb由遮光性的导电性材料所构成。
据此，和第3实施形态的固体摄像器件相同，由像素前面具有角度而射入于第1像素11e的入射光10a通过第1导体层13aa、13ab、13ba、13bb或栅极导体层4aa、4ab、4ba、4bb而吸收或反射。该反射光10c停留于射入的像素11e，而不会产生往邻接像素11f的信号电荷的漏泄的情形。
此外，上述的第3实施形态的固体摄像器件将光二极管表面P+层6aa、6ab、6ba、6bb包覆着栅极导体层4aa、4ab、4ba、4bb。使放大用接合晶体管的沟道宽度产生变化的光二极管电位虽被从MOS晶体管111的栅极导体层4aa、4ab、4ba、4bb的电位变化，而固定于配线YL3，YL4的电压的光二极管表面P+层6aa、6ab、6ba、6bb所遮蔽，但易于受到电容耦合等因素的影响。相对于此，本实施形态的固体摄像器件中，由于包覆着光二极管表面的第1导体层13aa、13ab、13ba、13bb和光二极管表面P+层6aa、6ab、6ba、6bb作电性连接，故和光二极管表面P+层6aa、6ab、6ba、6bb为相同电位。因此，光二极管表面P+层6aa、6ab、6ba、6bb的的电位并不容易受到配线YL3，YL4的电压变化以外的电压变动的影响。据此，使放大用接合晶体管的沟道宽度产生变化的光二极管电位亦能进行稳定的动作，且本实施形态的固体摄像器件亦能进行稳定的动作。
(第5实施形态)
参照图8而说明本发明第5实施形态的固体摄像器件。又，和第4实施形态的固体摄像器件相同的部分赋予相同的符号。在通常的2次元固体摄像器件中，各像素的像素选择线、像素信号线、像素电源线、像素MOS晶体管的栅极等连接于设置于固体摄像器件周边的扫描电路、电源电路、信号处理电路、栅极脉冲电压产生电路等。此等的连接线配置于第1配线方向、或第2配线方向。例如，第1半导体层N+层1a、1b连接于信号线，第5半导体层P+层7a、7b连接于像素选择线。如图8所示，当信号线XL3，XL4配置于图式垂直方向时，则像素选择线通常为配置于图式水平方向。该情形时，像素选择线由连接第5半导体层P+层7a、7b的第1导体层13aa、13ab、13ba、13bb、以及连接邻接的像素的第1导体层13aa、13ab、13ba、13bb彼此之间的第1配线导体层14a至14c所构成。本实施形态中，邻接的像素的第1导体层13aa、13ab、13ba、13bb彼此之间于接近MOS晶体管的栅极导体层4aa、4ab、4ba、4bb的场所而相连接。此外，第1导体层13aa、13ab、13ba、13bb、以及第1配线导体层14a至14c由遮光性的导电性材料所构成。又，在本实施形态中，第1导体层13aa、13ab、13ba、13bb和第1配线导体层14a至14c为一体而形成。
据此，如图8所示，和第3、第4实施形态的固体摄像器件相同，由像素前面具有角度而射入于第1像素11e的入射光10a通过第1导体层13aa、13ab、13ba、13bb或栅极导体层4aa、4ab、4ba、4bb而吸收或反射。该反射光10c停留于射入的像素11e，而不会产生往邻接像素11f的信号电荷的漏泄的情形。此外，能有效地防止射入于像素11e和像素11f之间的间隙的光自连接于第5半导体层P+层7a、7b的第1导体层13aa、13ab、13ba、13bb、以及MOS晶体管的栅极导体层4ab、4ba之间的间隙而漏泄于第2半导体层P层2a、2b的情形。此外，如图8所示，由于一旦射入于像素11e内，且自第1导体层13ab和栅极导体层4ab之间的间隙射出的光16通过第1配线导体层14b而吸收或反射，故更能有效地防止自邻接的像素11f的第1导体层13ba和栅极导体层4ba之间的间隙而漏泄于邻接的像素11f的第2半导体层P层2b的情形。与本实施形态不同，例如，当第1导体层13ab于光入射侧的上部而与连接于邻接的像素的5半导体层P+层7b的第1导体层13ba连接时，在图8中，则易于产生因来自配置于水平方向的像素选择线间的光的绕进而导致往邻接像素的光漏泄、以及来自栅极导体层4ab、4ba和第1导体层13ab、13ba之间的间隙的光漏泄的情形。本实施形态的固体摄像器件更能有效地防止该光漏泄的情形。
(第6实施形态)
参阅图9而说明本发明第6实施形态的固体摄像器件。和上述第4实施形态的相同的部分赋予相同的符号。在本实施形态的固体摄像器件中，MOS晶体管111的栅极导体层4aa、4ab、4ba、4bb设置于图9的水平方向。此外，各像素11e、11f的栅极导体层4aa、4ab、4ba、4bb于MOS晶体管的上部，通过第2配线导体层15a至15c而连接。第2配线导体层15a至15c由遮光性的导电性材料所构成。在本实施形态中，栅极导体层4aa、4ab、4ba、4bb和第2配线导体层15a至15c为一体地形成。
根据如此的构成，如图9所示，和上述第3至第5实施形态的固体摄像器件相同，由像素前面具有角度而射入于第1像素11e的入射光10a通过第1导体层13aa及13ba或栅极导体层4aa及4ab而吸收或反射。该反射光10c停留于射入的像素11e，而不会产生往邻接像素11f的信号电荷的漏泄的情形。此外，和上述第5实施形态的固体摄像器件相同，能有效地防止射入于像素之间的间隙的光自栅极导体层4ab、4ba和第1导体层13aa、13ba之间的间隙而漏泄于邻接像素的第2半导体层P层2a、2b的情形。此外，由于一旦射入于像素11e内，且自栅极导体层4ab和第1导体层13ab之间的间隙射出的光16通过第2配线导体层15b而吸收或反射，故能有效地防止自邻接像素11f的栅极导体层4ab和第1导体层13ab之间的间隙而漏泄于邻接像素的第2半导体层P层2b的情形。
(第7实施形态)
参照图10而说明本发明第7实施形态的固体摄像器件。又，和第4实施形态的固体摄像器件相同的部分赋予相同的符号。和第4实施形态的固体摄像器件不同的点，在于各像素11e、11f之间的间隙的第1导体层13aa、13ab、13ba、13bb之间与栅极导体层4aa、4ab、4ba、4bb之间的双方中，或在任何一方中，填埋着填埋导体层(第2导体层)16a至16c，17a至17c。在本实施形态中，说明有关于填埋着填埋导体层16a至16c，17a至17c于第1导体层13aa、13ab、13ba、13bb之间与栅极导体层4aa、4ab、4ba、4bb之间的双方的情形。该情形时，连接于第5半导体层P+层7a、7b的第2配线YL3，YL4和MOS晶体管111的栅极导体层4aa、4ab、4ba、4bb的配线方向为相同。第2配线YL3，YL4和栅极导体层4aa、4ab、4ba、4bb的配线于正交的方向取出时，第1导体层13aa、13ab、13ba、13bb之间与栅极导体层4aa、4ab、4ba、4bb之间之中，如图中所示，仅于任何一方具有填埋导体层16a至16c，17a至17c。
填埋导体层16a至16c，17a至17c由遮光性的导电性材料所构成。因此，例如射入于像素间的间隙的光通过填埋导体层16a至16c，17a至17c而吸收或反射。据此，和第5及第6实施形态的固体摄像器件相同，能有效地防止往邻接像素的光漏泄的情形。
(第8实施形态)
图11为表示本发明第8实施形态的固体摄像器件。又，和第4实施形态的相同的部分赋予相同的符号。图11将含有第4实施形态的固体摄像器件的像素构造的第2半导体层P层2a、栅极导体层4ab、第3半导体层N层5ab、第4半导体层P+层6ab、以及第5半导体层P+层7a的区域予以扩大。和第4实施形态的不同的点，在以包覆着栅极导体层4ab的方式而设置的绝缘膜18ab上，连接于第5半导体层P+层7a的第1导体层13ab具有和栅极导体层4ab相重叠的部分而形成。
根据如此的构成，由于栅极导体层4ab和第1导体层13ab之间无间隙，故不会产生来自该间隙的光漏泄的情形。因此，能更有效地防止往邻接像素的光漏泄的情形。据此，本实施形态的固体摄像器件能有效地抑制分辨率的降低和混色的情形。
(第9实施形态)
图12为表示本发明第9实施形态的固体摄像器件。又，和第5实施形态的相同的部分赋予相同的符号。图12将含有第5实施形态的固体摄像器件的像素构造的第2半导体层P层2a、2b、栅极导体层4ab、4ba、第3半导体层N层5ab、5ba、第4半导体层P+层6ab、6ba以及第5半导体层P+层7a、7b的区域予以扩大。和第5实施形态的不同的点，在以包覆着栅极导体层4ab、4ba的方式而设置的绝缘膜18ab、18ba上，第1导体层13ab、13ba具有分别和栅极导体层4ab、4ba相重叠的部分而形成。
根据如此的构成，和第8实施形态的固体摄像器件同样地，能更有效地防止往邻接像素的光漏泄的情形。据此，本实施形态的固体摄像器件能更有效地抑制分辨率的降低和混色的情形。
继而参照图13至图21而说明第9实施形态的固体摄像器件的制造方法。
首先，如图13所示，沉积P形硅层301、硅氮化膜302、以及硅氧化膜303于硅(SiO2)衬底上。之后，通过蚀刻法等方式而如图14所示，形成岛状半导体层304a、304b。继而通过例如在氧气环境气体中将衬底予以加热，而将硅表面予以氧化藉此形成硅氧化膜305。继而通过沉积聚硅，并进行回蚀，则如图15所示而形成侧壁状的聚硅膜306。
继而通过离子注入法等方式，将磷等注入于P形硅层301而形成第1半导体层N+层1a、1b。之后，将聚硅膜306及硅氧化膜305予以剥离。继而形成硅氧化膜层307，并通过栅极氧化而形成栅极氧化膜308，如图16所示，通过甲硅烷(SiH4)的热分解的CVD法而沉积聚硅膜309。继而形成硅氧化膜(SiO2膜)310于将聚硅膜309上的第1栅极导体层4aa、4ab、4ba、4bb予以定义的区域上。继而将SiO2膜310或阻剂膜作为屏蔽，并将栅极导体层4aa、4ab、4ba、4bb以外的聚硅膜309进行蚀刻而予以去除，如图17所示，形成栅极导体层4aa、4ab、4ba、4bb。之后，去除SiO2膜310，且将栅极导体层4aa、4ab、4ba、4bb的聚硅予以氧化而形成绝缘膜18aa、18ab、18ba、18bb。
继而通过离子注入法等而将磷等注入于P形硅层301，并形成第3半导体层N层5aa、5ab、5ba、5bb。此外，通过离子注入法等而将硼等注入于第3半导体层N层5aa、5ab、5ba、5bb，如图18所示，形成第4半导体层P+层6aa、6ab、6ba、6bb。之后，将硅氮化膜302予以剥离。继而沉积氧化硅或氮化硅，通过平坦化和回蚀而形成硅氧化膜311a。将露出的半导体层予以氧化而形成硅氧化膜312，并通过注入硼等，如图19所示，形成第5半导体层P+层7a、7b。之后，将硅氧化膜312予以剥离，如图20所示，将硅氧化膜311a蚀刻至第1导体层13ab、13ba和MOS晶体管的栅极导体层4ab、4ba相重叠的部分的深度为止而予以去除，并形成硅氧化膜311b。继而将栅极导体层4ab、4ba的聚硅予以氧化。之后，通过真空蒸镀、溅镀等方法而形成金属膜于衬底全面，并通过将其进行图案成型的方式，则如图21所示，能形成连接于第5半导体层P+层的第1导体层13aa、13ab、13ba、13bb、以及连接第1导体层13aa、13ab、13ba、13bb彼此之间的第1配线导体层14a、14b、14c。
通过如此的步骤，即能取得第9实施形态的固体摄像器件的像素构造。此外，在形成第1导体层13aa、13ab、13ba、13bb和第1配线导体层14a、14b、14c的步骤中，如图11所示，通过将金属膜进行图案成型，即能取得第8实施形态的固体摄像器件的像素构造。
(第10实施形态)
通常的固体摄像器件中，像素、驱动像素用的电路、以及自像素取出信号用的电路形成于同一衬底上。具备立体构造的像素的第1至9实施形态的固体摄像器件，其此等的电路亦以立体构造化为佳。例如，此等的电路亦可不为非引用文献2记载的SGT(Surrounding Gate Transistor：环绕式栅极晶体管)所构成。作为第10实施形态，参照图22而说明如此的固体摄像器件的一例。图22为第10实施形态的固体摄像器件的截面图。
本实施形态的固体摄像器件由下列构件所构成：衬底400；1个或多个像素11g，形成于衬底400上；以及像素的驱动及/或输出电路401，形成于衬底400上，用以驱动像素11g，并自该像素11g取出信号。像素11g具备和第1实施形态的像素11相同的像素构造。像素的驱动及/或输出电路401具备由N沟道MOS晶体管部402a和P沟道MOS晶体管部402b所构成的CMOS电路。又，像素的驱动及/或输出电路401集合性地称呼上述的垂直扫描电路、水平扫描电路、重置电路、以及相关二重取样输出电路等。
N沟道MOS晶体管部402a由下列构件所构成：半导体衬底层403a，形成于衬底400上；P阱层406a，形成于该半导体衬底层403a上；以及1个或多个N沟道MOS晶体管404a、404b，形成于该P阱层406a上。此等N沟道MOS晶体管404a、404b由半导体柱408a、408b、栅极绝缘层409a、409b、栅极导体层410a、410b、以及源极/漏极N+层407a、407b所构成。栅极绝缘层409a、409b包围半导体柱408a、408b而形成。栅极导体层410a、410b以包围半导体柱408a、408b的方式而形成于栅极绝缘层409a、409b上。源极/漏极N+层407a、407b形成于半导体柱408a、408b的上部和下部。以N沟道MOS晶体管部402a的自衬底400至最上部的源极/漏极N+层407a、407b为止的高度和像素11g的自衬底400至第5半导体层P+层7为止的高度成为相同的方式而形成N沟道MOS晶体管部402a。P阱层406a连接于电源，并施加P阱电压。被夹住于源极/漏极N+层407a、407b的半导体柱408a、408b具备N沟道MOS晶体管404a、404b的沟道的功能。
P沟道MOS晶体管部402b由下列构件所构成：半导体衬底层403b，形成于衬底400上；N阱层406b，形成于该半导体衬底层403b上；以及1个或多个P沟道MOS晶体管405a、405b，形成于该N阱层406b上。此等P沟道MOS晶体管405a、405b由半导体柱412a、412b、栅极绝缘层413a、413b、栅极导体层414a、414b、以及源极/漏极P+层411a、411b所构成。栅极绝缘层413a、413b包围半导体柱412a、412b而形成。栅极导体层414a、414b以包围半导体柱412a、412b的方式而形成于栅极绝缘层413a、413b上。源极/漏极P+层411a、411b形成于半导体柱412a、412b的上部和下部。以P沟道MOS晶体管部402b的自衬底400至最上部的源极/漏极P+层411a、411b为止的高度和像素11g的自衬底400至第5半导体层P+层7为止的高度成为相同的方式而形成P沟道MOS晶体管部402b。N阱层406a连接于电源，并施加N阱电压。被夹住于源极/漏极P+层411a、411b的半导体柱412a、412b具备P沟道MOS晶体管405a、405b的沟道的功能。
构成N沟道MOS晶体管部402a和P沟道MOS晶体管部402b的各MOS晶体管404a、404b、405a、405b分别经由配线等，互相作电性连接于电源或接地而形成CMOS电路。此外，像素的驱动及/或输出电路401经由配线等而电性连接于像素11g。
根据上述构成，则由于构成像素11g、以及像素的驱动及/或输出电路401的各MOS晶体管立体构造化于相同的衬底400上，故相较于使用平面的MOS晶体管而形成的情形时，即可减少像素11g和像素的驱动及/或输出电路401的衬底400上的构装面积。据此，即可于像素的高密度化之余，使固体摄像器件达成小型化。此外，根据上述构成，则由于N沟道MOS晶体管部402a和P沟道MOS晶体管部402b与像素11g为相同的高度，故不用个别调节蚀刻或研磨等的条件而以相同的步骤即能形成为各个母体的半导体柱。因此，具备上述构成的第10实施形态的固体摄像器件，其相较于公知的固体摄像器件，则可以简略化的制造方法予以制造。
(第11实施形态)
第10实施形态的固体摄像器件中，N沟道MOS晶体管部及P沟道MOS晶体管部分别汇总而形成于P阱层及N阱层上，但，亦可个别形成于衬底上以取代之。作为第11实施形态，参照图23而说明如此的固体摄像器件的一例。图23为第11实施形态的固体摄像器件的截面图。
本实施形态的固体摄像器件由下列构件所构成：衬底400；1个或多个像素11h，形成于衬底400上；以及像素的驱动及/或输出电路401，形成于衬底400上，且用以驱动像素11h，并自该像素11h取出信号。像素11h具备和第3实施形态的像素11f相同的像素构造。亦即，像素11h其重置动作用的MOS晶体管的栅极导体层4ba、4bb延伸而形成，俾使亦能包覆光二极管表面P+层(第4半导体层P+层)6ba、6bb。像素的驱动及/或输出电路401具备由N沟道MOS晶体管部402a和P沟道MOS晶体管部402b所构成的CMOS电路。
N沟道MOS晶体管部402a由形成于衬底400上的1个或多个N沟道MOS晶体管415a、415b所构成。此等N沟道MOS晶体管415a、415b由半导体柱417a、417b、栅极绝缘层418a、418b、栅极导体层419a、419b、以及源极/漏极N+层416a、416b所构成。栅极绝缘层418a、418b包围半导体柱417a、417b而形成。栅极导体层419a、419b以包围半导体柱417a、417b的方式，且和像素11h的栅极导体层4ba、4bb相同的高度而形成于栅极绝缘层418a、418b上。源极/漏极N+层416a、416b形成于半导体柱417a、417b的上部和下部。以N沟道MOS晶体管部415a、415b的自衬底400至最上部的源极/漏极N+层416a、416b为止的高度和像素11h的自衬底400至第5半导体层P+层7为止的高度成为相同的方式而形成N沟道MOS晶体管部415a、415b。被夹住于源极/漏极N+层416a、416b的半导体柱417a、417b具备N沟道MOS晶体管415a、415b的沟道的功能。
P沟道MOS晶体管部402b由形成于衬底400上的1个或多个P沟道MOS晶体管420a、420b所构成。此等P沟道MOS晶体管420a、420b由半导体柱422a、422b、栅极绝缘层423a、423b、栅极导体层424a、424b、以及源极/漏极P+层421a、421b所构成。栅极绝缘层423a、423b包围半导体柱422a、422b而形成。栅极导体层424a、424b以包围半导体柱422a、422b的方式，且和像素11h的栅极导体层4ba、3bb相同的高度而形成于栅极绝缘层423a、423b上。源极/漏极P+层421a、421b形成于半导体柱422a、422b的上部和下部。以P沟道MOS晶体管部420a、420b的自衬底400至最上部的源极/漏极P+层421a、421b为止的高度和像素11h的自衬底400至第5半导体层P+层7为止的高度成为相同的方式而形成P沟道MOS晶体管部420a、420b。被夹住于源极/漏极P+层421a、421b的半导体柱422a、422b具备P沟道MOS晶体管420a、420b的沟道的功能。
构成N沟道MOS晶体管部402a及P沟道MOS晶体管部402b的各MOS晶体管415a、415b、420a、420b分别经由配线等，互相作电性地连接于电源或接地而形成CMOS电路。此外，像素的驱动及/或输出电路401经由配线等而电性地连接于像素11h。
根据上述构成，则由于构成像素11h及像素的驱动及/或输出电路401的各MOS晶体管立体构造化于相同的衬底400上，故相较于使用平面的MOS晶体管而形成像素的驱动及/或输出电路的情形时，则可减少像素11h和像素的驱动及/或输出电路401的衬底400上的构装面积。据此，即可在像素的高密度化之余，能使固体摄像器件达成小型化。此外，根据上述构成，则由于N沟道MOS晶体管415a、415b和P沟道MOS晶体管420a、420b与像素11h为相同的高度，故能不用个别调节蚀刻或研磨等的条件而以相同的步骤形成为各个母体的半导体柱。同样地，由于栅极导体层419a、419b、424a、424b与像素11h的栅极导体层4ba、4bb为相同的高度，故能不用分别依各栅极导体层个别调节蚀刻或研磨等的条件而以相同的步骤形成。因此，具备上述构成的第11实施形态的固体摄像器件，其相较于第10实施形态的固体摄像器件，即可以简略化的制造方法予以制造。此外，由于将MOS晶体管415a、415b、420a、420b的临界值电压设成预定的值，故和像素11h的栅极导体层4ba、4bb相同，即使形成前述N沟道MOS晶体管部415a、415b的栅极导体层419a、419b、以及P沟道MOS晶体管部420a、420b的栅极导体层424a、424b的一方，其相较于前述第10实施形态，即可以简略化的制造方法而制造固体摄像器件。
(变形例)
又，上述第1至第9实施形态说明有关于第1半导体层为N+层的情形，但，即使在将第1半导体层作成P+层，同样地将第2半导体层作成N层，将第3半导体层作成P层，将光二极管表面的第4半导体层作成N+层，将第5半导体层作成N+层时，而使半导体层的极性作成相反的固体摄像器件中，亦可获得相同的作用功效。
此外，上述第1至第6、第8和第9实施形态说明有关于连接于第1半导体层N+层的配线和连接于第5半导体层P+层的配线的配置方向为正交的情形，但，当第1半导体层N+层1作为重置动作的信号电荷去除用漏极专用时，则无须作正交。
在上述第2实施形态当中，说明于信号读取期间，在未蓄积信号电荷于光二极管区域时，光二极管112的耗尽层8c占有第2半导体层P层2之中形成有光二极管112的上部区域，但，具有少量的蓄积信号电荷于光二极管区域时，光二极管112的耗尽层8c亦占有第2半导体层P层2的上部区域时，则少量的信号电荷不会作为信号而输出。因此，在动作余裕所许可的范围中，亦可设定为形成放大用接合晶体管的沟道于光二极管区域的状态。
在上述第1至第9实施形态中，虽使用1个像素或2个像素而进行说明，但，本发明亦能适用于像素为配置于1次元、或2次元状的固体摄像器件，则自不待言。
此外，第1至第9实施形态的像素配置中，1次元像素配置为直线状、Z形状等，2次元像素配置为直线格子状、蜂巢状等的像素构造即可，但，亦可不限定于此。
在上述第1至第9实施形态中，至少形成光二极管112的区域(配置有第2半导体层P层2之中第3半导体层N层5a、5b的上部区域、以及第3半导体层N层5a、5b)、第4半导体层P+层、以及第5半导体层P+层形成于岛状形状内者，该岛状形状为圆柱、6角形、或另外的形状均可。
上述第5至第7、以及第9实施形态中，将第1导体层13aa、13ab、13bb、第1配线导体层14a至14c、第2配线导体层15a至15c、以及第2导体层(填埋式导体层)16a至16c、17a至17c作为材料而加以区别，但，即使为相同的材料亦可获得相同的功效，则自不待言。
此外，在上述第1至第9实施形态中，虽以通过光照射而在像素内产生信号电荷的固体摄像器件为例而说明，但，通过可视光、紫外线、红外线、X线、另外的电磁线、放射线、电子线等的电磁能量波的照射而产生信号电荷于像素者亦可适用本发明，则自不待言。
此外，在上述第7实施形态中，虽说明将第2导体层16a至16c、17a至17c填埋于像素间的间隙，藉此而有效地防止像素之间的光漏泄的情形，但，通过将导体层填埋于第1实施形态的固体摄像器件的各像素的MOS晶体管111的栅极导体层4a、4b之间，亦可获得相同的功效。
此外，在上述第1至第9实施形态中，MOS晶体管111虽以第2半导体层P层2作为沟道，但，例如亦可通过离子注入法等，将杂质注入于第2半导体层P层2区域而形成沟道。
此外，第1半导体层1在衬底上，可在像素之间连续而形成，亦可于各像素形成。于各像素形成第1半导体层P层1时，则第1半导体层1可互相通过另外的金属配线而连接。此外，第1半导体层1和第2半导体层2并无须全面地接触(接合)，其为一部分接触亦可。此外，将第1半导体层1的一部分转换成另外的半导体层等亦可。
此外，在上述第1至第9实施形态中，虽说明MOS晶体管111的栅极导体层4a、4b等的导体层由单一材料所构成的情形，但，例如亦可由金属层、多结晶硅层等的多层所构成。
又，上述第10和第11实施形态中，像素的驱动及/或输出电路401具备垂直扫描电路、水平扫描电路、重置电路、以及相关二重取样输出电路，但，含有用以控制像素的另外的电路亦可。例如，像素的驱动及/或输出电路401亦可具备邻接于各像素而设置的前置信号处理(preprocess)电路、或控制取出像素信号的时序用的MOS晶体管。
此外，在上述第10和第11实施形态中，像素的第5半导体层P+层7、7b和形成于N沟道MOS晶体管部402a、以及P沟道MOS晶体管部402的半导体柱408a、408b、412a、412b、417a、417b、422a、422b的上部的源极/漏极层407a、407b、411a、411b、416a、416b、421a、421b的一部分亦可通过离子注入法和磊晶成长法分别而形成。该情形时，像素的第5半导体层P+层7、7b和形成于N沟道MOS晶体管部402a、以及P沟道MOS晶体管部402的半导体柱408a、408b、412a、412b、417a、417b、422a、422b的上部的源极/漏极层407a、407b、411a、411b、416a、416b、421a、421b的高度方向的位置虽产生些微不同，但，并不损及本发明所提供的功效、以及优点。例如，在该变形例的固体摄像器件中，亦和上述第10和第11实施形态的固体摄像器件同样地，能使N沟道MOS晶体管部402a、P沟道MOS晶体管部402a、像素11g、11h不用个别调节蚀刻或研磨等的条件而以相同的步骤形成为各个母体的半导体柱。
以上，虽列举多个实施形态而详细说明本发明，但，本发明的范围并不限定于上述的实施形态，则自不待言。相关业者所作的改良、置换、组合等只要不超过本发明的要旨，则包含于本发明的范围。
本案申请书依据于2010年3月8日所提出的日本国家专利申请特愿2010-050675号、以及2010年11月12日所提出的日本国家专利申请特愿2010-253589号。参照该等说明书、专利权利要求、以及全体附图而纳入本说明书中。
Claims (12)
1.一种固体摄像器件，具有1个或多个像素，其中，前述像素由下列构件所构成：
第1半导体层，形成于衬底上；
第2半导体层，形成于前述第1半导体层上；
第1绝缘膜，形成于前述第2半导体层的下部的侧面；
栅极导体层，隔着前述第1绝缘膜而形成于前述第2半导体层的下部的侧面；
第3半导体层，形成于前述第2半导体层的上部的侧面；
第4半导体层，形成于未和前述第2半导体层的侧面相对向的前述第3半导体层的侧面；以及
第5半导体层，形成于前述第2半导体层和前述第3半导体层的上部，且和前述第4半导体层作电性连接，
至少前述第3半导体层、前述第2半导体层中形成有前述第3半导体层的上部区域、前述第4半导体层、以及前述第5半导体层形成于岛状形状内，
前述第2半导体层和前述第3半导体层形成二极管，
前述二极管具有栅极的功能，且前述第1半导体层和前述第5半导体层间的前述第2半导体层具有沟道的功能，藉此而形成接合晶体管，
位于前述第1半导体层和前述第3半导体层之间的第2半导体层具有沟道的功能，且前述栅极导体层具有栅极的功能，藉此而形成MOS晶体管，
将因电磁能量波的照射而产生的信号电荷蓄积于前述二极管，
依据蓄积于前述二极管的信号电荷量而产生变化，流通于前述接合晶体管的电流作为信号而被检测，
蓄积于前述二极管的信号电荷通过前述MOS晶体管的沟道，而于前述第1半导体层被去除，
前述第4半导体层和前述第5半导体层的电压为相同的电压。
2.如权利要求1所述的固体摄像器件，其中，
前述第2半导体层为和前述第1半导体层相反的导电型或实质上为本征型，
前述第3半导体层为和前述第1半导体层相同的导电型，
前述第4半导体层为和前述第1半导体层相反的导电型，
前述第5半导体层为和前述第1半导体层相反的导电型，
前述第4半导体层和前述第5半导体层为相连接。
3.如权利要求1或2所述的固体摄像器件，其中，
复具备第1导体层，由遮光性的导电性材料所构成，且隔着第1绝缘膜而形成于前述第4半导体层的侧面区域，使包围形成于前述岛状形状内的前述第3半导体层、前述第2半导体层的前述上部区域、以及前述第4半导体层，
该第1导体层连接于前述第5半导体层。
4.如权利要求3所述的固体摄像器件，其中，
在前述第1导体层和前述栅极导体层间具有间隙，且
复具备第1配线导体层，在前述像素间的间隙且为前述第1导体层和前述栅极导体层的间隙的附近而连接邻接的前述像素的前述第1导体层彼此，而且由遮光性的导电性材料所构成。
5.如权利要求3或4所述的固体摄像器件，其中，
复具备第2绝缘膜，包覆着前述栅极导体层而形成，
前述第1导体层隔着该第2绝缘膜而形成，使至少和前述栅极导体层的一部分相叠。
6.如权利要求3所述的固体摄像器件，其中，
在前述第1导体层和前述栅极导体层间具有间隙，且
复具备第2配线导体层，在前述像素间的间隙且为前述第1导体层和前述栅极导体层的间隙的附近而连接邻接的前述像素的前述栅极导体层彼此，而且由遮光性的导电性材料所构成。
7.如权利要求3所述的固体摄像器件，其中，
复具备第2导体层，填埋于邻接的前述像素的前述第1导体层间、邻接的前述像素的前述栅极导体层间、或邻接的前述像素的前述第1导体层间及前述邻接的像素的前述栅极导体层间，而且由遮光性的导电性材料所构成。
8.如权利要求1或2所述的固体摄像器件，其中，
前述栅极导体层由遮光性的导电性材料所构成，且以包围形成于前述岛状形状内的前述第3半导体层和前述第2半导体层的上部区域、以及前述第4半导体层的方式，隔着前述第1绝缘膜而延伸于前述第4半导体层的侧面区域。
9.如权利要求1至权利要求8中任一权利要求所述的固体摄像器件，其中，具备：
蓄积手段，依据电磁能量波的照射量而蓄积信号电荷于前述第3半导体层和前述第3半导体层附近的前述第2半导体层；
信号读取手段，测定流通于前述第5半导体层和前述第1半导体层附近的前述第2半导体层间的电流，藉此而测定前述蓄积的信号电荷量并读取信号；以及
重置手段，施加导通电压于前述栅极导体层而形成沟道于含有前述第1半导体层和前述第3半导体层间的前述第2半导体层的区域，藉此而将蓄积于前述第3半导体层的信号电荷流通于前述第1半导体层而予以去除，
前述信号读取手段以使前述第1半导体层的电位、前述第5半导体层的电位、未蓄积信号电荷于前述第3半导体层和前述第3半导体层附近的前述第2半导体层时的前述第3半导体层内的最深的电位依序变深的方式而设定电位关系，
前述重置手段以使前述第5半导体层的电位、未蓄积信号电荷于前述第3半导体层和前述第3半导体层附近的前述第2半导体层时的前述第3半导体层内的最深的电位、含有施加导通电压于前述栅极导体层时的前述第1半导体层和前述第3半导体层间的前述第2半导体层的区域的沟道电位、前述第1半导体层的电位依序变深的方式而设定电位关系。
10.如权利要求9所述的固体摄像器件，其中，
在前述信号读取手段设定后的前述电位关系中，未蓄积信号电荷于前述第3半导体层和前述第3半导体层附近的前述第2半导体层时，形成于前述第2半导体层之中形成有前述第3半导体层的前述上部区域的耗尽层使占有前述第2半导体层的前述上部区域，
在前述信号读取手段设定后的前述电位关系中，蓄积着信号电荷于前述第3半导体层和前述第3半导体层附近的前述第2半导体层时，则依据前述蓄积的信号电荷量而使前述耗尽层的厚度产生变化。
11.如权利要求1所述的固体摄像器件，其中，
具备像素驱动输出手段，驱动前述像素，并自前述像素取出信号，
前述像素驱动输出手段由多个环绕式栅极晶体管所构成。
12.如权利要求3所述的固体摄像器件，其中，
具备像素驱动输出手段，驱动前述像素，并自前述像素取出信号，
前述像素驱动输出手段由多个环绕式栅极晶体管所构成，
前述环绕式栅极晶体管分别具备栅极导体层，
前述多个环绕式栅极晶体管的栅极导体层和1个或多个前述像素的前述第1导体层形成相同的高度。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010-050675 | 2010-03-08 | ||
| JP2010050675 | 2010-03-08 | ||
| JP2010-253589 | 2010-11-12 | ||
| JP2010253589 | 2010-11-12 | ||
| PCT/JP2011/055264 WO2011111662A1 (ja) | 2010-03-08 | 2011-03-07 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102334189A true CN102334189A (zh) | 2012-01-25 |
| CN102334189B CN102334189B (zh) | 2013-11-06 |
Family
ID=44530556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011800012963A Expired - Fee Related CN102334189B (zh) | 2010-03-08 | 2011-03-07 | 固体摄像器件 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8575662B2 (zh) |
| JP (1) | JP4912513B2 (zh) |
| KR (1) | KR101211442B1 (zh) |
| CN (1) | CN102334189B (zh) |
| TW (1) | TW201143070A (zh) |
| WO (1) | WO2011111662A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103119719A (zh) * | 2011-09-08 | 2013-05-22 | 新加坡优尼山帝斯电子私人有限公司 | 固体摄像器件 |
| CN103384916A (zh) * | 2012-02-20 | 2013-11-06 | 新加坡优尼山帝斯电子私人有限公司 | 固体摄像器件 |
| CN108288626A (zh) * | 2018-01-30 | 2018-07-17 | 德淮半导体有限公司 | 图像传感器及形成图像传感器的方法 |
| CN112509614A (zh) * | 2019-09-13 | 2021-03-16 | 铠侠股份有限公司 | 半导体装置 |
| CN112951932A (zh) * | 2019-11-26 | 2021-06-11 | 信越半导体株式会社 | 固体摄像组件用的硅单晶基板及硅磊晶晶圆、以及固体摄像组件 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8183628B2 (en) | 2007-10-29 | 2012-05-22 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor structure and method of fabricating the semiconductor structure |
| US8598650B2 (en) | 2008-01-29 | 2013-12-03 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device and production method therefor |
| JP5317343B2 (ja) | 2009-04-28 | 2013-10-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
| JP5356970B2 (ja) | 2009-10-01 | 2013-12-04 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
| WO2011111662A1 (ja) | 2010-03-08 | 2011-09-15 | 日本ユニサンティスエレクトロニクス株式会社 | 固体撮像装置 |
| US8487357B2 (en) | 2010-03-12 | 2013-07-16 | Unisantis Electronics Singapore Pte Ltd. | Solid state imaging device having high sensitivity and high pixel density |
| JP5553652B2 (ja) | 2010-03-18 | 2014-07-16 | ルネサスエレクトロニクス株式会社 | 半導体基板および半導体装置 |
| JP5066590B2 (ja) | 2010-06-09 | 2012-11-07 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置とその製造方法 |
| JP5087655B2 (ja) | 2010-06-15 | 2012-12-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
| US8378400B2 (en) * | 2010-10-29 | 2013-02-19 | Unisantis Electronics Singapore Pte Ltd. | Solid state imaging device |
| US8564034B2 (en) | 2011-09-08 | 2013-10-22 | Unisantis Electronics Singapore Pte. Ltd. | Solid-state imaging device |
| US8669601B2 (en) | 2011-09-15 | 2014-03-11 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing semiconductor device and semiconductor device having pillar-shaped semiconductor |
| US8772175B2 (en) | 2011-12-19 | 2014-07-08 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
| US8916478B2 (en) | 2011-12-19 | 2014-12-23 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
| US8748938B2 (en) | 2012-02-20 | 2014-06-10 | Unisantis Electronics Singapore Pte. Ltd. | Solid-state imaging device |
| US8921905B2 (en) | 2012-10-16 | 2014-12-30 | Unisantis Electronics Singapore Pte. Ltd. | Solid-state imaging device |
| US9041095B2 (en) * | 2013-01-24 | 2015-05-26 | Unisantis Electronics Singapore Pte. Ltd. | Vertical transistor with surrounding gate and work-function metal around upper sidewall, and method for manufacturing the same |
| KR20140142887A (ko) * | 2013-06-05 | 2014-12-15 | 에스케이하이닉스 주식회사 | 3차원 반도체 장치 및 그 제조방법 |
| WO2015033381A1 (ja) | 2013-09-03 | 2015-03-12 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
| JP5719944B1 (ja) * | 2014-01-20 | 2015-05-20 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置 |
| JP6417197B2 (ja) * | 2014-11-27 | 2018-10-31 | キヤノン株式会社 | 固体撮像装置 |
| US9859421B1 (en) * | 2016-09-21 | 2018-01-02 | International Business Machines Corporation | Vertical field effect transistor with subway etch replacement metal gate |
| US10479282B2 (en) | 2017-06-21 | 2019-11-19 | Thomas E. Schellens | Accessory mount for a vehicle |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090065832A1 (en) * | 2007-09-12 | 2009-03-12 | Unisantis Electronics (Japan) Ltd. | Solid-state imaging device |
| WO2009133957A1 (ja) * | 2008-05-02 | 2009-11-05 | 日本ユニサンティスエレクトロニクス株式会社 | 固体撮像素子 |
Family Cites Families (135)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5017977A (en) * | 1985-03-26 | 1991-05-21 | Texas Instruments Incorporated | Dual EPROM cells on trench walls with virtual ground buried bit lines |
| US5258635A (en) * | 1988-09-06 | 1993-11-02 | Kabushiki Kaisha Toshiba | MOS-type semiconductor integrated circuit device |
| JPH03187272A (ja) * | 1989-12-15 | 1991-08-15 | Mitsubishi Electric Corp | Ｍｏｓ型電界効果トランジスタ及びその製造方法 |
| US5466961A (en) * | 1991-04-23 | 1995-11-14 | Canon Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| US5308782A (en) * | 1992-03-02 | 1994-05-03 | Motorola | Semiconductor memory device and method of formation |
| JP2748072B2 (ja) * | 1992-07-03 | 1998-05-06 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| WO1994014198A1 (en) | 1992-12-11 | 1994-06-23 | Intel Corporation | A mos transistor having a composite gate electrode and method of fabrication |
| JPH06268173A (ja) * | 1993-03-15 | 1994-09-22 | Toshiba Corp | 半導体記憶装置 |
| JP3403231B2 (ja) | 1993-05-12 | 2003-05-06 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP3745392B2 (ja) | 1994-05-26 | 2006-02-15 | 株式会社ルネサステクノロジ | 半導体装置 |
| JPH0878533A (ja) * | 1994-08-31 | 1996-03-22 | Nec Corp | 半導体装置及びその製造方法 |
| JP2797984B2 (ja) * | 1994-10-27 | 1998-09-17 | 日本電気株式会社 | 固体撮像素子およびその製造方法 |
| JP3318814B2 (ja) * | 1995-03-15 | 2002-08-26 | ソニー株式会社 | 固体撮像装置及びその駆動方法 |
| KR0165398B1 (ko) * | 1995-05-26 | 1998-12-15 | 윤종용 | 버티칼 트랜지스터의 제조방법 |
| JPH098290A (ja) * | 1995-06-20 | 1997-01-10 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US5767549A (en) * | 1996-07-03 | 1998-06-16 | International Business Machines Corporation | SOI CMOS structure |
| US7052941B2 (en) | 2003-06-24 | 2006-05-30 | Sang-Yun Lee | Method for making a three-dimensional integrated circuit structure |
| JP4014708B2 (ja) * | 1997-08-21 | 2007-11-28 | 株式会社ルネサステクノロジ | 半導体集積回路装置の設計方法 |
| US6242775B1 (en) * | 1998-02-24 | 2001-06-05 | Micron Technology, Inc. | Circuits and methods using vertical complementary transistors |
| JP3467416B2 (ja) * | 1998-04-20 | 2003-11-17 | Ｎｅｃエレクトロニクス株式会社 | 半導体記憶装置及びその製造方法 |
| JP2000039628A (ja) * | 1998-05-16 | 2000-02-08 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
| JP3718058B2 (ja) * | 1998-06-17 | 2005-11-16 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| JP4078721B2 (ja) | 1998-08-24 | 2008-04-23 | ソニー株式会社 | 半導体装置とその製造方法 |
| US6204187B1 (en) | 1999-01-06 | 2001-03-20 | Infineon Technologies North America, Corp. | Contact and deep trench patterning |
| JP2000243085A (ja) | 1999-02-22 | 2000-09-08 | Hitachi Ltd | 半導体装置 |
| JP3621844B2 (ja) | 1999-02-24 | 2005-02-16 | シャープ株式会社 | 増幅型固体撮像装置 |
| JP2000357736A (ja) | 1999-06-15 | 2000-12-26 | Toshiba Corp | 半導体装置及びその製造方法 |
| EP1063697B1 (en) | 1999-06-18 | 2003-03-12 | Lucent Technologies Inc. | A process for fabricating a CMOS integrated circuit having vertical transistors |
| US6392271B1 (en) * | 1999-06-28 | 2002-05-21 | Intel Corporation | Structure and process flow for fabrication of dual gate floating body integrated MOS transistors |
| US6777254B1 (en) | 1999-07-06 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| CA2279147C (en) * | 1999-07-29 | 2003-02-18 | Graminia Developments Ltd. | Liquid for producing marker vapour, a method of producing marker vapour and a method of inspection with marker vapour |
| US6483171B1 (en) * | 1999-08-13 | 2002-11-19 | Micron Technology, Inc. | Vertical sub-micron CMOS transistors on (110), (111), (311), (511), and higher order surfaces of bulk, SOI and thin film structures and method of forming same |
| DE19945136A1 (de) | 1999-09-21 | 2001-04-12 | Infineon Technologies Ag | Vertikale Pixelzellen |
| JP2001237421A (ja) | 2000-02-24 | 2001-08-31 | Toshiba Corp | 半導体装置、ｓｒａｍおよびその製造方法 |
| US6882012B2 (en) | 2000-02-28 | 2005-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
| JP2002231951A (ja) | 2001-01-29 | 2002-08-16 | Sony Corp | 半導体装置およびその製造方法 |
| US6624459B1 (en) * | 2000-04-12 | 2003-09-23 | International Business Machines Corp. | Silicon on insulator field effect transistors having shared body contact |
| JP3713418B2 (ja) | 2000-05-30 | 2005-11-09 | 光正 小柳 | ３次元画像処理装置の製造方法 |
| JP2001352047A (ja) | 2000-06-05 | 2001-12-21 | Oki Micro Design Co Ltd | 半導体集積回路 |
| JP4021602B2 (ja) | 2000-06-16 | 2007-12-12 | 株式会社東芝 | 半導体記憶装置 |
| JP2002033399A (ja) | 2000-07-13 | 2002-01-31 | Toshiba Corp | 半導体集積回路及びその製造方法 |
| JP4064607B2 (ja) * | 2000-09-08 | 2008-03-19 | 株式会社東芝 | 半導体メモリ装置 |
| US6406962B1 (en) * | 2001-01-17 | 2002-06-18 | International Business Machines Corporation | Vertical trench-formed dual-gate FET device structure and method for creation |
| US6531727B2 (en) * | 2001-02-09 | 2003-03-11 | Micron Technology, Inc. | Open bit line DRAM with ultra thin body transistors |
| US6448601B1 (en) * | 2001-02-09 | 2002-09-10 | Micron Technology, Inc. | Memory address and decode circuits with ultra thin body transistors |
| JP3908911B2 (ja) | 2001-02-16 | 2007-04-25 | シャープ株式会社 | イメージセンサの製造方法 |
| JP3899236B2 (ja) | 2001-02-16 | 2007-03-28 | シャープ株式会社 | イメージセンサの製造方法 |
| FR2823009B1 (fr) * | 2001-04-02 | 2004-07-09 | St Microelectronics Sa | Procede de fabrication d'un transistor vertical a grille isolee a faible recouvrement de la grille sur la source et sur le drain, et circuit integre comportant un tel transistor |
| US6927433B2 (en) * | 2001-06-28 | 2005-08-09 | Isetec, Inc | Active pixel image sensor with two transistor pixel, in-pixel non-uniformity correction, and bootstrapped reset lines |
| JP2003068883A (ja) | 2001-08-24 | 2003-03-07 | Hitachi Ltd | 半導体記憶装置 |
| US6461900B1 (en) * | 2001-10-18 | 2002-10-08 | Chartered Semiconductor Manufacturing Ltd. | Method to form a self-aligned CMOS inverter using vertical device integration |
| JP2003142684A (ja) | 2001-11-02 | 2003-05-16 | Toshiba Corp | 半導体素子及び半導体装置 |
| US6657259B2 (en) | 2001-12-04 | 2003-12-02 | International Business Machines Corporation | Multiple-plane FinFET CMOS |
| US6670642B2 (en) | 2002-01-22 | 2003-12-30 | Renesas Technology Corporation. | Semiconductor memory device using vertical-channel transistors |
| US6658259B2 (en) * | 2002-03-07 | 2003-12-02 | Interwave Communications International, Ltd. | Wireless network having a virtual HLR and method of operating the same |
| JP2004096065A (ja) | 2002-07-08 | 2004-03-25 | Renesas Technology Corp | 半導体記憶装置およびその製造方法 |
| JP2004079694A (ja) | 2002-08-14 | 2004-03-11 | Fujitsu Ltd | スタンダードセル |
| JP4639040B2 (ja) | 2002-10-10 | 2011-02-23 | パナソニック株式会社 | 半導体装置の製造方法 |
| JP2004165462A (ja) * | 2002-11-14 | 2004-06-10 | Sony Corp | 固体撮像素子及びその製造方法 |
| US7138685B2 (en) | 2002-12-11 | 2006-11-21 | International Business Machines Corporation | Vertical MOSFET SRAM cell |
| KR100467027B1 (ko) | 2003-01-07 | 2005-01-24 | 삼성전자주식회사 | 수직 트랜지스터로 구성된 에스램 소자 및 그 제조방법 |
| JP2004259733A (ja) | 2003-02-24 | 2004-09-16 | Seiko Epson Corp | 固体撮像装置 |
| EP1609154B1 (en) | 2003-03-18 | 2013-12-25 | Kabushiki Kaisha Toshiba | Phase change memory device |
| US6902962B2 (en) | 2003-04-04 | 2005-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicon-on-insulator chip with multiple crystal orientations |
| JP2004319808A (ja) | 2003-04-17 | 2004-11-11 | Takehide Shirato | Ｍｉｓ電界効果トランジスタ及びその製造方法 |
| JP4108537B2 (ja) | 2003-05-28 | 2008-06-25 | 富士雄 舛岡 | 半導体装置 |
| US6943407B2 (en) | 2003-06-17 | 2005-09-13 | International Business Machines Corporation | Low leakage heterojunction vertical transistors and high performance devices thereof |
| JP4651920B2 (ja) | 2003-07-15 | 2011-03-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4758061B2 (ja) | 2003-10-16 | 2011-08-24 | パナソニック株式会社 | 固体撮像装置およびその製造方法 |
| JP4416474B2 (ja) | 2003-10-28 | 2010-02-17 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
| US7372091B2 (en) * | 2004-01-27 | 2008-05-13 | Micron Technology, Inc. | Selective epitaxy vertical integrated circuit components |
| US6878991B1 (en) * | 2004-01-30 | 2005-04-12 | Micron Technology, Inc. | Vertical device 4F2 EEPROM memory |
| KR100532564B1 (ko) | 2004-05-25 | 2005-12-01 | 한국전자통신연구원 | 다중 게이트 모스 트랜지스터 및 그 제조 방법 |
| JP4218894B2 (ja) | 2004-07-08 | 2009-02-04 | シャープ株式会社 | 固体撮像装置およびその製造方法 |
| US7518182B2 (en) | 2004-07-20 | 2009-04-14 | Micron Technology, Inc. | DRAM layout with vertical FETs and method of formation |
| US7247570B2 (en) * | 2004-08-19 | 2007-07-24 | Micron Technology, Inc. | Silicon pillars for vertical transistors |
| US7442970B2 (en) * | 2004-08-30 | 2008-10-28 | Micron Technology, Inc. | Active photosensitive structure with buried depletion layer |
| US7241655B2 (en) * | 2004-08-30 | 2007-07-10 | Micron Technology, Inc. | Method of fabricating a vertical wrap-around-gate field-effect-transistor for high density, low voltage logic and memory array |
| US7271052B1 (en) * | 2004-09-02 | 2007-09-18 | Micron Technology, Inc. | Long retention time single transistor vertical memory gain cell |
| US8110869B2 (en) | 2005-02-11 | 2012-02-07 | Alpha & Omega Semiconductor, Ltd | Planar SRFET using no additional masks and layout method |
| JP5017795B2 (ja) | 2005-04-13 | 2012-09-05 | 日本電気株式会社 | 電界効果トランジスタの製造方法 |
| US7371627B1 (en) | 2005-05-13 | 2008-05-13 | Micron Technology, Inc. | Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines |
| US20060261406A1 (en) | 2005-05-18 | 2006-11-23 | Yijian Chen | Vertical integrated-gate CMOS device and its fabrication process |
| KR100673012B1 (ko) | 2005-09-02 | 2007-01-24 | 삼성전자주식회사 | 이중 게이트형 수직 채널 트랜지스터들을 구비하는다이내믹 랜덤 억세스 메모리 장치 및 그 제조 방법 |
| FR2891664B1 (fr) * | 2005-09-30 | 2007-12-21 | Commissariat Energie Atomique | Transistor mos vertical et procede de fabrication |
| KR100800469B1 (ko) * | 2005-10-05 | 2008-02-01 | 삼성전자주식회사 | 매몰 비트 라인에 접속된 수직형 트랜지스터를 포함하는회로 소자 및 제조 방법 |
| US7977736B2 (en) * | 2006-02-23 | 2011-07-12 | Samsung Electronics Co., Ltd. | Vertical channel transistors and memory devices including vertical channel transistors |
| JP2008028240A (ja) | 2006-07-24 | 2008-02-07 | Toshiba Corp | 固体撮像装置 |
| JP2008053388A (ja) * | 2006-08-23 | 2008-03-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| US8058683B2 (en) * | 2007-01-18 | 2011-11-15 | Samsung Electronics Co., Ltd. | Access device having vertical channel and related semiconductor device and a method of fabricating the access device |
| JP5114968B2 (ja) | 2007-02-20 | 2013-01-09 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP2008227026A (ja) | 2007-03-12 | 2008-09-25 | Toshiba Corp | 半導体装置の製造方法 |
| JP5130596B2 (ja) | 2007-05-30 | 2013-01-30 | 国立大学法人東北大学 | 半導体装置 |
| JP2009037115A (ja) * | 2007-08-03 | 2009-02-19 | Sony Corp | 半導体装置およびその製造方法、並びに表示装置 |
| US8330089B2 (en) * | 2007-09-12 | 2012-12-11 | Unisantis Electronics Singapore Pte Ltd. | Solid-state imaging device |
| US8101500B2 (en) | 2007-09-27 | 2012-01-24 | Fairchild Semiconductor Corporation | Semiconductor device with (110)-oriented silicon |
| JP2009088134A (ja) * | 2007-09-28 | 2009-04-23 | Elpida Memory Inc | 半導体装置、半導体装置の製造方法並びにデータ処理システム |
| JP4900195B2 (ja) | 2007-10-26 | 2012-03-21 | 大日本印刷株式会社 | オーサリング装置、方法およびコンピュータプログラム |
| WO2009057194A1 (ja) | 2007-10-29 | 2009-05-07 | Unisantis Electronics (Japan) Ltd. | 半導体構造及び当該半導体構造の製造方法 |
| US8183628B2 (en) * | 2007-10-29 | 2012-05-22 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor structure and method of fabricating the semiconductor structure |
| JP2009117518A (ja) | 2007-11-05 | 2009-05-28 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| US7935598B2 (en) * | 2007-12-24 | 2011-05-03 | Hynix Semiconductor Inc. | Vertical channel transistor and method of fabricating the same |
| US7956434B2 (en) * | 2007-12-27 | 2011-06-07 | Dongbu Hitek Co., Ltd. | Image sensor and method for manufacturing the same |
| US8212298B2 (en) * | 2008-01-29 | 2012-07-03 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor storage device and methods of producing it |
| WO2009095997A1 (ja) | 2008-01-29 | 2009-08-06 | Unisantis Electronics (Japan) Ltd. | 半導体装置およびその製造方法 |
| WO2009096001A1 (ja) | 2008-01-29 | 2009-08-06 | Unisantis Electronics (Japan) Ltd. | 半導体記憶装置およびメモリ混載半導体装置、並びにそれらの製造方法 |
| WO2009095998A1 (ja) | 2008-01-29 | 2009-08-06 | Unisantis Electronics (Japan) Ltd. | 半導体記憶装置 |
| WO2009096002A1 (ja) | 2008-01-29 | 2009-08-06 | Unisantis Electronics (Japan) Ltd. | 半導体装置の製造方法 |
| JP5317343B2 (ja) * | 2009-04-28 | 2013-10-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
| US8598650B2 (en) * | 2008-01-29 | 2013-12-03 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device and production method therefor |
| JP4316657B2 (ja) | 2008-01-29 | 2009-08-19 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置 |
| US8188537B2 (en) * | 2008-01-29 | 2012-05-29 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device and production method therefor |
| US8154086B2 (en) | 2008-01-29 | 2012-04-10 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor surround gate SRAM storage device |
| WO2009095999A1 (ja) | 2008-01-29 | 2009-08-06 | Unisantis Electronics (Japan) Ltd. | 半導体記憶装置 |
| JP4316658B2 (ja) | 2008-01-29 | 2009-08-19 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US8378425B2 (en) * | 2008-01-29 | 2013-02-19 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor storage device |
| WO2009101704A1 (ja) | 2008-02-15 | 2009-08-20 | Unisantis Electronics (Japan) Ltd. | 半導体装置の製造方法 |
| US8097907B2 (en) * | 2008-05-02 | 2012-01-17 | Unisantis Electronics Singapore Pte Ltd. | Solid-state imaging device |
| KR100971412B1 (ko) * | 2008-05-21 | 2010-07-21 | 주식회사 하이닉스반도체 | 반도체 장치의 수직 채널 트랜지스터 형성 방법 |
| JP2010034191A (ja) * | 2008-07-28 | 2010-02-12 | Toshiba Corp | 半導体記憶装置とその製造方法 |
| TWI368315B (en) | 2008-08-27 | 2012-07-11 | Nanya Technology Corp | Transistor structure, dynamic random access memory containing the transistor structure, and method of making the same |
| JP2010171055A (ja) | 2009-01-20 | 2010-08-05 | Elpida Memory Inc | 半導体装置およびその製造方法 |
| US8338292B2 (en) | 2009-02-18 | 2012-12-25 | International Business Machines Corporation | Body contacts for FET in SOI SRAM array |
| TWI388059B (zh) * | 2009-05-01 | 2013-03-01 | Niko Semiconductor Co Ltd | The structure of gold-oxygen semiconductor and its manufacturing method |
| US7968876B2 (en) * | 2009-05-22 | 2011-06-28 | Macronix International Co., Ltd. | Phase change memory cell having vertical channel access transistor |
| JP4987926B2 (ja) | 2009-09-16 | 2012-08-01 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
| JP2011071235A (ja) | 2009-09-24 | 2011-04-07 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR101116354B1 (ko) * | 2009-09-30 | 2012-03-09 | 주식회사 하이닉스반도체 | 단일측벽콘택에 연결된 매립비트라인을 갖는 반도체장치 및 그제조 방법 |
| JP5356970B2 (ja) | 2009-10-01 | 2013-12-04 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
| US8067800B2 (en) * | 2009-12-28 | 2011-11-29 | Force Mos Technology Co., Ltd. | Super-junction trench MOSFET with resurf step oxide and the method to make the same |
| WO2011111662A1 (ja) | 2010-03-08 | 2011-09-15 | 日本ユニサンティスエレクトロニクス株式会社 | 固体撮像装置 |
| JP5054182B2 (ja) | 2010-03-12 | 2012-10-24 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 固体撮像装置 |
| JP5066590B2 (ja) * | 2010-06-09 | 2012-11-07 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置とその製造方法 |
| JP5087655B2 (ja) * | 2010-06-15 | 2012-12-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
| US8378400B2 (en) * | 2010-10-29 | 2013-02-19 | Unisantis Electronics Singapore Pte Ltd. | Solid state imaging device |
-
2011
- 2011-03-07 WO PCT/JP2011/055264 patent/WO2011111662A1/ja active Application Filing
- 2011-03-07 CN CN2011800012963A patent/CN102334189B/zh not_active Expired - Fee Related
- 2011-03-07 KR KR1020117020045A patent/KR101211442B1/ko active IP Right Grant
- 2011-03-07 JP JP2011535822A patent/JP4912513B2/ja active Active
- 2011-03-08 US US13/043,081 patent/US8575662B2/en active Active
- 2011-03-08 TW TW100107658A patent/TW201143070A/zh unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090065832A1 (en) * | 2007-09-12 | 2009-03-12 | Unisantis Electronics (Japan) Ltd. | Solid-state imaging device |
| CN101542733A (zh) * | 2007-09-12 | 2009-09-23 | 日本优尼山帝斯电子股份有限公司 | 固体摄像元件 |
| WO2009133957A1 (ja) * | 2008-05-02 | 2009-11-05 | 日本ユニサンティスエレクトロニクス株式会社 | 固体撮像素子 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103119719A (zh) * | 2011-09-08 | 2013-05-22 | 新加坡优尼山帝斯电子私人有限公司 | 固体摄像器件 |
| CN103384916A (zh) * | 2012-02-20 | 2013-11-06 | 新加坡优尼山帝斯电子私人有限公司 | 固体摄像器件 |
| CN108288626A (zh) * | 2018-01-30 | 2018-07-17 | 德淮半导体有限公司 | 图像传感器及形成图像传感器的方法 |
| CN108288626B (zh) * | 2018-01-30 | 2019-07-02 | 德淮半导体有限公司 | 图像传感器及形成图像传感器的方法 |
| US10658416B2 (en) | 2018-01-30 | 2020-05-19 | Huaian Imaging Device Manufacturer Corporation | Image sensor and method for manufacturing image sensor |
| CN112509614A (zh) * | 2019-09-13 | 2021-03-16 | 铠侠股份有限公司 | 半导体装置 |
| CN112951932A (zh) * | 2019-11-26 | 2021-06-11 | 信越半导体株式会社 | 固体摄像组件用的硅单晶基板及硅磊晶晶圆、以及固体摄像组件 |
| CN112951932B (zh) * | 2019-11-26 | 2024-05-14 | 信越半导体株式会社 | 固体摄像组件用的硅单晶基板及硅磊晶晶圆、以及固体摄像组件 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8575662B2 (en) | 2013-11-05 |
| US20110215381A1 (en) | 2011-09-08 |
| JPWO2011111662A1 (ja) | 2013-06-27 |
| TW201143070A (en) | 2011-12-01 |
| KR101211442B1 (ko) | 2012-12-12 |
| CN102334189B (zh) | 2013-11-06 |
| WO2011111662A1 (ja) | 2011-09-15 |
| KR20110124267A (ko) | 2011-11-16 |
| JP4912513B2 (ja) | 2012-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102334189B (zh) | 固体摄像器件 | |
| US9445023B2 (en) | Photoelectric conversion device and image-pickup apparatus | |
| KR101529094B1 (ko) | 고체 촬상 소자 및 카메라 | |
| KR101163624B1 (ko) | 고체 촬상 장치 및 고체 촬상 장치의 구동 방법 | |
| CN104425535B (zh) | 固态成像装置、固态成像装置的制造方法和电子设备 | |
| US9490373B2 (en) | Solid-state imaging device and electronic apparatus with improved storage portion | |
| US7889255B2 (en) | Solid-state imaging device comprising a signal storage section including a highly doped area | |
| KR101220642B1 (ko) | 고체 촬상 장치 | |
| CN102194845B (zh) | 固体成像器件 | |
| KR20080076753A (ko) | 고체 촬상 장치 및 카메라 | |
| KR20120099569A (ko) | 고체 촬상 장치 및 카메라 | |
| JP4304927B2 (ja) | 固体撮像素子及びその製造方法 | |
| KR20100090189A (ko) | 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 고체 촬상 장치의 구동 방법, 전자 기기 | |
| TW201312740A (zh) | 固體攝像元件 | |
| JP4165250B2 (ja) | 固体撮像装置 | |
| WO2013014840A1 (en) | Solid-state imaging apparatus, manufacturing method thereof, and electronic information device | |
| US7304286B2 (en) | Solid-state imaging device, method for manufacturing the same and interline transfer CCD image sensor | |
| US20060202235A1 (en) | Solid-state imaging apparatus in which a plurality of pixels each including a photoelectric converter and a signal scanning circuit are arranged two-dimensionally | |
| US20070153108A1 (en) | Solid-state image sensor | |
| JP2020080377A (ja) | 固体撮像装置 | |
| WO2023087289A1 (en) | Solid-state imaging device and electronic apparatus | |
| US20240079432A1 (en) | Photodetector and electronic apparatus | |
| WO2022201861A1 (ja) | 撮像素子及び撮像装置 | |
| JPH0575089A (ja) | 固体撮像装置 | |
| JP2018046089A (ja) | 固体撮像装置及びその製造方法、並びに、電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131106 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |