CN102034759A - 具有掩埋位线的半导体器件及其制造方法 - Google Patents
具有掩埋位线的半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN102034759A CN102034759A CN2010101518537A CN201010151853A CN102034759A CN 102034759 A CN102034759 A CN 102034759A CN 2010101518537 A CN2010101518537 A CN 2010101518537A CN 201010151853 A CN201010151853 A CN 201010151853A CN 102034759 A CN102034759 A CN 102034759A
- Authority
- CN
- China
- Prior art keywords
- layer
- active area
- bit line
- etching
- side surfaces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 68
- 239000002184 metal Substances 0.000 claims abstract description 68
- 238000005530 etching Methods 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000011049 filling Methods 0.000 claims abstract description 5
- 150000004767 nitrides Chemical class 0.000 claims description 60
- 238000005516 engineering process Methods 0.000 claims description 24
- 239000002019 doping agent Substances 0.000 claims description 21
- 238000003860 storage Methods 0.000 claims description 17
- 229910021332 silicide Inorganic materials 0.000 claims description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 10
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 2
- 239000010410 layer Substances 0.000 description 220
- 239000011248 coating agent Substances 0.000 description 13
- 238000000576 coating method Methods 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000010941 cobalt Substances 0.000 description 8
- 229910017052 cobalt Inorganic materials 0.000 description 8
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 8
- 229910019001 CoSi Inorganic materials 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920001709 polysilazane Polymers 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000013517 stratification Methods 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
一种具有降低的掩埋位线电阻的半导体器件及其制造方法。所述制造半导体器件的方法包括：蚀刻导体衬底以形成多个有源区，其中所述有源区通过形成在其间的沟槽而互相分开；在每个有源区的侧壁上形成侧面接触；以及形成金属位线，每个金属位线填充各沟槽的一部分且连接至所述侧面接触。
Description
相关申请
本申请要求2009年9月30日提交的韩国专利申请10-2009-0093499的优先权，通过引用将其全部内容并入本文。
技术领域
本发明的示例实施方案涉及制造半导体器件的方法，以及更特别地，涉及具有掩埋位线的半导体器件及其制造方法，其中每个位线连接至一个侧面接触。
背景技术
传统平面金属氧化物半导体场效应晶体管(MOSFET)由于漏电流、导通电流、短通道效应而正达到其物理极限，并且传统MOSFET的进一步微型化变得更加困难。为了克服此极限，正在研发具有取代普通平面沟道的垂直沟道的半导体器件。
通过形成包围在半导体衬底上垂直延伸的有源柱状物的环状栅极(此后称为垂直栅极)，且在有源柱状物的上部和下部中形成源极区与漏极区同时栅电极位于中间，由此制成具有垂直沟道的半导体器件。
图1为传统具有垂直沟道的半导体器件的剖面视图。参照图1，其显示多个柱状物结构，每个柱状物结构包括垂直于衬底11和硬掩模层13而延伸的有源柱状物12。有源柱状物12的外壁由栅极绝缘层14和垂直栅极15所包围，而掩埋位线16通过杂质的离子注入工艺而形成在衬底11内。使相邻的掩埋位线16彼此分开的沟槽17以层间介电层18充填。字线19沿着与掩埋位线16相交的方向来形成，同时将相邻的垂直栅极15相互连接。
在传统半导体器件中，在垂直栅极15下部的掩埋位线16通过离子注入工艺注入掺杂剂而形成。然而，在将半导体器件微型化过程中，仅以掺杂剂注入来降低掩埋位线16的电阻变得困难，因此无法获得期望的半导体器件的特性。
发明内容
本发明的实施方案涉及具有减少的掩埋位线的电阻的半导体器件及其制造方法。
依据本发明的一个实施方案，一种制造半导体器件的方法包括：蚀刻衬底以形成多个有源区，有源区通过形成在其间的沟槽而互相分开；在每个有源区的侧壁上形成侧面接触；以及形成金属位线，每个金属位线填充各沟槽的一部分并连接至侧面接触。
依据本发明的另一实施方案，一种制造半导体器件的方法包括：蚀刻半导体衬底以形成多个有源区，有源区通过形成在其间的沟槽而互相分开；形成填隙(gap-filling)沟槽的牺牲层，其中通过牺牲层的形成在每个有源区上形成突出部；形成与突出部的侧壁相接触的绝缘层图案；通过使用绝缘层图案作为蚀刻阻挡而蚀刻牺牲层；形成接触区，每个接触区打开有源区的侧壁；形成侧面接触，每个侧面接触填充接触区；以及形成金属位线，每个金属位线连接至每个侧面接触且填充每个沟槽的一部分。
依据本发明的另一实施方案，一种制造半导体器件的方法包括：蚀刻半导体衬底以形成多个有源区，有源区通过形成在其间的沟槽而互相分开；形成填隙沟槽的牺牲层，其中通过牺牲层的形成在每个有源区的上部之上形成突出部；在包括突出部的衬底上形成绝缘层；通过倾斜式离子注入(tilt ion implantation)工艺将掺杂剂注入绝缘层中；通过选择性地移除其中注入掺杂剂的一部分绝缘层而形成绝缘层图案；通过使用绝缘层图案作为蚀刻阻挡而蚀刻牺牲层；形成接触区，每个接触区打开有源区的侧壁；形成侧面接触，每个侧面接触填充接触区；以及形成金属位线，每个金属位线连接至每个侧面接触且填充每个沟槽的一部分。
依据本发明的又一实施方案，一种半导体器件包括：半导体衬底；从半导体衬底的表面延伸且互相分开的多个有源区；从各有源区的表面延伸且互相分开的多个有源柱状物；侧面接触，配置为与有源区的侧壁相接触；金属位线，每个金属位线填充有源区之间间隔的一部分且连接至各侧面接触；以及形成在有源柱状物的两侧壁上的字线。
附图说明
图1为显示传统具有垂直沟道的半导体器件的剖面视图。
图2为依照本发明的一个实施方案的半导体器件的立体视图。
图3A至3P为说明依据本发明一个实施方案制造半导体器件的方法的剖面视图。
图4A至4F为说明依据本发明一个实施方案在半导体器件中形成字线的方法的立体视图。
图5A为沿着图4E的线A-A’的半导体器件的剖面视图。
图5B为沿着图4F的线A-A’的半导体器件的剖面视图。
图6A为说明在形成金属位线后的所得衬底的平面视图。
图6B为说明在形成字线后的所得衬底的平面视图。
具体实施方式
下列将参照附图详细说明本发明的示例实施方案。然而，本发明可用不同形式来具体实施而不应被局限在在此所说明的实施方案。相反地，提供这些实施方案以使得本发明充分且完整的公开，并将本发明的范围传达至本领域技术人员。在整个说明书中，本发明的各种附图及实施方案所记载的相同附图标记表示相同元件。
附图未必按照比例绘制，且在某些例子中，为了明确说明实施方案的特征，可放大某些比例。当第一层称为在第二层上或者在衬底上时，其不仅表示第一层直接形成在第二层或衬底上的情况，而且也表示在第一层与第二层或衬底之间存有第三层的情况。
依据本发明的一个示例实施方案，在半导体衬底上由金属层形成在有源柱状物下部处的掩埋位线。此外，掩埋位线的一个侧面接触由金属硅化物来形成，作为掩埋位线与有源区之间的欧姆接触。
由于掩埋位线与一个侧面接触相接触，因此可实现一个单元一个位线(one-cell-one-bit line)的结构，其有助于高度集成化。
图2为依据本发明一个实施方案的半导体器件的立体视图。参照图2，半导体器件包括多个有源区101A，其从半导体衬底31A的表面延伸且互相分开；多个有源柱状物101B，其从有源区101A的表面延伸且互相分开；侧面接触102，每个侧面接触配置为与有源区101的一个侧壁相接触；金属位线103，每个金属位线连接至侧面接触102并填充有源区101A之间的间隔的一部分；以及形成在各有源柱状物101B的两侧壁上的字线104。半导体器件还包括储存节点接触塞55，每个储存节点接触塞连接至有源柱状物101B的上部及在储存节点接触塞55上形成的储存节点105。
有源区101A形成为线形，有源柱状物101B形成为从有源区101A的表面垂直延伸。侧面接触102以及金属位线103形成为平行于有源区101A布置的线。侧面接触102包括金属硅化物。字线104形成与金属位线103相交的线。
有源区101A与有源柱状物101B含有硅，其中有源柱状物101B可形成方形柱状物。
金属位线103包括存储单元的位线，字线104包括存储单元的字线。储存节点105成为存储单元的电容器的储存节点。有源柱状物101B包括存储单元晶体管的沟道区。由于字线104具有垂直结构，因此在有源柱状物101B中的沟道沿着垂直方向来形成。此外，字线104可用作栅电极。因此，一个金属位线103、一个有源柱状物101B以及一个字线104形成单位垂直单元。
参照图2，由于金属位线103由金属层形成，因此其具有比较低的电阻。此外，金属位线103由于(至少部分)填充有源区101A之间的间隔而形成掩埋位线。有源区101A与金属位线103通过侧面接触102而电连接。由于侧面接触102包括金属硅化物，因此在金属位线103与有源区101A之间形成欧姆接触。由于字线104具有垂直结构，因此在有源柱状物101B中所形成的沟道也沿着垂直方向形成。
图3A至3P为说明依据本发明一个实施方案的制造半导体器件的方法的剖面视图。
参照图3A，垫层32形成在半导体衬底31上。在此，垫层32可包括氧化物层。
第一硬掩模层形成在垫层32上。在此，第一硬掩模层可具有包括氧化物层以及氮化物层的多层结构。例如，第一硬掩模层可包括堆叠于其中的硬掩模氮化物层33和硬掩模氧化物层34。依照一个实例，可进一步在硬掩模氧化物层34上堆叠硬掩模氮氧化硅(SiON)层以及硬掩模碳层。
随后，在硬掩模氧化物层34上形成第一光刻胶图案35。第一光刻胶图案35图案化为线-间隔(line-space)型(例如，通过其间的间隔来将线分开)，并称为“掩埋位线掩模”。
使用第一光刻胶图案35作为蚀刻阻挡蚀刻硬掩模氧化物层34以及硬掩模氮化物层33，并蚀刻垫层32。在此，当蚀刻硬掩模氧化物层34以及硬掩模氮化物层33时，由于第一光刻胶图案35的形状转移至硬掩模氧化物层34以及硬掩模氮化物层33，因此硬掩模氧化物层34以及硬掩模氮化物层33被图案化成线-间隔形状。
参照图3B，通过光刻胶除去工艺来移除第一光刻胶图案35。
随后，使用多层第一硬掩模层作为蚀刻阻挡，实施沟槽蚀刻工艺。换言之，通过使用硬掩模氧化物层34作为蚀刻阻挡而蚀刻半导体衬底31至一定深度，以形成第一沟槽36。因此，形成通过第一沟槽36而互相分开的多个有源区101。
上述沟槽蚀刻工艺称为“掩埋位线(BBL)沟槽蚀刻工艺”。在BBL沟槽蚀刻工艺后，剩余的硬掩模层包括硬掩模氮化物层33以及硬掩模氧化物层34。
由于有源区101也通过利用具有从第一光刻胶图案35的形状所转移的形状的硬掩模氧化物层34而形成，因此其被图案化为线-间隔形状。例如，有源区101形成为线形，并且相邻的有源区被线形第一沟槽36所分开。
BBL沟槽蚀刻工艺为各向异性蚀刻工艺。当半导体衬底31为硅衬底时，各向异性蚀刻工艺可为使用Cl2、HBr气体或者其气体混合物的等离子体干式蚀刻工艺。
经由BBL沟槽蚀刻工艺，在半导体衬底31A上形成多个有源区101，这些有源区通过第一沟槽36而互相分开且沿着第一方向延伸。
参照图3C，通过侧壁氧化工艺形成侧壁氧化物层37。侧壁氧化物层37形成在半导体衬底31与有源区101的表面上。例如，用以形成侧壁氧化物层37的侧壁氧化工艺可在O2或O2/H2的环境下在约700℃到约900℃的温度范围来实施。
随后，在所产生的形成有侧壁氧化物层37的所得结构上沉积第一衬垫氮化物层38。第一衬垫氮化物层38可在二氯硅烷(DCS)及氨(NH3)的环境中在约0.1托到约6托的压力下以约600℃到约800℃的温度来形成。
随后，在第一衬垫氮化物层38上形成第一牺牲层39，以填隙有源区101之间的第一沟槽36，其中在实施接下来的工艺后，将第一牺牲层39移除。第一牺牲层39可包括非晶硅层。非晶硅层可在硅甲烷(SiH4)的环境中在约0.3托到2托的压力下以约400℃到约600℃的温度来沉积。
参照图3D，第一牺牲层39经由化学机械抛光(CMP)方法而被平坦化，直到暴露硬掩模氮化物层33的表面，接着额外实施回蚀刻工艺，使第一牺牲层39剩余一定的高度。在此，剩余的第一牺牲层可以以附图标记39A来表示并称为“第一牺牲层图案39A”。第一牺牲层图案39A的高度可高于垫层32与有源区101的接触表面(例如，底部接触表面)。
如上所述，当第一牺牲层图案39A通过回蚀刻工艺而形成时，硬掩模氮化物层33突出超过所产生的第一牺牲层图案39A。硬掩模氧化物层34通过CMP工艺而被移除，并且也抛光在硬掩模氧化物层34的上表面及侧壁上的第一衬垫氮化物层38。因此，以附图标记38A来表示并被称为第一衬垫氮化物层图案38A的剩余的第一衬垫氮化物层具有足以覆盖硬掩模氮化物层33的侧壁的高度。
参照图3E，在所产生的结构上形成衬垫氧化物层40，以覆盖硬掩模氮化物层33的突出部。在此，衬垫氧化物层40可为任何合适的具有高阶梯覆盖率(step coverage)特性的氧化物层。具有高阶梯覆盖率特性的氧化物层指的是共形沉积(conformally deposited)的氧化物层，即，氧化物层在突出部的上部、突出部之间的表面以及突出部的侧壁上的厚度几乎相同。利用共形沉积的衬垫氧化物层40，可以利用离子注入的均匀性来实施接下来的倾斜式离子注入工艺。对于衬垫氧化物层40的共形沉积，可使用化学气相沉积(CVD)法或者原子层沉积(ALD)法。
衬垫氧化物层40覆盖硬掩模氮化物层33的突出部并可用不含掺杂剂的未掺杂的氧化物层来形成。
参照图3F，掺杂剂以特定倾斜方向来注入。此工艺称为“倾斜式离子注入工艺41”。掺杂剂在衬垫氧化物层40的部分处注入。
倾斜式离子注入工艺41相对于半导体衬底的表面41A而以一定角度(α)来实施。角度(α)范围可从约5度到约30度。一些离子束被硬掩模氮化物层33的突出部所遮住。因此，掺杂衬垫氧化物层40的部分40A同时保持衬垫氧化物层40的剩余部分未掺杂。例如，在离子注入中所用掺杂剂可为P型掺杂剂，诸如硼。用于离子注入硼的掺杂剂源可为BF2。结果，衬垫氧化物层40的部分40B保持未掺杂，其中部分40B为衬垫氧化物层40设置在硬掩模氮化物层33左侧的部分。
掺杂剂的倾斜式离子注入工艺41使得在硬掩模氮化物层33的上表面处所形成的衬垫氧化物层40的部分(40A)以及在硬掩模氮化物层33的右侧处所形成的部分将被掺杂剂掺杂。没有注入掺杂剂的衬垫氧化物层40的部分成为未掺杂的衬垫氧化物层40B。
参照图3G，基于掺杂的衬垫氧化物层40A的蚀刻率与未掺杂的衬垫氧化物层40B的蚀刻率之间的差实施清洗工艺，由此移除掺杂的衬垫氧化物层40A。在此，衬垫氧化物层40依照其是否掺杂掺杂剂而以不同蚀刻率来蚀刻。例如，掺杂的衬垫氧化物层40A的蚀刻比未掺杂的衬垫氧化物层40B的蚀刻更快。以不同蚀刻率的选择性蚀刻可为使用HF或缓冲氧化物蚀刻剂(BOE)的湿式清洗工艺，或者使用HF气体的干式清洗工艺。
因此，蚀刻工艺移除经掺杂的衬垫氧化物层40A而留下未经掺杂的衬垫氧化物层40B。
参照图3H，通过使用剩余的未掺杂衬垫氧化物层40B作为蚀刻阻挡，将相邻于有源区101的一个侧壁的第一牺牲层图案39A(显示在图3G中)蚀刻至一定深度。在此，第一牺牲层图案39A蚀刻至对应于将在随后形成侧面接触的位置的深度。
当如上述蚀刻第一牺牲层图案39A时，留下蚀刻的第一牺牲层图案39B，第一牺牲层图案39B使相邻的有源区101的一个侧壁露出。
由于使用衬垫氧化物层40特别是未掺杂的衬垫氧化物层40B的单层作为蚀刻阻挡，以形成其中将形成侧面接触的间隔，因此可确保间隔容限(space margin)而有利于半导体器件的微型化。
此外，由于在倾斜式离子注入工艺41之后，通过仅移除掺杂的衬垫氧化物层40A来移除在硬掩模氮化物层33的上部中的衬垫氧化物层40，因此可在蚀刻第一牺牲层图案39A的同时获得在侧壁上没有残余物的净洁轮廓。
此外，因为依序实施衬垫氧化物层40的沉积、倾斜式离子注入工艺41、掺杂的衬垫氧化物层40A的移除以及第一牺牲层图案39A的蚀刻，制造程序变得比较简单。
参照图3I，通过清洗工艺移除未掺杂的衬垫氧化物层40B(显示在图3H中)并接着移除第一衬垫氮化物层38。因此，移除在硬掩模氮化物层33的上表面及两侧壁上的第一衬垫氮化物层图案38A，即，移除在硬掩模氮化物层33的突出部上所形成的第一衬垫氮化物层图案38A。在移除之后，第一衬垫氮化物层图案38B残留在由蚀刻的第一牺牲层图案39B所遮住且与蚀刻的第一牺牲层图案39B接触的区域中。剩余的第一衬垫氮化物层图案以附图标记38B来表示且称为第一衬垫氮化物层图案残留物38B。为了将侧壁氧化物层37留在有源区101的侧壁上，可使用湿式清洗工艺或者可使用具有相对于氧化物层的选择性(例如，蚀刻选择性)的干式清洗工艺，以移除在硬掩模氮化物层33的上表面与两侧壁上的第一衬垫氮化物层图案38A。
参照图3J，在完全移除第一牺牲层图案39A后，在所产生的结构上形成用以填隙的第二牺牲层42。第二牺牲层42可包括非晶硅层。
参照图3K，第二牺牲层42通过化学机械抛光(CMP)工艺来平坦化，直到暴露出硬掩模氮化物层33的表面，并进行回蚀刻以保留一定的厚度。在此，平坦化的第二牺牲层42以附图标记42A来表示并称为第二牺牲层图案42A。因此，第二牺牲层图案42A保留一定的高度，其中第二牺牲层图案42A的高度对应于足以限定随后将形成侧面接触的间隔的高度。换言之，当回蚀刻第二牺牲层图案42A时，除了保留在有源区101的侧壁上的侧壁氧化物层37以外，硬掩模氮化物层33的两侧壁以及有源区101暴露出。然而，在用以平坦化第二牺牲层42的CMP工艺期间，使用多晶硅浆料，可防止硬掩模氮化物层33免受到损害。
参照图3L，在所产生的结构上形成第二衬垫氮化物层43并实施选择性蚀刻以使第二牺牲层图案42A的表面(例如，上表面)暴露出。因此，侧壁氧化物层37与第二衬垫氮化物层43的双重绝缘层结构形成在有源区101的侧壁上。在设置有第二牺牲层图案42A以及将形成侧面接触的区域中，只有侧壁氧化物层37存在于有源区101与第二牺牲层图案42A之间。第二衬垫氮化物层43的单层绝缘结构形成在硬掩模氮化物层33的侧壁上。依照示例，第二衬垫氮化物层43在二氯硅烷(DCS)及氨(NH3)的环境中在约0.1托到约6托的压力和约600℃到约800℃的温度下形成。
参照图3M，移除第二牺牲层图案42A。因此，仅在有源区101的一个侧边上打开线型开口44。
在此，开口44为通过移除第一衬垫氮化物层图案残留物38B与第二衬垫氮化物层43之间的第二牺牲层图案42A所得到的间隔。
参照图3N，经由开口44所暴露出的侧壁氧化物层37被选择性地移除，由此形成接触区，接触区使得有源区101的一个侧壁的一部分以线形暴露出。侧壁氧化物层37可通过清洗工艺来移除以形成接触区45。例如，当所产生的结构使用HF或BOE来湿式清洗时，侧壁氧化物层37可被选择性地移除而不会损害相邻的衬垫氮化物层。剩余的侧壁氧化物层37以附图标记37A来表示并称为剩余侧壁氧化物层37A。
参照图30，在接触区45中形成侧面接触102。在此，侧面接触102可包括金属硅化物。例如，金属硅化物可包括硅化钛(TiSi2)、硅化钴(CoSi2)以及硅化镍(NiSi)。为了防止所产生结构的特性在随后高温热处理期间劣化，可选用硅化钴(CoSi2)，因为其为热稳定的。
例如，通过在所产生结构上沉积钴层并实施热处理而形成硅化钴。热处理可实施至少二次，以形成硅化钴(CoSi2)。首先，在约500℃下通过实施快速热退火(RTA)工艺在暴露出接触区的区域中形成CoSi相的硅化钴。随后，在约700℃下实施另一快速热退火工艺以将CoSi相转变成CoSi2相。接下来，移除剩余的未反应的钴层。未反应钴层可在第二快速热退火工艺之前被移除。
侧边接触102具有仅形成在有源区101的一个侧壁上的一个侧面接触。
参照图3P，将位线导电层沉积在具有侧面接触102的所得结构上。在此，位线导电层沉积在所得结构上，以对第一沟槽36之间的第一沟槽填隙。位线导电层包括金属层，诸如氮化钛(TiN)层或者钨(W)层。例如，位线导电层可通过堆叠氮化钛层以及钨层(TiN/W)来形成。
随后，将位线导电层去除直至可与侧面接触102相接触的高度。因此，形成与侧面接触102相接触的金属位线103。金属位线103配置成平行于有源区101，且有源区101与金属位线103通过侧面接触102而电连接。有源区101与金属位线103可以在第一方向延伸。
如上所述，由于金属位线103由金属层形成，因此电阻变得相对低。在有源区101之间的第一沟槽36通过金属位线103来(至少部分)填充，因此，金属位线103构成掩埋位线。因此，依照本发明的示例实施方案，不需要用以分隔金属位线的分离沟槽工艺。
之后，说明在金属位线103的上部之上形成字线的方法。
图4A至4F为说明依据本发明一个实施方案在半导体器件中形成字线的方法的立体图。
参照图4A，形成第一层间介电层以使金属位线103与将在第二方向上形成的字线绝缘。可在形成第一层间介电层之前，预先形成第三衬垫氮化物层(未显示)。第一层间介电层可包括硼磷硅酸盐玻璃(BPSG)或者聚硅氮烷(PSZ)。
接着，将第一层间介电层平坦化。经平坦化的第一层间介电层以附图标记46来表示并称为第一层间介电层图案46。可实施第一层间介电层的平坦化工艺直到保留垫氧化物层32。因此，留下高度减少的第二衬垫氮化物层图案43A。
参照图4B，在形成第二硬掩模层47后，在第二方向形成线形的第二光刻胶层图案48。在此，第二硬掩模层47包括氮化物层，且第二方向为垂直于第一方向的方向。
参照图4C，使用第二光刻胶层图案48作为蚀刻阻挡而蚀刻第二硬掩模层47。通过使用经蚀刻的第二硬掩模层47A作为蚀刻阻挡，将有源区101以及第一层间介电层图案46蚀刻至一定的深度。经蚀刻的有源区101与经蚀刻的第一层间介电层图案46分别以附图标记101A以及46A来表示。在此，可在移除第二光刻胶层图案48之后实施蚀刻工艺。当蚀刻有源区101以及第一层间介电层图案46时，也可蚀刻第一衬垫氮化物层图案残留物38B以及第二衬垫氮化物层图案43A。当蚀刻第一衬垫氮化物层图案残留物38B以及第二衬垫氮化物层图案43A时，第一衬垫氮化物层图案残留物38B以附图标记38C来表示以及第二衬垫氮化物层图案43A以附图标记43B来表示。
因此，形成多个有源柱状物101B，其中有源柱状物互相分开以及形成在各有源区101A上方。有源柱状物101B之间的间隔构成第二沟槽49。在此，第二沟槽49可被称为镶嵌图案(damascene patterns)。在第二沟槽49的底部，经蚀刻的第一层间介电层图案46A可保留一定的厚度。这样，位线可与随后所形成的字线绝缘。
参照图4D，在栅极绝缘层50形成在有源柱状物101B的侧壁上之后，在栅极绝缘层50上沉积将用作字线的字线导电层51。随后，在字线导电层51上实施回蚀刻工艺至一定的厚度以形成字线。在此，字线导电层51可通过堆叠氮化钛层和钨层(TiN/W)来形成。
参照图4E，在经蚀刻的字线导电层的上部以及经蚀刻的第二硬掩模层47A的侧壁上形成间隔物52，且通过蚀刻经蚀刻的字线导电层形成字线104，以使得字线对准间隔物52。当蚀刻经蚀刻的字线导电层时，可形成第三沟槽53，其中进一步蚀刻经蚀刻的第一层间介电层图案46A，使得相邻字线104可充分分开。进一步被蚀刻的第一层间介电层图案46A下文中以附图标记46B来表示。间隔物52可通过沉积氮化物层以及接着实施回蚀刻工艺来形成。
参照图4F，在包括字线104的所产生结构上形成第二层间介电层54，以填隙第三沟槽53。
随后，形成穿过第二层间介电层54的储存节点接触塞55(如图5B所示)。在此，储存节点接触塞55电连接至有源柱状物101B的上部(如图5B所示)。
随后，在第二层间介电层54上方形成储存节点105。依照示例，储存节点105可具有圆柱形，其中储存节点105构成电容器的储存节点。
图5A为显示沿图4E的线A-A’切下的半导体器件的剖面视图，而图5B为显示沿图4F的线A-A’切下的半导体器件的剖面视图。
图6A为说明在形成金属位线后所产生衬底的平面视图。参照图6A，金属位线103在平行于有源区101的一个侧壁的方向形成，有源区101的一个侧壁通过侧面接触102而电连接至金属位线103。
图6B为说明在形成字线后所产生衬底的平面视图。参照图6B，形成多个有源柱状物101B，其中有源柱状物101B形成为通过第三沟槽53而互相分开，且字线104设在有源柱状物101B的两个侧壁上，同时栅极绝缘层50A位于二者之间。金属位线103在第一方向延伸，字线104在第二方向延伸。因此，字线104与金属位线103相交。侧面接触102形成在金属位线103的一个侧壁上。
依照本发明的示例实施方案，当蚀刻第一牺牲层以使有源区的一个侧壁暴露出时，使用未掺杂衬垫氧化物层作为蚀刻阻挡。然而，依照另一实施方案可使用衬垫氮化物层作为蚀刻阻挡。依照示例，在沉积衬垫氮化物层后，可形成通过倾斜离子注入工艺注入掺杂剂的衬垫氧化物层的掺杂部分，该掺杂部分与掺杂剂未通过倾斜离子注入工艺注入的未掺杂部分相分开。基于由掺杂剂注入所控制的蚀刻率差来移除在一个侧边上的衬垫氮化物层。
上述本发明的示例实施方案可通过形成金属的掩埋位线以降低电阻来实现可微型化的半导体器件而不会使操作特性劣化。
此外，依照本发明的示例实施方案，由于将一个侧面接触施加至在由金属构成的掩埋位线与有源柱状物之间的接触区，因此可形成欧姆接触。
此外，由于使用暴露出有源柱状物的一个侧壁的衬垫氧化物层作为蚀刻阻挡以形成一个侧面接触，因此可获得间隔以应付半导体器件的微型化。
此外，通过利用基于注入绝缘层(其为氧化物层或氮化物层)的掺杂剂的蚀刻率差异，可获得用于蚀刻工艺的容限(margins)。
虽然本发明已说明特定实施方案，但是对本领域技术人员而言所显而易见的是，在不脱离所附权利要求限定的本发明的精神及范围下，可作出各种改变及修饰。
Claims (30)
1.一种制造半导体器件的方法，包括：
蚀刻半导体衬底以形成多个有源区，所述有源区通过形成于其间的沟槽而互相分开；
在每个有源区的侧壁上形成侧面接触；以及
形成金属位线，每个金属位线填充每个沟槽的一部分并连接至所述侧面接触。
2.根据权利要求1所述的方法，其中所述有源区形成为线形，且所述侧面接触和所述金属位线形成为平行于所述有源区。
3.根据权利要求1所述的方法，其中所述侧面接触包括金属硅化物。
4.根据权利要求1所述的方法，其中所述金属位线通过堆叠氮化钛层和钨层(TiN/W)而形成。
5.根据权利要求1所述的方法，还包括：
在形成所述金属位线后，通过蚀刻所述有源区形成多个有源柱状物；以及
形成沿与所述金属位线相交的方向延伸且位于所述有源柱状物的侧壁上的字线。
6.根据权利要求5所述的方法，还包括：
形成具有储存节点的电容器，所述储存节点连接至所述有源柱状物的上部。
7.根据权利要求5所述的方法，其中在每个有源区上，所述多个有源柱状物以镶嵌图案而互相分开。
8.根据权利要求7所述的方法，还包括：
形成填充所述镶嵌图案的导电层；以及
通过利用间隔物作为蚀刻阻挡并蚀刻所述导电层而形成所述字线。
9.一种制造半导体器件的方法，包括：
蚀刻半导体衬底以形成多个有源区，所述有源区通过形成于其间的沟槽而互相分开；
形成填隙所述沟槽的牺牲层，其中通过所述牺牲层的形成在每个有源区上形成突出部；
形成与所述突出部的侧壁相接触的绝缘层图案；
通过使用所述绝缘层图案作为蚀刻阻挡蚀刻所述牺牲层；
形成接触区，每个接触区打开所述有源区的侧壁；
形成侧面接触，每个侧面接触填充所述接触区；以及
形成金属位线，每个金属位线连接至每个侧面接触且填充每个沟槽的一部分。
10.根据权利要求9所述的方法，其中所述绝缘层图案包括未掺杂的绝缘层。
11.根据权利要求9所述的方法，其中所述沟槽通过使用硬掩模层作为蚀刻阻挡并蚀刻所述半导体衬底而形成，所述突出部由所述硬掩模层形成。
12.根据权利要求9所述的方法，其中所述金属位线通过堆叠氮化钛层和钨层(TiN/W)而形成。
13.根据权利要求9所述的方法，其中所述侧面接触包括金属硅化物。
14.根据权利要求9所述的方法，其中所述有源区形成为线形，所述侧面接触和所述金属位线形成为平行于所述有源区而布置。
15.根据权利要求9所述的方法，还包括：
在形成所述金属位线后，通过蚀刻所述有源区形成多个有源柱状物；以及
形成沿与所述金属位线相交的方向延伸且位于所述有源柱状物的侧壁上的字线。
16.根据权利要求15所述的方法，还包括：
形成具有储存节点的电容器，所述储存节点连接至所述有源柱状物的上部。
17.根据权利要求15所述的方法，其中在每个有源区上，所述多个有源柱状物以镶嵌图案而互相分开。
18.根据权利要求17所述的方法，还包括：
形成填充所述镶嵌图案的导电层；以及
通过利用间隔物作为蚀刻阻挡并蚀刻所述导电层而形成所述字线。
19.根据权利要求9所述的方法，在所述牺牲层形成之前还包括：
通过侧壁氧化而在每个有源区的侧壁上形成侧壁氧化物层；以及形成覆盖包括所述有源区的所得衬底的第一衬垫氮化物层。
20.根据权利要求19所述的方法，其中所述接触区的形成包括：
移除所述牺牲层；
形成填隙所述沟槽的非晶硅层；
对所述非晶硅层实施回蚀刻工艺；
在所述有源区的侧壁上形成第二衬垫氮化物层，以暴露出在所述回蚀刻工艺后得到的所述非晶硅层的表面；
通过移除所述非晶硅层形成线形开口；
通过所述开口选择性地蚀刻所述侧壁氧化物层。
21.根据权利要求20所述的方法，其中实施湿式清洗工艺而通过所述开口选择性地蚀刻所述侧壁氧化物层。
22.一种制造半导体器件的方法，包括：
蚀刻半导体衬底以形成多个有源区，所述有源区通过形成在其间的沟槽而互相分开；
形成填隙所述沟槽的牺牲层，其中通过所述牺牲层的形成在每个有源区上形成突出部；
在包括所述突出部的衬底上形成绝缘层；
通过倾斜式离子注入工艺将掺杂剂注入所述绝缘层中；
通过选择性地移除所述绝缘层的注入有所述掺杂剂的部分而形成绝缘层图案；
通过使用所述绝缘层图案作为蚀刻阻挡而蚀刻所述牺牲层；
形成接触区，每个接触区打开所述有源区的侧壁；
形成侧面接触，每个侧面接触填充所述接触区；以及
形成金属位线，每个金属位线连接至每个侧面接触且填充每个沟槽的一部分。
23.根据权利要求22所述的方法，其中所述绝缘层图案包括未掺杂的绝缘层。
24.根据权利要求22所述的方法，其中所述掺杂剂包括硼。
25.根据权利要求22所述的方法，其中通过湿式清洗工艺或者干式清洗工艺而选择性地移除所述绝缘层的注入有所述掺杂剂的部分。
26.一种半导体器件，包括：
半导体衬底；
从所述半导体衬底的表面延伸且互相分开的多个有源区；
从每个有源区的表面延伸且互相分开的多个有源柱状物；
设置为与所述有源区的侧壁相接触的侧面接触；
金属位线，每个金属位线填充所述有源区之间的间隔的一部分且连接至所述侧面接触；以及
形成在所述有源柱状物的两侧壁上的字线。
27.根据权利要求26所述的半导体器件，其中所述有源区形成为线形，且所述侧面接触和所述金属位线形成为平行于所述有源区。
28.根据权利要求26所述的半导体器件，其中所述侧面接触包括金属硅化物。
29.根据权利要求26所述的半导体器件，其中所述字线形成为线形且沿着与所述金属位线相交的方向布置。
30.根据权利要求26所述的半导体器件，还包括连接至所述有源柱状物的上部的储存节点。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2009-0093499 | 2009-09-30 | ||
| KR1020090093499A KR101116354B1 (ko) | 2009-09-30 | 2009-09-30 | 단일측벽콘택에 연결된 매립비트라인을 갖는 반도체장치 및 그제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102034759A true CN102034759A (zh) | 2011-04-27 |
| CN102034759B CN102034759B (zh) | 2015-05-13 |
Family
ID=43779326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010151853.7A Active CN102034759B (zh) | 2009-09-30 | 2010-04-14 | 具有掩埋位线的半导体器件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8309416B2 (zh) |
| KR (1) | KR101116354B1 (zh) |
| CN (1) | CN102034759B (zh) |
| TW (1) | TWI493657B (zh) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102832173A (zh) * | 2011-06-16 | 2012-12-19 | 华邦电子股份有限公司 | 位线结构及其制造方法 |
| CN102867828A (zh) * | 2011-07-04 | 2013-01-09 | 海力士半导体有限公司 | 具有掩埋位线的半导体器件及其制造方法 |
| CN102881690A (zh) * | 2011-07-13 | 2013-01-16 | 华邦电子股份有限公司 | 动态随机存取存储器及其制造方法 |
| CN103367127A (zh) * | 2012-04-11 | 2013-10-23 | 旺宏电子股份有限公司 | 半导体结构及其制造方法 |
| CN102800673B (zh) * | 2011-05-25 | 2016-08-10 | 海力士半导体有限公司 | 半导体存储单元阵列和半导体器件 |
| CN111435680A (zh) * | 2019-01-14 | 2020-07-21 | 力晶科技股份有限公司 | 阶梯式元件及其制造方法 |
| CN112310078A (zh) * | 2019-07-31 | 2021-02-02 | 华邦电子股份有限公司 | 动态随机存取存储器及其制造方法 |
| CN114121818A (zh) * | 2021-11-15 | 2022-03-01 | 长鑫存储技术有限公司 | 半导体器件及其形成方法 |
| WO2023040135A1 (zh) * | 2021-09-16 | 2023-03-23 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
| WO2023130550A1 (zh) * | 2022-01-06 | 2023-07-13 | 长鑫存储技术有限公司 | 一种半导体结构及制造方法 |
| WO2023231071A1 (zh) * | 2022-05-31 | 2023-12-07 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| WO2024040645A1 (zh) * | 2022-08-22 | 2024-02-29 | 长鑫存储技术有限公司 | 半导体结构及其制造方法、存储器 |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8183628B2 (en) | 2007-10-29 | 2012-05-22 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor structure and method of fabricating the semiconductor structure |
| US8598650B2 (en) | 2008-01-29 | 2013-12-03 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device and production method therefor |
| JP5317343B2 (ja) * | 2009-04-28 | 2013-10-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
| JP2011077185A (ja) * | 2009-09-29 | 2011-04-14 | Elpida Memory Inc | 半導体装置の製造方法、半導体装置及びデータ処理システム |
| US8560101B2 (en) * | 2009-10-01 | 2013-10-15 | Panasonic Corporation | Audio signal processing apparatus and audio signal processing method |
| JP5356970B2 (ja) * | 2009-10-01 | 2013-12-04 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
| JP5602414B2 (ja) * | 2009-11-05 | 2014-10-08 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置の製造方法および半導体装置 |
| KR101164953B1 (ko) | 2009-12-22 | 2012-07-12 | 에스케이하이닉스 주식회사 | 반도체 장치 제조 방법 |
| WO2011111662A1 (ja) * | 2010-03-08 | 2011-09-15 | 日本ユニサンティスエレクトロニクス株式会社 | 固体撮像装置 |
| US8487357B2 (en) * | 2010-03-12 | 2013-07-16 | Unisantis Electronics Singapore Pte Ltd. | Solid state imaging device having high sensitivity and high pixel density |
| JP5066590B2 (ja) | 2010-06-09 | 2012-11-07 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置とその製造方法 |
| JP5087655B2 (ja) | 2010-06-15 | 2012-12-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
| KR101177999B1 (ko) * | 2010-11-04 | 2012-08-28 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| JP2012109353A (ja) * | 2010-11-16 | 2012-06-07 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| KR101202690B1 (ko) * | 2010-12-09 | 2012-11-19 | 에스케이하이닉스 주식회사 | 반도체장치의 측벽콘택 형성 방법 |
| KR101827549B1 (ko) * | 2011-01-03 | 2018-03-23 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 형성 방법 |
| KR20120097663A (ko) * | 2011-02-25 | 2012-09-05 | 에스케이하이닉스 주식회사 | 반도체 장치의 매립 비트라인 제조 방법 |
| TWI484596B (zh) * | 2011-06-13 | 2015-05-11 | Winbond Electronics Corp | 動態隨機存取記憶體及其製造方法 |
| TWI425594B (zh) * | 2011-07-22 | 2014-02-01 | Rexchip Electronics Corp | 製作埋入式金屬線之溝渠的方法 |
| CN102903668B (zh) * | 2011-07-29 | 2014-09-03 | 华邦电子股份有限公司 | 半导体元件及其制造方法 |
| TWI418008B (zh) * | 2011-08-01 | 2013-12-01 | Winbond Electronics Corp | 半導體元件及其製造方法 |
| US8564034B2 (en) | 2011-09-08 | 2013-10-22 | Unisantis Electronics Singapore Pte. Ltd. | Solid-state imaging device |
| US8669601B2 (en) | 2011-09-15 | 2014-03-11 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing semiconductor device and semiconductor device having pillar-shaped semiconductor |
| KR20130047409A (ko) * | 2011-10-31 | 2013-05-08 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 형성방법 |
| KR20130055983A (ko) * | 2011-11-21 | 2013-05-29 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| US8772175B2 (en) | 2011-12-19 | 2014-07-08 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
| US8916478B2 (en) | 2011-12-19 | 2014-12-23 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
| US8748938B2 (en) | 2012-02-20 | 2014-06-10 | Unisantis Electronics Singapore Pte. Ltd. | Solid-state imaging device |
| US8692373B2 (en) * | 2012-02-21 | 2014-04-08 | Micron Technology, Inc. | Methods of forming a metal silicide region on at least one silicon structure |
| KR20130103942A (ko) | 2012-03-12 | 2013-09-25 | 에스케이하이닉스 주식회사 | 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자 및 그 제조 방법 |
| KR20130106159A (ko) * | 2012-03-19 | 2013-09-27 | 에스케이하이닉스 주식회사 | 매립비트라인을 구비한 반도체장치 및 제조 방법 |
| KR101908355B1 (ko) | 2012-03-20 | 2018-10-16 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR101902486B1 (ko) | 2012-05-16 | 2018-11-13 | 삼성전자주식회사 | Ｍｏｓ 트랜지스터 |
| JP2015195262A (ja) * | 2014-03-31 | 2015-11-05 | マイクロン テクノロジー， インク． | 半導体装置及びその製造方法 |
| US9755033B2 (en) * | 2014-06-13 | 2017-09-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of forming vertical structure |
| KR20160006466A (ko) * | 2014-07-09 | 2016-01-19 | 에스케이하이닉스 주식회사 | 수직 채널을 갖는 반도체 집적 회로 장치 및 그 제조방법 |
| CN106287337B (zh) * | 2016-09-27 | 2019-01-15 | 深圳市爱图仕影像器材有限公司 | 一种提高白光led显色品质的照明装置 |
| KR101950146B1 (ko) * | 2018-08-23 | 2019-02-19 | 에스케이하이닉스 주식회사 | 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자 및 그 제조 방법 |
| CN112956030A (zh) * | 2018-10-09 | 2021-06-11 | 美光科技公司 | 包含具有增加阈值电压的晶体管的半导体装置及其相关方法与系统 |
| TWI690055B (zh) * | 2019-07-01 | 2020-04-01 | 華邦電子股份有限公司 | 記憶體裝置與其製造方法 |
| TWI702599B (zh) * | 2019-07-12 | 2020-08-21 | 華邦電子股份有限公司 | 動態隨機存取記憶體及其製造方法 |
| US11417369B2 (en) * | 2019-12-31 | 2022-08-16 | Etron Technology, Inc. | Semiconductor device structure with an underground interconnection embedded into a silicon substrate |
| CN113644064B (zh) * | 2020-04-27 | 2023-09-12 | 长鑫存储技术有限公司 | 半导体结构及其形成方法、存储器及其形成方法 |
| KR20220037170A (ko) | 2020-09-17 | 2022-03-24 | 삼성전자주식회사 | 반도체 장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6552382B1 (en) * | 2002-09-30 | 2003-04-22 | Intelligent Sources Development Corp. | Scalable vertical DRAM cell structure and its manufacturing methods |
| US20060113587A1 (en) * | 2004-11-30 | 2006-06-01 | Andreas Thies | Transistor array for semiconductor memory devices and method for fabricating a vertical channel transistor array |
| US20070295995A1 (en) * | 2006-06-09 | 2007-12-27 | Samsung Electronics Co., Ltd. | Methods of forming a semiconductor device including buried bit lines |
| US20090114981A1 (en) * | 2007-11-02 | 2009-05-07 | Hynix Semiconductor Inc. | Semiconductor device with vertical channel transistor and method for fabricating the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5714779A (en) * | 1992-06-30 | 1998-02-03 | Siemens Aktiengesellschaft | Semiconductor memory device having a transistor, a bit line, a word line and a stacked capacitor |
| JPH07130871A (ja) * | 1993-06-28 | 1995-05-19 | Toshiba Corp | 半導体記憶装置 |
| US6593612B2 (en) * | 2000-12-05 | 2003-07-15 | Infineon Technologies Ag | Structure and method for forming a body contact for vertical transistor cells |
| US6621112B2 (en) * | 2000-12-06 | 2003-09-16 | Infineon Technologies Ag | DRAM with vertical transistor and trench capacitor memory cells and methods of fabrication |
| US6936512B2 (en) * | 2002-09-27 | 2005-08-30 | International Business Machines Corporation | Semiconductor method and structure for simultaneously forming a trench capacitor dielectric and trench sidewall device dielectric |
| TWI222180B (en) * | 2003-04-29 | 2004-10-11 | Nanya Technology Corp | Method for forming vertical transistor and trench capacitor |
| TWI235426B (en) * | 2004-01-28 | 2005-07-01 | Nanya Technology Corp | Method for manufacturing single-sided buried strap |
| US7838925B2 (en) * | 2008-07-15 | 2010-11-23 | Qimonda Ag | Integrated circuit including a vertical transistor and method |
| US20100090348A1 (en) * | 2008-10-10 | 2010-04-15 | Inho Park | Single-Sided Trench Contact Window |
-
2009
- 2009-09-30 KR KR1020090093499A patent/KR101116354B1/ko active IP Right Grant
- 2009-12-30 US US12/649,684 patent/US8309416B2/en active Active
-
2010
- 2010-02-03 TW TW099103147A patent/TWI493657B/zh not_active IP Right Cessation
- 2010-04-14 CN CN201010151853.7A patent/CN102034759B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6552382B1 (en) * | 2002-09-30 | 2003-04-22 | Intelligent Sources Development Corp. | Scalable vertical DRAM cell structure and its manufacturing methods |
| US20060113587A1 (en) * | 2004-11-30 | 2006-06-01 | Andreas Thies | Transistor array for semiconductor memory devices and method for fabricating a vertical channel transistor array |
| CN100530657C (zh) * | 2004-11-30 | 2009-08-19 | 因芬尼昂技术股份公司 | 晶体管阵列及制造垂直沟道晶体管阵列的方法 |
| US20070295995A1 (en) * | 2006-06-09 | 2007-12-27 | Samsung Electronics Co., Ltd. | Methods of forming a semiconductor device including buried bit lines |
| US20090114981A1 (en) * | 2007-11-02 | 2009-05-07 | Hynix Semiconductor Inc. | Semiconductor device with vertical channel transistor and method for fabricating the same |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102800673B (zh) * | 2011-05-25 | 2016-08-10 | 海力士半导体有限公司 | 半导体存储单元阵列和半导体器件 |
| CN102832173B (zh) * | 2011-06-16 | 2014-07-30 | 华邦电子股份有限公司 | 位线结构及其制造方法 |
| CN102832173A (zh) * | 2011-06-16 | 2012-12-19 | 华邦电子股份有限公司 | 位线结构及其制造方法 |
| CN102867828A (zh) * | 2011-07-04 | 2013-01-09 | 海力士半导体有限公司 | 具有掩埋位线的半导体器件及其制造方法 |
| CN102867828B (zh) * | 2011-07-04 | 2017-04-12 | 海力士半导体有限公司 | 具有掩埋位线的半导体器件及其制造方法 |
| CN102881690A (zh) * | 2011-07-13 | 2013-01-16 | 华邦电子股份有限公司 | 动态随机存取存储器及其制造方法 |
| CN102881690B (zh) * | 2011-07-13 | 2016-05-04 | 华邦电子股份有限公司 | 动态随机存取存储器及其制造方法 |
| CN103367127A (zh) * | 2012-04-11 | 2013-10-23 | 旺宏电子股份有限公司 | 半导体结构及其制造方法 |
| CN103367127B (zh) * | 2012-04-11 | 2015-10-21 | 旺宏电子股份有限公司 | 半导体结构及其制造方法 |
| CN111435680B (zh) * | 2019-01-14 | 2023-07-14 | 力晶积成电子制造股份有限公司 | 阶梯式元件及其制造方法 |
| CN111435680A (zh) * | 2019-01-14 | 2020-07-21 | 力晶科技股份有限公司 | 阶梯式元件及其制造方法 |
| CN112310078A (zh) * | 2019-07-31 | 2021-02-02 | 华邦电子股份有限公司 | 动态随机存取存储器及其制造方法 |
| CN112310078B (zh) * | 2019-07-31 | 2023-08-04 | 华邦电子股份有限公司 | 动态随机存取存储器及其制造方法 |
| WO2023040135A1 (zh) * | 2021-09-16 | 2023-03-23 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
| WO2023082497A1 (zh) * | 2021-11-15 | 2023-05-19 | 长鑫存储技术有限公司 | 半导体器件及其形成方法 |
| CN114121818B (zh) * | 2021-11-15 | 2023-05-26 | 长鑫存储技术有限公司 | 半导体器件及其形成方法 |
| CN114121818A (zh) * | 2021-11-15 | 2022-03-01 | 长鑫存储技术有限公司 | 半导体器件及其形成方法 |
| WO2023130550A1 (zh) * | 2022-01-06 | 2023-07-13 | 长鑫存储技术有限公司 | 一种半导体结构及制造方法 |
| WO2023231071A1 (zh) * | 2022-05-31 | 2023-12-07 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| WO2024040645A1 (zh) * | 2022-08-22 | 2024-02-29 | 长鑫存储技术有限公司 | 半导体结构及其制造方法、存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110073925A1 (en) | 2011-03-31 |
| KR20110035686A (ko) | 2011-04-06 |
| CN102034759B (zh) | 2015-05-13 |
| KR101116354B1 (ko) | 2012-03-09 |
| TW201112354A (en) | 2011-04-01 |
| TWI493657B (zh) | 2015-07-21 |
| US8309416B2 (en) | 2012-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102034759B (zh) | 具有掩埋位线的半导体器件及其制造方法 | |
| US7387931B2 (en) | Semiconductor memory device with vertical channel transistor and method of fabricating the same | |
| KR100936808B1 (ko) | 저 시트저항 워드라인과 수직채널트랜지스터를 구비한반도체소자 및 그 제조 방법 | |
| KR100618875B1 (ko) | 수직 채널 ｍｏｓ 트랜지스터를 구비한 반도체 메모리소자 및 그 제조방법 | |
| US8759890B2 (en) | Semiconductor device with buried bit lines and method for fabricating the same | |
| KR101096164B1 (ko) | 이중 트렌치 공정을 이용한 반도체장치의 측벽콘택 제조 방법 | |
| TWI553778B (zh) | 具有埋入式位元線之半導體裝置 | |
| US8129244B2 (en) | Method for fabricating semiconductor device | |
| CN102034792A (zh) | 具有一侧接触的半导体器件及其制造方法 | |
| US8222110B2 (en) | Method for fabricating semiconductor device with vertical transistor having a second active pillar formed over a first active pillar | |
| US8841717B2 (en) | Semiconductor device and method of forming the same | |
| US8546218B2 (en) | Method for fabricating semiconductor device with buried word line | |
| CN113517226A (zh) | 用于制造半导体器件的方法 | |
| US20220406789A1 (en) | Semiconductor device and method for fabricating the same | |
| KR100950552B1 (ko) | 매립형 비트라인과 수직채널트랜지스터를 구비한반도체소자 및 그 제조 방법 | |
| CN115312521A (zh) | 半导体器件以及用于制造其的方法 | |
| US20100129972A1 (en) | Bit line structure and method for the production thereof | |
| US11963344B2 (en) | Integrated circuit device and manufacturing method thereof | |
| CN115223988A (zh) | 集成电路器件 | |
| KR101060767B1 (ko) | 반도체장치의 접합 형성 방법 | |
| US20240074165A1 (en) | Semiconductor device and method for fabricating the same | |
| KR20230046783A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN116913874A (zh) | 半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |