TWI425594B - 製作埋入式金屬線之溝渠的方法 - Google Patents

Description

製作埋入式金屬線之溝渠的方法

本發明係有關一種半導體製程技術，尤指一種製作埋入式金屬線之溝渠的方法。

隨著半導體製程技術不斷的進步，電子元件的體積越來越小，但其效能卻大幅增加，一般半導體製程主要的研發方向為縮小電晶體的尺寸，以增加元件之電路積成密度，同時縮小的元件能改善切換速度與元件功率消耗，進而加強元件之功能性，而縮小元件尺寸必須配合精密控制的蝕刻製程方法以及設備，才能有效提升成品良率。請配合參閱「圖1A」至「圖1D」所示，其係以一待蝕刻的基板1作為說明，該基板1主要由矽構成，並且於蝕刻出溝槽後填入絕緣材質，位於右邊的第一溝槽2係以高密度電漿3(High Density Plasma,HDP)進行絕緣材質的填充，而左邊的複數第二溝槽4係以旋塗式介電材料5(Spin On Dielectric,SOD)填充作為舉例說明。由於該第一溝槽2以及該第二溝槽4內的絕緣材質與基板1材質不同，因而必須以不同的蝕刻溶液分階段進行蝕刻，於「圖1B」所示，係先對該第一溝槽2以及該第二溝槽4內的絕緣材質進行蝕刻，其中因為一光罩11設置於該第一溝槽2之上方，而使得部分的高密度電漿3被保留，接著如「圖1C」中所示，再對該基板1進行蝕刻以形成一溝渠6，其中，由於該第一溝槽2以及該第二溝槽4之形成，蝕刻溶液會同時對基板1進行側向蝕刻以及由上而下的正向蝕刻，因而於鄰近該第一溝槽2之基板1表面形成一子溝渠7(sub trench)，以及於該第二溝槽4的表面形成線狀角塊8(linear horn)，造成該溝渠6之底面9相當的不平整，接著如「圖1D」所示，於該底面9上形成一金屬線10時，由於該底面9之不平整，連帶也使得該金屬線10也順著該底面9結合而有不平整之狀況。

於電晶體之製程中，接著必須進行該金屬線10的分離(separation)以作為閘極，請配合參閱「圖2A」所示，其係為完成上述蝕刻步驟後，以另一視角觀之的立體結構圖，並且僅以一組第一溝槽2以及一組第二溝槽4作為舉例說明，由此視圖觀之，便可清楚得知該溝渠6之結構，接著請參閱「圖2B」所示，其係剖開該溝渠6的一側邊，以清楚呈現該金屬線10與該底面9之連接結構，而於「圖2C」中，其係進行該金屬線10的分離，由於該底面9以及該金屬線10的連接為不平整的平面，因而於進行該金屬線10之切割至該底面9時，會使得金屬線10具有一已經完全分離的全分離區段12以及一因為不平整的關係而尚未分離的未分離區段13，造成部分該金屬線10的左右兩側仍為相接而導通的狀況，因而必須再繼續進行蝕刻，直到於該未分離區段13的金屬線10因蝕刻而斷開，並露出該子溝渠7，而使得該金屬線10完全分離為止，如「圖2D」所示。如此一來，會使得該金屬線10的左右兩側也隨著蝕刻而變薄，因而造成有金屬線10脫落或損毀的風險。

本發明之主要目的，在於解決因溝渠底面不平整造成金屬線過度蝕刻而有脫落或損毀的問題。

為達上述目的，本發明提供一種製作埋入式金屬線之溝渠的方法，包含有以下步驟：

S1：於一基板上形成一由絕緣材質以一垂直方向填充的絕緣層；

S2：設定一預定蝕刻深度；

S3：對該絕緣層進行蝕刻一第一階段深度，該第一階段深度小於該預定蝕刻深度；

S4：對該基板進行蝕刻一第二階段深度，該第二階段深度小於該預定蝕刻深度；及

S5：重複步驟S3以及步驟S4數次，直到該絕緣層及該基板之蝕刻深度到達該預定蝕刻深度，並於該基板上形成一溝渠，該溝渠具有一底面以及與該底面相鄰的兩側面；

S6：形成一金屬線於該溝渠之底面；

S7：分離該金屬線為分別連接於該兩側面的一第一導體以及一第二導體，並使該第一導體與該第二導體相互不接觸。

藉由上述說明可知，本發明利用分別對基板及絕緣層以多階蝕刻的方式形成溝渠，解決因側向蝕刻或蝕刻速率不均而造成的子溝渠以及線狀角塊的問題，而使得該溝渠的底面較為平整，有利於後續埋入式金屬線的分離製作。

有關本發明之詳細說明及技術內容，現就配合圖式說明如下：請參閱「圖3A」至「圖3G」所示，本發明係為製作埋入式金屬線之溝渠的方法，而需先行說明的是，本發明所揭露之製程圖並非為完整剖面或側視圖形，為了清楚揭露本發明之實施方式，而省略部分結構，本發明之方法包含有以下步驟：

S1：形成一絕緣層21，請參閱「圖3A」所示，於一基板20上形成由絕緣材質以一垂直方向填充的絕緣層21，其中該絕緣材質為高密度電漿或旋塗式介電材料，旋塗式介電材料適用於較小孔隙的填充，而於本實施例中，其係以高密度電漿所形成之絕緣層21作為舉例說明。

S2：設定一預定蝕刻深度D1，於製作垂直式電晶體時，預先設定好結構所需要蝕刻的深度，藉此以利後續多階蝕刻的單次深度計算。

S3：絕緣層21蝕刻，請配合參閱「圖3B」所示，對該絕緣層21進行蝕刻一第一階段深度D2，該第一階段深度D2小於該預定蝕刻深度D1，於本實施例中，於該絕緣層21上方設置有一光罩層30，作為蝕刻區域的舉例說明，而實際上之光罩層30的設置，係依據不同製程要求而有不同位置的設置以及設計。

S4：基板20蝕刻，對該基板20進行蝕刻一第二階段深度D3，請配合參閱「圖3C」所示，由於蝕刻的進行會由該基板20的上方進行正向蝕刻，以及由該基板20相鄰該絕緣層21一側的方向進行側向蝕刻，側向蝕刻使得該基板20相鄰該絕緣層21之位置容易有子溝渠的現象發生，而本發明中，由於該第二階段深度D3小於該預定蝕刻深度D1，蝕刻時間不長，因此因側向蝕刻所造成的子溝渠較小，甚至不太會發生有子溝渠的現象，而於本步驟中，該第二階段深度D3大於該第一階段深度D2。

S5：多階蝕刻，重複步驟S3以及步驟S4數次如「圖3D」至「圖3G」，直到該絕緣層21及該基板20之蝕刻深度到達該預定蝕刻深度D1，並於該基板20上形成一溝渠22，該溝渠22具有一底面221，而該第一階段深度D2以及該第二階段深度D3可依據實際蝕刻要求而作變更，如「圖3F」至「圖3G」中，該第二階段深度D3便等於該第一階段深度D2。由於利用多階蝕刻的方式分別蝕刻該基板20以及該絕緣層21，因此即使該基板20表面因為側向蝕刻而有子溝渠結構的發生，亦會於多階蝕刻下一次對該基板20的蝕刻時，一併去除子溝渠。上述實施方式係對填充有高密度電漿的基板20進行蝕刻製程以形成該溝渠22，並解決子溝渠的問題，以利後續製程的進行。

除了上述對該填充有高密度電漿的基板20所進行的蝕刻製程以外，請配合參閱「圖4A」至「圖4G」所示，另外舉例以填充旋塗式介電材料之範例作為說明，其製程步驟如下：S1：形成一絕緣層21a，請參閱「圖4A」所示，於基板20a上形成一由塗佈式介電材料以一垂直方向填充的絕緣層21a。

S2：設定一預定蝕刻深度D1a，於製作垂直式電晶體時，預先設定好結構所需要蝕刻的深度，藉此以利後續多階蝕刻的單次深度計算。

S3：絕緣層21a蝕刻，請配合參閱「圖4B」所示，對該絕緣層21a進行蝕刻一第一階段深度D2a，該第一階段深度D2a小於該預定蝕刻深度D1a。

S4：基板20a蝕刻，對該基板20a進行蝕刻一第二階段深度D3a，且該第二階段深度D3a小於該預定蝕刻深度D1a，請配合參閱「圖4C」所示，同樣的，蝕刻製程可分為正向蝕刻以及側向蝕刻，但因蝕刻時間不長，形成子溝渠之結構較不明顯之外，因蝕刻速率不同造成的不平整現象也較少。

S5：多階蝕刻，請參閱「圖4D」至「圖4G」，並請一併參閱「圖5A」所示，重複步驟S3以及步驟S4數次如直到該絕緣層21a及該基板20a之蝕刻深度到達該預定蝕刻深度D1a，並於該基板20a上形成一溝渠22a，該溝渠22a具有一底面221a以及與該底面221a相鄰的兩側面222a，而該第一階段深度D2a以及該第二階段深度D3a可依據實際蝕刻要求而作變更，如「圖4F」至「圖4G」中，該第二階段深度D3a便等於該第一階段深度D2a。由於利用多階蝕刻的方式分別蝕刻該基板20a以及該絕緣層21a，除了解決子溝渠的問題之外，並且利用每個製程中個別控制製程參數以及蝕刻時間而可避免因蝕刻速率不均而造成的不平整問題。

S6：金屬線40製作，請配合參閱「圖5A」及「圖5B」，其係於完成溝渠22a之製程後，形成一金屬線40於該溝渠22a之底面221a。

S8：形成一氧化層50，請配合參閱「圖5C」所示，形成該氧化層50於該金屬線40及該溝渠22a之表面。

S7：氧化層50及金屬線40分離，請配合參閱「圖5D」所示，藉由蝕刻的方式對該氧化層50以及該金屬線40進行蝕刻分離，使該金屬線40分別形成連接於該兩側面222a的一第一導體41以及一第二導體42，並使該第一導體41與該第二導體42相互不接觸，藉此作為電晶體之閘極或於動態存取記憶體中，作為字元線(Word line)之使用，而該氧化層50對應該第一導體41及該第二導體42而分為兩邊並分別連接於該溝渠22a之兩側面222a。

為了配合半導體製程設備之製程順序，而使前後端的製程順序可方便對應銜接，該絕緣層21、21a及該基板20、20a的蝕刻順序亦可進行對調，而先進行該基板20、20a之蝕刻後再進行該絕緣層21、21a之蝕刻，同樣的也能藉由多階蝕刻的方式解決子溝渠以及因蝕刻速率不均造成之不平整的問題。除此之外，先進行該基板20、20a之蝕刻，而後進行絕緣層21、21a之蝕刻，亦可避免因側向蝕刻該基板20、20a造成該基板20、20a上形成子溝渠的問題。

綜上所述，由於本發明利用分別對基板20、20a及絕緣層21、21a以多階蝕刻的方式形成溝渠22、22a，解決因側向蝕刻或蝕刻速率不均而造成的子溝渠以及線狀角塊的問題，而使得該溝渠22、22a的底面221、221a較為平整，有利於後續埋入式金屬線40的分離製作。其中，該基板20、20a及該絕緣層21、21a的蝕刻亦可根據設備製程順序的要求而進行先後的對調，而可避免因側向蝕刻該基板20、20a造成該基板20、20a上之子溝渠的問題。因此本發明極具進步性及符合申請發明專利之要件，爰依法提出申請，祈　鈞局早日賜准專利，實感德便。

以上已將本發明做一詳細說明，惟以上所述者，僅為本發明之一較佳實施例而已，當不能限定本發明實施之範圍。即凡依本發明申請範圍所作之均等變化與修飾等，皆應仍屬本發明之專利涵蓋範圍內。

習知技術

1．．．基板

2．．．第一溝槽

3．．．高密度電漿

4．．．第二溝槽

5．．．旋塗式介電材料

6．．．溝渠

7．．．子溝渠

8．．．線狀角塊

9．．．底面

10．．．金屬線

11．．．光罩

12．．．全分離區段

13．．．未分離區段

本發明

20、20a．．．基板

21、21a．．．絕緣層

22、22a．．．溝渠

221、221a．．．底面

222a．．．側面

30．．．光罩層

40．．．金屬線

41．．．第一導體

42．．．第二導體

50．．．氧化層

D1、D1a．．．預定蝕刻深度

D2、D2a．．．第一階段深度

D3、D3a．．．第二階段深度

圖1A-1D，為習知技術之溝渠製造流程示意圖。

圖2A-2D，為習知技術另一視角之立體結構製程示意圖。

圖3A-3G，係本發明第一實施例之製程示意圖。

圖4A-4G，係本發明第二實施例之製程示意圖

圖5A-5D，係本發明第二實施例另一視角之製程結構示意圖。

20．．．基板

21．．．絕緣層

30．．．光罩層

D1．．．預定蝕刻深度

D2．．．第一階段深度

Claims (12)

1. 一種製作埋入式金屬線之溝渠的方法，包含有以下步驟：S1：於一基板上形成一由絕緣材質以一垂直方向填充的絕緣層；S2：設定一預定蝕刻深度；S3：對該絕緣層進行蝕刻一第一階段深度，該第一階段深度小於該預定蝕刻深度；S4：對該基板進行蝕刻一第二階段深度，該第二階段深度小於該預定蝕刻深度；S5：重複步驟S3以及步驟S4數次，直到該絕緣層及該基板之蝕刻深度到達該預定蝕刻深度，並於該基板上形成一溝渠，該溝渠具有一底面以及與該底面相鄰的兩側面；S6：形成一金屬線於該溝渠之底面；及S7：分離該金屬線為分別連接於該兩側面的一第一導體以及一第二導體，並使該第一導體與該第二導體相互不接觸。
2. 如申請專利範圍第1項所述之製作埋入式金屬線之溝渠的方法，其中該絕緣材質為高密度電漿或旋塗式介電材料。
3. 如申請專利範圍第1項所述之製作埋入式金屬線之溝渠的方法，其中該第二階段深度大於該第一階段深度。
4. 如申請專利範圍第1項所述之製作埋入式金屬線之溝渠的方法，其中該第二階段深度等於該第一階段深度。
5. 如申請專利範圍第1項所述之製作埋入式金屬線之溝渠的方法，其中於步驟S7中，係以對該金屬線蝕刻的方式分離該金屬線而形成該第一導體及該第二導體。
6. 如申請專利範圍第1項所述之製作埋入式金屬線之溝渠的方法，其中於步驟S6與步驟S7之間更具有一步驟S8：形成一氧化層於該金屬線及該溝渠之表面，並於步驟S7中，一併蝕刻該氧化層，而使該氧化層對應該第一導體及該第二導體而分為兩邊並分別連接於該溝渠之兩側面。
7. 一種製作埋入式金屬線之溝渠的方法，包含有以下步驟：S1：於一基板上形成一由絕緣材質以一垂直方向填充的絕緣層；S2：設定一預定蝕刻深度；S3：對該基板進行蝕刻一第一階段深度，該第一階段深度小於該預定蝕刻深度；S4：對該絕緣層進行蝕刻一第二階段深度，該第二階段深度小於該預定蝕刻深度；及S5：重複步驟S3以及步驟S4數次，直到該基板及該絕緣層之蝕刻深度到達該預定蝕刻深度，並於該基板上形成一溝渠，該溝渠具有一底面以及與該底面相鄰的兩側面；S6：形成一金屬線於該溝渠之底面；S7：分離該金屬線為分別連接於該兩側面的一第一導體以及一第二導體，並使該第一導體與該第二導體相互不接觸。
8. 如申請專利範圍第7項所述之製作埋入式金屬線之溝渠的方法，其中該絕緣材質為高密度電漿或旋塗式介電材料。
9. 如申請專利範圍第7項所述之製作埋入式金屬線之溝渠的方法，其中該第二階段深度大於該第一階段深度。
10. 如申請專利範圍第7項所述之製作埋入式金屬線之溝渠的方法，其中該第二階段深度等於該第一階段深度。
11. 如申請專利範圍第7項所述之製作埋入式金屬線之溝渠的方法，其中於步驟S7中，係以對該金屬線蝕刻的方式分離該金屬線而形成該第一導體及該第二導體。
12. 如申請專利範圍第7項所述之製作埋入式金屬線之溝渠的方法，其中於步驟S6與步驟S7之間更具有一步驟S8：形成一氧化層於該金屬線及該溝渠之表面。