TWI555133B - 以具有薄導電層之半鑲嵌製程來製作字元線的方法 - Google Patents

以具有薄導電層之半鑲嵌製程來製作字元線的方法 Download PDF

Info

Publication number
TWI555133B
TWI555133B TW104105426A TW104105426A TWI555133B TW I555133 B TWI555133 B TW I555133B TW 104105426 A TW104105426 A TW 104105426A TW 104105426 A TW104105426 A TW 104105426A TW I555133 B TWI555133 B TW I555133B
Authority
TW
Taiwan
Prior art keywords
layer
protective layer
oxide
conductive
conductive protective
Prior art date
Application number
TW104105426A
Other languages
English (en)
Other versions
TW201613034A (en
Inventor
龍成一
魏安祺
楊大弘
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Publication of TW201613034A publication Critical patent/TW201613034A/zh
Application granted granted Critical
Publication of TWI555133B publication Critical patent/TWI555133B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

以具有薄導電層之半鑲嵌製程來製作字元線的方法
本發明一般而言是有關於一種半導體的製作方法，特別是有關在半導體記憶體中製作字元線的可靠方法。
半導體結構，例如記憶體，時常會和多層平行導電通道，又被稱為字元線，整合在一起，並且導向一個方向和位於其下方的位元線直交(orthogonal)。多條字元線係由導電材料所組成，且彼此電性隔離。在面對半導體元件尺寸日益縮小時，製作過程中，必須注意保持字元線的電性分離(electrical separation)。所需的電性分離必須和不希望存在之導電通道，又被稱為串銲(stringer)，的出現取得妥協。其中，串銲係由製作字元線之蝕刻製程所餘留之導電材料殘餘物所構成。
在製程中一般適用於較大的幾何尺寸(geometries)用以確保字元線電性分離的方法，並不能按比例地適用到較小的幾何尺寸。當字元線的間距(pitch)縮小至40奈米(nm)以下時，要使用先前的方法來維持關鍵尺寸(critical dimensions,CD)是特別 困難的。
因此，有需提供一種適用於小幾何結構以形成字元線的可靠製造方法。
本發明係藉由下述實施例來滿足這種需求。例如，提供具有儲存層(storage layer)以及用來保護此一儲存層的薄導電保護層(thin protective conductive layer)的半導體結構。其中，儲存層和保護層二者都位於基材上方。此二層可以被，例如圖案畫，例如蝕刻，以形成可暴露出一部分基材的開口。介電層可以被添加，例如，填充，進入這些開口。在這些開口之間形成接觸。其中，此接觸包括儲存層和薄導電保護層。
在一實施例中，可以在介電材料中形成碗狀輪廓(bowl-shaped profile)，藉此使串銲的形成不會發生。
在一實施例中，此提供(半導體結構)的步驟包括：提供位於基材上方的犧牲層。此犧牲層可以包括陶瓷材料。在一實施例之中，本方法更包括從犧牲層中移除材料(犧牲材料)。
在一實施例中，碗狀輪廓可以填充導電材料，藉此薄導電保護層可以和導電材料接觸。隨後，沉積硬罩幕並進行字元線蝕刻。藉此，串銲，也就是不希望存在之導電通道，不會發生。
在一實施例中，導電材料的提供，包括提供多結晶矽(polycrystalline silicon)；犧牲層的提供導，包括提供氮化矽 (SiN)；以及介電層的提供，包括提供緩衝氧化物(buffer oxide)。此處所述的「緩衝氧化物」一詞，可視為是一種提供或插入於犧牲層，例如氮化矽，和導電材料，例如多結晶矽，之間的薄氧化物(thin oxide)層，可藉以提供較佳的黏著效果，以及/或在移除犧牲(氮化矽)層時，對位於下方的薄導電層提供保護。
在一實施例中，導電材料的提供，包括提供鎢金屬矽化物(tungsten silicide)、鈷金屬矽化物(cobalt silicide)和氮化鈦(titanium nitride)其中之一種或多種。
該些層(儲存層的薄導電保護層)的圖案畫，例如蝕刻，可以包括進行BDF蝕刻，也就是定義儲存層以及埋藏擴散(buried diffusion，此處稱為BDF)之長度的一種蝕刻。且可以使用埋藏擴散(buried diffusion，此處稱為BD)氧化物來填充開口，BD氧化物指的是一種被填充到由BDF蝕刻所定義之輪廓中的氧化物絕緣體。碗狀輪廓的形成可以包括使用稀釋氫氟酸(hydrofluoric acid,HF)回蝕(pull back)BD氧化物和/或移除緩衝氧化物。
為了語法的流動性與功能性的解釋說明，本文已經或將要對半導體結構和製作方法進行說明。但是應當清楚地理解的是，除非另有說明，否則申請專利範圍的解釋，不應當被以任何方式解釋為是受到“裝置(means)”或“步驟(step)”語法所侷限的結構，而是必須賦予申請專利範圍完整的意義範圍，並在司法的均等論(judicial doctrine of equivalents)下，對申請專利範圍所提供的定義給與均等的解釋。
假設包含於不同技術組合的特徵並非自相矛盾，則從所述內容、說明書和該技術領域中具有通常知識者之通常知識的觀點來說，本說明書所述或提及的任何特徵或特徵的組合，都包含在本發明的精神範圍之內。另外，本說明書所述或提及的任何特徵或特徵的組合，可能未被具體體現在本發明的實施例之中。為了概要說明本發明，只針對本發明的特定面向，優點和新穎性特徵進行描述或引用。當然必須理解的是，該面向，優點和新穎性特徵並不需要同時體現於本發明的任何一個特定的實施例中。其他本發明的各個面向和優點和可透過都下述詳細描述的實施方式以及後附的權利要求而更加淺顯易懂。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
100‧‧‧基材
105‧‧‧氧化物層
110‧‧‧ONO層
115‧‧‧PL1層
120‧‧‧字元線
125‧‧‧PL3層
130‧‧‧厚度
135‧‧‧空間
145‧‧‧虛線箭號
140‧‧‧串銲
155‧‧‧氧化物層
160‧‧‧ONO層
165‧‧‧PL1層
170‧‧‧PL3層
175‧‧‧非等向性蝕刻
180‧‧‧基材
185‧‧‧ONO層
190‧‧‧氧化物層
195‧‧‧PL1層
200‧‧‧PL3層
205‧‧‧串銲
215‧‧‧線寬
300‧‧‧基材
305‧‧‧儲存層
310‧‧‧薄導電保護層
315‧‧‧介電層
320‧‧‧犧牲層
325‧‧‧輪廓
330‧‧‧寬度
335‧‧‧BD氧化物
340‧‧‧開口
345‧‧‧碗狀輪廓
350‧‧‧多晶矽
355‧‧‧硬罩幕
350‧‧‧導電材料
360‧‧‧字元線
365‧‧‧空間
400‧‧‧溝渠
405‧‧‧基材
410‧‧‧ONO層
415‧‧‧薄導電保護層
420‧‧‧介電(氧化物)層
425‧‧‧多晶矽
430‧‧‧氧化物
431‧‧‧輪廓
433‧‧‧開口
435‧‧‧氮化矽層
440‧‧‧氧化物
455‧‧‧多晶矽插塞
460‧‧‧第22B圖的部分結構
470‧‧‧材料層
475‧‧‧氧化物
4-4'‧‧‧切線
500‧‧‧提供包含ONO層、薄導電保護層、和緩衝氧化物的半導體疊層以及氮化矽層
505‧‧‧進行BDF蝕刻
510‧‧‧沉積BD氧化物
515‧‧‧進行化學機械研磨
520‧‧‧蝕刻以移除氮化矽
525‧‧‧蝕刻以回蝕BD氧化物並移除緩衝層以形成碗狀輪廓
530‧‧‧填充多晶矽
535‧‧‧沉積硬罩幕
540‧‧‧進行字元線蝕刻
第1圖係根據習知技術，繪示形成字元線之中間階段製程中的部分半導體結構透視圖；第2圖係沿著第1圖的切線2-2’所繪示的結構剖面示意圖；第3圖係繪示在第1圖的結構中進行字元線蝕刻步驟之後的結構透視圖；第4圖係在完成字元線蝕刻之後，在第3圖的剖面結構上沿著切線4-4'所繪示串銲之形成的結構剖面示意圖；第5圖係繪示一種與第2圖類似的結構剖面示意圖，其具有 用來防指串銲形成的縮口輪廓；第6圖係繪示在第5圖所繪示的結構中進行字元線蝕刻之後的結構剖面示意圖，其說明並未有串銲產生；第7圖係繪示一種與第2圖類似的結構剖面示意圖，但其被繪示成具有直邊(straight-sided)輪廓；第8圖係繪示在第7圖所繪示的結構中進行字元線蝕刻的結果，其繪示出串銲；第9圖係繪示用來從第8圖所繪示的結構中移除串銲的過蝕(over-etch)對於關鍵尺寸的影響；第10圖係繪示適於用來形成半導體結構之半導體薄膜疊層的結構剖面示意圖；這些疊層包括薄導電保護層、緩衝氧化物層和氮化矽層；第11圖係繪示在第10圖所繪示的半導體薄膜疊層上進行BDF蝕刻之後的結果；第12圖係繪示在第11圖所繪示的結構上沉積BD氧化物並進行化學機械研磨(chemical mechanical planarization,CMP)之後的結果；第13圖係繪示在第12圖所繪示的結構上進行蝕刻移除氮化矽後的結果；第14圖係繪示回蝕BD氧化物和緩衝氧化物層的蝕刻結果，此一結果形成了碗狀輪廓(bowl-shaped profile)；第15圖係根據在第14圖所繪示的結構上填充多晶矽和沉積 硬罩幕之後的結果所繪示的結構透視圖；第16圖係根據在第15圖所繪示的結構上進行字元線蝕刻之後的結果所繪示的結構透視圖；第17圖係繪示一半導體結構透視圖，此半導體結構包含氧化物-氮化物-氧化物(oxide-nitride-oxide,ONO)層以及被薄導電層和氧化層所覆蓋且被多層介電層隔離的多層多晶矽層；第18圖係繪示在第17圖所繪示的結構上進行字元線蝕刻之後的結果；第19圖係繪示在第18圖所繪示的結構上進行氧化物填充和化學機械研磨之後的結果；第20圖係繪示在第19圖所繪示的結構上進行鑲嵌蝕刻之後的結果；其中氧化物-氮化物-氧化物層受到薄導電保護層的保護；第21圖係繪示在第20圖所繪示的結構上填充多晶矽之後的結果；第22A圖係定義用來之從第21圖的結構中截取剖面以呈現第22B圖的假想平面(phantom plane)之位置；第22B圖係繪示沿著第22A圖的假想平面截取第21圖的剖面之後的結構透視圖；第22C圖係繪示第22B圖所截取之剖面的部分結構放大圖；第23圖係繪示使用氮化鈦作為薄導電保護層之半導體結構的剖面示意圖；以及第24圖係繪示實施本發明所述之方法的流程圖。
現在附圖中所呈現和描述的實施例，在一些實施例中，其所例示的部分將被解釋為是按比例繪製，而在其它實施例中，並非每個例示皆如此。在某些面向中，會使用圖式或說明中的相同或類似的元件符號來代表相同、類似或類同的組成及/或元件。但根據其他實施例，相同的方式並未被採用。
根據某些實施例，其方向性詞語，例如頂部(top)、底部(bottom)、左(left)、右(right)、上(up)、下(down)、上方(over)、之上(above)、下方(below)、之下(beneath)、後方(rear)以及前方(front)，的使用，係依照其字面加以解釋。但根據其他實施例，相同的方式並未被採用。本發明的實施例可以和不同的積體電路的製作及本領域中被習用的其他技術結合來加以實施。且本說明內容僅僅包含了用來理解有本發明的實施例所需要的一般習用的製程步驟。本說明書所述的實施例，一般係適用於半導體元件領域及其製程。然而，為了清楚說明起見，下述的書明內容僅有關於半導體記憶電路以及與其相關的製作方法。
請參照第1圖，第1圖係根據習知技術，繪示形成字元線之中間階段製程中的部分半導體結構透視圖。此一圖式包括X-Y-Z軸，可用來作為本圖和本說明書中其他圖式的空間參考。其所繪是的結構包括形成於矽基材100上的氧化物-氮化物-氧化物(oxide-nitride-oxide層110(以下簡稱ONO層110)，而此ONO層110位於多晶矽(polysilicon)導電結構115(以下簡稱PL1 層115)下方。PL1層115和ONO層110和氧化物層105所包圍(bounded)。PL1層115、ONO層110和氧化物層結構105沿著Y軸方向延伸。PL1層115和氧化物層結構105被多晶矽上方層125(以下簡稱PL3層125)所覆蓋。
第2圖係沿著第1圖的切線2-2’所繪示的結構剖面示意圖。PL1層115的剖面結構為錐形(tapered shape)。此形狀為頂部窄於底部，其中該剖面結構的底部於PL1層115與ONO層110鄰接的地方。
第3圖係繪示藉由字元線蝕刻步驟從第1圖的結構中移除一部分PL1層115和PL3層125之後的結構透視圖。所繪示的多條字元線120，是由PL3層125中剩餘的材料以及PL1層115中剩餘的材料所構成，且被空間135所隔離，藉以提供平行導電通道，在外部讀/寫硬體(external read/write hardware，未繪示)和ONO層110之間提供電性連接。這些字元線120需要彼此電性隔離。
第4圖係繪示字元線蝕刻後，由相對於(第3圖之)切線4-4'所作成的X-Z平面觀察到的結果。字元線蝕刻，如虛線箭號145所繪示，可以是一種非等向性蝕刻(anisotropic etch)，用來移除一部分的PL3層125以及位於(第3圖所繪示之)空間135所定義之區域的大部分(substantial portion of)PL1層115。但有可能在由PL1層115所騰出的空間側壁上餘留多晶矽材料，即所謂的串銲，例如串銲140。串銲140會在沿著Y方向且彼此隔離的 多條平行導線之間提供不必要存在的導電通道(請比較第3圖)，因而造成嚴重缺陷(defects)，進而在被影響的記憶體產品中產生隨機單一位元錯誤(random single-bit error)。
清除串銲的一種習知方式是改變PL1層115(第2圖)的外形，使其具有縮口形(reentrant)的截面，如第5圖之PL1層165所繪示。縮口形是指PL1層165的側壁在PL1層165輪廓的底部向內傾斜。第5圖的結構包括基材100、ONO層160、氧化物層155以及上方PL3層170。當用來移除多晶矽的非等向性蝕刻175施加於第5圖所繪示的結構時，如第6圖所繪示，並沒有串銲被餘留下來。然而，相對於第2圖所對應的底部結構，PL1層165的上部尺寸(沿著X方向進行量測)增加了。這個改變會導致記憶包關鍵尺寸不穩定。
一種減緩與第5圖和第6圖之縮口結構有關之關鍵尺寸不穩定問題的作法，是形成一個如第7圖所繪示的垂直輪廓。第7圖所繪示的結構與第1-6圖的結構類似，其包含基材180、ONO層185、氧化物層190、具有垂直輪廓的PL1層195以及上方多晶矽PL3層200。雖然進行字元線蝕刻來移除部分的PL3層200和PL1層195，可能會在由蝕刻所形成之空間的側壁上遺留串銲205，不過多餘的多晶矽可以藉由等向性過蝕(isotropic over-etch)來加以移除。然而，過蝕仍可能會造成記憶胞的關鍵尺寸喪失。相對於，例如第9圖的線寬215，當線寬間隔縮小至約40奈米或小於40奈米時，此等關鍵尺寸的喪失即無法被容忍。
前述的習知方法都有一個共同的方式，那就是先沉積多晶矽層(例如，分別為第2、5和7圖中的PL1層115、165和195以及PL3層125、170和200)，然後進行蝕刻以在字元線蝕刻中移除一部份的多晶矽，如第3、4、6及8圖所繪示。
本發明提供一種形成字元線的新穎作法。此種方法可以稱作用來形成字元線的半鑲嵌(semi-damascene)方法。其係先在介電材料(例如，氧化物)中形成開口，然後在形成字元線的蝕刻步驟之前，填充多晶矽。
第10圖至第16圖係繪示並說明本發明的一方法實施例。
第10圖係繪示半導體製作領域中已知材料層的集合，沿著Y軸(未繪示)之截面所觀察到的X-Z平面。形成位於基材300，例如矽基材，上方的材料層，包括可以由，例如氧化物-氮化物-氧化物(ONO)，所構成的薄儲存層305，其位於基材300上方。薄保護層，例如薄導電保護層310形成於儲存層305上方。薄導電保護層310可以是由，例如多結晶矽、氮化鈦、非晶矽(amorphous silicon)及/或類似材料所構成，可以有效取代第1、2、3、5和7圖之習知結構中的PL1層115、165和195。介電層315，例如緩衝氧化物，可以位於導電保護層310上方。且由，例如陶瓷材料，像是氮化矽(SIN)(例如，Si3N4)，所構成的犧牲層320則可以位於介電層315之上。
舉例來說，當儲存層305係由氧化物-氮化物-氧化 物所構成時，在典型的例子中，其厚度介於約150Å至250Å之間，具有代表性的數值約為180Å。導電保護層310的厚度介於約100Å至200Å之間，具有代表性的數值約為150Å。介電層315的厚度介於約50Å至100Å之間，具有代表性的數值約為100Å。犧牲層320，可以在後續製程中用來作為停止層，其厚度介於約300Å至700Å之間，具有代表性的數值約為500Å。
圖案化上述材料層，例如進行蝕刻以形成多個開口，將一部份基材暴露於外。使用一或多種使用，例如四氟甲烷(CF4)，三氟甲烷(CHF3)、二氟甲烷(CH2F2)、氧氣(O2)、氮氣(N2)、氬氣(Ar)、六氟化硫(SF6)以及類似成分，之蝕刻劑的BDF蝕刻，在第10圖的儲存層305/導電保護層310/介電層315/犧牲層320上進行，以形成具有第11圖所繪示之輪廓325的開口，將儲存層305/導電保護層310/介電層315/犧牲層320區隔成複數個堆疊部分。第11圖繪示縮口形的輪廓。在其他實施例中，該輪廓可以不是縮口形。
例如當與習知技術所對應的PL1層115的厚度130相比時，導電保護層310可以相當薄。導電保護層310用來協助維持記憶胞關鍵尺寸均勻性的特性，將於後續參照第14圖進行說明。
第11圖所繪示的結構可以填進(filled-in)(也就是沉積)介電材料，例如BD氧化物335，並且可以採用行化學機械研磨(chemical mechanical planarization,CMP)來移除多餘的氧化 物。如第12圖所繪示，化學機械研磨停止在犧牲層320(即氮化矽SIN層)。然後可以採用熱磷酸(phosphoric acid,H3PO4)來移除犧牲層320，而不會損傷氧化物層335、介電層315或導電保護層310。第13圖係繪示移除犧牲層320之後的結果，藉此在BD氧化物335的多個區域之間形成多個開口340。其中，每一個開口340與每一個儲存層305/導電保護層310/介電層315堆疊部分對應。換言之，BD氧化物335的多個區域，可將每一個儲存層305/導電保護層310/介電層315堆疊部分彼此區隔。
之後，可以藉由使用稀釋氫氟酸來回蝕氧化物335並移除緩衝氧化物層315以修示第13圖中開口340的形狀。回蝕和移除的結果繪示在第14圖中。其中，薄導電保護層310實質上維持完整。這表示，當與，例如在第9圖所繪示之習知實施例中關鍵尺寸215所受的影響相比，薄導電保護層310的寬度330(例如，關鍵尺寸)可以得到較良好的控制(意即，幾乎或基本上不受影響，或者只約略受到犧牲層320、BD氧化物335和緩衝氧化物層315之移除步驟的影響)。在一些實施例中，第11圖所繪示的輪廓325可以不是縮口形。且寬度330可以大於儲存層305的寬度331。
第15圖係繪示第14圖所繪示之結構的透視圖。其中，該結構可藉由填入多晶矽350來加以修示，也可藉由覆蓋一層由，例如氧化物、氮化物、氮氧化物(oxy-nitride,SiOxNy,DARC)、非晶碳層(Amorphous Carbon Layer,ACL)、其他在多晶 矽蝕刻中具有高耐受度的物質以及類似的材料所構成的硬罩幕層335來加以修示。
如第16圖所繪示，字元線360可以藉由圖案化和進行字元線蝕刻形成在第15圖所繪示的結構中。其中字元線蝕刻係用來移除硬罩幕材料335和多晶矽材料350以形成用來定義由剩餘多晶矽材料350所構成之字元線360的空間365。字元線360的多晶矽材料350與薄導電保護層310電性接觸。藉此，薄導電保護層310變成字元線360的一部分，從而提供外部讀/寫硬體(未繪示)和儲存層305之間的導電通道。此一導電通道與第3圖之習知字元線120所提供之導電通道的電性相同，但並沒有串銲產生。這是由於引進了第14、15和16圖所繪示的碗狀輪廓(bowl-shaped profile)345的結果。因此不需要高強度的過蝕(over-etch)來移除串銲，且碗狀輪廓的多晶矽損失可被最小化，進而控制(即穩定和維持)用來體現關鍵尺寸的寬度330(第14圖)。
和第14圖類似但不相同的其他實施例，可以包括具有額外導電層(例如，浮置閘(floating gate,FG))的記憶體元件。其中，浮置閘係位於儲存(例如ONO)層305和基材300之間。閘極結構(例如控制閘)可位於儲存層305上方。此控制閘可以包括一導電閘極層與薄導電保護層310連接，並且與薄導電保護層310形成電性連接。也就是說，導電閘極層和薄導電保護層310可以包括一閘極結構。此處所述的閘極結構包括一鑲嵌結構(damascene structure)。
此處所述的形成字元線之半鑲嵌方式，可以直接地整合至表1所列示的標準(例如習知的)製程中。如表1所述，用於形成PL1層的蝕刻製程(比較第1-9圖)，可以鑲嵌製程來加以替換(比較第10-15圖所繪示的閘極結構，以及前述的閘極結構修飾方法)，形成字元線所採用的個蝕刻步驟(比較第16圖)，則類似標準方法中的蝕刻步驟(比較第3圖)。另一方面，半鑲嵌方式在許多重要的面向上與形成字元線之標準製程類似。因此，將半鑲嵌方式導入現有的製作流程，具有對現有操作模式干擾最小的好處。
(1)--：標準(standard,STD)狀況
(2)~STD：接近標準狀況
(3)X：NO(需要大幅的修飾)；以及
(4)O：YES(無需任何修飾，即可以和標準製程相容)
另一個可以驗證本發明所採用之方法的實施例繪示於第17-22圖。第17圖係繪示製程中間步驟中的半導體結構透視圖，此半導體結構包含高深寬比(aspect-ratio)，由半導體疊層(semiconductor stack)所形成朝Y軸方向延伸的溝渠400。半導體疊層可以包括，例如，被複數層多晶矽425、氧化物430和氮化矽層435所構成之交錯堆疊層(alternating layers)覆蓋的基材405。此一結構又可被ONO層410、包含多晶矽的薄導電保護層415以及介電(例如，氧化物)層420所覆蓋。可沿著X軸方向進行多晶矽/氧化物的蝕刻步驟(例如，字元線蝕刻)，以形成如第18圖所繪示的結構。第18圖所繪示的結構可以被填入氧化物440，多餘的氧化物440可藉由化學機械研磨來移除，以形成如第19圖所繪示的結構。其中，氧化物層420有效地變成一部分的填入氧化物440。在本實施例之中，位於第18圖所繪示之結構頂部的一部分氧化物層420被化學機械研磨所移除。其中化學機械研磨停止於薄導電保護層415。
在第19圖所繪示的結構上進行的鑲嵌蝕刻，可以移除氧化物440以形成如第20圖所繪示的結構。在蝕刻過程中，薄導電保護層415保護ONO層410免於損傷。所形成的結構包括位於氧化物440中，藉由彎曲狀(curved)的輪廓431所形成的開 口433(第20圖中只有簡化地繪示一個開口)。此彎曲狀的輪廓431可以是和第14-16圖所繪示的碗狀輪廓345類似的。
接著可以在第20圖所繪示的結構中填入多晶矽445，如第21圖所繪示。第21圖所繪示之結構的內部視圖(internal view)，可以藉由切開此結構之假想X-Y平面450(phantom x-y plane 450)來觀察(第22A圖)。當將第22A圖位於平面450上方的一部分結構移除以後，該結構的底部的外觀可如第22B圖所繪示。填充多晶矽的步驟會形成多晶矽插塞455。第22C圖係沿著Z軸方向，即X-Y平面，進行觀測，所繪示的第22B圖之部分結構460的詳細構造。此一結構包括多晶矽插塞455，其係通過薄導電保護層415與翅膀狀的(winged)ONO層410形成電性接觸。
可將所述方法的實施總結出一個第24圖所繪示的流程圖。圖中，所述方法的實施可以藉由提供半導體疊層由步驟500開始。其中，半導體疊層包含形成於基材上的儲存層。薄導電保護層可以覆蓋在儲存層之上，且其他的介電或陶瓷材料也可以置於儲存層之上。此種半導體疊層的一實施例可見第10圖，其繪示配置於基材300之上，由，例如氧化物-氮化物氧化物(ONO)，所構成的儲存層(例如，電荷儲存層)305，以及覆蓋於儲存層305之上，由，例如多結晶矽，所構成的薄導電保護層310。由緩衝氧化物315所構成的介電層，位於薄導電保護層310上。犧牲層320覆蓋在緩衝氧化物層315上。犧牲層320，根據一實施例，包括氮化矽(SIN)(例如，Si3N4)。
使用四氟甲烷/三氟甲烷/二氟甲烷/氧氣/氮氣/氬氣/六氟化硫及類似物質作為蝕刻劑的BDF蝕刻，可以在步驟505中於半導體疊層上進行，以形成開口，可在後續步驟中讓多晶矽沉積於其中。此一蝕刻的例示結果繪示於第11圖。其中，有開口325形成。在步驟510中，介電材料，例如BD氧化物335(第12圖)，可以沉積在此結構上，進而填充於開口325之中。化學機械研磨可以在步驟515中進行，以移除多餘的BD氧化物；並在當到達犧牲層320時停止化學機械研磨的操作。
請參照第13圖，犧牲層320剩餘下來的部分，可以在步驟520中以熱磷酸蝕刻加以移除。此一移除步驟會形成開口340，將緩衝氧化物層315暴露於外，而不會損傷緩衝氧化物層315、薄導電保護層310或儲存層305。
可能會具有，例如直邊(straight-sided)、縮口形或椎形(tapered profile)輪廓的開口340，可以在步驟525中藉由使用稀釋氫氟酸回蝕BD氧化物來加以修飾。在這過程中，儲存層305(例如，ONO層)可以受到薄導電保護層310(例如，多晶矽層)的保護。
之後，所形成的結構可以在步驟530中採用導電材料(例如，多晶矽)350來加以填充(第15圖)。在步驟535中，包含，例如先前所述之材料的硬罩幕355，可以沉積在導電材料350所構成的材料層上方。
如第16圖所繪示，使用，例如溴化氫(HBr)/氯氣 (Cl2)/氧氣/氮氣/氬氣及其他類似物質作為蝕刻劑的字元線蝕刻，可以在步驟540中進行。由於不需要高強度的過蝕來移除多晶矽串銲，可以使此一製程中字元線多晶矽的損失極小化。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。特別是以上所述的薄導電保護層，可以使用其他導電材料來加以取代。例如，在前段製程(front-end-of-line,FEOL)和/或中段製程(middle-end-of-line,MEOL)之中，薄導電保護層可以包括鎢金屬矽化物或鈷金屬矽化物。在後段製程(back-end-of-line,BEOL)的運用中，如第23圖所述，薄導電保護層可以包括氮化鈦。第23圖係繪示覆蓋於由半導體製程所使用的任何可能之金屬材料，例如鋁(Al)、銅(Cu)、鎢(W)、鈷(Co)、鎳(Ni)或類似材料，所構成之材料層470上，並且被氧化物475所包圍的氮化鈦薄導電保護層。在另一個實施例中，薄導電保護層可以是由多晶矽及/或非晶矽(amorphous silicon)所構成。
對本發明所屬技術領域中具有通常知識者來說，任何在鑲嵌結構成之前已具有薄導電保護層，且該薄導電材料後續會連接至填充材料的鑲嵌製程，都不脫離本發明之精神和範圍。另外，上述的半鑲嵌製程，可以適用於任何半導體結構，例如導線圖案(lline pattern)、孔洞圖案(hole pattern)、自對準接觸(self-aligned contact)以及/或垂直元件結構(vertical device structure)。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明 之保護範圍當視後附之申請專利範圍所界定者為準。
500‧‧‧提供包含ONO層、薄導電保護層、和緩衝氧化物的半導體疊層以及氮化矽層
505‧‧‧進行BDF蝕刻
510‧‧‧沉積BD氧化物
515‧‧‧進行化學機械研磨
520‧‧‧蝕刻以移除氮化矽
525‧‧‧蝕刻以回蝕BD氧化物並移除緩衝層以形成碗狀輪廓
530‧‧‧填充多晶矽
535‧‧‧沉積硬罩幕
540‧‧‧進行字元線蝕刻

Claims (8)

  1. 一種記憶體元件的製作方法，包括：提供一半導體結構，使該半導體結構具有一儲存層(storage layer)以及一薄導電保護層(thin protective conductive layer)位於一基材上方；其中，該薄導電保護層係用來保護該儲存層；提供一犧牲層位於該基材之上；圖案化該薄導電保護層和該儲存層，以形成複數個開口，將一部分的該基材暴露於外；以一介電材料填充該些開口；移除該犧性層，並在該介電材料中形成一碗狀輪廓(bowl-shaped profile)；以及在該些開口之間形成一導電結構；其中，該導電結構包括該薄導電保護層以及一導電層，該導電層位於該薄導電保護層上，並與該薄導電保護層電性連接。
  2. 如申請專利範圍第1項所述之方法，其中提供該薄導電保護層的步驟，包括提供鎢金屬矽化物(tungsten silicide)、鈷金屬矽化物(cobalt silicide)和氮化鈦(titanium nitride)其中之一種或多種。
  3. 一種根據申請專利範圍第1項所述之方法形成一半導體元件的方法。
  4. 一種記憶體元件，包括：一基材；一電荷儲存層，位於該基材上方；一閘極結構，位於該電荷儲存層上方；其中該閘極結構包括一導電保護層和一導電閘極層；以及一介電材料具有複數個區域，用來將該導電保護層區隔成複數個部分，其中該些區域之至少一者具有一碗狀輪廓。
  5. 如申請專利範圍第4項所述之記憶體元件，其中該導電保護層包括一材料，該材料係選自於由氮化鈦(titanium nitride)、多晶矽(polysilicon)和非晶矽(amorphous silicon)所組成之一族群。
  6. 如申請專利範圍第4項所述之記憶體元件，其中該閘極結構的寬度大於該電荷儲存層的寬度。
  7. 如申請專利範圍第4項所述之記憶體元件，更包括一字元線結構，連接至該閘極結構。
  8. 如申請專利範圍第7項所述之記憶體元件，其中該電荷儲存層係由介電材質所構成。
TW104105426A 2014-09-22 2015-02-16 以具有薄導電層之半鑲嵌製程來製作字元線的方法 TWI555133B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/493,021 US9252153B1 (en) 2014-09-22 2014-09-22 Method of word-line formation by semi-damascene process with thin protective conductor layer

Publications (2)

Publication Number Publication Date
TW201613034A TW201613034A (en) 2016-04-01
TWI555133B true TWI555133B (zh) 2016-10-21

Family

ID=55175034

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105426A TWI555133B (zh) 2014-09-22 2015-02-16 以具有薄導電層之半鑲嵌製程來製作字元線的方法

Country Status (3)

Country Link
US (1) US9252153B1 (zh)
CN (1) CN106033740A (zh)
TW (1) TWI555133B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112449724A (zh) * 2020-10-12 2021-03-05 长江先进存储产业创新中心有限责任公司 用于降低针对3d pcm的成本的新型自对准半镶嵌触点方案

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018201A1 (en) * 2005-07-22 2007-01-25 Michael Specht Non-volatile memory cells and methods for fabricating non-volatile memory cells

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100341480B1 (ko) * 2000-05-26 2002-06-21 윤종용 자기 정렬된 얕은 트렌치 소자 분리 방법
KR100375235B1 (ko) * 2001-03-17 2003-03-08 삼성전자주식회사 에스.오.엔.오.에스 플래시 기억소자 및 그 형성 방법
KR100395759B1 (ko) * 2001-07-21 2003-08-21 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조방법
KR100643542B1 (ko) * 2005-03-16 2006-11-10 삼성전자주식회사 차지 트랩층을 갖는 비휘발성 메모리 소자 및 그 제조방법
KR100645065B1 (ko) * 2005-06-23 2006-11-10 삼성전자주식회사 핀 전계 효과 트랜지스터와 이를 구비하는 비휘발성 메모리장치 및 그 형성 방법
JP4822841B2 (ja) * 2005-12-28 2011-11-24 株式会社東芝 半導体記憶装置及びその製造方法
KR100724074B1 (ko) * 2006-05-22 2007-06-04 삼성전자주식회사 핀 전계 효과 트랜지스터 및 이의 형성 방법
KR100799030B1 (ko) * 2006-06-28 2008-01-28 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 제조방법
KR20100001547A (ko) * 2008-06-27 2010-01-06 삼성전자주식회사 수직형 비휘발성 메모리 소자 및 이의 제조 방법
JP5456036B2 (ja) * 2009-06-12 2014-03-26 株式会社東芝 不揮発性半導体記憶装置
WO2011114502A1 (ja) * 2010-03-19 2011-09-22 株式会社 東芝 不揮発性半導体記憶装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018201A1 (en) * 2005-07-22 2007-01-25 Michael Specht Non-volatile memory cells and methods for fabricating non-volatile memory cells

Also Published As

Publication number Publication date
US9252153B1 (en) 2016-02-02
TW201613034A (en) 2016-04-01
CN106033740A (zh) 2016-10-19

Similar Documents

Publication Publication Date Title
JP6987876B2 (ja) メモリデバイスおよび方法
TWI693687B (zh) 三維記憶體裝置的字元線接觸結構及其製作方法
TWI692104B (zh) 半導體裝置與其製作方法
TWI770494B (zh) 積體晶片及其製造方法
TWI795594B (zh) 電容器及其形成方法
KR100948093B1 (ko) 반도체 소자 및 그 제조 방법
TWI509746B (zh) 用於三維裝置的鑲嵌式導體
CN109786346A (zh) 通孔结构及其方法
US8623727B2 (en) Method for fabricating semiconductor device with buried gate
TW201620044A (zh) 有空洞加速的崩潰的金屬氧化物半導體（ｍｏｓ）反熔絲
TW202114061A (zh) 形成半導體裝置的方法
US11107726B2 (en) Method for manufacturing bonding pad in semiconductor device
TW202135310A (zh) 積體晶片及其形成方法
CN105609431A (zh) 半导体结构及其形成方法
CN110085551A (zh) 存储元件的位线的制作过程、存储元件及其制作方法
CN112635659B (zh) 半导体结构及其形成方法
TWI555133B (zh) 以具有薄導電層之半鑲嵌製程來製作字元線的方法
US9224803B2 (en) Formation of a high aspect ratio contact hole
CN107452675B (zh) 在沟槽形成期间运用牺牲阻障层保护贯孔的方法
TW202303849A (zh) 積體晶片
TW201903892A (zh) 用於形成自對準接觸物的擴大犧牲閘極覆蓋物
CN104377160B (zh) 金属内连线结构及其工艺
CN106328616A (zh) 导体插塞及其制造方法
TWI799144B (zh) 半導體裝置及其製造方法
TWI512894B (zh) 金屬內連線結構及其製程